

A!SK 준비 · 기초에서 실무 심화

MDMD 학습자료

Product Engineering · DRAM / NAND / HBM

SK hynix Tech R&D — Product Engineering

공정 변수 → 소자 파라미터 → 제품 특성 → 트러블슈팅

목차

00. 학습 가이드: AISK와 PE를 1주일에 넣는 법	7
1. AISK 전형이 묻는 것	7
2. PE가 실제로 하는 일	8
3. 이 교재의 지도	11
4. 1주일 하드코어 플랜	12
5. 읽는 법 (PE 렌즈, 네 칸)	14
6. 숫자 감각 (매일 아침 5분)	15
7. 트러블슈팅 기본 루프	17
8. AISK 60초 답변 골격	18
9. 학습 도구와 습관	20
10. 셀프 체크 (이 장)	20
11. 한 페이지 요약	22
01. 반도체 기초 물리와 소자	23
1. 한눈에 보기	23
2. 기초: 반도체 물리	24
3. 소자 상세	27
4. 결함·불량 유형(소자 레벨 전기 불량)	37
5. 소자 파라미터 ↔ 제품 특성 상관관계	39
6. 트러블슈팅 케이스	40
7. 응용·심화(최신 이슈)	41
8. 셀프 체크 질문	42
9. 한 페이지 요약	44
02. DRAM과 NAND: 구조·동작·차이	45
1. 한눈에 보기	45
2. 기초	46
3. 구조·동작 상세	47
4. 결함·불량 유형	58
5. 공정 변수 ↔ 소자/제품 특성 상관관계	59
6. 트러블슈팅 케이스	61
7. 응용·심화(최신 이슈)	62
8. 셀프 체크 질문	63
9. 한 페이지 요약	65
03. 반도체 공정 흐름: 8대 공정과 FEOL/MOL/BEOL	67
1. 한눈에 보기	67
2. 기초	67
3. 공정/기술 상세	71
4. 결함·불량 유형	80
5. 공정 변수 ↔ 소자/제품 특성 상관관계	82
6. 트러블슈팅 케이스	84
7. 응용·심화(최신 이슈)	86
8. 셀프 체크 질문	87
9. 한 페이지 요약	89
04. 웨이퍼 제조와 산화 공정	91
1. 한눈에 보기	91
2. 기초	92

3. 공정/기술 상세: 산화	97
4. 결함·불량 유형	103
5. 공정 변수 ↔ 소자/제품 특성 상관관계	105
6. 트러블슈팅 케이스	107
7. 응용·심화(최신 이슈)	109
8. 셀프 체크 질문	110
9. 한 페이지 요약	112
05. 포토리소그래피	113
1. 한눈에 보기	113
2. 기초	114
3. 공정/기술 상세	121
4. 결함·불량 유형	125
5. 공정 변수 ↔ 소자/제품 특성 상관관계	127
6. 트러블슈팅 케이스	129
7. 응용·심화(최신 이슈)	131
8. 셀프 체크 질문	132
9. 한 페이지 요약	135
06. 식각 공정	136
1. 한눈에 보기	136
2. 기초	137
3. 공정/기술 상세	140
4. 결함·불량 유형	146
5. 공정 변수 ↔ 소자/제품 특성 상관관계	148
6. 트러블슈팅 케이스	150
7. 응용·심화(최신 이슈)	153
8. 셀프 체크 질문	155
9. 한 페이지 요약	156
07. 증착 공정	158
1. 한눈에 보기	158
2. 기초	159
3. 공정/기술 상세	162
4. 결함·불량 유형	168
5. 공정 변수 ↔ 소자/제품 특성 상관관계	170
6. 트러블슈팅 케이스	172
7. 응용·심화(최신 이슈)	175
8. 셀프 체크 질문	177
9. 한 페이지 요약	179
08. 이온주입과 활성화	180
1. 한눈에 보기	180
2. 기초	181
3. 공정/기술 상세	185
4. 결함·불량 유형	191
5. 공정 변수 ↔ 소자/제품 특성 상관관계	193
6. 트러블슈팅 케이스	195
7. 응용·심화(최신 이슈)	198
8. 셀프 체크 질문	200
9. 한 페이지 요약	201
09. 세정과 CMP	203
1. 한눈에 보기	203
2. 기초	204

3. 공정/기술 상세	207
4. 결함·불량 유형	215
5. 공정 변수 ↔ 소자/제품 특성 상관관계	217
6. 트러블슈팅 케이스	220
7. 응용·심화(최신 이슈)	222
8. 셀프 체크 질문	223
9. 한 페이지 요약	226
10. 금속배선 (MOL/BEOL)	227
1. 한눈에 보기	227
2. 기초	228
3. 공정/기술 상세	231
4. 결함·불량 유형	238
5. 공정 변수 ↔ 소자/제품 특성 상관관계	241
6. 트러블슈팅 케이스	243
7. 응용·심화(최신 이슈)	245
8. 셀프 체크 질문	247
9. 한 페이지 요약	249
11. EDS, 프로브, 제품 테스트	251
1. 한눈에 보기	251
2. 기초	252
3. 공정/기술 상세	256
4. 결함·불량 유형	261
5. 공정 변수 ↔ 소자/제품 특성 상관관계	263
6. 트러블슈팅 케이스	265
7. 응용·심화(최신 이슈)	268
8. 셀프 체크 질문	271
9. 한 페이지 요약	273
12. 패키징과 HBM	274
1. 한눈에 보기	274
2. 기초	275
3. 공정/기술 상세	279
4. 결함·불량 유형	288
5. 공정 변수 ↔ 소자/제품 특성 상관관계	291
6. 트러블슈팅 케이스	292
7. 응용·심화(최신 이슈)	294
8. 셀프 체크 질문	296
9. 한 페이지 요약	298
13. DRAM 공정·소자·제품 불량	299
1. 한눈에 보기	299
2. 기초	300
3. 공정/기술 상세: 불량을 잡아내는 도구와 체계	303
4. 결함·불량 유형(망라)	307
5. 공정 변수 ↔ 소자/제품 특성 상관관계	315
6. 트러블슈팅 케이스	317
7. 응용·심화(최신 이슈)	319
8. 셀프 체크 질문	321
9. 한 페이지 요약	324
14. NAND 공정에서 생길 수 있는 불량과 트러블슈팅	325
1. 한눈에 보기	325
2. 기초	326

3. 공정/기술 상세: 불량을 만드는 공정 모듈과 검출 체계	329
4. 결함·불량 유형(망라)	333
5. 공정 변수 ↔ 소자/제품 특성 상관관계	341
6. 트러블슈팅 케이스	343
7. 응용·심화(최신 이슈)	345
8. 셀프 체크 질문	347
9. 한 페이지 요약	350
15. 열관리: 현대 메모리에서 가장 중요한 제약	351
1. 한눈에 보기	351
2. 기초	352
3. 공정/기술 상세	356
4. 결함·불량 유형	363
5. 공정 변수 ↔ 소자/제품 특성 상관관계	365
6. 트러블슈팅 케이스	366
7. 응용·심화(최신 이슈)	369
8. 셀프 체크 질문	371
9. 한 페이지 요약	373
16. 분석 기법 (인라인·전기·FA)	374
1. 한눈에 보기	374
2. 기초	375
3. 기술 상세	378
4. 결함·불량 유형: 무엇으로 잡히고, 무엇이 가짜인가	388
5. 계측값 shift ↔ 소자/제품 특성 상관관계	389
6. 트러블슈팅 케이스	391
7. 응용·심화(최신 이슈)	393
8. 셀프 체크 질문	394
9. 한 페이지 요약	396
17. Product Engineering 트러블슈팅 방법론	397
1. 한눈에 보기	397
2. 기초	398
3. 방법론 상세	401
4. 증상 유형 사전	409
5. 데이터 계층별로 무엇이 보이는가: DRAM / NAND	411
6. 워크드 케이스	411
7. 응용·심화(최신 이슈)	415
8. 셀프 체크 질문	416
9. 한 페이지 요약	418
18. 신뢰성과 품질	420
1. 한눈에 보기	420
2. 기초	421
3. 시험과 메커니즘 상세	424
4. 신뢰성 고장 모드 사전	432
5. 공정 변수 ↔ 신뢰성 상관관계	433
6. 트러블슈팅 케이스	435
7. 응용·심화(최신 이슈)	438
8. 셀프 체크 질문	439
9. 한 페이지 요약	442
19. 최신 기술 이슈 (EUV, 3D DRAM, 300단 NAND, HBM4)	443
1. 한눈에 보기	443
2. 기초	444

3. 기술 상세	448
4. 결함·불량 유형	459
5. 공정 변수 ↔ 소자/제품 특성 상관관계	461
6. 트러블슈팅 케이스	462
7. 응용·심화(최신 이슈)	464
8. 셀프 체크 질문	467
9. 한 페이지 요약	469
20. 공정 변수와 제품 특성 상관 총람	471
1. 한눈에 보기	471
2. 기초 — 상관을 읽는 원리	472
3. 대형 표 I — 8대 공정 × 핵심 변수 × 계측 × DRAM × NAND × HBM/패키지	474
4. 대형 표 II — 소자 파라미터 × 제품 항목	479
5. 대형 표 III — 맵 시그니처, 온도, 전압, 시간	482
6. 트러블슈팅 — 로트 이상 시 보는 순서	485
7. 응용·심화 — 상관을 정량화하고 새 축을 붙이기	487
8. 셀프 체크 질문	489
9. 한 페이지 요약	491
21. AISK·면접 질문 은행	493
A. 기초 물리 (01장)	493
B. DRAM (02장, 13장)	495
C. NAND (02장, 14장)	497
D. 8대 공정 (03 10장)	500
E. HBM / NCF / MUF (12장, 19장)	504
F. 열 (15장, 19장)	506
G. 불량 분석 (16장, 17장, 20장)	507
H. 상황 판단 (STAR 사용)	508
부록 A. 함정 모음 — 감점 문장 20개	510
부록 B. 카테고리별 숫자 카드	510
22. 1주일 치트시트와 암기 카드	512
1. 공식·자릿수 카드	512
2. 소자 파라미터 방향 카드	512
3. DRAM 타이밍 한 줄 정의	513
4. DRAM 불량 한 줄	513
5. NAND 동작 전압 개념	513
6. NAND 불량 한 줄	514
7. 8대 공정 한 줄 카드	514
8. 불량-공정 속단 표	515
9. 맵 시그니처 속단	516
10. 온도·전압 코너 카드	516
11. HBM / 패키지 카드	516
12. 최신 기술 숫자 카드 (19장)	517
13. AISK 답변 골격	517
14. 1주 백지 재현 체크	518
15. Day 7 모의 7문항	519
16. 마지막 한 장 — 이것만은	521

00. 학습 가이드: A!SK와 PE를 1주일에 넣는 법

이 교재는 SK hynix **Tech R&D - Product Engineering(PE)** 지원자가 A!SK(AI 영상 인터뷰) 직무지식 문항과, 입사 뒤 실무 심화까지를 한 번에 준비하도록 짜였다. 공정을 “만드는 사람”의 시선이 아니라, **제품(DRAM/NAND/HBM)의 전기적 특성·수율·신뢰성을 책임지는 사람**의 시선으로 읽는다.

이 장은 교재 전체의 사용 설명서다. 전형이 무엇을 묻는지, PE가 무엇을 보는지, 22개 장을 어떤 순서로 어떻게 읽을지, 1주일을 어떻게 쓸지, 입으로 어떻게 답할지를 정한다. 다른 장과 달리 9절 골격을 따르지 않는다.

[핵심]

PE의 기본 문장은 항상 같다. “이 공정 변수가 이만큼 흔들리면, 어떤 소자 파라미터가 어떻게 바뀌고, 그것이 이 제품에서 어떤 불량/타이밍/수율로 보이며, 어떤 데이터로 가설을 좁히고 무엇을 조치하는가.” 22개 장 어디를 펴도 이 문장의 빈칸을 채우는 연습이다.

1. A!SK 전형이 묻는 것

1.1 전형의 형태

A!SK(AI Interview with SK hynix)는 평가자와 대면하지 않는 **비대면 영상 인터뷰**다. 지원자는 정해진 기간 안에 PC나 모바일의 카메라 앞에서 문항을 받고, 준비 시간이 끝나면 녹화가 시작된다. 공개된 전형 안내와 응시 후기를 종합하면 구성은 아래와 같다. 세부 시간과 문항 수는 시기·직군마다 달라지므로 “대략”으로 읽는다.

파트	묻는 것	준비 시간	답변 시간	PE 지원자 포인트
공통	자기소개, 지원 동기, 가치관, 갈등·협업 경험	약 1분	30초 1분	“왜 PE인가”를 제품 언어로
직무지식	지원 직무의 기초 개념과 응용	약 1분	30초 3분	정의-임팩트-숫자-불량-조치
상황 판단	팀워크, 논리, 우선순위, 문제 해결	약 1분	30초 3분	데이터로 결정하는 태도

세 파트 모두 **준비 시간이 약 1분**이라는 점이 핵심이다. 1분 안에 답의 뼈대를 세우고, 카메라가 켜지면 바로 말해야 한다. 글로 아는 지식과 입으로 나오는 지식은 다르다. 이 교재의 모든 셀프 체크 문항에 “소리 내어 60초”를 붙인 이유다.

1.2 직무지식 파트의 성격

직무지식은 “대학원 논문 수준 유도”를 묻지 않는다. **직무기술서에 있는 개념을, 자기 말로, 숫자와 인과로 설명하는 능력**을 본다. 예를 들어 “DRAM 리프레시가 필요한 이유”를 물으면, 커패시터 누설 → 저장 전하 감소 → 센싱 마진 붕괴 → 주기적 재기록이라는 인과에 “셀 커패시턴스 수 20 fF, tREFI 수 μ s 단위, 64 ms 안에 전 셀 리프레시” 같은 자릿수를 없으면 충분하다.

답변 시간이 30초에서 3분까지 폭이 넓다. 이 교재는 실무 심화까지 넣었으므로 **A!SK에서는 각 개념의 앞 30 60초만 꺼내고**, 이후 대면 면접이나 실무에서 뒤를 꺼낸다. 3분을 다 채우려 하지 말고, 60초 골격을 말한 뒤 남는 시간에 예시 하나를 추가하는 편이 안전하다.

1.3 영상 인터뷰에서 자주 꺾이는 지점

함정	무엇이 문제인가	대책
정의만 말하고 끝	제품과의 연결이 없어 “암기”로 보인다	정의 뒤에 반드시 “PE에게 왜 중요한가” 한 문장
숫자가 없다	감각이 없는 것으로 보인다	자릿수 하나(nm, fF, ppm, ms)를 꼭 넣는다
인과가 뒤섞임	변수 → 소자 → 제품 순서가 무너진다	화살표 순서를 소리 내어 연습

합정	무엇이 문제인가	대책
말이 끊긴 뒤 침묵	뒤의 점수까지 읽는다	골격 순서를 지키면 앞 점수는 남는다
3분을 채우려 함	군말이 늘고 오류가 생긴다	60초 골격 + 예시 1개로 마감
카메라를 보지 않음	비언어 신호가 약해진다	렌즈 위에 포스트잇으로 시선 고정

[주의]

“모릅니다”로 끝내지 않는다. 확실치 않으면 “정확한 값은 세대마다 다르지만 대략 이 자릿수이고, 확인하려면 이 데이터를 보겠습니다”처럼 **범위와 다음 확인 항목**을 말한다. PE 실무에서도 같은 태도가 점수를 받는다.

2. PE가 실제로 하는 일

2.1 공정·소자 엔지니어와 무엇이 다른가

같은 팹, 같은 웨이퍼를 보지만 묻는 질문이 다르다.

직무	중심 질문	성과 지표	다루는 단위
공정(Process)	이 레시피로 목표 두께·CD·프로파일을 맞추는가	인라인 계측의 평균과 산포, 장비 가동률	단위 공정, 장비 챔버
소자(Device)	이 구조·도핑으로 트랜지스터·셀이 목표 특성을 내는가	Vt, Ion/Ioff, SS, 셀 커패시턴스, TCAD 정합	트랜지스터, 셀, 테스트 패턴
제품(PE)	이 웨이퍼·다이가 스펙대로, 양산 수율로, 고객 환경에서 버티는가	EDS 수율, 불량 모드별 ppm, 타이밍 마진, 신뢰성 fail rate	다이, 웨이퍼, 로트, 제품

공정 엔지니어가 “식각 프로파일이 목표 대비 1° 기울었다”고 말하면, PE는 “그 1°가 채널 홀 하부 CD를 몇 nm 줄이고, 그것이 하부 워드라인 셀의 Vt를 얼마나 높여 program 속도 tail과 read disturb 마진을 어떻게 깎는가”로 번역한다. 그리고 그 번역이 EDS 수율과 신뢰성 fail rate에 어떤 숫자로 나타나는지 책임진다.

PE는 “번역자”이자 “판정자”다. 공정 변경점을 승인할지, 불량 로트를 출하할지, 스크리닝 조건을 얼마나 강화할지 결정하는 근거를 데이터로 만든다.

[핵심]

공정은 “만들 수 있는가”, 소자는 “동작하는가”, PE는 “팔 수 있고 버티는가”를 묻는다.

2.2 PE가 매일 보는 데이터

아래 여섯 가지는 이 교재 전체에서 반복 등장한다. 이름과 쓰는 이유를 먼저 잡아 둔다.

데이터	무엇인가	왜 보는가	주로 다루는 장
PCM/WAT	스크라이브 라인의 테스트 패턴에서 측정된 공정 모니터 파라미터	이 웨이퍼가 전기적으로 “정상 공정”으로 나왔는지	01, 03, 08, 10
EDS 수율과 비트맵	프로브 테스트에서 다이·비트 단위 pass/fail 지도	무엇이, 어디서, 어떤 패턴으로 죽는지	11, 13, 14
웨이퍼 맵 시그니처	다이 fail의 웨이퍼 위 공간 분포	공정(센터/엣지), 장비(챔버/링), 레이아웃 기인 분류	11, 17
특성 분포와 tail	Vt, Ioff, retention, tRCD 등의 히스토그램 꼬리	평균이 아니라 꼬리가 수율·신뢰성을 정한다	01, 13, 14, 18
신뢰성 데이터	HTOL, retention bake, cycling, TC, HAST 결과	출하 후 고객 fail을 막는다	18

데이터	무엇인가	왜 보는가	주로 다루는 장
PCN 평가	공정 변경점(Process Change Notice) 전 후 비교	CD 1 nm가 리텐션 tail을 바꾼다	17, 20

PCM/WAT

Process Control Monitor 또는 Wafer Acceptance Test. 스크라이브 라인에 심어 둔 트랜지스터·저항·커패시터·컨택 체인을 웨이퍼 단위로 측정한다. 항목 예: 트랜지스터 V_t (선형/포화), I_{dsat} , I_{off} , 게이트 산화막 누설, 시트 저항, 컨택 저항, 비아 체인 저항, 커패시턴스. 각 항목에 관리 한계(spec limit)와 관리도(SPC)가 걸려 있다. PCM이 관리 한계 안이면 “공정은 정상”이라는 뜻이고, 그럼에도 EDS 수율이 떨어지면 PCM이 보지 못하는 곳(셀 어레이 내부, 국부 결함, 설계-공정 상호작용)을 의심한다.

[예시]

특정 로트의 PCM에서 peri NMOS V_t 가 관리 중심 대비 -30 mV 이동. I_{dsat} 은 +4%. 이때 EDS에서 스탠바이 전류(IDD) fail이 5%p 증가했다면 가설의 첫 줄은 “채널 도핑 dose 또는 anneal 온도 shift → V_t 하강 → I_{off} 증가 → IDD fail”이다. 확인은 해당 로트의 임플란트 장비 로그와 RTA 온도 기록.

EDS 수율과 비트맵

Electrical Die Sorting. 웨이퍼 상태에서 프로브 카드로 다이마다 기능·타이밍·전류 테스트를 돌린다. 결과는 다이 단위 bin(pass, fail 종류)과 셀 단위 fail 비트맵으로 남는다. 비트맵의 모양이 진단의 출발점이다. 단일 비트(single bit), 비트라인 방향 선(column fail), 워드라인 방향 선(row fail), 블록 단위 클러스터, 랜덤 산포, 교차점(cross) 등 각 모양은 서로 다른 공정·설계 원인을 가리킨다.

[예시]

워드라인 방향으로 길게 늘어진 fail이 특정 서브어레이에 몰리면 워드라인 저항 증가(컨택 미형성, 메탈 보이드) 또는 서브워드라인 드라이버 결함을 우선 의심한다. 반면 랜덤 단일 비트 fail이 온도를 올리면 늘어나면 커패시터 누설 기인 retention fail을 먼저 본다.

웨이퍼 맵 시그니처

fail 다이의 위치를 웨이퍼 위에 찍으면 공정의 지문이 나온다.

시그니처	흔한 원인 후보
센터 집중	식각·증착 챔버 중심부 rate 차이, CMP 센터 과연마, 스펀 코팅 두께
엣지 링	엣지 exclusion, 베벨 결함, 플라스마 sheath 왜곡, 포토 포커스 edge
반경 방향 그라데이션	온도 분포(RTA, 퍼니스), 가스 흐름 비대칭
스크래치 선	CMP 패드/슬러리 대형 파티클, 웨이퍼 핸들링
격자·반복 패턴	레티클 샷 단위 결함, 포토 마스크 결함, 프로브 카드 핀
부채꼴·회전 대칭	척 냉각 채널, 회전 장비 노즐 위치
랜덤 산포	파티클, 확률적(stochastic) 결함, 셀 고유 산포
특정 다이 위치 반복	레티클 내 특정 위치 결함, 스테퍼 렌즈 수차

특성 분포와 tail

수율과 신뢰성은 평균이 아니라 분포의 꼬리(tail)가 정한다. DRAM 1개 다이에 수십억 셀이 있으면, 1 ppm의 tail도 수천 비트다. 리페어 자원(redundancy)이 감당하는 범위를 넘으면 그 다이는 fail이다. 신뢰성도 마찬가지로, 스크리닝을 통과한 뒤 고객 환경에서 꼬리가 스펙을 넘어가면 필드 fail이 된다. 그래서 PE는 히스토그램의 중심보다 3σ , 4σ , 그 너머의 형태(정규인가, 이중 봉인가, 긴 꼬리인가)를 본다.

[예시]

retention 시간 분포. 중앙값이 수백 ms인데 $1e-6$ 분위가 64 ms 미만이면, 그 셀들이 refresh 주기 안에 데이터를 잃는다. 리페어로 가려지면 수율은 유지되지만 VRT(Variable Retention Time)처럼 시간에 따라 자리를 바꾸는 tail은 리페어로 잡히지 않아 필드 fail 위험이 된다.

신뢰성 데이터

HTOL(High Temperature Operating Life), 고온 retention bake, program/erase cycling, 온도 사이클(TC), HAST(고온고습) 등 가속 시험 결과다. 가속 계수(activation energy, 전압 가속)를 통해 실제 사용 조건의 수명을 추정한다. PE는 스크리닝(변인, 고온 테스트) 조건과 가드밴드를 이 데이터로 결정한다.

PCN 평가

공정 변경점(Process Change Notice)은 장비 교체, 레시피 조정, 재료 변경 등을 말한다. 변경 전후 웨이퍼를 같은 조건으로 EDS·신뢰성 평가해 제품 영향을 판정하는 일이 PE의 몫이다. “인라인 계측은 스펙 안”이라는 공정 측 판단과 “제품 tail이 움직였다”는 PE 측 판단이 충돌하는 지점이 많다.

[주의]

“수율이 낮다”는 진단이 아니다. 수율은 결과다. PE는 항상 불량 모드(어떤 테스트 항목, 어떤 비트/워드라인/블록, 어떤 맵, 어떤 온도/전압 조건)로 분해한 뒤 공정/소자/설계/테스트 중 어디에 가설을 둘지 고른다.

2.3 PE의 일과 단위

PE의 일은 세 개의 시간 축으로 돌아간다. 교재의 장들이 어느 축에 붙는지 알아두면 “왜 이걸 배우나”가 분명해진다.

시간 축	대표 업무	보는 데이터	관련 장
일 단위	당일 EDS 로트 판정, 이상 로트 hold/release, 맵·비트맵 리뷰	수율 트렌드, bin 분포, 웨이퍼 맵	11, 13, 14, 17
주 단위	불량 모드 분석, split lot 결과 리뷰, FA 의뢰와 결과 해석	PCM 상관, 인라인 계측 맵, FA 이미지	16, 17, 20
월·분기 단위	PCN 승인, 신뢰성 평가, 스크리닝 조건 개정, 신제품 특성 평가	가속 시험, 타이밍 마진 분포, 고객 RMA	12, 18, 19

2.4 PE가 쓰는 단어 최소 사전

아래 단어는 이 장부터 설명 없이 쓴다. 정의는 01·11장에서 다시 다룬다.

용어	한 줄 정의
수율(yield)	테스트를 통과한 다이 비율. 불량 모드로 분해해야 의미가 있다
bin	테스트 결과 분류. pass와 fail 종류(오픈/쇼트, DC, 기능, 타이밍 등)
비트맵(bitmap)	셀 단위 fail 위치 지도. 모양이 원인을 가리킨다
웨이퍼 맵 시그니처	fail 다이의 웨이퍼 위 공간 패턴
tail	특성 분포의 꼬리. 3σ 너머의 소수 셀·다이
리페어(repair)	예비 로우/컬럼(redundancy)으로 fail 셀을 대체하는 것
스크리닝(screening)	출하 전 잠재 불량을 걸러내는 테스트(변인, 고온, 마진 테스트)
가드밴드(guard band)	스펙보다 엄격하게 잡은 테스트 한계. tail과 드리프트를 흡수한다
split lot	한 로트 안에서 조건을 나눠 처리해 공정 영향을 비교하는 실험
PCN	공정 변경점 통지. 승인 전 제품 영향 평가가 필수
SPC	통계적 공정 관리. 관리도와 룰로 이상을 자동 감지


용어	한 줄 정의
Q-time	공정 간 대기 시간 제한. 초과 시 표면 산화·오염으로 특성이 변한다


3. 이 교재의 지도

학습 순서는 번호 순이다. 앞 장을 건너뛰면 뒤 장의 인과가 공중에 뜬다. 01-02장은 언어, 03-10장은 공정, 11-12장은 테스트·패키지, 13-18장은 제품·불량·신뢰성, 19-20장은 최신과 총람, 21-22장은 구술 훈련이다.

장	제목	한 줄 목적
00	학습 가이드	전형, PE 직무, 1주일 플랜, 답변 골격, 읽는 법
01	기초 물리·소자	밴드, MOS, Vt, 누설 경로, C와 RC, 산포·통계를 PE 언어로
02	DRAM vs NAND	1T1C와 CTF, BCAT과 3D 스트링, 동작·스케일링·불량 관점 비교
03	8대 공정 흐름	FEOL/MOL/BEOL, DRAM과 NAND 플로우, 어느 단계가 어느 특성을 만드나
04	웨이퍼·산화	기판 결함(COP, BMD)과 산화막 품질(GOI, 계면 트랩)이 누설로 이어지는 길
05	포토	CD, 오버레이, 포커스, LER, EUV stochastic 결함과 제품 영향
06	식각	HAR 식각, 프로파일(bowing, twisting), 선택비, 플라즈마 손상
07	증착	CVD/ALD/PVD, step coverage, 막질(밀도, 스트레스, 불순물), 시임과 보이드
08	이온주입	dose/energy/tilt, 채널링, TED, RTA와 spike anneal, 결함과 Vt
09	세정·CMP	파티클, 금속 오염, 워터마크, 디싱·에로전, 스크래치
10	금속배선	Cu/W/barrier, RC delay, EM, SM, via 보이드, 저항 산포
11	EDS-테스트	테스트 플로우, bin, 비트맵 분류, 리페어, 번인, 스크리닝 설계
12	패키징·HBM	TSV, 마이크로 범프, NCF/MUF, hybrid bonding, 워피지, 열
13	DRAM 불량	retention, VRT, row hammer, tWR/tRCD 마진, 센스 앰프 오프셋
14	NAND 불량	program/read disturb, endurance, 채널 홀 CD, 워드라인 저항, 데이터 유지
15	열관리	열저항 네트워크, 온다이 온도 분포, HBM hotspot, 온도-특성 상관
16	분석 기법	인라인 계측과 오프라인 FA(SEM/TEM/EDS/SIMS/EBIC/OBIRCH)를 “언제 쓰나”로
17	PE 트리블슈팅	가설 검증 루프, split lot, DOE, 상관 분석, 재발 방지 체계
18	신뢰성·품질	가속 시험, 수명 모델, fail rate, 스크리닝 가드밴드, 품질 지표
19	최신 기술	1c nm DRAM, 3D DRAM, 300단+ NAND, HBM4, hybrid bonding, EUV 확대
20	공정-특성 상관 총람	03-10장의 변수를 한 표로 모아 DRAM/NAND 특성으로 매핑
21	A!SK 질문 은행	문항별 60초 구술 스크립트와 함정, 꼬리 질문
22	1주 치트시트	숫자·정의·화살표를 두 페이지로 압축

3.1 장 사이의 의존 관계





화살표 위쪽을 모르면 아래쪽 장의 문장이 이해되지 않는다. 특히 13·14장(불량)은 03 10장(공정)의 변수 이름을 그대로 쓴다.

3.2 각 장의 공통 골격

각 장(00, 21, 22 제외)은 같은 9개 절로 되어 있다. 한눈에 보기 → 기초 → 공정/기술 상세 → 결함·불량 → 변수·특성 상관 → 트러블슈팅 케이스 → 응용·심화 → 셀프 체크 → 한 페이지 요약. 어느 장을 펴도 같은 위치에 같은 종류의 정보가 있으므로, 급할 때는 1절과 9절만 훑고 셀프 체크로 구멍을 찾는다.

[핵심]

시간이 없으면 각 장의 **5절(변수 ↔ 특성 상관)**과 **8절(셀프 체크)**만 읽어도 AISK 골격은 채워진다. 나머지 절은 그 골격에 살을 붙이는 용도다.

4. 1주일 하드코어 플랜

하루 10 12시간 기준. “읽기만” 하지 않는다. 매 장 끝의 셀프 체크 15문항을 소리 내어 60초 안에 답한다. 답이 60초를 넘으면 군말이 있다는 뜻이고, 30초를 못 채우면 숫자와 예시가 빠졌다는 뜻이다.

4.1 하루의 틀

시간대	활동	시간
오전 1	새 장 읽기(1절 → 2절 → 3절)	2.5시간
오전 2	4절·5절 표를 백지에 다시 그린다	1시간
오후 1	다음 장 읽기	2.5시간
오후 2	6절 트러블슈팅 케이스를 루프 순서대로 재서술	1시간
저녁 1	세 번째 장(있는 날) 또는 약점 장	2시간
저녁 2	당일 장의 셀프 체크 전부를 타이머로, 소리 내어	1.5시간
마감	숫자 감각 표 5분, 내일 장 1절만 미리 읽기	0.5시간

4.2 Day 1 — 언어를 만든다 (01, 02)

- 오전: 01장. 밴드 다이어그램, MOS 커패시터, V_t 의 정의와 조절 요소, 누설 경로(subthreshold, GIDL, 접합, 게이트 터널링, 트랩 보조), $C = \epsilon A/d$, $\tau = R \cdot C$, 정규 분포와 C_{pk} .
- 오후: 02장. 1T1C와 BCAT, 커패시터 구조(ZAZ, 실린더), 3D NAND CTF 스트링, program/erase/read 동작, 셀당 비트(TLC/QLC)와 V_t 분포 창.
- 저녁: 01:02 셀프 체크 30문항을 타이머로. 막힌 문항은 해당 표를 다시 외운다.
- 산출: DRAM/NAND 비교표(구조, 저장 원리, 읽기, 쓰기, 지우기, 주요 불량, 스케일링 병목)를 백지에 다시 그린다.

[예시]

Day 1 저녁 확인 문항. “DRAM 셀에서 저장 전하 $Q = C_s \cdot V$ 이고 C_s 가 10 fF, 저장 전압 1 V이면 Q 는 10 fC, 전자 약 6만 개다. 누설 1 fA면 10초, 100 fA면 0.1초에 비운다. 그래서 64 ms 리프레시 안에서 tail 셀의 누설을 관리한다”를 60초에 말한다.

4.3 Day 2 — 8대 공정의 뼈대 (03, 04, 05)

- 오전: 03장. DRAM 플로우(셀 트랜지스터 → 비트라인 → 커패시터 → 메탈)와 NAND 플로우(스택 증착 → 채널 홀 → 슬릿 → replacement gate → 컨택)를 ASCII로 암기. 각 단계가 만드는 소자 파라미터를 옆에 적는다.
- 오후: 04장. Deal-Grove 산화 모델, 건식/습식 차이, 게이트 산화막 무결성(GOI), 터널 산화막 vs 게이트 산화막의 요구 조건, 기판 결함(COP, 산소 석출물)이 누설로 가는 경로.
- 저녁: 05장. Rayleigh 식($R = k_1 \cdot \lambda / NA$), DOF, 오버레이 예산, LER/LWR, EUV의 stochastic 결함(missing contact, bridge)과 제품 영향.
- 산출: “공정 변수 → 제품 특성” 화살표 20개를 노트에 적는다. 예: “게이트 산화막 -0.1 nm → V_t -수십 mV, 게이트 누설 ×수 배”.

4.4 Day 3 — 물질을 깎고 쌓는다 (06, 07, 08)

- 오전: 06장. HAR 식각의 ARDE(aspect ratio dependent etching), bowing, twisting, 선택비, 폴리머 재증착, 플라즈마 charging 손상. DRAM 커패시터 홀과 NAND 채널 홀에서 각각 무엇이 죽는가.
- 오후: 07장. CVD/ALD/PVD 비교, step coverage와 시임, 막 스트레스와 워피지, 불순물(C, H, Cl)과 누설, W replacement gate의 시임·보이드.
- 저녁: 08장. dose/energy/tilt와 프로파일, 채널링, TED(transient enhanced diffusion), RTA vs spike vs laser anneal, EOR 결함과 접합 누설.
- 산출: “식각 프로파일이 무너지면 NAND에서 무엇이 깨지는가” 1분 답변을 녹음하고 다시 들어 군말을 지운다.

4.5 Day 4 — 평탄화·배선·테스트 (09, 10, 11)

- 오전: 09장. 세정 화학(SC-1/SC-2, DHF), 파티클과 금속 오염 목표치, 워터마크, CMP 디싱·에로전이 커패시터 높이와 메탈 저항에 미치는 영향, 스크래치 맵.
- 오후: 10장. Cu 다마신, barrier/liner, RC delay 계산, electromigration(EM)과 Black 식, stress migration, via 보이드와 저항 tail.
- 저녁: 11장. EDS 테스트 플로우(오픈/쇼트 → DC → 기능 → 타이밍 → 리페어 → 재테스트), bin 정의, 비트맵 분류 8종, redundancy와 리페어 효율, 번인과 스크리닝.
- 산출: 웨이퍼 맵 시그니처 8종을 각각 공정 후보 2개 이상과 연결한다.

4.6 Day 5 — 제품과 패키지 (12, 13, 14)

- 오전: 12장. HBM 스택 구조, TSV와 마이크로 범프, NCF vs MUF vs hybrid bonding의 열·보이드·워피지 trade-off, 패키지 테스트(KGSD).
- 오후: 13장. DRAM 불량 전부. retention과 VRT, row hammer, $t_{WR} \cdot t_{RCD} \cdot t_{RP}$ 마진, 센스 앰프 오프셋, 비트라인 커플링, GIDL. retention 계산 예시를 손으로 다시 본다.

- 저녁: 14장. NAND 불량 전부. program/read/pass disturb, endurance와 데이터 유지의 trade-off, 채널 홀 CD 산포, 워드라인 저항과 RC, 하부/상부 층 V_t 편차.
- 산출: 불량 모드 카드 30장(증상-원인-검출-대책, 각 한 줄).

4.7 Day 6 — 열·분석·트러블슈팅·신뢰성 (15, 16, 17, 18)

- 오전: 15장. 열저항 네트워크(θ_{JC} , θ_{JA}), 온다이 온도 분포와 retention, HBM hotspot과 TIM/언더필, 온도-특성 상관(V_t , 누설, 타이밍).
- 오후 1: 16장. 인라인 계측(OCD, CD-SEM, 오버레이, 결함 검사)과 오프라인 FA(SEM/TEM/EDS/SIMS/EBIC/OBIRCH/nanoprobe)를 “어떤 증상에 무엇을 먼저 쓰나”로.
- 오후 2: 17장. 가설 검증 루프를 가짜 케이스 3개로 돌린다. split lot 설계, DOE 최소 요소, 상관 분석의 함정(공변량, 시간 혼입).
- 저녁: 18장. 가속 모델(Arrhenius, 전압 가속), Weibull과 bathtub, fail rate 단위(FIT, ppm), 스크리닝 가드밴드 설정, 품질 지표(DPPM, RMA).
- 산출: 각 장의 [아이디어] 박스 10개를 자기 말로 재서술하고 “다음에 볼 데이터”를 한 줄씩 붙인다.

4.8 Day 7 — 최신·총람·입 훈련 (19, 20, 21, 22)

- 오전 1: 19장. 1c nm DRAM, 3D DRAM(VS-CAT), 300단 이상 NAND(멀티 스택, 본딩), HBM4(베이스 다이 로직화, 16-Hi), hybrid bonding, EUV 확대. 각 기술을 “어떤 병목을 어떤 공정으로 푸는가”로.
- 오전 2: 20장. 상관 총람 표를 한 번 통독하고, 임의로 변수 하나를 찍어 DRAM/NAND 특성을 말하는 연습 20회.
- 오후: 21장 질문 은행을 카메라 앞에 서서 답한다. 준비 1분, 답 60초, 녹화하고 다시 본다.
- 저녁: 22장 치트시트를 백지에 재현. 모의 7문항(공통 3 + 직무 4). 직무는 최대 3분.
- 산출: 막힌 문항 리스트와 한 줄 정의집. 전형 전날은 이 두 개만 본다.

[예시]

Day 7 직무 4문항 예시. 1) BCAT를 쓰는 이유와 대가. 2) 3D NAND에서 replacement gate를 하는 이유. 3) NCF와 MUF의 열·보이드 trade-off. 4) retention fail이 센터에 몰리면 어떤 공정을 어떤 순서로 의심하는가.

4.9 시간이 부족한 경우의 축약

가용 시간	읽는 범위	훈련
3일	01, 02, 13, 14, 20, 21, 22	21장 문항 전부 60초 구술
5일	위 + 03, 05, 06, 11, 12, 17	각 장 5절·8절 + 21장
7일	전체	위 플랜 그대로

5. 읽는 법 (PE 렌즈, 네 칸)

모든 장을 아래 네 칸으로 다시 적는다. 적히지 않는 칸이 있으면 아직 모르는 것이다.

칸	물어볼 것	채우는 방법
변수	무엇을 얼마만큼 조절하는가	단위와 자릿수를 붙인다 (nm, °C, sccm, keV, cm ⁻²)
계측	인라인에서 무엇을 보는가, 오프라인 FA는 무엇인가	계측 항목 이름과 그 한계(무엇을 못 보는가)
소자/제품	V_t , C_s , I_{off} , tRCD, tPROG, cycling, 수율 중 무엇이 움직이는가	DRAM과 NAND를 각각 한 줄
조치	레시피, 스크리닝, 리페어, 디자인 가드밴드 중 무엇을 고르는가	단기(출하 판정)와 장기(공정 수정)를 구분

5.1 채운 예시: 채널 홀 식각

칸	내용
변수	식각 시간, 바이어스 파워, 가스 비율(C4F8/O2 등), 챔버 압력. 하부 CD 목표 대비 $\pm$ 수 nm
계측	인라인: 상부 CD-SEM, OCD 프로파일. 오프라인: 단면 TEM, 하부 CD 직접 측정. 한계: 인라인은 하부 CD를 직접 못 본다
소자/제품	NAND: 하부 CD 감소 $\rightarrow$ 채널 곡률 증가 $\rightarrow$ 필드 집중 $\rightarrow$ 하부 WL 셀 Vt 상승, program 빠름, read disturb 취약. DRAM(커패시터 홀): 하부 CD 감소 $\rightarrow$ 유효 면적 감소 $\rightarrow$ Cs 감소 $\rightarrow$ 센싱 마진-retention 하락
조치	단기: 하부 WL 층별 program 전압 보상, 스크리닝 강화. 장기: 식각 레시피 다단화, 하드마스크 두께 조정, 인라인 하부 CD 대리 지표 확보

5.2 채운 예시: 채널 도핑 이온주입 dose

칸	내용
변수	dose(대략 $1e12$ $1e13$ cm ⁻² 급), energy(수십 keV), tilt, anneal 온도-시간. dose $\pm$ 3%가 흔한 관리 폭
계측	인라인: 도즈 모니터 웨이퍼 시트 저항(4-point probe), 열파(therma-wave). PCM: Vt, Idsat, Ioff. 한계: 국부 세도잉 채널링은 평균 시트 저항에 묻힌다
소자/제품	DRAM peri: dose $\uparrow \rightarrow$ Vt $\uparrow \rightarrow$ Ion $\downarrow$, 속도 마진 $\downarrow$ / dose $\downarrow \rightarrow$ Vt $\downarrow \rightarrow$ Ioff $\uparrow \rightarrow$ IDD fail. 셀 TR: Vt 산포가 tRCD-retention tail로. NAND peri: 선택 TR: Vt shift가 pass 전압 마진과 read 타이밍으로
조치	단기: IDD-타이밍 마진 스크리닝 강화, Vt 트리밍(설계 옵션이 있으면). 장기: 임플란터 dose 보정, anneal 레시피 조정, dose 모니터 SPC 한계 조정

5.3 DRAM과 NAND를 항상 한 쌍으로

같은 단위 공정 이슈라도 두 제품에서 죽는 특성이 다르다. 각 장의 5절은 DRAM/NAND를 나눠 쓰고 있으므로, 읽을 때도 “이 변수가 DRAM에서는, NAND에서는”을 반드시 두 번 말한다.

공정 이슈	DRAM에서 죽는 것	NAND에서 죽는 것
HAR 식각 하부 CD 감소	커패시터 유효 면적, Cs, retention	하부 WL Vt 상승, disturb 마진
게이트 산화막 두께 증가	셀 TR Vt 상승, tRCD 악화	터널 산화막이면 program/erase 속도 저하
금속 배선 저항 증가	워드라인/비트라인 RC, 타이밍 마진	WL RC 증가, 층별 program 시간 편차
파티클	비트라인 쇼트, 컬럼 fail	채널 홀 미형성, 스트링 오픈
열처리 온도 shift	접합 누설, retention	트랩 밀도, 데이터 유지-endurance

[핵심]

“이 변수가 흔들리면”이라는 질문에 DRAM 답과 NAND 답이 따로 나오지 않으면, 그 변수를 아직 모르는 것이다.

6. 숫자 감각 (매일 아침 5분)

암기용이 아니라 자릿수 감각이다. 회사-세대마다 달라지므로 “대략”으로 두고, 답할 때도 “대략 이 자릿수”라고 말한다.

6.1 소자-셀

양	대략 값	PE가 쓰는 맥락
DRAM 셀 커패시턴스 Cs	수 20 fF 전후	센싱 마진, refresh, 저장 전하
비트라인 커패시턴스 C _{BL}	Cs의 수 배 십수 배	전하 공유 $\Delta V = V \cdot C_s / (C_s + C_{BL})$, 수십 백 mV

양	대략 값	PE가 쓰는 맥락
저장 전자 수	Cs 10 fF, 1 V → 약 6×10^4 개	누설 1 fA당 약 초 단위 유지
리프레시 주기 tREF	64 ms(고온에서 32 ms)	retention tail 스펙
셀 TR Vt(DRAM)	대략 0.5 1 V 범위	서브스레숄드 누설 vs 구동
게이트 산화막 EOT(pero)	1 2 nm 전후	게이트 누설 vs Ion
NAND 터널 산화막	수 nm(대략 6 8 nm)	program/erase 전압, 데이터 유지
NAND Vt 창	수 V 폭 안에 TLC 8개, QLC 16개 상태	상태 간 마진 수백 mV 이하
NAND program 전압	대략 15 20 V 대(ISPP step 수백 mV)	터널링, disturb
P/E cycle 스펙	TLC 수천, QLC 대략 천 회 급	endurance vs retention

6.2 공정

양	대략 값	PE가 쓰는 맥락
DRAM 셀 하프피치	1x nm 대(1a/1b/1c)	커패시터 중형비, 패터닝 난도
3D NAND 단수	200 300단 이상	채널 홀 중형비 수십:1 이상
채널 홀 CD	수십 nm	Vt 산포, 스트링 전류
오버레이 스펙	수 nm(공정 노드에 따라 1 3 nm급까지)	컨택 저항, 쇼트
CD 균일도(3σ)	수 nm 이하 목표	Vt-타이밍 산포
주입 dose	$1e12$ $1e16$ cm ⁻²	Vt, 저항, 결함
주입 energy	수백 eV 수백 keV	접합 깊이, 웰 형성
RTA 온도	대략 900 1100 °C, 수 초	활성화 vs 확산
ALD 두께 정밀도	사이클당 약 0.1 nm	커패시터 유전막, 라이너
세정 금속 오염 목표	$1e10$ atoms/cm ² 수준 이하	GOI, 접합 누설
파티클 관리 크기	수십 nm급	킬러 결함 비율
CMP 디싱	수 수십 nm	커패시터 높이, 메탈 저항

6.3 테스트·신뢰성·패키지

양	대략 값	PE가 쓰는 맥락
다이당 셀 수	수십억(16 Gb DRAM, 1 Tb NAND 급)	1 ppm tail = 수천 비트
리페어 자원	로우/컬럼 redundancy 수 % 이하	리페어 한계와 수율
변인 조건	고온(대략 125 °C급)-고전압, 수 시간 수십 시간	초기 fail 스크리닝
가속 활성화 에너지 Ea	대략 0.5 1 eV(메커니즘 의존)	수명 외삽
fail rate 단위	FIT(1e9 시간당 fail 수), DPPM	고객 품질 지표
HBM 스택	8-Hi, 12-Hi, 16-Hi(HBM4 방향)	TSV 수, 열, 워피지
TSV 직경·피치	수 μm 직경, 수십 μm 피치	저항·용량, 응력
마이크로 bumps 피치	수십 μm, hybrid bonding은 10 μm 이하 지향	본딩 수율, 열저항
HBM 스택 소비 전력	패키지당 수십 W 규모	열, 스로틀링
패키지 열저항 θJA	수 °C/W 규모(냉각 조건 의존)	접합 온도 Tj
DRAM 동작 온도 상한	대략 85 95 °C(확장 온도에서 리프레시 2배)	retention 온도 의존

6.4 단위와 자릿수 환산

단위	뜻	환산 감각
fF	10 ⁻¹⁵ F	10 fF × 1 V = 10 fC ≈ 6.2×10 ⁴ 전자

단위	뜻	환산 감각
fA	10^{-15} A	1 fA $\approx$ 6,200 전자/초. 10 fC를 비우는 데 10초
ppm	10^{-6}	16 Gb 다이에서 1 ppm $\approx$ 1.6×10^4 비트
FIT	10^9 소자-시간당 fail 1건	100 FIT $\approx$ 1만 개가 1년(8,760 h) 동작 시 약 9건
DPPM	출하 100만 개당 불량 수	10 DPPM = 0.001%
σ 와 분위	정규 분포 꼬리 비율	$3\sigma \approx 1,350$ ppm, $4\sigma \approx 32$ ppm, $5\sigma \approx 0.3$ ppm (단측)
Cpk	(스펙폭 절반 - 중심 이탈)/ 3σ	Cpk 1.33 $\approx$ 4σ , 1.67 $\approx$ 5σ 여유
eV와 온도	Ea와 가속	Ea 0.7 eV에서 $55^\circ\text{C} \rightarrow 125^\circ\text{C}$ 가속 계수 대략 수십 배

[면접]

숫자를 묻는 질문에는 “정확히 몇”이 아니라 “자릿수와 그 이유”로 답한다. 예: “DRAM 셀 커패시턴스는 대략 수 20 fF 수준입니다. 1 V 저장이면 전자가 수만 개 수준이고, 누설이 fA 자릿수만 되어도 초 단위에 비워지기 때문에 64 ms 리프레시 안에서 tail 셀의 누설을 관리해야 합니다. 그래서 커패시터 유전막의 누설과 셀 트랜지스터의 off 누설이 PE가 보는 핵심 파라미터입니다.”

7. 트러블슈팅 기본 루프

17장에서 깊게 다루지만, 1장부터 이 순서로 생각한다. 각 장의 6절 케이스가 모두 이 순서로 쓰여 있다.

```

+-----+
| 1. 증상 : 어떤 test item / bin / 온도 / 전압 / 맵 / 로트 범위 |
+-----+
      v
+-----+
| 2. 1차 데이터 : PCM, bitmap, 웨이퍼 맵, CD/overlay, 인라인 결함 |
|              장비 이력, 시간 축(언제부터), 공통 인자          |
+-----+
      v
+-----+
| 3. 가설 3개 이상 : 공정 / 소자 / 설계 / 테스트 각각 최소 1개 |
+-----+
      v
+-----+
| 4. 가장 싼 검증부터 : 재측정 -> 데이터 상관 -> split -> FA |
+-----+
      v
+-----+
| 5. 근본 원인 : 메커니즘을 숫자로 (얼마가 얼마를 바꿨나) |
+-----+
      v
+-----+
| 6. 조치 : 단기(스크리닝, 리페어, 출하 판정) / 장기(레시피, 설계) |
+-----+
      v
+-----+
| 7. 재발 방지 : SPC 룰, Q-time, PCN 가드밴드, 대리 지표 추가 |
+-----+

```

7.1 각 단계에서 자주 빠지는 것

단계	흔한 실수	고치는 질문
증상	“수율 하락”으로만 기술	어떤 bin, 어떤 온도, 어떤 맵, 언제부터, 몇 로트인가

단계	흔한 실수	고치는 질문
1차 데이터	비트맵만 보고 PCM을 안 본다	공정 모니터링은 정상인가, 시간 축에 변경점이 있는가
가설	한 가지에 쫓힌다	공정·소자·설계·테스트에 각각 하나씩 세웠는가
검증	비싼 TEM부터 자른다	기존 데이터의 상관으로 가설을 먼저 죽일 수 있는가
근본 원인	“식각 이슈”처럼 이름만	몇 nm가 몇 mV, 몇 %p를 바꿨는가
조치	장기 조치만 제안	지금 라인에 있는 로트는 어떻게 판정하는가
재발 방지	사람에게 주의 요청	어떤 룰과 지표가 자동으로 잡는가

7.2 미니 케이스로 루프 한 바퀴

[트러블슈팅]

증상: 특정 3개 로트에서 고온(85 °C) retention fail bin이 평시 대비 4%p 상승, 웨이퍼 맵은 센터 집중. 1차 데이터: PCM은 전 항목 스펙 내이나 셀 커패시터 Cs 대리 지표(테스트 패턴 커패시턴스)가 센터에서 -5%. 비트맵은 랜덤 단일 비트. 3개 로트는 같은 커패시터 유전막 ALD 챔버를 지났고, 그 챔버는 2주 전 PM(정비) 이후 첫 로트들이다. 가설: (공정) ALD 유전막 두께 센터 편차 → Cs 감소 / (공정) 커패시터 홀 식각 센터 하부 CD 감소 / (소자) 셀 TR off 누설 증가 / (테스트) 프로브 카드 온도 센터 편차. 검증: 인라인 유전막 두께 맵(센터 +0.3 nm 확인) → 커패시터 홀 CD 맵(편차 없음) → 셀 TR 누설 PCM(정상) → 다른 프로브 카드 재테스트(동일). 첫 가설만 살아남는다. 근본 원인: PM 이후 ALD 챔버 센터 가스 분사 불균일 → 유전막 두께 센터 +0.3 nm(약 +5%) → Cs 약 -5% → 저장 전하 감소 → tail 셀 retention 64 ms 미달. 조치: 단기: 해당 로트 고온 스크리닝 강화 후 리페어 노력 내 다이만 출하. 장기: 챔버 PM 후 두께 맵 검증을 릴리즈 조건에 추가. 재발 방지: PM 후 첫 로트에 두께 균일도 SPC 룰(센터-엣지 차 0.15 nm 이내), Cs 대리 지표에 웨이퍼 내 분포 관리 항목 추가.

해결되지 않는 현안은 각 장에서 [아이디어] 박스로 남겨 두었다. 면접에서 “모릅니다”보다 “**막히는 지점과 다음에 볼 데이터**”를 말하는 편이 강하다.

8. A!SK 60초 답변 골격

8.1 골격

직무지식 문항은 아래 다섯 단계로 답한다. 시간이 끊겨도 앞 단계의 점수는 남으므로 순서를 바꾸지 않는다.

순서	내용	시간	예: “DRAM에 리프레시가 필요한 이유”
1	한 줄 정의	10초	리프레시는 커패시터에 저장된 전하가 누설로 줄어들기 전에 다시 써 주는 동작이다
2	PE에게 왜 중요한가(제품 특성 1개)	10초	리프레시 주기 안에 데이터를 못 지키는 tail 셀이 retention fail과 수율을 정한다
3	핵심 변수 1 2개와 숫자	15초	Cs 수 20 fF, 누설이 fA 자릿수면 초 단위 유지, 스펙은 64 ms
4	흔들리면 생기는 불량과 1차 확인 데이터	15초	유전막 두께·셀 TR 누설·접합 누설이 흔들리면 고온 retention fail, 비트맵 랜덤 단일 비트와 PCM 누설 항목 확인
5	조치 한 줄	10초	단기 스크리닝·리페어, 장기 유전막·접합 공정 조정과 SPC

8.2 준비 1분의 사용법

준비 시간 1분은 다섯 칸을 채우는 시간이다. 문장을 쓰지 않고 키워드만 다섯 개 적는다.

[정의] refresh = 누설 전 재기록

[임팩트] tail 셀 retention -> 수율/필드 fail

[숫자] Cs ~10 fF, fA 누설, 64 ms
 [불량] 고온 retention fail, 랜덤 SBF, PCM 누설
 [조치] 스크리닝/리페어 -> 유전막/접합 공정 + SPC

8.3 면접 스크립트 예시

[면접]

문항: “3D NAND에서 replacement gate 공정을 쓰는 이유를 설명하시오.” 답: replacement gate는 스택을 먼저 질화막/산화막으로 쌓고 채널 홀과 슬릿을 만든 뒤, 질화막을 제거하고 그 자리에 게이트 금속(주로 W)을 채우는 방식입니다. PE 관점에서 중요한 이유는 워드라인 저항과 그 산포가 program 시간 편차와 read 타이밍 마진을 직접 정하기 때문입니다. 폴리실리콘 게이트를 그대로 쓰면 200단 이상에서 워드라인 RC가 너무 커져 상·하부 층의 동작 시간 차이가 벌어집니다. 금속 게이트는 시트 저항을 자릿수 단위로 낮춥니다. 대신 W 충전의 시임·보이드, 불소 잔류, 질화막 제거 후 채널 손상이 새 불량 원인이 되어, 층별 WL 저항 PCM과 프로그램 시간 분포를 보고 하부·상부 층 편차를 관리합니다. 조치는 충전 레시피 다단화와 층별 program 전압 보상입니다. [면접] 문항: “웨이퍼 맵에서 fail이 엠티 링으로 나타나면 무엇을 의심하겠는가.” 답: 엠티 링 시그니처는 웨이퍼 가장자리에서만 조건이 달라지는 공정을 가리킵니다. 후보는 세 가지로 나눕니다. 첫째, 플라즈마 식각·증착의 엠티 sheath 왜곡으로 CD나 두께가 엠티에서 달라지는 경우. 둘째, 포토의 엠티 포커스·오버레이 열화. 셋째, 베벨 결함이나 엠티 세정 불량으로 파티클이 엠티에서 유입되는 경우. 1차로 인라인 CD·두께·오버레이 맵을 반경 방향으로 그려 엠티에서 꺾이는 항목을 찾고, fail bin이 타이밍이면 CD·저항, 쇼트·오픈이면 파티클·베벨을 우선합니다. 확인되면 엠티 exclusion 조정이나 챔버 엠티 링 교체 같은 조치를 하고, 반경 방향 SPC 항목을 추가해 재발을 막습니다. [면접] 문항: “HBM 패키징에서 NCF와 MUF의 차이를 PE 관점에서 설명하시오.” 답: NCF는 비전도성 필름을 다이 사이에 미리 붙여 열압착으로 접합과 충진을 동시에 하는 방식이고, MUF는 다이를 먼저 접합한 뒤 액상 몰드 재료로 간극을 한 번에 채우는 방식입니다. PE가 보는 것은 열저항, 보이드, 워피지 세 가지입니다. MUF는 열전도 필러를 넣어 열저항을 낮추고 공정 시간을 줄일 수 있지만, 12단 이상 얇은 간극을 채울 때 보이드와 흐름 불균일이 생기면 국부 hotspot과 범프 접합 불량으로 나타납니다. NCF는 간극 충진이 안정적이지만 열저항이 상대적으로 높고 단마다 열압착을 반복해 누적 열 이력이 하부 다이의 특성을 흔들 수 있습니다. 판정은 스택 후 온도 맵과 retention·타이밍 마진, 그리고 초음파(SAT)로 보이드 분포를 봅니다. 조치는 필러 함량·점도 조정과 분당 온도 프로파일 최적화입니다. [면접] 문항: “공정 변경점(PCN)을 승인할 때 무엇을 보겠는가.” 답: 인라인 계측이 스펙 안이라는 것과 제품이 같다는 것은 다른 말입니다. 변경 전후 웨이퍼를 같은 로트 안에서 split으로 나누고, EDS 수율뿐 아니라 불량 모드별 bin, 타이밍 마진 분포의 tail, 고온 retention이나 cycling 같은 신뢰성 가속 데이터를 비교합니다. 예를 들어 식각 가스 비율 변경으로 CD 평균은 그대로인데 CD 3σ가 0.5 nm 늘었다면, 평균만 보면 통과지만 Vt tail이 벌어져 리페어 한계를 넘는 다이가 늘 수 있습니다. 그래서 평균 비교가 아니라 분포 비교, 특히 4σ 이상의 꼬리와 웨이퍼 내 위치 의존성을 봅니다. 통과하면 새 SPC 관리 한계를 정하고, 첫 양산 로트 몇 개를 추적 항목으로 둡니다.

8.4 꼬리 질문 대비

A!SK는 꼬리 질문이 없지만, 이후 대면 면접은 있다. 60초 골격의 각 단계마다 예상 꼬리 질문을 하나씩 붙여 두면 골격 자체가 튼튼해진다.

골격 단계	예상 꼬리 질문	준비 방향
정의	“그 정의에서 빠진 조건은 없나”	예외 조건 하나(온도, 전압, 세대)
임팩트	“수율과 신뢰성 중 어디에 더 큰가”	둘의 차이를 tail 관점으로
숫자	“그 숫자는 어디서 왔나, 세대가 바뀌면”	자릿수의 물리적 이유
불량·데이터	“그 데이터가 안 보이면 다음은”	대리 지표, FA 순서
조치	“단기 조치의 부작용은”	스크리닝 비용, 수율 손실, 리페어 자원

8.5 공통·상황 판단 문항에 PE 언어 넣기

공통 문항도 PE 지원자답게 답할 수 있다. “갈등 경험”을 물으면 데이터로 합의한 경험, “우선순위”를 물으면 가장 싼 검증부터 한 경험을 고른다. 숫자와 인과가 있는 이야기는 어느 파트에서도 강하다.

문항 유형	PE 언어로 바꾸는 방법
자기소개	관심의 출발점을 “제품 특성·수율” 한 가지로 좁힌다
지원 동기	공정·소자와 PE의 차이를 알고 왜 PE인지 한 문장
갈등·협업	의견이 아니라 데이터로 합의한 사례
우선순위·문제 해결	가설 여러 개 → 가장 싼 검증부터 → 결론 순서
실패 경험	재발 방지(룰·지표)까지 만든 경험

9. 학습 도구와 습관

9.1 매일 만드는 세 가지

산출물	형태	이유
화살표 노트	“변수 ±얼마 → 특성 ±얼마 → 불량” 한 줄씩, 하루 20개	20장 총람의 개인판이 된다
불량 카드	증상-원인-검출-대책 4칸 카드	13·14장과 21장을 연결한다
60초 녹음	셀프 체크 문항 답을 녹음, 다시 듣기	군말과 침묵을 스스로 찾는다

9.2 백지 재현

읽은 직후가 아니라 **다음 날 아침**에 전날 장의 9절 요약과 5절 표를 백지에 다시 그린다. 그려지지 않는 칸이 약점이다. 약점은 그날 저녁 시간에 다시 읽는다.

9.3 흔한 학습 실수

실수	결과	대안
정독만 하고 말하지 않음	카메라 앞에서 첫 문장이 안 나온다	읽은 장마다 5문항 이상 소리 내어
공정 상세에 시간을 다 쓴다	제품과의 연결이 비어 있다	5절과 6절에 시간을 더 배분
숫자를 정확히 외우려 함	틀릴까 봐 말을 못 한다	자릿수와 이유만 외운다
DRAM만 또는 NAND만	절반의 문항에 답이 없다	항상 한 쌍으로
최신 기술 용어 나열	왜 필요한지가 없다	병목 → 기술 → 새 불량 순서로

[심화]

이 교재의 6절 케이스와 [아이디어] 박스는 실제 현업에서 반복되는 유형을 일반화한 것이다. 실제 팹의 값과 결론은 다를 수 있으므로, 케이스의 “답”이 아니라 “가설을 세우고 데이터로 죽이는 순서”를 익힌다. 그 순서는 어느 팹에서도 같다.

10. 셀프 체크 (이 장)

각 문항을 타이머 60초로 소리 내어 답한다. 답은 모범 답안이 아니라 골격이다.

1. PE와 공정 엔지니어의 질문을 한 문장씩으로 구분해라.

- 답: 공정은 “이 레시피로 목표 프로파일/두께를 맞출 수 있는가”를 묻고, PE는 “그 프로파일이 흔들리면 제품의 어느 파라미터가 스펙 밖으로 나가고 수율·신뢰성이 어떻게 되는가”를 묻는다. 예: 홀 하부 CD -1 nm가 NAND에서는 하부 WL Vt 상승, DRAM에서는 Cs 감소로 번역된다.
- 1. AISK 직무지식 문항의 준비 시간과 답변 시간은 대략 얼마이고, 그 조건이 답변 방식에 어떤 요구를 하는가.
 - 답: 준비 약 1분, 답변 30초 3분. 1분 안에 키워드 다섯 개(정의-임팩트-숫자-불량-조치)를 잡아야 하므로 문장 암기가 아니라 골격 암기가 필요하다. 3분을 채우려 하지 말고 60초 골격 뒤에 예시 하나를 붙인다.
- 1. AISK 직무 답을 60초에 넣는 순서를 말하고, 왜 그 순서인지 설명해라.
 - 답: 정의 → 제품 임팩트 → 변수와 숫자 → 불량과 1차 데이터 → 조치. 앞 단계일수록 평가 비중이 크고 뒤가 끊겨도 앞 점수가 남기 때문이다. 또 이 순서가 PE의 사고 순서(변수 → 소자 → 제품 → 조치)와 같아서 실무 질문에도 그대로 쓴다.
- 1. 왜 평균이 아니라 tail을 보는가. 숫자를 넣어 답해라.
 - 답: 수율과 신뢰성은 분포의 꼬리가 결정한다. 다이당 셀이 수십억 개면 1 ppm tail도 수천 비트이고 리퍼어 한계를 넘으면 다이 fail이다. 예: retention 중앙값은 수백 ms인데 1e-6 분위가 64 ms 미만이면 그 셀들이 리프레시 안에 데이터를 잃는다. VRT처럼 자리를 바꾸는 tail은 리퍼어로도 못 잡는다.
- 1. PCM이 전부 스펙 안인데 EDS 수율이 떨어졌다. 무엇을 의미하고 어디를 보는가.
 - 답: PCM은 스크라이브 라인 테스트 패턴이므로 셀 어레이 내부의 국부 결함, 패턴 밀도 의존, 설계-공정 상호 작용은 못 본다. 비트맵 모양(단일 비트/라인/클러스터)과 웨이퍼 맵 시그니처로 위치와 패턴을 잡고, 인라인 결함 검사와 어레이 전용 테스트 패턴, 필요하면 FA로 간다.
- 1. 웨이퍼 맵 시그니처 세 가지와 각각의 원인 후보를 말해라.
 - 답: 센터 집중은 챔버 중심부 rate 차이·CMP 센터 과연마, 엣지 링은 플라즈마 sheath 왜곡·포토 엣지 포커스·베벨 결함, 격자 반복 패턴은 레티클 샷 단위 결함이나 프로브 카드 핀. 시그니처는 공정 후보를 좁히는 첫 필터이고, 그다음 인라인 계측 맵을 같은 좌표로 겹쳐 확인한다.
- 1. DRAM과 NAND를 같이 공부해야 하는 이유를 예시와 함께 답해라.
 - 답: 단위 공정은 공유하지만 죽는 특성이 다르다. 같은 HAR 식각이라도 DRAM은 커패시터 유효 면적과 Cs, retention으로 나타나고, NAND는 채널 홀 하부 CD와 하부 WL Vt, disturb 마진으로 나타난다. 한 변수에 두 제품의 답이 따로 나와야 그 변수를 아는 것이다.
- 1. 트러블슈팅 루프 7단계를 순서대로 말하고, 가장 자주 빠지는 단계를 말해라.
 - 답: 증상 → 1차 데이터 → 가설 3개 이상 → 가장 싼 검증부터 → 근본 원인(숫자로) → 조치(단기/장기) → 재발 방지. 자주 빠지는 것은 가설을 하나만 세우는 것과, 근본 원인을 “식각 이슈”처럼 이름만으로 끝내고 몇 nm가 몇 mV를 바꿨는지 숫자로 안 쓰는 것이다.
- 1. PCN 평가에서 “인라인 계측 스펙 내”와 “제품 동일”이 다른 이유를 예시로 답해라.
 - 답: 인라인은 대개 평균과 산포의 관리 한계를 보고, 제품은 4σ 너머의 꼬리와 웨이퍼 내 위치 의존성에 반응한다. 예: CD 평균은 동일한데 3σ가 0.5 nm 늘면 Vt tail이 벌어져 리퍼어 한계를 넘는 다이가 생긴다. 그래서 split lot으로 분포와 신뢰성 가속 데이터를 비교한다.
- 1. 숫자를 묻는 문항에서 정확한 값이 확실치 않을 때 어떻게 답하는가.
 - 답: 자릿수와 그 이유, 그리고 확인 방법을 말한다. “세대마다 다르지만 대략 이 자릿수이고, 그 이유는 이 물리이며, 정확한 값은 이 데이터에서 확인한다.” 침묵이나 “모릅니다”보다 점수가 남는다. 실무에서도 같은 태도가 요구된다.
- 1. 1주일 플랜에서 Day 1과 Day 7의 산출물은 각각 무엇이고 왜 그것인가.
 - 답: Day 1은 DRAM/NAND 비교표 백지 재현이다. 이후 모든 장을 한 쌍으로 읽는 틀이기 때문이다. Day 7은 카메라 앞 모의 7문항과 한 줄 정의집이다. 읽은 양이 아니라 입으로 나온 문항 수가 준비도이기 때문이다.
- 1. “변수-계측-소자/제품-조치” 네 칸을 게이트 산화막 두께로 채워라.
 - 답: 변수: 산화 온도·시간·분위기, 목표 EOT 1.2 nm급에서 ±0.1 nm. 계측: 인라인 엘립소미터 두께, PCM 게이트 누설·Vt. 한계: 국부 박막화는 못 본다. 소자/제품: DRAM peri TR Vt와 누설, IDD fail. NAND 터널 산화막이면 program/erase 속도와 데이터 유지. 조치: 단기 IDD 스크리닝, 장기 산화 레시피와 세정 후 Q-time 관리.
- 1. 영상 인터뷰에서 자주 깎이는 지점 세 가지와 대책을 말해라.
 - 답: 정의만 말하고 끝내는 것(제품 임팩트 한 문장 추가), 숫자가 없는 것(자릿수 하나 필수), 3분을 채우려 군말이 드는 것(60초 골격 + 예시 1개로 마감). 여기에 시선이 카메라를 벗어나는 것도 흔하다.

1. 이 교재에서 시간이 없을 때 우선 읽어야 하는 절은 무엇이고 왜인가.
 - 답: 각 장의 5절(변수 ↔ 특성 상관)과 8절(셀프 체크). 5절은 AISK 골격의 3-4단계(변수·숫자·불량)를 채우고, 8절은 그것을 입으로 꺼내는 훈련이기 때문이다. 나머지 절은 그 골격에 살을 붙인다.
1. 신뢰성 데이터가 PE의 어떤 결정에 쓰이는지 두 가지를 말해라.
 - 답: 첫째, 스크리닝(변인·고온 테스트) 조건과 가드밴드 설정. 가속 시험의 fail rate와 활성화 에너지로 실사용 수명을 외삽해 필요한 스크리닝 강도를 정한다. 둘째, PCN 승인과 로트 출하 판정. 변경 전후 또는 이상 로트의 가속 데이터 tail이 스펙을 넘으면 출하를 보류하거나 조건을 강화한다.

11. 한 페이지 요약

- 이 교재의 주인공은 공정이 아니라 **제품 특성·수율·신뢰성**이다. 공정은 “만들 수 있는가”, 소자는 “동작하는가”, PE는 “팔 수 있고 버티는가”를 묻는다.
- AISK는 비대면 영상 인터뷰. 공통/직무지식/상황판단 세 파트, 준비 약 1분, 직무 답변 30초 3분. 골격은 **정의 → 임팩트 → 숫자 → 불량과 1차 데이터 → 조치**.
- PE가 매일 보는 데이터: PCM/WAT, EDS 수율과 비트맵, 웨이퍼 맵 시그니처, 특성 분포의 tail, 신뢰성 가속 데이터, PCN 전후 비교.
- 22개 장: 01 02 언어, 03 10 공정, 11 12 테스트·패키지, 13 18 제품·불량·신뢰성, 19 20 최신·총람, 21 22 구술·치트시트. 각 장은 9절 골격, 급하면 5절과 8절.
- 1주일: Day 1 언어 → Day 2 4 8대 공정 → Day 5 패키지·제품 불량 → Day 6 열·분석·트러블슈팅·신뢰성 → Day 7 최신·총람·카메라 앞 구술.
- 모든 장은 **변수·계측·소자/제품·조치** 네 칸으로 다시 적고, DRAM과 NAND를 항상 한 쌍으로 말한다.
- 숫자는 자릿수 감각이다. 세대마다 다르면 범위와 이유를 말한다. Cs 수 20 ff, tREF 64 ms, 오버레이 수 nm, dose 1e12 1e16 cm⁻², 금속 오염 1e10 atoms/cm², HBM 수십 W.
- 트러블슈팅은 증상 → 1차 데이터 → 가설 3개 이상 → 가장 싼 검증 → 숫자로 된 근본 원인 → 단기/장기 조치 → 룰과 지표로 재발 방지.
- 막히면 “모릅니다” 대신 **막히는 지점과 다음에 볼 데이터**를 말한다.
- 매일 화살표 노트 20개, 불량 카드, 60초 녹음. 다음 날 아침 백지 재현으로 약점을 찾는다.

01. 반도체 기초 물리와 소자

1. 한눈에 보기

1.1 왜 PE에게 중요한가

- PE(Product Engineering)는 제품의 전기적 특성·수율·신뢰성을 책임진다. 모든 특성값(속도, 전력, retention, endurance)은 결국 소자 파라미터(V_{th} , I_{on} , I_{off} , SS, DIBL, C_s , R_c , R_s)의 함수다.
- 공정 변수(두께, CD, 도핑, 온도)가 흔들리면 소자 파라미터가 움직이고, 그것이 테스트 불량(fail bit, 타이밍 fail, 누설 과다)으로 나타난다. 이 사실을 거꾸로 추적하는 것이 PE의 분석 업무다.
- 물리를 모르면 " V_t 가 30 mV 내려갔다"는 데이터를 보고도 "게이트 산화막이 얇아졌나, 채널 도핑이 줄었나, CD가 커졌나"를 나열할 수 없다.
- 통계(σ , Cpk, tail bit)는 수십억 개 셀을 다루는 메모리에서 "평균이 좋아도 tail 하나가 칩을 죽인다"는 사실을 정량화하는 언어다.
- AISK 직무지식 문항의 상당수가 이 챕터 범위(밴드, PN 접합, MOSFET, 누설, 스케일링, 커패시터)에서 나온다. 30초 안에 "결론 → 근거 → 예시"로 말할 수 있어야 한다.

1.2 핵심 키워드

용어	한 줄 정의
에너지 밴드갭(E_g)	가전자대와 전도대 사이 금지 영역. Si는 300 K에서 약 1.12 eV
진성 캐리어 농도(n_i)	도핑 없는 반도체의 전자·정공 농도. Si 300 K에서 약 $1 \times 10^{10} \text{ cm}^{-3}$
도핑(doping)	5족(P, As)·3족(B) 불순물로 캐리어 농도를 10^{15} 10^{20} cm^{-3} 범위로 제어
이동도(μ)	단위 전계당 캐리어 속도. Si 전자 최대 약 1400, 정공 약 450 $\text{cm}^2/\text{V}\cdot\text{s}$
내장전위(V_{bi})	PN 접합 평형 시 형성되는 전위 장벽. $10^{17}/10^{17}$ 접합에서 약 0.8 V
공핍폭(W)	접합 양쪽의 캐리어 없는 영역 폭. 도핑 10^{17} 에서 약 0.1 μm
C_{ox} , EOT	게이트 산화막 단위면적 용량과 등가 산화막 두께. high-k로 EOT를 물리 두께보다 얇게
문턱전압(V_{th})	채널 반전이 시작되는 게이트 전압. 공정 변수 민감도가 가장 큰 파라미터
SS(subthreshold swing)	전류 10배 변화에 필요한 게이트 전압. 이상값 60 mV/dec(300 K)
DIBL	드레인 전압이 V_{th} 를 낮추는 단채널 효과. 단위 mV/V
GIDL	게이트-드레인 오버랩 고전계에서 BTBT로 생기는 누설. DRAM retention의 주범 중 하나
Dennard 스케일링	치수·전압을 $1/\kappa$ 로 줄이면 전력밀도 일정. 2000년대 중반 이후 붕괴
$C = \epsilon A/d$	커패시터 기본식. DRAM 셀 커패시터는 약 10 fF 수준 요구
RC delay	배선 저항×용량. 분산 선로에서 $\tau \approx 0.38 \cdot R \cdot C$
Cpk, 6σ	공정 능력 지수와 산포 관리 언어. Cpk 1.33은 대략 63 ppm 불량 수준

2. 기초: 반도체 물리

2.1 에너지 밴드와 진성 반도체

고체 안에서 전자가 가질 수 있는 에너지는 연속이 아니라 띠(밴드)로 나뉜다. 가전자대(valence band, E_v)는 결합에 묶인 전자의 띠, 전도대(conduction band, E_c)는 자유롭게 움직일 수 있는 전자의 띠다. 두 띠 사이 간격이 밴드갭 E_g 다.

- 금속: 밴드가 겹치거나 부분적으로 차 있어 $E_g \approx 0$. 저항률 $10^{-6} \Omega \cdot \text{cm}$ 수준.
- 반도체: E_g 약 0.5 ~ 3 eV. Si 1.12 eV, Ge 0.66 eV, GaAs 1.42 eV, SiO_2 는 약 9 eV로 절연체.
- 절연체: E_g 5 eV 이상. 상온 열에너지($kT \approx 0.026 \text{ eV}$)로는 전자가 거의 넘어가지 못한다.

진성(intrinsic) 반도체에서 열에 의해 생기는 전자와 정공 수는 같고, 그 농도가 n_i 다.

$$n_i = \sqrt{N_c \cdot N_v} \cdot \exp(-E_g / 2kT)$$

Si, 300 K: $N_c \approx 2.8 \times 10^{19}$, $N_v \approx 1.0 \times 10^{19} \text{ cm}^{-3} \rightarrow n_i \approx 1 \times 10^{10} \text{ cm}^{-3}$

[예시]

Si 원자 밀도는 약 $5 \times 10^{22} \text{ cm}^{-3}$ 다. n_i 가 10^{10} 이면 원자 5조 개 중 하나만 자유 전자를 낸 것이다. 그래서 순수 Si는 저항률이 약 $2.3 \times 10^5 \Omega \cdot \text{cm}$ 로 거의 절연체처럼 보인다. 도핑을 해야 소자가 된다. **[주의]** n_i 는 온도에 지수적으로 민감하다. 300 K $\rightarrow$ 358 K(85°C)에서 n_i 는 약 40배 커진다. 접합 누설과 DRAM retention이 고온에서 급격히 나빠지는 근본 원인이다(2.4절, 3.11절).

페르미 준위 E_F 는 “전자가 채워질 확률이 1/2인 에너지”다. 진성 반도체에서는 밴드갭 중앙(E_i) 근처, n형에서는 E_c 쪽, p형에서는 E_v 쪽으로 이동한다.

2.2 도핑과 캐리어 농도

Si(4족)에 5족 원소(P, As, Sb)를 넣으면 전자 하나가 남아 도너(donor)가 되고 n형이 된다. 3족(B, Ga, In)을 넣으면 전자 하나가 부족해 정공을 만드는 억셉터(acceptor)가 되고 p형이 된다.

구분	도펀트	이온화 에너지(대략)	용도 예
n형 도너	P(인)	45 meV	웰, S/D, poly 게이트
n형 도너	As(비소)	54 meV	얇은 접합 S/D(확산 느림)
n형 도너	Sb	39 meV	매립층, 확산 억제에 필요한 곳
p형 억셉터	B(붕소)	45 meV	p웰, p+ S/D, BF_2 로 얇게 주입
p형 억셉터	In	160 meV	채널 halo(확산 억제)

상온에서 도펀트는 거의 100% 이온화된다. 완전 이온화 근사에서 다수 캐리어 농도는 도핑 농도와 같다.

$$\begin{aligned} \text{n형: } n &\approx N_D, & p &= n_i^2 / N_D \\ \text{p형: } p &\approx N_A, & n &= n_i^2 / N_A \\ \text{질량작용 법칙: } n \cdot p &= n_i^2 \quad (\text{열평형}) \end{aligned}$$

[예시]

$N_D = 1 \times 10^{17} \text{ cm}^{-3}$ n형 Si에서 소수 캐리어 정공 농도는 $p = (10^{10})^2 / 10^{17} = 1 \times 10^3 \text{ cm}^{-3}$ 다. 다수 캐리어 대비 14자리 차이다. PN 접합의 역방향 누설이 작은 이유가 이 소수 캐리어의 희소성이다.

도핑 농도 감각을 잡아두자.

농도(cm^{-3})	의미	대표 위치
$10^{14} \sim 10^{15}$	약하게 도핑된 기판	웨이퍼 원판(p-substrate)
$10^{16} \sim 10^{17}$	웰, 채널	트랜지스터 채널 영역

농도(cm^{-3})	의미	대표 위치
10^{18}	중간 농도	LDD, halo, DRAM 셀 접합 근처
10^{19} 10^{20}	고농도(축퇴 근접)	S/D, 콘택 하부, poly 게이트
5×10^{22}	Si 원자 자체	고용 한계는 B 약 10^{20} , As 약 10^{21} 수준

저항률과 도핑의 관계는 $\sigma = q \cdot (n \cdot \mu_n + p \cdot \mu_p)$, $\rho = 1/\sigma$ 다.

[예시]

$N_D = 10^{17}$, $\mu_n \approx 800 \text{ cm}^2/\text{V}\cdot\text{s}$ (이 농도에서의 값)라면 $\sigma = 1.6 \times 10^{-19} \times 10^{17} \times 800 = 12.8 \text{ S/cm}$, $\rho \approx 0.078 \text{ }\Omega\cdot\text{cm}$. $N_D = 10^{20}$, $\mu_n \approx 100$ 이면 $\rho \approx 6 \times 10^{-4} \text{ }\Omega\cdot\text{cm}$. S/D 영역이 이 정도다.

2.3 이동도와 산란

캐리어 속도 $v = \mu \cdot E$ (저전계). 이동도 μ 는 캐리어가 얼마나 자주 산란(scattering)되는가로 결정된다.

산란 기구	원인	온도 의존	도핑 의존
격자(포논) 산란	열진동하는 격자 원자와 충돌	$T^{-(3/2)}$ 근사, 고온에서 지배	무관
이온화 불순물 산란	도펀트 이온의 쿨롱력	$T^{+(3/2)}$, 저온에서 지배	농도 클수록 심함
표면 거칠기 산란	Si/SiO ₂ 계면 요철	약함	높은 수직 전계에서 지배
쿨롱(계면 전하) 산란	계면 고정 전하, 트랩 전하	약함	낮은 반전 전하에서 지배

여러 기구가 함께 작용할 때 Matthiessen 규칙으로 합친다.

$$1/\mu = 1/\mu_{\text{lattice}} + 1/\mu_{\text{impurity}} + 1/\mu_{\text{surface}} + \dots$$

(가장 작은 μ 가 전체를 지배한다)

[예시]

벌크 Si 저도핑 전자 이동도 약 $1400 \text{ cm}^2/\text{V}\cdot\text{s}$. 도핑 10^{17} 에서 약 800, 10^{18} 에서 약 300. MOSFET 채널(표면 반전층)에서는 표면 산란까지 더해져 유효 이동도가 200 400 수준으로 떨어진다. 정공은 전자의 약 1/3이다. 그래서 같은 크기 PMOS의 I_{on} 은 NMOS의 40 50%이고, DRAM 주변회로 설계에서 PMOS 폭을 넓게 잡는다.

고전계(10^4 V/cm 이상)에서는 속도가 포화된다. Si 전자의 포화 속도 $v_{\text{sat}} \approx 1 \times 10^7 \text{ cm/s}$. 채널 길이 50 nm에 1 V를 걸면 평균 전계 $2 \times 10^5 \text{ V/cm}$ 로 이미 속도 포화 영역이다. 이때 전류는 $(V_{\text{GS}} - V_{\text{th}})^2$ 가 아니라 $(V_{\text{GS}} - V_{\text{th}})$ 에 가깝게 증가한다.

[핵심]

이동도는 “얼마나 빠르게”를, 캐리어 농도는 “얼마나 많이”를 정한다. 전류 = $q \times \text{농도} \times \text{속도} \times \text{단면적}$. 이 한 문장으로 I_{on} 개선 방향(도핑, strain, 계면 품질, 채널 재료)이 다 설명된다.

2.4 PN 접합: 내장전위, 공핍폭, 누설

p형과 n형이 만나면 전자는 $n \rightarrow p$ 로, 정공은 $p \rightarrow n$ 으로 확산하고, 남은 이온화 도펀트가 공간전하를 만들어 전계가 형성된다. 확산과 드리프트가 균형을 이룬 상태가 열평형이고, 이때 전위 차가 내장전위 V_{bi} 다.

$$V_{\text{bi}} = (kT/q) \cdot \ln(N_A \cdot N_D / n_i^2)$$

예: $N_A = N_D = 1 \times 10^{17}$, 300 K

$$V_{\text{bi}} = 0.0259 \times \ln(10^{34} / 10^{20}) = 0.0259 \times 32.2 \approx 0.83 \text{ V}$$

공핍폭(depletion width)은 역방향 전압 V_R 이 커질수록 넓어진다.

$$W = \sqrt{2 \cdot \epsilon_s \cdot (V_{bi} + V_R) / q \cdot (1/N_A + 1/N_D)}$$

$$\epsilon_s(\text{Si}) = 11.7 \times 8.85 \times 10^{-14} = 1.04 \times 10^{-12} \text{ F/cm}$$

한쪽 고농도($N_D \gg N_A$) 근사, $N_A = 1 \times 10^{17}$, $V_R = 0$:

$$W \approx \sqrt{2 \times 1.04 \times 10^{-12} \times 0.83 / (1.6 \times 10^{-19} \times 10^{17})} \approx 0.10 \mu\text{m}$$

$N_A = 1 \times 10^{18}$ 이면 약 35 nm, 1×10^{16} 이면 약 0.33 μm

도핑(저농도 측)	$V_R = 0 \text{ V}$	$V_R = 1 \text{ V}$	$V_R = 3 \text{ V}$
1×10^{16}	약 0.33 μm	약 0.50 μm	약 0.72 μm
1×10^{17}	약 0.10 μm	약 0.15 μm	약 0.22 μm
1×10^{18}	약 35 nm	약 50 nm	약 70 nm

공핍 영역은 커패시터처럼 행동한다. $C_j = \epsilon_s A / W$. 역방향 전압이 커지면 W 가 늘어 C_j 는 준다. C-V 측정으로 도핑 프로파일을 뽑는 원리다.

역방향 누설 전류(reverse leakage) 성분:

성분	기구	온도 의존	전압 의존
확산 전류	소수 캐리어가 공핍층으로 확산	$n_i^2 \propto \exp(-E_g/kT)$, 매우 강함	거의 무관
생성 전류(SRH)	공핍층 내 트랩에서 전자-정공 쌍 생성	$n_i \propto \exp(-E_g/2kT)$, 강함	W 에 비례, $\sqrt{V}$
BTBT	고전계에서 밴드 간 직접 터널링	약함	지수적, 10^6 V/cm 이상에서 급증
TAT	트랩 매개 터널링	중간	강함

생성 전류 밀도(SRH): $J_{\text{gen}} \approx q \cdot n_i \cdot W / (2 \cdot \tau_g)$

τ_g : 생성 수명. 금속 오염(Fe, Cu, Ni)이 있으면 τ_g 가 $\mu\text{s} \rightarrow \text{ns}$ 로 떨어져 누설 1000배

[예시]

DRAM 셀의 저장 노드(storage node) 접합 면적 약 $30 \text{ nm} \times 30 \text{ nm} = 9 \times 10^{-12} \text{ cm}^2$, $W = 50 \text{ nm}$, $n_i = 10^{10}$, $\tau_g = 1 \mu\text{s}$ 이면 $J_{\text{gen}} \approx 1.6 \times 10^{-19} \times 10^{10} \times 5 \times 10^{-6} / (2 \times 10^{-6}) = 4 \times 10^{-9} \text{ A/cm}^2 \rightarrow I \approx 3.6 \times 10^{-20} \text{ A}$. 셀 용량 10 fF, 허용 전압 손실 0.2 V이면 허용 전하 손실 2 fC, 시간 = $2 \times 10^{-15} / 3.6 \times 10^{-20} \approx 55 \text{ s}$. 실제 retention은 수백 ms 수 s이므로 지배 누설은 SRH 이상적 값이 아니라 GIDL, TAT, 오염 트랩 등이다. 이것이 "retention tail bit"의 물리다. **[면접]** "PN 접합 역방향 누설이 온도에 따라 어떻게 변합니까?" → 결론: 대략 $8 \text{ } ^\circ\text{C}$ 마다 2배 증가합니다. 근거: 지배 성분이 SRH 생성 전류라면 n_i 에 비례하고, n_i 는 $\exp(-E_g/2kT)$ 를 따르므로 300 K에서 358 K로 가면 약 40배 증가합니다. 예시: 그래서 DRAM은 85°C 초과 시 refresh 주기를 절반으로 줄이고(DDR5 tREFI $3.9 \mu\text{s} \rightarrow 1.95 \mu\text{s}$), 고온 retention 테스트를 별도로 수행합니다. 저는 이 관계를 이용해 고온 fail bit 데이터에서 누설 기구(SRH vs BTBT)를 구분하는 활성화 에너지 분석을 할 수 있습니다.

2.5 단위·환산 감각표

PE는 매일 서로 다른 단위를 넘나든다. 아래 표는 외워둘 값이다.

단위	환산	감각 예시
nm, Å	1 nm = 10 Å	Si 격자상수 5.43 Å, SiO ₂ 한 층 약 0.3 nm, 1a급 DRAM 셀 half-pitch 십수 nm
cm ⁻³	1 cm ³ 안 개수	Si 원자 5×10^{22} , n_i 1×10^{10} , 채널 10^{17} , S/D 10^{20}
eV, kT	1 eV = $1.6 \times 10^{-19} \text{ J}$	kT(300 K) = 25.9 meV, kT(358 K) = 30.9 meV
Torr, Pa	1 Torr = 133.3 Pa, 1 atm = 760 Torr	예치 5 100 mTorr, CVD 1 10 Torr, 고진공 10^{-6} Torr
sccm	표준상태 cm ³ /min	1 sccm $\approx 4.5 \times 10^{17}$ 분자/s, ALD 펄스 수십 수백 sccm
mJ/cm ²	노광 에너지 밀도	ArF 약 20 40, EUV 약 30 60 mJ/cm ²

단위	환산	감각 예시
W/cm ²	전력 밀도	300 mm 웨이퍼(707 cm ²)에 RF 1000 W → 1.4 W/cm ²
ppm, ppb	10 ⁻⁶ , 10 ⁻⁹	6N 가스 = 1 ppm 불순물, 6σ ≈ 2 ppb(중심 고정)
fF, aF	10 ⁻¹⁵ F, 10 ⁻¹⁸ F	DRAM 셀 약 10 fF, 20 nm 게이트 용량 수 aF, BL 수십 fF
μΩ·cm	저항률	Cu 벌크 1.7, W 벌크 5.6, 좁은 배선에서 2~5배 증가
Ω/sq	시트 저항	poly 게이트 수십 수백, WL 배선 수 Ω/sq 목표
ns, ps	시간	DDR5-4800 tCK 0.417 ns, tRCD 약 14 ns, tRFC 수백 ns

[예시]

1 ppm의 도펀트가 Si에 들어가면 농도는 $5 \times 10^{22} \times 10^{-6} = 5 \times 10^{16} \text{ cm}^{-3}$ 다. 즉 채널 도핑 수준은 “백만분의 1~2”에 불과하다. 금속 오염이 10^{12} cm^{-3} (ppt 이하)여도 τ_g 를 망친다는 사실을 함께 기억하라.

3. 소자 상세

3.1 MOS 커패시터: 축적·공핍·반전

금속(또는 poly/metal gate)-산화막-반도체 구조에 게이트 전압을 걸면 반도체 표면 상태가 세 가지로 바뀐다(p형 기판 기준).

$V_G < V_{FB}$	$V_{FB} < V_G < V_{th}$	$V_G > V_{th}$
[축적]	[공핍]	[반전]
정공이 표면에 모임	정공이 밀려나 공핍층 형성(W_{dep} 증가)	전자가 표면에 모여 n채널 형성

C-V 곡선 (고주파):

----- C_{ox} (축적)
| \\
| _ C_{min} (반전, 고주파에서는 소수캐리어가 못 따라옴)
+-----> V_G
V_{FB} V_{th}

핵심 파라미터:

$$C_{ox} = \epsilon_{ox} / t_{ox}, \quad \epsilon_{ox}(\text{SiO}_2) = 3.9 \times 8.85 \times 10^{-14} = 3.45 \times 10^{-13} \text{ F/cm}$$

$$t_{ox} = 2 \text{ nm} \rightarrow C_{ox} = 1.73 \times 10^{-6} \text{ F/cm}^2 = 1.73 \text{ } \mu\text{F/cm}^2 = 17.3 \text{ fF}/\mu\text{m}^2$$

$$t_{ox} = 5 \text{ nm} \rightarrow 6.9 \text{ fF}/\mu\text{m}^2$$

항목	정의	예시 값
$V_{FB}(\text{flat band})$	밴드가 평평해지는 게이트 전압. 일함수 차 - Q_f/C_{ox}	n ⁺ poly / p기판 약 -0.9 V
ϕ_F	페르미 전위 = $(kT/q) \cdot \ln(N_A/n_i)$	$N_A = 10^{17} \rightarrow 0.42 \text{ V}$
반전 조건	표면 전위 $\psi_s = 2\phi_F$	약 0.84 V
$Q_{dep}(\text{최대 공핍 전하})$	$\sqrt{2 \cdot q \cdot \epsilon_s \cdot N_A \cdot 2\phi_F}$	$N_A = 10^{17} \rightarrow 1.7 \times 10^{-7} \text{ C/cm}^2$
C_{min}	산화막과 최대 공핍층 용량의 직렬	C_{ox} 의 1/3 ~ 1/5

EOT(equivalent oxide thickness): 어떤 유전체가 SiO₂ 몇 nm와 같은 C_{ox} 를 주는가.

$$EOT = t_{hk} \times (3.9 / \kappa_{hk})$$

$$\text{HfO}_2 \kappa \approx 20, \text{ 물리 두께 } 4 \text{ nm} \rightarrow EOT = 4 \times 3.9/20 = 0.78 \text{ nm}$$

$$\text{ZrO}_2 \kappa \approx 35 \sim 40, 5 \text{ nm} \rightarrow EOT \approx 0.5 \sim 0.55 \text{ nm}$$

high-k를 도입한 이유: SiO₂를 1.5 nm 이하로 얇게 하면 직접 터널링 게이트 누설이 10 A/cm² 이상으로 급증한다(두께 0.2 nm 감소마다 약 10배). 물리 두께는 두껍게 유지해 터널링을 막으면서 C_{ox}는 키우는 유일한 방법이 유전율을 높이는 것이다. 대가는 계면층(interfacial SiO₂ 약 0.5 0.8 nm)이 EOT 하한을 만들고, high-k 내부 트랩·고정전하가 V_{th} 불안정과 이동도 저하(원격 쿨롱 산란)를 일으킨다는 점이다. 금속 게이트를 함께 쓰는 이유는 poly 게이트의 공핍층(EOT 0.3 0.4 nm 추가)과 페르미 준위 피닝을 없애기 위해서다.

[핵심]

MOS 커패시터의 C-V 하나로 t_{ox}(C_{ox}), 기판 도핑(C_{min} 기울기), V_{FB}(고정전하 Q_f), 계면 트랩 D_{it}(고주파-저주파 차이), 이동 이온(hysteresis)까지 다 읽는다. PE가 게이트 모듈 문제를 처음 만나면 가장 먼저 보는 데이터다.

3.2 MOSFET 동작과 전류식

NMOS 기준. 게이트에 V_{GS} > V_{th}를 걸어 채널을 만들고, 드레인에 V_{DS}를 걸어 전류를 흘린다.

선형(V_{DS} < V_{GS} - V_{th}):

$$I_D = \mu_n \cdot C_{ox} \cdot (W/L) \cdot [(V_{GS} - V_{th}) \cdot V_{DS} - V_{DS}^2/2]$$

포화(V_{DS} ≥ V_{GS} - V_{th}):

$$I_D = (1/2) \cdot \mu_n \cdot C_{ox} \cdot (W/L) \cdot (V_{GS} - V_{th})^2 \cdot (1 + \lambda \cdot V_{DS})$$

속도 포화(단채널) 근사:

$$I_D \approx W \cdot C_{ox} \cdot v_{sat} \cdot (V_{GS} - V_{th} - V_{DSAT})$$

[예시]

μ_n = 300 cm²/V·s(채널 유효), C_{ox} = 17.3 fF/μm² = 1.73×10⁻⁶ F/cm², W/L = 1, V_{GS} - V_{th} = 0.6 V. 포화 전류 = 0.5 × 300 × 1.73×10⁻⁶ × 0.36 = 9.3×10⁻⁵ A → 약 93 μA/μm(W = L일 때 W 기준). 실제 단채널 소자는 속도 포화로 이보다 낮고, 로직 기준 수백 μA/μm 1 mA/μm 수준이 나온다. DRAM 셀 트랜지스터는 W가 십수 nm이고 저전압·저누설 우선 설계라 I_{on}이 수 μA 수준이다.

전류식이 말하는 것:

항	의미	공정 연결
μ _n	채널 이동도	계면 품질, 채널 도핑, strain, 표면 방향
C _{ox}	게이트 용량	t _{ox} , κ, 계면층
W/L	기하 비	리소 CD, 에치 바이어스, 스페이서
V _{GS} - V _{th}	오버드라이브	V _{th} 산포가 곧 I _{on} 산포
λ	채널 길이 변조	L이 짧을수록 커짐, DIBL과 연관

3.3 V_{th} 정의와 결정 요인, body effect

$$V_{th} = V_{FB} + 2\phi_F + Q_{dep}/C_{ox} \\ = (\Phi_M - \Phi_S)/q - Q_f/C_{ox} + 2\phi_F + \sqrt{(2 \cdot q \cdot \epsilon_s \cdot N_A \cdot 2\phi_F)}/C_{ox}$$

예: n⁺ poly 게이트, N_A = 10¹⁷, t_{ox} = 2 nm, Q_f 무시

$$V_{FB} \approx -0.98 \text{ V}, 2\phi_F = 0.84 \text{ V}, Q_{dep}/C_{ox} = 1.7 \times 10^{-7} / 1.73 \times 10^{-6} = 0.10 \text{ V}$$

$$V_{th} \approx -0.04 \text{ V} \rightarrow \text{실제 소자는 채널 주입}(V_t \text{ adjust implant})\text{으로 } 0.3 \sim 0.5 \text{ V로 올린다}$$

V_{th}를 움직이는 공정 변수:

변수	변화	V _{th} 변화 방향(NMOS)	대략 크기
t _{ox} 증가	C _{ox} 감소	상승	0.1 nm당 수 십수 mV(도핑 의존)

변수	변화	V _{th} 변화 방향(NMOS)	대략 크기
채널 도핑 N _A 증가	Q _{dep} , φ _F 증가	상승	2배 도핑 → 약 60~100 mV
게이트 일함수 증가	V _{FB} 상승	상승	금속 게이트에서 직접 조절, 100 mV 단위
고정 양전하 Q _f 증가	V _{FB} 하락	하락	10 ¹¹ cm ⁻² → 약 10 mV(t _{ox} 2 nm)
채널 길이 감소	단채널 효과	하락(roll-off)	후술
채널 폭 감소	좁은 폭 효과	구조에 따라 상승 또는 하락	STI 구조 의존
기판 바이어스 V _{SB} 증가	body effect	상승	후술

Body effect: 소스-기판 간 역바이어스 V_{SB}가 커지면 공핍 전하가 늘어 V_{th}가 올라간다.

$$\Delta V_{th} = \gamma \cdot (\sqrt{(2\phi_F + V_{SB})} - \sqrt{(2\phi_F)}), \quad \gamma = \sqrt{(2 \cdot q \cdot \epsilon_s \cdot N_A) / C_{ox}}$$

예: N_A = 10¹⁷, t_{ox} = 2 nm → $\gamma \approx 0.11 \text{ V}^{(1/2)}$

$$V_{SB} = 0 \rightarrow 1 \text{ V: } \Delta V_{th} = 0.11 \times (\sqrt{1.84} - \sqrt{0.84}) = 0.11 \times 0.44 \approx 48 \text{ mV}$$

$$t_{ox} = 5 \text{ nm이면 } \gamma \approx 0.27, \text{ 같은 조건에서 } \Delta V_{th} \approx 120 \text{ mV}$$

[예시]

DRAM 셀 어레이는 p웰에 음의 백바이어스(V_{BB}, 예: -0.5 ~ -1 V)를 준다. Body effect로 셀 트랜지스터 V_{th}를 올려 off 누설을 줄이고, 접합을 항상 역바이어스로 유지해 소수 캐리어 주입을 막기 위해서다. 대신 접합 전계가 커져 GIDL-BTBT가 늘 수 있으니 최적점이 존재한다.

V_{th} 추출법(PE가 실제로 쓰는 정의):

방법	정의	장단점
정전류법	I _D = I _{ref} × (W/L)일 때 V _{GS} . I _{ref} 보통 100 nA 또는 1 μA	빠르고 웨이퍼 테스트에 적합, SS에 영향 받음
최대 g _m 외삽	g _m 최대점에서 I _D -V _{GS} 접선을 0으로 외삽, V _{DS} /2 보정	물리적 정의에 가까움, 노이즈 민감
정전류(포화)	높은 V _{DS} 에서 정전류법	DIBL 포함값, 회로 관점

3.4 Subthreshold swing, DIBL, 단채널 효과

V_{GS} < V_{th}에서도 전류는 0이 아니다. 확산 전류가 지수적으로 흐르고, 이를 subthreshold 영역이라 한다.

$$I_{D(sub)} \propto \exp(q \cdot (V_{GS} - V_{th}) / (m \cdot kT)), \quad m = 1 + (C_{dep} + C_{it}) / C_{ox}$$

$$SS = dV_{GS} / d(\log_{10} I_{D}) = \ln(10) \cdot (kT/q) \cdot m$$

$$\text{이상값}(m = 1, 300 \text{ K}): 2.303 \times 25.9 \text{ mV} = 59.6 \text{ mV/dec}$$

$$\text{실제 planar: } 70 \sim 100 \text{ mV/dec, FinFET/GAA: } 65 \sim 70, 85^\circ\text{C 이상값: } 71 \text{ mV/dec}$$

[예시]

SS = 100 mV/dec, V_{th} = 0.4 V, I_D(V_{th}) = 100 nA/μm이면 V_{GS} = 0에서 I_{off} = 100 nA × 10^(-0.4/0.1) = 100 nA × 10⁻⁴ = 10 pA/μm. V_{th}가 50 mV 내려가면 I_{off}는 10^{0.5} ≈ 3.2배 증가. SS가 80이면 같은 V_{th}에서 I_{off}는 10⁽⁻⁵⁾ → 1 pA/μm. SS 20 mV/dec 개선이 누설 10배 개선이다.

DIBL(drain-induced barrier lowering): 드레인 전압이 소스 쪽 장벽을 낮춰 V_{th}를 떨어뜨린다.

$$DIBL = -\Delta V_{th} / \Delta V_{DS} \quad [\text{mV/V}]$$

$$\text{예: } V_{DS} \text{ } 0.05 \text{ V} \rightarrow 1.0 \text{ V일 때 } V_{th} \text{ } 0.42 \rightarrow 0.36 \text{ V} \rightarrow DIBL \approx 63 \text{ mV/V}$$

$$\text{장채널 planar: } < 30 \text{ mV/V, 단채널 planar: } 100 \text{ mV/V 이상, FinFET: } 30 \sim 60 \text{ mV/V}$$

DIBL이 문제가 되는 이유: 드레인에 높은 전압이 걸린 상태(예: DRAM BL에 V_{DD}가 실린 비선택 셀)에서 V_{th}가 떨어지면 off 누설이 늘어 저장 전하가 빠진다. 한 BL에 512~1024개 셀이 매달려 있으니 개별 셀 누설이 작아도 합쳐지면 크다.

단채널 효과(SCE) 정리:

현상	원인	결과	대책
V _{th} roll-off	S/D 공핍층이 채널 전하 일부를 나눠 짊어짐(charge sharing)	L 짧을수록 V _{th} 하락	halo/pocket implant, 얇은 접합
DIBL	드레인 전계가 소스 장벽 침투	V _{DS} 의존 V _{th} , off 누설	얇은 EOT, 3D 게이트(BCAT, FinFET), 얇은 접합
Punch-through	소스·드레인 공핍층 접촉	게이트 제어 불능, 급격한 누설	채널 도핑 증가, 리세스 채널
속도 포화	고전계에서 $v = v_{sat}$	전류 선형 증가, g _m 저하	L 확장 불가 시 재료(strain)
핫캐리어(HCI)	드레인 근처 고에너지 캐리어	산화막 트랩, V _{th} 장기 shift	LDD, 스페이서, 전압 저감
게이트 저항/커플링	좁은 게이트 배선	RC delay, WL 지연	금속 게이트, 저저항 WL

자연 길이(natural length) 개념: $\lambda \propto \sqrt{(\epsilon_s/\epsilon_{ox}) \cdot t_{ox} \cdot t_{dep}}$. 채널 길이가 5~10 λ 보다 짧으면 SCE가 급증한다. 게이트가 채널을 여러 면에서 감쌀수록(2면 FinFET, 4면 GAA, DRAM의 BCAT 리세스 채널) 유효 λ 가 줄어 같은 L에서 SCE가 작다.

3.5 GIDL, BTBT, 누설 경로 5종 정리표

GIDL(gate-induced drain leakage): 게이트가 off(NMOS에서 0 V 또는 음전압)이고 드레인에 높은 전압이 걸리면, 게이트-드레인 오버랩 영역의 드레인 표면이 깊게 공핍·밴드 굽힘되어 전계가 10^6 V/cm를 넘고, 가전자대 전자가 전도대로 밴드 간 터널링(BTBT)한다. 생긴 정공은 기판으로, 전자는 드레인으로 흘러 드레인-기판 누설이 된다.

게이트(off, 0 V 또는 음전압)

+-----+

| 산화막 |

+-----+

채널 | n⁺ 드레인 (높은 V_D)

|<- 오버랩 영역: 표면 밴드가 크게 굽음

| → 가전자대 → 전도대 터널링 (BTBT)

v

정공 → 기판(누설) 전자 → 드레인

$$I_{GIDL} \propto E_s \cdot \exp(-B / E_s), \quad E_s \approx (V_{DG} - \sim 1.2 \text{ V}) / (3 \cdot t_{ox})$$

GIDL을 키우는 요인: 얇은 t_{ox} , 높은 V_{DG} (음의 게이트 off 전압 포함), 급격한 드레인 도핑 프로파일(고농도·얇은), 오버랩 영역의 트랩(TAT로 낮은 전계에서도 시작), 산화막/계면 결함.

[주의]

DRAM 셀 트랜지스터는 off 상태에서 WL에 음전압(negative WL, 예: -0.2 ~ -0.4 V)을 걸어 subthreshold 누설을 줄인다. 그런데 이 음전압은 V_{DG}를 키워 GIDL을 늘린다. 즉 subthreshold 누설과 GIDL은 서로 반대 방향으로 움직이는 trade-off이고, retention 최적 V_{WL}(off)은 두 누설의 합이 최소인 지점이다. 이 관계를 모르면 “WL 전압을 더 낮추면 retention이 좋아진다”는 오답을 한다.

BTBT는 GIDL뿐 아니라 고농도 접합의 역방향 누설, NAND의 GIDL erase(3D NAND에서 벌크 없는 채널에 정공을 공급하는 방법), 터널 FET의 동작 원리로도 쓰인다. 터널링 확률은 전계에 지수적이고 밴드갭에 지수적(Ge, InGaAs에서 쉽고 SiO₂에서는 거의 불가)이다.

누설 경로 5종 정리표(트랜지스터 기준):

번호	누설 경로	기구	주요 변수	온도 의존	제품 영향
1	Subthreshold(S→D)	약반전 확산 전류	V _{th} , SS, V _{GS} (off), DIBL	강함($SS \propto T$, $V_{th} \downarrow$)	Standby 전류, DRAM retention
2	게이트 터널링(G→채널/S/D)	직접 터널링, FN 터널링	t_{ox} , κ , V _G	약함	게이트 누설, NAND 데이터 손실, TDD
3	접합 역방향(D/S→body)	SRH 생성, 확산, TAT	n_i , τ_g , W, 오염	매우 강함(8~10°C/2배)	DRAM retention, 고온 standby

번호	누설 경로	기구	주요 변수	온도 의존	제품 영향
4	GIDL(D→body)	오버랩 영역 BTBT	V _{DG} , t _{ox} , 도핑 기울기, 트랩	약 중간	DRAM retention(negative WL과 trade-off)
5	Punch-through(S→D, 벌크)	S/D 공핍층 접촉	L, 채널 도핑, V _{DS}	중간	급격 누설, 셀 간 disturb

보조 경로: 핫캐리어 게이트 주입, STI 에지 누설(edge transistor, hump), 인접 셀 간 격리 누설(field leakage), 커패시터 유전체 누설(DRAM 셀 커패시터 자체).

[면접]

“DRAM 셀에서 저장 전하가 빠지는 경로를 말해 보세요.” → 결론: 크게 접합 누설, 셀 트랜지스터 off 누설(subthreshold + GIDL), 커패시터 유전체 누설, 그리고 disturb에 의한 손실입니다. 근거: 셀은 1개 트랜지스터와 1개 커패시터로 저장 노드가 완전히 고립되어 있어 어느 경로든 fC 단위 전하가 새면 sensing margin 이 사라집니다. 예시: 저장 노드 전압 1 V, C_s 10 fF이면 총 전하 10 fC인데, 1 fA 누설이면 64 ms 동안 64 aC로 0.6%만 잃지만 100 fA면 6.4 fC로 절반 이상을 잃어 fail이 됩니다. 이 중 tail bit을 만드는 것은 대개 소수 셀의 트랩 매개 접합 누설이나 GIDL이라서, 저는 온도·전압 의존성으로 두 기구를 분리하는 방법을 알고 있습니다.

3.6 스케일링: Dennard, Moore, 한계와 3D 전환

Moore의 법칙: 칩당 트랜지스터 수가 약 2년마다 2배(경험적 경제 법칙). Dennard 스케일링(1974): 모든 치수와 전압을 1/κ로, 도핑을 κ배로 줄이면 아래처럼 된다.

파라미터	스케일 인자	설명
L, W, t _{ox}	1/κ	치수 축소
V _{DD} , V _{th}	1/κ	전계 일정 유지
N _A	κ	공핍폭을 1/κ로
전류 I	1/κ	$I \propto (W/L) \cdot C_{ox} \cdot V^2 = 1 \times \kappa \times 1/\kappa^2$
게이트 지연 $\tau = CV/I$	1/κ	속도 κ배
소자당 전력 P = IV	1/κ ²	
전력 밀도 P/A	1	면적도 1/κ ² 이므로 일정

한계가 온 이유:

한계	물리	결과
V _{th} 스케일 불가	I _{off} ∝ 10 ^{-(V_{th}/SS)} , SS는 kT로 고정	V _{th} 0.3 0.4 V 아래로 못 내림
V _{DD} 정체	V _{th} 가 안 내려가니 오버드라이브 확보에 V _{DD} 도 못 내림	2005년경부터 약 1 V 부근 정체
전력 밀도 폭발	전압 고정 + 밀도 증가 → P/A ∝ κ ²	클럭 정체, 멀티코어, 다크 실리콘
t _{ox} 한계	SiO ₂ 1.2 nm 이하 직접 터널링	high-k/metal gate(2007 로직, DRAM은 2020년대 주변회로)
배선 RC	배선 단면 축소로 R 급증, C는 안 줌	게이트가 아니라 배선이 지연 지배
통계 변동	RDF(도펀트 개수 요동), LER, 두께 요동	V _{th} σ가 수십 mV → 메모리 tail
리소 비용	EUV 1대 수천억 원, 패터닝 공정 수 증가	비트당 비용 하락 둔화

[예시]

채널 50 nm × 20 nm × 공핍 깊이 30 nm에 도핑 10¹⁸이면 도펀트 개수는 3×10⁻¹⁷ cm³ × 10¹⁸ = 30개. 푸아송 통계로 σ = √30 ≈ 5.5개(18%). V_{th}의 RDF 성분이 수십 mV가 된다. 10억 개 셀에서 6σ 밖은 수백 mV 벗어난 셀이고, 이것이 tail이다.

3D로 전환한 이유(메모리 관점):

- NAND: 2D에서 셀 간 간격이 20 nm 이하로 줄자 인접 셀 간 커패시터 커플링 간섭, floating gate 전자 수가 수십 개로 줄어 1개 손실도 큰 V_{th} 변화, 리소 비용 폭증. 해결책은 xy 평면이 아니라 z축으로 쌓아 셀당 면적 비용을 낮추는 것이다(3D NAND, 2013년 상용화, 현재 200 300단 이상).
- DRAM: 커패시터를 이미 수직 원통으로 세워 왔고(aspect ratio 50 100 이상), 셀 트랜지스터도 BCAT로 매립했다. 남은 방향은 셀 어레이 자체를 적층하는 3D DRAM(VS-DRAM 등, 2030년 전후 상용화 논의)과 4F² 수직 채널 트랜지스터다(2장).
- HBM: 다이를 TSV로 적층해 패키지 수준에서 3D를 구현. 대역폭은 늘리고 I/O당 에너지를 낮춘다.

[면접]

“Dennard 스케일링이 왜 깨졌습니까?” → 결론: 문턱전압과 공급전압을 더 내릴 수 없게 되어 전력 밀도가 일정하게 유지되지 못했기 때문입니다. 근거: subthreshold swing은 상온에서 60 mV/dec 아래로 내려갈 수 없어 V_{th} 를 낮추면 off 누설이 10배씩 늘고, V_{th} 를 못 낮추면 V_{DD} 도 못 낮춰 소자당 전력이 $1/k^2$ 로 줄지 않습니다. 예시: 2000년대 초 1.2 V 근처에서 V_{DD} 가 멈추고 클럭이 3 4 GHz에서 정체된 것이 그 결과이며, 메모리에서는 셀 축소 대신 3D NAND 적층, HBM TSV 적층처럼 z축으로 밀도를 키우는 방향으로 전환했습니다.

3.7 커패시터 물리와 DRAM 셀 커패시터 요구 용량

$$C = \epsilon_0 \cdot \kappa \cdot A / d$$

$$\epsilon_0 = 8.85 \times 10^{-14} \text{ F/cm} = 8.85 \times 10^{-12} \text{ F/m}$$

$$\text{평행판 } 1 \mu\text{m}^2, \text{ SiO}_2(\kappa \text{ 3.9}) \text{ 10 nm: } C = 8.85 \times 10^{-14} \times 3.9 \times 10^{-8} / 10^{-6} = 3.45 \text{ fF}$$

DRAM 셀 커패시터가 필요로 하는 용량: 대략 10 fF 수준(세대에 따라 6 20 fF 범위, 과거 25 30 fF). 근거는 sensing margin이다(2장 상세). 셀 면적은 1a급에서 약 0.001 μm^2 (예: 6F², $F \approx 13 \text{ nm} \rightarrow 6 \times 169 = 1014 \text{ nm}^2$)이므로 평행판으로는 불가능하고, 높이 1 μm 이상의 원통(cylinder)에 high-k(ZrO_2 계열, κ 35 40)를 5 nm 안팎으로 입힌다.

[예시]

원통 외경 40 nm, 높이 1000 nm, 안·밖 양면 사용: 면적 $\approx 2 \times \pi \times 40 \text{ nm} \times 1000 \text{ nm} \approx 2.5 \times 10^5 \text{ nm}^2 = 2.5 \times 10^{-9} \text{ cm}^2$. $\kappa = 35$, $d = 5 \text{ nm}$: $C = 8.85 \times 10^{-14} \times 35 \times 2.5 \times 10^{-9} / 5 \times 10^{-7} \approx 1.5 \times 10^{-14} \text{ F} = 15 \text{ fF}$. 세대가 지나 지름이 30 nm로 줄면 같은 높이에서 약 11 fF. 그래서 높이를 더 키우거나(HAR etch 난이도 ↑, 기울어짐·쓰러짐), κ 를 더 높이거나(누설·밴드갭 trade-off), d를 더 얇게(누설 ↑) 해야 한다.

유전율·두께·누설 trade-off:

유전체	κ (대략)	밴드갭(eV)	특징
SiO_2	3.9	9	누설 최저, κ 최저
Si_3N_4	7	5	과거 NO(nitride-oxide) 셀 유전체
Al_2O_3	9	8.8	누설 차단층, ZAZ의 A
HfO_2	20 25	5.8	로직 게이트 high-k
ZrO_2	35 40(정방정)	5.8	현 DRAM 셀 유전체 주력, ZAZ의 Z
TiO_2	40 80(루타일)	3.2	누설 커서 단독 사용 어려움
SrTiO_3	100 이상	3.2	연구 단계, 결정화·계면 문제

일반적으로 κ 가 높으면 밴드갭이 좁아 전도대 오프셋이 작아지고 누설(Schottky 방출, Poole-Frenkel, FN)이 커진다. ZAZ(ZrO_2 - Al_2O_3 - ZrO_2)는 κ 높은 ZrO_2 사이에 밴드갭 큰 Al_2O_3 를 끼워 누설을 막고 ZrO_2 결정화를 제어하는 구조다. 커패시터 누설 규격은 대략 10^{-8} 10^{-7} A/cm^2 이하(1 V 부근)로, 셀 하나로 환산하면 aA 수준이어야 retention을 지킨다.

전극(TiN)의 역할: 일함수가 높아(약 4.5 4.8 eV) 전자 주입 장벽을 키우고, ALD로 균일 증착 가능하며, 유전체와 계면에서 저-κ 산화층이 생기지 않도록 한다. 전극 두께가 얇아질수록(수 nm) 저항이 올라가 셀 RC(tWR)에 영향을 준다.

3.8 저항과 RC delay, Elmore, 접촉 저항

$$R = \rho \cdot L / (W \cdot t), \quad \text{시트 저항 } R_s = \rho / t \text{ } [\Omega/\text{sq}], \quad R = R_s \cdot (L/W)$$


예: Cu $\rho_{\text{eff}} = 5 \mu\Omega \cdot \text{cm}$ (좁은 선), $W = 20 \text{ nm}$, $t = 40 \text{ nm}$, $L = 1 \text{ mm}$
 $R = 5 \times 10^{-6} \times 0.1 / (20 \times 10^{-7} \times 40 \times 10^{-7}) = 6.25 \times 10^4 \Omega \approx 62 \text{ k}\Omega$
단위 길이 용량 $0.2 \text{ fF}/\mu\text{m} \rightarrow C = 200 \text{ fF}$
 $RC = 62.5 \text{ k}\Omega \times 200 \text{ fF} = 12.5 \text{ ns}$, 분산 선로 지연 $\approx 0.38 \cdot RC \approx 4.8 \text{ ns}$

이 예시가 왜 중요한가: DRAM의 WL, BL 길이를 무한정 늘리지 못하고 서브 어레이(예: 512 1024셀/BL, 수백 수천 셀/WL)로 자르고 sub-WL 드라이버와 SA를 반복 배치하는 이유가 RC delay다. tRCD(WL 활성화 → 데이터 도달)에 WL RC가 직접 들어간다.

좁은 배선에서 저항률이 오르는 이유: 전자 평균 자유 행로(Cu 약 40 nm)에 비해 선폭이 작아지면 표면·결정립 계 산란이 지배하고(size effect), 배리어(TaN 등) 두께가 단면을 잠식한다. 그래서 15 nm 이하 배선에서는 Cu 대신 배리어가 없거나 얇은 Ru, Mo, 그리고 W(DRAM 맵핑 WL)를 쓴다.

금속	벌크 $\rho(\mu\Omega \cdot \text{cm})$	평균 자유 행로	좁은 선 ρ_{eff} (대략)	용도
Cu	1.7	약 40 nm	3 6	로직 BEOL, DRAM 상부 금속
W	5.6	약 15 nm	10 30	DRAM 맵핑 WL, BL, 3D NAND WL, 콘택 플러그
Ru	7.1	약 7 nm	8 15	차세대 좁은 배선 후보(배리어 불필요)
Mo	5.3	약 11 nm	8 15	3D NAND WL 후보(W 대체, fluorine-free)
Al	2.7	약 15 nm	5 10	구형 배선, 패드
TiN	30 100	-	-	배리어, 전극, 게이트 금속

Elmore delay: RC 트리에서 노드 i까지 지연은 경로상 각 저항 × 그 저항 하류의 총 용량의 합이다.



$$\tau_{\text{out}} = R1 \cdot (C1 + C2 + C3) + R2 \cdot (C2 + C3) + R3 \cdot C3$$

균일 분산 선로(N등분, $N \rightarrow \infty$): $\tau \approx R \cdot C / 2$ (Elmore), 50% 지연 $\approx 0.38 \cdot R \cdot C$

접촉 저항(contact resistance): 금속-반도체 계면의 비접촉저항률 $\rho_c [\Omega \cdot \text{cm}^2]$ 로 표현한다. $R_c = \rho_c / A_{\text{contact}}$.

$\rho_c = 1 \times 10^{-8} \Omega \cdot \text{cm}^2$, 콘택 $20 \text{ nm} \times 20 \text{ nm} = 4 \times 10^{-12} \text{ cm}^2 \rightarrow R_c = 2.5 \text{ k}\Omega$
 $\rho_c = 1 \times 10^{-9}$ 이면 250Ω . 콘택이 $15 \text{ nm} \times 15 \text{ nm}$ 로 줄면 같은 ρ_c 에서 1.8배 증가

ρ_c 는 Schottky 장벽 높이와 반도체 도핑에 지수적으로 의존한다(터널링 접촉: $\rho_c \propto \exp(\Phi_B / \sqrt{N_D})$). 그래서 콘택 아래 도핑을 10^{20} 이상으로 올리고, 실리사이드(TiSi₂, CoSi₂, NiSi)나 낮은 장벽 금속을 쓰며, 계면 자연산화막(1 nm만 있어도 ρ_c 10배)을 제거하는 pre-clean이 중요하다.

[예시]

DRAM 셀에서 BL 콘택과 저장 노드 콘택(SNC)의 R_c 가 커지면 write 시 셀 노드가 목표 전압까지 충전되는 시간 $\tau = (R_c + R_{\text{ch}}) \cdot C_s$ 가 늘어 tWR fail로 나타난다. R_c 5 kΩ, R_{ch} (셀 Tr on 저항) 20 kΩ, C_s 10 fF → $\tau = 0.25 \text{ ns}$ 로 여유가 있지만, R_c 가 오염으로 100 kΩ이 되면 $\tau = 1.2 \text{ ns}$, 완전 충전(약 5τ)에 6 ns로 tWR 규격 여유를 먹는다. 여기에 셀 트랜지스터 V_{th} 산포까지 겹치면 tail 셀에서 fail한다.

3.9 기본 측정

측정	무엇을 얻나	원리	주의점
I-V(I _D -V _{GS})	V _{th} , SS, I _{on} , I _{off} , GIDL	반도체 파라미터 분석기(SMU)로 sweep	정전류 기준 명시, 온도 안정, V _{DS} low/high 둘 다
I-V(I _D -V _{DS})	포화 전류, λ, 출력 저항	V _{GS} 단계별 sweep	self-heating 주의
C-V(고주파)	C _{ox} , t _{ox} , EOT, V _{FB} , 도핑	100 kHz 1 MHz 소신호	직렬 저항, 게이트 누설 보정 필요
C-V(저주파/QSCV)	D _{it} (계면 트랩 밀도)	준정적 스위프	누설 큰 얇은 산화막에서 어려움
4-point probe	시트 저항 R _s	바깥 두 침에 전류, 안쪽 두 침 전압	R _s = 4.532·V/I(대면적 박막), 에지 보정
Ellipsometry	박막 두께, 굴절률 n, k	반사광 편광 변화(Ψ, Δ)를 모델 피팅	모델 의존, 다층·초박막은 참조 필요
TLM	R _{sh} , R _c , 전달 길이 L _T	간격 다른 콘택 쌍 저항 → 선형 피팅	콘택 폭 정확도, 4단자 Kelvin이 더 정확
Kelvin 콘택	단일 콘택 R _c	전류·전압 단자 분리	테스트 패턴 필요
Hall	캐리어 농도, 이동도	자기장 하 홀 전압	웨이퍼 레벨은 어려움, 시편
접합 누설 I-V	역방향 누설, 항복 전압	대면적 다이오드 sweep	온도별 측정으로 E _a 추출

4-point probe 상세: 침 간격 s (약 1 mm)가 시편 크기에 비해 작고 두께 $t \ll s$ 일 때 $R_s = (\pi/\ln 2) \cdot (V/I) = 4.532 \cdot V/I$. 저항률 $\rho = R_s \times t$. 두께를 ellipsometry나 XRR로 따로 재야 ρ 가 나온다. 웨이퍼 49점 맵으로 증착 균일도(1σ 1 3%)를 본다.

Ellipsometry 상세: 편광된 빛을 브루스터각 근처(65 75°)로 입사해 p/s 편광의 반사 진폭비($\tan \Psi$)와 위상차(Δ)를 파장별로 측정하고, 광학 모델(층 두께·굴절률)을 피팅한다. 반복 정밀도 0.01 nm급이지만, 정확도는 모델(계면층, 조성)이 맞아야 나온다. high-k 위 자연산화, poly 위 산화막처럼 굴절률이 비슷한 층은 분리가 어렵다.

TLM 상세:

$$R_{\text{total}}(d) = 2 \cdot R_c + R_{\text{sh}} \cdot d / W$$

R_{total}
 $\wedge$
 $|$ 기울기 = R_{sh} / W
 $|$
 $|$
 $|$ <- y절편 = $2 \cdot R_c$
 $+----->$ 콘택 간격 d
 $-2 \cdot L_T$ (x절편) L_T = 전달 길이 = $\sqrt{\rho_c / R_{\text{sh}}}$

[트러블슈팅]

증상: 특정 로트의 poly 저항 4-point probe 값이 규격 상한을 넘음. 1차 데이터: 49점 맵에서 웨이퍼 에지 3 cm가 중심보다 15% 높음. 가설: (a) 증착 두께 에지 얇음, (b) 도핑(implant 또는 in-situ) 에지 부족, (c) 활성화 어닐 에지 저온. 검증: ellipsometry 두께 맵은 균일($\pm 1\%$) → (a) 기각. SIMS 에지/중심 비교 → 도즈 동일 → (b) 기각. RTA 열전대 웨이퍼 기록에서 에지 존 15°C 낮음 확인 → (c) 채택. 조치: RTA 존별 램프 출력 보정. 재발 방지: 주간 TC 웨이퍼 프로파일 SPC 등록, poly R_s 맵 에지/중심 비율을 관리 항목으로 추가.

3.10 통계 기초: σ , Cp/Cpk, 6 σ , SPC, tail bit, 웨이퍼 맵

정규분포에서 평균 μ , 표준편차 σ 일 때 구간 안에 들어갈 확률:

구간	안에 들 확률	밖(양측)	밖(양측) ppm
$\pm 1\sigma$	68.27%	31.7%	317,000
$\pm 2\sigma$	95.45%	4.55%	45,500
$\pm 3\sigma$	99.73%	0.27%	2,700

구간	안에 들 확률	밖(양측)	밖(양측) ppm
$\pm 4\sigma$	99.9937%	6.3×10^{-5}	63
$\pm 5\sigma$	99.99994%	5.7×10^{-7}	0.57
$\pm 6\sigma$	99.9999998%	2.0×10^{-9}	0.002 (2 ppb)

공정 능력 지수:

$$C_p = (USL - LSL) / (6\sigma) \quad \text{산포만 본다(중심 무관)}$$

$$C_{pk} = \min(USL - \mu, \mu - LSL) / (3\sigma) \quad \text{중심 치우침까지 본다}$$

$$C_{pk} = C_p \times (1 - |\mu - \text{중심}| / (\text{규격폭}/2))$$

Cpk 1.00 → 규격 밖 약 2,700 ppm (양측, 중심 정렬 시)

Cpk 1.33 → 약 63 ppm

Cpk 1.50 → 약 6.8 ppm

Cpk 1.67 → 약 0.57 ppm

Cpk 2.00 → 약 0.002 ppm (이것이 "6σ 공정")

"6σ 품질 = 3.4 DPMO"라고 말할 때는 평균이 $\pm 1.5\sigma$ 이동하는 것을 허용한 값이다(4.5σ 한쪽 꼬리 = 3.4 ppm). 중심이 고정된 6σ는 2 ppb다. 두 숫자를 혼동하지 말 것.

[예시]

게이트 산화막 목표 5.0 nm, 규격 4.7 5.3 nm, 측정 $\mu = 5.05$, $\sigma = 0.06$. $C_p = 0.6/0.36 = 1.67$, $C_{pk} = \min(0.25, 0.35)/0.18 = 1.39$. 중심을 0.05 맞추면 $C_{pk} = C_p = 1.67$ 로 올라간다. 산포를 줄이지 않고 센터링만 해도 불량률이 63 ppm → 0.6 ppm으로 100배 줄어든다는 뜻이다.

SPC 관리도(control chart): 규격 한계(spec limit)가 아니라 공정 자체 산포로 관리 한계(UCL/LCL = $\mu \pm 3\sigma$)를 그린다. 대표 차트: X-bar/R(부분군 평균과 범위), X-bar/S, I-MR(개별값-이동범위, 로트당 1점), p/nP(불량률), c/u(결함 수).

Western Electric 규칙(이상 신호):

규칙	조건	시사
1	1점이 $\pm 3\sigma$ 밖	급격한 이상(장비 고장, 레시피 오류)
2	연속 3점 중 2점이 같은 쪽 2σ 밖	평균 shift 시작
3	연속 5점 중 4점이 같은 쪽 1σ 밖	작은 평균 shift
4	연속 8점(또는 9점)이 중심선 한쪽	지속적 편향(타깃 어긋남, 드리프트)
5	연속 6점 단조 증가/감소	트렌드(소모품 마모, 챔버 시즈닝)
6	연속 14점 교대 상승/하강	두 장비·두 챔버 번갈아 측정 등 계통 원인

[주의]

규격 안에 있어도 관리 한계를 벗어나면 조치해야 한다. 규격 한계(고객 요구)와 관리 한계(공정 본연의 목소리)는 다른 개념이다. Cpk가 높은 공정은 관리 한계가 규격 안쪽에 촘촘하게 들어와 있다.

산포와 tail bit: 메모리 칩은 셀 수십억 개의 특성 분포를 다룬다.

16 Gb DRAM = 1.72×10^{10} 셀

평균 retention 2 s, 분포 꼬리(로그정규·이중지수)에서 64 ms 미만인 셀 비율이

10^{-6} (1 ppm) → 17,000 셀 fail → 리던던시(수천~수만 row/col)로 겨우 커버 또는 불가

10^{-8} → 172 셀 → 리던던시로 repair 가능

10^{-9} → 17 셀 → 여유

정규분포라면 10^{-9} 는 약 6σ 위치. 실제 retention 분포는 정규가 아니라 tail이 두꺼워

"평균·σ"가 아니라 "tail의 개수"를 직접 세는 것이 PE의 습관이다.

DRAM은 row/column 리던던시 + (DDR5부터) on-die ECC로 tail을 구제하고, NAND는 강력한 ECC(LDPC)와 read retry로 훨씬 두꺼운 tail을 허용한다. 하지만 tail이 “군집”(특정 위치·특정 패턴)이면 리던던시로 못 구제하므로 위치 정보(웨이퍼 맵, 다이 내 맵)가 핵심 단서다.

웨이퍼 맵 읽는 법:

웨이퍼 맵 패턴과 1차 의심 원인 (F = fail 다이)

중심 집중	에지 링	반쪽/사분면	반복 샷 패턴
.	F F F F F	F F . . .	F . F . F
. . F . .	F . . . F	F F . . .	
. F F F .	F . . . F	F F . . .	F . F . F
. . F . .	F . . . F	F F . . .	
.	F F F F F	F F . . .	F . F . F
CMP/에치 중심 불균일, 스펀 중심	에지 온도/중착/ 세정 에지, 빔 틸트	챔버 비대칭, 가스 흐름, 척 편심	레티클 결함, 마스크 특정 칩
스크래치/선형	무작위 점	링(도넛)	노치 방향 편향
. . F . .	. F . . .	. F F F .	
. . F . .	. . . F .	F . . . F	
. . F . .	F	F . . . F	
. . F . .	. . F . .	F . . . F	F
. . F . .	 F	. F F F .	F F . . .
핸들링, CMP 패드	파티클(랜덤 결함)	스핀 코팅/베이킹	로딩 방향, 배기 방향

읽을 때 순서: (1) 패턴 유형 분류 → (2) 같은 로트 다른 웨이퍼와 비교(웨이퍼 간 재현이면 계통 원인) → (3) 다이 내 fail bit 위치(row/col/블록, 어레이 에지인가) → (4) 공정 이력(장비·챔버·시간)과 상관 → (5) 물리 분석 대상 다이 선정.

[면접]

“Cpk가 무엇이고 왜 Cp와 따로 봅니까?” → 결론: Cp는 규격 폭 대비 공정 산포만 보고, Cpk는 평균이 규격 중심에서 얼마나 치우쳤는지까지 반영한 지표입니다. 근거: $Cpk = \min(USL - \mu, \mu - LSL) / 3\sigma$ 이므로 산포가 작아도 평균이 규격 한쪽에 붙어 있으면 낮아집니다. 예시: 게이트 산화막 σ 가 0.06 nm로 Cp 1.67이어도 평균이 0.1 nm 치우치면 Cpk 1.1로 떨어져 불량률이 1000 ppm 수준이 됩니다. PE 입장에서 Cp가 높고 Cpk가 낮으면 “산포 개선”이 아니라 “타깃 재조정”이 정답이라는 결정을 바로 내릴 수 있습니다.

3.11 온도가 각 파라미터에 미치는 영향

메모리는 -40 125°C(자동차용) 또는 0 95°C(서버) 범위에서 규격을 맞춰야 한다. 각 파라미터의 온도 계수를 알아야 고온 fail을 해석한다.

파라미터	온도 상승 시	물리	대략 크기
E _g	감소	격자 팽창·전자-포논 상호작용 (Varshni)	약 -0.27 meV/K, 300→400 K에서 1.12→1.09 eV
n _i	급증	$\propto T^{1.5} \cdot \exp(-E_g/2kT)$	25→85°C 약 40배, 약 8 10°C마다 2배
μ	감소	포논 산란 증가	$\propto T^{-(1.5 \sim 2.4)}$, 25→85°C 약 -25 ~ -35%
V _{th}	감소	ϕ_F 감소, n _i 증가	약 -0.7 ~ -2 mV/K(도핑·구조 의존), 60 K 상승 시 -50 ~ -100 mV
SS	증가	$\propto kT$	60→71 mV/dec(25→85°C, 이상값)
I _{off(subthreshold)}	급증	V _{th} ↓ + SS ↑	25→85°C 약 10 ~ 100배
접합 누설	급증	n _i (SRH), n _i ² (확산)	8 10°C마다 2배
I _{on}	감소(고V _{GS}), 증가(저V _{GS})	$\mu \downarrow$ vs V _{th} ↓ 경쟁	zero-temperature-coefficient 점 존재

파라미터	온도 상승 시	물리	대략 크기
금속 저항	증가	포논 산란	Cu, W TCR 약 0.35 0.45%/K → 60 K에 +20 27%
커패시터 누설	증가	Poole-Frenkel, Schottky 방출	활성화 에너지 0.2 0.8 eV
산화막 터널링	거의 무관	양자 터널링	약함(FN은 약간 증가)
DRAM retention	급감	접합 누설 + GIDL + 커패시터 누설	약 10°C마다 절반
NAND retention	급감	트랩 탈출·SILC 가속	Arrhenius E _a 약 1.1 eV(전하 손실)

[예시]

어떤 DRAM 셀의 25°C retention이 3 s라면 85°C에서는 $(85-25)/10 = 6$ 번 반감 → 약 47 ms로 64 ms 규격에 미달한다. 그래서 규격은 85°C 기준 64 ms(DDR4) 또는 그 절반 tREFI로 잡히고, 95°C 이상은 2배 refresh 모드로 대응한다. 반대로 저온(-40°C)에서는 V_{th}가 올라 I_{on}이 줄고 tRCD가 늘어나는 저온 fail이 나올 수 있다. 고온·저온 fail이 다른 물리라는 것을 항상 분리해 생각하라. **[심화]** 활성화 에너지(E_a) 추출: 누설 I를 여러 온도에서 측정해 ln(I) vs 1/kT를 그리면 기울기가 -E_a다. E_a ≈ E_g/2(0.55 eV)이면 SRH 생성(공핍층 중앙 트랩), E_a ≈ E_g(1.1 eV)이면 확산 전류, E_a < 0.3 eV이면 터널링(BTBT, GIDL, TAT)이 지배다. PE는 이 방법으로 retention tail bit의 원인을 "오염/결함(SRH·TAT)"인지 "구조/전계(GIDL)"인지 나누고 공정 담당 모듈을 지정한다.

3.12 핵심 소자 변수 표

변수	조절 방향(공정)	영향 받는 결과	모니터링 항목/계측
t _{ox} / EOT	산화 시간·온도, ALD 사이클, 계면층	V _{th} , C _{ox} , I _{on} , 게이트 누설, GIDL	ellipsometry, C-V, 게이트 누설 I-V
채널 도핑	이온주입 도즈·에너지, 어닐	V _{th} , SS(m 인자), body effect, 접합 누설	SIMS, C-V 도핑 프로파일, V _{th} 분포
게이트 길이 L(CD)	리소 도즈·포커스, 에치 바이어스	V _{th} roll-off, DIBL, I _{on} , punch-through	CD-SEM, OCD, 전기적 L 추출
접합 깊이/기울기	도즈·에너지·스파이크 어닐	SCE, GIDL, R _s (확장 저항), 접합 누설	SIMS, SRP, 접합 다이오드 I-V
S/D 도핑 농도	도즈, 활성화	R _s , R _c , GIDL(급경사면 증가)	4-point probe, TLM
게이트 일함수	금속 종류·두께·질소 함량	V _{th} (직접), V _{FB}	C-V, V _{th} 분포
계면 트랩 D _{it}	H ₂ /D ₂ 어닐, 플라즈마 손상 제어	SS, μ, NBTI/PBTI, 1/f 노이즈	저주파 C-V, charge pumping, 노이즈
커패시터 유전체 두께/κ	ALD 사이클, 결정화 어닐	C _s , 커패시터 누설, retention	커패시터 C-V, 누설 I-V, TEM
콘택 ρ _c	pre-clean, 실리사이드, 도핑	R _c → tWR, tRCD	TLM, Kelvin, 콘택 체인 저항
배선 ρ, 단면	증착·CMP·배리어 두께	RC delay → tRCD, tRAS, 소모 전력	4-point probe, 사행선 (serpentine) 저항

4. 결함·불량 유형(소자 레벨 전기 불량)

이 장은 공정 결함이 아니라 "전기적 파라미터 불량"으로 나타나는 유형을 정리한다. 공정 결함 자체(파티클, 보이드, 브리지)는 각 공정 챕터에서 다룬다.

결함명	현상	발생 원인	검출/분석 방법	대책
V _{th} 상승(high Vt)	I _{on} 저하, 속도 fail(tRCD, tAA), 저온 약화	t _{ox} 두꺼움, 채널 도즈 과다, 일함수 shift, CD 큼(장채널), 음전하 트랩	I-V V _{th} 맵, C-V t _{ox} , SIMS, CD-SEM	산화 시간·도즈 재타킷, 게이트 스택 재현성

결함명	현상	발생 원인	검출/분석 방법	대책
V _{th} 하락(low V _t)	I _{off} 증가, standby 전류, retention 저하	t _{ox} 얇음, 도즈 부족, CD 작음(roll-off), 양 고정전하	I-V, C-V, CD, 접합 프로파일	반대 방향 타깃, halo 강화
V _{th} 산포 증가	tail 셀, repair 초과, 수율 저하	RDF, LER, t _{ox} 불균일, 어닐 온도 불균일	웨이퍼 내 V _{th} 맵, 다이 내 분포, σ 추적	균일도 개선, 도핑 프로파일 최적화, 금속 게이트
SS 악화	V _{th} 창 감소, off 누설 증가	D _{it} 증가(플라즈마 손상, H 부족), 채널 도핑 과다, 단채널	I-V 기울기, 저주파 C-V, charge pumping	수소 어닐, 손상 저감 에치, 채널 도핑 완화
DIBL 증가	고V _{DS} 누설, 비선택 셀 disturb	L 축소, 접합 깊음, EOT 두꺼움	V _{th} (low V _{DS}) - V _{th} (high V _{DS})	접합 알게, 리세스 채널 깊게, EOT 축소
GIDL 증가	음 V _G 영역 I _D 상승, retention 고온 tail	오버랩 과다, 급격 드레인 프로파일, 얇은 t _{ox} , 계면 트랩	I _D -V _{GS} 음전압 영역, 온도 의존, TEM 오버랩	스페이서-오프셋 조절, 드레인 프로파일 완화, V _{WL} (off) 최적화
게이트 누설 과다	대기 전력, 게이트 절연 파괴 조기	t _{ox} 얇음, 편홀, 플라즈마 charging 손상, 결정립계	게이트 I-V, TDDb, EBIC	두께 하한 관리, 안테나 효과 저감, 결정화 제어
접합 누설 과다	retention tail(고온 E _a 0.5 0.6 eV), standby	금속 오염(Fe, Cu, Ni), 주입 결함 잔류, 실리사이드 스파이크	다이오드 I-V 온도 의존, DLTS, TXRF, EBIC, TEM	게터링, 어닐 최적화, 오염 소스 제거, 실리사이드 두께
Punch-through	V _{GS} 무관 급격 누설, 소자 제어 상실	L 지나치게 짧음, 채널 도핑 부족, 접합 깊음	I _D -V _{DS} at V _{GS} = 0, L 스플릿	채널 도핑, halo, 리세스 채널
I _{on} 저하(정상 V _{th})	속도 fail, 특정 온도	μ 저하(계면 거칠기, strain 손실), R _s /R _c 증가, W 축소	g _m 최대값, TLM, 선폭	계면 개선, 콘택 저항 관리
R _c 증가	tWR, tRCD fail, 쓰기 실패	자연산화막, 계면 오염(C, F), 언더 에치, 도핑 부족	TLM, Kelvin, 콘택 체인, TEM/EDS 계면	pre-clean Q-time, 에치 중점, 콘택 주입
R _s (배선) 증가	타이밍 fail, 전압 강하(IR drop)	선폭 축소, 보이드, 배리어 두꺼움, 결정립 미세	사행선 저항, 4-point, TEM 단면	증착·CMP·어닐 조건
커패시터 C _s 저하	센싱 마진 감소, retention-tWR fail	유전체 두꺼움, κ 저하(결정상 불량), 면적 손실(높이·CD)	커패시터 C-V, TEM, XRD	ALD 두께·어닐 조건, HAR etch 프로파일
커패시터 누설	retention tail(E _a 0.2 0.8), 고전압 취약	유전체 얇음, 결함(산소 공공), 전극 거칠기, Al ₂ O ₃ 층 결손	커패시터 I-V 온도·전압 의존, TEM	적층 구조·두께 재현성, 전극 표면
NBTI/PBTI	사용 중 V _{th} 점진 상승(PMOS/NMOS)	게이트 스택 트랩 생성·전하 포획, 고온 고전계	스트레스-측정, 회복 거동	질소 함량·수소 어닐, 전압 마진
HCI	장기 V _{th} , g _m 저하, 드레인 근처 손상	드레인 고전계 임팩트 이온화	스트레스 후 I-V, 기판 전류 최대 조건	LDD, 전압 저감, L 확장
Edge/hump 누설	I _D -V _{GS} 에 두 번째 기울기(hump)	STI 에지 부근 V _{th} 낮은 기생 트랜지스터	I-V 로그 스케일 hump, 폭 스플릿	STI 코너 라운딩, 에지 도핑
Soft breakdown/SILC	스트레스 후 누설 증가(NAND 터널 산화막)	스트레스 유발 트랩, 퍼콜레이션 경로	스트레스 전후 I-V, TDDb Weibull	산화막 질화, 두께 하한, 전계 저감

[핵심]

소자 파라미터 불량은 거의 항상 “두께·CD·도핑·계면” 네 종류 공정 변수로 귀결된다. 데이터를 볼 때 이 넷을 순서대로 의심하고, 계측(ellipsometry, CD-SEM, SIMS, C-V)으로 하나씩 기각하는 습관을 들여라.

5. 소자 파라미터 ↔ 제품 특성 상관관계

5.1 DRAM

소자 파라미터	shift 방향	전기적 특성 변화	제품/수율/신뢰성 영향
셀 Tr V _{th} 상승	+	on 전류 감소, 셀 노드 충전 느림	tRCD·tWR 저온 fail, 쓰기 완료 부족
셀 Tr V _{th} 하락	-	off 누설(subthreshold) 증가	retention tail 증가, refresh fail, 고온 악화
셀 Tr V _{th} 산포	$\sigma \uparrow$	양쪽 tail 동시 발생	repair 소요 증가, 수율 하락, tail bit
SS 악화	+	같은 V _{th} 에서 off 누설 증가, on/off 비 저하	retention-standby 동시 악화
DIBL 증가	+	비선택 셀에 BL 전압 실릴 때 누설	BL disturb, retention 패턴 의존성
GIDL 증가	+	off 상태 접합 누설	retention tail(negative WL과 trade-off)
접합 누설 증가	+	저장 노드 전하 손실	고온 retention tail(E _a 0.5 0.6 eV), VRT 후보
C _s 감소	-	센싱 ΔV 감소, 저장 전하 감소	센싱 fail, retention 감소, 노이즈 취약
커패시터 누설	+	저장 노드 방전	retention, 고전압 스트레스 취약
BL/WL R _s 증가	+	RC 지연	tRCD, tRAS, tRP 증가, 고속 fail
R _c (SNC, BLC) 증가	+	충방전 시간 상수 증가	tWR fail, write recovery
주변 Tr I _{on} 저하	-	SA-드라이버 속도 저하	tAA, tCK 고속 동작 fail
주변 Tr I _{off} 증가	+	대기 전류	IDD2N/IDD6 규격 fail, 저전력 제품 치명

5.2 NAND

소자 파라미터	shift 방향	전기적 특성 변화	제품/수율/신뢰성 영향
셀 V _{th} 초기 분포 폭	$\sigma \uparrow$	상태 간 read margin 감소	ECC 부담 증가, read retry, RBER 증가
터널 산화막 두께	-	FN 터널링 증가 → program/erase 빠름	하지만 retention-SILC 악화, endurance 감소
터널 산화막 두께	+	program/erase 느려짐, 높은 전압 필요	tPROG 증가, disturb 증가
블로킹 산화막 두께	-	게이트 쪽 역터널링(back tunneling)	erase 포화, program 효율 저하
채널 poly 이동도/결정립	-	스트링 on 전류 감소(수십 수백 nA)	read 속도 저하, 센싱 fail, 상위 단 셀
셀 SS	+	상태 분리 나빠짐, pass 전압 마진 감소	read disturb 증가
워드라인 R _s	+	WL RC 지연, 상승 시간 증가	tR(read) 증가, 셀 위치별 타이밍 편차
채널 홀 CD 편차(상하)	편차 $\uparrow$	층별 셀 특성 차이(전계 집중)	층별 V _{th} 분포 shift, ISPP 단계 증가
트랩충 결함 밀도	+	전하 손실 경로	retention 감소, 고온 데이터 손실
접합(SSL/GSL) 누설	+	스트링 off 누설	read 오류, 대기 전류

5.3 관계를 읽는 순서(PE의 사고 흐름)

테스트 fail 항목 → 어떤 전기 파라미터가 움직였나 → 어떤 공정 변수가 원인인가

(tWR fail) (R_c↑ 또는 셀 Tr I_{on}↓ 또는 C_s↑) (pre-clean, V_{th} 타깃, 유전체 두께)

(retention tail) (GIDL↑, 접합 누설↑, C_s↓) (오버랩, 오염, HAR 프로파일)

(고속 tAA fail) (주변 Tr I_{on}↓, RC↑) (주변 게이트, 배선 CMP)

각 단계마다 "웨이퍼 맵·다이 내 위치·온도/전압 의존성" 세 데이터로 가설을 걸러낸다.

[면접]

"PE가 소자 물리를 알아야 하는 이유를 한 가지 예로 설명해 보세요." → 결론: 테스트 fail 하나를 공정 변수 하나로 연결하려면 그 사이에 있는 소자 파라미터의 물리를 알아야 하기 때문입니다. 근거: 예컨대 고온에

서만 나타나는 retention fail은 활성화 에너지가 0.5 0.6 eV이면 접합의 SRH 생성 누설, 0.3 eV 이하면 GIDL이나 트랩 매개 터널링으로 구분되고, 각각 담당 공정(오염·어닐 vs 스페이서·도핑 프로파일)이 다릅니다. 예시: 온도 3점(25, 55, 85°C)에서 tail bit 수를 측정해 E_a 를 뽑으면 물리 분석(TEM) 없이도 원인 모듈을 절반 이상 좁힐 수 있습니다. 저는 이런 방식으로 분석 리소스를 아끼면서 원인에 빠르게 도달하는 것이 PE의 핵심 역량이라고 생각합니다.

6. 트러블슈팅 케이스

케이스 1: 웨이퍼 에지 V_{th} 산포 증가로 repair 초과

- 증상: 신규 로트 6매 중 4매에서 에지 다이의 V_{th} (셀 어레이 테스트 패턴) σ 가 중심 대비 1.8배, 에지 다이 repair 초과로 수율 6% 하락.
- 1차 데이터: 웨이퍼 맵은 에지 링 패턴. V_{th} 평균은 에지에서 -25 mV. I_{off} 3배. SS는 중심과 동일(80 mV/dec). 같은 장비 이전 로트는 정상.
- 가설 나열: (a) 게이트 산화막 에지 얇음, (b) 채널 주입 도즈 에지 부족(빔 틸트·새도잉), (c) 활성화 어닐 에지 온도 이상, (d) 게이트 CD 에지 축소(roll-off), (e) 금속 게이트 일함수 에지 편차(TiN 조성).
- 가설 검증: ellipsometry 49점 → 산화막 $\pm 0.5\%$ 균일, (a) 기각. CD-SEM 에지/중심 → 차이 0.3 nm, roll-off로 -25 mV 설명 불가, (d) 기각. SS 동일하므로 D_{it} -도핑 프로파일 형태 변화 없음. C-V 도핑 추출에서 에지 N_A 15% 낮음 → (b) 또는 (c). RTA 로그에서 해당 로트부터 에지 존 램프 교체 이력 확인, TC 웨이퍼 재측정 에지 -12°C.
- 근본 원인: RTA 램프 교체 후 존 보정 미 실시 → 에지 활성화 부족(도펀트 활성화를 저하, 유효 N_A 감소) → V_{th} 하락 및 산포 증가.
- 조치: RTA 존 보정, 영향 로트 에지 다이 리스크 판정 후 등급 조정.
- 재발 방지: 램프 교체를 "변경점"으로 등록하고 TC 프로파일 확인 없이는 생산 투입 금지. 에지/중심 V_{th} 차이를 인라인 전기 테스트(e-test) SPC 항목으로 추가.

케이스 2: 정상 V_{th} 인데 고온 retention tail 증가

- 증상: 85°C retention 테스트에서 tail bit(64 ms 미만) 다이당 평균 30개 → 250개로 증가. 25°C는 변화 없음.
- 1차 데이터: fail bit 다이 내 위치는 무작위(군집 없음). I_D - V_{GS} 에서 V_{th} , SS, DIBL 모두 정상. 음 V_G 영역(GIDL 영역) 전류는 정상. 온도 3점 E_a 추출 결과 약 0.55 eV(이전 로트 0.35 eV).
- 가설 나열: (a) GIDL 증가 → E_a 가 낮아야 하므로 기각, (b) 접합 SRH 생성 누설 증가(오염 또는 결함), (c) 커패시터 누설, (d) C_s 저하.
- 가설 검증: 커패시터 테스트 패턴 C-V/I-V 정상 → (c)(d) 기각. 대면적 접합 다이오드 역방향 누설 5배 증가, TXRF에서 $Fe \times 10^{10}$ atoms/cm² 검출(관리치 1×10^{10}). DLTS에서 Fe-B 쌍 준위 확인.
- 근본 원인: 셀 콘택 에치 챔버의 부품 교체 후 Fe 오염 → 접합 영역 생성 수명 τ_g 감소 → 고온 SRH 누설 증가 → 무작위 tail bit.
- 조치: 챔버 시즈닝·세정, 오염 부품 교체, 영향 로트 고온 스크린 강화.
- 재발 방지: 부품 교체 후 TXRF 모니터 웨이퍼 필수화, 접합 누설 다이오드 인라인 측정에 85°C 조건 추가.

[아이디어]

무작위 tail bit이 소수 셀에만 나타날 때 오염 농도가 TXRF 검출 한계 근처면 원인 확정이 어렵다. 셀 retention 분포의 이중지수 tail 크기와 대면적 다이오드 E_a 를 결합해 "오염 지수"를 정의하고 로트별 트렌드로 관리하면, 검출 한계 이하 변화도 조기에 잡을 가능성이 있다.

케이스 3: 특정 로트 tWR fail과 콘택 저항

- 증상: 상온 tWR 마진 테스트에서 특정 2로트 fail bit 급증. 다른 타이밍(tRCD, retention) 정상.

- 1차 데이터: fail bit이 다이 내 특정 बैं크 위치가 아닌 무작위, 웨이퍼 간 패턴은 중심 집중. 콘택 체인(SNC) 저항 테스트 패턴이 중심에서 3배 상승. TLM에서 R_c 증가, R_{sh} 정상.
- 가설 나열: (a) 콘택 하부 자연산화막(pre-clean 후 대기 시간 초과), (b) 콘택 에치 언더에치(잔막), (c) 콘택 주입 부족, (d) 배리어 TiN 두꺼움.
- 가설 검증: 이력 조회 → 해당 로트가 pre-clean 후 장비 알람으로 4시간 대기(Q-time 규격 2시간). TEM/EDS 계면에서 12 nm 산화층 확인. 에치 잔막·주입 정상. 중심 집중은 세정 장비 중심 유속 특성과 산화 재성장 속도 차이.
- 근본 원인: Q-time 초과에 의한 자연산화막 재성장 → p_c 10배 → 셀 노드 충전 시간 상수 증가 → tWR fail.
- 조치: 해당 로트 tWR 마진 재테스트로 등급 조정, Q-time 초과 로트 자동 홀드 로직 확인.
- 재발 방지: Q-time 초과 시 re-clean 자동 분기 레시피 마련, 콘택 체인 저항을 로트 릴리스 기준에 포함.

[트러블슈팅]

증상: 주변회로 PMOS만 I_{on} 10% 저하, NMOS 정상. 원인 후보: 봉소 침투(B penetration)로 V_{th} shift, PMOS 게이트 일함수 변화, p^+ S/D 활성화 부족. 검증: V_{th} 정상이면 일함수·침투 기각, TLM에서 p^+ R_s 증가 확인 → 활성화 부족. 조치: 스파이크 어닐 피크 온도 +15°C, 단 NMOS As 확산 영향 확인 후 적용. **[트러블슈팅]** 증상: 게이트 산화막 TDDB 수명이 특정 다이 위치(레티클 내 특정 칩)에서만 짧음. 원인 후보: 안테나 효과(긴 금속 배선에 연결된 게이트가 플라즈마 charging 손상), 레티클 결함. 검증: 레이아웃에서 해당 칩의 안테나 비 확인, 보호 다이오드 유무. 조치: 설계 규칙(안테나 비) 강화, 에치 플라즈마 균일도 개선.

7. 응용·심화(최신 이슈)

7.1 DRAM 주변회로의 high-k/metal gate 전환

로직은 2007년부터 HKMG를 썼지만 DRAM 주변회로는 오랫동안 poly/SiON을 유지했다. 최근 세대(1a 1b급)에서 HKMG를 도입한 이유는 셀 어레이 피치가 줄어 주변 트랜지스터도 축소해야 하고, 고속(DDR5, LPDDR5X, GDDR7) 동작에 I_{on} 증가와 게이트 누설 억제가 동시에 필요해졌기 때문이다. 대가: 공정 스텝 증가, 커패시터 형성 열공정과 열 예산(thermal budget) 충돌(high-k의 결정화·일함수 안정성).

7.2 DRAM 셀 트랜지스터의 미래: 수직 채널과 산화물 반도체

- 4F² 수직 채널 트랜지스터(VCT): BL 위에 채널을 수직으로 세우고 WL이 감싸는 구조. 셀 면적 6F² → 4F²(33% 축소). 과제: floating body 효과, 인접 WL 커플링, 소스 쪽 접합 형성.
- IGZO(In-Ga-Zn-O) 채널: 밴드갭 약 3 eV, 소수 캐리어 거의 없음 → off 누설을 10⁻¹⁸ A/μm 이하로 낮출 수 있어 retention을 크게 늘리거나 커패시터를 줄일 수 있다(2T0C 게인 셀 논의). 과제: 이동도 10 30 cm²/V·s로 낮음, 수소·산소 공공에 의한 V_{th} 불안정, 열 안정성.

7.3 변동성(variability)의 물리

- RDF(random dopant fluctuation): 도펀트 개수의 푸아송 요동. $\sigma V_{th} \propto (t_{ox}/\sqrt{W \cdot L}) \cdot N_A^{(1/4)}$. 도핑을 낮추고(undoped channel + 일함수 조절) 게이트 제어를 3D로 강화하는 것이 근본 대책.
- LER/LWR(line edge/width roughness): 리소 레지스트 통계에서 오는 L, W 요동. EUV에서 광자 샷 노이즈가 새로운 원인.
- 금속 게이트 결정립 일함수 변동(WFV): TiN 결정립 방향마다 일함수가 0.1 0.2 eV 다름.
- 산화막 두께 요동: 원자 한 층(0.3 nm)이 EOT 1 nm의 30%.

메모리에서 이 변동성은 “ V_{th} 산포 → tail bit → repair/ECC 부담”으로 직결된다. 16 Gb에서 6σ 관리가 필요한 이유다.

7.4 커패시터 유전체의 한계와 대안

ZAZ κ 35 40, 물리 두께 5 nm 근처에서 EOT 0.5 nm대. 다음 단계: (a) TiO_2 루타일(κ 80 100) 또는 SrTiO_3 (κ 100 이상) 도핑·적층으로 κ 상승, 그러나 밴드갭 3.2 eV로 누설 억제가 어려워 얇은 Al_2O_3 계면층·고일함수 전극(Ru, RuO_2 , MoO_2) 조합이 연구됨. (b) 강유전체(HfZrO)의 부성 커패시턴스(negative capacitance) 효과로 유효 κ 증폭. (c) 커패시터 높이 증가는 HAR etch aspect ratio 100 이상, 서포터(supporter) 층 2 3겹으로 쓰러짐 방지.

7.5 배선·콘택 재료 전환

15 nm 이하 배선에서 Cu의 size effect와 배리어 잠식으로 Ru, Mo 도입. 3D NAND WL은 W에서 Mo로 전환 논의(F 없는 전구체로 F 유발 결함 감소, 얇은 배리어). 콘택은 Ti 실리사이드 + W에서 Co, Ru 충전으로, ρ_c $10^{-9} \Omega\text{-cm}^2$ 이하 목표.

7.6 저온 동작과 극저온 컴퓨팅

77 K 이하에서 SS가 15 mV/dec 이하로 개선되고 접합 누설이 사라져 DRAM refresh가 거의 불필요해진다. 반면 V_{th} 가 크게 올라(수백 mV) I_{on} 이 줄고, 도펀트 불완전 이온화(freeze-out)가 저항을 키운다. 데이터센터 액침 냉각·양자컴퓨터 주변 메모리로 관심이 커지고 있다. PE 관점에서 “온도별 파라미터 거동”을 넓은 범위로 이해해 두는 것이 유리하다.

[심화]

부성 커패시턴스(NC) FET: 강유전체 게이트 스택에서 분극 에너지 곡선의 음의 곡률 구간을 이용하면 내부 게이트 전압이 외부보다 증폭되어 SS가 60 mV/dec 아래로 내려갈 수 있다는 개념. 재현성·히스테리시스·속도 논쟁이 있으며, 메모리 적용은 아직 연구 단계다. 면접에서 “SS 한계를 넘는 아이디어”를 물으면 터널 FET, NC-FET, 저온 동작 셋을 말하면 된다.

8. 셀프 체크 질문

개념(5)

1. 진성 캐리어 농도 n_i 가 무엇이고 왜 중요한가?

- 답: 결론: 도핑 없는 반도체에서 열에 의해 생기는 전자·정공 농도로 Si 300 K에서 약 10^{10} cm^{-3} 입니다. 근거: $n \cdot p = n_i^2$ 로 소수 캐리어 농도를 결정하고, $\exp(-E_g/2kT)$ 의존성으로 온도에 극히 민감합니다. 예시: 85°C에서 약 40배 커지므로 접합 누설이 8 10°C마다 2배씩 늘고, 이것이 DRAM의 고온 refresh 규격을 결정합니다.

1. PN 접합의 내장전위와 공핍폭은 어떻게 정해지나?

- 답: 결론: $V_{bi} = (kT/q) \cdot \ln(N_A \cdot N_D / n_i^2)$, $W \propto \sqrt{(V_{bi} + V_R)/N}$ 입니다. 근거: 확산과 드리프트가 균형을 이룰 때 페르미 준위가 같아지며, 그 전위 차를 공간전하가 지탱하는데 도핑이 높을수록 좁은 영역에 전하를 모을 수 있습니다. 예시: $10^{17}/10^{17}$ 접합은 V_{bi} 약 0.83 V, 한쪽 10^{17} 근사에서 W 약 0.1 μm , 10^{18} 이면 약 35 nm입니다.

1. MOS 커패시터의 세 영역과 C-V에서 읽을 수 있는 것은?

- 답: 결론: 축적·공핍·반전 세 영역이 있고, C-V로 t_{ox} , 도핑, V_{FB} , D_{it} 를 읽습니다. 근거: 축적 영역 용량이 $C_{ox} = \epsilon_{ox}/t_{ox}$, 공핍 영역 기울기가 기판 도핑, 곡선의 수평 이동이 고정전하와 일함수, 고·저주파 차이가 계면 트랩을 반영합니다. 예시: SiO_2 2 nm면 C_{ox} 17.3 fF/ μm^2 이고, 곡선이 -0.1 V 이동했다면 양 고정전하 약 10^{12} cm^{-2} 에 해당합니다.

1. V_{th} 를 결정하는 요인 4가지를 말해 보라.

- 답: 결론: 게이트 일함수(V_{FB}), 기판 도핑($2\phi_F$ 와 공핍 전하), 산화막 두께(C_{ox}), 고정전하·트랩입니다. 근거: $V_{th} = V_{FB} + 2\phi_F + Q_{dep}/C_{ox}$ 에서 각 항이 하나씩 대응합니다. 예시: 채널 도핑을 2배 올리면 60 100 mV 상승, t_{ox} 0.1 nm 증가는 수 십수 mV 상승, 금속 게이트 일함수 0.1 eV 변화는 그대로 100 mV 변화입니다. 단채널에서는 L 축소(roll-off)와 V_{DS} (DIBL)도 추가됩니다.

1. Subthreshold swing이 60 mV/dec 아래로 못 내려가는 이유는?

- 답: 결론: 채널 캐리어가 볼츠만 분포를 따르기 때문입니다. 근거: 약반전 전류는 $\exp(qV/kT)$ 에 비례하므로 10배 변화에 $\ln(10) \cdot kT/q = 59.6 \text{ mV}(300 \text{ K})$ 가 최소이고, 공핍·계면 용량 때문에 실제로는 70~100 mV/dec입니다. 예시: SS 100에서 80으로 개선하면 같은 V_{th} 에서 I_{off} 가 10배 줄어들며, 이를 넘으려면 터널 FET, 부성 커패시턴스, 저온 동작 같은 다른 원리가 필요합니다.

응용(5)

1. DRAM 셀 트랜지스터에 음의 WL off 전압을 쓰는 이유와 부작용은?

- 답: 결론: subthreshold 누설을 줄이기 위해서이며, 부작용은 GIDL 증가입니다. 근거: V_{GS} 를 V_{th} 아래로 더 내리면 I_{off} 가 $10^{(-\Delta V/SS)}$ 로 줄지만, 게이트-드레인 전압차가 커져 오버랩 영역 BTBT가 늘어납니다. 예시: SS 90 mV/dec에서 -0.3 V면 subthreshold 누설은 약 2000배 감소하지만 GIDL은 전계에 지수적으로 증가하므로, retention 최적점은 두 누설 합이 최소인 -0.2 ~ -0.4 V 근처에서 소자별로 결정합니다.

1. DRAM 셀 커패시터가 약 10 fF이 필요한 이유를 계산으로 설명하라.

- 답: 결론: 센스앰프가 감지할 수 있는 BL 전압 차(수십 mV)를 확보하기 위해서입니다. 근거: 전하 공유 후 $\Delta V = (V_{cell} - V_{BL}) \cdot C_s / (C_s + C_{BL})$ 이고 C_{BL} 이 수십 fF이므로 C_s 가 작으면 ΔV 가 SA 오프셋(20~30 mV) 아래로 떨어집니다. 예시: C_s 10 fF, C_{BL} 40 fF, 저장 1.0 V, BL 0.5 V면 $\Delta V = 100 \text{ mV}$ 이고, 누설로 저장 전압이 0.7 V로 떨어지면 40 mV로 마진이 거의 사라집니다. C_s 가 6 fF이면 처음부터 65 mV로 시작해 retention이 짧아집니다.

1. Cpk 1.0과 1.33의 불량률 차이와 PE의 판단은?

- 답: 결론: Cpk 1.0은 약 2700 ppm, 1.33은 약 63 ppm으로 40배 차이입니다. 근거: Cpk 1.0은 규격 한계가 3σ , 1.33은 4σ 위치이고 정규분포 꼬리 확률이 그렇게 줄어듭니다. 예시: Cp는 1.67인데 Cpk가 1.0이면 산포가 아니라 중심 치우침 문제이므로 타겟 재조정으로 해결하고, Cp 자체가 1.0이면 장비·레시피 산포 개선이 필요합니다. 메모리에서는 tail bit 관리를 위해 핵심 항목에 Cpk 1.5~2.0을 요구하기도 합니다.

1. 웨이퍼 맵이 에지 링 패턴이면 어떤 가설을 세우나?

- 답: 결론: 에지에서 다른 공정 조건, 즉 온도·증착 두께·세정·플라즈마 밀도·이온주입 틸트 새도잉을 의심합니다. 근거: 링 패턴은 반경 대칭 원인, 즉 척·히터·가스 흐름·스핀 같은 축대칭 장비 요소를 가리킵니다. 예시: 에지 V_{th} 가 낮으면 RTA 에지 저온에 의한 활성화 부족을, 에지 콘택 저항이 높으면 세정 에지 유속·에치 로딩을 먼저 확인하고, 같은 로트 다른 웨이퍼에서 재현되는지로 계통 원인인지 판단합니다.

1. 접촉 저항이 tWR에 미치는 영향을 정량적으로 설명하라.

- 답: 결론: R_c 증가는 셀 노드 충전 시간 상수 $\tau = (R_c + R_{ch}) \cdot C_s$ 를 늘려 tWR fail을 만듭니다. 근거: 완전 충전에 약 5τ 가 필요하고 R_c 는 ρ_c/A 로 콘택 면적 축소와 계면 산화막에 민감합니다. 예시: ρ_c $10^{-8} \Omega \cdot \text{cm}^2$, 20 nm 콘택이면 2.5 k Ω 로 문제없지만, 자연산화막 1~2 nm로 ρ_c 가 10배 되면 25 k Ω , 여기에 V_{th} 높은 tail 셀의 R_{ch} 까지 겹치면 5τ 가 수 ns로 늘어 규격 마진을 잃습니다. 그래서 pre-clean Q-time을 관리합니다.

심화(5)

1. Retention fail bit의 활성화 에너지로 원인을 어떻게 나누나?

- 답: 결론: $E_a \approx 0.5 \sim 0.6 \text{ eV}$ 면 SRH 생성(오염·결함), $\approx 1.1 \text{ eV}$ 면 확산 전류, $\leq 0.3 \text{ eV}$ 면 GIDL·BTBT·TAT 같은 터널링을 의심합니다. 근거: 각 기구의 온도 의존이 n_i , n_i^2 , 전계 지수 함수로 달라서 $\ln(I)$ vs $1/kT$ 기울기가 다릅니다. 예시: 25~55~85°C 3점에서 tail bit 수의 E_a 가 0.55 eV이면 오염(TXRF, DLTS)으로, 0.3 eV 이하면 오버랩·스페이서(TEM)로 분석 방향을 정합니다.

1. Dennard 스케일링 붕괴 이후 메모리가 택한 전략은?

- 답: 결론: 셀 축소 대신 z축 적층과 아키텍처 변화로 밀도·대역폭을 올리는 전략입니다. 근거: V_{th} · V_{DD} 가 정해져 전력 밀도가 커지고, 2D 축소는 간섭·변동성·리소 비용 벽에 부딪혔습니다. 예시: NAND는 2013년 이후 3D 적층으로 200~300단 이상, DRAM은 BCAT·HAR 커패시터에서 4F² VCT·3D DRAM으로, HBM은 TSV 다 이 적층으로 I/O 대역폭을 확대했습니다.

1. high-k 도입 시 이동도가 떨어지는 이유와 대책은?

- 답: 결론: high-k 내부 전하와 소프트 포논이 채널 캐리어를 원격 산란시키기 때문입니다. 근거: 고정전하-트랩이 만드는 원격 쿨롱 산란과 high-k의 낮은 광학 포논 에너지가 채널까지 영향을 미치며, 계면 SiO₂가 얇을수록 심해집니다. 예시: 0.5 0.8 nm 계면층을 의도적으로 남기고 금속 게이트로 스크리닝하며, 질소 도입-후속 어닐로 트랩을 줄여 이동도 손실을 10 20% 이내로 억제합니다.

1. RDF에 의한 V_{th} 변동을 줄이는 소자 설계 방향은?

- 답: 결론: 채널 도핑을 낮추고 게이트의 정전기적 제어를 3D로 강화하는 것입니다. 근거: $\sigma V_{th} \propto t_{ox} \cdot N_A^{(1/4)} / \sqrt{WL}$ 이므로 N_A를 줄이고 EOT를 낮추면 감소하며, undoped 채널에서는 V_{th}를 도핑이 아닌 일함수로 맞춥니다. 예시: FinFET·GAA는 undoped 채널에 금속 일함수로 V_{th}를 설정해 RDF를 크게 줄였고, DRAM에서도 BCAT 리세스 채널의 게이트 감싸기와 금속 게이트 일함수 활용이 같은 방향입니다.

1. IGZO 채널 DRAM이 주목받는 이유와 과제는?

- 답: 결론: off 누설을 극단적으로 낮춰 retention을 늘리거나 커패시터 부담을 줄일 수 있기 때문입니다. 근거: 밴드갭 약 3 eV로 수소 캐리어가 거의 없어 접합-subthreshold 누설이 10⁻¹⁸ A/μm 이하 수준이 가능합니다. 예시: 2T0C 게인 셀처럼 커패시터 없이 트랜지스터 게이트 용량에 저장하는 구조가 논의되지만, 이동도 10 30 cm²/V·s로 낮고 수소-산소 공공에 의한 V_{th} 불안정, BEOL 열 예산 호환이 과제입니다.

9. 한 페이지 요약

주제	핵심 한 줄	외울 숫자
밴드·n _i	$n_i \propto \exp(-E_g/2kT)$, 온도에 지수적	Si E _g 1.12 eV, n _i 10 ¹⁰ , kT 26 meV
도핑	$n \approx N_D$, $p = n_i^2/N_D$, 완전 이온화	채널 10 ¹⁷ , S/D 10 ²⁰ , Si 원자 5×10 ²²
이동도	격자·불순물·표면 산란, Matthiessen	전자 1400 → 채널 200 400, 정공 1/3
PN 접합	$V_{bi} = (kT/q) \cdot \ln(N_A \cdot N_D / n_i^2)$, $W \propto \sqrt{(V/N)}$	10 ¹⁷ : 0.83 V, W 0.1 μm
접합 누설	SRH $\propto n_i$, 확산 $\propto n_i^2$, BTBT $\propto$ 전계	8 10°C마다 2배, E _a 0.55 vs 1.1 vs <0.3 eV
MOS 커패시터	축적·공핍·반전, C-V로 t _{ox} ·도핑·V _{FB} -D _{it}	SiO ₂ 2 nm → 17.3 fF/μm ²
high-k	물리 두께 유지, EOT 축소, 터널링 억제	EOT = t·3.9/κ, HfO ₂ 20, ZrO ₂ 35 40
MOSFET 전류	선형·포화식, 속도 포화에서 선형 증가	v _{sat} 10 ⁷ cm/s
V _{th}	$V_{FB} + 2\phi_F + Q_{dep}/C_{ox}$, body effect γ	도핑 2배 → +60 100 mV
SS, DIBL	SS ≥ 60 mV/dec(300 K), DIBL mV/V	실제 SS 70 100, DIBL 30 100 mV/V
누설 5종	subthreshold, 게이트, 접합, GIDL, punch-through	GIDL과 negative WL은 trade-off
스케일링	Dennard 붕괴: V _{th} -V _{DD} 정제 → 3D 전환	V _{DD} 약 1 V 정제, 3D NAND 2013
커패시터	$C = \epsilon_0 \kappa A/d$, κ ↑ → 밴드갭 ↓ → 누설 ↑	DRAM 셀 약 10 fF, ZAZ 5 nm, 높이 1 μm 이상
RC	$\tau \approx 0.38RC$ (분산), Elmore 합	Cu 좁은 선 3 6 μΩ·cm, W 10 30
접촉 저항	R _c = ρ _c /A, 산화막 1 nm에 10배	ρ _c 10 ⁻⁸ Ω·cm ² × 20 nm → 2.5 kΩ
측정	I-V, C-V, 4PP(4.532 V/I), ellipsometry, TLM	TLM 절편 2R _c , 기울기 R _{sh} /W
통계	Cpk = min(USL-μ, μ-LSL)/3σ, SPC 8규칙	Cpk 1.33 → 63 ppm, 6σ → 2 ppb
tail bit	평균이 아니라 tail 개수, 위치가 단서	16 Gb에서 10 ⁻⁹ = 17개
온도	V _{th} -1 -2 mV/K, μ ↓, 누설 ↑, retention 10°C 절반	85°C에서 refresh 2배
PE 연결	fail 항목 → 파라미터 → 공정 변수(두께·CD·도핑·계면)	맵·위치·온도/전압 의존으로 가설 걸러내기

02. DRAM과 NAND: 구조·동작·차이

1. 한눈에 보기

1.1 왜 PE에게 중요한가

- PE가 책임지는 제품은 결국 DRAM 또는 NAND(그리고 DRAM을 쌓은 HBM)다. 셀이 어떻게 생겼고 어떻게 읽고 쓰는지 모르면 테스트 fail 항목(tWR, retention, program fail, read disturb)이 무엇을 뜻하는지 해석할 수 없다.
- 두 메모리는 “저장 원리”가 근본적으로 다르다. DRAM은 커패시터에 전하를 담고, NAND는 트랩층에 전하를 넣어 트랜지스터 V_{th} 를 바꾼다. 이 차이가 공정 모듈, 대표 불량, 테스트 방법, 스케일링 방향까지 전부 갈라 놓는다.
- 타이밍 파라미터(tRCD, tRFC)와 NAND 동작 파라미터(tPROG, tR, P/E cycle)는 각각 물리적 원인이 있다. 파라미터 하나가 규격을 벗어나면 어떤 공정 변수가 움직였는지 거꾸로 추적하는 것이 PE의 일이다.
- 미래 방향(3D DRAM, 4F², IGZO, 300단 이상 NAND, 웨이퍼 본딩)은 면접 심화 질문의 단골이다. 왜 그 방향인지를 물리로 말할 수 있어야 한다.
- AISK에서 “DRAM과 NAND의 차이를 설명하라”는 가장 흔한 문항이다. 1분 안에 구조·원리·휘발성·용도·공정 난이도를 짚을 수 있어야 한다.

1.2 핵심 키워드

용어	한 줄 정의
1T1C	DRAM 셀: 트랜지스터 1개 + 커패시터 1개. 전하 유무가 데이터
6F ²	현 DRAM 셀 면적. F = 최소 half pitch. 2F × 3F 배치
BCAT	매립 채널 어레이 트랜지스터. WL을 Si 표면 아래에 묻어 SCE와 커플링을 줄임
센스앰프(SA)	BL 쌍의 미세 전압 차(수십 mV)를 증폭해 0/1 판정하는 래치
전하 공유(charge sharing)	셀 커패시터와 BL 용량이 전하를 나눠 $\Delta V = \Delta V_{cell} \cdot C_s / (C_s + C_{BL})$
tRCD, tRP, tRAS, tWR, tRFC	DRAM 타이밍 파라미터. 각각 WL 활성화→데이터, 프리차지, 행 활성화 시간, 쓰기 복구, refresh 시간
Retention, VRT	데이터 유지 시간과 그것이 시간에 따라 요동치는 현상
Row hammer	인접 행을 반복 활성화하면 피해 행 전하가 빠지는 disturb
CTF(charge trap flash)	SiN 트랩층에 전하를 저장하는 NAND 셀. 3D NAND 주력
ONO	블로킹 산화막 / 트랩 질화막 / 터널 산화막 3층 게이트 스택
FN 터널링, ISPP	고전계 산화막 터널링과 단계적 전압 증가 프로그램 방식
String, page, block	NAND 어레이 단위: 직렬 셀 열, 동시 read/program 단위, erase 단위
TLC/QLC	셀당 3비트(8상태)/4비트(16상태) 저장. read margin과 endurance trade-off
Disturb	program/pass/read 시 비선택 셀이 받는 의도치 않은 V_{th} 변화
PUC/CoP, 웨이퍼 본딩	주변회로를 셀 아래에 두거나 별도 웨이퍼로 만들어 본딩하는 3D NAND 구조

2. 기초

2.1 메모리 분류와 두 가지 저장 원리

반도체 메모리

+-- 휘발성(전원 끄면 소실)

| +-- SRAM: 6T 래치, 가장 빠름, 셀 크기 큼(캐시)

| +-- DRAM: 1T1C, 커패시터 전하, refresh 필요(메인 메모리, HBM, 그래픽)

+-- 비휘발성

+-- NAND Flash: 트랜지스터 V_{th} 에 저장, 블록 erase(SSD, 모바일 저장)

+-- NOR Flash: 셀 병렬 연결, 랜덤 read 빠름(코드 저장)

+-- 신메모리: MRAM, RRAM, PCM, FeRAM(니치·임베디드)

두 저장 원리:

항목	DRAM(전하량 저장)	NAND(V_{th} 변조)
정보의 물리량	커패시터에 담긴 전하 Q (약 수 fC)	트랩층 전하가 만드는 트랜지스터 V_{th} (수 V 창)
읽기 방법	전하를 BL로 꺼내 전압 차 감지(파괴적 읽기 → 재기록)	게이트에 읽기 전압을 걸고 채널 전류 유무 감지(비파괴)
쓰기 방법	BL 전압을 셀에 전달(ns)	FN 터널링으로 전하 주입/제거(μs ms)
유지	누설로 수십 ms 수 s → refresh	산화막 장벽 → 수 년(고온 가속 시 단축)
열화	사실상 무한 쓰기(10^{15} 이상)	터널 산화막 손상 → 1천 10만 회 P/E

[핵심]

DRAM은 “전하가 있느냐”를 빨리 읽고 쓰지만 새어 나간다. NAND는 “장벽 안에 전하를 가둬” 오래 유지하지만 넣고 빼는 데 높은 전압과 시간이 들고 장벽이 상한다. 모든 차이는 이 한 문장에서 파생된다.

2.2 DRAM 셀 기초: 1T1C

```

      WL (word line)
      |
+----+----+
BL --| 셀 Tr |----+ 저장 노드(SN)
+-----+   |
           ----- Cs (셀 커패시터, 약 10 fF)
           -----
           |
           Vplate (보통 Vcore/2)
  
```

- 셀 트랜지스터: WL이 게이트, BL이 한쪽 S/D, 저장 노드가 다른 쪽. 켜면 BL과 커패시터가 연결된다.
- 커패시터: 한 전극은 저장 노드, 다른 전극은 전체 셀이 공유하는 플레이트(plate). 플레이트 전압을 $V_{core}/2$ 로 두면 유전체에 걸리는 최대 전압이 $V_{core}/2$ 로 줄어 누설과 신뢰성이 유리하다.
- 데이터 1: 저장 노드 V_{core} (예: 1.0 1.1 V). 데이터 0: 0 V. 유전체에는 $\pm V_{core}/2$ 가 걸린다.

[예시]

$C_s = 10$ fF, $V_{core} = 1.0$ V → 저장 전하 $Q = 10$ fC = 6.2×10^4 개 전자. 누설 10 fA면 1초에 10 fC, 즉 1 s 만에 전부 사라진다. 64 ms 안에 절반 이상 남으려면 셀당 누설이 약 80 fA 이하여야 하고, 실제 대부분 셀은 fA 이하지만 tail 셀이 문제다.

2.3 NAND 셀 기초: 부동 게이트와 전하 트랩

[Floating Gate 셀]		[Charge Trap(CTF) 셀]	
제어 게이트(WL)		제어 게이트(WL, W)	
+-----+		+-----+	
IPD(ONO)	블로킹	블로킹 산화막(Al ₂ O ₃ /SiO ₂)	
+-----+		+-----+	
poly FG	전하 저장(도체)	SiN 트랩층	전하 저장(절연체 트랩)
+-----+		+-----+	
터널 산화막	약 7~8 nm	터널 산화막	약 4~6 nm(밴드 엔지니어링)
+-----+		+-----+	
Si 채널		poly-Si 채널	

- 전자를 저장층에 넣으면 채널 위 전위가 낮아져 V_{th} 가 올라간다(programmed, 보통 "0"). 빼면 V_{th} 가 내려간다(erase, "1").
- 읽기: 게이트에 두 상태 사이 전압을 걸어 채널이 켜지는지 본다. 켜지면 erase.
- $\Delta V_{th} \approx Q_{stored} / C_{blocking}$. 저장층에 전자 1개가 늘 때 ΔV_{th} 는 셀 면적에 반비례한다.

[예시]

2D 15 nm급 FG 셀에서 프로그램 상태 전자 수는 수십 개 수준이었다. 전자 1개 = 수십 mV 변화. 3D CTF 셀은 채널 홀 둘레 전체가 셀이라 면적이 커서(예: 둘레 $\pi \times 100 \text{ nm} \times$ 게이트 높이 30 nm $\approx 9400 \text{ nm}^2$) 전자 수백 수천 개로 여유가 생겼다. 이것이 3D 전환의 핵심 이득 중 하나다.

2.4 어레이 조직 기초

단위	DRAM	NAND
최소 접근	1비트(셀)이지만 실제로는 행(row) 전체가 SA에 열림	페이지(page): 한 WL의 셀 집합, 4 16 KB + 여분
행/열	WL(row) $\times$ BL(column), 서버어레이 512 1024 WL $\times$ 수백 천 BL	WL $\times$ 스트링, 블록 안 WL 수 = 단 수(100 300)
소거 단위	없음(덮어쓰기)	블록(block): 수십 MB, 수천 페이지
상위 조직	뱅크(bank) 16 32개 $\rightarrow$ 뱅크 그룹 $\rightarrow$ 채널	플레인(plane) 2 6개 $\rightarrow$ 다이 $\rightarrow$ 패키지
병렬성	뱅크 인터리빙	플레인 병렬, 다이 병렬(채널당 4 8 다이)
접근 시간	수십 ns 랜덤	read 수십 μ s, program 수백 μ s ms, erase ms

3. 구조·동작 상세

3.1 DRAM 셀 어레이: 6F² 레이아웃과 BCAT


F(feature size)는 최소 half pitch다. 셀 면적을 F²의 배수로 표현한다.

레이아웃	셀 면적	BL 구조	시대
8F ²	2F $\times$ 4F	folded BL(BL과 /BL이 같은 어레이)	90 nm 이전
6F ²	2F $\times$ 3F	open BL(BL과 /BL이 인접 어레이)	현재 주력(2000년대 후반)
4F ²	2F $\times$ 2F	수직 채널 트랜지스터 필요	개발 중

6F² 어레이: 활성 영역(active)이 WL에 대해 비스듬히(약 20 30°) 놓이고, 하나의 활성 영역이 두 셀을 이루며 가운데 BL 콘택을 공유한다. 두 WL이 활성 영역을 가로지르고, 양 끝에 저장 노드 콘택(SNC)이 붙는다.

6F² 셀 어레이 평면 개념 (WL: 가로, BL: 세로, 활성영역 비스듬)

WL0 =====



한 활성 영역: $SNC - Tr(WL_a) - BLC(공유) - Tr(WL_b) - SNC$

BCAT(buried channel array transistor, buried word line) 도입 이유:

문제(planar 셀 Tr)	BCAT의 해결
L이 F 수준으로 짧아져 SCE·누설 폭증	채널을 Si에 리세스(깊이 100 200 nm)해 유효 채널 길이 = 리세스 두께로 확장
WL이 Si 위에 있어 BL·SNC와 커플링, 높이 증가	WL(W)을 트렌치 안에 묻어 표면 평탄화, BL 커패시턴스·WL-BL 커플링 감소
게이트 한 면 제어 → DIBL 큼	리세스 채널 3면 제어(saddle fin 형태), SS-DIBL 개선
고농도 채널 도핑 필요 → 접합 누설·RDF	채널 도핑 낮추고 금속 WL 일함수로 V_{th} 설정
WL poly 저항 큼	W 매립 WL로 저항 저감, 단 W와 산화막 사이 TiN 배리어

BCAT의 새로운 과제: 매립 WL(W, 일함수 약 4.5 4.6 eV)이 접합과 오버랩되는 부분에서 GIDL이 커진다. 대책으로 WL 상부(접합 근처)는 일함수가 낮은 n^+ poly, 하부는 W로 구성하는 이중 일함수 게이트(dual work-function)를 쓴다. 접합 근처 전계를 낮춰 GIDL을 줄이면서 채널 하부는 금속으로 V_{th} 를 확보한다.

[예시]

리세스 깊이 150 nm, WL 폭 20 nm면 유효 채널 길이는 리세스 양 측벽과 바닥을 합쳐 300 nm 이상이다. 같은 평면 면적에 L 20 nm planar를 만들었다면 DIBL 100 mV/V 이상, punch-through로 셀로 쓸 수 없다. 리세스 깊이가 10 nm 얇아지면 유효 L이 약 7% 줄어 V_{th} 가 수십 mV 내려가고 I_{off} 가 수 배 는다. 그래서 리세스 에치 깊이는 어레이 핵심 SPC 항목이다.

3.2 비트라인과 센스앰프

[Folded BL]	[Open BL]
어레이 A BL ---o---o---o---+ /BL ---o---o---o---+ SA (BL과 /BL이 같은 어레이, 같은 노이즈 → 공통모드 제거) 셀 $8F^2$ 노이즈 강함	어레이 A 어레이 B BL ---o---o---+ +---o---o--- /BL (SA는 두 어레이 사이에서 BL, /BL 비교) +---SA---+ 셀 $6F^2$ (BL 피치당 셀 밀도 높음) 노이즈 취약, 어레이 끝에 더미 어레이 필요

센스앰프 동작(전형적 순서):

- 프리차지: BL과 /BL을 $V_{BL} = V_{core}/2$ 로 등화(equalize).
 - WL 활성화(ACT): 선택 셀 Tr on → 전하 공유 → BL이 $\pm\Delta V$ 만큼 움직임.
 - 센싱: 교차 결합 래치(cross-coupled inverter)에 전원(SAP/SAN) 인가 → ΔV 가 $V_{core}/0$ 으로 증폭. 이때 셀에도 원래 데이터가 완전 전압으로 복원(restore)됨.
 - 열 선택(RD/WR): 컬럼 선택선(CSL)으로 원하는 BL을 데이터 라인에 연결.
 - 프리차지(PRE): WL off 후 BL 등화. 다음 ACT 준비.
- SA 오프셋: 두 인버터 트랜지스터의 V_{th} 불일치(mismatch)가 그대로 감지 한계다. σV_{th} 10 15 mV면 3σ 오프셋 30 45 mV. 셀이 만드는 ΔV 가 이보다 충분히 커야 한다. 오프셋 보상(offset cancellation) 회로를 넣기도 한다.

3.3 셀 커패시터 구조

```

[Cylinder(양면 사용)]      [Pillar(외면만)]
plate(TiN)                plate(TiN)
+---+ +---+ +---+        +-----+ +-----+
|   |   |   |   |        |####| |####| <- 저장 노드(TiN 채움)
|   |   |   |   | ZAZ 유전체 |####| |####|
|   |   |   |   | 안팎 도포  |####| |####| ZAZ는 외면만
+---+ +---+ +---+        +-----+ +-----+
|SNC| |SNC|                |SNC| |SNC|
----- 서포터(SiN) 1~3겹로 이웃 기둥끼리 지지, 쓰러짐 방지 -----

```

요소	재료/치수(대략)	역할·이슈
저장 노드 전극	TiN, 두께 수 nm(실린더) 또는 채움(필러)	저항(tWR), 표면 거칠기(누설), 산소 확산 배리어
유전체	ZAZ($\text{ZrO}_2/\text{Al}_2\text{O}_3/\text{ZrO}_2$) 총 5 7 nm, κ 30 40	ZrO_2 정방정 결정화로 κ 확보, Al_2O_3 로 누설 차단·결정립 제어
플레이트 전극	TiN(+ 도핑 poly 또는 W 보강)	전체 셀 공유, 저항 낮아야 노이즈 억제
높이	1 1.5 μm 이상, aspect ratio 50 100	HAR 에치 난이도(bowing, twisting), 쓰러짐(leaning)
서포터	SiN 1 3층, 측면 연결	습식 몰드 제거 시 기둥 지지, 서포터 오픈 면적이 C_s 손실
지름	30 40 nm급	지름 줄면 실린더 내부 공간 부족 → 필러 전환

실린더는 안팎 양면을 쓰므로 면적이 2배지만, 지름이 30 nm대로 줄면 내부에 유전체 5 nm + 플레이트를 채움 공간이 부족해 외면만 쓰는 필러로 간다. 필러는 면적이 절반이라 높이나 κ 로 보상해야 한다.

[면접]

“DRAM 커패시터를 왜 그렇게 높이 세웁니까?” → 결론: 셀 면적은 줄어드는데 C_s 는 10 fF 수준을 유지해야 하기 때문입니다. 근거: $C = \epsilon_0 \kappa A/d$ 에서 d 는 누설 때문에 5 nm 아래로 더 못 줄이고 κ 도 밴드갭 trade-off로 한계가 있어, 남은 변수 A 를 수직 높이로 확보합니다. 예시: 지름 35 nm 실린더가 15 fF을 내려면 높이 1 μm 이상, aspect ratio 50 100이 필요하고, 그래서 HAR 에치의 bowing이나 기둥 쓰러짐이 DRAM 대표 공정 난제가 되며 서포터 층이 도입되었습니다.

3.4 DRAM 동작: read/write/refresh와 전하 공유 계산

Read(파괴적 읽기 + 복원):

프리차지: $V_{BL} = V_{core}/2 = 0.5 \text{ V}$ ($V_{core} = 1.0 \text{ V}$ 가정), $C_{BL} = 40 \text{ fF}$
 셀 "1": $V_{SN} = 1.0 \text{ V}$, $C_s = 10 \text{ fF}$

전하 공유 후 BL 전압:

$$V_{BL}' = (C_s \cdot V_{SN} + C_{BL} \cdot V_{BL}) / (C_s + C_{BL})$$

$$= (10 \times 1.0 + 40 \times 0.5) / 50 = 30/50 = 0.60 \text{ V} \rightarrow \Delta V = +100 \text{ mV}$$

셀 "0": $V_{SN} = 0 \text{ V}$

$$V_{BL}' = (0 + 20) / 50 = 0.40 \text{ V} \rightarrow \Delta V = -100 \text{ mV}$$

일반식: $\Delta V = (V_{SN} - V_{BL}) \cdot C_s / (C_s + C_{BL})$

SA가 ΔV 를 감지해 BL을 1.0 V 또는 0 V로 증폭 → 셀도 복원됨(restore)

조건 변화	ΔV	의미
기준(C_s 10, C_{BL} 40, V_{SN} 1.0)	100 mV	오프셋 30 mV 대비 여유
누설로 V_{SN} 0.7 V	40 mV	마진 소진 직전(retention 한계)
C_s 6 fF	65 mV	처음부터 마진 부족, retention 짧아짐
C_{BL} 60 fF(BL 길어짐)	71 mV	서브어레이 크게 만들면 손해
V_{core} 0.9 V	90 mV	저전압화가 센싱 마진을 갉아먹음

Write: ACT로 행을 열어 SA가 데이터를 잡은 뒤, 쓰기 데이터로 SA를 뒤집고 BL 전압이 셀 Tr을 통해 저장 노드를 충전한다. 셀 Tr이 on이어도 "1"을 쓸 때 $V_{GS} = V_{WL} - V_{SN}$ 이 줄어 전류가 감소하므로 WL은 V_{core} 보다 높은 V_{PP} (예: 2.5 3 V)로 부스트한다. 쓰기 완료에 필요한 시간이 tWR의 물리적 근거다.

Refresh: 모든 행을 tREF(64 ms, 고온 32 ms) 안에 한 번씩 ACT-PRE 해서 복원. 행이 8192개면 $tREFI = 64 \text{ ms} / 8192 = 7.8 \mu\text{s}$ (DDR4). DDR5는 $3.9 \mu\text{s}$ (refresh 명령을 더 잣게, 한 번에 적게). Refresh 동안 해당 뱅크는 접근 불가 → 성능·전력 손실. 16 Gb 다이에서 refresh 전력은 대기 전력의 상당 부분이다.

3.5 타이밍 파라미터와 물리적 의미

파라미터	정의	대략 값(DDR5-4800)	물리적 결정 요인
tRCD	ACT → RD/WR 가능까지	약 16 ns	WL RC 상승 + 셀 Tr on + 전하 공유 + SA 센싱 시간
tRP	PRE → 다음 ACT까지	약 16 ns	WL 하강(RC) + BL 등화 시간
tRAS	ACT → PRE 가능까지	약 32 ns	센싱 + 셀 복원(restore) 완료까지
tRC	tRAS + tRP, 행 사이클	약 48 ns	위 둘의 합
tWR	마지막 쓰기 데이터 → PRE	약 30 ns	SA 뒤집기 + 셀 노드 충전 $\tau = (R_c + R_{ch}) \cdot C_s$ 다수 배
tRFC	REF 명령 → 다음 명령	16 Gb 약 295 ns(RFC1)	동시 refresh 행 수 × tRC + 전력 제한
tREFI	평균 refresh 간격	$3.9 \mu\text{s}$ (DDR5), $7.8 \mu\text{s}$ (DDR4)	64 ms / refresh 명령 수, 고온 시 절반
tCCD	연속 컬럼 명령 간격	수 tCK	데이터 경로·프리페치
tAA/CL	RD → 데이터 출력	약 16 ns(CL40 at 4800)	컬럼 경로 + I/O

[예시]

tRCD가 규격 16 ns인데 특정 행 그룹에서 17 ns가 나온다면: (a) 그 행들의 WL 저항이 높다(W 매립 채움 보이드), (b) 셀 Tr V_{th} 가 높아 on 전류가 작다(리세스 깊이·일함수), (c) C_s 가 작아 ΔV 가 작고 SA 센싱이 느리다. fail 행이 서버레이 끝(WL 드라이버에서 먼 쪽)에 몰리면 (a), 웨이퍼 에지에 몰리면 (b)·(c)의 공정 균일도 문제로 가설을 좁힌다.

3.6 Retention, VRT, row hammer, GIDL

Retention: 셀이 데이터를 유지하는 시간. 분포는 평균 수 s이지만 tail이 두껍다(1장 3.10). 규격은 85°C에서 64 ms. 실제 제품은 tail 셀을 리던던시로 repair하고, DDR5는 on-die ECC(128비트당 8비트 SEC)로 산발적 1비트 fail을 구제한다.

누설 경로별 비중(대략적 경향):

경로	지배 조건	온도 의존	공정 연결
셀 Tr subthreshold	V_{th} 낮은 셀, 고온	강함	리세스 깊이, 일함수, 도핑
GIDL	음 WL off 전압 클 때, 오버랩 트랩	약 중	WL-접합 오버랩, 이중 일함수, 계면
접합 누설(SRH/TAT)	결함·오염 있는 소수 셀	강함(E_a 0.5 0.6)	오염, 주입 결함, 어닐
커패시터 유전체 누설	유전체 얇음·결함	중	ZAZ 두께, Al_2O_3 결손, 전극 거칠기
BL·인접 셀 disturb	특정 접근 패턴	-	커플링 용량, 격리

VRT(variable retention time): 같은 셀의 retention이 두 상태(예: 2 s ↔ 100 ms) 사이를 무작위로 왕복하는 현상. 공핍층 내 단일 결함(트랩)의 전하 상태가 바뀌면서 생성 누설이 커지고 꺼지는 것으로 설명된다(random telegraph 성격). 테스트 시점에 "좋은 상태"였던 셀이 필드에서 "나쁜 상태"로 바뀌면 스크린을 통과한 fail이 된다. 완전 스크린이 불가능해 ECC와 마진 refresh가 필수이고, 고온·전계 스트레스로 상태 전환을 유도해 스크린하는 방법이 연구된다.

Row hammer: 한 WL(aggressor)을 짧은 시간에 수만 회 이상 반복 ACT/PRE하면 인접 WL(victim) 셀의 전하가 빠진다. 기구는 여러 가지가 제안된다: WL 토글에 의한 인접 채널 커플링과 전자 주입, WL 스윙 시 생성된 캐리

어의 확산, 인접 게이트 전계에 의한 소수 캐리어 이동. 셀 피치가 줄수록 한계 횡수가 낮아진다(DDR3 시절 십만 회대 → 최신 세대 수천 수만 회).

대책: (a) 회로: TRR(target row refresh), RFM(refresh management), DDR5 PRAC(per-row activation counting, 행별 카운터로 임계 초과 시 인접 행 refresh 요청), (b) 공정: 격리 강화, WL 간 커플링 저감, 접합 프로파일, (c) 시스템: 컨트롤러가 접근 패턴 감시.

GIDL은 DRAM에서 두 얼굴을 가진다. 셀 Tr에서는 retention을 깎는 적이지만, 음 WL 전압에 의한 subthreshold 억제와 trade-off로 최적점이 있다(1장 3.5). 이중 일함수 WL, 오버랩 축소, 접합 완화가 대책이다.

[주의]

“retention이 나쁘다”는 말은 원인을 특정하지 않는다. 데이터를 볼 때 (1) tail 셀 수, (2) 온도 의존(E_a), (3) $V_{WL(off)}$ 의존, (4) 다이 내 위치(WL 위치, 서브어레이 에지), (5) 데이터 패턴 의존(인접 셀 상태)을 항상 함께 정리하라. 이 다섯이 GIDL-접합-커패시터-disturb를 가르는 기준이다.

3.7 주변회로(core/peri)

영역	구성	PE 관점 이슈
셀 어레이(cell)	BCAT + 커패시터, $6F^2$	retention, tWR, 셀 V_{th} 산포
코어(core)	SA, sub-WL 드라이버(SWD), 컬럼 디코더, 로컬 I/O	SA 오프셋(σV_{th}), SWD 구동력(tRCD), 어레이 예지 효과
주변(peri)	명령/주소 디코더, 전압 생성기(V_{PP} , V_{BB} , V_{core}), DLL/PLL, I/O 버퍼, 테스트 로직	고속 트랜지스터 I_{on} , 게이트 누설(대기 전력), ESD, I/O 타이밍

WL 드라이버는 V_{PP} (약 2.5 3 V)로 WL을 끌어올리고, off 시 음 전압(V_{BB2} , -0.2 -0.4 V)으로 내린다. 그래서 고전압 트랜지스터(두꺼운 게이트 산화막)가 필요하다. 주변회로는 셀보다 트랜지스터 다양성이 커서(고전압, 저전압 고속, I/O) 게이트 산화막 3종 이상, V_{th} 조절 주입 다수가 들어간다.

셀 어레이 위에 커패시터가 1 μm 넘게 서 있으므로 주변회로와 어레이 사이에 큰 높이 차가 생긴다. 이를 메우는 층간 절연막 증착: CMP, 깊은 콘택이 DRAM 후공정의 특징이다.

3.8 DRAM 제품군 비교

항목	DDR5	LPDDR5X	GDDR7	HBM3E
핀당 속도(대략)	4800 8800 MT/s	8533 9600 MT/s	32 40 Gbps(PAM3)	약 9.2 9.8 Gbps
I/O 폭	다이 x4/x8/x16, 모듈 2x32 bit 채널	채널당 x16(다이 x16/x32)	다이 x32	스택당 1024 bit(16채널)
스택당/모듈당 대역폭	DIMM 약 38 70 GB/s	패키지 약 68 77 GB/s	다이당 128 160 GB/s	스택당 약 1.2 TB/s
전압(대략)	VDD 1.1 V	VDD2H 1.05 V, VDDQ 0.5 V(0.3 V 옵션)	1.2 V	1.1 V
신호 방식	NRZ, DFE	NRZ	PAM3	NRZ, 2.5D 인터포저
특징	on-die ECC, 뱅크 그룹, DFE	저전력 모드, DVFS, WCK	그래픽 대역폭, 온다이 ECC	TSV 8 16단 적층, 베이스 다이, 열 관리
용도	서버·PC 메인 메모리	모바일·노트북·차량	GPU·콘솔	AI 가속기·HPC
PE 관심	고온 retention, 리프레시 전력	저전압 센싱 마진, 저전력 모드 누설	초고속 I/O 지터, 열	TSV 수율, 적층 후 열·기계 스트레스, KGD 테스트

HBM4는 I/O 2048 bit, 스택당 약 2 TB/s, 베이스 다이를 로직 파운드리 공정으로 만드는 방향이며, 하이브리드 본딩 적층이 검토된다.

3.9 DRAM 미래 방향

방향	내용	이득	과제
4F ² VCT	수직 채널 트랜지스터, WL이 채널을 감쌌, BL 아래	셀 면적 33% 축소	floating body, WL 간 커플링, 소스 접합 형성, 커패시터 정렬
3D DRAM(VS-DRAM 등)	셀(Tr+Cap)을 수평으로 눕혀 수십 수백 층 적층	층수로 밀도 확보, 리소 부담 경감	수평 커패시터 면적, 층간 균일도, 에피 Si/SiGe 적층 에치
IGZO 채널	산화물 반도체로 셀 Tr, off 누설 10 ⁻¹⁸ A/μm 이하	retention 대폭 증가, 커패시터 축소 또는 2T0C	이동도, V _{th} 안정성, 열 예산
2T0C 개인 셀	쓰기 Tr + 읽기 Tr, 커패시터 없음	HAR 커패시터 공정 제거	retention 확보, 셀 면적
HKMG 주변회로	high-k/metal gate 주변 트랜지스터	고속·저누설	열 예산, 공정 스텝
셀-주변 본딩	어레이 웨이퍼와 주변 웨이퍼 하이브리드 본딩	각자 최적 공정, 주변 면적	본딩 정렬, 비용
강유전체(FeRAM 계열)	HfZrO 커패시터로 비휘발	refresh 제거	endurance, 분극 피로, 스케일링

3.10 NAND: floating gate vs charge trap

항목	Floating Gate(FG)	Charge Trap(CTF)
저장층	도체(poly-Si)	절연체(SiN) 내부 트랩
전하 분포	FG 전체에 균일	주입 위치 근처에 국소, 시간에 따라 측면 이동
단일 결함 영향	터널 산화막 한 점 결함으로 전하 전부 손실	결함 근처 전하만 손실(내성 우수)
셀 간 간섭	FG-FG 커플링 커패시턴스 큼(2D 스케일링 한계)	저장층 얇고 도체 아님 → 간섭 작음
터널 산화막	7 8 nm(두꺼워야 retention)	4 6 nm 가능(밴드 엔지니어링 ONO 터널)
스택 높이(3D)	FG 두꺼워 층 피치 큼	얇아 층 피치 축소 유리
Erase 특성	깊은 erase 용이	erase 포화(블로킹 쪽 역주입) → high-k 블로킹(Al ₂ O ₃) 필요
Retention	우수(도체에 전하 유지)	초기 빠른 손실(shallow trap), 측면 확산
3D 채택	일부(Micron/Intel 초기 3D)	주력(SK hynix, Samsung, Kioxia/WD)

3.11 2D → 3D 전환 이유

2D 한계	물리	결과
셀 간 간섭	FG-FG 커플링 비율이 피치 축소로 급증	인접 셀 프로그램 시 V _{th} 수백 mV 이동, TLC 불가
전자 수 감소	15 nm급 FG 저장 전자 수십 개	전자 1개 손실이 수십 mV, RTN, retention tail
터널 산화막	7 nm 이하 못 줄임(retention) → 셀 종횡비 증가	공정 난도, 패터닝 비용
리소 비용	1x nm 피치는 멀티 패터닝·EUV 필요	비트당 비용 하락 정체
Endurance	얇은 산화막에 같은 전계 → 손상 가속	P/E 사이클 1천 회 이하

3D 전환의 논리: 평면 피치를 오히려 완화(수십 100 nm급 채널 홀)해 리소 비용을 줄이고, 층수로 밀도를 확보한다. 셀 면적이 커져 전자 수가 늘고 간섭이 줄어 TLC/QLC가 가능해졌다. 대신 HAR 채널 홀 에치, 층수만큼 두꺼운 스택의 균일 증착, 층별 특성 균일화라는 새 난제가 생겼다.

3.12 3D NAND 구조 상세

3D NAND 단면(한 스트링, 개념도)

평면(채널 홀 배열, 슬릿)


```

BL ----- | o o o o o |
|           | o o o o o | <- 채널 홀
SSL (string select, 상단) ==== | o o o o o |
dummy WL    ===== [슬릿(WLC): 블록/서브블록 분리]
WL_n (W)     ===== | o o o o o |
...          |채널|      | o o o o o |
WL_1 (W)     ===== poly =====
dummy WL     |core|      <- macaroni core(SiO2) 안쪽,
GSL (ground select, 하단) == poly-Si 채널이 관 형태
|
소스(CSL, n+ 또는 금속 플레이트)
기판(또는 PUC 주변회로 위)

게이트 스택(채널 홀 벽면, 바깥→안쪽):
W WL | TiN | Al2O3(high-k 블로킹) | SiO2 블로킹 | SiN 트랩
| 터널 산화막(ONO) | poly 채널 | SiO2 코어

```

구성 요소	재료/치수(대략)	역할	공정 이슈
채널 홀	지름 60 120 nm(상부), aspect ratio 60 100 이상	스트링 하나의 수직 통로	HAR 에치 bowing-twisting, 상하 CD 차, 홀 위치 정확도
몰드 스택	SiO ₂ /SiN 교대(ONON) 수십 수백 쌍, 쌍 피치 40 60 nm	WL(SiN→W 치환)과 층간 절연(SiO ₂)	층 두께 균일도, 응력, 웨이퍼 휨
블로킹 산화막	Al ₂ O ₃ 수 nm + SiO ₂ 수 nm	게이트 쪽 전하 역주입 차단, erase 포화 방지	Al ₂ O ₃ 결정화-두께
트랩층	SiN 5 7 nm	전하 저장	트랩 밀도·조성(Si-rich), 측면 확산
터널 산화막	SiO ₂ 또는 O/N/O 4 6 nm	전하 주입·유지 장벽	두께 상하 균일도, 결함
채널	poly-Si 5 10 nm 두께(macaroni)	전류 경로, 소수 캐리어 없는 얇은 바디	결정립 경계 트랩 → 이동도·V _{th} 산포, 채널 저항
코어	SiO ₂ 채움	채널을 얇게 유지(SS 개선, 완전 공 펌)	보이드, 심(seam)
WL	W(또는 Mo), TiN 배리어	게이트 겹 행 배선	치환 공정 채움 보이드, 저항, F 잔류
슬릿(WLC)	스택 전체를 자르는 트렌치	몰드 SiN 제거·W 증착 통로, 블록 분리, 소스 연결	HAR 트렌치 에치, 채움, 정렬
계단(staircase)	WL 끝을 계단형으로 노출	각 WL에 콘택	트림-에치 반복 정확도, 면적 오버헤드
SSL/GSL	상·하단 선택 트랜지스터	스트링 on/off, 서브블록 선택	V _{th} 균일도, 누설
더미 WL	선택 Tr 인접, 데크 접합부	전계 완화, 데크 경계 셀 비사용	용량 오버헤드
소스	n ⁺ Si 또는 금속 플레이트(CSL)	스트링 공통 소스, GIDL erase 시 정공 공급	저항, 채널과의 접합

단위 개념:

```

스트링(string) = 한 채널 홀의 직렬 셀들(SSL - 셀 × 단수 - GSL)
페이지(page)   = 한 블록 안에서 같은 WL, 같은 SSL을 공유하는 셀들 → 동시 read/program
                  (TLC면 한 물리 페이지에 3개 논리 페이지: LSB/CSB/MSB)
블록(block)    = 슬릿 사이 WL을 공유하는 모든 스트링 → erase 단위
예: 200단 × 16 KB 페이지 × 4 스트링(SSL) × TLC 3 → 블록 약 38 MB

```

Multi-deck: 100단을 넘으면 한 번에 채널 홀을 에치하기 어려워 1차 스택(예: 100단) 채널 홀 → 2차 스택 증착 → 2차 채널 홀 순으로 나누고 데크 경계에서 홀을 정렬한다. 경계 정렬 오차와 채널 연결부 저항·결함이 생겨 경계 인접 WL은 더미로 쓴다. 300단급은 2 3 데크가 일반적이다.

3.13 NAND 동작: FN 터널링, ISPP program, erase, read

FN(Fowler-Nordheim) 터널링: 산화막에 약 10 MV/cm(1 V/nm) 수준 전계를 걸면 전자가 삼각 장벽을 통과한다. 전류 밀도 $J \propto E^2 \cdot \exp(-B/E)$. 전계 10% 증가에 전류가 수 배 10배 늘어 매우 비선형이다.

Program(ISPP: incremental step pulse programming):

선택 WL: V_{pgm} 시작 약 14~16 V, 펄스 폭 약 10~20 μs , 매 스텝 +0.3~0.5 V 증가, 최대 20~24 V
 비선택 WL: V_{pass} 약 8~10 V (채널을 켜 프로그램 금지 스트링을 self-boosting)
 선택 BL: 0 V (프로그램) / V_{cc} (금지: 채널 부스팅으로 전계 감소)
 매 펄스 후 verify read → 목표 V_{th} 도달한 셀은 BL을 V_{cc} 로 올려 금지

V_{th}
 ^
 | 목표 레벨 -----
 | /
 | / 각 스텝마다 $\Delta V_{th} \approx \Delta V_{pgm}$ (약 0.3~0.5 V)
 | /
 | /
 +-----> 펄스 번호
 TLC 프로그램 총 시간 tPROG 약 300~600 μs , QLC 1~2 ms

ISPP를 쓰는 이유: 셀마다 터널 산화막 두께·채널 홀 CD가 달라 같은 전압에 다른 속도로 프로그램된다. 작은 스텝으로 올리며 verify하면 빠른 셀은 일찍 멈추고 느린 셀은 더 받아 최종 V_{th} 분포 폭이 스텝 폭 수준으로 좁아진다. 스텝을 줄이면 분포는 좁아지지만 펄스 수가 늘어 tPROG가 길어진다.

Erase:

2D / 벌크 있는 구조: p웰(바디)에 +18~20 V, 모든 WL 0 V → 채널→트랩 방향 전계로 전자 방출·정공 주입
 3D CTF(poly 채널, 벌크 없음): GIDL erase
 - 소스(CSL)와 BL에 높은 전압(약 15~20 V), GSL/SSL 게이트는 그보다 몇 V 낮게
 - 선택 Tr의 게이트-드레인 오버랩에서 GIDL로 정공 생성 → 채널로 주입 → 채널 전위 상승
 - WL 0 V이므로 트랩층에서 전자가 채널로 빠지고 정공이 주입됨
 - 블록 단위, tBERS 약 2~5 ms, erase verify 후 필요 시 재펄스

3D NAND에서 GIDL은 erase의 필수 도구다(DRAM에서는 적, NAND에서는 도구). GSL/SSL의 접합 프로파일과 오버랩이 erase 속도를 결정하며, GIDL이 부족하면 erase가 느리거나 블록 일부가 덜 지워진다.

Read:

선택 WL: V_{read} (판별 레벨, 예: TLC 7개 레벨 중 하나, 대략 0~5 V)
 비선택 WL: V_{pass} 약 6~8 V (모든 비선택 셀을 켜서 스트링을 도통시킴)
 SSL/GSL: on, 소스 0 V, BL 프리차지 약 0.5~1 V
 셀 $V_{th} < V_{read}$ → 스트링 전류 흐름(수십~수백 nA) → BL 방전 → "1"(erased 쪽)
 셀 $V_{th} > V_{read}$ → 전류 없음 → "0"
 tR: SLC 약 20~30 μs , TLC 약 50~90 μs , QLC 100 μs 이상(레벨 수와 센싱 반복)

V_{pass} 는 두 조건 사이에 있어야 한다: 가장 높은 프로그램 상태 V_{th} 보다 충분히 높아 도통시키되(마진 부족 시 read 전류 감소 → 오판), 너무 높으면 비선택 셀에 약한 프로그램(read disturb)이 일어난다.

3.14 SLC/MLC/TLC/QLC의 V_{th} 분포와 read margin

V_{th} 창(대략 -3 V ~ +5 V, 약 7~8 V)

SLC:	[E]	[P]	레벨 1개, 마진 수 V
MLC:	[E]	[P1] [P2] [P3]	레벨 3개
TLC:	[E]	[P1] [P2] [P3] [P4] [P5] [P6] [P7]	레벨 7개, 폭 ~0.5 V, 간격 0.3~0.5 V
QLC:	[E]	[1] [2] [3] [4] [5] [6] [7] [8] [9] [A] [B] [C] [D] [E] [F]	레벨 15개, 간격 0.2~0.3 V

read margin = 인접 상태 분포 사이 빈 공간. 분포가 넓어지거나(σ) 이동하면(shift) 겹침 → bit error

항목	SLC	MLC	TLC	QLC
상태 수 / read 레벨	2 / 1	4 / 3	8 / 7	16 / 15
상태당 허용 폭(대략)	수 V	약 1 V	약 0.5 V	약 0.3 V
tPROG(대략)	100 200 μ s	300 600 μ s	500 μ s 1 ms	1 3 ms
tR(대략)	20 30 μ s	40 60 μ s	50 90 μ s	100 200 μ s
P/E 사이클(대략)	5만 10만	1만	1천 5천	1천 안팎
요구 ECC	BCH 수준	BCH/LDPC	LDPC 필수	강력 LDPC + soft read
용도	캐시, 산업용	구형 SSD	주력 SSD·모바일	대용량·읽기 중심

V_{th} 분포가 넓어지는 원인: 터널 산화막·홀 CD 산포(프로그램 속도 차), RTN, 프로그램 노이즈(전자 개수 요동), 셀 간 커플링(CTF는 작지만 존재), 층 위치(상·하부 홀 CD 차로 전계 다름). 분포가 이동하는 원인: retention(전하 손실로 하향), disturb(상향), 온도(읽기 시점 온도와 프로그램 시점 온도 차 → cross-temperature 오류).

[예시]

TLC에서 P7 상태 평균 4.5 V, σ 0.15 V, P6 평균 3.8 V, σ 0.15 V, read 레벨 4.15 V. P6 분포에서 read 레벨을 넘는 비율은 $(4.15 - 3.8)/0.15 = 2.33\sigma \rightarrow$ 약 1%로, RBER로는 너무 크다. 실제로는 σ 를 0.1 V 이하로 관리해 $3.5\sigma(2 \times 10^{-4})$ 수준을 만들고, LDPC가 $10^{-2} \sim 10^{-3}$ RBER까지 정정하므로 초기 마진을 retention-disturb-cycling 후에도 확보하도록 설계한다. σ 가 0.02 V 늘어나는 것이 RBER 10배 차이가 될 수 있다.

3.15 Disturb 3종

종류	언제	피해 셀	기구	대책
Program disturb	선택 WL 프로그램 중	같은 WL, 프로그램 금지 스트링의 셀	금지 스트링 채널 부스팅 전위가 누설로 떨어져 게이트-채널 전계 증가 → 약한 FN 주입	부스팅 효율 향상(local self-boosting), 채널 누설 억제(GSL/SSL off 누설, 접합), 더미 WL
Pass disturb	다른 WL 프로그램 중	선택 스트링(BL 0 V)의 비선택 WL 셀	$V_{pass}(8 \sim 10 \text{ V})$ 가 채널 0 V인 셀에 반복 인가 → 약한 주입	V_{pass} 최적화(program disturb와 trade-off), 프로그램 순서
Read disturb	읽기 반복	같은 블록 비선택 WL 셀	$V_{pass}(6 \sim 8 \text{ V})$ 반복 → erased 셀 V_{th} 상승	읽기 카운트 기반 블록 refresh(re-write), V_{pass} 최소화, 레벨 조정

Program disturb와 pass disturb는 V_{pass} 선택에서 정면 충돌한다. V_{pass} 를 올리면 부스팅이 좋아져 program disturb가 줄지만 pass disturb가 늘고, 내리면 반대다. 최적 V_{pass} 창이 좁아지는 것이 고단화-QLC의 어려움 중 하나다.

[면접]

“NAND에서 disturb란 무엇이고 왜 생깁니까?” → 결론: 선택하지 않은 셀이 program이나 read 동작 중 받는 전압 때문에 V_{th} 가 의도치 않게 변하는 현상입니다. 근거: NAND는 한 WL에 수만 개 셀, 한 스트링에 수백 개 셀이 물려 있어 한 셀을 프로그램하려면 같은 WL의 다른 셀에도 20 V 가까운 전압이, 같은 스트링의 다른 셀에도 8 ~ 10 V의 pass 전압이 걸리며, FN 터널링은 전계에 지수적이라 이 전압만으로도 약한 주입이 누적됩니다. 예시: 금지 스트링의 채널 부스팅이 GSL 누설로 빠지면 program disturb, 10만 회 읽기 후 erased 셀 V_{th} 가 올라가면 read disturb이며, PE는 프로그램 직후와 반복 읽기 후 분포를 따로 측정해 둘을 분리하고 GSL/SSL 누설· V_{pass} 최적화로 대응합니다.

3.16 Retention과 endurance 메커니즘

Retention(전하 손실):

기구	설명	특징
얇은 트랩 탈출(detrapping)	얇은 에너지 트랩의 전자가 열적으로 방출	프로그램 직후 수 시간 수 일 빠른 초기 손실
터널 산화막 통한 누설	전자가 채널로 직접 트랩 매개 터널링	산화막 얇거나 cycling 손상 시 급증(SILC)
측면 전하 확산(lateral migration)	CTF 트랩층 안에서 전하가 WL 사이 공간으로 퍼짐	3D CTF 고유, 고온에서 가속, 셀 V_{th} 하향
블로킹 쪽 손실	전자가 게이트로 빠짐	high-k 블로킹 품질, 고온
정공 재결합	erase 시 주입된 정공과 재결합	erased 상태 V_{th} 상승

Retention 규격은 대략 소비자용 1년(40°C 저장), 기업용 3개월(40°C) 수준이며, Arrhenius 가속(E_a 약 1.1 eV 사용 관례)으로 고온 베이크 테스트를 한다. 예: 85°C 수 시간 수십 시간이 40°C 1년에 해당하는 식으로 환산한다. Endurance(P/E cycling 열화):

P/E 반복 → 터널 산화막·계면에 트랩 생성(고전계 스트레스, 정공 주입)
 → (1) 트랩 전하가 V_{th} 를 이동(erased 상태 상승, 창 축소)
 → (2) 트랩이 SILC 경로 → retention 악화
 → (3) 프로그램 속도 변화(빨라지다가 느려짐) → 분포 폭 증가
 → (4) RTN 증가
 결과: cycling 후 read margin 감소 → RBER 증가 → ECC 한계 → 블록 폐기(bad block)

수명 관리: 웨어 레벨링(블록 간 균등 사용), 배드 블록 관리, cycling에 따른 read 레벨 보정, 고온에서 프로그램(트랩 어닐링 효과)과 같은 시스템·펌웨어 기법이 물리 한계를 보완한다.

3.17 ECC와 read retry

기법	내용	효과
BCH	대수적 하드 디지전 코드, 수십 비트/KB 정정	MLC까지 주력
LDPC	반복 복호, soft 정보 활용, RBER 10^{-2} 급 정정	TLC/QLC 필수, 지연·전력 증가
Read retry	실패 시 read 레벨을 이동해 재읽기(retention 하향·disturb 상향 보정)	분포 이동 대응
Soft-decision read	레벨 주변 여러 번 읽어 신뢰도(LLR) 생성 → LDPC에 입력	정정 능력 대폭 향상, tR 증가
온도 보상	프로그램/읽기 온도 차 보정	cross-temperature 오류 감소
On-die ECC(DRAM DDR5)	128+8 비트 SEC	retention 산발 fail-VRT 구제
Refresh/재기록(NAND)	read count·경과 시간 기반 블록 재기록	read disturb-retention 누적 해소

PE 관점: ECC는 tail을 "허용"하는 도구이지만 원인을 없애지는 않는다. ECC 정정 횟수·read retry 빈도가 늘어나는 것 자체가 공정 열화의 조기 신호이므로 수율·신뢰성 지표로 모니터링한다.

3.18 PUC/CoP, 웨이퍼 본딩, multi-deck 구조 차이

구조	설명	장점	단점/과제
주변 옆 배치(초기 3D)	셀 어레이 옆에 주변회로	단순	다이 면적 오버헤드 20~30%
PUC / CoP / CuA	주변회로를 먼저 만들고 그 위에 셀 어레이 적층(SK hynix 4D NAND = PUC + CTF, Samsung CoP, Micron CuA)	면적 효율, 비트 밀도	주변 Tr이 어레이 열공정(수백 1000°C 근접)을 견뎌야 함 → 주변 성능 제약, 어레이 아래 배선
웨이퍼 본딩(CBA, Xtacking)	어레이 웨이퍼와 CMOS 웨이퍼를 따로 만들어 하이브리드 본딩	주변 CMOS를 로직급 공정으로(고속 I/O), 열 예산 분리, 병렬 제조	본딩 정렬(수백 nm), 본딩 패드 밀도, 비용, 두 웨이퍼 수율 급
Multi-deck	스택을 2~3 데크로 나눠 채널 홀 배치	300단 이상 가능	데크 경계 정렬·연결 저항, 더미 WL 오버헤드, 공정 스텝 증가

3.19 핵심 공정 변수 표(개요)

변수	조절 방향	영향 받는 결과	모니터링 항목/계측
(DRAM) BCAT 리세스 깊이	에치 시간·종점	유효 L → V _{th} , I _{off} , DIBL, retention	단면 SEM/TEM, 전기적 V _{th} 맵
(DRAM) WL 일함수/오버랩	poly/W 높이 비, 스페이서	GIDL, V _{th}	GIDL 전류, retention E _a
(DRAM) 커패시터 높이·CD	HAR 에치, 몰드 두께	C _s → 센싱 마진, retention	커패시터 C-V, TEM, OCD
(DRAM) ZAZ 두께·결정성	ALD 사이클, 어닐	C _s , 커패시터 누설	C-V, I-V, XRD
(DRAM) SNC/BLC 콘택 저항	pre-clean, 채움	tWR, tRCD	콘택 체인, TLM
(DRAM) BL/WL 저항	금속 두께·CMP	tRCD, tRP, 노이즈	사행선 저항
(NAND) 채널 홀 CD·프로파일	HAR 에치 조건	층별 V _{th} ·프로그램 속도 차, 분포 폭	상·하부 CD(SEM 단면, OCD), 층별 V _{th}
(NAND) ONO 각 층 두께	ALD/CVD 사이클	program/erase 속도, retention, erase 포화	TEM, 전기적 프로그램 속도
(NAND) poly 채널 두께·결정립	증착·어닐	스트링 전류, SS, V _{th} 산포	스트링 I-V, TEM
(NAND) W WL 채움·저항	치환 공정	WL RC → tR, 층별 타이밍	WL 저항, 단면 보이드 검사
(NAND) 슬릿·계단 정렬	리소 오버레이	블록 분리 불량, WL 콘택 오픈/쇼트	오버레이 계측, 전기 테스트
(NAND) 데크 정렬	2차 홀 오버레이	경계 저항, 경계 셀 특성	오버레이, 경계 WL 특성

3.20 DRAM vs NAND 종합 비교표

항목	DRAM	NAND
셀 구조	1T1C(BCAT + 원통 커패시터)	1T(CTF 셀), 수직 스트링 직렬
저장 원리	커패시터 전하 유무	트랩층 전하량 → V _{th} 변조
휘발성	휘발성, refresh 64 ms(85°C)	비휘발성, 수 년 retention
트랜지스터 종류	매립 채널 Si NMOS(단결정), 주변은 planar/HKMG	poly-Si 채널 GAA형 macaroni, 얇은 바디
셀 크기/밀도	6F ² , 다이 16 32 Gb	층당 면적은 크지만 200 300단 적층, 다이 1 2 Tb
셀당 비트	1	1(SLC) 4(QLC)
접근 시간	read/write 수십 ns 랜덤	read 수십 μ s, program 수백 μ s ms, erase ms
쓰기 전압	1.3 V(V _{PP})	15 24 V(FN 터널링)
Endurance	사실상 무한	1천 10만 P/E
핵심 공정 모듈	BCAT 리세스 에치, HAR 커패시터 에치, ALD ZAZ, 매립 W WL, 콘택	수백 층 ONON 증착, HAR 채널 홀 에치, ONO ALD, poly 채널, 치환 게이트 W, 계단 에치
공정 난이도 포인트	커패시터 aspect ratio 50 100·쓰러짐, 셀 Tr 누설 극소화, 열 예산	홀 aspect ratio 60 100 이상·상하 CD 균일, 층별 균일도, 응력·휨, 데크 정렬
대표 불량	retention tail, VRT, tWR/tRCD fail, row hammer, 커패시터 누설·쇼트	V _{th} 분포 확대, program/erase fail, disturb, retention 손실, 배드 블록, WL 쇼트/오픈
핵심 특성 파라미터	C _s , 셀 V _{th} ·I _{off} , GIDL, tRCD/tWR/tRFC, refresh 전력	V _{th} 창·분포 σ , tPROG/tR/tBERS, P/E cycle, RBER, disturb 마진
테스트 관점	웨이퍼 테스트에서 retention·타이밍 스크린, 리턴던시 repair, 번인	초기 V _{th} 분포, 배드 블록 판정, ECC 여유, cycling·베이크 신뢰성
오류 구제	리턴던시 row/col + on-die ECC(DDR5)	강력 LDPC + read retry + 배드 블록 + 웨어 레벨링
스케일링 방향	4F ² VCT, 3D DRAM 적층, IGZO, HBM 적층	단수 증가(300→500단 이상), 층 피치 축소, 셀당 비트 증가, 웨이퍼 본딩
대표 제품	DDR5, LPDDR5X, GDDR7, HBM3E/4	TLC/QLC SSD, UFS, eMMC, 엔터프라이즈 SSD

[면접]

“DRAM과 NAND의 차이를 1분 안에 설명하세요.” → 결론: DRAM은 커패시터에 전하를 저장하는 휘발성 고속 메모리이고, NAND는 트랩층 전하로 트랜지스터 문턱전압을 바꾸는 비휘발성 고밀도 메모리입니다. 근거: DRAM은 1T1C 셀을 수십 ns에 읽고 쓰지만 누설 때문에 64 ms마다 refresh가 필요하고 셀당 1비트입니다. NAND는 FN 터널링으로 20 V 가까운 전압을 걸어 수백 μ s에 프로그램하며 수 년 유지하지만 산화막이 상해 수천 회 P/E 제한이 있고, 셀당 3 4비트와 200 300단 적층으로 밀도를 얻습니다. 예시: 공정에서도 DRAM 난제는 aspect ratio 50 100의 커패시터와 셀 트랜지스터 누설이고, NAND 난제는 수백 층을 관통하는 채널 홀 에치와 층별 균일도입니다. 그래서 PE가 보는 대표 불량도 DRAM은 retention tail, NAND는 V_{th} 분포 확대로 갑니다.

4. 결함·불량 유형

4.1 DRAM

결함명	현상	발생 원인	검출/분석 방법	대책
Retention tail(단일 셀)	특정 셀 64 ms 미만, 고온 악화	접합 결함:오염(SRH), GIDL 큰 셀, 커패시터 누설	retention 맵, 온도 E_a , $V_{WL}(off)$ 의존	오염 관리, 오버랩 최적화, ECC/repair
VRT	셀 retention이 시간에 따라 두 값 사이 전환	공핍층 단일 트랩의 전하 상태 요동	반복 retention 측정, 상태 전환 통계	스트레스 스크린, ECC, 마진 refresh
Row hammer 취약	인접 행 반복 ACT 후 victim fail	WL 커플링, 캐리어 주입, 격리 약화	hammer 테스트(휘수 vs fail)	TRR/RFM/PRAC, 격리·프로파일 개선
tWR fail	쓰기 후 데이터 미완성	SNC/BLC R_c 증가, 셀 Tr V_{th} 높음, 전극 저항	tWR 마진 테스트, 콘택 체인, V_{th} 맵	pre-clean, 리세스 깊이, TiN 두께
tRCD fail(행 위치 의존)	드라이버 먼 쪽 행 느림	WL W 채움 보이드, WL CD 축소	행 위치별 fail 분포, WL 저항 패턴, 단면	W 증착·에치백 조건
센싱 fail / C_s 저하	특정 영역 랜덤 fail, 마진 테스트 민감	커패시터 높이 손실, 유전체 두꺼움, 서포터 면적	커패시터 C-V, TEM, OCD	HAR 에치·ALD 조건
커패시터 쇼트(브리지)	인접 셀 쌍 fail, BL 쇼트	기동 쓰러짐(leaning), 몰드 잔류, 플레이트 침투	페어 fail 패턴, SEM top-view	서포터 설계, 습식 제거 조건
커패시터 누설	고전압·고온 retention 저하	ZAZ 결함, Al_2O_3 결손, TiN 거칠기	커패시터 I-V 온도·전압, TEM	ALD 균일도, 전극 표면
BL 쇼트/오픈	컬럼 단위 fail	패터닝 브리지, 보이드	컬럼 fail 맵, 전압 대비 검사(VC-SEM)	리소·에치 마진
WL 쇼트/오픈	행 단위 fail	매립 WL 보이드, 인접 WL 브리지	행 fail 맵, 단면	트렌치 채움·에치백
셀 Tr V_{th} 산포	repair 초과, retention-tWR 양쪽 tail	리세스 깊이·CD 산포, 일함수 산포	V_{th} 맵(테스트 패턴), 단면	에치 균일도, 게이트 스택
주변 대기 전류 fail(IDD)	저전력 규격 초과	주변 Tr 게이트·접합 누설, 고전압 Tr 누설	IDD 측정, 블록별 전류 분리	게이트 산화막·접합 관리
I/O 고속 fail	고속 MT/s에서 에러	드라이버 I_{on} 저하, 지터, 배선 RC	아이 다이어그램, 슈무 플롯	주변 Tr 성능, 배선
데이터 패턴 의존 fail	특정 체커보드 등 패턴에서만 fail	BL/셀 커플링, 인접 셀 disturb	패턴별 테스트	격리·커플링 저감

4.2 NAND

결함명	현상	발생 원인	검출/분석 방법	대책
V _{th} 분포 확대(초기)	프로그램 후 σ 큼, RBER 초기 높음	채널 홀 CD-ONO 두께 산포, poly 결정립, RTN	층별·블록별 V _{th} 분포, 홀 CD 계측	HAR 에치·ALD 균일도, ISPP 스텝
층별 V _{th} shift	상부/하부 WL 셀 특성 계통 차이	홀 상하 CD 차(테이퍼), 전계 집중	층 위치 vs V _{th} -프로그램 속도	층별 V _{pgm} 보정, 에치 프로파일
Program fail(느린 셀)	최대 펄스에도 목표 미달	터널 산화막 두꺼움, 홀 큼(전계 약), 채널 저항 큼	프로그램 펄스 수 분포, 위치	ONO 두께, 홀 CD, 채널
Erase fail / 얇은 erase	블록 erase 후 V _{th} 높음	GIDL 부족(GSL/SSL 프로파일), 블로킹 역주입(포화), 트랩	erase 펄스 수, erase 후 분포	선택 Tr 접합, Al ₂ O ₃ 두께
Program disturb	금지 셀 V _{th} 상승	채널 부스팅 누설(GSL/SSL 누설, 접합), V _{pass} 낮음	disturb 테스트(패턴), 부스팅 전위 추정	선택 Tr 누설 개선, V _{pass} , 더미 WL
Read disturb	다수 읽기 후 erased 셀 상승	V _{pass} 반복 FN 약주입	읽기 횟수 vs RBER	V _{pass} 최소화, 블록 refresh
Retention 손실	베이크 후 V _{th} 하향, 특히 상위 상태	얇은 트랩, 측면 확산, SILC(cycling 후)	베이크 전후 분포 shift, E _a	트랩층 조성, 터널 산화막 품질
Endurance 부족	목표 P/E 이전 RBER 초과	터널 산화막 트랩 생성 가속, 정공 손상	cycling vs RBER 곡선	산화막 질화·두께, 전계 저감(ISPP 최적)
WL 쇼트(인접 층)	두 WL 사이 누설, 블록 fail	몰드 SiO ₂ 얇음·핀홀, W 치환 시 잔류	WL 간 누설 테스트, 단면	몰드 두께·치환 세정
WL 오픈/저항	특정 WL 느림·읽기 실패	W 채움 보이드, 계단 콘택 미착	WL 저항, 계단 콘택 검사	치환 채움, 계단 에치 정밀도
채널 홀 미개통(not-open)	스트링 전체 fail	HAR 에치 정지, 잔막	스트링 전류 0, 단면	에치 종점·오버에치 마진
홀 bowing/twisting	인접 홀 접촉 → 쇼트, 층별 특성 이상	에치 프로파일 제어 실패	top/단면 SEM, 인접 스트링 쇼트	에치 가스·바이어스 튜닝
채널 저항 큼	스트링 전류 낮아 read 오판	poly 두께·결정립, 데크 경계 연결 불량	스트링 I-V	poly 증착·어닐, 데크 정렬
슬릿 리크	블록 간 간섭, 소스 저항	슬릿 채움 불량, 정렬	블록 간 누설	슬릿 공정
배드 블록 과다	초기 불량 블록 비율 규격 초과	위 결함들의 집합	초기 테스트	근본 원인 모듈별 개선

[핵심]

DRAM 불량은 “시간(retention)과 타이밍(trCD/tWR)”으로, NAND 불량은 “분포(V_{th} σ 와 shift)와 수명(cycling)”으로 나타난다. 같은 “누설”이라도 DRAM에서는 fA 단위 셀 누설이, NAND에서는 수십 년 시간 축의 전하 손실이 문제라는 점에서 분석 방법이 완전히 다르다.

5. 공정 변수 ↔ 소자/제품 특성 상관관계

이 절은 개요다. 모듈별 상세(에치·증착·리소·주입·CMP·세정 각각의 변수와 특성 연결)는 13장(DRAM 공정-특성 상관)과 14장(NAND 공정-특성 상관)에서 다룬다.

5.1 DRAM: 공정 변수가 흔들리면

공정 변수 shift	소자 파라미터 변화	특성 불량	수율/신뢰성
BCAT 리세스 얇음	유효 L ↓ → V_{th} ↓, DIBL ↑	I_{off} ↑ → retention tail, 고온 refresh fail	repair 증가, 고온 수율
BCAT 리세스 깊음	V_{th} ↑, I_{on} ↓	tWR·tRCD 저온 fail	저온 수율
WL W 리세스(에치백) 얇음 → 오버랩 증가	GIDL ↑	retention tail(음 WL 의존)	고온·저 V_{WL} 조건 fail
WL 폭(CD) 축소	WL 저항 ↑	tRCD·tRP 행 위치 의존 fail	고속 bin 하락
커패시터 홀 CD 축소·높이 손실	C_s ↓	센싱 마진 ↓, retention ↓	마진 테스트 fail, 노이즈 취약
ZAZ 두께 증가	C_s ↓	위와 동일	-
ZAZ 두께 감소·Al ₂ O ₃ 결손	커패시터 누설 ↑	retention tail, 고전압 취약	신뢰성(TDDb)
커패시터 기동 쓰러짐	인접 SN 쇼트	페어 셀 fail	리던던시 소모
SNC pre-clean 불량	R_c ↑	tWR fail	특정 로트 수율
셀 접합 주입 과다·어닐 부족	접합 누설 ↑, 결함 잔류	고온 retention tail(E_a 0.55)	고온 수율, VRT
금속 오염	τ_g ↓ → 접합 누설 ↑	무작위 retention tail	로트 단위 수율 급락
주변 게이트 산화막 얇음	게이트 누설 ↑, V_{th} ↓	IDD 대기 전류 fail	저전력 제품 등급 하락
BL 커패시턴스 증가(층간막 얇음)	C_{BL} ↑ → ΔV ↓	센싱 fail	마진

5.2 NAND: 공정 변수가 흔들리면

공정 변수 shift	소자 파라미터 변화	특성 불량	수율/신뢰성
채널 홀 상하 CD 차 증가	층별 전계 차 → 층별 V_{th} ·프로그램 속도 차	층별 분포 shift, ISPP 펄스 증가	tPROG ↑, RBER ↑
채널 홀 bowing	인접 홀 접근·ONO 두께 불균일	스트링 쇼트, 국부 V_{th} 이상	블록 fail
터널 산화막 얇음	FN 전류 ↑	program 빠름, retention ↓, endurance ↓	신뢰성 fail
터널 산화막 두꺼움	FN 전류 ↓	program-erase 느림, disturb 마진 ↓	성능 bin 하락
트랩층 두께·조성 변동	트랩 밀도·깊이 변화	V_{th} 창 변화, retention 초기 손실	분포 shift
블로킹 Al ₂ O ₃ 얇음	게이트 역주입 ↑	erase 포화, program 효율 ↓	erase fail
poly 채널 두꺼움·결정립 작음	스트링 전류 ↓, SS ↑	read 오판, 상위 층 느림	RBER, tR
W WL 보이드	WL 저항 ↑	층별 타이밍 편차, WL 상승 지연	tR ↑, 특정 WL fail
몰드 SiO ₂ 얇음	WL 간 절연 ↓	WL-WL 쇼트	블록 fail
GSL/SSL 접합 프로파일 변동	GIDL erase 효율, 선택 Tr 누설 변화	erase 느림, program disturb ↑	erase fail, disturb fail
슬릿/계단 오버레이 오차	WL 콘택 미착·쇼트, 블록 분리 불량	WL 오픈, 블록 간 간섭	블록 fail
데크 경계 정렬 오차	연결부 저항 ↑, 경계 셀 이상	스트링 전류 ↓, 경계 WL fail	더미 WL 확대 필요
스택 응력·웨이퍼 휨	오버레이 악화, 홀 기울어짐	위 항목들의 복합	로트 수율

5.3 두 제품의 “민감도 지도”

DRAM: 셀 Tr 누설(fA) ← 리세스 깊이, 일함수, 오버랩, 오염
 C_s (fF) ← 홀 CD, 높이, ZAZ 두께·κ

R(Ω) ← 콘택 pre-clean, WL/BL 채움
→ retention, tWR, tRCD 로 나타남

NAND: V_{th} 분포(V) ← 홀 CD 프로파일, ONO 두께, poly 결정성
FN 전계(MV/cm) ← 터널 산화막 두께, 홀 CD(곡률)
WL RC ← W 채움, 층 피치
→ tPROG/tR, RBER, disturb 마진, endurance 로 나타남

6. 트러블슈팅 케이스

케이스 1: DRAM 특정 WL 위치의 tRCD fail

- 증상: 신제품 고속 bin(6400 MT/s) 수율 저하. tRCD 마진 테스트에서 fail 행이 각 서브어레이의 SWD에서 먼 쪽 절반에 집중.
- 1차 데이터: fail 맵이 다이 내 모든 서브어레이에서 동일 패턴(드라이버 원거리 쪽). 웨이퍼 맵은 중심보다 에지에서 심함. retention-tWR은 정상. WL 저항 테스트 패턴(사행선)이 에지에서 25% 높음.
- 가설 나열: (a) 매립 WL W 채움 보이드(에지), (b) WL 트렌치 CD 에지 축소, (c) TiN 배리어 에지 두꺼움(W 단면 잠식), (d) SWD 구동력 저하(주변 Tr).
- 가설 검증: (d)는 fail이 원거리 쪽에만 있고 근거리 정상이므로 WL RC 문제 → 기각. 단면 TEM 에지 다이 → W 내부 심(seam)-보이드 확인, CD 정상 → (b) 기각. TiN 두께 에지/중심 동일 → (c) 기각. W CVD 핵생성층 에지 두께 편차와 트렌치 상부 넥(neck) 형상이 보이드 유발.
- 근본 원인: 트렌치 상부 좁아짐(리세스 에치 프로파일) + W 핵생성층 에지 두꺼움 → 조기 폐색 → 보이드 → WL 저항 증가 → 원거리 셀 WL 상승 지연 → tRCD 초과.
- 조치: W 핵생성층 두께 축소-증착 균일도 개선, 리세스 에치 프로파일 상부 각도 조정. 영향 로트는 저속 bin 판정.
- 재발 방지: WL 사행선 저항 에지/중심 비율을 인라인 SPC로, 단면 보이드 검사 주기 설정.

케이스 2: DRAM 고온 retention tail이 음 WL 전압에 민감

- 증상: 85°C retention tail 셀 수가 목표의 3배. V_{WL(off)}을 -0.3 V에서 -0.15 V로 올리면 tail이 절반으로 줄지만 subthreshold 누설 셀이 늘어남.
- 1차 데이터: tail 셀 온도 E_a 약 0.25 eV(GIDL/TAT 영역). 다이 내 위치 무작위. 웨이퍼 간 재현. GIDL 테스트 패턴 전류 이전 세대 대비 2배.
- 가설 나열: (a) WL 에치백이 얇아 W 상단이 접합과 오버랩, (b) 이중 일함수 poly 높이 부족, (c) 접합 프로파일 급경사(도즈-어널), (d) 오버랩 영역 계면 트랩(TAT).
- 가설 검증: 단면 TEM에서 W 상단 높이 목표 대비 +8 nm(에치백 부족) 확인, poly 높이는 그만큼 감소 → (a) (b) 동시. SIMS 접합 프로파일은 정상 → (c) 기각. E_a 0.25로 TAT 성분 일부 존재 가능 → (d) 보조 요인.
- 근본 원인: W 에치백 종점 편차 → 금속 게이트가 접합 근처까지 올라와 고일함수 금속-접합 오버랩 전계 증가 → GIDL 증가.
- 조치: 에치백 시간-종점 재설정, poly 채움 높이 확보. V_{WL(off)} 임시 -0.2 V로 조정해 tail 완화.
- 재발 방지: W 에치백 후 리세스 깊이 OCD 인라인 계측 추가, GIDL 테스트 패턴을 로트 릴리스 항목에 포함.

[아이디어]

GIDL과 subthreshold 누설의 최적 V_{WL(off)}이 셀마다 다르므로 다이 전체에 하나의 값을 쓰면 어느 쪽 tail 이든 남는다. 서브어레이 단위로 V_{WL(off)}을 미세 조정(트리밍)하거나, 테스트에서 tail 셀 종류(E_a)를 분류해 GIDL형은 리던던시로, subthreshold형은 전압 트리밍으로 나눠 규제하는 방식이 가능하다.

케이스 3: 3D NAND 상부 데크 특정 층 프로그램 느림

- 증상: TLC 프로그램 시 상부 데크 하단 10개 WL(데크 경계 위쪽)에서 ISPP 펄스 수 평균 +4, tPROG 15% 증가, 해당 층 V_{th} 분포 폭 1.3배.
- 1차 데이터: 층별 V_{th} 분포에서 해당 층만 프로그램 속도 느리고 분포 넓음. 전 웨이퍼·전 다이 재현(계통). erase는 정상.
- 가설 나열: (a) 데크 경계 채널 연결부 저항 증가(채널 전위 전달 지연), (b) 2차 채널 홀 하단 CD 확대(bowing) → 전계 감소, (c) 경계 부근 ONO 두께 증가(2차 홀 에치 후 잔류물 위 증착), (d) 2차 홀 오버레이 오차로 채널 단면 감소.
- 가설 검증: 단면 TEM에서 2차 홀 하단부 지름이 상부 대비 +15 nm 확대(bowing) 확인, ONO 두께 균일 → (c) 기각. 스트링 전류는 정상 → (a)(d) 기각. 홀 지름 증가로 곡률 감소 → 터널 산화막 전계 감소 → 같은 V_{pgm} 에 느린 프로그램.
- 근본 원인: 2차 데크 HAR 에치의 하단부 bowing(에치 종점 부근 이온 산란·폴리머 부족).
- 조치: 2차 홀 에치 종반 스텝의 바이어스·가스비 조정, 해당 층 V_{pgm} 시작 전압 층별 오프셋 부여(펌웨어).
- 재발 방지: 데크 경계 부근 CD를 단면 계측 항목에 추가, 층별 프로그램 펄스 수를 웨이퍼 테스트 모니터로 등록.

[트러블슈팅]

증상: NAND 특정 블록 그룹에서 program disturb fail 증가. 원인 후보: GSL 선택 Tr 누설(부스팅 전위 유출), 슬릿 정렬 오차로 GSL 폭 감소. 검증: GSL V_{th} 분포가 해당 블록에서 낮음, 오버레이 데이터에서 슬릿 shift 확인. 조치: 슬릿 오버레이 보정, GSL 도핑·더미 WL 전압 조정. [트러블슈팅] 증상: DRAM 웨이퍼 에지 다이에서 인접 셀 쌍 fail 급증(페어 패턴). 원인 후보: 커패시터 기동 쓰러짐(에지 습식 제거 유속), 서포터 오픈 과다. 검증: top-view SEM 에지에서 기동 접촉 확인, 서포터 두께 정상. 조치: 몰드 습식 제거 시 표면장력 저감(IPA 건조·초임계 건조), 에지 유속 조정. [트러블슈팅] 증상: NAND 고온 베이킹 후 상위 상태(P6, P7) V_{th} 하향이 규격 초과, 하위 상태는 정상. 원인 후보: 트랩층 얇은 트랩 비율 증가(SiN 조성 Si-rich 편차), 측면 확산 증가. 검증: 베이킹 온도별 손실의 E_a 와 조성 분석(XPS) → N/Si 비 저하. 조치: SiN ALD 전구체 비·온도 재설정, 프로그램 후 고온 안정화 단계 검토.

7. 응용·심화(최신 이슈)

7.1 DRAM: 1c nm급과 EUV

DRAM 1a 1c 세대(십수 nm급 half pitch)에서 EUV가 셀 어레이 핵심 층(활성 영역, BL, 커패시터 홀 등)에 도입되고 있다. 이득은 멀티 패터닝 스텝 감소와 오버레이 개선, 대가는 EUV 레지스트의 확률적 결함(stochastic defect)과 광자 샷 노이즈에 의한 LER, 그리고 비용이다. PE 관점에서는 확률적 결함이 무작위 단일 셀 fail로 나타나 리던던시 소모를 늘리는 새 유형의 tail이다.

7.2 HBM: DRAM을 쌓으면 생기는 PE 이슈

- TSV(through-silicon via) 수천 개의 저항·누설·오픈, 마이크로 범프 접합 불량에 새 수율 항목.
- 적층 후 열: 코어 다이 8 16단이 쌓이면 상부 다이 온도가 하부보다 높아 retention 마진이 층별로 달라진다. 층별 refresh 관리와 온도 센서 기반 제어가 필요.
- KGD(known good die) 테스트 강화: 적층 후 한 다이 불량이 스택 전체를 폐기시키므로 웨이퍼 단계 스크린 기준이 일반 DRAM보다 엄격.
- HBM4: I/O 2048, 베이스 다이 로직 공정화, 하이브리드 본딩(범프 없는 Cu-Cu 직접 접합)으로 피치 축소·열 저항 감소 논의.

7.3 3D DRAM 구조 후보

수직 적층 DRAM은 셀 Tr과 커패시터를 수평으로 눕혀 Si/SiGe 에피 적층에 만드는 방식(VS-DRAM 계열)이 유력하다. 과제: 수평 커패시터의 면적 확보(길이로 보상), 수백 층 에피 결정 품질, 층 선택 에치(SiGe 선택 제거)의 균일도, 층별 WL/BL 연결. 초기 세대는 수십 층부터 시작할 것으로 예상된다.

7.4 NAND 300단 이상: 층 피치와 응력

- 층 피치(SiO_2 + WL 한 쌍) 축소: 40 nm대 $\rightarrow$ 30 nm대. WL 두께 감소로 저항 증가($W \rightarrow Mo$ 검토), 층간 SiO_2 얇아져 WL-WL 누설·커플링 증가.
- 스택 두께 10 μm 이상에서 응력·웨이퍼 휨이 오버레이를 해치고 채널 홀을 기울인다. 응력 상쇄 층, 저응력 물드가 필요.
- 채널 홀 aspect ratio 100 이상: 극저온(cryogenic) 에치로 에치 속도와 프로파일을 동시에 확보하는 방향.
- 셀당 비트: QLC 주류화, PLC(5비트) 연구. 상태 폭 0.2 V 이하 요구.

7.5 웨이퍼 본딩 NAND의 PE 관점

어레이와 CMOS를 따로 만들어 본딩하면 (a) CMOS를 어레이 열공정에서 해방해 고속 I/O(수 Gbps) 구현, (b) 두 웨이퍼 병렬 제조로 사이클 타임 단축, (c) 본딩 정렬·패드 접합 저항이라는 새 수율 항목이 생기고, (d) 두 웨이퍼 수율의 곱이 최종 수율이 되므로 KGD 전략이 중요해진다.

7.6 신뢰성 지표의 시스템 연계

DRAM은 on-die ECC와 ECS(error check and scrub), PRAC으로 셀 결함을 시스템이 흡수한다. NAND는 LDPC-read retry·웨어 레벨링이 물리 한계를 보완한다. PE는 “공정 개선”과 “시스템 보완”의 경계를 이해해야 한다. 어디까지 공정으로 잡고 어디부터 ECC에 맡기는지가 비용·성능 결정이며, ECC 사용을 증가하는 공정 열화의 선행 지표로 관리한다.

[심화]

Self-boosting 물리: 프로그램 금지 스트링의 BL을 V_{cc} 로 두고 SSL을 닫으면 채널이 플로팅되고, 비선택 WL의 V_{pass} 상승이 채널 전위를 커패시터 결합으로 끌어올린다(부스팅 비율 $\approx C_{ONO}/(C_{ONO} + C_{channel-substrate})$). 채널 전위가 6~8 V로 올라가면 선택 WL의 V_{pgm} 20 V와의 차가 12~14 V로 줄어 FN 전류가 수십 수백 배 감소한다. 이 부스팅 전위가 GSL/SSL 누설·접합 누설로 빠지면 program disturb가 된다. 3D의 얇은 poly 채널은 벌크 용량이 작아 부스팅 효율이 좋지만, 데크 경계·더미 WL 구간의 전위 불연속이 새로운 disturb 원인이다.

8. 셀프 체크 질문

개념(5)

1. DRAM $6F^2$ 셀에서 F는 무엇이고 $6F^2$ 는 어떻게 나오는가?

- 답: 결론: F는 최소 half pitch이고, 셀이 WL 방향 $2F \times$ BL 방향 $3F$ 를 차지해 $6F^2$ 입니다. 근거: open BL 구조에서 활성 영역이 비스듬히 놓여 두 셀이 BL 콘택 하나를 공유하고, 두 WL이 활성 영역을 가로지릅니다. 예시: F가 약 13 nm이면 셀 면적 약 1000 nm^2 로, 이 위에 지름 30 nm대 커패시터를 세워야 하므로 높이 1 μm 이상이 필요합니다. $4F^2$ 는 수직 채널 트랜지스터로 BL 콘택 공유 없이 셀을 격자로 배치할 때 도달합니다.

1. BCAT를 도입한 이유 세 가지는?

- 답: 결론: 짧은 평면 길이에서 유효 채널 길이를 늘려 누설을 줄이고, WL을 묻어 BL·SN과의 커플링을 줄이고, 금속 WL로 저항을 낮추기 위해서입니다. 근거: 리세스 채널은 측벽·바닥을 따라 채널이 형성되어 유효 L이 수백 nm가 되고, 3면 게이트 제어로 DIBL·SS가 개선됩니다. 예시: 리세스 150 nm면 유효 L 300 nm 이상으로 F

수준 planar에서 불가능한 fA급 off 누설을 달성하며, 대가로 금속-접합 오버랩 GIDL을 이중 일함수 게이트로 잡아야 합니다.

1. 전하 공유 후 BL 전압 변화식을 쓰고 마진을 설명하라.

- 답: 결론: $\Delta V = (V_{SN} - V_{BL}) \cdot C_s / (C_s + C_{BL})$ 이며 SA 오프셋보다 충분히 커야 합니다. 근거: 셀 전하가 BL 용량과 나뉘므로 C_s/C_{BL} 비가 마진을 정하고, C_{BL} 은 BL에 매달린 셀 수와 층간막에 의존합니다. 예시: C_s 10 fF, C_{BL} 40 fF, 1.0 V 저장, 0.5 V 프리차지면 100 mV이고 오프셋 30 mV 대비 여유가 있지만, 누설로 0.7 V 가 되면 40 mV로 마진이 거의 소진되어 이 시점이 retention 한계입니다.

1. FG와 CTF의 차이와 3D에서 CTF가 주력인 이유는?

- 답: 결론: FG는 도체에, CTF는 절연체 트랩에 전하를 저장하며, CTF가 얇고 간섭·단일 결함 내성이 좋아 3D 적 층에 유리합니다. 근거: 도체 FG는 산화막 한 점 결함으로 전하를 전부 잃고 인접 FG와 커플링하지만, SiN 트랩 전하는 국소적이라 손실이 제한되고 커플링이 작습니다. 예시: 채널 홀 벽면에 ONO를 컨포멀 ALD로 한 번에 입히면 수백 층 셀이 동시에 만들어지는데 FG는 층마다 도체 패턴이 필요해 층 피치가 커집니다. 대가는 CTF의 얇은 트랩 초기 손실과 측면 확산입니다.

1. ISPP가 필요한 이유는?

- 답: 결론: 셀마다 프로그램 속도가 달라 한 번의 고전압으로는 V_{th} 분포가 넓어지기 때문입니다. 근거: FN 전류는 전계에 지수적이므로 터널 산화막 두께나 홀 CD의 작은 차이가 큰 속도 차를 만들고, 작은 스텝으로 올리며 verify하면 각 셀이 목표 도달 시점에 멈춰 분포 폭이 스텝 폭 수준으로 좁아집니다. 예시: 스텝 0.3 V로 15 22 V까지 약 20여 펄스, 각 20 μ s면 TLC tPROG 수백 μ s가 되고, 스텝을 0.2 V로 줄이면 분포는 좁아지지만 펄스 수가 1.5배로 늘어 성능과 trade-off입니다.

응용(5)

1. tRCD가 규격을 넘을 때 PE는 어떤 가설을 세우는가?

- 답: 결론: WL RC 지연, 셀 Tr on 전류 저하, C_s 저하에 의한 센싱 지연 세 가지를 먼저 봅니다. 근거: tRCD는 WL 상승 + 전하 공유 + SA 센싱 시간의 합이라 각 단계의 물리 파라미터가 다릅니다. 예시: fail 행이 드라이버에서 먼 쪽에 몰리면 WL 저항(W 보이드), 웨이퍼 에지에 몰리고 저온에서 심하면 V_{th} 높음(리세스 깊이), 마진 테스트에 민감하고 위치 무작위면 C_s 문제로 좁혀 각각 사행선 저항, V_{th} 맵, 커패시터 C-V로 검증합니다.

1. 음 WL off 전압과 GIDL의 trade-off를 retention 데이터로 어떻게 확인하나?

- 답: 결론: $V_{WL(off)}$ 을 스위치하며 tail 셀 수를 측정하면 U자 곡선이 나오고, 최소점 양쪽의 셀이 다른 기구입니다. 근거: 전압을 내리면 subthreshold 누설 셀은 줄고 GIDL 셀은 늘어나며, 온도 의존(E_a)도 각각 0.5 0.6 eV와 0.3 eV 이하로 다릅니다. 예시: -0.15 V에서 tail 300개, -0.3 V에서 200개, -0.45 V에서 400개면 최적은 -0.3 V 근처이고, -0.45 V에서 늘어난 셀의 E_a 가 낮으면 GIDL형으로 판정해 WL 에치백·오버랩을 점검합니다.

1. NAND 상부 층과 하부 층 셀 특성이 다른 이유와 대응은?

- 답: 결론: 채널 홀이 테이퍼져 상하 CD가 다르고 그에 따라 터널 산화막 전계와 셀 면적이 달라지기 때문입니다. 근거: 홀 지름이 작으면 곡률이 커서 같은 전압에 전계가 강해 프로그램이 빠르고 셀 면적이 작아 전자 수는 적으며, 반대로 큰 홀은 느립니다. 예시: 상부 100 nm, 하부 80 nm면 하부가 빨라 층별 V_{th} 분포가 수백 mV 어긋날 수 있어, 에치 프로파일 개선과 함께 WL 그룹별 V_{pgm} 시작 전압·read 레벨 오프셋을 펌웨어에서 보정합니다.

1. Program disturb와 read disturb를 어떻게 구분해 분석하나?

- 답: 결론: 피해 셀의 위치와 스트레스 종류로 구분합니다. 근거: program disturb는 프로그램 중 같은 WL의 금지 스트링 셀에서 부스팅 누설로 발생해 프로그램 직후 나타나고, read disturb는 읽기 반복에 따라 같은 블록 비선택 WL의 erased 셀이 서서히 올라갑니다. 예시: 블록을 프로그램만 하고 바로 읽어 erased 셀 V_{th} 상승이 있으면 program disturb, 10만 회 읽은 뒤에만 상승하면 read disturb이고, 전자는 GSL/SSL 누설· V_{pass} , 후자는 V_{pass} 최소화·블록 refresh로 대응합니다.

1. DRAM과 NAND에서 "GIDL"의 역할이 어떻게 다른가?

- 답: 결론: DRAM에서는 retention을 깎는 누설이고, 3D NAND에서는 erase에 정공을 공급하는 도구입니다. 근거: 두 경우 모두 게이트-드레인 오버랩 고전계의 BTBT지만, DRAM 셀은 저장 노드 전하를 지켜야 하고 NAND

3D 채널은 벌크가 없어 정공을 만들 다른 방법이 없습니다. 예시: DRAM은 이중 일함수 WL로 GIDL을 줄이고, NAND는 GSL/SSL 접합 프로파일을 GIDL이 잘 나도록 설계하며 erase 속도가 부족하면 이 부분을 점검합니다.

심화(5)

1. VRT가 왜 스크린이 어렵고 어떻게 대응하나?

- 답: 결론: 결함의 전하 상태가 무작위로 바뀌어 테스트 시점에 정상인 셀이 필드에서 불량일 수 있어 완전 스크린이 불가능합니다. 근거: 공핍층 내 단일 트랩의 상태 전환은 random telegraph 성격으로 시간 상수가 초 시간 단위로 넓게 분포합니다. 예시: 웨이퍼 테스트에서 retention 2 s였던 셀이 필드에서 100 ms로 바뀌면 refresh 64 ms에 걸리진 않지만 마진이 사라지고, 그래서 DDR5는 on-die ECC와 ECS로 1비트 fail을 흡수하며, 고온·전계 스트레스로 상태 전환을 유도하는 스크린이 보조로 쓰입니다.

1. Row hammer 한계 횟수가 세대마다 낮아지는 이유와 PRAC은?

- 답: 결론: 셀 피치가 줄어 WL 간 커플링과 캐리어 이동 거리가 짧아져 같은 반복 횟수에 더 많은 전하가 빠지기 때문이고, PRAC은 행별 활성화 횟수를 세어 임계 초과 시 인접 행 refresh를 요청하는 DDR5 기능입니다. 근거: hammer 기구는 WL 토글에 의한 캐리어 주입·이동이 인접 저장 노드에 도달하는 것이므로 거리에 민감합니다. 예시: DDR3 시절 10만 회대에서 최신 세대 수천 수만 회로 낮아져 TRR로 부족해졌고, PRAC은 카운터를 DRAM 내부에 두어 컨트롤러 추정 없이 정확히 대응합니다.

1. 3D NAND에서 erase 포화가 생기는 이유와 대책은?

- 답: 결론: erase 전계가 커지면 게이트에서 블로킹 산화막을 통해 전자가 트랩층으로 역주입되어 전하 제거가 상쇄되기 때문입니다. 근거: CTF는 트랩층과 게이트 사이가 얇은 절연막이므로 채널 쪽 전자 방출과 게이트 쪽 전자 주입이 동시에 일어나 평형에 도달하면 V_{th} 가 더 내려가지 않습니다. 예시: 블로킹 층에 밴드갭 8.8 eV, κ 9의 Al_2O_3 를 넣으면 같은 전압에서 블로킹 쪽 전계가 낮아지고 장벽이 높아 역주입이 줄어 깊은 erase가 가능하며, Al_2O_3 가 얇아진 로트에서 erase 후 V_{th} 가 높게 남는 현상으로 확인됩니다.

1. 웨이퍼 본딩 NAND가 PUC보다 유리한 점과 새 리스크는?

- 답: 결론: CMOS를 어레이 열공정에서 분리해 고속 주변회로를 쓸 수 있고 병렬 제조가 가능하지만, 본딩 정렬·접합 수율과 두 웨이퍼 수율의 곱이 새 리스크입니다. 근거: PUC는 주변 Tr이 수백 1000°C 근접 어레이 공정을 겪어 성능 제약이 있으나 본딩은 그 제약이 없습니다. 예시: 본딩 정렬 오차가 수백 nm 이내여야 수백만 개 패드가 연결되고, 어레이 웨이퍼 수율 90%와 CMOS 수율 95%면 최종 85% 이하가 되므로 본딩 전 KGD 테스트 전략이 핵심이 됩니다.

1. 3D DRAM이 3D NAND처럼 쉽게 적층되지 못하는 이유는?

- 답: 결론: DRAM 셀은 단결정 Si 트랜지스터와 10 fF 커패시터를 요구해 NAND처럼 증착 poly 채널과 얇은 트랩층으로 대체할 수 없기 때문입니다. 근거: fA급 누설을 위해 결정 결함 없는 채널이 필요해 Si/SiGe 에피 적층과 선택 에치가 요구되고, 수평으로 높은 커패시터는 면적 확보를 길이로 해야 해 층당 면적 이득이 제한됩니다. 예시: 초기 3D DRAM은 수십 층 수준에서 시작될 것으로 예상되며, IGZO 채널로 누설 요구를 완화하거나 2T0C로 커패시터를 없애는 접근이 함께 연구됩니다.

9. 한 페이지 요약

주제	DRAM 핵심	NAND 핵심
셀	1T1C, 6F ² , BCAT + TiN/ZAZ/TiN 원통 커패시터 약 10 fF	CTF 1T, 채널 홀 벽면 ONO, poly macaroni 채널, W 치환 WL
저장	전하 유무(fC), 파괴적 읽기 + 복원	트랩 전하 → V_{th} (수 V 창), 비파괴 읽기
쓰기	BL → 셀 충전, WL V_{PP} 부스트, ns	FN 터널링 ISPP 15~24 V, 수백 μ s~ms
지우기	없음(덮어쓰기)	블록 GIDL erase, 수 ms
읽기 마진	$\Delta V = \Delta V_{cell-C_s}/(C_s + C_{BL}) \approx 100$ mV vs SA 오프셋 30 mV	인접 V_{th} 분포 간격 0.3~0.5 V(TLC), σ 0.1 V 이하
유지	64 ms(85°C), refresh tREFI 3.9 μ s(DDR5)	수 년(40°C), 베이크로 가속(E_a 약 1.1 eV)

주제	DRAM 핵심	NAND 핵심
타이밍	tRCD·tRP 약 16 ns, tRAS 32, tWR 30, tRFC 295 ns(16 Gb)	tR 50 90 μ s(TLC), tPROG 0.5 1 ms, tBERS 2 5 ms
대표 불량	retention tail, VRT, row hammer, tWR/tRCD, 커패시터 쇼트·누설	V _{th} 분포 확대·shift, program/erase fail, 3종 disturb, retention, endurance
누설/열화 물리	subthreshold·GIDL·접합·유전체 누설의 합	터널 산화막 트랩 생성, 얇은 트랩 탈출, 측면 확산
구제	리던던시 + on-die ECC + PRAC/RFM	LDPC + read retry + soft read + 웨어 레벨링
공정 난제	HAR 커패시터(AR 50 100) 쓰러짐, 셀 Tr fA 누설, 열 예산	HAR 채널 홀(AR 60 100 이상) 프로파일, 층별 균일도, 응력, 데크 정렬
공정→특성	리세스 깊이→V _{th} ·I _{off} , 오버랩→GIDL, 홀 CD·ZAZ→C _s , pre-clean→R _c →tWR	홀 CD→층별 V _{th} , ONO 두께→속도·retention, W 채움→tR, GSL/SSL→erase-disturb
제품	DDR5, LPDDR5X, GDDR7, HBM3E/HBM4	TLC/QLC SSD, UFS, 엔터프라이즈
미래	4F ² VCT, 3D DRAM, IGZO/2T0C, HKMG 주변, 하이브리드 본딩	300 500단, 층 피치 축소(Mo WL), QLC/PLC, 웨이퍼 본딩, 극저온 에치
한 줄	빠르지만 새는 전하를 지키는 싸움	오래 가두지만 장벽이 상하는 전하를 관리하는 싸움

03. 반도체 공정 흐름: 8대 공정과 FEOL/MOL/BEOL

1. 한눈에 보기

1.1 왜 PE에게 중요한가

- PE(Product Engineering)는 완성된 칩의 전기적 특성·수율·신뢰성을 책임진다. 그런데 그 특성은 수백 개의 공정 스텝이 누적된 결과다. 흐름 전체를 모르면 “어느 스텝이 범인인가”를 좁힐 수 없다.
- 웨이퍼맵(wafer map) 위의 불량 패턴은 공정 장비의 물리적 흔적이다. 링(ring), 스캐너 샷(shot) 단위 반복, 척(chuck) 자국, 에지(edge) 집중 등은 각각 특정 공정을 지목한다. 이것을 읽는 능력이 PE 트러블슈팅의 출발점이다.
- PCM(Process Control Monitor)/WAT(Wafer Acceptance Test) 데이터와 EDS(Electrical Die Sorting) 결과를 연결하려면 각 PCM 파라미터가 어떤 공정 모듈에서 결정되는지 알아야 한다.
- 공정 변경(PCN, Process Change Notice) 평가, 신제품 램프업(ramp-up), 수율 개선 회의에서 PE는 공정 엔지니어와 같은 언어로 말해야 한다. 이 챗터가 그 공통 언어다.
- A!SK에서 “반도체 8대 공정을 설명하라”, “FEOL과 BEOL의 차이”, “DRAM과 NAND 공정의 차이”는 가장 기본적인 출제 빈도가 높은 문항이다.


1.2 핵심 키워드

용어	한 줄 정의
8대 공정	웨이퍼 제조, 산화, 포토, 식각, 증착·이온주입, 금속배선, EDS, 패키징으로 나눈 교육용 분류
FEOL(Front End Of Line)	트랜지스터(소자) 자체를 만드는 단계. 웰, 게이트, S/D까지
MOL(Middle Of Line)	소자와 배선을 잇는 컨택(contact)·로컬 인터커넥트 단계
BEOL(Back End Of Line)	금속 배선 층(M1 Mn)과 층간 절연막(ILD), 패드 형성 단계
단위공정(unit process)	하나의 장비에서 하나의 물리·화학 작용을 수행하는 최소 단위(예: 산화, 식각 1회)
모듈(module)	하나의 구조를 만들기 위해 단위공정을 묶은 것(예: STI 모듈, 게이트 모듈)
통합공정(process integration)	모듈들을 순서·호환성·열 이력을 고려해 하나의 완성 흐름으로 엮는 일
마스크 레이어(mask layer)	포토 노광에 사용되는 레티클 1장 = 패턴닝 1회. 메모리는 대략 수십 장
레시피(recipe)	장비가 한 스텝을 수행하기 위한 파라미터 집합(온도, 시간, 가스 유량, 파워 등)
로트(lot)	함께 처리되는 웨이퍼 묶음. 일반적으로 25장 1 FOUP
샷(shot)/필드(field)	스캐너가 1회 노광하는 영역. 최대 26 mm × 33 mm(ArF/EUV 풀필드)
PCM/WAT	스크라이브 라인(scribe line)에 만든 테스트 소자를 측정한 공정 모니터 데이터
SPC/APC/FDC	통계적 공정관리 / 자동 공정제어(run-to-run 보정) / 장비 센서 기반 이상 감지
Q-time	두 스텝 사이 허용 대기 시간. 초과 시 산화·오염·흡습으로 결함
웨이퍼맵 시그니처	불량 다이의 공간적 패턴. 공정 원인을 지목하는 지문

2. 기초

2.1 반도체 공정은 “반복되는 사이클”이다

집적회로는 층(layer)을 하나씩 쌓아 만든다. 한 층을 만드는 기본 사이클은 항상 같다.



- 증착(또는 산화)으로 막을 만든다.
- 포토로 감광막에 패턴을 그린다.
- 식각으로 패턴을 아래 막에 옮긴다.
- 세정하거나, 이온주입하거나, CMP로 평탄화한 뒤 다음 층으로 간다.

이 사이클이 DRAM에서 대략 40 60회, 3D NAND에서 대략 30 50회(마스크 레이어 수 기준) 반복된다. 각 사이클 안에도 세정, 계측, 검사가 끼어 있어 총 공정 스텝 수는 수백에서 1,000을 넘는다.

[핵심]

8대 공정은 “종류”의 분류이고, FEOL/MOL/BEOL은 “순서(시간)”의 분류다. 산화·포토·식각·증착은 FEOL에서도 BEOL에서도 반복 사용된다. 두 분류 축을 섞어 답하면 면접에서 감점이다.

2.2 용어: 레시피 / 런 / 로트 / 웨이퍼 / 샷 / 다이

용어	정의	대략 규모	PE 관점 의미
레시피(recipe)	장비가 1스텝을 수행하는 파라미터 집합	수십 수백 파라미터	레시피 변경 = 공정 변경. PCN 대상
런(run)	장비가 레시피를 1회 실행하는 단위(배치형은 여러 로트, 단일 웨이퍼형은 웨이퍼 1장)	배치 퍼니스 100 150장, 단일 웨이퍼 1장	런 단위 이상 = 특정 시간대 로트 묶음 불량
로트(lot)	함께 이동·처리되는 웨이퍼 묶음	25장(FOUP 1개), 스플릿 시 소량	수율 집계 기본 단위. lot-to-lot 산포 관리
웨이퍼(wafer)	300 mm 실리콘 기판 1장	두께 약 775 μm	wafer-to-wafer 산포, 웨이퍼맵 분석 단위
샷(shot)/필드(field)	스캐너 1회 노광 영역	최대 26 × 33 mm, 웨이퍼당 약 80 120샷	샷 반복 불량 = 레티클/노광 원인
다이(die)/칩(chip)	최종 잘려 나갈 개별 칩	DRAM 16 Gb 기준 대략 50 80 mm^2	수율 = 양품 다이/전체 다이
셀/비트	다이 안의 최소 기억 단위	16 Gb DRAM = 약 1.7×10^{10} 셀	단일 비트 불량은 리던던시로 구제

[예시]

300 mm 웨이퍼에 60 mm^2 DRAM 다이를 배치하면 유효 면적 약 70,000 mm^2 중 에지 손실을 감안해 대략 1,000개 안팎의 다이가 나온다. 1샷에 다이 12개가 들어가면 약 85샷이다. 특정 샷 위치에서 다이 12개가 함께 불량이면 즉시 “레티클 또는 노광 조건”을 의심한다.

2.3 단위공정 vs 모듈 vs 통합공정

```

Unit process  : Oxidation, Litho, Etch, CVD, Implant, CMP, Clean ...
      | grouped by structure
      v
Module        : STI module, Gate module, S/D module, Contact module,
               Capacitor module, Metal-1 module ...
      | ordered / thermally budgeted / interlocked

```


V
Integration : Full DRAM flow (1b nm), Full NAND flow (2xx-layer)

- 단위공정 엔지니어는 “내 장비에서 두께·CD·균일도를 스펙 안에 넣는다”에 집중한다.
- 모듈 엔지니어는 “STI가 원하는 깊이·프로파일·코너 형상으로 완성되는가”를 본다. 여러 장비를 가로지른다.
- 통합공정(integration) 엔지니어는 “앞 스텝의 열 이력이 뒤 스텝의 도펀트 확산을 망치지 않는가”, “이 재료가 뒤 세정액에 녹지 않는가” 같은 모듈 간 상호작용을 다룬다.
- PE는 이 셋의 결과물인 제품 특성을 보고 거꾸로 추적한다. 그래서 세 층위의 언어를 모두 알아야 한다.

[예시]

게이트 산화막 두께가 0.1 nm 얇아졌다(단위공정 변수). 그러면 V_t 가 약 10~20 mV 낮아지고 GIDL이 커진다(소자 특성). DRAM에서는 리텐션(retention) 꼬리(tail) 비트가 늘어 tREF 마진이 준다(제품 특성). PE는 tREF 마진 저하 → 리텐션 tail 증가 → GIDL → GOX 두께 순으로 거슬러 올라간다.

2.4 FEOL / MOL / BEOL 정의와 경계

구분	범위	핵심 재료	대표 온도	핵심 관심사
FEOL	웰, STI, 게이트, S/D 접합, 실리사이드 직전까지	Si, SiO ₂ , SiN, poly-Si, 고유전율막	700~1,100°C 허용	트랜지스터 성능(V_t , Ion, Ioff), 접합 누설
MOL	컨택 플러그, 로컬 인터넥트, 실리사이드, (DRAM) BLC-SNC·랜딩패드	W, TiN, Co, 실리사이드	대략 400~700°C	컨택 저항(Rc), 정렬, 쇼트
BEOL	M1 Mn 금속층, ILD/IMD, 비아, 패드, 패시베이션	Cu, Al, W, low-k SiOC, TaN	400°C 이하	RC 지연, EM(electromigration), 비아 오픈/쇼트

경계가 생기는 이유는 **열 예산(thermal budget)**이다. 금속(특히 Cu, Al)이 들어간 뒤에는 대략 400~450°C 이상으로 올릴 수 없다. 접합 확산이 재발하고, 금속이 Si로 스파이크(spike)하거나 응력으로 보이드(void)가 생기기 때문이다. 그래서 고온이 필요한 것은 모두 FEOL에서 끝낸다.

[주의]

메모리에서는 FEOL/BEOL 경계가 로직과 다르다. DRAM의 커패시터(capacitor)는 트랜지스터 위, 금속 아래에 있어 “MOL 후반 BEOL 초입”에 해당하고, 500~600°C 수준의 열 공정을 포함한다. 3D NAND는 셀 어레이(ONON 몰드, 채널) 자체가 FEOL 범주지만 로직의 트랜지스터와는 전혀 다른 구조다. “메모리는 셀 어레이 형성 단계가 FEOL의 핵심”이라고 답하면 정확하다.

2.5 마스크 레이어 수 · 공정 스텝 수 · 사이클 타임(대략 값)

항목	DRAM(1x 1b nm)	3D NAND(1xx 2xx단)	비고
마스크 레이어 수	대략 40~60장	대략 30~50장	NAND는 층수가 늘어도 마스크 수는 크게 늘지 않음(한 번에 적층)
EUV 레이어 수	1~5장 수준(세대별 증가)	0 소수(주변부/일부 적용 검토)	DRAM 액티브/BL/커패시터 홀 등
총 공정 스텝 수	대략 800~1,200	대략 600~1,000	계측·세정 포함
사이클 타임(공정 착수→EDS)	대략 2~3개월	대략 2~3개월	층수·재작업 여부에 따라 변동
레이어당 평균 스텝	대략 15~25	대략 15~25	코팅·노광·현상·검사·식각·세정·계측

사이클 타임이 2~3개월이라는 사실은 PE에게 중요하다. 오늘 EDS에서 발견한 불량은 2~3개월 전 공정의 결과다. 그 사이 공정 조건이 이미 바뀌어 있을 수 있어, 로트 이력(lot history) 추적이 필수다.

[예시]

스텝 수 감각: 마스크 레이어 50장 × 레이어당 약 20스텝(세정 2, 증착 2 3, 코팅 1, 노광 1, 현상 1, ADI 계측 1, 식각 1 2, 애싱 1, 세정 1, AEI 계측 1, 검사 1, 어닐/CMP 등)이면 대략 1,000스텝이다. 각 스텝이 평균 1 2시간 대기·처리를 차지하면 순수 공정 시간만 6 10주가 된다. **[주의]** “8대 공정”은 교육·설명용 분류다. 실제 Fab 조직은 포토, 식각, 확산(산화·어닐·LPCVD), 박막(CVD/ALD/PVD), 임플란트, CMP, 세정, 계측, 그리고 EDS(테스트)와 PE로 나뉘는 경우가 많다. 이온주입이 “증착”과 한 묶음으로 소개되는 것도 편의상이다. 면접에서는 “8대 공정은 이런 분류이고, 실제로는 세정·CMP·계측이 별도로 큰 비중을 차지한다”고 덧붙이면 현상 이해도가 드러난다.

2.5.1 세정과 CMP가 8대 공정에 없는 이유와 실제 비중

- 세정(cleaning)은 전체 스텝의 대략 20 30%를 차지한다. 모든 증착·식각·포토 전후에 들어간다. RCA 세정(SC-1: $\text{NH}_4\text{OH}/\text{H}_2\text{O}_2$, SC-2: $\text{HCl}/\text{H}_2\text{O}_2$), DHF(희석 HF), 오존수, 스핀 단일 웨이퍼 세정이 대표다.
- CMP(chemical mechanical polishing)는 STI, ILD, W 플러그, Cu 배선, poly 등 평탄화가 필요한 곳마다 들어간다. DRAM 한 흐름에 대략 10회 안팎.
- PE 관점: 세정 불량은 랜덤 파티클·금속 오염(리텐션 tail), CMP 불량은 스크래치(선형 맵)·디싱(저항 편차)·잔류(쇼트)로 나타난다. 두 공정은 “보이지 않지만 가장 자주 범인”이다.

2.5.2 수율의 종류


수율	정의	대략 수준(성숙 제품)	주로 책임지는 조직
라인 수율(line yield)	공정 착수 웨이퍼 중 EDS까지 스크랩 없이 도달한 비율	95 99%	공정·장비
다이 수율(die/EDS yield)	EDS에서 양품 판정된 다이 비율(리퍼 어 후)	제품·세대별 상이, 성숙 시 90% 이상 목표	PE·공정·설계
패키지/어셈블리 수율	패키징 공정 손실 제외 비율	99% 내외	패키징
최종 테스트 수율	패키지 테스트 통과 비율	95 99%	PE(테스트)·패키징
누적 수율	위 네 항목의 곱	-	전체

[예시]

라인 97% × 다이 88% × 패키지 99% × 최종 97% ≈ 82%. 다이 수율 1%p 개선이 누적 수율에 거의 1%p로 반영되므로, 대량 생산 제품에서 PE의 1%p는 월 수만 개 칩에 해당한다.

2.6 전체 흐름 ASCII 도식

```
[Wafer Mfg]  Ingot -> Slice -> Polish -> (Epi) -> Bare wafer
      |
      v
+-----+
| FEOL                                         |
| Well implant -> STI (oxide/litho/etch/fill/CMP) |
| -> Gate stack (GOX / poly or metal) -> Gate pattern |
| -> S/D implant + anneal (RTA)                |
| [DRAM: buried gate BCAT] [NAND: peri CMOS, source plate] |
+-----+
      |
      v
+-----+
| MOL                                         |
| Contact (BLC, SNC), Bit line, Landing pad, Silicide |
| [DRAM: capacitor module here] [NAND: cell array, staircase, |
```



3. 공정/기술 상세

3.1 8대 공정 1페이지 요약

3.1.1 웨이퍼 제조(Wafer Manufacturing)

- **목적:** 결함이 극히 적은 단결정 실리콘 기판을 만든다. 모든 소자의 바탕이다.
- **핵심 장비:** CZ(Czochralski) 성장로, 와이어 소(wire saw), 래핑/에지 그라인딩 장비, DSP(double side polishing), CMP, 에피(epi) 반응기, 표면 검사기(LLS, laser light scattering).
- **핵심 변수:** 인상 속도(pull rate)-온도 구배(v/G), 산소 농도(대략 10 14 ppma), 저항률(p형 붕소 도핑, 대략 1 20 Ω -cm), 결정 방향(100), TTV(total thickness variation, 대략 1 μ m 이하), 표면 파티클(LLS 수), 금속 오염(10^{10} atoms/cm² 이하).
- **대표 결함:** COP(crystal originated particle), OSF(oxidation induced stacking fault) 링, BMD(bulk micro defect) 부족/과다, 슬립(slip), 스크래치, 에지 칩핑, 금속 오염.
- **PE 관점 포인트:** 웨이퍼 결함은 링 형태 웨이퍼맵(OSF ring)으로 나타나기 쉽다. DRAM 리텐션 tail이 특정 공급사·특정 잉곳 위치(seed/tail end) 웨이퍼에 몰리면 기판 원인이다. 상세는 04장.

3.1.2 산화(Oxidation)

- **목적:** Si 표면에 SiO₂ 절연막을 성장시킨다. 게이트 절연, 패드(pad) 산화막, STI 라이너(liner), 터널(tunnel) 산화막, 희생(sacrificial) 막.
- **핵심 장비:** 수평/수직 퍼니스(furnace, 배치 100 150장), RTP(rapid thermal processing, 단일 웨이퍼), ISSG(in-situ steam generation) 챔버, 플라즈마/라디칼 산화 챔버.
- **핵심 변수:** 온도(800 1,100°C), 시간, 분위기(dry O₂ / wet H₂O / ISSG H₂+O₂), 압력, 웨이퍼 배치 위치(top/center/bottom), 전처리 세정 상태.
- **대표 결함:** 두께 불균일(center/edge, 배치 위치), 핀홀(pinhole), 계면 트랩(D_it), 금속 오염에 의한 breakdown 저하, STI 코너 thinning, OSF.
- **PE 관점 포인트:** GOX 두께 ± 0.1 nm는 PCM의 C_{ox}/V_t/I_g에 즉시 반영된다. 배치 퍼니스 위치별 두께 차는 “로트 내 웨이퍼 번호(슬롯) 의존 수율 차”로 나타난다. 상세는 04장.

3.1.3 포토리소그래피(Photolithography)

- **목적:** 마스크(레티클) 패턴을 웨이퍼 위 감광막(PR, photoresist)에 전사한다. 소자의 치수(CD)와 위치(오버레이)를 결정한다.
- **핵심 장비:** 트랙(track: coat/bake/develop), 스캐너(ArF immersion, EUV), CD-SEM, 오버레이 계측기, 레티클 검사기.
- **핵심 변수:** 도즈(dose), 포커스(focus), PEB 온도, 현상 시간, NA, 조명 조건, 오버레이, PR 두께, BARC 반사도.

- **대표 결함:** CD 시프트, 오버레이 excursion, 브리징(bridging), 라인 붕괴(collapse), 스컴(scum), stochastic 결함(EUV), 핫스팟, 레티클 헤이즈(haze).
- **PE 관점 포인트:** 샷 단위로 반복되는 웨이퍼맵 = 포토(레티클/렌즈) 원인. CD 시프트는 Vt/Ion /누설의 로트 간 시프트로 나타난다. 상세는 05장.

3.1.4 식각(Etch)

- **목적:** PR/하드마스크 패턴을 아래 막(산화막, 질화막, poly, 금속)에 옮긴다. 홀·트렌치·라인을 만든다.
- **핵심 장비:** 플라즈마 식각기(CCP, ICP), HAR(high aspect ratio) 전용 식각기, 습식 벤치(wet bench), 애싱(ashing) 장비.
- **핵심 변수:** 가스 조성(CF_4 , CHF_3 , C_4F_8 , HBr , Cl_2 등), 소스/바이어스 파워, 압력, 온도(정전적), 시간/EPD(end point detection), 선택비(selectivity).
- **대표 결함:** CD 편차, 프로파일(bowing, tapering, twisting), 언더컷, 잔류물(residue), 마이크로 로딩(micro-loading), 하부막 손상(punch-through), 스트라이에이션(striation), 차징 손상.
- **PE 관점 포인트:** 챔버 매칭 불량 = "특정 챔버 처리 로트만 수율 저하". HAR 식각의 twisting/bowing은 DRAM 커패시터 브리지, NAND channel hole 쇼트로 이어져 비트라인/워드라인 패일 패턴으로 나타난다.

3.1.5 증착(Deposition)과 이온주입(Ion Implantation)

- **목적:** 증착은 절연막·도체막·반도체막을 쌓는다. 이온주입은 도펀트(B, P, As 등)를 원하는 깊이·농도로 주입한다.
- **핵심 장비:** CVD(LPCVD, PECVD), ALD(thermal/plasma), PVD(스퍼터), 에피 반응기, 이온 임플란터(고전류/중전류/고에너지), RTA/스파이크 어닐/레이저 어닐.
- **핵심 변수:** 증착 – 온도, 압력, 전구체 유량, 플라즈마 파워, 두께·조성·응력·컨포멀리티(conformality). 이온주입 – 에너지(keV), 도즈(atoms/cm²), 틸트/트위스트, 빔 전류, 어닐 조건.
- **대표 결함:** 증착 – 두께 불균일, 파티클, 보이드/심(seam), 응력 균열, 스텝 커버리지 불량, 조성 편차. 이온주입 – 도즈 오차, 채널링, 섀도잉(shadowing), 잔류 결함, 도펀트 손실.
- **PE 관점 포인트:** 웰/채널 이온주입 도즈 오차는 Vt 전체 시프트로 나타난다. ALD 두께 불균일은 커패시터 C_s 산포 → 리텐션 산포로 이어진다. NAND ONON 두께 편차는 층별(WL별) Vt 산포를 만든다.

3.1.6 금속배선(Metallization)

- **목적:** 소자들을 전기적으로 연결한다. 콘택·비아·라인·패드. 저항과 커패시턴스(RC)를 낮게, 신뢰성(EM, SM)을 높게.
- **핵심 장비:** PVD(배리어/시드), ECP(전기도금, Cu), CVD-W, ALD-TiN, 금속 CMP, 어닐.
- **핵심 변수:** 배리어 두께, 시드 연속성, 도금 전류 프로파일, 갭필(gap fill), CMP 제거량/디싱(dishing)/에로전(erosion), 어닐 온도.
- **대표 결함:** 비아 오픈(open), 보이드, 쇼트(잔류 금속, CMP 미완), 힐록(hillock), EM 보이드, 디싱, 스크래치.
- **PE 관점 포인트:** 콘택 저항 증가는 $tRCD/tAA$ 등 타이밍 마진 저하로, 비아 오픈은 특정 어드레스의 기능 불량으로 나타난다. 웨이퍼맵에서 CMP 스크래치는 나선형/선형 흔적으로 보인다.

3.1.7 EDS(Electrical Die Sorting)

- **목적:** 웨이퍼 상태에서 모든 다이를 전기적으로 테스트해 양/불량을 판정하고, 리페어(redundancy repair)로 구제된 뒤 최종 맵을 만든다.
- **핵심 장비:** 프로버(prober), 테스트 헤드/테스터(메모리 전용), 프로브 카드(probe card), 레이저/e-fuse 리페어 장비, 번인(burn-in) 보드(WBI, wafer burn-in).
- **핵심 변수:** 테스트 온도(고온/저온), 전압 코너, 테스트 패턴(march, checkerboard, retention 등), 테스트 시간, 리페어 알고리즘, 프로브 접촉 저항.
- **대표 결함(테스트 관점):** 단일 비트/멀티 비트, 로우/컬럼 패일, 블록 패일, 리텐션 패일, 타이밍 패일($tRCD$, tWR), 누설 전류(IDD) 패일, 오픈/쇼트(DC 테스트), 프로브 마크 불량.
- **PE 관점 포인트:** EDS는 PE의 주 무대다. 패일 비트 맵(FBM, fail bit map)의 패턴(로우/컬럼/블록/랜덤)과 웨이퍼맵 시그니처를 합쳐 공정 원인을 추적한다. 테스트 프로그램 최적화(시간 단축, 오버킬/언더킬 방지)도 PE 몫이다.

3.1.8 패키징(Packaging)과 최종 테스트

- **목적:** 다이를 보호하고 외부와 연결한다. HBM에서는 TSV(through silicon via)와 적층 본딩까지 포함.
- **핵심 장비:** 백그라인더, 다이서(blade/laser/plasma), 다이 어태치, 와이어 본더/플립칩 본더, TC(thermo-compression) 본더, 하이브리드 본더, 몰딩, 볼 마운트, 최종 테스터, 번인 챔버.
- **핵심 변수:** 웨이퍼 두께(HBM 코어 다이 대략 30 50 μm), TSV 지름/피치(대략 5 10 μm / 40 50 μm 급), 뱀프 높이 균일도, 본딩 온도/압력/시간, 언더필/몰드 보이드, 워피지(warpage).
- **대표 결함:** 크랙, 칩핑, 딜라미네이션(delamination), 뱀프 미접합/브리지, TSV 보이드, 몰드 보이드, 워피지에 의한 접합 불량, 습기 침투.
- **PE 관점 포인트:** 웨이퍼 테스트에서 양품이었던 다이가 패키지 테스트에서 불량인 되는 비율(패키지 수율 손실)을 분석한다. HBM은 적층 다이 중 하나가 불량이면 스택 전체가 손실이라 KGSD(known good stacked die) 확보가 핵심이다.

3.2 DRAM 공정 흐름 단계별

DRAM 셀은 1T1C(트랜지스터 1개 + 커패시터 1개)이며, 현재 주류는 6F² 레이아웃, BCAT(buried channel array transistor), 실린더형 고종횡비 커패시터다.

Top view (6F2 active, tilted)	Cross section (simplified)
<pre> / / / / / <- active islands / / / / / (tilted) ===== WL(BCAT) ===== <- buried / / / / / ===== WL(BCAT) ===== BL BL BL <- bit lines </pre>	<pre> +-----+ +-----+ Cap Cap (HAR) (HAR) +-----+ +-----+ LP LP --BL--+-----+--BL-- SNC BLC SNC -----+-----+----- Si [BG WL] S/D [BG WL] Si </pre>

단계	주요 스텝	목적	핵심 변수	PE 관점 연결
1. 웰/STI	패드 산화, SiN 증착, 액티브 포토(EUV/SAQP), STI 식각, 라이너 산화, 갭필(HDP/SOD), CMP, 웰 이온주입	셀-주변부 액티브 정의, 소자 격리	STI 깊이(대략 200 300 nm), 라이너 두께, 갭필 보이드, 액티브 CD/LER	액티브 CD → 셀 트랜지스터 폭 → 구동 전류·리텐션 산포
2. Buried Gate(BCAT)	게이트 트렌치 포토/식각, 게이트 산화(GOX), TiN/W 게이트 매립, 리세스(recess) 식각, 캡핑 SiN	워드라인을 기판 속에 매립하여 단채널 효과 억제·BL과 커플링 감소	트렌치 깊이, GOX 두께, 금속 리세스 깊이, 워크펄선	GOX ↔ GIDL/VRT/row hammer; 리세스 깊이 ↔ Vt, 패싱 게이트 효과
3. S/D	S/D 이온주입(셀은 저농도, 주변부는 고농도), 어닐	셀 접합 형성. 낮은 접합 누설이 목표	도즈, 에너지, 어닐 온도(접합 깊이)	접합 누설 ↔ 리텐션 tail 비트
4. BLC / BL	비트라인 콘택(BLC) 포토·식각·poly 매립, BL 스택(poly/TiN/W/SiN) 증착·포토(SADP)·식각, BL 스페이서(SiN/air gap)	셀 접합을 비트라인에 연결	BLC 정렬(오버레이), BL CD, 스페이서 두께, BL 저항	BL 저항·커패시턴스 → tRCD, 센싱 마진; BLC 미정렬 → 콘택 저항 산포
5. SNC / 랜딩패드	스토리지 노드 콘택(SNC) 셀프얼라인 식각·poly 매립, 랜딩패드(LP) W 증착·포토·식각, 절연	셀 접합의 다른 쪽을 커패시터로 연결	SNC 오픈 여부, 콘택 저항, LP 오버레이	SNC 오픈/저항 ↔ tWR, 셀 쓰기 패일; LP 쇼트 ↔ 인접 비트 커플링
6. 커패시터	몰드 산화막 증착(수 μm), 서포터 SiN, 홀 포토(EUV 또는	셀 커패시턴스(대략 10 fF 내외) 확보	홀 CD/깊이, twisting, 유전막 두께·조성, 결정화 어닐, 서포터 형상	Cs ↔ 센싱 마진·리텐션; 홀 브리지 ↔ 인접

단계	주요 스텝	목적	핵심 변수	PE 관점 연결
	SAQP)-HAR 식각(AR 대략 40 60), 하부전극 TiN ALD, 몰드 제거 (wet), 고유전율 유전막 (ZrO ₂ /Al ₂ O ₃ 계열 ALD, 물리 두께 대략 5 7 nm), 상부전극 TiN/SiGe			비트 쇼트(twin bit fail); 유전막 누설 ↔ 리텐션
7. 메탈(BEOL)	상부전극 위 ILD, 메탈 콘택, M1(W 또는 Al/Cu), M2 M3, 패드, 패시베이션	주변부 회로 배선과 외부 연결	비아 저항, 라인 저항, 캡필, 패시베이션 핀홀	타이밍 마진, IDD, ESD/신뢰성


[예시]

셀 면적 감각: 6F²에서 F(최소 피치의 절반 피치)가 대략 15 nm면 셀 면적 $6 \times 15^2 = 1,350 \text{ nm}^2$ 다. 16 Gb 다이의 셀 어레이 면적은 약 $1.7 \times 10^{10} \times 1,350 \text{ nm}^2 \approx 23 \text{ mm}^2$ 이고, 여기에 주변 회로와 스페어를 더해 다이가 완성된다. 커패시터는 이 1,350 nm² 안에서 10 fF를 확보해야 하므로 높이 1 μm 이상, 종횡비 수십 배의 실린더가 필연이다. **[핵심]** DRAM 흐름의 두 축은 “매립 게이트(BCAT)로 트랜지스터를 기판 아래로 보낸 것”과 “커패시터를 위로 높이 세운 것”이다. 전자는 누설(GIDL, 패싱 게이트)과 row hammer, 후자는 Cs-HAR 식각·유전막 누설이 제품 특성으로 이어지는 통로다. **[면접]** “DRAM 공정 흐름을 설명하라”에 대한 30초 스크립트: “DRAM은 1T1C 셀을 만드는 공정입니다. 순서는 STI로 액티브를 나누고, 워드라인을 기판에 매립하는 BCAT을 형성한 뒤, S/D 접합을 만들고, 비트라인 콘택과 비트라인, 스토리지 노드 콘택과 랜딩패드를 만든 다음, 그 위에 종횡비 수십 배의 실린더 커패시터를 세우고, 마지막에 금속 배선을 합니다. PE 관점에서 가장 주의하는 곳은 게이트 산화막과 접합(리텐션-GIDL), 커패시터 홀(브리지-Cs 산포), 콘택 저항(tWR/tRCD)입니다.”

3.3 3D NAND 공정 흐름 단계별

3D NAND는 게이트(워드라인)를 수십 수백 층 쌓고, 그 층을 수직으로 관통하는 채널 홀에 CTF(charge trap flash) 셀을 만든다. 게이트 재료를 나중에 교체하는 “replacement gate(gate-last)” 방식이 주류다.

Cross section (simplified, replacement gate CTF)



단계	주요 스텝	목적	핵심 변수	PE 관점 연결
1. Peri/CMOS	주변 회로 트랜지스터 (페이지 버퍼, 디코더, 차지펌프) 형성. CUA(CMOS under array)/PUC(peri under cell) 구조면 어레이 아래에 먼저 형성	로직 기능	일반 CMOS 변수 + 이후 셀 공정 열 이력 견딜 것	주변부 V_t 시프트 → 페이지 버퍼 센싱 오차, 펌프 효율 저하
2. Source	공통 소스 플레이트(n+ poly 또는 기판 n+), 희생층	셀 스트링의 소스 연결	도핑 농도, 두께, 평탄도	소스 저항 ↔ 읽기 전류·GIDL 이레이즈 특성
3. ONON 몰드 적층	SiO_2/SiN 교대 증착 (PECVD) 수십 수백 층 (총 두께 수 μm 10 μm 이상), 층당 각 대략 20 30 nm	나중에 SiN을 W로 바꿀 몰드	층별 두께 균일도(웨이퍼 내·층 간), 응력 (bow), 파티클	층 두께 편차 → WL별 V_t -프로그램 속도 차; 응력 → 오버레이 오차
4. Channel hole	하드마스크(a-C 등) 증착, 홀 포토, HAR 식각 (AR 대략 60 100 이상, 지름 대략 100 nm 내외)	셀이 형성될 수직 홀	CD(top/bottom), 프로파일(bowing, tilt), 식각 정지 위치	top/bottom CD 차 → 상하층 셀 특성 차; tilt → 인접 홀 쇼트
5. ONO/채널	블로킹 산화막(Al_2O_3 포함 가능) → 트랩 SiN → 터널 산화막 → poly-Si 채널(마크로닉 채널, 두께 대략 5 10 nm) → 코어 산화막 매립	CTF 셀 형성	각 층 두께(ALD), 채널 poly 결정립-두께, 계면 품질	터널 옥사이드 ↔ endurance/retention; 채널 poly 결정립 ↔ 셀 전류-RTN
6. Staircase	계단형 식각: 마스크 트림(trim) 반복으로 각 층 끝을 노출	각 WL에 콘택을 내릴 자리	트림량 균일도, 계단 폭, 스텝 카운트	계단 오버식각 → WL 콘택 관통(short to below)
7. Slit(WL cut)	어레이를 블록 단위로 절단하는 깊은 트렌치 식각	몰드 교체 통로·블록 격리·소스 콘택	slit CD, 깊이, 힘	slit 힘 → 홀과 근접 → 쇼트
8. SiN 제거 / Replacement gate	slit 통해 SiN wet 제거 (핫 인산), 블로킹 막·TiN 배리어-W CVD로 게이트 채움, slit 내 W 분리 식각	진짜 워드라인 형성	SiN 잔류, W 갭필 보이드, W 분리	W 보이드 → WL 저항 증가 → 프로그램/리드 타이밍; 잔류 SiN → 층 간 커플링
9. 콘택	WL 콘택(계단 위), 스트링 셀렉트/드레인 콘택, 주변부 콘택(깊이 다양)	각 층 회로 연결	HAR 콘택 오픈, 관통 방지, 정렬	콘택 오픈 → WL/블록 페일
10. BL/메탈	비트라인(SADP 등), 상부 메탈, 패드	외부 연결	BL CD/저항, 비아	비트라인 저항 → 센싱 속도
11. (PUC/본딩)	웨이퍼 본딩 방식이면 셀 어레이 웨이퍼와 페리 웨이퍼를 별도 제작 후 하이브리드 본딩 (Cu-Cu)	셀 어레이 열 공정과 페리 성능 분리	본딩 정렬(대략 100 nm 급), 보이드, Cu 패드 리세스	본딩 미접합 → 블록/플레인 단위 페일

[핵심]

3D NAND의 층수는 마스크를 늘리지 않고 “ONON 증착 횟수”로 늘어난다. 대신 채널 홀 HAR 식각과 SiN→W 교체가 어려워진다. 층수가 2xx단을 넘으면 몰드를 두 번 이상 나눠 쌓고 홀을 나눠 뚫는 멀티 스택(multi-stack, 예: 2-stack, 3-stack)이 필요해지고, 스택 경계에서 홀 정렬 오차가 새 불량 원인이 된다. **[면접]** “3D

NAND 공정 흐름"에 대한 45초 스크립트: "3D NAND는 산화막과 질화막을 교대로 수백 층 쌓은 몰드에 수직 채널 홀을 뚫고, 홀 안쪽에 블로킹 산화막·트랩 질화막·터널 산화막·폴리 채널을 차례로 넣어 CTF 셀 스트링을 만듭니다. 이후 계단(staircase)으로 각 층에 콘택 자리를 만들고, slit을 뚫어 질화막을 제거한 자리에 텅스텐을 채워 워드라인을 완성하는 replacement gate 방식이 주류입니다. 마지막에 콘택·비트라인·메탈을 형성하며, 최근에는 페리를 어레이 아래에 두거나 별도 웨이퍼로 만들어 본딩합니다. PE 관점에서는 채널 홀 상하 CD 차에 따른 층별 Vt 산포, 터널 산화막 품질에 따른 endurance/retention, W 갭필에 따른 WL 저항을 가장 주의합니다."

3.4 Fab 운영 기초

3.4.1 클린룸 클래스

등급	0.1 μm 이상 입자 수 (개/ft³, FED-STD-209E)	ISO 14644-1 대응	용도
Class 1	1	ISO 3	노광·식각 등 핵심 베이(bay), 미니엔바이런먼트 내부
Class 10	10	ISO 4	일반 공정 구역
Class 100	100	ISO 5	서비스 구역, 일부 후공정
Class 1000	1,000	ISO 6	유틸리티, 패키징 일부

현대 300 mm Fab은 "볼룸(ballroom)" 자체는 Class 100 1000 수준으로 유지하고, 웨이퍼가 노출되는 공간을 FOUP과 장비 내부 미니엔바이런먼트(Class 1 이하)로 좁힌다. 사람의 출입이 가장 큰 오염원이라 자동화가 큰 청정도다.

3.4.2 FOUP / AMHS

- FOUP(front opening unified pod): 25장 수용 밀폐 캐리어. 내부를 N₂ 퍼지해 흡습·산화·AMC(airborne molecular contamination)를 막는다.
- AMHS(automated material handling system): 천장 OHT(overhead hoist transport) 차량이 FOUP을 장비 로드포트와 스톡어(stocker) 사이로 운반한다. 대형 Fab은 수천 대 OHT가 시간당 수만 회 이송을 처리한다.
- 로드포트에서 FOUP 도어가 열리고 로봇이 웨이퍼를 꺼낸다. 이때 노출 시간과 환경이 Q-time 관리 대상이다.

3.4.3 인라인 계측·검사

구분	목적	대표 장비	샘플링 예시
계측(metrology)	두께, CD, 오버레이, 저항, 응력 등 수치 측정	엘립소미터, CD-SEM, OCD, 오버레이 계측기, 4-point probe, XRF	로트당 1 3장, 웨이퍼당 9 49점
결함 검사(inspection)	파티클·패턴 결함 위치와 수	광학 검사기(brightfield/darkfield), e-beam 검사기	로트당 1 2장, 핵심 레이어
리뷰(review)	검출 결함의 형상 확인·분류	SEM 리뷰, EDX	검출 결함 중 샘플
전기 모니터	PCM/WAT	파라메트릭 테스터	웨이퍼당 5 13사이트

계측 데이터는 SPC 차트에 실시간 기록되고, 규격 이탈(OOS, out of spec) 또는 관리 이탈(OOC, out of control) 시 로트를 홀드(hold)한다.

3.4.4 SPC / APC / FDC

항목	정의	예시	PE 활용
SPC(statistical process control)	계측값의 평균·산포를 관리도(X-bar, R, EWMA)로 감시. UCL/LCL 이탈 시 알람	GOX 두께 목표 5.0 nm, UCL 5.15, LCL 4.85	수율 저하 시점과 SPC 이상 시점 대조

항목	정의	예시	PE 활용
APC(advanced process control)	앞 스텝 계측 결과로 다음 로트 레시피를 자동 보정(run-to-run, feed-forward/back)	식각 전 PR CD가 +1 nm면 식각 시간 +0.5 s 보정	APC 보정 한계 초과 = 근본 변화 신호
FDC(fault detection & classification)	장비 센서(RF 파워, 압력, 온도, 가스 유량, OES) 시계열을 모델과 비교해 이상 감지	식각 챔버 반사 파워 스파이크 → 로트 자동 홀드	특정 챔버 로트 불량 시 FDC 로그 조회
R2R/W2W 제어	로트 간/웨이퍼 간 보정 세밀화	CMP 제거량을 웨이퍼별 두께로 보정	W2W 산포 축소 여부 확인

[주의]

APC가 잘 작동하는 Fab에서는 공정 문제가 "계측값"에는 보이지 않고 "보정량(offset) 추세"에 먼저 보인다. 수율 이상 분석 시 계측값만 보지 말고 APC 보정량 추세를 함께 봐야 한다.

3.4.5 WAT / PCM

PCM은 스크라이브 라인(다이 사이 약 60 100 μm 폭)에 심은 테스트 소자(TEG, test element group)를 웨이퍼 공정 완료 후 측정한 데이터다. 웨이퍼당 5 13사이트(center, edge 4 8방향 등)에서 측정한다. 다이 기능 테스트(EDS) 전에 "공정이 목표대로 됐는가"를 소자 수준에서 확인하는 관문이다.

PCM 파라미터 예시	측정 대상	결정 공정	규격 예시(대략)	벗어날 때 제품 영향
Vt (NMOS/PMOS, 셀 Tr)	문턱전압	GOX, 채널 도핑, 게이트 CD, 워크퍼션	목표 ± 30 50 mV	스피드/누설/리텐션
Ion, Ioff	구동/오프 전류	게이트 CD, S/D, GOX	Ioff 수 pA nA/ μm	스피드, IDD 스탠바이
Tox / C_ox	게이트 산화막 두께	산화	± 2 3%	Vt, GIDL, TDDB
Rs (poly, W, Cu, 액티브)	시트 저항	증착 두께, 도핑, CMP	$\pm 10\%$	RC 지연, 타이밍
Rc (컨택/비아 저항)	단일 컨택 및 체인 저항	컨택 식각, 세정, 배리어	체인 저항 $\pm 15\%$	tRCD/tWR, 오픈
접합 누설	n+/p, p+/n 누설	S/D 임플란트, 어닐, STI	fA pA/ μm^2	리텐션, 스탠바이 전류
BV (접합/GOX)	항복 전압	도핑 프로파일, GOX 품질	GOX: 대략 10 MV/cm 급	신뢰성, 번인 페일
Cs (셀 커패시턴스 TEG)	커패시턴스	커패시터 모듈	대략 10 fF 내외 $\pm 5\%$	센싱 마진, 리텐션
격리 누설 / STI 누설	인접 액티브 사이	STI 깊이, 라이너	pA 수준	셀 간 간섭, 누설
오버레이 전기 측정 (Kelvin)	컨택 미정렬	포토 오버레이	$\pm$ 수 nm 등가	컨택 저항 산포

3.4.6 Q-time(Queue time)

- 정의: 스텝 A 완료 후 스텝 B 착수까지 허용되는 최대 대기 시간.
- 대표 사례: 세정 후 게이트 산화 전(자연 산화막 성장, 대략 수 시간 이내), HF 세정 후 에피/실리사이드 전, Cu CMP 후 캡핑막 전(Cu 산화), 포토 코팅 후 노광 전(PEB 지연 CAR 산 확산), 몰드 제거 후 유전막 증착 전(TiN 산화), W 증착 후 다음 스텝(불소 잔류).
- 초과 시 조치: 재세정(rework 가능 스텝) 또는 스크랩(불가 스텝). PE는 Q-time 초과 이력이 있는 로트를 EDS 데이터에서 별도 표기해 상관을 본다.

3.4.7 로트 split / DOE

- Split lot: 한 로트(25장)를 두 개 이상 조건으로 나눠 처리(예: 12장 기존 조건, 13장 신조건). 같은 로트라 다른 스텝 조건이 동일해 순수 효과를 본다.

- DOE(design of experiments): 두 개 이상 변수를 조합(full factorial, Taguchi, RSM)해 최적점과 교호작용을 찾는다. 예: GOX 온도 2수준 × S/D 도즈 2수준 = 4조건, 웨이퍼 6장씩.
- PE 역할: split 조건별 PCM-EDS-신뢰성(변인, HTOL 샘플) 비교 분석, 통계 유의성(t-test, ANOVA) 판단, 채택/각 의견 제시.

3.4.8 로트 이력과 데이터 시스템

시스템	담고 있는 것	PE가 쓰는 방식
MES(manufacturing execution system)	로트별 스텝 순서, 착수/완료 시각, 장비·챔버 ID, 레시피 버전, 홀드 이력, Q-time	불량 로트의 공통 장비/시간대 찾기 (commonality analysis)
계측 DB / SPC 서버	인라인 두께·CD·오버레이·파티클 값, 관리도 이탈 이력	계측값 vs 수율 상관, 시점 대조
FDC 서버	장비 센서 시계열, 이상 스코어	특정 챔버 로트 불량 시 센서 이상 확인
PCM/WAT DB	웨이퍼·사이트별 소자 파라미터	PCM-EDS 상관, 규격 재설정
EDS/YMS(yield management system)	다이별 빈, FBM, 웨이퍼맵, 리페어 정보	수율 추세, 맵 시그니처 분류, 패일 패턴 통계
신뢰성 DB	변인, HTOL, HTS, 필드 리턴	공정 조건 ↔ 장기 신뢰성 연결

Commonality analysis 예시: 수율 저하 로트 12개와 정상 로트 40개의 스텝별 장비 ID를 비교해, 특정 스텝에서 저하 로트 12개 중 11개가 챔버 B를 지났고 정상 로트는 40개 중 8개만 지났다면 챔버 B가 1순위 용의자다. 통계적으로는 카이제곱 검정이나 피셔 정확검정으로 유의성을 본다.

[면접]

“수율 저하가 발생했을 때 PE로서 첫 30분에 무엇을 하겠는가”: “먼저 EDS 웨이퍼맵과 FBM을 열어 패턴을 분류합니다. 웨이퍼 좌표 패턴이면 장비 균일도, 필드 반복이면 레티클, 랜덤이면 파티클이나 Q-time을 우선 의심합니다. 동시에 MES에서 불량 로트의 공통 장비·시간대를 뽑는 commonality analysis를 돌리고, PCM 파라미터 중 시프트된 항목을 확인합니다. 이 세 가지를 교차하면 대개 1 2개 모듈로 범위가 좁혀지고, 그 다음 해당 모듈 계측 맵과 FDC 로그로 검증에 들어갑니다.” **[예시]** GOX 두께 5.0 → 4.8 nm 변경 split. PCM: 셀 Vt -25 mV, Ig 1.5배. EDS: 리텐션 tail 비트 15% 증가, 스피드 빈(bin) 상위 등급 8% 증가. 결론: 스피드 이득은 있지만 리텐션 tail 악화가 tREF 마진을 침범해 기각. 대안으로 GOX 유지 + 게이트 워크퍼션 조정 DOE 제안.

3.5 공정별 핵심 변수 총람표

공정	핵심 변수	계측	대표 결함	제품 영향
웨이퍼 제조	v/G, 산소 농도, 저항률, TTV, 파티클	LLS, 저항률 4PP, FTIR(산소), 평탄도	COP, OSF 링, 슬립	리텐션 링 패턴, GOI 저하
산화	온도, 시간, 분위기, 압력, 슬롯 위치	엘립소미터, C-V, TEM	두께 불균일, 핀홀, D_it	Vt, GIDL, TDDb, 리텐션
포토	도즈, 포커스, 오버레이, PEB, 조명	CD-SEM, OCD, 오버레이, 검사기	CD 시프트, 브리지, 오버레이	Vt/Ion 시프트, 콘택 저항, 쇼트
식각	가스, 파워, 압력, 온도, 시간/EPD	CD-SEM, 단면 TEM/SEM, OCD	프로파일, 잔류물, 관통	홀 브리지(쇼트), 콘택 오픈
CVD/ALD	온도, 압력, 유량, 플라스마, 사이클 수	엘립소미터, XRF, 응력 측정, 파티클	두께 불균일, 보이드, 파티클	Cs 산포, WL 저항, 층별 Vt
PVD/ECP	파워, 압력, 타겟 수명, 도금 전류	4PP, XRF, 단면	시드 불연속, 보이드	비아 오픈, EM
이온주입	에너지, 도즈, 틸트, 어닐	4PP, SIMS, 열파(thermawave)	도즈 오차, 채널링, 새도잉	Vt 시프트, 접합 누설
CMP	압력, 슬러리, 패드 수명, 시간	두께, 프로파일, 검사기	디싱, 에로전, 스크래치, 잔류	쇼트, 저항 편차, 후속 포커스 오차

공정	핵심 변수	계측	대표 결함	제품 영향
세정	화학액 농도, 온도, 시간, 건조	파티클, TXRF(금속), 접촉 각	파티클, 워터마크, 금속 오염	랜덤 불량, GOI, 리텐션
어닐	온도, 시간, 램프율, 분위기	4PP, SIMS, 웨이퍼 휨	도펀트 과확산, 슬립	Vt, 접합 누설, 오버레이
EDS	온도, 전압, 패턴, 시간	테스터 자체, 프로브 마크 검사	오버킬/언더킬, 접촉 불량	수율(가짜 손실), 출하 품질
패키징	두께, 본딩 온도/압력, 워피지	X-ray, SAT(초음파), 단면	크랙, 보이드, 미접합	패키지 수율, 신뢰성

3.6 EDS 흐름 상세(PE의 주 무대)

```

Wafer in  -> [Contact/DC test] -> [Function test: cold/hot]
          -> [Repair analysis: spare row/col allocation]
          -> [Repair (laser / e-fuse / anti-fuse)]
          -> [Retest (post-repair)] -> [WBI: wafer burn-in]
          -> [Post-WBI test] -> [Ink / map file] -> to Packaging
  
```

단계	내용	검출 대상	PE 활용
Contact/DC	패드 오픈/쇼트, 입력 누설, IDD 스탠바이	배선 오픈, ESD 소자 쇼트, 큰 누설	DC 페일 맵은 금속/패드 공정 문제를 직접 가리킴
기능 테스트(고온)	어드레스/데이터 패턴(march 등), 리텐션(tREF 마진), 타이밍 마진(tRCD, tWR, tAA)	셀 결함, 리텐션 tail, 타이밍 페일	FBM으로 비트/로우/컬럼/블록 분류
기능 테스트(저온)	저온에서 Vt 상승·타이밍 변화 확인	저온 특이 페일(Vt, 컨택 저항)	온도 의존성으로 원인 분리
리페어 분석	페일 비트를 스페어 로우/컬럼으로 대체 가능 여부 계산	리던던시 초과 다이	리던던시 소모율 = 결함 밀도 지표
리페어	퓨즈 절단/프로그램으로 어드레스 재매핑	-	리페어 실패율 모니터
WBI	웨이퍼 상태 고온·고전압 스트레스로 초기 불량 조기 발현	약한 GOX, 약한 접합, 약한 컨택	WBI 전후 페일 증분 = 신뢰성 취약 공정 신호
최종 맵	양/불량 다이 좌표 파일	-	웨이퍼맵 분석 원본

[핵심]

FBM(fail bit map) 패턴의 1차 해석: 단일 비트 랜덤 = 파티클·커패시터 개별 결함, 인접 2비트(twin) = 커패시터 브리지, 로우(WL) 페일 = 게이트/WL 오픈·쇼트, 컬럼(BL) 페일 = BL/BLC/센스앰프, 블록/뱅크 페일 = 주변 회로·디코더·파워 배선, 웨이퍼 전면 리텐션 저하 = GOX/접합/유전막 전반 시프트.

3.7 DRAM vs 3D NAND 공정 흐름 비교

항목	DRAM	3D NAND
셀 구조	1T1C, 평면 배열(6F ²), 커패시터가 위로	CTF 스트링, 수직 적층, 채널이 위아래 관통
최소 피치 결정 레이어	액티브, BL, WL, 커패시터 홀	채널 홀, slit, BL
가장 어려운 식각	커패시터 HAR(AR 40 60)	채널 홀 HAR(AR 60 100+), slit
핵심 절연막	GOX(BCAT), 커패시터 고유전율	터널 옥사이드, 블로킹 옥사이드, ONON 몰드
게이트 형성	먼저 매립(gate-first)	나중에 교체(replacement/gate-last)
EUV 적용	선제 적용(수 레이어)	제한적
열 예산 관심	커패시터 유전막 어닐 ↔ 페리 접합	몰드/게이트 공정 ↔ CUA 페리

항목	DRAM	3D NAND
웨이퍼 힘	상대적으로 작음	몰드·W 응력으로 큼
대표 제품 특성	리텐션, tRCD/tWR, row hammer	Vt 분포(층별), endurance, retention, 읽기 disturb
대표 리페어	스페어 로우/컬럼	배드 블록 관리(펌웨어), 스페어 컬럼

3.8 열 예산(thermal budget) 개요표

공정 단계	대표 온도(대략)	온도 제약 이유
웰 어닐, STI 라이너 산화	900 1,100°C	아직 접합·금속 없음. 고온 가능
GOX 성장	800 1,000°C(ISSG/RTO는 짧게)	두께 제어, 계면 품질
S/D 어닐(스파이크/레이저)	1,000 1,100°C 수 초 이하	확산 최소화하며 활성화
실리사이드	400 700°C	상 형성 온도. 접합 응집 방지
DRAM 커패시터 유전막 어닐	대략 500 650°C	결정화 필요 vs 페리 접합 보호
NAND SiN→W 교체	대략 300 500°C(W CVD)	이미 형성된 채널·ONO 보호
BEOL Cu/Al	400°C 이하	금속 응력·확산·EM
패키징 리플로우	대략 260°C 피크	솔더

[면접]

“DRAM과 NAND 공정의 가장 큰 차이”에 대한 30초 스크립트: “DRAM은 트랜지스터를 기판에 매립하고 커패시터를 위로 높이 세우는 평면 배열 구조라 커패시터 홀 HAR 식각과 고유전율 막이 핵심입니다. 3D NAND는 산화막·질화막 몰드를 수백 층 쌓고 채널 홀을 관통시킨 뒤 질화막을 텅스텐으로 교체하는 적층 구조라 채널 홀 HAR 식각과 replacement gate가 핵심입니다. 제품 특성 관점에서 DRAM은 리텐션과 타이밍, NAND는 층별 Vt 분포와 endurance/retention이 공정 변수와 가장 직접 연결됩니다.”

4. 결함·불량 유형

이 절은 “흐름 전체” 관점에서 공간 패턴과 모듈 간 상호작용 결함을 다룬다. 개별 공정의 결함은 각 챕터에서 상세히 다룬다.

4.1 웨이퍼맵 시그니처 ↔ 공정 매핑

시그니처	현상	발생 원인(대표)	검출/분석	대책
에지 링(edge ring)	웨이퍼 외곽 1 2 다이 폭이 불량	CMP 에지 과연마, 식각 에지 로딩, 스�핀 코팅 에지 두께, 퍼니스 온도 구배, 척 에지 온도	방사 방향 프로파일, 에지 다이 PCM	에지 배제 최적화, 척/링 조정, 에지 레시피 튜닝
센터 스팟(center spot)	중앙 다이 집중 불량	세정 노즐 중심 잔류, 스�핀 코팅 중심 두께, 플라즈마 중심 밀도	중심 vs 에지 두께·CD 비교	장비 균일도 튜닝
도넛(donut) 링	중간 반경 링	OSF 링(웨이퍼), 플라즈마 밀도 링, CMP 패드 컨디션	웨이퍼 공급사/잉곳 위치 상관	웨이퍼 사양 변경, 장비 튜닝
샷/필드 반복	같은 필드 내 위치에서 웨이퍼 전체 반복	레티클 결함, 렌즈 수차, 필드 내 CD 불균일	필드 좌표 오버레이 맵, AIMS 레티클 검사	레티클 세정/교체, 필드 보정
특정 샷 하나	웨이퍼의 한 필드만 불량	노광 중 파티클, 포커스 국소 오차, 레벨링 에러	스캐너 로그, 해당 필드 SEM	척 세정, 레벨링 재조정

시그니처	현상	발생 원인(대표)	검출/분석	대책
스크래치(선형/나선)	선형 또는 호 형태로 이어진 불량	CMP 스크래치, 웨이퍼 핸들링, 브러시 세정	검사기 결함 맵 오버레이	슬러리 필터, 패드 교체, 핸들러 점검
스트릭(streak)/방사형	중심에서 바깥으로 줄무늬	스핀 세정/현상 유량, 노즐 막힘	트랙 로그, 현상 후 검사	노즐 점검, 스핀 레시피
척 마크	정전척 핀/리프트 핀 위치 패턴	척 온도 국소 차, 리프트 핀 접촉	척 핀 좌표와 오버레이	척 교체·세정
슬롯 의존(로트 내 웨이퍼 번호)	특정 슬롯(예: 1 3번, 23 25번) 불량	배치 퍼니스 top/bottom 온도·가스 고갈, 웨트 벤치 캐리어 위치	슬롯별 두께/PCM	더미 웨이퍼, 온도 프로파일 튜닝
랜덤 파티클	무작위 분포 단일 다이	파티클, 랜덤 결함	결함 밀도 D ₀ 계산, SEM/EDX	파티클 소스 제거
반쪽/사분면	웨이퍼 절반 또는 1/4	노치 기준 회전 대칭 장비 문제, 웨트 벤치 담금 방향, 임플란트 빔 스캔	노치 방향 기준 정렬	장비 스캔/유량 점검
체커보드/줄무늬(다이 단위)	다이 열 또는 행 교대	프로브 카드 채널 불량, 테스트 조건	프로브 카드 채널 맵 대조	프로브 카드 수리, 리테스트

[핵심]

웨이퍼맵 분석의 첫 질문은 “이 패턴이 웨이퍼 좌표계인가, 필드 좌표계인가, 다이/프로브 좌표계인가”이다. 웨이퍼 좌표계(링, 스크래치, 에지)면 장비 균일도, 필드 좌표계면 레티클/렌즈, 프로브 좌표계면 테스트 원인이다.

4.2 모듈 간 상호작용 결함

결함	현상	원인	검출	대책
열 예산 초과	후공정 열로 접합 재확산, Vt 시프트	커패시터 유전막 결정화 어닐이 주변부 트랜지스터에 영향	커패시터 전후 PCM Vt 비교	어닐 온도·시간 조정, 도핑 프로파일 재설계
응력 누적(warping)	웨이퍼 bow 수백 μm , 포토 정렬 불량	3D NAND ONON 적층 응력, W 게이트 응력	웨이퍼 bow 측정, 오버레이 잔차	응력 보상막(back side), 증착 조건 조정
재료 호환성	후속 세정액이 전 스텝 재료를 침식	핫 인산이 산화막도 소량 식각, HF가 유전막 침식	단면 TEM, 두께 변화	세정 선택비 관리, 보호막
토포그래피 전파	아래층 단차가 위층 포토 포커스 오차 유발	CMP 미흡, 디싱	상층 CD 불균일과 하층 두께 맵 상관	CMP 균일도, 더미 패턴
오버레이 누적	다층 정렬 오차가 컨택 단계에서 합산	각 층 오버레이 $\pm 2.3\text{ nm}$ 가 3층 누적	컨택 Kelvin 저항, 단면	셀프얼라인 구조, 오버레이 예산 재배분
차징 손상	플라즈마 공정 중 게이트 산화막 손상	안테나 비율 큰 배선의 식각/애싱	안테나 TEG의 Ig, TDDb	플라즈마 조건 완화, 보호 다이오드
Q-time 초과 결함	계면 산화막·오염층 형성	대기 시간 초과	로트 이력 대조, 계면 TEM	Q-time 시스템 인터락
크로스 컨타미네이션	다른 공정 재료(Cu, 금속)가 FEOL 장비에 유입	장비 공용, FOUP 공용	TXRF, 리텐션 tail	장비/FOUP 전용화

4.3 EDS 패일 패턴(FBM) ↔ 공정 모듈 매핑

FBM 패턴	현상	의심 공정 모듈	검출/분석	대책 방향
단일 비트 랜덤(SBF)	웨이퍼 전면 무작위 1 비트	파티클(모든 층), 커패시터 개별 결함, 채널 홀 개별 결함	결함 밀도 D ₀ 추세, 리턴던시 소모율, PFA(physical failure analysis)	파티클 소스 제거, 청정도
인접 2비트(twin bit)	이웃한 2셀 동시 패일	DRAM 커패시터 하부 전극 브리지(HAR twisting), NAND 인접 홀 병합	FBM 인접성 통계, 단면 SEM	홀 CD/식각 프로파일, 서포터 강화
로우(WL) 패일	한 워드라인 전체	게이트 오픈/저항, WL 콘택, 서브 워드라인 드라이버	로우 어드레스 분포, 패일 로우 물리 위치	게이트 매립·콘택 공정
컬럼(BL) 패일	한 비트라인 전체	BL 오픈/쇼트, BLC 저항, 센스앰프 트랜지스터	컬럼 어드레스 분포, BL 저항 PCM	BL 패터닝, BLC 세정
리텐션 tail	대부분 정상, 극소수 셀 리텐션 짧음	접합 누설, GIDL, 유전막 국소 누설, 금속 오염	리텐션 시간 누설분포, 온도 의존성(활성화 에너지)	접합/GOX/유전막/세정
블록/뱅크 패일	큰 단위 기능 상실	디코더, 파워 배선, 콘택 오픈(NAND 계단 콘택)	패일 블록 좌표, DC 특성	콘택·메탈 공정
페이지/WL 그룹 패일(NAND)	특정 층 범위 패일	ONON 두께, 스택 경계, W 갭필	WL 번호별 Vt 프로파일	증착·식각·게이트 교체
타이밍 패일(tRCD/tWR)	기능은 되나 규격 시간 초과	콘택 저항(BLC/SNC), BL 저항, 주변부 Vt	타이밍 슈무(shmoo) 플롯, PCM Rc/Rs	콘택·배선 공정
IDD 패일	스탠바이 전류 과다	접합 누설, GOX 누설, 쇼트	IDD vs 온도, 열 발광(EMMI) 위치	누설 원인 모듈
저온 특이 패일	저온에서만 패일	콘택 저항(금속-반도체 접촉), Vt 상승	온도별 재테스트	콘택·실리사이드
WBI 후 증분 패일	번인 후 새로 생긴 패일	약한 GOX(TDDb), 약한 콘택, 약한 접합	WBI 전후 FBM 차분	GOX 품질·세정·콘택

[트러블슈팅]

twin bit fail 급증. 증상: DRAM 신규 로트에서 인접 2비트 동시 패일이 평소 3배. 원인: 커패시터 HAR 식각 챔버 1대의 바이어스 RF 매칭 드리프트로 홀 twisting 증가 → 하부전극 브리지. 검출: FBM 인접성 통계 + 챔버별 로트 분리(해당 챔버 로트만 증가) + 단면 SEM 브리지 확인. 조치: 챔버 매칭 재조정, 해당 로트 twin bit 리페어 가능분 구제. 재발 방지: FDC에 RF 반사 파워 알람 추가, twin bit 비율을 EDS 상시 지표화.

5. 공정 변수 ↔ 소자/제품 특성 상관관계

5.1 PE가 공정과 접하는 세 지점

Process data		PE bridge		Product data	
+-----+		+-----+		+-----+	
Inline metro	-->	PCM <-> EDS	<--	EDS bin / FBM	
SPC/APC/FDC		correlation		Wafer map	
Lot history	-->	Map signature	<--	Retention tail	
PCN / split	-->	PCN evaluation	<--	Reliability data	
+-----+		+-----+		+-----+	

5.1.1 PCM-EDS 상관

- 방법: 웨이퍼별(또는 사이트별) PCM 값과 EDS 수율·빈(bin)·페일 비트 수를 산점도로 그려 상관계수와 회귀 기울기를 본다.
- 예시: 셀 Vt가 -30 mV 이하인 웨이퍼에서 리텐션 페일 비트가 2배. 회귀로 "Vt 10 mV 하강당 tail 비트 +12%"를 얻고, Vt 하한 규격을 재설정하거나 GOX/채널 도핑 조정을 요청한다.
- 주의: PCM은 스크라이브 라인 TEG(대개 큰 소자)이고 셀은 다이 안 작은 소자다. 스케일 차이로 상관이 약할 수 있어 셀 어레이 TEG(cell array TEG, 소형 어레이 직접 측정)를 병행한다.

5.1.2 웨이퍼맵 시그니처 ↔ 공정 매핑

- 방법: EDS 웨이퍼맵을 공정 계측 맵(두께, CD, 오버레이)과 겹쳐 본다(map overlay). 링이면 방사 프로파일 비교, 샷 반복이면 필드 좌표로 접어(fold) 비교.
- 예시: 에지 링 리텐션 페일 → 커패시터 유전막 두께 에지 -3% 확인 → ALD 챔버 에지 온도 보정 → 링 소멸.

5.1.3 공정 변경 점(PCN) 평가

- 흐름: PCN 접수 → 영향 예상(어떤 소자 특성이 바뀌는가) → split 로트 요청 → PCM/EDS/신뢰성 샘플 비교 → 통계 판정 → 승인/조건부/기각 → 양산 적용 후 모니터.
- 평가 항목 예시: 수율(평균, 산포), 빈 분포, 리텐션 tail(누적 분포의 하위 0.01% 지점), 스피드 마진, IDD, 번인 페일율, HTOL/HTS 샘플.
- 원칙: 기존 조건 웨이퍼를 같은 로트 안에 반드시 포함(내부 기준). 최소 2 3로트 반복. 계절·장비 차이 혼입 방지.

5.2 변수 시프트 → 특성 변화 → 제품 영향 (DRAM)

공정 변수 시프트	소자 특성 변화	제품 특성/수율 영향
GOX 두께 -0.1 nm	셀 Vt -10 20 mV, GIDL 증가, Ig 증가	리텐션 tail 증가, VRT(variable retention time) 증가, row hammer 취약
액티브 CD -2 nm	셀 Tr 폭 감소, 구동 전류 감소, Vt 산포 증가	tWR/tRCD 마진 저하, 리텐션 산포
게이트 리세스 깊이 +5 nm	유효 채널 길이 변화, 패싱 게이트 커플링 변화	Vt 시프트, 인접 셀 간섭(row hammer)
S/D 도즈 +10%	접합 전계 증가, 접합 누설 증가	리텐션 tail 악화
커패시터 홀 CD -3 nm	Cs -3 5%	센싱 마진 저하, 리텐션 저하
유전막 두께 +0.3 nm	Cs -5%, 누설 감소	리텐션(누설) 개선 vs Cs 저하 트레이드오프
HAR 홀 twisting 증가	인접 하부전극 브리지	twin bit fail(인접 2비트 동시 페일), 컬럼 페일
SNC 컨택 저항 2배	쓰기 시간 증가	tWR 페일, 스피드 빈 하락
BL 저항 +10%	BL RC 증가	tRCD 증가, 센싱 지연
오버레이 +3 nm(BLC)	컨택 면적 감소, 저항 증가·산포	컨택 저항 산포 → 타이밍 tail
주변부 Vt +50 mV	센스앰프 오프셋, 드라이버 속도 저하	tAA 스피드 페일, IDD 변화
금속 비아 저항 증가	신호 지연	타이밍 마진, 특정 어드레스 페일

5.3 변수 시프트 → 특성 변화 → 제품 영향 (3D NAND)

공정 변수 시프트	소자 특성 변화	제품 특성/수율 영향
채널 홀 top/bottom CD 차 확대	하층 셀 곡률 큼 → 전계 집중, 프로그램 빠름	WL별 Vt 분포 차, 층별 보정 필요, 하층 endurance 저하
터널 산화막 두께 -0.3 nm	터널링 전류 증가	프로그램/이레이즈 빠름, retention 악화
트랩 SiN 두께 편차	트랩 밀도·전하 저장량 변화	Vt 윈도우 변화, 셀 분포 폭
블로킹 산화막 얇음	게이트 쪽 백-터널링 증가	이레이즈 포화, retention 저하

공정 변수 시프트	소자 특성 변화	제품 특성/수율 영향
채널 poly 결정립 작음/두께 편차	셀 전류 감소, 트랩 증가	읽기 전류 감소, RTN(random telegraph noise) 증가, 읽기 페일
ONON 층 두께 편차	WL 간격·게이트 길이 편차	특정 WL 프로그램 속도 이상, 층별 disturb 차
W 게이트 보이드/저항 증가	WL 저항 상승	프로그램 시간 증가, 먼 쪽 셀 지연, 타이밍 페일
slit 휨	홀과 근접	블록 경계 셀 쇼트/누설
staircase 과식각	컨택이 아래층 관통	두 WL 쇼트 → 블록 페일
몰드 응력 증가	오버레이 오차, 웨이퍼 휨	컨택 미정렬, 척킹 불량
페리 트랜지스터 V_t 시프트	페이지 버퍼 센싱 오차, 펌프 효율	읽기 마진 저하, 전력 증가
본딩 보이드(웨이퍼 본딩 구조)	특정 영역 연결 실패	플레인/블록 단위 페일

5.4 PCM 규격 설정과 상관 분석 실무

PCM 규격은 “공정이 잘 됐는가”의 기준이지만, 최종 목적은 제품 수율·신뢰성이다. 따라서 PE는 PCM 규격을 제품 데이터로 역산해 재설정한다.

단계	내용	예시
1. 데이터 수집	웨이퍼별 PCM(사이트 평균 또는 사이트별)과 EDS 지표(수율, 리텐션 tail 비트 수, 스피드 빈) 결합	200 웨이퍼 × PCM 60항목 × EDS 10지표
2. 단변량 상관	각 PCM 항목과 각 EDS 지표의 상관계수 r , 산점도 확인	셀 V_t vs 리텐션 tail: $r = -0.65$
3. 다변량	회귀/PLS로 다중 변수 기여도 분해, 혼입 변수 제어	V_t 와 Tox 가 동시에 움직이면 편상관으로 분리
4. 임계값 도출	EDS 지표가 목표 안에 머무는 PCM 범위를 역산	리텐션 tail 규격 만족 조건: 셀 $V_t \geq$ 목표 -25 mV
5. 규격 반영	공정 규격(spec limit)과 관리 한계(control limit)를 갱신, 인터락 등록	V_t LCL을 -50 → -25 mV로 강화
6. 모니터	갱신 후 홀드율과 수율 변화를 추적	홀드율 +1%, 리텐션 페일 -40%

[주의]

PCM 사이트는 웨이퍼당 5 13개뿐이라 에지 링처럼 국소 패턴은 잡지 못할 수 있다. 맵 패턴 문제는 PCM 평균값이 정상이어도 발생한다. 이때는 사이트별 값(특히 에지 사이트)과 다이 수준 EDS를 직접 겹쳐 봐야 한다. **[면접]** “공정 변수와 제품 특성을 연결하는 예를 들어라”: “예를 들어 DRAM에서 게이트 산화막 두께가 0.1 nm 얇아지면 셀 트랜지스터 V_t 가 대략 10 20 mV 낮아지고 GIDL이 커집니다. 그러면 스토리지 노드에서 빠져나가는 누설이 늘어 리텐션 tail 비트가 증가하고 tREF 마진이 줄어듭니다. PE는 PCM에서 Tox 와 V_t 시프트를 확인하고, EDS 리텐션 페일 비트 수와 상관을 잡아 산화 공정에 피드백합니다.”

6. 트러블슈팅 케이스

케이스 1: 로트 내 특정 슬롯 웨이퍼만 리텐션 수율 저하

- **증상:** 최근 3주간 DRAM 로트에서 슬롯 1 3번, 23 25번 웨이퍼의 리텐션 페일 비트가 중앙 슬롯 대비 1.8배. 수율 -3%p.
- **1차 데이터:** EDS 웨이퍼별 수율 vs 슬롯 번호 플롯(양 끝 슬롯 저하). 웨이퍼맵은 전면 랜덤에 가깝고 에지 약간 강조. PCM: 해당 웨이퍼의 접합 누설 +30%, Tox 는 정상.
- **가설:** (a) 배치 퍼니스 top/bottom 온도 차로 GOX 두께 편차, (b) S/D 어닐 배치 퍼니스 위치별 온도 차로 접합 프로파일 변화, (c) 웨트 벤치 캐리어 양 끝 세정 불균일로 금속 오염, (d) 임플란터 순서 효과.

- **검증:** (a) Tox 정상이므로 기각. (b) 어닐 퍼니스 슬롯별 열전대 로그 확인, 슬롯별 SIMS 접합 깊이 비교. (c) 슬롯별 TXRF 금속 오염 측정. (d) 임플란트는 단일 웨이퍼 장비로 슬롯 무관 → 기각.
- **근본 원인:** S/D 어닐 배치 퍼니스의 top/bottom 히터 존 열전대 드리프트로 양 끝 온도 +8°C. 접합이 깊어지고 전계 분포 변화로 누설 증가.
- **조치:** 열전대 교정, 존별 온도 프로파일 재설정, 더미 웨이퍼 배치 재조정. 이후 로트 슬롯 편차 소멸.
- **재발 방지:** 퍼니스 슬롯별 두께/저항 모니터 웨이퍼를 SPC에 추가. 슬롯 번호 vs 수율 자동 차트를 EDS 리포트에 상시 포함.

케이스 2: 특정 샷 위치 다이가 웨이퍼마다 반복 패일

- **증상:** NAND 신제품 로트에서 필드 좌표(3,5) 위치의 다이가 전 웨이퍼에서 블록 패일. 수율 -1.2%p 고정.
- **1차 데이터:** 웨이퍼맵을 필드 좌표로 접었을 때 한 다이 위치에 100% 집중. FBM: 특정 WL 그룹의 블록 패일. 인접 다이 정상.
- **가설:** (a) 해당 레이어 레티클의 결함(핀홀/파티클/펠리클 오염), (b) 스캐너 렌즈 국소 수차, (c) 레티클 패턴 설계 핫스팟(OPC 미흡), (d) 프로브 카드 채널 불량.
- **검증:** (d) 다른 프로브 카드로 리테스트해도 동일 → 기각. (b) 다른 스캐너에서 노광한 로트도 동일 → 기각. (a)와 (c) 구분: 레티클 검사(AIMS/패턴 검사)에서 해당 좌표에 결함 발견 여부. WL 컨택 레이어 레티클에서 흡수체 결함 발견.
- **근본 원인:** WL 컨택 레이어 레티클의 국소 결함(펠리클 아래 파티클 부착)으로 해당 다이의 컨택 일부가 미형성 → 특정 WL 그룹 오픈.
- **조치:** 레티클 세정 후 재검사, 결함 제거 확인. 이후 로트 정상.
- **재발 방지:** 핵심 레이어 레티클 주기 검사 강화, 필드 좌표 접기 맵을 EDS 리포트에 자동화하여 조기 감지.

케이스 3: 신규 세정 케미컬 PCN 적용 후 컨택 저항 산포 증가

- **증상:** 비용 절감을 위한 컨택 전 세정액 공급사 변경(PCN) 적용 후, tWR 마진 패일 빈 +2%p, PCM 컨택 체인 저항 평균 +8%, 산포 1.5배.
- **1차 데이터:** PCN 전후 로트 컨택 저항 박스플롯, 웨이퍼맵은 센터 약한 집중. 단면 TEM에서 컨택 바닥 얇은 잔류층(수 nm) 발견.
- **가설:** (a) 신규 세정액의 산화막/폴리머 제거력 차이로 잔류층, (b) 세정 후 Q-time 증가로 자연 산화막, (c) 세정액 농도 관리 편차.
- **검증:** (a) 세정 후 표면 XPS로 C/F 잔류 비교 → 신규액이 F 잔류 높음. (b) Q-time 이력 동일 → 기각. (c) 농도 로그 정상 → 기각.
- **근본 원인:** 신규 세정액의 식각 잔류 플루오로카본 폴리머 제거력이 낮아 컨택 바닥 잔류 → 배리어 접촉 저항 상승.
- **조치:** PCN 롤백. 신규액 적용 시 세정 시간 +20% 또는 전처리 추가 조건으로 재평가 DOE.
- **재발 방지:** 세정 PCN 평가 항목에 XPS 표면 잔류와 컨택 Kelvin 저항 산포를 필수화. PCN 승인 전 최소 3로트 split.

케이스 4: 3D NAND 상층/하층 WL Vt 분포 차 확대

- **증상:** 2xx단 제품 램프업 중, 하층(source 근처) WL 그룹 셀의 프로그램 속도가 상층 대비 빠르고 분포가 넓어져 읽기 마진 패일 증가.
- **1차 데이터:** WL 번호별 Vt 평균/표준편차 프로파일. 하층 30개 WL에서 편차 확대. 단면 TEM: 채널 홀 하부 CD가 목표보다 -8 nm, bowing 존재.
- **가설:** (a) HAR 식각 하부 CD 과소(테이퍼), (b) ONO ALD 하부 두께 불균일(전구체 도달성), (c) 채널 poly 하부 두께 차.
- **검증:** (a) 단면 CD 측정 → 하부 -8 nm 확인. (b) TEM으로 층별 ONO 두께 비교 → 하부 터널 산화막 -0.2 nm. (c) poly 두께 유사.
- **근본 원인:** HAR 식각 후반 이온 에너지 감소로 하부 CD 축소, 이에 더해 좁은 홀에서 ALD 전구체 도달 저하로 터널 산화막 얇아짐. 두 효과가 합쳐 하층 셀 전계 집중과 빠른 프로그램.

- **조치:** 식각 후반 바이어스 파워 스텝 증가로 하부 CD 회복, ALD 퍼지/노출 시간 증가. WL 그룹별 프로그램 조건 보정(펌웨어) 병행.
- **재발 방지:** WL 그룹별 Vt 프로파일을 램프업 필수 모니터 항목화, 채널 홀 하부 CD SPC.

케이스 5: Q-time 초과 로트의 랜덤 비트 패일 증가

- **증상:** DRAM 특정 로트 5개에서 랜덤 단일 비트 패일이 평균의 2.5배. 리던던시 소모율 상승으로 리페어 실패율이 증가. 웨이퍼맵은 전면 랜덤, 슬롯 의존 없음.
- **1차 데이터:** 로트 이력 조회 → 5개 로트 모두 커패시터 몰드 제거(wet) 후 유전막 ALD 착수까지 대기 시간이 규정 4시간을 초과(장비 다운으로 9~14시간 대기). PCM Cs 평균 정상, 누설 TEG 약간 증가.
- **가설:** (a) 하부전극 TiN 표면 자연 산화로 계면 누설 국소 증가, (b) 대기 중 파티클/AMC 흡착, (c) 우연히 다른 결함.
- **검증:** (a) 대기 시간 vs 랜덤 비트 패일 수 산점도에서 양의 상관($r \approx 0.8$). 단면 TEM/EELS로 TiN 표면 얇은 산화층 확인. (b) 파티클 검사 정상 → 부분 기각. (c) 정상 Q-time 로트와 비교 시 뚜렷한 차이 → 기각.
- **근본 원인:** Q-time 초과로 TiN 하부전극 표면 산화 및 오염 흡착 → 유전막 국소 품질 저하 → 셀 누설 tail 증가 → 랜덤 비트 패일.
- **조치:** 해당 로트는 리페어 후 등급 하향. Q-time 인터락(초과 시 자동 홀드 + 전처리 세정 후 진행)을 MES에 강제 등록.
- **재발 방지:** 장비 다운 시 대기 로트 우선순위 규칙 정비. EDS 리포트에 Q-time 초과 플래그 자동 표기.

[아이디어]

채널 홀 상하 CD 차는 물리적으로 완전 제거가 어렵다. 층별 ONO 두께를 의도적으로 다르게 설계(하층 터널 옥사이드 약간 두껍게)하거나, 회로적으로 WL 그룹별 프로그램 펄스·검증 전압을 다르게 하는 “층 인식(zone-aware) 프로그램”을 표준화하는 접근이 병행되고 있다.

7. 응용·심화(최신 이슈)

7.1 EUV 확대와 마스크 수·비용

- DRAM에서 EUV는 액티브, 비트라인, 커패시터 홀 등 최소 피치 레이어에 우선 적용된다. ArF 멀티패터닝(SAQP 등) 4~5회 노광·식각 사이클을 EUV 1회로 대체하면 스텝 수가 줄고 오버레이 누적이 개선된다. 대신 EUV 장비 시간당 비용이 높고 stochastic 결함이 새 수율 손실 요인이다. PE는 “EUV 레이어 전환 전후의 결함 밀도와 랜덤 비트 패일 상관”을 추적한다.

7.2 HAR 식각과 멀티 스택 NAND

- 2xx 3xx단 NAND는 한 번에 뚫기 어려워 2~3 스택으로 나눈다. 스택 경계 홀 정렬 오차(대략 수십 nm)가 경계층 셀 특성 이상(전류 감소, 누설)을 만든다. PE는 경계 WL 그룹을 별도 모니터하고, 회로 측면에서 더미 WL 배치를 협의한다.

7.3 CMOS 본딩(웨이퍼 본딩) NAND

- 셀 어레이 웨이퍼와 페리 웨이퍼를 별도 제작 후 하이브리드 본딩하면 페리가 어레이 고온 공정을 겪지 않아 성능이 올라가고 어레이 아래 공간 제약도 사라진다. 대신 본딩 정렬, Cu 패드 보이드, 두 웨이퍼 수율의 곱(양품 어레이 × 양품 페리) 관리가 생긴다. PE는 본딩 전 각 웨이퍼 테스트 가능성(테스트 패드 확보)과 본딩 후 패일 패턴(플레인 단위)을 설계 단계부터 협의한다.

7.4 3D DRAM과 VCT

- 커패시터를 옆으로 눕혀 수직 적층하는 3D DRAM, 채널을 세운 VCT(vertical channel transistor) 4F² DRAM이 연구 중이다. 공정 흐름이 NAND처럼 “적층 후 관통” 구조로 바뀌어, DRAM PE도 층별 특성 산포·HAR 식각 결함을 다루게 된다.

7.5 HBM과 후공정의 전공정화

- HBM은 코어 다이에 TSV를 만들고(전공정 단계에서 비아 식각·절연·Cu 충전), 웨이퍼를 수십 μm 까지 박형화해 8~16단 적층한다. TSV 공정은 BEOL 뒤에 붙는 “전공정”이며, 본딩은 후공정이다. PE는 TSV 저항·누설 TEG, 박형화 후 다이 특성 변화(응력에 의한 V_t 시프트, 리텐션 변화), 적층 후 열 밀도에 따른 리텐션 저하를 다룬다. 하이브리드 본딩(범프리스)으로 넘어가면 본딩 계면 보이드가 HBM 수율의 핵심이 된다.

7.6 인라인 e-beam 검사와 가상 계측

- 단일 e-beam 검사기는 느려 다중 빔(multi-beam) 검사기가 도입되고, 결함 이미지 분류에 딥러닝을 쓴다. 또 FDC 센서 데이터로 계측값을 예측하는 가상 계측(virtual metrology)이 확산되어 “전 웨이퍼 계측 추정”이 가능해진다. PE는 이 데이터를 EDS와 결합해 웨이퍼 단위 상관 분석의 표본 수를 크게 늘릴 수 있다.

7.7 데이터 기반 수율 분석의 진화

- 전통: 엔지니어가 웨이퍼맵을 눈으로 보고 패턴을 분류, 엑셀/JMP로 상관 분석.
- 현재: YMS가 맵 시그니처를 자동 분류(링, 스크래치, 샷 반복 등)하고, 스텝별 장비 commonality를 자동 랭킹. FDC 센서와 EDS 빈을 머신러닝으로 연결해 “어느 스텝의 어느 센서가 수율과 가장 상관이 큰가”를 제시.
- 한계와 PE 역할: 상관은 인과가 아니다. 예를 들어 챔버 B가 지목되어도 실제로는 챔버 B에 배정된 로트가 특정 시간대(Q-time 초과)와 겹친 혼입 효과일 수 있다. PE는 물리적 메커니즘으로 가설을 검증(split, 단면 분석, 재현 실험)하는 마지막 판단자다.

[심화]

가상 계측(virtual metrology)은 FDC 센서 데이터를 입력으로 두께·CD 같은 계측값을 회귀·딥러닝 모델로 예측한다. 실제 계측은 로트당 1~2장인데 예측은 전 웨이퍼에 가능해, 웨이퍼 단위 PCM-EDS 상관 분석의 표본이 수십 배로 늘어난다. 단, 장비 상태 변화(PM 후 드리프트)마다 모델 재학습이 필요하고, 예측 오차가 계측 규격 폭의 1/3 이하로 관리되어야 실용적이다. **[심화]** 수율 모델: 랜덤 결함에 대한 포아송 모델 $Y = \exp(-A \cdot D_0)$ (A : 다이 면적, D_0 : 결함 밀도). 예: $A = 0.6 \text{ cm}^2$, $D_0 = 0.2 / \text{cm}^2 \rightarrow Y \approx \exp(-0.12) \approx 88.7\%$. 실제 메모리는 리페어로 랜덤 비트 결함 상당수를 구제하므로, 리페어 전 “raw yield”와 리페어 후 “repaired yield”를 구분하고, 리턴던시 소모율(사용된 스페어 로우/컬럼 비율)을 결함 밀도의 대리 지표로 쓴다.

8. 셀프 체크 질문

개념

- 8대 공정을 순서대로 말하고 각 목적을 한 문장으로 설명하라.
 - 답: 웨이퍼 제조(결함 적은 단결정 기판), 산화(SiO_2 절연막 성장), 포토(패턴 전사), 식각(패턴을 막에 옮김), 증착·이온주입(막 형성과 도핑), 금속배선(소자 연결), EDS(웨이퍼 상태 전기 테스트·리페어), 패키징(보호·외부 연결·적층)입니다. 산화·포토·식각·증착은 한 층마다 반복되는 사이클이며 DRAM은 40~60 레이어를 이 사이클로 만듭니다. PE는 EDS를 중심으로 앞 공정을 거슬러 추적합니다.
- FEOL, MOL, BEOL의 경계는 무엇으로 정해지는가?
 - 답: 열 예산입니다. 금속(Cu, Al)이 들어간 뒤에는 대략 400~450°C 이상을 쓸 수 없어 고온이 필요한 트랜지스터 형성(FEOL)을 먼저 끝냅니다. MOL은 콘택·로컬 배선, BEOL은 다층 금속과 ILD입니다. 메모리에서는 DRAM 커패시터가 MOL 후반에 위치하고 500~600°C 열 공정을 포함하는 점이 로직과 다릅니다.

1. 단위공정, 모듈, 통합공정을 구분하고 PE가 왜 셋을 다 알아야 하는지 말하라.
 - 답: 단위공정은 장비 하나의 한 작용, 모듈은 하나의 구조를 만드는 단위공정 묶음, 통합공정은 모듈 간 순서·열·이력·재료 호환을 맞추는 일입니다. 제품 특성은 이 셋이 누적된 결과라서, 예컨대 tREF 마진 저하를 리텐션 tail → GIDL → GOX 두께로 거슬러 가려면 세 층위의 언어가 모두 필요합니다.
1. 로트, 웨이퍼, 샷, 다이의 관계와 각각에서 나타나는 불량 패턴의 의미는?
 - 답: 로트 25장, 웨이퍼 1장에 약 80 120샷, 샷 하나에 다이 여러 개입니다. 로트 단위 불량은 시간대·레시피 문제, 로트 내 슬롯 의존은 배치 장비 위치, 웨이퍼 좌표 패턴(링, 스크래치)은 장비 균일도, 샷 반복 패턴은 레티클·렌즈 원인을 가리킵니다. 예로 필드 좌표(3,5)만 반복 폐일이면 레티클 결함을 먼저 봅니다.
1. PCM(WAT)이란 무엇이고 대표 파라미터 5개를 말하라.
 - 답: 스크라이브 라인의 테스트 소자를 공정 완료 후 측정해 공정이 목표대로 됐는지 소자 수준에서 확인하는 데이터입니다. 대표 파라미터는 V_t , I_{on}/I_{off} , $Tox(C_{ox})$, 시트 저항 R_s , 콘택 저항 R_c , 접합 누설, 항복 전압 BV , 셀 커패시턴스 C_s 입니다. 예로 $V_t -30$ mV와 리텐션 페일 상관을 잡아 산화 공정에 피드백합니다.

응용

1. DRAM 공정 흐름을 단계별로 말하고 PE가 주의하는 세 지점을 들어라.
 - 답: STI → BCAT(매립 게이트) → S/D → BLC/BL → SNC/랜딩패드 → 커패시터 → 메탈 순입니다. 주의 지점은 첫째 GOX·접합(GIDL, 접합 누설 → 리텐션·VRT·row hammer), 둘째 커패시터 홀(브리지 → twin bit fail, C_s 산포 → 리텐션), 셋째 콘택 저항(SNC → tWR, BLC → tRCD)입니다.
1. 3D NAND의 replacement gate 방식이 무엇이며 어떤 결함이 생길 수 있는가?
 - 답: SiO_2/SiN 몰드를 쌓고 채널 홀·slit을 만든 뒤 slit을 통해 SiN을 제거하고 그 자리에 TiN/W를 채워 워드라인을 만드는 방식입니다. 결함으로는 SiN 잔류(층 간 커플링), W 갭필 보이드(WL 저항 증가 → 프로그램 지연), slit 휨(홀 쇼트), staircase 과식각(WL 간 쇼트 → 블록 폐일)이 있습니다.
1. 에지 링 형태의 리텐션 페일 웨이퍼맵을 받았다. 어떤 순서로 분석하는가?
 - 답: 먼저 웨이퍼 좌표계 패턴이므로 장비 균일도 문제로 가정합니다. 방사 방향 프로파일로 링 반경을 정하고, 같은 반경에서 편차가 있는 인라인 계측 맵(GOX 두께, 유전막 두께, 커패시터 CD, 접합 누설 PCM 에지 사이트)을 겹쳐 봅니다. 예로 유전막 두께 에지 -3%가 확인되면 ALD 챔버 에지 온도 보정을 요청하고 후속 로트에서 링 소멸을 확인합니다.
1. SPC와 APC의 차이를 설명하고, APC가 있는 Fab에서 수율 이상 분석 시 주의점은?
 - 답: SPC는 계측값이 관리 한계를 벗어나는지 감시하는 것이고, APC는 앞 계측 결과로 다음 레시피를 자동 보정하는 것입니다. APC가 잘 되면 계측값은 정상 범위에 머물고 보정량이 커지므로, 계측값만 보면 문제를 놓칩니다. 보정량(offset) 추세와 보정 한계 도달 여부를 함께 확인해야 합니다.
1. PCN 평가를 PE가 어떻게 수행하는가?
 - 답: 영향 예상 → 같은 로트 안 split(기존 조건 포함) 최소 2 3로트 → PCM·EDS(수율, 빈, 리텐션 tail)·신뢰성 샘플(번인, HTOL) 비교 → t-test/ANOVA로 유의성 판정 → 승인/조건부/기각 → 양산 후 모니터 순입니다. 예로 세정액 변경 시 콘택 저항 산포 1.5배와 tWR 폐일 +2%p가 확인되어 롤백하고 세정 시간 보정 조건으로 재평가한 사례가 있습니다.

심화

1. NAND 층수가 늘어도 마스크 수가 크게 늘지 않는 이유와, 그 대신 어려워지는 것은?
 - 답: 층은 ONON 증착 반복으로 늘리고 채널 홀·slit은 한 번(또는 스택 수만큼)만 뚫으므로 마스크 수는 거의 고정입니다. 대신 HAR 식각(AR 60 100 이상)의 프로파일 제어, 두꺼운 몰드 응력에 의한 웨이퍼 휨과 오버레이, SiN 제거·W 갭필 균일성이 어려워지고, 멀티 스택에서는 스택 경계 홀 정렬이 새 불량 원인이 됩니다.
1. 열 예산이 메모리 공정 통합에서 문제가 되는 구체적 사례를 들어라.
 - 답: DRAM 커패시터 유전막(ZrO_2 계열) 결정화 어닐이 앞서 만든 주변부 트랜지스터 접합을 재확산시켜 V_t 를 시프트시키는 경우입니다. 커패시터 전후 PCM V_t 를 비교해 검출하고, 어닐 조건 완화나 도핑 프로파일 재설계로 대응합니다. NAND에서는 CUA 페리가 어레이 고온 공정을 견뎌야 하는 문제가 있어 웨이퍼 본딩 구조가 등장했습니다.

- 웨이퍼 본딩형 NAND에서 PE가 설계 단계부터 협의해야 하는 것은?
 - 답: 본딩 전 각 웨이퍼를 개별 테스트할 수 있는 테스트 패드와 테스트 모드 확보, 본딩 후 패일 패턴(플레인/블록 단위)의 리페어 가능성, 두 웨이퍼 수율의 곱으로 결정되는 최종 수율 목표입니다. 본딩 보이드는 SAT/IR 검사와 본딩 후 EDS 플레인 패일 맵을 대조해 추적합니다.
- 포아송 수율 모델을 메모리에 적용할 때의 한계와 보완은?
 - 답: $Y = \exp(-A \cdot D_0)$ 는 랜덤 결함만 가정하지만 메모리는 리페어로 다수 비트 결함을 구제하고, 시스템적(링, 샷) 결함이 큼니다. 그래서 리페어 전 raw yield와 리페어 후 yield를 분리하고, 리던던시 소모율을 결함 밀도 대리지표로 쓰며, 시스템적 패턴은 맵 분석으로 따로 다룹니다. 예로 $A = 0.6 \text{ cm}^2$, $D_0 = 0.2 / \text{cm}^2$ 면 $Y \approx 88.7\%$ 이지만 리페어 후 95% 이상이 될 수 있습니다.
- HBM에서 전공정과 후공정의 경계가 흐려지는 이유와 PE의 새로운 관심사는?
 - 답: TSV는 BEOL 뒤 웨이퍼 상태에서 비아 식각·절연·Cu 충전으로 만들어 전공정 성격이고, 박형화·적층·하이브리드 본딩은 후공정입니다. PE는 TSV 저항·누설 TEG, 박형화 능력에 의한 V_t -리텐션 변화, 적층 후 열 밀도에 의한 리텐션 저하, 본딩 계면 보이드에 따른 스택 수율(KGSD 확보)을 새롭게 관리합니다.
- EDS 흐름에서 WBI(wafer burn-in) 전후 패일 증분이 갖는 의미는?
 - 답: WBI는 고온·고전압 스트레스로 초기 불량(infant mortality)을 조기 발현시키는 단계라서, WBI 후 새로 생긴 패일은 "테스트 시점에는 정상이었지만 약한 소자"를 뜻합니다. 대표 원인은 얇거나 결함 있는 GOX(TDDB), 약한 컨택, 약한 접합입니다. WBI 전후 FBM 차분으로 위치를 뽑고, 증분이 특정 로트·챔버에 몰리면 해당 모듈의 품질(예: 산화 전 세정 상태)을 점검합니다.
- commonality analysis에서 통계적으로 지목된 장비를 바로 범인으로 확정하면 안 되는 이유는?
 - 답: 상관과 인과가 다르기 때문입니다. 특정 챔버에 배정된 로트가 우연히 장비 다운 시간대(Q-time 초과)나 특정 웨이퍼 공급 로트와 겹치는 혼입(confounding)이 혼입합니다. 그래서 지목된 장비의 FDC 로그·계측 맵으로 물리적 이상을 확인하고, 필요하면 split 로트로 재현해 인과를 검증한 뒤 조치합니다.
- 채널 홀 상하 CD 차를 완전히 제거할 수 없다면 어떤 접근이 가능한가?
 - 답: 공정으로는 식각 후반 바이어스 증가와 ALD 노출 시간 증가로 편차를 줄이고, 설계로는 층별 ONO 두께 차등이나 더미 WL 배치를, 회로로는 WL 그룹별 프로그램 펄스·검증 전압을 달리하는 zone-aware 프로그램을 병행합니다. PE는 WL 그룹별 V_t 프로파일을 램프업 필수 모니터로 두고 공정·회로 보정의 배분을 제안합니다.

9. 한 페이지 요약

항목	핵심 내용
8대 공정	웨이퍼 제조 → 산화 → 포토 → 식각 → 증착·이온주입 → 금속배선 → EDS → 패키징. 중간 4개는 총마다 반복
FEOL/MOL/BEOL	트랜지스터 / 컨택·로컬 배선(+DRAM 커패시터) / 다층 금속. 경계는 열 예산(금속 후 400 450°C 이하)
단위·모듈·통합	장비 1작용 / 구조 1개 / 모듈 간 순서·열·재료 호환. PE는 셋을 역추적
규모 감각	마스크 40 60장(DRAM), 30 50장(NAND), 스텝 800 1,200, 사이클 타임 2 3개월
용어	레시피(파라미터 집합) → 런 → 로트(25장) → 웨이퍼 → 샷(26×33 mm) → 다이 → 셀
DRAM 흐름	STI → BCAT → S/D → BLC/BL → SNC/LP → 커패시터(HAR, 고유전율) → 메탈
NAND 흐름	페리(CUA/본딩) → 소스 → ONON 몰드 → 채널 홀 → ONO/채널 → staircase → slit → SiN 제거/W 게이트 → 컨택 → BL/메탈
Fab 운영	클린룸 Class 1 100 + FOUP/AMHS, 인라인 계측·검사, SPC/APC/FDC, PCM(V_t , Ion, Tox, Rs, Rc, 누설, BV, Cs), Q-time, split/DOE
웨이퍼맵 읽기	웨이퍼 좌표(링, 스크래치, 슬롯) = 장비 균일도 / 필드 좌표(샷 반복) = 레티클·렌즈 / 프로브 좌표 = 테스트
PE 접점	PCM-EDS 상관, 맵 시그니처 ↔ 공정 매핑, PCN split 평가(수율·빈·리텐션 tail·신뢰성)
DRAM 핵심 상관	GOX ↔ GIDL/VRT/row hammer, 홀 CD-twisting ↔ Cs-twin bit, SNC/BLC 저항 ↔ tWR/tRCD
NAND 핵심 상관	홀 top/bottom CD ↔ 층별 V_t , 터널 옥사이드 ↔ endurance/retention, W 보이드 ↔ WL 저항, staircase ↔ 블록 패일

항목	핵심 내용
최신 이슈	EUV 확대, 멀티 스택 HAR, 웨이퍼 본딩 NAND, 3D DRAM/VCT, HBM TSV·하이브리드 본딩, 다중 e-beam 검사·가상 계측
면접 한 줄	“공정 흐름은 제품 특성의 이력서다. PE는 EDS 결과에서 출발해 그 이력서를 거꾸로 읽는 사람이다.”

04. 웨이퍼 제조와 산화 공정

1. 한눈에 보기

1.1 왜 PE에게 중요한가

- 웨이퍼는 모든 소자의 바탕이다. 기판의 결정 결함(COP, OSF, BMD)과 금속 오염은 DRAM 리텐션 tail, GOX 항복(GOI, gate oxide integrity), 접합 누설로 직접 나타난다. 웨이퍼 공급사·잉곳 위치가 수율 변수인 경우가 실제로 있다.
- 산화막은 메모리 셀의 "문지기"다. DRAM 게이트 산화막(GOX)은 GIDL·VRT·row hammer를, NAND 터널/블로킹 산화막은 program/erase 속도·endurance·retention을 결정한다. 두께 0.1 nm, 계면 트랩 밀도 한 자릿수 차이가 제품 규격 마진을 바꾼다.
- 산화는 Fab의 가장 오래된 공정이지만 배치 퍼니스 특성상 "로트 내 슬롯 의존 산포", "챔버 로딩 효과" 같은 고유한 웨이퍼맵 시그니처를 만든다. PE가 이를 읽어야 한다.
- PCM의 T_{ox} , C_{ox} , V_t , I_g , BV 는 산화 공정의 직접 결과다. PCM-EDS 상관의 시작점이 산화막이다.
- AI&SK에서 "Deal-Grove 모델", "dry와 wet 산화의 차이", "CZ와 FZ의 차이", "산화막 품질을 어떻게 평가하는가"는 기초 직무지식 문항으로 자주 나온다.

1.2 핵심 키워드

용어	한 줄 정의
CZ(Czochralski)	석영 도가니의 용융 Si에서 시드를 회전·인상해 단결정 잉곳을 키우는 방법. 300 mm 주류
FZ(Float Zone)	RF 코일로 다결정 봉을 국소 용융·재결정. 산소 극저, 고저항. 전력 소자용
v/G 이론	인상 속도 v 와 결정 온도 구배 G 의 비가 공극(vacancy) 우세/격자간(interstitial) 우세 결함 영역을 결정
COP(Crystal Originated Particle)	공극 응집으로 생긴 팔면체 보이드(대략 100 nm 급). 표면에 노출되면 파티클처럼 검출
OSF 링	산화 시 성장하는 적층 결함이 특정 반경에 링 형태로 분포. v/G 경계 위치
BMD(Bulk Micro Defect)	벌크 내 산소 석출물. 금속 게터링(gettering)에 유익, 과다하면 슬립·워피지
저항률(ρ)	도핑 농도의 역지표. p형 붕소 1 20 $\Omega\cdot\text{cm}$ 가 메모리 기판 대표
TTV / SFQR	웨이퍼 전체 두께 편차 / 사이트별 평탄도(포토 포커스 마진 결정)
에피(epi) 웨이퍼	기판 위에 결함 없는 단결정 Si 층(수 μm)을 성장. COP 없는 표면
Deal-Grove 모델	산화막 두께 x 와 시간 t 의 관계 $x^2 + A \cdot x = B \cdot (t + \tau)$. 선형(B/A)·포물선(B) 계수
Dry/Wet/ISSG/RTG	산화 방식. 건식 O_2 / 습식 H_2O / 현장 수증기 생성 / 급속 열산화
Q_f , D_{it}	고정 산화막 전하 / 계면 트랩 밀도. 산화막·계면 품질의 전기적 지표
E_{BD} , TDDDB	항복 전계(SiO_2 대략 10 MV/cm) / 시간 의존 절연 파괴(신뢰성 지표)
Segregation coefficient	산화 시 도펀트가 Si와 SiO_2 중 어느 쪽에 남는지 비율. B는 SiO_2 로, P는 Si 쪽으로
GOI(Gate Oxide Integrity)	게이트 산화막의 항복 분포 품질. 기판 결함·오염에 민감


2. 기초

2.1 실리콘 정제: MG-Si → EG-Si → 폴리실리콘

단계	반응/공정	순도	비고
규석(SiO_2) → MG-Si(metallurgical grade)	아크로에서 $\text{SiO}_2 + 2\text{C} \rightarrow \text{Si} + 2\text{CO}$ (약 1,900°C)	98 99%	야금급. 태양광·화학 원료
MG-Si → 트리클로로실란 (TCS)	$\text{Si} + 3\text{HCl} \rightarrow \text{SiHCl}_3 + \text{H}_2$ (약 300°C, 유동층)	증류로 불순물 분리	TCS 끓는점 약 32°C, 증류로 ppb 순도 확보
TCS → EG-Si(electronic grade) 폴리실리콘	Siemens 공정: $\text{SiHCl}_3 + \text{H}_2 \rightarrow \text{Si} + 3\text{HCl}$ (약 1,100°C 가열 봉에 증착)	9N 11N(99.9999999% 이상)	봉 형태 다결정. 파쇄해 도가니 장입
대안: 모노실란(SiH_4) FBR	$\text{SiH}_4 \rightarrow \text{Si} + 2\text{H}_2$ (유동층 반응기, 입상)	9N급	에너지 효율 높음

반도체용 폴리실리콘의 금속 불순물은 ppb(10^{-9}) 이하, 도펀트(B, P)는 ppt(10^{-12})급까지 관리한다. 여기서 농친 봉소는 나중에 잉곳 저항률을 흔들어 V_t 산포로 나타난다.

2.2 단결정 성장: CZ vs FZ



항목	CZ	FZ
원리	석영 도가니 용융 Si에서 시드 인상	RF 유도 가열로 다결정 봉 국소 용융, 도가니 없음
산소 농도	대략 10 18 ppma(도가니 SiO_2 용출)	0.1 ppma 이하
탄소	낮음 중간	매우 낮음
저항률 범위	도핑으로 0.001 100 $\Omega\cdot\text{cm}$	고저항(수천 $\Omega\cdot\text{cm}$) 가능
최대 직경	300 mm 양산, 450 mm 시연	200 mm 수준이 실용 한계(표면장력으로 용융대 지지)
기계적 강도	산소 석출로 슬립 저항 좋음	산소 없어 열처리 시 슬립 취약
게터링	산소 석출(BMD)로 내부 게터링 가능	불가
용도	메모리·로직 전반	전력 소자, 검출기, RF
비용	낮음	높음

메모리는 100% CZ다. 이유는 300 mm 대구경, 낮은 비용, 그리고 산소가 주는 두 가지 이점(강도, 게터링) 때문이다. 반대로 산소는 OSF·석출 관련 결함의 원인이기도 해서 농도 관리가 핵심이 된다.

[면접]

“CZ와 FZ의 차이”: “CZ는 석영 도가니 안의 용융 실리콘에서 시드를 회전시키며 끌어올려 잉곳을 만드는 방법이고, FZ는 도가니 없이 RF 코일로 다결정 봉을 국소 용융시켜 재결정하는 방법입니다. 가장 큰 차이는 산소입니다. CZ는 도가니에서 산소가 녹아 들어 10 ppma 대의 산소를 갖고, FZ는 거의 없습니다. 이 산소가

메모리에서는 기계적 강도와 금속 게터링에 유리해 300 mm 메모리 기판은 모두 CZ를 씁니다. FZ는 고저항이 필요한 전력 소자에 쓰입니다.”

2.3 CZ 잉곳 성장 변수

변수	대략 값	영향	조절 방향
인상 속도(pull rate) v	대략 0.5 1.5 mm/min(300 mm)	v/G 비를 통해 공극/격자간 결합 영역 결정, 생산성	빠르면 공극 우세(COP 증가), 느리면 격자간 우세(전위 루프)
결정 회전 / 도가니 회전	결정 5 20 rpm, 도가니 반대 방향 수 rpm	용융 대류 온도 균일, 산소 농도 방사 분포	회전 조합으로 산소 방사 균일도 조절
온도 구배 G	결정-용융 계면 근처 수십 K/cm	핫존 설계(열차폐, 히터 위치)로 결정	큰 G는 v/G를 낮춰 격자간 쪽으로
산소 농도	대략 10 14 ppma(신 ASTM 기준 값은 다름)	강도, 게터링, OSF, 석출	도가니 회전, 아르곤 유량·압력, 자기장(MCZ)
자기장(MCZ)	수천 가우스	용융 대류 억제로 산소·도펀트 균일	대구경 필수
도펀트 장입	붕소(p) 또는 인/비소(n)	목표 저항률	편석 계수로 길이 방향 저항률 변화 보정
아르곤 유량/압력	수십 slm, 수십 Torr	SiO 증기 배출, 산소 조절	-

편석(segregation)과 길이 방향 저항률: 붕소의 편석 계수 $k \approx 0.8$, 인 $k \approx 0.35$. $k < 1$ 이면 용융에 도펀트가 남아 잉곳 꼬리(tail) 쪽 농도가 높아진다. 인은 k 가 작아 길이 방향 저항률 변화가 크다. 그래서 같은 잉곳의 seed 쪽 웨이퍼와 tail 쪽 웨이퍼는 저항률이 다르고, 이것이 V_t ·바디 효과 차이로 로트 간 산포에 끼어든다.

[예시]

인 도핑 n형 잉곳에서 초기 저항률 10 Ω·cm가 tail에서 6 Ω·cm까지 내려가는 경우가 있다. 붕소 p형은 k 가 0.8이라 변화가 완만해 대략 10 → 8.5 Ω·cm 수준이다. 메모리 기판이 p형 붕소를 주로 쓰는 이유 중 하나다.

2.4 결정 방향(100/110/111)과 이유

방향	특징	용도
(100)	표면 원자 밀도 가장 낮음 → Si/SiO ₂ 계면 트랩 밀도(D_{it}) 최소, 산화 속도 느림, 전자 이동도 유리	MOS 소자 표준. 메모리·로직 기판
(110)	정공 이동도 높음, 산화 속도 중간	PMOS 채널 최적화 연구, 일부 FinFET 측벽
(111)	원자 밀도 가장 높음 → 산화 속도 가장 빠름, D_{it} 높음	바이폴라, 일부 전력·MEMS

(100)을 쓰는 결정적 이유는 계면 트랩 밀도다. (100)에서 D_{it} 대략 10^{10} /cm²·eV 수준을 얻을 수 있는 반면 (111)은 수 배 높다. D_{it} 는 V_t 불안정, 서브스레숄드 스윙 저하, 1/f 노이즈, DRAM 셀 트랜지스터의 리텐션 산포로 이어진다. 웨이퍼의 노치(notch, 300 mm)는 [110] 결정 방향을 표시해 다이 배치와 절단 방향을 정한다. 클리빙이 쉬운 방향이기도 하다.


2.5 도핑과 저항률

- p형(붕소) 저항률 대략 1 20 Ω·cm ↔ 농도 대략 7×10^{14} ~ 1.5×10^{16} /cm³.
- n형(인) 저항률 대략 1 10 Ω·cm ↔ 농도 대략 5×10^{14} ~ 5×10^{15} /cm³.
- 관계식(단순): $\rho = 1 / (q \cdot \mu \cdot N)$. 예: p형 $N = 1 \times 10^{15}$ /cm³, $\mu_p \approx 470$ cm²/V·s → $\rho \approx 1 / (1.6 \times 10^{-19} \times 470 \times 10^{15}) \approx 13$ Ω·cm.
- 메모리 기판은 대체로 p형 중저항이다. 웰 이온주입으로 실제 소자 영역 농도를 다시 정하므로 기판 저항률의 역할은 “바디 바이어스 경로·래치업·기판 커플링” 쪽이다. 그래도 저항률 편차가 웰 프로파일에 겹쳐 V_t 산포에 소량 기여한다.

2.6 Grown-in 결함과 v/G 이론

v/G high (vacancy rich) critical ($\sim 1.3 \times 10^{-3} \text{ cm}^2/\text{K}\cdot\text{min}$) low (interstitial)
|<---- COP (voids) ---->|<-OSF ring->|<- defect-free ->|<- L-pit / disl. ->|

Radial view of an ingot cross-section when v/G varies with radius:



Voronkov 이론: 응고 계면에서 공극(V)과 격자간 원자(I)가 함께 생기고, v/G가 임계값(대략 $1.3 \times 10^{-3} \text{ cm}^2/\text{K}\cdot\text{min}$) 보다 크면 공극이 남아 냉각 중 응집해 COP(보이드)가, 작으면 격자간 원자가 남아 전위 루프(L-pit, A/B swirl)가 된다. 경계 부근에서 산소 석출이 촉진되어 OSF 링이 생긴다. 웨이퍼 중심은 G가 작아 v/G가 크고(공극 우세), 에지는 냉각이 빨라 G가 크므로 v/G가 작다. 그래서 OSF 링이 특정 반경에 "링"으로 나타난다.

결함	형태/크기	발생	소자 영향	검출
COP	팔면체 보이드, 대략 50 150 nm, 내벽 산화막	공극 응집	표면 노출 시 GOX 국소 얇아짐 → GOI 저하, STI 라이너 결함, 누설	SC-1 반복 세정 후 LLS 증가, 산화 후 결함 카운트
OSF	산화 시 성장하는 적층 결함, 수 μm	산소 석출핵 + 산화 시 격자간 주입	접합 누설, DRAM 리텐션 링 패턴	산화 후 Wright 에칭, 광학 현미경
BMD	산소 석출물(SiO_2), 수십 nm 수 μm	열처리 중 과포화 산소 석출	벌크에서 금속 게터링(유익). 소자 영역 근처면 누설	IR 산란 토모그래피, 에칭 후 카운트
L-pit / 전위 루프	격자간 응집	v/G 낮은 영역	누설, 국소 응력	에칭 후 pit 관찰
열적 도너	산소 복합체가 n형 도너 역할(450°C 부근 열처리)	저온 열 이력	저항률 변동	저항률 재측정, 650°C 어닐로 소멸
슬립(slip)	열응력으로 전위선	급속 가열/냉각, 에지 지지	국소 누설, 오버레이 오차	X선 토포그래피, 육안 에지 라인
탄소·질소	석출 핵 형성 조절	원료·분위기	질소는 COP 축소·BMD 증가에 이용	FTIR

결함 제어 전략(공급사 측): (1) 완전 무결함(defect-free) 성장: v/G를 임계값 근처로 정밀 제어해 COP도 L-pit도 없는 영역만 만든다. 느리고 비싸다. (2) 에피 웨이퍼: 기판 위에 결함 없는 에피층을 키워 표면 COP를 덮는다. (3) 고온 아르곤/수소 어닐 웨이퍼: 표면 근처 COP를 소멸시킨다. (4) 질소 도핑: COP를 작게, BMD를 많이.

[핵심]

메모리 PE가 기억할 것: COP → GOI(게이트 산화막 항복) 저하와 STI 라이너 결함, OSF 링 → 리텐션 링 패턴, BMD 부족 → 금속 게터링 약화로 리텐션 tail, BMD 과다/불균일 → 슬립·워피지. 웨이퍼 공급사 변경이나 잉곳 위치는 항상 EDS 상관 분석 변수에 넣는다.

2.7 웨이퍼 가공(Wafering) 흐름

Ingot → Crop/Grind (diameter, notch) → Slicing (wire saw)
→ Lapping / Grinding → Edge grinding → Etching (damage removal)
→ Double side polishing (DSP) → Final CMP (front)
→ Cleaning → Inspection → (Epi growth) → Packing (N2)

단계	목적	대표 방법/값	대표 결함
외경 그라인딩/노치	지름 300 ± 0.2 mm, 노치는 [110] 방향	다이아몬드 그라인더	노치 위치 오차(정렬)
슬라이싱	잉곳을 두께 대략 900 μ m 웨이퍼로 절단	멀티 와이어 소(다이아몬드 와이어), 커프 손실 대략 150 200 μ m	소 마크(saw mark), 두께 편차, 워프
래핑/그라인딩	소 마크 제거, 두께·평탄도 1차 확보	양면 래핑(Al_2O_3 슬러리) 또는 양면 그라인딩	서브서피스 데미지(수 μ m)
에지 그라인딩	에지 프로파일(둥글게)	규격 프로파일, 에지 배제 영역 2 mm 이하	칩핑, 에지 크랙 → 후공정 파손
에칭	기계 손상층 제거	산($HNO_3/HF/CH_3COOH$) 또는 알칼리(KOH) 수십 μ m	피트, 표면 거칠기
DSP	양면 동시 연마로 평탄도·TTV 확보	콜로이달 실리카, 대략 10 20 μ m 제거	스크래치, 평탄도
최종 CMP(전면)	원자 수준 거칠기(RMS 0.1 0.2 nm)	미세 슬러리, 소프트 패드	헤이즈, 마이크로 스크래치
세정	파티클·금속·유기물 제거	SC-1/SC-2/DHF/오존, 메가소닉	워터마크, 잔류 금속
검사	두께, 평탄도, LLS, 금속, 저항률	정전용량 두께계, 간섭계, 레이저 산란, TXRF	-
에피(선택)	결함 없는 Si 층 성장	$SiHCl_3/H_2$ 대략 1,050 1,150°C, 두께 2 5 μ m(메모리 p/p-)	에피 스택킹 폴트, 헤이즈, 자기 도핑

최종 두께: 300 mm 웨이퍼 775 ± 25 μ m. 슬라이싱 후 약 900 μ m에서 각 단계로 대략 125 μ m를 깎아낸다.

2.8 웨이퍼 사양(대략 값, 300 mm 메모리용)

항목	대략 사양	왜 중요한가
지름 / 두께	300 ± 0.2 mm / 775 ± 25 μ m	장비 핸들링, 척
TTV(total thickness variation)	≤ 1.2 μ m	포토 포커스, CMP 균일도
Bow / Warp	≤ 30 60 μ m(베어), 공정 후 수백 μ m까지 증가 가능	척킹, 오버레이, 3D NAND 응력 관리
평탄도 SFQR(site flatness, 26×8 mm 등)	$\leq$ 수십 nm(선단 노드는 대략 20 30 nm 이하)	노광 DOF가 수십 nm이므로 직접 제약
ESFQR(에지 사이트 평탄도)	에지 2 mm까지 규격화	에지 다이 수율
저항률	예: p형 1 20 Ω -cm, 방사 편차 ≤ 5 10%	Vt·바디 효과 산포
산소 농도	대략 10 14 ppma, 방사 편차 $\leq 5\%$	게터링-OSF·강도
표면 파티클(LLS)	≥ 26 37 nm 크기 입자 수십 개 이하/웨이퍼	랜덤 결함 밀도
표면 금속 오염	Fe, Ni, Cu 등 $\leq 10^{10}$ atoms/cm ² (선단은 10^9 급)	GOI, 리텐션, 접합 누설
표면 거칠기	RMS 0.1 0.2 nm	계면 품질, 이동도
COP 밀도	에피/무결함 웨이퍼는 거의 0	GOI
에지 배제	2 mm 이하(선단 1.5 mm 목표)	다이 수

[예시]

SFQR과 DOF: EUV 노광 DOF가 대략 80 100 nm라면 이 안에서 레지스트 두께 편차, 포커스 제어 오차, 스캐너 레벨링 잔차가 예산을 나눈다. 웨이퍼 자체의 사이트 평탄도(SFQR) 30 nm는 그중 상당 비중이다. 그래서 선단 노드일수록 SFQR 규격이 강화된다.

2.9 Epi / SOI / 300 mm / 450 mm

- **에피 웨이퍼**: p- 기판 위 p- 에피(p/p-) 또는 p- 위 p+ 등. 표면 COP가 없어 GOI가 좋고, 에피층/기판 도핑 프로파일을 독립 설계할 수 있어 래치업 억제·게터링에 유리. DRAM 일부 세대와 로직에 채택. 비용은 폴리시드 웨이퍼 대비 높다.
- **SOI(silicon on insulator)**: 매립 산화막(BOX) 위 얇은 Si. 메모리 주류에는 쓰이지 않지만 RF·저전력 로직에 쓰인다. 3D 적층 연구용.
- **300 mm**: 2001년 전후 양산 시작, 현재 메모리 표준. 200 mm 대비 면적 2.25배.
- **450 mm**: 2010년대 시연되었으나 장비 생태계·비용 문제로 사실상 보류. 면적 2.25배가 다시 매력이지만 EUV 등 핵심 장비의 450 mm 개발이 멈춰 있다.

2.10 웨이퍼 결함이 소자에 미치는 영향

웨이퍼 결함	소자 특성	DRAM 제품 영향	NAND 제품 영향
표면 COP	GOX 국소 thinning → GOI 저하, 초기 항복	셀 Tr GOX 초기 불량, WBI 페일 증분	페리 트랜지스터 GOI
OSF 링	접합 누설 국소 증가	리텐션 페일 링 패턴	페리 누설
금속 오염(Fe, Cu, Ni)	깊은 준위 생성 → 생성 전류 증가, GOX 열화	리텐션 tail(활성화 에너지 낮은 tail), GOI	페리 누설, 터널 옥사이드 열화(페리 인접 시)
BMD 부족	게터링 약화 → 위 금속 오염 효과 증폭	리텐션 tail	-
저항률 편차	바디 효과·웰 프로파일 편차	Vt 산포, 로트 간 시프트	페리 Vt 산포
평탄도 불량	포토 포커스 오차 → CD 편차	국소 CD 이상 → Vt/Cs 편차	채널 홀 CD 편차
슬립	전위선 누설	에지 라인 형태 리텐션 페일	에지 페일
에지 칩핑	후공정 파손 위험	웨이퍼 파손(라인 수율)	동일

2.11 산화 전처리 세정 기초(RCA)

산화막 품질의 절반은 산화 전 표면 상태가 정한다. 대표 세정 시퀀스:

세정	조성(대략)	온도	제거 대상	부작용/주의
SPM(피라냐)	H ₂ SO ₄ :H ₂ O ₂ = 4:1	90 130°C	유기물, PR 잔류	표면 산화, 황 잔류 → 후속 DHF
SC-1(APM)	NH ₄ OH:H ₂ O ₂ :H ₂ O = 1:1:5 → 희석 1:2:50 등	40 70°C	파티클(약한 Si 에칭 + 정전 반발), 유기물	표면 거칠기 증가, Fe/Al 흡착 → SC-2 필요
SC-2(HPM)	HCl:H ₂ O ₂ :H ₂ O = 1:1:6	40 70°C	금속(Fe, Cu, Ni, Al)	파티클 재부착
DHF	HF:H ₂ O = 1:100 1:500	상온	자연 산화막, 산화막 내 금속	소수성 표면 → 파티클 부착, 워터마크
오존수(DIO ₃)	O ₃ 수 ppm	상온	유기물, 얇은 화학 산화막 형성	-
건조	IPA 증기, 마랑고니, 스핀	-	워터마크 방지	건조 불량 → 워터마크

- DHF 후 표면은 수소 종단(H-terminated) 소수성이고, 대기 노출 시 수 시간 내 자연 산화막 0.5 1 nm가 다시 자란다. 이 두께가 최종 GOX 두께에 그대로 더해지므로 DHF 후 산화 착수까지 Q-time(대략 2 4시간 이내)이 엄격하다.
- 세정 후 남은 금속(Fe 10¹¹ atoms/cm² 수준)은 산화 중 막 안으로 들어가 항복 tail을 만든다. 규격은 대개 10¹⁰ 이하.

[예시]

GOX 목표 5.0 nm에서 자연 산화막이 0.6 nm인 로트와 1.1 nm인 로트(Q-time 8시간 초과)가 같은 레시피를 타면 최종 두께가 약 0.3 0.4 nm 차이 날 수 있다(초기막이 있으면 성장이 느려지므로 단순 합보다는 작다). 이는 Vt 30 60 mV 차이로 나타나 로트 간 산포의 큰 원인이 된다. **[면접]** “웨이퍼 결함이 DRAM 리텐션

에 어떻게 영향을 주나”: “DRAM 셀은 커패시터에 저장된 전하가 접합 누설로 빠지면 리텐션이 짧아집니다. 웨이퍼의 금속 오염이나 산소 석출 관련 결함이 접합 근처에 있으면 깊은 준위를 만들어 생성 전류가 커지고, 그 셀이 리텐션 tail 비트가 됩니다. OSF 링이 있으면 특정 반경에서 리텐션 패일이 링 형태 웨이퍼맵으로 나타납니다. PE는 이 링 패턴과 웨이퍼 공급사·잉곳 위치 상관을 확인해 기판 원인을 분리합니다.”

3. 공정/기술 상세: 산화

3.1 산화 반응과 Deal-Grove 모델


반응식:

- 건식(dry): $\text{Si} + \text{O}_2 \rightarrow \text{SiO}_2$
- 습식(wet): $\text{Si} + 2\text{H}_2\text{O} \rightarrow \text{SiO}_2 + 2\text{H}_2$

산화제는 이미 생긴 SiO_2 막을 확산해 통과한 뒤 Si/SiO_2 계면에서 반응한다. 그래서 산화막은 “위로 쌓이는” 것이 아니라 “계면이 아래로 내려가며” 자란다.

Deal-Grove 식: $x^2 + A \cdot x = B \cdot (t + \tau)$

- x : 산화막 두께, t : 시간, τ : 초기 산화막을 보정하는 시간 오프셋.
- B : 포물선 속도 상수(parabolic rate constant). 산화제가 막을 확산하는 속도에 지배. 두꺼운 막에서 $x \approx \sqrt{B \cdot t}$.
- B/A : 선형 속도 상수(linear rate constant). 계면 반응 속도에 지배. 얇은 막에서 $x \approx (B/A) \cdot (t + \tau)$.
- 두 상수 모두 아레니우스 온도 의존. B 의 활성화 에너지는 dry 약 1.2 eV, wet 약 0.8 eV. B/A 는 약 2.0 eV(Si-Si 결합 끊기).



조건(대략)	B/A(선형)	B(포물선)
Dry O_2 1,000°C	대략 0.07 $\mu\text{m}/\text{h}$	대략 0.012 $\mu\text{m}^2/\text{h}$
Dry O_2 1,100°C	대략 0.3 $\mu\text{m}/\text{h}$	대략 0.027 $\mu\text{m}^2/\text{h}$
Wet(H_2O , 1 atm) 1,000°C	대략 0.7 $\mu\text{m}/\text{h}$	대략 0.29 $\mu\text{m}^2/\text{h}$
Wet 1,100°C	대략 2.3 $\mu\text{m}/\text{h}$	대략 0.5 $\mu\text{m}^2/\text{h}$

[예시]

두께-시간 계산. Dry 1,000°C에서 $B = 0.012 \mu\text{m}^2/\text{h}$, $B/A = 0.07 \mu\text{m}/\text{h} \rightarrow A \approx 0.17 \mu\text{m}$. 목표 두께 $x = 0.05 \mu\text{m}$ (50 nm), τ 무시: $t = (x^2 + A \cdot x)/B = (0.0025 + 0.0085)/0.012 \approx 0.92 \text{ h} \approx 55 \text{ 분}$. Wet 1,000°C($B = 0.29$, $B/A = 0.7 \rightarrow A \approx 0.41$)에서 같은 50 nm: $t = (0.0025 + 0.0205)/0.29 \approx 0.08 \text{ h} \approx 5 \text{ 분}$. 습식이 10배 이상 빠르다. 반대로 GOX급 5 nm는 dry라도 수 분 이내라 배치 퍼니스에서는 온도를 낮추거나(800~850°C) 희석 O_2 , 저압을 써서 시간을 늘려 제어성을 확보한다.

Si 소모 비율 0.44: 두께 x_{ox} 의 SiO_2 를 만들면 $0.44 \cdot x_{\text{ox}}$ 의 Si가 소모된다(SiO_2 분자 밀도 $2.2 \times 10^{22} / \text{cm}^3$ vs Si 원자 밀도 $5.0 \times 10^{22} / \text{cm}^3 \rightarrow$ 비율 0.44). 100 nm 산화막이면 Si 표면이 44 nm 내려가고 산화막 표면은 원래 표면보다 56 nm 올라간다. 이 관계는 LOCOS 새부리(bird's beak), STI 라이너 산화 시 액티브 폭 감소, 희생 산화막으로 표면 결함층을 제거하는 계산 등에 쓰인다.

[주의]

Deal-Grove는 대략 20 30 nm 이하 얇은 dry 산화막의 초기 급속 성장(initial rapid growth)을 설명하지 못한다. GOX(2 7 nm) 영역은 경험식 또는 Massoud 보정을 쓴다. 면접에서 "Deal-Grove는 얇은 막에서 안 맞는다"를 덧붙이면 좋다.

3.1.1 SiO₂ 물성 기초

물성	값(대략)	왜 중요한가
구조	비정질(열산화막), Si-O-Si 망	결정립 경계가 없어 누설 경로 적음
밴드갭	약 9 eV	Si(1.12 eV) 대비 큰 장벽. 전자 장벽 약 3.1 eV, 정공 약 4.7 eV
유전율 k	3.9	EOT 기준 물질. 고유전율 막의 비교 기준
밀도	약 2.2 g/cm ³ (열산화), CVD막은 약간 낮음	밀도 낮으면 습기 흡수·누설
굴절률	약 1.46(632 nm)	엘립소미터 두께 모델의 기준값. 1.46에서 벗어나면 밀도·조성 변화
열팽창 계수	약 0.5 ppm/K(Si 2.6 ppm/K)	냉각 시 압축 응력(대략 -300 MPa) → 웨이퍼 bow
항복 전계	약 10 12 MV/cm	신뢰성 한계
저항률	10 ¹⁴ 10 ¹⁶ Ω·cm	절연
열전도율	약 1.4 W/m·K(Si 150)	열 방출 병목

Energy band (MOS, n-Si substrate, simplified)

metal/poly	SiO ₂ (9 eV gap)	Si

	conduction band	Ec ----
Ef -----	^ 3.1 eV	
	barrier	Ev ----
	valence band	

Electron injection from Si into oxide needs ~3.1 eV (or tunneling)

-> FN tunneling at high field (NAND program), direct tunneling if < ~3 nm

- 전자 장벽 3.1 eV는 NAND 프로그램의 물리다. 높은 전계(대략 10 MV/cm)에서 FN(Fowler-Nordheim) 터널링으로 전자가 터널 산화막을 통과해 트랩층에 저장된다. 터널 산화막이 3 nm 이하로 얇으면 직접 터널링이 지배해 저전계에서도 누설이 커져 retention이 불가능하다. 이것이 터널 산화막 두께 하한(대략 5 6 nm)의 이유다.
- DRAM GOX(4 7 nm)는 직접 터널링 영역을 벗어나 있어 게이트 누설은 작지만, 코너 전계 집중과 트랩 매개 누설(TAT, trap-assisted tunneling)이 리텐션과 연결된다.

[면접]

"dry 산화와 wet 산화의 차이": "dry는 O₂, wet은 H₂O를 산화제로 씁니다. H₂O는 SiO₂ 안에서 용해도가 O₂보다 수백 배 높아 확산 공급이 많고, 그래서 wet이 같은 온도에서 10배 이상 빠릅니다. 대신 wet 막은 OH를 포함해 밀도가 약간 낮고 항복이 조금 열세라, 두꺼운 필드·희생 산화막에 쓰고 게이트급 얇은 고품질 막은 dry나 ISSG·RTO를 씁니다. 예로 1,000°C에서 50 nm를 만들면 dry 약 55분, wet 약 5분입니다."

3.2 산화 방식 비교표

방식	산화제/조건	속도	막 품질	대표 용도
Dry O ₂ (퍼니스)	O ₂ , 800 1,100°C, 1 atm 또는 저압	느림	밀도 높고 D _{it} 낮음, 항복 우수	GOX(과거), 얇은 고품질 막, 스크린 산화막
Wet(pyrogenic H ₂ +O ₂ → H ₂ O)	H ₂ O, 900 1,100°C	빠름	약간 낮은 밀도, 수소 함유, 두꺼운 막에 적합	필드/두꺼운 마스크 산화막, 희생 산화막

방식	산화제/조건	속도	막 품질	대표 용도
ISSG(in-situ steam generation)	챔버 내에서 H ₂ +O ₂ 저압 반응, 라디칼(O, OH) 생성, 900 1,100°C 단일 웨이퍼 RTP	매우 빠른 초기 성장	라디칼 산화로 결정 방향 의존성 적음, 코너 라운딩 우수, D _{it} 낮음	STI 라이너, 게이트 산화, 코너 보호
RTO(rapid thermal oxidation)	O ₂ 또는 N ₂ O/NO, 단일 웨이퍼 램프 가열, 수 초 수 분	빠름(고온)	얇은 막 정밀 제어, 열 예산 작음	GOX, 질화 산화막 (oxynitride)
플라즈마 산화	O ₂ 플라즈마, 300 500°C	중간	저온 가능, 플라즈마 손상 우려	저온 공정, 3D 구조 측벽
라디칼 산화(고밀도 플라즈마/마이크로파)	O 라디칼, 400 800°C	중간	결정 방향 무관 균일 두께, poly 위에도 균일	3D NAND 채널/터널 산화, FinFET
HPO(high pressure oxidation)	수 25 atm	매우 빠름	저온에서 두꺼운 막	특수 용도
질화 처리(NO/N ₂ O/플라즈마 질화)	산화막에 N 도입	-	붕소 침투 억제, 유전율 상승, D _{it} 관리 필요	게이트 산질화막(SiON)

[핵심]

방향 의존성: 열산화는 (111) > (110) > (100) 순으로 빠르다. 그래서 STI 트렌치 측벽(경사면, 다른 결정면)과 바닥, 코너에서 두께가 달라진다. 라디칼 산화(ISSG 포함)는 반응이 확산·표면 반응 제한이 아닌 라디칼 공급 제한에 가까워 방향 의존성이 작고 코너 라운딩이 좋다. 3D NAND에서 poly-Si 채널 위에 균일한 터널 산화막을 만들 때 라디칼 산화가 필수인 이유다.

3.3 산화 장비 구성

Vertical furnace (batch)

```

+-----+
| heater zone top |
| +-----+ |
| | quartz tube | | | |
| | +-----+ | |
| | | wafer boat | | |
| | | 100-150 w | | |
| | | (+ dummy) | | |
| | +-----+ | |
| | gas inlet ^ | |
| +-----+ |
| heater zone bottom |
+-----+

```

load lock / N₂ purge

RTP / ISSG (single wafer)

```

+-----+
| lamp array (W-halogen) |
| ===== |
| quartz window |
| --- wafer --- <- pyrometer |
| rotating support |
| gas in -> H2/O2 -> out |
+-----+

```

구성 요소	역할	관련 변수/결합
히터 존(3 5 zone)	온도 균일(±0.5°C 목표)	존 불균형 → 슬롯별 두께 차
석영 튜브/보트	웨이퍼 지지, 오염 차단	석영 열화 → 파티클, 금속 오염
가스 공급(MFC)	O ₂ , H ₂ , N ₂ , HCl(금속 게터링), N ₂ O	유량 오차 → 두께·조성
로드락/N ₂ 퍼지	로딩 중 자연 산화·수분 억제	퍼지 부족 → 초기 산화막 편차
램프/파이로미터(RTP)	급속 가열, 온도 측정	방사율 오차 → 온도 오차 → 두께
웨이퍼 회전(RTP)	균일도	회전 불량 → 방위각 불균일
압력 제어	저압 산화로 얇은 막 제어	압력 드리프트 → 두께

배치 퍼니스의 로딩 효과(loading effect): 보트에 채운 웨이퍼 수와 위치에 따라 가스 소모·열용량이 달라져 두께가 변한다. 그래서 위아래 더미 웨이퍼를 넣고, 부분 로딩 시 레시피를 보정한다.

3.3.1 배치 퍼니스 vs 단일 웨이퍼 RTP 선택 기준

항목	배치 퍼니스	단일 웨이퍼 RTP/ISSG
처리량	100 150장/런, 런 2 6시간	1장/수십 초 수 분
열 예산	큼(램프 느림, 장시간)	작음(스파이크 가능)
두께 제어(얇은 막)	저온·저압·희석으로 보완	우수(짧은 시간 정밀)
균일도	슬롯 간·로딩 효과 관리 필요	웨이퍼 내 램프 존·회전으로 관리, 웨이퍼 간 매칭
비용	웨이퍼당 낮음	높음
대표 용도	패드/희생/필드 산화막, 두꺼운 막, 어닐	GOX, 라이너(ISSG), 재산화, 스파이크 어닐
PE가 보는 시그니처	슬롯 의존, 런 단위 이상	챔버 의존, 웨이퍼 단위 랜덤

[예시]

셀 GOX 5 nm를 배치 퍼니스에서 만들려면 800°C 희석 $O_2(N_2:O_2 = 9:1)$ 저압에서 30 60분으로 시간을 늘려 제어성을 확보한다. RTP라면 1,000°C 수십 초로 끝나지만 온도 측정(파이로미터 방사율) 오차 $\pm 3^\circ C$ 가 두께 $\pm 1.2\%$ 로 이어지므로 챔버 매칭이 관건이다.

3.4 산화막 종류와 용도

산화막	두께(대략)	용도	핵심 요구
게이트 산화막(GOX)	DRAM 셀 Tr 대략 4 7 nm, 페리 코어 2 3 nm(고유전율 병용 시 EOT), I/O 5 7 nm	MOS 게이트 절연	두께 균일 $\pm 1.2\%$, D_it 낮음, 항복·TDDB
터널 산화막(tunnel ox)	NAND 대략 5 8 nm	전하 주입 경로(FN 터널링)	트랩 적음, endurance 견딤, 균일
블로킹 산화막(blocking ox)	NAND 대략 5 10 nm(Al_2O_3 병용)	게이트 쪽 전하 누출 차단	높은 항복, 얇은 EOT
패드 산화막(pad ox)	5 20 nm	SiN 마스크 아래 응력 완충, STI 전	균일
STI 라이너	3 10 nm	트렌치 측벽 결함 치유, 코너 라운딩	코너 두께, 방향 의존성 억제
필드 산화막(LOCOS, 구세대)	300 800 nm	소자 격리	두께
희생 산화막(sacrificial ox)	5 30 nm	표면 손상층 제거(성장 후 식각), 이온주입 후 세정	균일 소모
스크린 산화막(screen ox)	5 20 nm	이온주입 시 채널링·오염 억제	균일
캡 산화막	수십 nm	어닐 시 도펀트 외확산 방지	밀도
측벽 산화(재산화, re-ox)	2 5 nm	게이트 식각 손상 치유, 코너 둥글게	GIDL 개선
3D NAND 코어 산화막	채널 홀 내부 채움	채널 절연	갭필(증착막)

[예시]

EOT(equivalent oxide thickness): 유전율 k 인 막 두께 t 의 $EOT = t \times (3.9/k)$. $ZrO_2(k \approx 25 \sim 40)$ 물리 두께 6 nm $\rightarrow$ EOT 약 0.6 0.9 nm. DRAM 커패시터가 얇은 EOT로 큰 C_s 를 얻는 원리다. GOX가 SiO_2 5 nm이면 $C_{ox} = \epsilon_0 \cdot 3.9/5 \text{ nm} \approx 6.9 \times 10^{-3} \text{ F/m}^2 = 0.69 \text{ } \mu\text{F/cm}^2$.

3.5 산화막 품질 지표

지표	정의	좋은 값(대략)	측정	나쁠 때 제품 영향
Q _f (고정 산화막 전하)	계면 근처 SiO ₂ 내 양의 고정 전하	10 ¹⁰ /cm ² 대	C-V 평탄대 전압 시프트	V _t 시프트(음 방향)
D _{it} (계면 트랩 밀도)	Si/SiO ₂ 계면의 에너지 준위 밀도	10 ¹⁰ /cm ² ·eV 대(양호), 10 ¹¹ 이상(불량)	고주파/저주파 C-V, 전하 펌핑, 컨덕턴스법	V _t 불안정, SS 증가, 1/f 노이즈, 리텐션 산포, RTN
Q _{ot} (산화막 트랩 전하)	막 내부 트랩(방사선, 주입)	낮을수록	스트레스 전후 C-V	NAND endurance(트랩 증가로 V _t 시프트)
Q _m (이동 이온)	Na ⁺ , K ⁺	10 ¹⁰ /cm ² 이하	BT(bias-temperature) 스트레스 C-V	V _t 드리프트
E _{BD} (항복 전계)	파괴되는 전계	SiO ₂ 대략 10 12 MV/cm(얇을수록 높게 보임)	램프 전압 I-V	GOI 초기 불량, WBI 페일
Q _{BD} (charge-to-breakdown)	파괴까지 흘린 전하량	두께 의존, 수 C/cm ² 이상(두꺼운 막)	정전류 스트레스	endurance, 수명
TDDb(time dependent dielectric breakdown)	일정 전계에서 파괴까지 시간 분포(Weibull)	사용 전계에서 10년 외삽	가속 스트레스	신뢰성 규격
계면 거칠기	Si/SiO ₂ 계면 RMS	0.1 0.2 nm	TEM, AFM(막 제거 후)	이동도 저하, 국소 전계 집중, TDDb 저하
두께 균일도	웨이퍼 내/웨이퍼 간/로트 간	±1% 이내(GOX)	엘립소미터 49점	V _t /I _g 산포
SILC(stress induced leakage current)	스트레스 후 저전계 누설 증가	낮을수록	스트레스 전후 I-V	NAND retention

[예시]

GOX 5 nm에서 E_{BD} 10 MV/cm면 항복 전압은 5 V. 동작 전압 1.1 V이면 전계 2.2 MV/cm로 여유가 있어 보이지만, 국소 thinning 10%(4.5 nm)와 코너 전계 집중 1.5배가 겹치면 실효 전계 3.7 MV/cm가 되고, TDDb 외삽에서 수명이 수십 배 짧아진다. GOI 분포의 "tail"이 문제인 이유다.

3.6 도펀트 segregation과 재분포

산화가 진행되면 계면이 이동하며 도펀트가 SiO₂와 Si 사이에 재분배된다. 편석 계수 $m = (\text{Si 내 농도})/(\text{SiO}_2 \text{ 내 농도})$.

도펀트	m(대략)	SiO ₂ 내 확산	결과
붕소(B)	약 0.3($m < 1$)	느림	SiO ₂ 가 B를 흡수 → Si 표면 B 고갈(depletion). p형 표면 농도 감소, V _t 변화
인(P)	약 10($m > 1$)	느림	SiO ₂ 가 P를 거부 → Si 표면 P 축적(pile-up). n형 표면 농도 증가
비소(As)	약 10	느림	축적
갈륨(Ga)	약 20	빠름	SiO ₂ 를 통과해 빠져나가 표면 고갈

OED(oxidation enhanced diffusion): 산화 시 계면에서 격자간 Si 원자가 주입되어 B, P의 확산이 촉진된다(격자간 매개 확산). 반대로 As는 영향이 작다. 게이트 산화 중 채널 도펀트가 예상보다 깊게 퍼지면 V_t가 낮아지는 원인이 된다.

[예시]

붕소 채널 도핑 표면 농도 $1 \times 10^{18} /\text{cm}^3$ 웨이퍼에 5 nm GOX를 성장하면 표면 B가 수십 % 고갈될 수 있고, 이는 V_t 수십 mV 감소로 나타난다. 그래서 GOX 조건 변경 PCN은 채널 이온주입 조건과 함께 평가한다.

3.7 핵심 변수 표

변수	조절 방향	영향 받는 결과	모니터링/계측
온도	+10°C → dry 속도 약 1.3 1.5 배	두께, 밀도, D _{it} , 도펀트 재분포	열전대/파이로미터 로그, 모니터 웨이퍼 두께
시간	선형 구간 비례, 포물선 구간 √t	두께	레시피 로그, 두께
분위기(dry/wet/ISSG/희석)	wet >> dry; N ₂ 희석으로 감소	두께, 수소 함량, 밀도	MFC 로그, 두께, FTIR(OH)
압력	저압 → 감속, 고압 → 가속	얇은 막 제어성	압력 로그
H ₂ /O ₂ 비율(ISSG)	라디칼 농도	초기 성장률, 코너 라운딩	두께, 단면 TEM
챔버 로딩(웨이퍼 수/위치)	부분 로딩 시 보정	슬롯별 두께	슬롯별 모니터 웨이퍼
전처리 세정(DHF 후 표면 상태, Q-time)	자연 산화막 두께 0.5 1 nm 변동	최종 두께, 계면 품질, 금속 오염	세정 후 대기 시간, 접촉각, TXRF
램프온/냉각온	빠르면 슬립·응력	슬립, 초기 산화막	온도 로그, 슬립 검사
질화(N 농도·위치)	N 증가 → k 증가, B 침투 억제, D _{it} 증가 우려	Vt, 누설, 신뢰성	XPS, SIMS N 프로파일
HCl 첨가	금속 게터링, 석영 세정	금속 오염, D _{it}	TXRF, C-V
후속 어닐(N ₂ , FGA)	트랩 패시베이션	D _{it} , Q _f	C-V

3.8 계측

계측	측정 항목	특징	한계
분광 엘립소미터(SE)	두께, 굴절률	비접촉, 빠름, 웨이퍼당 수십 점, 0.01 nm 분해능(상대)	모델 의존, 계면층 가정 필요, 초박막 절대값 오차
C-V(수은 프로브 또는 MOS 캡)	C _{ox} → EOT, Q _f , D _{it} , 도핑	전기적 두께(소자가 보는 두께)	테스트 구조 필요, 양자 효과 보정(얇은 막)
TEM 단면	물리 두께, 계면 거칠기, 코너 형상	직접 관찰, 0.1 nm 급	파괴, 느림, 시료 준비
XPS	조성(N 농도), 화학 결합, 두께(수 nm 이하)	표면 민감	정보 깊이 수 nm
SIMS	도펀트·N 깊이 프로파일	고감도	파괴, 계면 근처 아티팩트
FTIR	산소·탄소·OH	벌크 산소 농도(웨이퍼)	두께 필요
I-V 램프 / 정전류 스트레스	E _{BD} , Q _{BD} , TDDB	신뢰성 직접	시간, 구조 필요
Corona-Kelvin(비접촉 전기 계측)	EOT, 누설, Q _f	비접촉, 인라인 가능	절대값 보정
파티클 검사(LLS)	산화 후 파티클	인라인	결함 원인 미상

3.9 STI 라이너 산화와 코너 문제

Before liner ox (trench etched)	After thermal ox (orientation dep.)	After ISSG/radical ox (conformal, rounded)
act trench act ----+ +---- +-----+	act trench act --_ _/-- thin corner +-----+ sidewall thicker, corner thinner	act trench act -_ _/ - even +-----+ corner rounded, uniform thickness

- STI 트렌치 식각 직후 측벽은 플라즈마 손상과 거칠기를 갖는다. 라이너 산화(3~10 nm)는 손상층을 소모해 제거하고 계면 품질을 회복한다.
- 문제는 코너다. 액티브 상단 코너는 응력 집중과 산화제 접근 제한으로 산화막이 얇아지고(corner thinning), 날카로운 코너는 게이트 전계를 집중시켜 “코너 트랜지스터”가 본체보다 낮은 V_t 로 먼저 켜진다(double hump, 서브스레슬드 험프). DRAM 셀 Tr에서는 코너 누설이 리텐션 tail로, 페리에서는 I_{off} 증가로 나타난다.
- 대책: ISSG/라디칼 산화로 방향 의존성을 줄이고 코너를 둥글게(rounding), 트렌치 식각 시 코너 라운딩 스텝 추가, 갭필 산화막 응력 조정.

[예시]

코너 반경 2 nm vs 8 nm에서 코너 전계 집중은 대략 2배 차이가 날 수 있고, 코너 GOX가 본체 대비 15% 얇으면 국소 전계는 추가 18% 증가한다. 두 효과가 겹치면 코너 TDDB 수명이 본체의 1/10 이하로 떨어지는 계산이 나온다.

3.10 DRAM 셀 GOX 두께 설계 논리(예시)

요구	두께 방향	이유
셀 Tr 구동 전류(t_{WR} , t_{RCD})	얇게	C_{ox} 증가로 Ion 증가
GIDL·서브스레슬드 누설(리텐션)	두껍게	전계 감소, V_t 상승
워드라인 부스트 전압(V_{PP} , 대략 2.5~3 V) 견딜 항복·TDDB	두껍게	전계 = V_{PP} / t_{ox} 를 대략 5~6 MV/cm 이하로
Row hammer 내성	두껍게(+ 계면 품질)	트랩 매개 누설 억제
공정 균일도 $\pm 1\%$	너무 얇으면 절대 오차 부담	4 nm의 1% = 0.04 nm

결과적으로 DRAM 셀 Tr GOX는 로직 코어(1~2 nm EOT)보다 훨씬 두꺼운 대략 4~7 nm 범위에 머문다. 셀 Tr은 “빠른 스위치”보다 “누설 없는 스위치”가 우선이기 때문이다. 이 두께에서 V_{PP} 3 V이면 전계 대략 5~7 MV/cm로 항복 10 MV/cm 대비 마진이 크지 않아, GOX 품질 tail이 곧 신뢰성 tail이 된다.

[주의]

SE 두께와 C-V EOT는 다르다. SE는 물리 두께, C-V는 전기적 두께이며 얇은 막(3 nm 이하)에서는 양자역학적 채널 두께 효과로 C-V 값이 물리 두께보다 0.3~0.5 nm 두껍게 나온다. PCM Tox가 어느 방법으로 정의됐는지 확인하지 않으면 상관 분석에서 오차가 생긴다.

4. 결함·불량 유형

4.1 웨이퍼 결함

결함명	현상	발생 원인	검출/분석	대책
COP	표면 팔면체 피트, 산화 후 결함	v/G 공극 우세 성장	SC-1 반복 후 LLS, 산화막 항복 테스트	무결함 성장, 에피, 아르곤 어닐 웨이퍼
OSF 링	산화 후 특정 반경 적층 결함 링	v/G 경계 산소 석출핵	Wright 에칭 후 현미경, 리텐션 링 맵	v/G 조정(링을 에지 밖으로), 산소 농도 하향
BMD 부족/과다	게터링 약화 / 슬립·워피지	산소 농도·열 이력	IR 토모, 에칭 카운트	산소 사양, 질소 도핑, 사전 어닐
저항률 편차	방사·길이 방향 도핑 편차	편석, 대류	4점 프로브, 비접촉 저항률	MCZ, 도펀트 보충
슬립	에지에서 시작하는 전위선	열응력(퍼니스 급냉, 에지 지지)	X선 토포, 육안	램프율 완화, 보트 형상

결함명	현상	발생 원인	검출/분석	대책
소 마크/두께 편차	주기적 두께 변조	와이어 소 진동	두께 맵	슬라이싱 조건
에지 칩핑/크랙	에지 미세 파손	그라인딩, 핸들링	에지 검사기	프로파일 개선, 핸들러 점검
스크래치/헤이즈	표면 선형 흠/미세 거칠기	CMP, 세정	LLS, 헤이즈 맵	슬러리·패드 관리
금속 오염	Fe, Ni, Cu 표면·벌크	가공 장비, 세정액	TXRF, DLTS, 리텐션 tail	세정 강화, 게터링
워터마크	건조 시 얼룩(SiO ₂ /실리카이트)	세정 후 건조 불량	검사기	IPA 건조, 마랑고니 건조
에피 결함	스택킹 폴트, 힐록, 헤이즈	기판 파티클, 성장 조건	검사기, 에칭	성장 전 세정, 온도
열적 도너	저항률 변동	400 500°C 열 이력	저항률 재측정	650°C 도너 킬 어닐

4.2 산화 결함

결함명	현상	발생 원인	검출/분석	대책
핀홀	국소 막 부재·극박	파티클, 표면 유기물, COP	항복 맵(Cu 전착 결함 표시), 검사기	전처리 세정, 파티클 관리, 에피
두께 불균일(center/edge)	방사 방향 두께 차	온도 구배, 가스 흐름, RTP 램프 프로파일	49점 SE 맵	존 온도 보정, 회전, 가스 노출
두께 불균일(배치 위치)	슬롯별 두께 차	top/bottom 온도, 가스 고갈, 로딩 효과	슬롯별 모니터	존 프로파일, 더미 조정, 부분 로딩 보정
두께 불균일(웨이퍼 간/로트 간)	로트마다 다름	전처리 자연 산화막, 온도 드리프트	SPC 추세	Q-time 관리, 열전대 교정, APC
OSF 발생	산화 후 적층 결함	기판 산소 석출핵 + 산화 중 격자간 주입	에칭 후 관찰	저온/드라이 산화, 기판 사양
계면 트랩 증가(D _{it})	Vt 불안정, SS 증가	오염, 플라스마 손상, 불충분 어닐, 수분	C-V, 전하 펌핑	FGA(수소 어닐), 세정, 플라스마 조건
금속 오염에 의한 항복 저하	E _{BD} 분포 tail	석영 튜브·보트·가스 오염, 세정 잔류	TXRF, GOI 테스트	HCl 클리닝, 석영 교체, 세정
코너 thinning	STI/트렌치 코너에서 산화막 얇음	코너 응력 집중, 산화제 접근 제한, 방향 의존	TEM 단면, 코너 소자 누설	ISSG/라디칼 산화, 코너 라운딩 사전 처리
잔류 수분/OH	막 내 OH, 밀도 저하, 후속 누설	wet 산화 후 미충분 건조, 대기 노출	FTIR, 항복	후속 N ₂ 어닐, 로드락 퍼지
붕소 침투(boron penetration)	p+ 게이트에서 B가 GOX 통과 → Vt 시프트	얇은 GOX, 고온	SIMS, Vt	질화(SiON)
응력 균열	두꺼운 막 균열	열팽창 차(SiO ₂ 0.5 vs Si 2.6 ppm/K)	검사기	두께 제한, 램프율
파티클	산화 후 LLS 증가	석영 벗겨짐, 보트 마모	LLS 맵	부품 교체, 튜브 세정
슬립	에지 전위	급속 가열/냉각	X선 토포	램프율, 지지 위치
자연 산화막 편차	초기 두께 0.5 1.5 nm 변동	세정 후 대기 시간·습도	최종 두께 산포	Q-time, N ₂ 퍼지 FOUP
질화 불균일	N 농도 편차	플라스마 밀도	XPS 맵	플라스마 균일도

4.3 웨이퍼·산화 관련 웨이퍼맵 시그니처

시그니처	의심 원인(웨이퍼/산화)	구분 방법
도넛 링(중간 반경, 폭 5 15 mm)	OSF 링	공급사·잉곳 ID 상관, 장비 무관

시그니처	의심 원인(웨이퍼/산화)	구분 방법
에지 링(외곽 5 10 mm)	퍼니스 에지 온도, RTP 에지 램프 프로파일, 웨이퍼 에지 평탄도(ESFQR)	두께 맵 에지 편차, 챔버별 차이
센터 스팟	RTP 중심 램프 존, 가스 노즐 중심	두께 맵 중심 편차
로트 내 슬롯 의존	퍼니스 존 온도, 가스 고갈, 로딩 효과	슬롯 vs 두께·Vt 플롯
로트 간 계단식 변화	열전대 교정·튜브 교체·세정액 교체 시점	SPC 추세와 이벤트 로그 대조
랜덤(GOI 패일)	금속 오염, COP, 파티클	TXRF, 파티클 맵, 웨이퍼 종류 상관
에지 방사 라인	슬립	X선 토포, 육안
웨이퍼 절반/방위각 의존	RTP 회전 불량, 퍼니스 가스 흐름 방향	노치 기준 방향 고정 여부

[핵심]

산화 결함의 4대 근원: 온도 불균일(두께), 오염(항복·D_{it}), 기판 결함(핀홀·OSF), 전처리 상태(초기막·Q-time). 거의 모든 산화トラブル슈팅은 이 넷 중 어디인지 좁히는 것에서 시작한다.

5. 공정 변수 ↔ 소자/제품 특성 상관관계

5.1 DRAM: GOX ↔ GIDL / VRT / Row hammer / 리텐션

GOX thinner → higher gate-to-drain field → GIDL up
 → Vt down → subthreshold leakage up
 → more interface/oxide traps near junction → VRT
 → weaker isolation of passing WL coupling → row hammer
 All paths converge on: storage node charge loss → retention tail

GOX 변수	소자 특성	제품 특성	대략 민감도(예시)
두께 -0.1 nm(5 nm 기준 -2%)	C _{ox} +2%, Vt -10 20 mV, Ig 증가, GIDL 증가	리텐션 tail 증가, 스태바이 전류 증가	tail 비트 +10 20%
두께 +0.1 nm	Vt +10 20 mV, 구동 전류 감소	tWR/tRCD 마진 저하, 리텐션 개선	스피드 빈 하락
D _{it} 10 ¹⁰ → 10 ¹¹	SS 증가, Vt 불안정, RTN	VRT(retention 시간이 두 상태로 뛰는 셀) 증가	VRT 셀 수 배 증가
Q _f 증가	Vt 음 방향 시프트	누설 증가	-
계면 거칠기 증가	이동도 저하, 국소 전계 집중	리텐션 산포, TDDb 저하	-
코너 thinning(BCAT 트렌치 코너)	코너 전계 집중, 국소 GIDL	특정 셀 리텐션 tail, GOI	-
금속 오염	깊은 준위 생성 전류	리텐션 tail(저활성화 에너지)	-
질화 과다	Vt 시프트, 전하 트랩	리텐션 산포	-

Row hammer 연결: 인접 워드라인(aggessor)을 반복 활성화하면 전자 주입·커플링으로 희생(victim) 셀 전하가 손실된다. GOX가 얇거나 계면 트랩이 많으면 aggessor WL 스위칭 시 생성된 캐리어와 트랩 매개 누설이 커져 row hammer 임계 횟수가 낮아진다. GOX 품질은 row hammer 내성의 공정 측 변수 중 하나다(회로 측 TRR, 리프레시 관리와 병행).

VRT(variable retention time): 셀 리텐션 시간이 시간에 따라 두 개 이상 상태를 오가는 현상. 접합 근처 산화막/계면 트랩(meta-stable defect)이 원인으로 알려져 있다. D_{it}가 높거나 STI 코너·GOX 코너에 결함이 있으면 VRT 셀이 늘어 리페어로도 못 잡는 “시간에 따라 나타났다 사라지는” 패일이 된다.

5.2 NAND: 터널/블로킹 산화막 ↔ Endurance / Retention / P/E 속도

산화막 변수	셀 특성	제품 특성
터널 산화막 -0.3 nm	FN 터널링 전류 증가 → 프로그램/이레이즈 빠름	P/E 속도 향상, 그러나 retention 악화(저전계 누설-SILC), 낮은 전압에서 disturb 증가
터널 산화막 +0.3 nm	터널링 느림	프로그램 전압 상승 필요 → 블로킹 막 스트레스, 속도 저하
터널 산화막 트랩 증가(품질 저하)	P/E 사이클마다 트랩 축적 → Vt 시프트, SILC	endurance 감소(예: 3,000 → 1,500 사이클), retention 저하
터널 산화막 두께 불균일(층별)	층별 P/E 속도 차	WL 그룹별 Vt 분포 차, 보정 부담
블로킹 산화막 얇음	게이트에서 트랩층으로 백 터널링	이레이즈 포화(erase saturation), retention 저하
블로킹 산화막 두께 과다	셀 커플링 비 저하	프로그램 전압 상승, 속도 저하
채널 poly/산화막 계면 트랩	셀 전류 감소, RTN	읽기 마진 저하, 읽기 패일
라디칼 산화 방향 의존성	poly 결정립별 두께 차	셀 간 Vt 산포

[예시]

터널 산화막에서 FN 터널링 전류는 전계에 지수적으로 의존한다. 두께 7 nm에서 6.7 nm로 4% 얇아지면 같은 전압에서 전계가 4% 커지고 터널링 전류는 대략 수 배 증가할 수 있다. 프로그램은 빨라지지만 읽기-대기 상태의 저전계 누설도 함께 커져 retention이 나빠진다. NAND에서 터널 산화막 두께는 “속도 vs 보존”의 균형점이다.

5.3 웨이퍼 변수 ↔ 제품 특성

웨이퍼 변수	소자 특성	DRAM 제품	NAND 제품
COP 밀도 증가	GOI tail	WBI 패일, 셀 Tr 초기 불량	페리 GOI
OSF 링 존재	링 반경 접합 누설	리텐션 링 맵	페리 누설 링
금속 오염 $10^{10} \rightarrow 10^{11}$	생성 전류 증가	리텐션 tail 증가, 활성화 에너지 낮은 tail	페리 누설
저항률 +20%	바디 효과 감소, 웰 프로파일 변화	Vt 소량 시프트	페리 Vt 시프트
SFQR 악화	포커스 오차 → CD 편차	국소 Vt/Cs 편차	채널 홀 CD 편차
Warp 증가(공정 후)	오버레이 오차, 척킹 불량	컨택 미정렬	NAND에서 심각(응력)

5.4 PCM 파라미터 ↔ 산화-웨이퍼 변수 매핑

PCM 파라미터	산화-웨이퍼 변수	판독 요령
Tox(SE) / EOT(C-V)	온도, 시간, 분위기, 초기 자연 산화막, 질화	SE와 C-V 차이가 커지면 계면층-질화 변화 의심
Vt(셀/페리)	Tox, Q _f , 도펀트 편석-OED, 기판 저항률	Tox 정상인데 Vt 시프트면 편석-채널 도핑
Ig(게이트 누설)	Tox, 핀홀, 오염	평균은 두께, tail은 결함
BV _{ox} / GOI 저전계 패일율	오염, COP, 파티클, 코너	튜브별-웨이퍼 종류별 분리
D _{it} (전하 펌핑 TEG)	세정, 어닐, 플라스마 손상	Vt 불안정-VRT와 함께 봄
접합 누설	웨이퍼 결함(OSF, 금속), 산화 중 OED로 접합 변화	사이트 위치 의존(링) 확인
웰 저항 / 바디 효과	기판 저항률, 웰 프로파일	잉곳 위치 상관
코너 소자 Ioff(STI 에지 TEG)	라이너 산화 코너 thinning	폭 다른 TEG 비교(narrow width effect)

[면접]

“산화막 두께가 얇아지면 DRAM에 어떤 일이 생기나”: “게이트 산화막이 얇아지면 세 가지가 동시에 일어납니다. 첫째, V_t 가 낮아져 서브스레숄드 누설이 커집니다. 둘째, 게이트-드레인 간 전계가 커져 GIDL이 늘어 스토리지 노드 전하가 빠집니다. 셋째, 계면 트랩의 영향이 커져 VRT와 row hammer 내성이 나빠집니다. 결과적으로 리텐션 tail 비트가 늘고 tREF 마진이 줄어듭니다. PE는 PCM에서 Tox와 V_t , Ig를 확인하고 EDS 리텐션 페일 비트 수와의 상관으로 이를 검증합니다.”

6. 트러블슈팅 케이스

케이스 1: 리텐션 페일 도넛 링 – 웨이퍼 OSF 링

- **증상:** DRAM 특정 기간 로트에서 반경 약 100 mm 위치에 폭 10 mm 링 형태의 리텐션 페일 증가. 수율 -2%p. 링 위치가 웨이퍼마다 거의 동일.
- **1차 데이터:** EDS 리텐션 페일 맵 방사 프로파일에서 뚜렷한 피크. 같은 로트의 인라인 계측(GOX 두께, CD, 오버레이) 맵에는 링 없음. PCM 접합 누설이 에지 근처 사이트에서만 상승.
- **가설:** (a) 웨이퍼 기판 OSF 링, (b) 퍼니스/식각 장비의 플라즈마 밀도 링, (c) CMP 패드 컨디셔닝 링, (d) 세정 노즐 위치.
- **검증:** 로트별 웨이퍼 공급사·잉곳 ID 조회 → 링 로트 전부 특정 공급사의 특정 잉곳 범위. 해당 웨이퍼 미사용 로트에는 링 없음. 링 위치 다이 샘플을 산화 후 Wright 에칭 → OSF 확인. 장비 원인(b)(c)(d)은 챔버 무관하게 나타나 기각.
- **근본 원인:** 공급사 잉곳 성장 조건(v/G) 변동으로 OSF 링이 웨이퍼 내부(반경 100 mm)에 위치. OSF 근처 접합 누설 증가 → 리텐션 tail.
- **조치:** 해당 잉곳 웨이퍼 사용 중지 및 공급사 클레임. 재고 웨이퍼 입고 검사(산화 + 에칭 샘플 검사) 추가.
- **재발 방지:** 웨이퍼 입고 사양에 OSF 링 위치 규격(반경 ≥ 148 mm 또는 무결함) 명시. EDS 리포트에 웨이퍼 잉곳 ID 상관 자동화.

케이스 2: 로트 내 슬롯 의존 V_t 시프트 – 퍼니스 존 온도

- **증상:** 페리 NMOS V_t 가 로트 내 상단 슬롯(1 5번) 웨이퍼에서 -25 mV, 하단 정상. 해당 웨이퍼 스피드 빈 상승. 스탠바이 전류 규격 근접.
- **1차 데이터:** PCM Tox 슬롯별 플롯 → 상단 -0.12 nm. C-V EOT도 동일 경향. 웨이퍼 내 분포는 균일.
- **가설:** (a) 퍼니스 top 존 온도 저하, (b) top 쪽 가스 고갈, (c) 상단 더미 웨이퍼 수 변경으로 로딩 효과, (d) 전처리 세정 캐리어 위치 효과.
- **검증:** (a) 퍼니스 열전대 로그에서 top 존이 설정 대비 -4°C 드리프트 확인. (b) 가스 흐름은 하단 유입이라 고갈은 상단이 아닌 하단에 나타나야 함 → 방향 불일치로 기각. (c) 더미 수 변경 이력 없음. (d) 세정 후 자연 산화막 두께 슬롯별 측정 동일 → 기각.
- **근본 원인:** top 존 열전대 노화로 실제 온도가 낮아 산화 속도 저하.
- **조치:** 열전대 교체·교정, 존 프로파일 재설정, 슬롯별 모니터 웨이퍼 두께 확인 후 정상 복귀.
- **재발 방지:** 열전대 교체 주기 단축, 퍼니스 SPC에 top/bottom 모니터 두께 차 항목 추가(관리 한계 ± 0.05 nm).

케이스 3: GOI 항복 tail 악화 – 석영 튜브 금속 오염

- **증상:** 게이트 산화 후 GOI 테스트(대면적 캡 램프 I-V)에서 저전계(< 5 MV/cm) 항복 비율 0.5% → 3%. EDS에서 WBI 후 증분 페일 증가.
- **1차 데이터:** GOI 페일 위치 맵은 랜덤. 두께·D_it 정상. 특정 퍼니스 튜브 1대 로트에 집중.
- **가설:** (a) 석영 튜브 노화로 금속(Fe, Ni) 오염, (b) 보트 파티클, (c) 전처리 세정액 금속 오염, (d) 기판 COP 증가.
- **검증:** 해당 튜브 처리 웨이퍼 TXRF → Fe 8×10^{10} atoms/cm²(정상 튜브 $< 1 \times 10^{10}$). 파티클 카운트 정상 → (b) 기각. 다른 튜브에서 같은 세정액 사용 로트 정상 → (c) 기각. 웨이퍼 공급 동일 → (d) 기각.

- **근본 원인:** 석영 튜브 장기 사용에 따른 표면 열화와 금속 축적. 산화 중 Fe가 산화막·계면에 유입되어 국소 항복 저하.
- **조치:** 튜브 교체, HCl 인시츄 클리닝 주기 강화. 해당 로트는 WBI 강화 스크리닝 후 등급 조정.
- **재발 방지:** 튜브 사용 시간 기반 예방 교체, 주간 TXRF 모니터 웨이퍼 추가, GOI 저전계 패일율을 SPC 항목화.

케이스 4: NAND endurance 저하 – 라디칼 산화 챔버 두께 편차

- **증상:** 3D NAND 신규 로트에서 P/E 사이클 3,000회 후 Vt 시프트가 기준 대비 1.5배, 특정 챔버 처리 로트에 집중.
- **1차 데이터:** 터널 산화막 두께(TEM 샘플) 해당 챔버 -0.3 nm, 웨이퍼 내 에지 쪽 더 얇음. 프로그램 속도 빠름. Retention 테스트도 열세.
- **가설:** (a) 라디칼 산화 챔버 마이크로파 파워 저하로 라디칼 밀도 감소, (b) 챔버 온도 저하, (c) 전처리 poly 표면 상태(자연 산화막) 차이, (d) 채널 poly 두께 차.
- **검증:** (a) 챔버 FDC에서 마이크로파 반사 파워 상승 확인(매칭 불량). (b) 온도 정상. (c) 전처리 동일 배치. (d) TEM에서 poly 두께 동일.
- **근본 원인:** 마이크로파 매칭 드리프트로 라디칼 공급 감소 → 산화막 얇음 → 터널링 전류 증가 → 사이클링 트랩 축적 가속.
- **조치:** 매칭 네트워크 정비, 챔버 두께 모니터 재기준. 해당 로트는 endurance 규격에 맞춰 등급 분류.
- **재발 방지:** 라디칼 산화 챔버 FDC에 반사 파워 알람, 챔버 간 두께 매칭 ± 0.05 nm 관리, endurance 샘플 테스트를 챔버별로 계층화.

케이스 5: 로트 간 Tox 산포 확대 – 세정 후 Q-time

- **증상:** GOX Tox 로트 간 표준편차가 0.03 → 0.08 nm로 확대. 페리 Vt 로트 간 산포 증가로 스피드 빈 분포가 넓어짐.
- **1차 데이터:** 두꺼운 로트와 얇은 로트의 퍼니스 로그 동일. 세정 후 산화 착수까지 대기 시간이 두꺼운 로트에서 6 10시간(규정 4시간).
- **가설:** (a) Q-time 초과로 자연 산화막 두께 증가, (b) 퍼니스 열전대 드리프트, (c) 세정액 농도 변화.
- **검증:** 대기 시간 vs Tox 산점도에서 양의 상관(기울기 약 0.05 nm/h). 퍼니스 모니터 웨이퍼(세정 직후 투입) 두께는 일정 → (b) 기각. 세정액 농도 로그 정상 → (c) 기각.
- **근본 원인:** 세정 벤치와 퍼니스 사이 대기 로트 적체(퍼니스 PM 일정)로 Q-time 초과 → 자연 산화막 증가 → 최종 두께 증가.
- **조치:** Q-time 초과 로트는 DHF 재세정 후 산화하도록 MES 인터락. 퍼니스 PM 시 세정 착수 제어.
- **재발 방지:** 세정-산화 Q-time을 SPC 항목화, Tox와 Q-time 상관 자동 리포트.

[트러블슈팅]

미니 케이스: 산화 후 파티클 급증. 증상: 산화 후 LLS 카운트 20 → 300개. 원인: 보트 석영 표면 벗겨짐(플레이킹). 검출: 파티클 SEM/EDX에서 SiO₂ 조성, 보트 육안 검사. 조치: 보트 교체, 튜브 세정. 재발 방지: 보트 사용 횟수 관리. **[아이디어]** VRT는 리페어로 잡기 어려운 대표적 난제다. 접합 근처 산화막 결함이 원인이라면, GOX 후 저온 수소/중수소 어닐로 트랩을 패시베이션하는 공정과 함께, EDS에서 리텐션을 복수 회 측정해 상태 전이를 보이는 셀을 통계적으로 검출하고 ECC/리프레시 관리와 연계하는 시스템적 접근이 필요하다.

7. 응용·심화(최신 이슈)

7.1 무결함 웨이퍼와 에피의 선택

- 선단 DRAM에서 GOI 요구가 높아지며 무결함(perfect) CZ 웨이퍼와 에피 웨이퍼 사이 비용·성능 선택이 계속 된다. 에피는 표면 결함이 사실상 0이고 도핑 프로파일 설계 자유도가 있지만 비용이 높고 에피 자체 결함(스택킹 폴트)이 있다. PE는 GOI tail, WBI 페일율, 리텐션 tail을 두 종류 웨이퍼 split으로 비교해 판단에 참여한다.

7.2 3D NAND 응력과 웨이퍼 사양

- 수백 층 ONON과 W 게이트는 웨이퍼를 수백 μm 까지 휘게 한다. 베어 웨이퍼 bow 사양보다 공정 중 응력 관리(후면 보상막, 증착 응력 튜)가 중요해졌고, 척킹 가능한 warp 한계(대략 수백 μm)가 층수 확장의 제약이 된다. 웨이퍼 공급사와 “응력 보상 후면 막이 있는 웨이퍼”를 논의하는 사례도 있다.

7.3 게이트 산화막의 진화: SiON $\rightarrow$ 고유전율 + 계면층

- 페리 트랜지스터는 얇은 SiO₂ 계면층(0.5 ~ 1 nm) 위 HfO₂ 게이트 고유전율 막을 쓴다. 계면층은 여전히 산화 공정(화학 산화 또는 RTO)이 만들며 D_{it}와 이동도를 결정한다. DRAM 셀 BCAT은 여전히 SiO₂/SiON 기반이 주류지만 고유전율 게이트 도입 연구가 진행 중이다.

7.4 라디칼 산화와 3D 구조

- FinFET, GAA, 3D NAND 채널처럼 여러 결정면이 노출된 구조에서는 방향 무관 균일 산화가 필요해 라디칼 산화가 표준이 되었다. 3D NAND에서는 채널 홀 깊이 방향 라디칼 도달성이 층별 두께 균일도를 좌우한다.

7.5 중수소 어닐과 계면 신뢰성

- Si-H 대신 Si-D 결합으로 계면을 패시베이션하면 핫캐리어에 의한 결함 파괴가 줄어 D_{it} 증가가 억제된다(동위원소 효과). NAND endurance·DRAM VRT 개선 관점에서 검토된다.

7.6 HBM 박형화와 기판 응력

- HBM 코어 다이는 30 ~ 50 μm 까지 박형화된다. 웨이퍼 두께의 95%를 제거하는 과정에서 서브서피스 데미지와 응력이 DRAM 셀 Tr Vt와 리텐션에 영향을 줄 수 있다. PE는 박형화 전후 셀 특성 변화를 모니터링하고 백그라운드 인딩 조건(스트레스 릴리프 에칭/CMP)을 협의한다.

7.7 산화 공정의 APC와 챔버 매칭

- 배치 퍼니스는 앞 런의 모니터 웨이퍼 두께로 다음 런의 시간을 보정한다(run-to-run). RTP/ISSG는 웨이퍼마다 파이로미터 온도와 시간을 보정한다. 보정량 추세가 한 방향으로 계속 커지면 열전대·램프 노화 신호다.
- 챔버 매칭(chamber matching): 같은 레시피를 여러 챔버가 처리하므로 챔버 간 두께 차를 ± 0.05 nm 이내로 맞춘다. 매칭이 흐트러지면 “특정 챔버 로트만 Vt 시프트”가 나타나며, PE의 commonality analysis에서 가장 자주 잡히는 항목이다.
- 인라인 비접촉 전기 계측(Corona-Kelvin)으로 EOT·누설을 웨이퍼마다 측정하는 방식이 확대되어, PCM 이전에 전기적 품질 이상을 조기에 잡는다.

[심화]

산화막 항복 물리: 얇은 SiO₂의 TDDB는 퍼컬레이션(percolation) 모델로 설명된다. 스트레스 중 생성되는 트랩이 임계 밀도에 도달해 전도 경로를 만들면 파괴된다. 막이 얇을수록 필요한 트랩 수가 적어 Weibull 기울기 β 가 작아지고(분포가 넓어짐), 면적 스케일링(면적 큰 소자가 먼저 파괴)이 커진다. 셀 어레이는 총 GOX 면적이 거대해 tail이 곧 수율·신뢰성이 되는 이유다. **[심화]** 산소 석출 제어: 웨이퍼 공급사는 사전 열처리(예: 800°C 핵 형성 + 1,000°C 성장)로 BMD 밀도를 설계한다. 소자 제조 중 고온 스텝(STI, 웰 어닐)이 이를

바꾸므로, 실제 소자 웨이퍼의 최종 BMD는 “웨이퍼 사양 × 공정 열 이력”의 결과다. 메모리 흐름의 열 예산이 줄어들수록(저온화) 게터링 확보를 위한 초기 산소 농도·핵 형성 설계가 중요해진다.

8. 셀프 체크 질문

개념

1. CZ와 FZ의 차이와 메모리가 CZ를 쓰는 이유는?

- 답: CZ는 석영 도가니 용융 Si에서 시드를 인상하고, FZ는 도가니 없이 RF로 국소 용융합니다. 핵심 차이는 산소로, CZ는 10 ppma 대, FZ는 거의 없습니다. 메모리는 300 mm 대구경과 저비용, 산소에 의한 기계적 강도와 금속 게터링 이점 때문에 CZ를 씁니다. FZ는 200 mm 이하 전력 소자에 씁니다.

1. Deal-Grove 모델을 설명하고 얇은 막에서의 한계를 말하라.

- 답: $x^2 + A \cdot x = B \cdot (t + \tau)$ 로, 얇은 막에서는 계면 반응이 제한해 두께가 시간에 선형(B/A), 두꺼운 막에서는 산화제 확산이 제한해 $\sqrt{t}$ 에 비례(B)합니다. 예로 dry 1,000°C에서 50 nm는 약 55분, wet은 약 5분입니다. 단, 20~30 nm 이하 얇은 dry 막의 초기 급속 성장은 설명하지 못해 GOX 영역은 경험식을 씁니다.

1. Si 소모 비율 0.44의 의미와 활용은?

- 답: SiO₂ 두께의 44%만큼 Si가 소모되어 계면이 아래로 내려갑니다. SiO₂와 Si의 원자 밀도 비(2.2 vs 5.0 × 10²²)에서 나옵니다. 예로 100 nm 산화막이면 Si 44 nm가 소모되고 표면은 56 nm 올라갑니다. 희생 산화막으로 손상층을 제거할 때 제거 깊이 계산, STI 라이너 산화 시 액티브 폭 감소 예측에 씁니다.

1. (100) 웨이퍼를 쓰는 이유는?

- 답: 표면 원자 밀도가 가장 낮아 Si/SiO₂ 계면 트랩 밀도 D_{it}가 10¹⁰ /cm²·eV 수준으로 가장 낮고 전자 이동도에도 유리하기 때문입니다. D_{it}가 높으면 Vt 불안정, SS 저하, 1/f 노이즈, DRAM 리텐션 산포가 나빠집니다. (111)은 산화가 가장 빠르지만 D_{it}가 수 배 높습니다.

1. 산화막 품질 지표 4개를 말하고 각각 제품에 미치는 영향을 연결하라.

- 답: Q_f(고정 전하)는 Vt 시프트, D_{it}(계면 트랩)는 Vt 불안정·VRT·RTN, E_{BD}/TDDb(항복)는 GOI 초기 불량과 장기 신뢰성, SILC(스트레스 후 저전계 누설)는 NAND retention에 연결됩니다. 예로 D_{it}가 10¹⁰에서 10¹¹로 오르면 DRAM VRT 셀이 수 배 늘 수 있습니다.

응용

1. $\sqrt{G}$ 이론으로 OSF 링이 왜 “링”으로 나타나는지 설명하라.

- 답: 응고 계면에서 $\sqrt{G}$ 가 임계값보다 크면 공극이 남아 COP, 작으면 격자간 원자가 남아 전위 루프가 되고, 경계에서 산소 석출이 촉진되어 OSF가 생깁니다. 웨이퍼 중심은 온도 구배 G가 작아 $\sqrt{G}$ 가 크고 에지는 G가 커 $\sqrt{G}$ 가 작으므로, 경계 조건이 특정 반경에서 만족되어 링이 됩니다. 이 링 반경의 접합 누설이 커져 DRAM 리텐션 페일 링 맵이 나타납니다.

1. 로트 내 상단 슬롯 웨이퍼만 Tox가 얇다. 원인 후보와 검증 순서는?

- 답: 배치 퍼니스 top 존 온도 저하, 가스 고갈 방향, 로딩 효과(더미 변경), 전처리 세정 위치 효과가 후보입니다. 먼저 열전대 로그로 존 온도를 확인하고, 가스 유입 방향과 고갈 위치가 일치하는지 보고, 더미 이력과 세정 후 자연 산화막 두께를 슬롯별로 비교합니다. 예로 top 존 -4°C 드리프트가 확인되면 열전대 교정 후 슬롯별 모니터로 정상 복귀를 확인합니다.

1. NAND 터널 산화막을 0.3 nm 얇게 하는 PCN의 장단점을 PE 관점에서 평가하라.

- 답: 장점은 FN 터널링 전류 증가로 프로그램/이레이즈가 빨라지고 전압을 낮출 수 있는 것입니다. 단점은 저전계 누설과 SILC가 커져 retention이 나빠지고, 사이클링 트랩 축적이 빨라 endurance가 줄며, disturb 내성이 약해지는 것입니다. split 로트로 P/E 속도, 3,000~10,000 사이클 endurance, 고온 retention 베이크를 비교해 규격 마진 안에서만 채택합니다.

1. GOI 저전계 항복 비율이 특정 퍼니스 튜브에서만 증가했다. 어떻게 접근하는가?

- 답: 두께와 D_{it} 가 정상이면 오염을 먼저 의심합니다. 해당 튜브 처리 웨이퍼의 TXRF로 Fe/Ni/Cu를 측정하고 정상 튜브와 비교합니다. 예로 $Fe\ 8 \times 10^{10}\ atoms/cm^2$ 가 나오면 석영 튜브 노화가 원인이므로 튜브 교체와 HCl 클리닝 주기 강화, 해당 로트는 WBI 강화 스크리닝으로 대응합니다.
- 1. 웨이퍼 입고 검사에 PE가 요구할 항목은?
- 답: OSF 링 위치(반경 규격 또는 무결함), COP 밀도, 금속 오염(TXRF 10^{10} 이하), 저항률·산소 방사 편차, SFQR/ESFQR, 에지 칩핑입니다. 이유는 각각 리텐션 링 맵, GOI, 리텐션 tail, Vt 산포, 포토 포커스·에지 다이 수율, 라인 수율과 직결되기 때문입니다. 공급사·잉곳 ID를 로트 이력에 기록해 EDS 상관 분석 변수로 쓰는 것도 요구합니다.

심화

1. 도펀트 편석과 OED가 GOX 공정 변경 평가에 왜 함께 들어가야 하는가?
 - 답: 산화 중 붕소는 SiO_2 로 흡수되어 Si 표면이 고갈되고($m \approx 0.3$), 산화가 주입하는 격자간 Si가 B-P 확산을 촉진(OED)해 채널 도핑 프로파일이 바뀝니다. 따라서 GOX 두께·온도·시간을 바꾸면 Tox 뿐 아니라 채널 농도가 함께 변해 Vt 시프트가 두 요인의 합으로 나타납니다. 예로 5 nm GOX 성장 조건 변경만으로 Vt가 수십 mV 움직일 수 있어 채널 이온주입 재조정을 병행 평가합니다.
1. 얇은 산화막 TDDDB에서 Weibull 기울기가 작아지는 것이 메모리 셀 어레이에 의미하는 바는?
 - 답: 퍼컬레이션 모델에서 막이 얇으면 파괴에 필요한 트랩 수가 적어 파괴 시간 분포가 넓어지고(β 감소), 면적 스케일링이 커집니다. 셀 어레이는 GOX 총면적이 매우 커서 분포의 극단 tail이 실제 첫 파괴 시점을 결정합니다. 그래서 평균 수명보다 tail(예: 0.01% 지점)과 면적 보정 외삽으로 신뢰성을 판정하고, GOI tail을 줄이는 오염·결함 관리가 수율과 직결됩니다.
1. 라디칼 산화가 3D NAND에 필수인 이유와 남는 과제는?
 - 답: 채널이 poly-Si라 결정립마다 방향이 다른데 열산화는 방향 의존성이 커 두께가 불균일해지고, 이는 셀 간 Vt 산포가 됩니다. 라디칼 산화는 라디칼 공급 제한 반응이라 방향 무관하게 균일하고 저온에서도 가능합니다. 과제는 깊은 채널 홀 하부까지 라디칼이 충분히 도달하는가로, 하부 두께 감소가 증별 P/E 속도 차와 endurance 차를 만듭니다.
1. VRT의 원인과 PE의 대응은?
 - 답: 접합 근처 산화막·계면의 메타스테이블 결함이 전하 상태를 바꾸며 셀 누설이 두 상태를 오가는 것이 원인으로 알려져 있습니다. 리페어로 잡기 어려운 이유는 테스트 시점에 정상일 수 있기 때문입니다. PE는 D_{it} ·코너 결함을 줄이는 공정(수소/중수소 어닐, ISSG 코너 라운딩)을 요구하고, EDS에서 리텐션을 반복 측정해 전이 셀을 통계적으로 걸러내며, ECC·리프레시 관리와 연계합니다.
1. 3D NAND 층수 증가가 웨이퍼 사양에 미치는 영향은?
 - 답: 수백 층 ONON과 W 게이트 응력으로 공정 중 warp가 수백 μm 까지 커져 척킹과 오버레이가 어려워집니다. 베어 웨이퍼 bow보다 공정 중 응력 관리(후면 보상막, 증착 응력 튜)가 중요해지고, 척킹 가능한 warp 한계가 층수 확장의 제약이 됩니다. PE는 warp와 오버레이 잔차, 컨택 미정렬 페일의 상관을 관리합니다.
1. STI 코너 thinning이 DRAM 셀 특성에 미치는 영향과 대책은?
 - 답: 액티브 상단 코너는 응력과 산화제 접근 제한으로 라이너·게이트 산화막이 얇아지고 전계가 집중되어, 코너 트랜지스터가 본체보다 먼저 켜지는 서브스레숄드 험프와 국소 GIDL·GOI 저하를 만듭니다. 셀에서는 리텐션 tail과 VRT, 페리에서는 I_{off} 증가로 나타납니다. 대책은 ISSG/라디칼 산화로 코너 라운딩, 식각 단계 코너 처리, 갭필 응력 조정이며, 폭이 다른 STI 에지 TEG의 I_{off} 비교로 검증합니다.
1. SE 두께와 C-V EOT가 다르게 나올 때 어떻게 해석하는가?
 - 답: SE는 물리 두께, C-V는 소자가 보는 전기적 두께입니다. 얇은 막에서는 양자역학적 채널 두께 효과로 C-V가 0.3~0.5 nm 두껍게 나오는 것이 정상입니다. 그러나 차이가 로트별로 달라지면 계면층 변화, 질화 농도 변화, 또는 SE 모델 오류를 의심합니다. PCM Tox 정의가 어느 방법인지 먼저 확인하고, 필요하다면 TEM으로 물리 두께를 확정합니다.
1. 에피 웨이퍼와 무결함 CZ 웨이퍼 중 선택 기준은?
 - 답: GOI tail, WBI 페일율, 리텐션 tail을 split으로 비교하고 비용 차와 저울질합니다. 에피는 표면 COP가 0이고 도핑 프로파일 설계가 자유롭지만 비싸고 에피 결함이 있습니다. 무결함 CZ는 비용이 낮지만 v/G 정밀 제

어 생산성이 낮습니다. 예로 GOI 저전계 패일 0.3% 차이가 WBI 손실로 환산되어 에피 비용 차를 상회하면 에피를 택합니다.

9. 한 페이지 요약

항목	핵심 내용
정제	규석 → MG-Si(98%) → TCS 증류 → Siemens 폴리실리콘(9N 11N)
결정 성장	CZ(석영 도가니, 산소 10 14 ppma, 300 mm, 메모리 표준) vs FZ(무도가니, 산소 극저, 고저항, 전력)
성장 변수	인상 속도·회전·온도 구배(v/G), 산소 농도, 자기장(MCZ), 도펀트 편식($B \approx 0.8$, $P \approx 0.35$)
결정 방향	(100): D_{it} 최저($10^{10} / \text{cm}^2 \cdot \text{eV}$), MOS 표준. (111) 산화 최속· D_{it} 높음
Grown-in 결함	$v/G >$ 임계 → COP(GOI 저하), 경계 → OSF 링(리텐션 링), 낮음 → 전위 루프. BMD는 게터링(적정), 질소 도핑·에피·아르곤 어닐로 제어
가공	슬라이싱(900 μm) → 래핑 → 에지 → 에칭 → DSP → CMP(RMS 0.1 0.2 nm) → 세정 → (에피) → 775 μm
사양	TTV $\leq 1.2 \mu\text{m}$, SFQR 수십 nm(DOF 예산), 저항률 편차 $\leq 5.10\%$, 금속 $\leq 10^{10} / \text{cm}^2$, LLS 수십 개
산화 반응	$\text{Si} + \text{O}_2 / \text{Si} + 2\text{H}_2\text{O}$. 계면이 아래로 이동. Si 소모 0.44· x_{ox}
Deal-Grove	$x^2 + A \cdot x = B(t + \tau)$. 얇은 막 선형(B/A), 두꺼운 막 $\sqrt{t(B)}$. dry 1,000°C 50 nm $\approx$ 55분, wet $\approx$ 5분. 20 30 nm 이하 dry는 초기 급속 성장 보정 필요
방식	dry(고품질·느림), wet(빠름·두꺼운 막), ISSG/RTO(단일 웨이퍼·코너 라운딩·얇은 막), 라디칼/플라즈마(방향 무관·저온·3D)
산화막 용도	GOX(4 7 nm 셀), 터널(5 8 nm), 블로킹, 패드, STI 라이너, 희생, 스크린, 재산화
품질 지표	Q_f , $D_{it}(10^{10}$ 양호), E_{BD} 10 MV/cm, Q_{BD} , TDDDB(Weibull, 퍼컬레이션), SILC, 계면 거칠기, 균일도 $\pm 1\%$
편식/재분포	B는 SiO_2 로 흡수(표면 고갈), P/As는 Si에 축적. OED로 B-P 확산 촉진 → V_t 변화
핵심 변수	온도(+10°C $\approx$ 1.3 1.5배), 시간, 분위기, 압력, 로딩, 전처리-Q-time, 질화, HCl, 후속 어닐
계측	SE(물리 두께), C-V($EOT \cdot Q_f \cdot D_{it}$, 양자 보정), TEM, XPS(N), SIMS, TXRF, GOI I-V
결함 4대 근원	온도 불균일(두께·슬롯), 오염(항복· D_{it}), 기판 결함(핀홀·OSF), 전처리(초기막·Q-time)
DRAM 연결	GOX 얇음 → $V_t \downarrow \cdot GIDL \uparrow$ ·트랩 영향 $\uparrow$ → 리텐션 tail, VRT, row hammer 취약. 코너 thinning → 국소 GIDL/GOI
NAND 연결	터널 옥사이드 얇음 → P/E 빠름 vs retention·endurance 악화. 블로킹 얇음 → 이레이즈 포화. 라디칼 산화 균일도 → 층별 V_t
트러블슈팅	OSF 링(공급사·잉곳), 슬롯 Tox(존 온도), GOI tail(석영 오염 TXRF), NAND endurance(라디칼 챔버 매칭)
최신 이슈	무결함 vs 에피, NAND 응력·warp, 고유전율 계면층, 라디칼 산화 3D, 중수소 어닐, HBM 박형화
면접 한 줄	“웨이퍼와 산화막은 보이지 않지만 리텐션과 GOI의 바닥을 정한다. PE는 링 맵과 Tox/ V_t /GOI tail로 그 바닥을 읽는다.”

05. 포토리소그래피

1. 한눈에 보기

1.1 왜 PE에게 중요한가

- 포토(photolithography)는 소자의 치수(CD, critical dimension)와 위치(오버레이, overlay)를 정한다. CD는 트랜지스터 Vt-Ion 누설, 커패시터 Cs, NAND 채널 홀 지름을, 오버레이는 컨택 저항과 쇼트를 결정한다. 포토 변수 하나가 제품 전기 특성 여러 개로 갈라진다.
- 포토는 유일하게 "샷(shot)/필드(field)" 단위로 웨이퍼를 처리한다. 웨이퍼맵에서 샷 단위로 반복되는 불량률의 거의 항상 포토(레티클, 렌즈, 조명) 원인이다. PE는 이 시그니처를 즉시 읽어야 한다.
- 메모리 공정 원가와 사이클 타임의 가장 큰 몫이 포토다. 마스크 40 60장, 그중 다중 패터닝 레이어는 3 4배의 스텝을 쓴다. EUV 도입 여부와 stochastic 결함은 수율 손실의 새로운 형태다.
- ADI(after develop inspection) CD와 AEI(after etch inspection) CD, 오버레이 데이터는 PCM 이전에 가장 먼저 얻는 "제품 특성 예고 지표"다. PE는 이 데이터와 EDS 결과의 상관을 잡아 공정 규격을 재설정한다.
- ASK에서 "레일리 식을 설명하라", "EUV가 필요한 이유", "다중 패터닝이란", "오버레이와 CD의 차이"는 빈출 직무 문항이다.

1.2 핵심 키워드

용어	한 줄 정의
CD(critical dimension)	패턴의 최소 선폭 또는 홀 지름. 소자 치수의 기준
레일리 식(Rayleigh)	해상도 $CD = k1 \cdot \lambda / NA$, 초점 심도 $DOF = k2 \cdot \lambda / NA^2$
NA(numerical aperture)	투영렌즈가 받아들이는 빛의 각도 범위. ArF 건식 0.93, 액침 1.35, EUV 0.33(High-NA 0.55)
k1	공정 계수. 이론 한계 0.25, 실용 0.28 0.4. 낮을수록 RET 부담 큼
오버레이(overlay)	현재 층 패턴과 아래 층 패턴의 위치 오차. 규격 대략 CD의 20 30%
PR(photoresist), CAR	감광막 / 화학 증폭형 레지스트(PAG가 산을 만들고 PEB에서 측매 반응)
PEB(post exposure bake)	노광 후 베이킹. CAR의 산 측매 탈보호 반응을 진행. 온도 $\pm 0.1^\circ\text{C}$ 민감
BARC / 하드마스크	반사 방지막 / 식각 내성이 큰 중간 마스크(a-C, SiON, SiN, TiN)
OPC(optical proximity correction)	근접 효과를 보정하기 위해 마스크 패턴을 미리 변형
SRAF / SMO / ILT	보조 패턴 / 조명-마스크 동시 최적화 / 역 리소그래피
LELE / SADP / SAQP	다중 패터닝: 노광-식각 반복 / 스페이서 자기정렬 2배 / 4배
Bossung 플롯 / Process window	포커스-도즈에 따른 CD 곡선 / CD 규격을 만족하는 포커스-도즈 영역
LER / LWR	라인 에지 거칠기 / 라인 폭 거칠기(3σ , nm)
Stochastic 결함	EUV 광자 수 부족과 레지스트 통계적 요동으로 생기는 확률적 결함(missing contact, bridge)
펠리클(pellicle)	레티클 표면 파티클 방지 박막. EUV용은 투과율 90% 내외가 과제

2. 기초

2.1 광원 세대 비교

광원	파장 λ	NA(대표)	단일 노광 최소 하프 피치(대략)	적용 세대(대략)	특징
g-line(수은)	436 nm	0.3 0.5	500 nm 이상	1980년대	스테퍼 초기
i-line(수은)	365 nm	0.5 0.65	350 250 nm	1990년대, 현재도 비핵심 층	저비용
KrF(엑시머)	248 nm	0.6 0.8	180 130 nm	1990년대 말	CAR 도입, 현재 중간 층
ArF 건식	193 nm	0.75 0.93	90 65 nm	2000년대	-
ArF 액침(immersion)	193 nm(물 속 유효 134 nm)	1.35	38 40 nm(k1 0.27)	2007 현재 핵심 층	물(n = 1.44)로 NA > 1
ArF 액침 + 다중 패터닝	193 nm	1.35	SADP 20 nm, SAQP 10 nm	현재 DRAM/NAND 핵심 층	스텝 수·오버레이 부담
EUV	13.5 nm	0.33	13 nm(k1 0.32)	2019 로직, DRAM 1a	반사 광학, 진공, 광원 파워
High-NA EUV	13.5 nm	0.55	8 nm	2025 도입	아나모픽 렌즈, 하프 필드

[예시]

레일리 식 계산. ArF 액침 $\lambda = 193$ nm, NA = 1.35, $k_1 = 0.27 \rightarrow CD = 0.27 \times 193 / 1.35 \approx 38.6$ nm(하프 피치). $DOF = k_2 \cdot \lambda / NA^2$ 에서 $k_2 \approx 1$ 이면 $193 / 1.35^2 \approx 106$ nm. 실제 사용 가능한 DOF는 레지스트·토포그래피 예산을 빼면 60 80 nm 수준이다. EUV $\lambda = 13.5$ nm, NA = 0.33, $k_1 = 0.32 \rightarrow CD \approx 13$ nm, $DOF \approx 13.5 / 0.109 \approx 124$ nm($k_2 = 1$). EUV는 짧은 파장 덕분에 낮은 NA에서도 해상도가 좋고 DOF 여유가 있다.

2.2 레일리 식과 세 개의 손잡이

$$CD = k_1 \cdot \lambda / NA$$

$$DOF = k_2 \cdot \lambda / NA^2$$

To shrink CD:

- lower λ (g→i→KrF→ArF→EUV) new source, optics, resist
- raise NA (0.93 → 1.35 → 0.55 EUV) DOF falls as $1/NA^2$
- lower k_1 (0.6 → 0.27) RET: OPC, PSM, off-axis, SMO; process window shrinks

Side effect:

- λ 를 줄이는 것은 세대 교체다. 광원·렌즈 재료·레지스트가 모두 바뀐다. EUV는 렌즈가 아닌 다층막 반사 미러를 쓰고 진공이 필요하다.
- NA를 높이면 해상도는 좋아지지만 DOF가 NA^2 로 떨어진다. ArF 액침 NA 1.35는 물의 굴절률로 얻은 것이고, 더 높은 굴절률 액체·렌즈 재료가 없어 여기서 멈췄다.
- k_1 을 낮추는 것이 RET(resolution enhancement technology)다. 이론 한계 0.25에 가까울수록 마스크 오차 민감도(MEEF)가 커지고 공정 윈도우가 좁아진다.

[면접]

“레일리 식과 EUV가 필요한 이유”: “해상도는 $CD = k_1 \cdot \lambda / NA$ 로 정해집니다. ArF 액침은 λ 193 nm, NA 1.35, k_1 0.27로 하프피치 약 38 nm가 단일 노광 한계입니다. 그 아래는 SADP·SAQP 같은 다중 패터닝으로 2배, 4배를 나눠야 해서 스텝 수와 오버레이 오차가 늘어납니다. EUV는 λ 13.5 nm라 NA 0.33에서도 13 nm 하프피치를 한 번에 그릴 수 있어 스텝을 줄이고 오버레이를 개선합니다. 대신 광원 파워, stochastic 결함, 마스크 3D 효과, 비용이라는 새 과제가 생깁니다.”

2.2.1 ArF 액침(immersion) 기초

- 렌즈와 웨이퍼 사이를 초순수($n \approx 1.44$ at 193 nm)로 채우면 유효 파장이 $193/1.44 \approx 134$ nm가 되어 NA를 1 이상(1.35)으로 올릴 수 있다. 해상도는 건식 NA 0.93 대비 약 1.45배 개선.
- 물은 웨이퍼 위를 스캔하는 후드(hood) 안에 국소적으로 유지된다. 스캔 속도(대략 500 700 mm/s)에서 물이 끌려가거나 기포가 생기면 결함이 된다.
- 레지스트 성분이 물에 녹아 나오는 리칭(leaching)을 막기 위해 탑코트(topcoat) 또는 탑코트리스(내장 소수성) 레지스트를 쓴다. 물 잔류가 마르면 워터마크 결함이 생긴다.
- 물 온도 $\pm 0.01^\circ\text{C}$ 수준 제어가 필요하다. 굴절률 온도 계수 때문에 포커스·CD가 흔들린다.

[예시]

액침 결함 시그니처: 스캔 방향으로 늘어진 타원형 워터마크, 필드 경계에서 규칙적으로 나타나는 기포 자국. 웨이퍼맵에서는 스캔 방향(y) 줄무늬로 보이며 도즈·포커스 변수와 무관하게 발생한다.

2.3 레지스트(Photoresist)

2.3.1 양성/음성과 tone

구분	노광부	예	용도
양성(positive)	용해됨(현상액에 녹음)	대부분의 KrF/ArF/EUV CAR	라인·홀 대부분
음성(negative)	불용화(가교)	일부 EUV, i-line	특정 패턴
PTD(positive tone develop)	알칼리(TMAH 2.38%) 현상, 노광부 제거	표준	라인 패턴
NTD(negative tone develop)	유기 용제 현상, 미노광부 제거(양성 PR을 음성처럼)	ArF 홀·트렌치	홀 패턴 공정 윈도우 개선

홀 패턴(커패시터 홀, 콘택)은 밝은 홀을 그리는 것보다 “어두운 홀 주변을 노광하고 남기는” NTD가 이미지 콘트라스트에 유리해 널리 쓰인다.

2.3.2 CAR(chemically amplified resist) 메커니즘

Exposure: photon $\rightarrow$ PAG (photo acid generator) $\rightarrow$ H⁺ (acid)
 PEB : H⁺ + protected polymer $\rightarrow$ deprotected polymer + H⁺ (catalytic x100+)
 acid diffuses several nm (blur); quencher (base) kills stray acid
 Develop : deprotected (polar) polymer dissolves in TMAH $\rightarrow$ positive image

성분	역할	변수 민감도
폴리머(보호기 포함)	굴격. 탈보호되면 극성 변화로 용해	분자량, 보호기 비율 $\rightarrow$ 콘트라스트
PAG	광 흡수 후 산 생성	농도 $\rightarrow$ 감도(dose). EUV는 2차 전자로 활성화
퀀처(quencher, 염기)	확산된 산 중화 $\rightarrow$ 이미지 선명, LER 개선	농도 $\uparrow \rightarrow$ 감도 $\downarrow$, 해상도 $\uparrow$
용제	코팅 두께·균일도	증발 속도 $\rightarrow$ 두께 편차
첨가제(계면활성제 등)	표면 특성, 붕괴 억제	-

PEB 온도가 산 확산 거리(수 nm)를 정한다. 온도 $+1^\circ\text{C} \rightarrow$ CD 수 nm 변화(레지스트마다 다르지만 대략 1 3 nm/ $^\circ\text{C}$)가 흔해서 핫플레이트 균일도 $\pm 0.1^\circ\text{C}$ 가 요구된다. PEB 지연(노광 후 PEB까지 대기)이 길면 산이 대기 중 염기(아민)와 반응해 표면 T-top 결함이 생긴다.

2.3.3 RLS trade-off와 EUV 레지스트

- R(resolution), L(LER), S(sensitivity)은 동시에 좋아지지 않는다. 감도를 높이면(적은 도즈로 노광) 광자 수가 줄어 shot noise가 커지고 LER과 stochastic 결함이 늘어난다. 해상도를 높이려 산 확산을 줄이면 감도가 떨어진다.

- 대략 $z\text{-factor} = (\text{해상도})^3 \times \text{LER}^2 \times \text{도즈}$ 로 트레이드오프를 정량화하며, 재료 개선은 이 값을 낮추는 일이다.
- MOR(metal oxide resist): 주석(Sn) 산화물 클러스터 기반 무기 레지스트. EUV 흡수율이 CAR보다 수 배 높아 광자 이용 효율이 좋고, 얇은 두께(15~20 nm)에서 식각 내성이 높아 High-NA EUV 후보다. 현상·식각 공정이 CAR과 달라 별도 최적화가 필요하다.
- 건식 레지스트(dry resist): 증착·건식 현상으로 코팅 균일도와 얇은 막 문제를 피하는 방식이 연구·도입 중이다.

2.3.4 레지스트 두께 결정

- 두께 하한: 식각 마스크로 견딜 두께(하드마스크 전사 시 수십 nm) + 흡수·콘트라스트.
- 두께 상한: 종횡비(aspect ratio) 2~3 이하(붕괴 방지), DOF 예산 안에 들어올 것.
- ArF 액침 라인 40 nm 하프피치에서 PR 두께 대략 80~100 nm, EUV 15 nm 하프피치에서 30~40 nm. 얇아질수록 식각 내성을 하드마스크(a-C, SiON, TiN)로 보충한다.

[예시]

도즈 민감도: ArF CAR에서 도즈 $\pm 2\%$ 변동은 라인 CD 약 ± 1 nm(도즈 민감도 대략 1.5~2 nm/% 수준의 레지스트 기준 절반 값) 변동으로 나타난다. 웨이퍼 내 도즈 균일도 $\pm 0.5\%$, 레티클 CD 균일도, 렌즈 수차가 합쳐져 웨이퍼 내 CD 3σ 1~2 nm가 규격이 된다.

2.3.5 하드마스크 선택

하드마스크	두께(대략)	장점	단점	용도
a-C(amorphous carbon, ACL)	수백 nm ~ 1 μm	높은 식각 내성, 애싱으로 제거	응력·휨, 두꺼우면 CD 전사 오차	DRAM 커패시터 홀, NAND 채널 홀
SiON / SiO ₂	수십 nm	반사 방지 겸용(SiON), 저비용	내성 중간	게이트, 중간 층
SiN	수십 ~ 수백 nm	내성, 선택비	응력	STI, 스페이서 마스크
TiN / W	수십 nm	금속 내성 최고, 얇게 가능	제거 어려움, 반사 높음(BARC 필수)	극미세 층, EUV 하부
SOC/SOH(spin-on carbon)	수백 nm	스핀 코팅으로 평탄화 겸용	내성이 CVD a-C보다 낮음	다층 스택(SOC/SOG/PR 3층)

3층 스택(tri-layer): 얇은 PR(30~100 nm) → SOG/SiON(30 nm) → SOC(200~300 nm) → 목표막. PR 패턴을 SOG에, SOG를 SOC에, SOC를 목표막에 차례로 전사한다. 각 전사 단계의 CD 바이어스와 LWR 변화가 누적되므로 PE는 ADI와 최종 AEI CD를 모두 본다.

2.4 포토 공정 순서

```
Substrate prep -> (HMDS) or BARC / Hardmask deposition
-> PR coat (spin, ~1500-3000 rpm) -> Soft bake (90-130 C, solvent out)
-> Exposure (scanner: align, level, expose)
-> PEB (100-130 C, +-0.1 C) -> Develop (TMAH 2.38%, 30-60 s, puddle)
-> Rinse / Dry -> Hard bake (optional) -> ADI (CD-SEM, overlay, inspection)
-> Etch -> Ash / Strip -> AEI (CD, inspection)
(Rework: strip PR and repeat from coat if ADI fails)
```

스텝	목적	핵심 변수	대표 결함
HMDS 프라이밍	표면 소수화로 PR 접착	온도, 시간	접착 불량 → 리프팅
BARC(bottom anti-reflective coating) 코팅	기판 반사 억제(정상파, 노칭 방지)	두께($\lambda/4n$ 조건, 수십 nm), $n \cdot k$	반사 노칭, 두께 편차 → CD 변동
하드마스크 증착	얇은 PR로도 식각 내성 확보, 다중 패터닝 층	두께, 응력, 반사	하드마스크 결함, 응력 왜곡
PR 코팅	목표 두께, 균일도 ± 1 nm	회전 속도, 점도, 배기, 온습도	코팅 스트리크, 코멧, 에지 비드

스텝	목적	핵심 변수	대표 결함
소프트 베이크	용제 제거, 응력 완화	온도(90 130°C), 시간	용제 잔류 → 감도 변화
노광	이미지 형성	도즈, 포커스, 조명, 오버레이	모든 CD/오버레이 결함
PEB	산 촉매 반응	온도 $\pm 0.1^\circ\text{C}$, 시간, 지연	CD 변동, T-top
현상	이미지 현출	농도, 시간, 온도, 퍼들 방식	스کم, 언더/오버 현상, 라인 붕괴
린스/건조	현상액 제거	DIW, 계면활성제, 스핀	붕괴(모세관력), 워터마크
하드 베이크	식각 내성 향상	온도	흐름(reflow)에 의한 CD 변화
ADI	CD-오버레이-결함 확인, 리워크 결정	샘플링	미검출 결함이 식각으로 전사
식각/애싱	패턴 전사, PR 제거	선택비, 프로파일	AEI에서 CD 편차 확인

2.5 스캐너 구성

```

+-----+
| Light source (ArF excimer laser or EUV LPP tin plasma) |
+-----+
      v
+-----+
| Illuminator: pupil shaping (conventional / annular /    |
| dipole / quadrupole / freeform), dose control, polarization |
+-----+
      v
+-----+
| Reticle stage: 6-inch mask (4x), scanning, pellicle      |
+-----+
      v
+-----+
| Projection optics: 4x reduction, NA 1.35 (lens + water) |
| or EUV: 6-10 Mo/Si multilayer mirrors, NA 0.33 / 0.55  |
+-----+
      v
+-----+
| Wafer stage: dual stage (measure + expose), alignment   |
| sensors, level sensor, interferometer / encoder         |
+-----+

```

구성	기능	성능 지표(대략)	관련 결함
광원	ArF: 90 120 W 엑시머, EUV: 250 500 W LPP	파워, 파장 안정성, 대역폭	도즈 오차, 처리량
조명계	퓨필 형상(오프엑시스), 도즈 제어, 편광	조명 균일도 $\pm 0.5\%$	필드 내 CD 불균일
레티클 스테이지	4x 축소 마스크 스캔	동기 오차 nm 급	오버레이, 이미지 블러
투영 광학계	이미지 축소 결상	수차(RMS 수 nm 이하), 왜곡	코마, 비점수차, 왜곡 → CD/오버레이
웨이퍼 스테이지	nm 급 위치 제어, 듀얼 스테이지로 측정과 노광 병행	오버레이 기여 1 nm 이하	오버레이 excursion
정렬 센서	정렬 마크(회절) 읽어 웨이퍼 그리드 모델링	정렬 마크 수 십 개	마크 손상 → 정렬 오차
레벨 센서	웨이퍼 높이 맵 → 포커스 제어	nm 급	토포그래피에 의한 포커스 오차
액침 후드	렌즈-웨이퍼 사이 물 유지	누수·기포 없음	액침 결함(워터마크, 기포)

처리량: 300 mm 웨이퍼 시간당 ArF 액침 대략 250 300장, EUV 대략 150 200장(파워 의존).

2.5.1 정렬과 오버레이 기초

Wafer grid model (inter-field)	Intra-field terms
+-----+	+-----+
translation Tx, Ty	mag Mx, My (field size error)
rotation R	rot Rx, Ry (field rotation)
scaling Sx, Sy (wafer)	trapezoid, distortion (lens)
non-orthogonality	higher order (CPE per field)
+-----+	+-----+
Alignment marks (tens per wafer) -> fit model -> exposure grid correction	
Overlay marks (per field) -> measured after develop -> feedback to next lot	

- 정렬(alignment)은 노광 전에 앞 층 마크를 읽어 웨이퍼 그리드를 맞추는 행위, 오버레이는 노광·현상 후 결과를 측정한 값이다. 정렬을 잘해도 공정 유도 왜곡이나 마크 비대칭이 있으면 오버레이가 나쁠 수 있다.
- 필드 간(inter-field) 항은 웨이퍼 전체의 병진·회전·배율, 필드 내(intra-field) 항은 렌즈 왜곡·레티클 배율·회전이다. 두 층이 다른 스캐너에서 노광되면 렌즈 왜곡 지문(fingerprint) 차이가 오버레이에 남아 "스캐너 매칭"이 필요하다.
- 마크 비대칭(mark asymmetry): CMP나 증착으로 정렬 마크 형상이 비대칭이 되면 마크 중심이 실제와 어긋나 보인다. 여러 파장·편광으로 측정해 비대칭 영향을 줄이는 기법이 쓰인다.

[예시]

웨이퍼 배율 항 1 ppm은 중심에서 150 mm 떨어진 에지에서 150 nm 오차에 해당한다. 웨이퍼 온도 0.4°C 차(Si 열팽창 2.6 ppm/K)만으로 1 ppm이 생기므로, 척 온도 제어와 정렬 시 온도 안정화가 오버레이의 기본이다. 정렬 모델이 배율을 보정하지만 필드 내 국소 왜곡은 남는다.

2.6 마스크(레티클)

종류	구조	원리	용도
바이너리(COG, chrome on glass)	석영 + Cr 흡수체	투과/차단	i-line KrF, 비핵심 층
att-PSM(attenuated phase shift)	MoSi 6% 투과 흡수체, 위상 180°	에지에서 위상 반전으로 콘트ラスト 향상	ArF 핵심 층 표준
alt-PSM(alternating)	인접 개구부 석영 식각으로 180° 차	강한 위상 대비, 해상도 최고	게이트 등 특정 층, 설계 제약(위상 충돌)
OMOG(opaque MoSi on glass)	얇은 MoSi 불투명막	얇아서 마스크 3D 효과 감소	ArF 고NA 층
EUV 마스크	Si 기판 위 Mo/Si 40쌍 다층막(반사율 65%) + Ru 캡 + TaBN 흡수체(대략 60 70 nm)	반사형. 입사각 6° 기울어 조명	EUV 전용
EUV 펠리클	폴리실리콘/탄소나노튜브 박막(투과율 88 92%)	파티클 방지	투과 손실·열 부하 과제

- 마스크는 4× 크기라 마스크 CD 오차 1 nm는 웨이퍼 0.25 nm이지만, MEEF(mask error enhancement factor)가 2 4이면 웨이퍼에서 0.5 1 nm로 확대된다. 저k1 공정에서 MEEF가 커진다.
- 마스크 결함: 핀홀·핀뎃, 흡수체 결함, 위상 결함(EUV 다층막 아래 요철), 헤이즈(haze, ArF에서 황산암모늄 결정 성장), 파티클. 마스크 결함은 모든 샷에 반복되므로 웨이퍼맵 필드 반복 시그니처를 만든다.
- 검사: 패턴 검사(die-to-die, die-to-database), AIMS(실제 노광 조건으로 에어리얼 이미지 시뮬레이션·측정), 액티닉(EUV 파장) 검사.

2.7 OPC / SRAF / SMO / ILT

기법	내용	효과	비용
OPC	설계 패턴을 시뮬레이션 기반으로 변형(라인 끝 연장, 세리프, 바이어스)	근접 효과·라인 끝 단축 보정	계산 시간, 마스크 복잡도
SRAF(sub-resolution assist feature)	해상되지 않는 보조 패턴을 고립 패턴 옆에 배치	고립 패턴의 DOF·CD를 밀집 패턴과 유사하게	보조 패턴이 프린트되는 결함 위험
SMO(source mask optimization)	조명 필름과 마스크를 동시에 최적화	공정 윈도우 최대화	계산량 큼, 프리폼 조명 필요
ILT(inverse lithography)	원하는 웨이퍼 이미지에서 역산하여 곡선 마스크 도출	최대 공정 윈도우	마스크 쓰기 시간(멀티빔 라이터로 완화)
오프엑시스 조명(annular, dipole, quad)	경사 입사로 고차 회절광 포착	특정 피치 해상도·DOF 향상	피치 의존(forbidden pitch)

[예시]

근접 효과: 같은 마스크 CD 40 nm 라인이 밀집(피치 80 nm)에서는 웨이퍼 40 nm, 고립에서는 36 nm로 찍힐 수 있다. OPC는 고립 라인 마스크를 +4 nm 바이어스하고 SRAF를 옆에 두어 둘을 맞춘다. OPC 모델이 실제와 다르다면 특정 패턴 조합에서 “핫스팟(hotspot)”이 생긴다.

2.8 다중 패터닝

LELE (Litho-Etch-Litho-Etch)

```
1st litho/etch: | | | |
2nd litho/etch: | | | |
result (pitch/2): |||||
-> overlay between 1st/2nd matters
```

SADP (Self-Aligned Double Patterning)

```
mandrel:      #####
spacer dep:    s#####s
mandrel rm:    s s s s
-> pitch/2 from spacer, no overlay
-> "pitch walking" if mandrel CD off
```

SAQP: repeat spacer step twice -> pitch/4

방식	원리	피치 배율	장점	단점
LELE	두 번 노광·식각을 서로 엇갈려	1/2	자유 패턴	두 노광 간 오버레이가 CD 오차로 (pitch walking), 스텝 2배
LELELE	세 번	1/3	-	오버레이·비용 더 큼
SADP(SAP2)	맨드릴 위 스페이서 증착 후 맨드릴 제거, 스페이서가 패턴	1/2	오버레이 무관, LWR 개선	컷(cut) 마스크 필요, 스페이서 두께 = CD
SAQP(SAP4)	SADP 두 번	1/4	10 nm 하프피치 가능	스텝 많음, 두 종류 스페이서 CD 차(pitch walking), 비용
SALELE	SADP + LELE 혼합	-	라인과 컷 최적화	복잡

DRAM 적용: 6F² 액티브(경사진 섬 패턴)는 SAQP 라인 + 컷 또는 EUV 단일 노광. 비트라인·워드라인은 SADP. 커패시터 홀(hexagonal close-packed 배열, 피치 수십 nm)은 ArF 이중 노광(dipole × 2 방향)이나 SADP 교차 또는 EUV 단일 노광으로 형성. 홀 CD 균일도가 Cs 산포로 직결된다.

NAND 적용: 채널 홀 배열(육각 배열, 지름 대략 100 nm, 피치 150 200 nm)은 ArF 액침 단일 노광 + 하드마스크로 충분한 경우가 많고, 핵심은 HAR 식각이다. 비트라인은 SADP. 계단(staircase)은 한 레티클로 노광 후 레지스트 트림(trim)을 반복하며 식각하는 방식으로 마스크 수를 절약한다(트림 1회 = 계단 1 2단, 수십 회 반복).

[핵심]

SADP의 CD는 스페이서 증착 두께가, 간격은 맨드릴 CD가 정한다. 맨드릴 CD가 ± 1 nm 어긋나면 두 종류 간격이 서로 달라지는 pitch walking이 생기고, 이는 DRAM 비트라인에서 짝수/홀수 BL 커패시턴스 차 → 센싱 오프셋으로 나타난다. PE는 짝/홀수 어드레스 패일 편향을 보면 SADP pitch walking을 의심한다.

2.8.1 메모리 레이어별 포토 전략 예시(대략, 세대별 상이)

제품	레이어	하프피치(대략)	대표 방식	PE가 보는 지표
DRAM	액티브(6F ² 셀)	15 20 nm	SAQP + 컷 또는 EUV 단일	액티브 CD/LER ↔ 셀 Tr 특성, 컷 오버레이
DRAM	버리드 게이트(WL)	15 20 nm	SADP 또는 EUV	WL CD ↔ V _t -저항, 리세스
DRAM	비트라인	20 nm 급	SADP	짝/홀수 간격(pitch walking)
DRAM	BLC/SNC 콘택	셀프얼라인 위주	ArF 액침(+셀프얼라인 식각)	오버레이 ↔ 콘택 저항
DRAM	랜딩패드	20 nm 급	SADP/EUV	오버레이 ↔ 쇼트
DRAM	커패시터 홀	20 nm 급(육각)	ArF 이중 노광 또는 EUV	홀 CD 균일도 ↔ C _s , 브리지
DRAM	페리 게이트/콘택/메탈	40 100 nm	ArF 액침/건식, KrF	CD ↔ 페리 V _t
NAND	채널 홀	50 100 nm(지름 100 nm 급)	ArF 액침 단일 + 두꺼운 HM	홀 CD/배치 ↔ 증별 V _t
NAND	slit	수백 nm 폭	ArF	slit 위치 ↔ 블록 경계
NAND	staircase	계단 폭 수백 nm	단일 레티클 + 트림 반복	트림량 균일도 ↔ 콘택 관통
NAND	WL 콘택	수십 100 nm	ArF 액침	오버레이 ↔ 관통/오픈
NAND	비트라인	20 nm 급	SADP	BL 저항, pitch walking
공통	상부 메탈/패드	수백 nm μ m	KrF, i-line	저비용 층

[면접]

“DRAM에서 어떤 층에 EUV를 먼저 쓰는가, 왜”: “가장 피치가 좁고 다중 패터닝 부담이 큰 층부터입니다. 액티브는 SAQP에 컷 마스크까지 필요해 스텝이 많고 오버레이가 누적되므로 EUV 단일 노광의 이득이 큼니다. 이어서 비트라인·워드라인, 커패시터 홀이 후보입니다. 반대로 페리와 상부 메탈은 피치가 넓어 ArF·KrF로 충분하고 EUV 비용을 정당화할 수 없습니다. PE는 전환 층에서 오버레이 개선에 따른 콘택 저항 tail 감소와 stochastic에 따른 랜덤 패일 증가를 함께 봅니다.”

2.9 EUV 특유 이슈

이슈	내용	영향	대응
광원 파워	LPP(주석 액적에 CO ₂ 레이저) 250 500 W. 광자 에너지 92 eV 로 크지만 광자 수는 적음	처리량, shot noise	파워 증대, 레지스트 감도
Stochastic(shot noise)	도즈 30 mJ/cm ² 에서 15 nm 홀 하나에 광자 수천 개 → 통계 요 동 수 %	missing contact, bridge, LER	도즈 증가(처리량 손해), 레지스 트 개선, MOR
흡수	모든 물질이 EUV 흡수 → 렌즈 불가, 반사 미러(반사율 65%) 10개면 투과 1% 대	광 효율, 진공 필수	미러 수 최소화
마스크 3D 효과	흡수체 60 70 nm 두께와 6° 경 사 입사로 그림자(shadowing), 패턴 방향 의존 CD·위치 편차, 최적 포커스 편차	수평/수직 패턴 CD 차, 텔레센 트리시티 오차	얇은/저n 흡수체, OPC 보정, 아 나모픽(High-NA)
플레어(flare)	미러 표면 거칠기 산란으로 배 경 광	콘트라스트 저하, 패턴 밀도 의 존 CD	플레어 맵 OPC 보정

이슈	내용	영향	대응
펠리클	투과율 88.92% → 양방향 통과 시 도즈 20% 손실, 열 부하	처리량, 파손 위험	CNT 펠리클 개발
레지스트 감도/두께	30~40 nm 두께, 20~40 mJ/cm ²	식각 내성, RLS	하드마스크, MOR
진공/오염	탄소 증착, 주석 오염	미러 반사율 저하	수소 세정
아웃오브밴드(OoB) 광	광원의 DUV 성분이 레지스트 노광	콘트라스트 저하	필터
비용	장비 대략 수천억 원, 마스크 고가	레이어당 비용	다중 패터닝 대체 효과로 정당화

[예시]

Stochastic 계산 감각: 도즈 30 mJ/cm², 광자 에너지 92 eV = 1.47×10^{-17} J → 광자 밀도 약 2×10^{15} /cm² = 20 /nm². 15 nm 홀 면적 약 177 nm² → 약 3,500 광자. 포아송 요동 $\sqrt{3500} \approx 59$, 즉 약 1.7%. 여기에 레지스트 흡수율(약 20%), PAG 분포, 산 확산 요동이 겹쳐 실패 요동은 수 %가 된다. 홀 수십억 개 중 10⁻⁹ 확률 사건도 수 개 결함이 되므로 tail 관리가 핵심이다. **[면접]** "EUV의 stochastic 결함이란": "EUV는 광자 하나의 에너지가 크기 때문에 같은 도즈에서 광자 수가 ArF의 약 14분의 1입니다. 15 nm 홀 하나에 수천 개 광자만 들어가므로 광자 수의 통계적 요동, 레지스트 안 PAG 분포와 산 확산의 요동이 겹쳐 특정 홀이 안 열리거나 (missing contact) 인접 라인이 붙는(bridge) 확률적 결함이 생깁니다. 도즈를 올리면 줄지만 처리량이 떨어지므로, 레지스트 개선, 메탈 옥사이드 레지스트, 결함 검사와 EDS 랜덤 비트 페일 상관 관리로 대응합니다."

3. 공정/기술 상세

3.0 처리량과 비용 감각

항목	ArF 액침	EUV(NA 0.33)	비고
처리량(장/시간)	대략 250~300	대략 150~200(도즈 30 mJ/cm ² 기준)	도즈 증가 시 EUV 처리량 비례 감소
웨이퍼당 노광 시간	12~15초	18~25초	스캔 속도·스텝 시간 포함
장비 가격(대략)	수백억 원	수천억 원(High-NA 더 높음)	감가상각이 레이어 비용 지배
마스크 가격(대략)	수천만~수억 원	수억 원 이상	결함 없는 블랭크 희소
레이어당 비용 비교	SAQP 1레이어 = 노광 2~3회 + 증착/식각 다수	EUV 1회	EUV 1회가 SAQP 총비용과 비슷하거나 낮을 때 전환
결함 리스크	오버레이 누적, pitch walking	stochastic, 마스크 결함	PE 평가 항목이 달라짐

[예시]

도즈를 30에서 45 mJ/cm²로 올려 stochastic 결함을 절반으로 줄이면 EUV 처리량은 약 2/3로 떨어진다. 레이어당 장비 비용이 1.5배가 되는 셈이라, "결함 감소로 얻는 수율 이득 × 다이 가치"가 이 비용을 넘는지 PE가 정량 근거를 제시해야 한다.


3.1 핵심 변수 표

변수	조절 방향	영향 받는 결과	모니터링/계측
도즈(dose, mJ/cm ²)	↑ → 양성 PR 라인 CD ↓, 홀 CD ↑	CD(대략 1~2 nm/%), 감도	도즈 센서, CD-SEM, 도즈 모니터 웨이퍼

변수	조절 방향	영향 받는 결과	모니터링/계측
포커스(nm)	최적점 벗어나면 CD 변화 (Bossung 곡률), 프로파일 경사	CD, 측벽각, 붕괴, 브리지	레벨 센서 로그, FEM 웨이퍼, 포커스 모니터
PEB 온도/시간	↑ → 산 확산 ↑ → 양성 라인 CD ↓	CD(1.3 nm/°C), LER	핫플레이트 온도 맵, CD
현상 시간/농도/온도	↑ → 라인 CD ↓	CD, 스کم, 붕괴	현상 로그, CD, 검사
NA	↑ → 해상도 ↑, DOF ↓	공정 윈도우	장비 설정
조명 조건(σ , 형상, 편광)	피치에 맞춤	해상도, DOF, forbidden pitch	퓨필 측정
오버레이(정렬 모델 파라미터)	병진/회전/배율/비선형 보정	컨택 정렬, 쇼트	오버레이 계측기(ISO/DBO)
PR 두께	↑ → 식각 내성 ↑, 붕괴·DOF 부담 ↑, 정상파	CD 스윙, 붕괴	두께계, 스윙 커브
BARC 두께/n-k	반사 최소 조건	정상파, 노칭, CD	두께계, 반사율
소프트 베이크 온도	용제 잔류 → 감도	CD	온도 맵
PEB 지연/환경 아민	산 중화 → T-top	프로파일	케미컬 필터, 지연 시간
레티클 CD/위치	MEEF 배율로 웨이퍼 전달	필드 내 CD 균일도, 오버레이	레티클 CD 측정, 레지스트레이션
스캐너 렌즈 가열	노광 중 렌즈 온도 변화 → 수차·배율 변화	필드 내 CD/오버레이 드리프트	렌즈 가열 보정 모델
웨이퍼 토포그래피/응력	포커스 오차, 그리드 왜곡	CD, 오버레이	레벨 맵, 웨이퍼 형상 계측
액침수 온도/기포	굴절률 변화, 결함	CD, 액침 결함	온도 제어, 검사

3.2 Process Window: Bossung, ED-tree, DOF/EL

Bossung plot: CD vs focus for several doses



Process window: region in (focus, dose) where CD within $\pm 10\%$ AND no bridging/collapse -> rectangle or ellipse inside overlapping bands
DOF = width of window in focus, EL (exposure latitude) = height in dose (%)

- FEM(focus-exposure matrix) 웨이퍼: 필드마다 포커스·도즈를 바꿔 노광한 뒤 CD를 측정해 Bossung 곡선을 얻는다.
- ED-tree(exposure-defocus tree): CD 상한·하한선을 포커스·도즈 평면에 그린 것. 두 선 사이가 공정 윈도우.
- 규격 예시: $CD \pm 10\%$, $DOF \geq 80 \text{ nm}$, $EL \geq 8\%$. 여기서 포커스 예산(웨이퍼 평탄도 30 nm + 레벨링 오차 20 nm + 토포그래피 20 nm + 렌즈 10 nm 등)이 DOF 안에 들어와야 한다.
- 최적 포커스 이동(best focus shift): 패턴 종류(라인/홀, 피치)마다 최적 포커스가 다르면 공통 윈도우가 좁아진다. EUV 마스크 3D 효과가 이를 키운다.

3.3 계측

계측	대상	원리	정밀도(대략)	한계
CD-SEM	라인/홀 CD, LER/LWR	전자빔 2차 전자 이미지	재현성 0.2 0.5 nm	샘플링 느림, 레지스트 수축(shrink), 상단 정보 위주
OCD/scatterometry	CD, 측벽각, 높이, 다층 두께	회절 스펙트럼 모델 피팅	0.1 nm 급(상대)	모델 의존, 주기 패턴만
오버레이 IBO(image based)	박스인박스/AIM 마크 광학 이미지	마크 중심 차	0.3 0.5 nm TMU	마크 비대칭(공정 유도)에 민감
오버레이 DBO(diffraction based)	회절 격자 마크 ±차수 비대칭	회절 강도 차	0.2 0.3 nm TMU	파장 선택, 격자 손상
전기 오버레이(Kelvin)	컨택-라인 저항 배열	저항으로 미정렬 역산	-	사후(PCM)
CD-SAXS / TEM	실제 프로파일	X선 산란 / 단면	-	파괴·느림(레퍼런스)
광학 결함 검사(BF/DF)	패턴 결함, 파티클	다이 간 비교	수십 nm 결함	미세 stochastic 결함 놓침
e-beam 검사(멀티빔)	미세 결함, missing contact	다이 간/DB 비교	수 nm	느림(멀티빔으로 개선)
AIMS	레티클 결함의 웨이퍼 인쇄성	스캐너 조건 에뮬레이션	-	레티클 전용
레티클 검사(엑티닉)	EUV 마스크 위상 결함	13.5 nm 조명	-	고가
웨이퍼 형상(geometry)	응력에 의한 in-plane distortion	간섭계	nm 급	-

[주의]

CD-SEM은 전자빔으로 ArF/EUV 레지스트를 수축시킨다(수 nm). 같은 위치를 반복 측정하면 값이 줄어든다. ADI CD 규격은 “측정 조건(가속 전압, 프레임 수)”까지 포함해 정의해야 하고, PE가 ADI-EDS 상관을 볼 때 계측 레시피 변경 이력을 확인해야 한다.

3.4 오버레이 모델과 예산

항목	내용	대략 값(ArF 액침 핵심 층)
정렬 마크 측정	웨이퍼당 수십 개 마크로 그리드 모델	-
선형 항(10 파라미터)	병진(Tx, Ty), 회전, 배율(웨이퍼/필드), 비대칭 배율	보정 후 잔차
고차 항(CPE, HOWA)	필드별·고차 다항식 보정	-
잔차(residual)	모델로 못 잡는 비선형	1 2 nm
공정 유도 오차	웨이퍼 응력(3D NAND 몰드), CMP 마크 손상, 마크 비대칭	수 nm
계측 오차(TMU)	계측기 자체	0.3 nm
총 오버레이(mean 절대값 + 3σ)	층 간 규격	3 5 nm(EUV 층 2 3 nm)

- 오버레이 규격은 대략 최소 CD의 20 30%. 하프피치 20 nm 층이면 4 6 nm.
- 3D NAND는 두꺼운 몰드 응력으로 웨이퍼가 크게 휘어 정렬 마크가 왜곡된다. 웨이퍼 형상 계측 기반 피드포워드 보정이 필수가 되었다.

3.5 트랙(coater/developer) 구성

모듈	기능	균일도 관리
코팅 컵	스핀 코팅, 에지 비드 제거(EBR), 백사이드 린스	배기 압력, 온습도 ±0.1°C/±1%, 노즐
핫플레이트(베이킹)	소프트/PEB/하드 베이킹	다온 온도 ±0.1°C, 근접 갭

모듈	기능	균일도 관리
칠 플레이트	급속 냉각으로 온도 이력 고정	-
현상 컵	퍼들/스캔 현상, 린스	노즐 스캔 속도, 농도, 온도
인터페이스	스캐너와 연결, 대기 시간 관리	PEB 지연 최소화
케미컬 필터	아민 등 염기 제거	아민 농도 ppb 이하

3.5.1 BARC 설계와 스윙 커브

- 기판 반사율이 높으면(Si 약 60%, W·TiN 등 금속 더 높음) 입사광과 반사광이 간섭해 레지스트 두께에 따라 CD가 주기적으로 변하는 스윙 커브(swing curve)와 측벽 정상파가 생긴다. 스윙 진폭은 대략 기판 반사율의 제곱근에 비례한다.
- BARC는 두께 $d = \lambda/(4n)$ 의 홀수 배와 흡수(k)를 조합해 반사율을 1% 이하로 낮춘다. ArF에서 $n \approx 1.7$ 이면 $d \approx 28$ nm 또는 그 3배. 두 층 BARC(이중 반사 방지)로 다양한 기판에서 반사를 억제한다.
- 스윙 커브의 극점(최대/최소)에 레지스트 두께를 두면 두께 편차에 대한 CD 민감도가 최소가 된다.

[예시]

반사율 5%인 기판에서 스윙 진폭이 CD 3 nm(두께 주기 $\lambda/2n \approx 55$ nm)라면 레지스트 두께 ± 5 nm 편차는 최대 ± 1.5 nm CD 변동을 만든다. BARC로 반사율을 0.5%로 낮추면 진폭이 약 $1/3(\sqrt{10}$ 배)로 줄어 ± 0.5 nm 이하가 된다.

3.6 ADI 판정과 리워크(rework)

- 포토는 식각 전이라면 레지스트를 벗겨내고 다시 할 수 있는 거의 유일한 공정이다. ADI에서 CD·오버레이·결함이 규격 밖이면 리워크한다.
- 리워크 절차: PR/BARC 스트립(애싱 또는 습식) → 세정 → 표면 검사 → 재코팅부터. 하드마스크가 있으면 하드마스크는 유지.
- 리워크 부작용: 애싱으로 하부막 표면 변화(산화, 손상), 반복 시 정렬 마크 손상, 사이클 타임 증가. 리워크 횟수 상한(대략 2회)을 둔다.
- PE 관점: 리워크 이력 로트는 EDS에서 별도 플래그로 본다. 리워크 로트에서만 특정 폐일이 늘면 스트립 손상이 원인이다.

ADI 판정 항목	규격 예시	판정
CD 평균	목표 ± 1.5 nm	이탈 → 도즈 보정 후 리워크
CD 웨이퍼 내 3σ	≤ 2 nm	이탈 → 트랙/스캐너 점검
오버레이(mean 절대값 + 3σ)	≤ 4 nm	이탈 → 정렬 재모델링 후 리워크
결함 밀도	$\leq$ 기준 /cm ²	이탈 → 원인별(파티클/붕괴) 리워크 또는 스크랩
매크로 검사	코팅 결함 없음	이탈 → 리워크

3.7 포토 APC(run-to-run 제어)

제어 루프	입력	출력	주기
도즈 피드백	앞 로트 ADI CD 평균	다음 로트 도즈 오프셋	로트마다
도즈 피드포워드	하드마스크/BARC 두께, 레지스트 배치 E0	도즈 보정	로트마다
오버레이 피드백	앞 로트 오버레이 잔차(선형+고차)	다음 로트 정렬 보정 파라미터	로트/척/스캐너 조합마다
오버레이 피드포워드	웨이퍼 형상(bow/IPD) 계측	웨이퍼별 그리드 보정	웨이퍼마다
포커스 보정	레벨 맵, 렌즈 가열 모델	필드별 포커스 오프셋	노광마다
필드 내 CD 보정	필드 CD 맵	도즈 매퍼(슬릿 방향 도즈 프로파일)	레티클마다

[주의]

APC가 도즈를 계속 보정하면 CD는 정상으로 보이지만 “보정된 도즈”가 드리프트한다. 도즈 오프셋 추세가 한 방향으로 3% 이상 움직이면 레지스트 배치·PEB 온도·광원 열화 중 하나가 실제로 변한 것이다. PE는 CD 값이 아닌 도즈 오프셋 추세로 공정 변화를 잡는다.

4. 결함·불량 유형

4.1 결함 총람표

결함명	현상	발생 원인	검출/분석 방법	대책
브리징(bridging)	인접 라인/홀이 붙음	도즈 부족(양성 라인), 포커스 이탈, 스کم, stochastic, 레티클 결함	광학/e-beam 검사, CD-SEM	도즈·포커스 센터링, 현상 조건, 레지스트
라인 붕괴(collapse)	가느다란 라인이 쓰러지거나 붙음	린스 건조 시 모세관력, 종횡비 > 3, 접착 불량	검사기(패턴 붕괴 시그니처), SEM	PR 두께 감소, 계면활성제 린스, 초임계 건조, 하드마스크
스کم(scum)	현상 후 바닥 잔류 레지스트	현상 부족, 바닥 반사, 아민 오염, BARC 상호작용	SEM(바닥 잔류), 식각 후 미개구	현상 시간·농도, BARC 조성, 도즈
푸팅(footing)	라인 바닥이 넓어짐	기판(SiN 등)에서 산 소모, 반사	단면 SEM	BARC, 기판 표면 처리
T-top	라인 상단이 넓어짐(버섯 모양)	표면 산 중화(아민), PEB 지연, 표면 억제층	단면 SEM	케미컬 필터, PEB 지연 단축, 탑코트
Missing/merged contact	홀이 안 열림/이웃과 합쳐짐	stochastic(EUV), 도즈·포커스, 스کم, 레티클 결함	e-beam 검사(고감도), 전기(컨택 체인 오픈/쇼트)	도즈 증가, 레지스트, 검사 강화
Stochastic 결함	랜덤한 missing hole, 브리지, 라인 끊김	광자 shot noise, 레지스트 요동	대면적 e-beam 검사, EDS 랜덤 비트 페일	도즈, 레지스트(MOR), 콘트라스트
오버레이 excursion	특정 로트/웨이퍼 오버레이 급증	정렬 마크 손상(CMP), 웨이퍼 휨, 척 파티클, 레티클 로딩 오차, 스테이지 이상	오버레이 맵(잔차 벡터), 스캐너 로그	마크 재설계, 응력 보정, 척 세정, 재정렬
핫스팟(hotspot)	특정 패턴 조합에서 반복되는 CD/브리지 결함	OPC 모델 오차, 공정 윈도우 밖 패턴, forbidden pitch	시뮬레이션(OPC verification), 다이 내 반복 위치 검사	OPC 재보정, 설계 규칙, SRAF
파티클	PR/BARC 위·아래 이물	트랙, 스캐너, 환경	검사기, SEM/EDX	소스 제거, 필터
레티클 헤이즈	마스크 표면에 결정 성장(ArF) → 투과 저하·결함	잔류 황산·암모늄 + 193 nm 조사	레티클 검사, 웨이퍼 필드 반복 결함	마스크 세정(초순수·UV), 펠리클 환경 관리
포커스 드리프트	로트 진행 중 CD 서서히 변화	렌즈 가열, 레벨 센서 드리프트, 척 온도	CD 추세 vs 시간, 스캐너 포커스 로그	렌즈 가열 보정, 캘리브레이션
LER/LWR 증가	라인 에지/폭 거칠기 3σ 증가(2.4 nm 규격)	산 확산 요동, 폴리머 응집, shot noise, 마스크 거칠기	CD-SEM LER 분석(PSD)	첸저 최적화, PEB, 스무딩 공정
코마/aberration	필드 내 위치 의존 CD 비대칭, 라인 끝 이동	렌즈 수차(코마, 비점수차, 구면)	필드 내 CD 맵, 수차 측정	렌즈 조정, 필드별 보정
반사 노칭(reflective notching)	기판 토포그래피 반사로 라인 국소 축소	BARC 부재/두께 불량, 경사 기판	SEM(노치 형상)	BARC, 다층 BARC

결함명	현상	발생 원인	검출/분석 방법	대책
정상파(standing wave)	레지스트 측벽 물결	기판 반사와 입사광 간섭	단면 SEM	BARC, PEB(산 확산으로 완화)
스윙 커브 CD 변동	PR 두께에 따라 CD 주기적 변화	박막 간섭	두께 vs CD 곡선	BARC, 두께를 스윙 극점에
필드 내 CD 불균일	필드 위치별 CD 차	레티클 CD 균일도, 조명 균일도, 렌즈 수차, 플레어	필드 CD 맵(CD-SEM 다점)	레티클 CD 보정(도즈 매핑), 조명 조정
웨이퍼 내 CD 불균일	중심/에지 CD 차	PEB 핫플레이트 불균일, 코팅 두께, 현상 불균일, 도즈 맵	웨이퍼 CD 맵(방사 프로파일)	핫플레이트 존 보정, 도즈 맵 보정
에지 다이 문제	최외곽 다이 CD/오버레이 이상	에지 비드, 척 에지, 부분 필드, 레벨링 외삽	에지 다이 CD, 오버레이	EBR 최적화, 에지 척 개선, 에지 필드 보정
액침 결함	위터마크, 기포 자국, 물 잔류	액침 후드 유지 실패, 탑코트 소수성	검사기(특징적 형상)	탑코트, 스캔 속도, 후드 정비
리프팅/접착 불량	패턴 벗겨짐	HMDS 부족, 표면 오염	검사기, 현미경	프라이밍, 세정
코팅 결함(스트릭, 코멧, 핀홀)	방사형 줄무늬, 꼬리 달린 점, 미세 구멍	노즐 파티클, 기포, 배기 이상	매크로 검사	필터, 노즐 관리, 배기
언더/오버 현상	CD 편차, 잔류	현상 조건	CD, SEM	현상 조건
레지스트 포이즈닝(poisoning)	특정 기판 위 스크/푸팅	기판(SiN, 저k)에서 아민 방출	기판 종류별 비교	캡 층, 탈가스 베이킹
이중 노광 오정렬(LELE)	피치 워킹, CD 교대 편차	두 노광 간 오버레이	CD-SEM(픽/홀수 라인 CD), 전기 픽/홀수 편향	오버레이 개선, SADP 전환
SADP 스페이서 CD 편차	두 종류 간격 차	스페이서 두께/맨드릴 CD	CD-SEM 교대 측정	ALD 두께 제어, 맨드릴 트림

[핵심]

포토 결함은 “필드 반복(레티클/렌즈)”, “웨이퍼 좌표(트랙 베이킹/코팅/현상, 척)”, “랜덤(stochastic, 파티클)”, “시간 추세(포커스 드리프트, 렌즈 가열)”의 4개 좌표축으로 먼저 분류한다. 그 다음에야 도즈·포커스·PEB 같은 변수를 뒤진다.

4.2 결함 좌표축 분류

좌표축	대표 결함	1차 확인 데이터
필드 반복	레티클 결함, 헤이즈, 핫스팟, 코마, 필드 내 CD 불균일	웨이퍼맵 필드 폴딩, 레티클 검사, 필드 CD 맵
웨이퍼 좌표	PEB 핫플레이트 불균일(존 패턴), 코팅 두께(방사), 현상(스트릭), 척(핀 마크), 에지 다이	웨이퍼 CD 맵, 트랙 모듈별 로트 분리
랜덤	stochastic, 파티클, 액침 결함	결함 밀도 추세, e-beam 검사, 도즈 의존성
시간 추세	포커스 드리프트, 렌즈 가열, 도즈 센서 드리프트, PEB 온도 드리프트	CD vs 노광 순서, 스캐너/트랙 로그

4.2.1 LER/LWR 심화

항목	정의	대략 규격	주 원인	소자 영향
LER	한 에지의 위치 표준편차 3σ	1.5 3 nm	산 확산 요동, 폴리머 응집, shot noise, 마스크 LER($\div 4$)	국소 채널 길이 변동
LWR	라인 폭의 3σ (두 에지 상관에 따라 LER의 $\sqrt{2}$ 배 이하)	2 4 nm	위와 동일 + 에지 상관	Vt 랜덤 산포, Ioff 국소 증가

항목	정의	대략 규격	주 원인	소자 영향
상관 길이	거칠기의 공간 주기	수십 nm	재료·확산	게이트 길이 스케일과 비교해 영향 결정
식각 후 LWR	식각이 거칠기를 일부 평활화 또는 전사	ADI 대비 70 100%	식각 선택비, 하드마스크	최종 소자 값

LWR은 CD-SEM 이미지에서 파워 스펙트럼 밀도(PSD)로 분석해 저주파(긴 파장) 성분과 고주파 성분을 분리한다. 저주파 LWR이 게이트 길이 산포 → V_t 랜덤 산포에 직접 기여하고, DRAM 셀 Tr에서는 리텐션 tail의 랜덤 성분이 된다.

4.3 포토 관련 웨이퍼맵 시그니처

시그니처	의심 원인	구분 방법
필드 단위 반복(모든 샷 같은 위치)	레티클 결함, 핫스팟, 코마	필드 폴딩 맵, 레티클 검사
필드 내 기울기(샷마다 한쪽)	슬릿 도즈 균일도, 레티클 CD 기울기	필드 CD 맵
특정 샷 하나만	노광 중 파티클, 레벨링 국소 오차, 액침 결함	스캐너 로그, 해당 샷 검사
스캔 방향 줄무늬	액침 결함, 스테이지 동기	결함 형상
웨이퍼 방사(중심/에지) CD	PEB 핫플레이트, 코팅 두께, 현상	트랙 모듈별 로트 분리
웨이퍼 존 패턴(부채꼴/동심원)	다존 핫플레이트 존 편차	핫플레이트 온도 맵
에지 최외곽 다이	에지 비드, 부분 필드, 레벨링 외삽	에지 다이 CD/오버레이
웨이퍼 전면 시프트(로트 단위)	도즈·PEB·레지스트 배치	로트 이력 시점 대조
척 의존(척 A/B 교대)	듀얼 스테이지 척 간 오버레이 차	척 ID별 분리
랜덤	stochastic, 파티클	결함 밀도 추세, 도즈 의존성

5. 공정 변수 ↔ 소자/제품 특성 상관관계

5.1 CD ↔ 트랜지스터 특성

CD 변화	소자 특성	DRAM 제품	NAND 제품
게이트(WL) CD -2 nm	유효 채널 길이 감소 → V_t 감소(단채널 효과, 예 -20 40 mV), I_{on} 증가, I_{off} 증가	셀 Tr 서브스레숄드 누설 → 리텐션 tail; 페리 스피드 증가·IDD 증가	페리 V_t 시프트 → 센싱 오차
액티브 폭 -2 nm	구동 전류 감소, 협폭 효과(narrow width) V_t 변화	tWR/tRCD 마진 저하, 셀 V_t 산포	-
게이트 CD 웨이퍼 내 불균일 3σ 2 → 4 nm	V_t 산포 2배	셀 리텐션 산포, 페리 오프셋	페리 매칭
LER/LWR 증가	국소 채널 길이 변동 → V_t 랜덤 산포, 누설 국소 증가	리텐션 tail(랜덤), row hammer 취약 셀	-
WL 선폭 -2 nm(BCAT 폭)	게이트 저항 증가, 패싱 게이트 커플링 변화	WL RC → tRCD, row hammer	-

5.2 오버레이 ↔ 콘택 저항/쇼트

오버레이 오차	물리적 결과	제품 영향
BLC-액티브 +3 nm	콘택 면적 감소(예 20 nm 콘택에서 면적 -15 25%) → 저항 증가·산포	tRCD tail, 컬럼 페일
SNC-랜딩패드 +3 nm	SNC 저항 증가, 인접 BL과 근접 → 누설	tWR 페일, BL-SN 쇼트(단일 비트/컬럼 페일)

오버레이 오차	물리적 결과	제품 영향
커패시터 홀-랜딩패드 +4 nm	하부전극이 랜딩패드 에지에 걸침 → 접촉 저항, 이웃 패드 쇼트	셀 쓰기 페일, twin bit
비아-메탈 +5 nm	비아 면적 감소, 인접 라인 쇼트	저항 증가, 기능 페일
NAND WL 컨택-계단 +10 nm	계단 폭(대략 수백 nm) 안이면 괜찮으나 에지 넘으면 아래층 관통	블록 페일
NAND 채널 홀-소스/드레인 컨택	홀 상부 정렬 오차	스트링 저항 산포

[예시]

컨택 지름 20 nm, 아래 라인 폭 24 nm에서 오버레이 3 nm이면 겹침 면적은 완전 겹침 대비 약 80%로 줄고 저항은 약 1.25배가 된다. 오버레이 5 nm면 면적 60%, 저항 1.7배. 오버레이가 mean 절대값 + $3\sigma = 4$ nm 규격이면 웨이퍼 어딘가의 컨택은 저항 1.5배 수준이 되어 tRCD 분포에 tail을 만든다.

5.3 커패시터 홀 CD ↔ Cs

- 실린더 커패시터 $C_s \propto$ 전극 표면적 $\propto$ 홀 둘레 $\times$ 높이. 홀 지름 -3 nm(40 nm 기준 -7.5%)면 C_s 대략 -5.7%(하부전극 두께 고려).
- C_s -5%는 센싱 마진 저하와 리텐션 시간 단축으로 나타난다. 홀 CD 웨이퍼 내 불균일(중심 vs 에지 2 nm)은 리텐션 페일의 방사 패턴이 된다.
- 홀 CD가 커지면 인접 홀과 벽이 얇아져 HAR 식각 후 브리지 위험이 커진다(twin bit fail). 즉 홀 CD는 " C_s (크게)"와 "브리지(작게)" 사이 좁은 창이다.

5.4 NAND channel hole CD ↔ V_t 산포

- 채널 홀 지름이 크면 채널 곡률이 작아 게이트 전계가 약해지고 프로그램이 느려진다. 지름 -5 nm(100 nm 기준)이면 곡률 효과로 프로그램 V_t 시프트가 수백 mV 단위로 달라질 수 있다.
- 웨이퍼 내·필드 내 홀 CD 산포는 그대로 셀 V_t 분포 폭(σ)이 되어 읽기 마진을 갉아먹는다. 포토 CD 3σ 2 nm + 식각 3σ 3 nm가 합쳐지는 구조라 포토 CD 규격이 빡빡하다.
- 홀 배열의 위치 오차(오버레이·왜곡)는 slit과의 거리를 변화시켜 블록 경계 셀 특성 이상을 만든다.

5.4.1 NAND staircase 트림 ↔ WL 컨택


- 계단은 한 레티클로 노광한 뒤 레지스트를 등방 트림(수십 수백 nm)하고 식각하는 사이클을 반복해 만든다. 트림량이 계단 폭을 정하므로 트림 균일도(웨이퍼 내·회차 간)가 계단 폭 산포로 누적된다.
- 계단 폭이 좁아진 위치에 WL 컨택이 내려오면 컨택이 계단 에지를 벗어나 아래층으로 관통해 두 WL이 쇼트되고, 블록 페일이 된다. 반대로 계단 폭을 넉넉히 하면 어레이 면적 손실이다.
- PE 지표: WL 번호별 컨택 저항(체인 TEG), 블록 페일의 WL 위치 분포, 오버레이(컨택-계단) 마진. 트림 회차가 많은 하층(또는 상층) WL에 페일이 몰리면 트림 누적 오차를 의심한다.

5.5 포토 변수 → 특성 요약(DRAM/NAND)

포토 변수	직접 결과	DRAM 특성	NAND 특성
도즈 +2%	라인 CD -1 nm / 홀 CD +1 nm	V_t -10 20 mV, C_s +2%	채널 홀 CD ↑ → 프로그램 느림
포커스 이탈 50 nm	CD 변화 + 프로파일 경사	식각 후 CD 편차, 브리지	홀 상부 CD 변화
오버레이 +3 nm	컨택 면적 감소	tRCD/tWR tail	WL 컨택 마진
PEB +1°C	라인 CD -1 3 nm	V_t 시프트	-
LWR 3σ +1 nm	채널 길이 국소 변동	리텐션 tail	V_t 산포
필드 내 CD 불균일	다이 위치별 특성 차	샷 내 다이 간 스피드 차	다이 간 V_t 차

포토 변수	직접 결과	DRAM 특성	NAND 특성
Stochastic 결함 밀도 +1/cm ²	랜덤 missing contact/bridge	랜덤 비트/컬럼 페일, 리던던시 소모	랜덤 스트링 페일

5.6 ADI/AEI CD ↔ PCM ↔ EDS 상관 실무



- 식각 바이어스(etch bias) = AEI CD - ADI CD. 식각 조건이 고정이면 상수지만 챔버·로딩·레지스트 프로파일에 따라 변한다. PE는 ADI가 아니라 AEI CD와 PCM을 먼저 연결하고, ADI와 AEI 차이가 흔들리는지를 따로 본다.
- 상관 분석 절차: (1) 웨이퍼별 AEI CD 평균·3σ와 PCM Vt·loff 산점도, (2) 회귀 기울기(예: 게이트 CD 1 nm당 Vt 12 mV), (3) EDS 지표(리텐션 tail 비트 수, tRCD 빈)와 CD의 상관, (4) EDS 지표가 규격 안에 있는 CD 범위를 역산해 ADI/AEI 규격 재설정.

[예시]

게이트 AEI CD 목표 30 nm. 회귀: $V_t = -12 \text{ mV/nm} \times (\text{CD} - 30) + V_{t0}$. 리텐션 tail 규격을 만족하는 Vt 하한이 $V_{t0} - 25 \text{ mV}$ 라면 CD 하한은 $30 - 25/12 \approx 27.9 \text{ nm} \rightarrow$ AEI 규격 하한을 28 nm로 강화. 식각 바이어스가 -3 nm면 ADI 하한은 31 nm. **[면접]** "포토 공정의 CD가 소자 특성에 어떻게 연결되나": "게이트 CD가 2 nm 줄면 단채널 효과로 Vt가 대략 20~40 mV 낮아지고 Ion과 Ioff가 함께 늘어납니다. DRAM 셀에서는 Ioff 증가가 곧 리텐션 tail이고, 페리에서는 스피드는 빨라지지만 스탠바이 전류가 늘어납니다. 홀 패턴이라면 커패시터 홀 CD 3 nm 감소가 Cs 5~7% 감소로 센싱 마진을 줄이고, NAND 채널 홀 CD 산포는 그대로 셀 Vt 분포 폭이 됩니다. PE는 ADI/AEI CD 맵과 PCM Vt, EDS 리텐션·타이밍 페일의 상관을 잡아 CD 규격을 제품 관점에서 다시 정합니다."

6. 트러블슈팅 케이스

케이스 1: CD shift lot – 로트 전체 게이트 CD -2 nm

- **증상:** DRAM 페리 게이트 층 ADI CD가 특정 로트 3개에서 목표 대비 -2 nm(전 웨이퍼 균일). AEI CD도 -2 nm. PCM NMOS Vt -35 mV, Ioff 2배. EDS 스탠바이 전류 규격 근접 다이 증가, 스피드 빈 상향.
- **1차 데이터:** 로트 이력: 3로트 모두 같은 트랙·같은 스캐너·같은 날 저녁 처리. 도즈 로그 정상(설정값 그대로). CD 웨이퍼 내 분포는 균일(방사 패턴 없음).
- **가설:** (a) 도즈 센서 캘리브레이션 오차(실제 도즈 +3%), (b) PEB 핫플레이트 온도 +1.2°C(전면 균일 상승), (c) 레지스트 배치(lot) 변경으로 감도 변화, (d) 현상액 농도 변화, (e) 레티클 교체.
- **검증:** (a) 도즈 모니터 웨이퍼 재측정 → 정상. (b) 트랙 PEB 핫플레이트 로그 → 해당 시간대 설정 110°C, 실측 111.5°C(제어 열전대 드리프트). (c) 레지스트 배치 변경 없음. (d) 현상액 농도 로그 정상. (e) 레티클 동일.
- **근본 원인:** PEB 핫플레이트 제어 열전대 드리프트로 실제 온도 +1.5°C → 산화 확산 증가 → 양성 라인 CD -2 nm.
- **조치:** 핫플레이트 열전대 교정, 해당 모듈 격리 후 확인. 영향 로트는 PCM/EDS 결과 기준 등급 분류(스탠바이 전류 규격 만족 다이만 출하).
- **재발 방지:** 핫플레이트 실측 온도 모니터 웨이퍼(온도 감응) 주간 점검, PEB 모듈별 CD SPC 분리, APC에 PEB 모듈 ID 포함.

케이스 2: Overlay excursion – 3D NAND WL 컨택 층 오버레이 급증

- **증상:** NAND 계단 컨택 층 오버레이가 평소 mean 절대값 + 3σ 기준 8 nm에서 특정 로트 20 nm. 후속 EDS에서 블록 페일 급증(WL 컨택이 아래층 관통).
- **1차 데이터:** 오버레이 잔차 벡터 맵이 방사형(중심에서 바깥으로) 패턴. 선형 배율 향이 크고 고차 향도 증가. 같은 로트 웨이퍼 bow 측정 → 평소 150 μm 에서 400 μm .
- **가설:** (a) 몰드/W 응력 증가로 웨이퍼 휨 → in-plane distortion, (b) 정렬 마크 손상(CMP), (c) 척 파티클, (d) 스캐너 스테이지 이상.
- **검증:** (a) 웨이퍼 형상 계측에서 bow 급증 확인, W 증착 로트의 응력 모니터 웨이퍼도 응력 증가(-1.2 → -1.8 GPa 상당) 확인. (b) 정렬 마크 이미지 정상. (c) 다른 웨이퍼도 동일 → 척 아님. (d) 다른 제품 로트 정상 → 스캐너 아님.
- **근본 원인:** W CVD 챔버 조건 변동(전구체 유량 드리프트)으로 W 막 응력 증가 → 웨이퍼 휨 급증 → 정렬 그리드 왜곡이 고차 보정 한계 초과.
- **조치:** W CVD 챔버 점검-레시피 복구. 영향 로트는 관통 위험 다이를 EDS에서 배제. 웨이퍼 형상 기반 피드포워드 오버레이 보정 활성화.
- **재발 방지:** W 응력 SPC 강화(관리 한계 축소), 웨이퍼 bow를 노광 전 필수 계측-인터락 항목화, 계단 폭 설계 마진 재검토.

케이스 3: 특정 샷 반복 fail – 레티클 결함

- **증상:** DRAM 비트라인 층 이후 EDS에서 필드 좌표(5,2) 위치 다이가 전 웨이퍼-전 로트에서 컬럼 페일. 수율 -0.8%p 고정.
- **1차 데이터:** 웨이퍼맵 필드 폴딩 시 100% 동일 위치. FBM: 특정 컬럼 그룹 페일(BL 오픈 또는 쇼트). 인접 필드 정상. 문제 시작 시점이 레티클 세정 이후.
- **가설:** (a) 레티클 세정 중 흡수체 손상 또는 잔류 파티클, (b) 펠리클 내부 파티클, (c) 레티클 헤이즈 국소 성장, (d) 스캐너 렌즈 국소 오염.
- **검증:** 다른 스캐너에서 노광해도 동일 위치 → (d) 기각. 레티클 패턴 검사(die-to-database) → 좌표(5,2) 해당 위치에 흡수체 결손(핀홀형) 발견. AIMS로 웨이퍼 인쇄성 확인 → 인접 BL 브리지 예상.
- **근본 원인:** 레티클 세정 공정에서 MoSi 흡수체 국소 손상 → 해당 위치 BL 브리지 → 컬럼 쇼트.
- **조치:** 레티클 리페어(FIB/e-beam 리페어) 후 AIMS 재확인, 또는 예비 레티클로 교체. 영향 로트는 리페어 불가 다이 배제.
- **재발 방지:** 레티클 세정 후 패턴 검사 필수화, EDS 리포트에 필드 폴딩 맵 자동 알람(특정 필드 위치 페일율 > 3배 시).

케이스 4: 필드 내 CD 불균일 – 커패시터 홀 필드 좌우 CD 차

- **증상:** 커패시터 홀 층 ADI CD가 필드 왼쪽 -1.5 nm, 오른쪽 +1.5 nm 경사. EDS 리텐션 페일이 각 샷의 왼쪽 다이에 편중(Cs 부족). 리텐션 분포가 필드 내 위치에 따라 이봉(bimodal).
- **1차 데이터:** 필드 CD 맵(CD-SEM 필드 내 25점) 좌우 선형 기울기. 여러 웨이퍼-로트에서 동일. 오버레이 정상. 레티클 CD 측정은 균일(± 0.5 nm).
- **가설:** (a) 조명 균일도(슬릿 방향 도즈 기울기), (b) 렌즈 수차(코마) 변화, (c) 레티클 CD 기울기(측정 오차 감안), (d) 렌즈 가열 편향, (e) PEB 핫플레이트(웨이퍼 좌표라면 필드 아닌 웨이퍼 패턴이어야 함 → 필드 패턴이므로 기각).
- **검증:** (a) 스캐너 슬릿 도즈 균일도 측정 → 슬릿 한쪽 끝 -1.2% 확인. (b) 수차 측정 정상. (c) 레티클 CD 재측정 정상. (d) 노광 초반-후반 로트 동일 → 가열 아님.
- **근본 원인:** 조명계 슬릿 균일도 저하(광학 부품 오염/열화)로 필드 슬릿 방향 도즈 기울기 → 홀 CD 기울기 → Cs 기울기 → 리텐션 필드 내 편향.
- **조치:** 조명계 정비, 슬릿 균일도 재캘리브레이션. 임시로 도즈 매핑(필드 내 도즈 보정) 적용. 영향 로트는 리텐션 등급 분류.
- **재발 방지:** 슬릿 균일도 주기 점검 강화, 필드 내 CD 맵 SPC(기울기 향) 도입, EDS 리텐션 맵의 필드 내 위치 통계를 상시 지표화.

케이스 5: EUV stochastic – 랜덤 컨택 오픈 증가

- **증상:** EUV 컨택 층 도입 후 특정 기간 랜덤 단일 비트/컬럼 오픈 페일이 1.5배 증가. 웨이퍼맵 랜덤, 필드 무관.
- **1차 데이터:** e-beam 검사 missing contact 밀도 $0.02 \rightarrow 0.05 / \text{cm}^2$. 도즈 로그: 광원 파워 저하 보상으로 스캔 속도 감소(도즈는 유지). 레지스트 배치 변경 이력 있음.
- **가설:** (a) 레지스트 배치 감도 차(같은 도즈에서 실패 산 생성 감소), (b) 광원 파워 저하로 도즈 균일도 저하, (c) 현상 조건, (d) 하드마스크 반사/두께 변화.
- **검증:** (a) 레지스트 배치별 split $\rightarrow$ 신규 배치에서 missing contact 2배. 감도 곡선(E0) 측정 시 신규 배치 +4% 도즈 필요. (b) 도즈 균일도 정상. (c)(d) 변경 없음.
- **근본 원인:** 레지스트 배치 간 감도 편차로 실패 도즈 부족 $\rightarrow$ 홀 바닥 stochastic 미개구 증가.
- **조치:** 배치별 E0 기준 도즈 보정(APC에 레지스트 배치 ID 연동), 문제 배치 반품.
- **재발 방지:** 레지스트 입고 시 E0-콘트라스트 검사 규격 강화, e-beam 검사 샘플링 증대, EDS 랜덤 오픈 페일과 검사 결함 밀도 상관 상시 모니터.

[트러블슈팅]

미니 케이스: 짝수/홀수 BL 특성 차. 증상: 짝수 컬럼 어드레스에서 tRCD 페일 편향. 원인: SADP 맨드릴 CD -1.5 nm로 두 종류 간격이 달라지는 pitch walking $\rightarrow$ 짝/홀수 BL 커패시턴스 차 $\rightarrow$ 센싱 오프셋. 검출: CD-SEM 교대 라인 간격 측정, 전기적 짝/홀수 페일 통계. 조치: 맨드릴 트림 시간 보정. 재발 방지: 교대 간격 차를 ADI SPC 항목화. **[트러블슈팅]** 미니 케이스: 특정 시간대 로트 T-top과 브리지. 증상: 야간 로트에서 라인 상단이 넓어지고 브리지 증가. 원인: 클린룸 아민(NH_3) 농도 상승(인접 구역 세정 공정 배기 이상) + 트랙 케미컬 필터 수명 종료 $\rightarrow$ 노광 후 표면 산 중화. 검출: 단면 SEM T-top 형상, 아민 모니터 로그, 필터 교체 이력. 조치: 필터 교체, 배기 복구, PEB 지연 단축. 재발 방지: 아민 농도 인터락(ppb 단위), 필터 교체 주기 관리. **[트러블슈팅]** 미니 케이스: 척 A/B 교대 오버레이. 증상: 웨이퍼 번호 짝/홀수에 따라 오버레이 평균이 1.5 nm씩 반대 방향. 원인: 듀얼 스테이지 척 B의 척 온도 제어 편차로 웨이퍼 열팽창 배율 차. 검출: 척 ID별 오버레이 분리 통계. 조치: 척별 배율 보정 파라미터 분리(APC 척 ID 기반). 재발 방지: 척 온도 SPC. **[아이디어]** stochastic 결함은 검사로 전부 잡기 어렵고, EDS 리던던시로 구제되는 비율도 한계가 있다. 설계 측면에서 컨택 리던던시(더미 컨택, 이중 비아) 확대, 공정 측면에서 "노광 후 결함 치유(post-litho healing: 스무딩-리플로우)"와 MOR 도입, 데이터 측면에서 e-beam 검사 결함 밀도와 EDS 랜덤 페일 밀도를 로트 단위로 실시간 연결하는 조기 경보 체계를 병행할 필요가 있다.

7. 응용·심화(최신 이슈)

7.1 High-NA EUV(NA 0.55)

- 아나모픽 광학계($x\ 4\times, y\ 8\times$ 축소)로 마스크 3D 효과를 완화하면서 NA를 높였다. 필드가 절반($26 \times 16.5\ \text{mm}$)이 되어 노광 횟수가 2배로 늘고, DOF는 NA^2 반비례로 약 1/3로 줄어 레지스트를 20~30 nm 이하로 얇게 써야 한다. 얇은 레지스트의 식각 내성 $\rightarrow$ MOR·하드마스크 필수. DRAM 1c 이후 세대 액티브/커패시터 층 후보.

7.2 EUV 다중 패터닝

- EUV 단일 노광 한계(하프피치 13 nm 부근) 아래는 EUV SADP/LELE가 검토된다. ArF 다중 패터닝의 문제(스텝·오버레이)가 EUV 비용과 함께 되돌아온다. 언제 High-NA로 넘어갈지가 경제성 판단이다.

7.3 DRAM EUV 레이어 확대와 PE 지표

- 액티브 $\rightarrow$ 비트라인/워드라인 $\rightarrow$ 커패시터 홀 순으로 EUV가 확대되고 있다. 레이어 전환 시 PE는 (1) 오버레이 개선에 따른 컨택 저항 tail 감소, (2) stochastic 결함에 따른 랜덤 페일 증가, (3) LWR 변화에 따른 리텐션 tail 변화를 전후 비교하는 지표 세트를 준비한다.

7.4 계측의 변화: 멀티빔 e-beam, CD-SAXS, 머신러닝 OCD

- stochastic 결함은 광학 검사로 놓치기 쉬워 멀티빔 e-beam 검사(수십 수백 빔)가 핵심 층에 도입된다. CD-SAXS는 3D 프로파일 비파괴 참조 계측으로, OCD 모델 학습에 머신러닝이 결합된다. PE는 “어떤 계측값이 EDS와 가장 상관이 큰가”를 기준으로 계측 샘플링을 재배치한다.

7.5 컴퓨터이셔널 리소그래피와 곡선 마스크

- ILT로 도출한 곡선(curvilinear) 마스크가 멀티빔 마스크 라이터 덕분에 실용화되었다. 공정 윈도우가 넓어지지만 마스크 검사·리페어 기준이 새로 필요하다. 핫스팟 예측에 딥러닝을 쓰고, 웨이퍼 결함 좌표를 시뮬레이션과 대조해 OPC 모델을 갱신하는 루프가 표준화되고 있다.

7.6 3D NAND 포토의 과제: 응력과 두꺼운 하드마스크

- 몰드 두께 수 μm 위에 HAR 홀을 뚫기 위해 수백 nm 1 μm a-C 하드마스크를 쓰고, 이 위에 얇은 레지스트 패턴을 전사한다. 하드마스크 응력·반사와 웨이퍼 휨이 포토 포커스·오버레이 예산을 잠식한다. 웨이퍼 형상 계측 피드포워드, 후면 응력 보상막, 하드마스크 저응력화가 병행된다.

7.7 대안 패터닝: DSA와 나노임프린트

- DSA(directed self-assembly): 블록 공중합체(예: PS-b-PMMA)가 수십 nm 주기로 자기조립하는 성질을 가이드 패턴으로 유도해 피치를 배가하거나 홀을 정렬한다. DRAM 커패시터 홀 육각 배열, 컨택 홀 수축(hole shrink)에 적합. 결함 밀도(dislocation, 미정렬)를 EDS 수준(10^{-9} 이하)으로 낮추는 것이 과제.
- 나노임프린트(NIL): 마스터 템플릿을 레지스트에 눌러 패턴 전사. 해상도는 템플릿 수준, 비용이 낮으나 파티클·템플릿 수명·오버레이·처리량이 과제. NAND처럼 규칙 배열이 많은 메모리에서 검토되었다.
- PE 관점: 두 방식 모두 “랜덤 결함 밀도”가 채택 여부를 결정한다. 검사 결함 밀도 → EDS 랜덤 패일 → 리턴던 시 소모율로 이어지는 평가 체계가 그대로 적용된다.

7.8 레지스트·마스크 공급망과 PE 리스크

- 레지스트 배치 감도 편차, 마스크 블랭크 결함, 펠리클 수명은 공급망 이슈지만 PE 데이터(로트 단위 랜덤 패일 변동)에 먼저 나타나는 경우가 있다. 레지스트 배치 ID·레티클 ID·펠리클 교체 이력을 로트 이력에 반드시 포함해 commonality analysis 변수로 쓴다.

[심화]

이미지 로그 슬로프(ILS)와 NILS: 에어리얼 이미지 강도 $I(x)$ 의 로그 기울기 $ILS = (1/I) \cdot dI/dx$, 이를 CD로 정규화한 $NILS = CD \cdot ILS$. NILS가 클수록 도즈 변동에 CD가 덜 민감하고(EL 큼) LER이 작다. 대략 $NILS \geq 2$ 가 실용 하한. 오프엑시스 조명, PSM, SMO는 모두 NILS를 높이는 일이다. EUV 마스크 3D 효과와 플레어는 NILS를 낮춘다. **[심화]** 오버레이 예산의 통계: 층 간 오버레이 규격 O 는 개별 기여의 제곱합 근으로 근사한다. 예: 정렬 잔차 1.5, 스테이지 0.8, 렌즈 왜곡 1.0, 공정 유도(웨이퍼 응력·마크 비대칭) 1.5, 계측 0.3, 레티클 레지스트레이션 0.8(모두 nm, 3σ 기준) → $\sqrt{(2.25+0.64+1+2.25+0.09+0.64)} \approx 2.6$ nm. 여기에 평균 오프셋을 더해 mean 절대값 + 3σ 로 규격을 본다. 3D NAND에서는 공정 유도 항이 3.5 nm로 커져 예산을 지배한다.

8. 셀프 체크 질문

개념

1. 레일리 식을 쓰고 각 항의 의미와 값을 예로 들어라.
- 답: $CD = k_1 \cdot \lambda / NA$, $DOF = k_2 \cdot \lambda / NA^2$ 입니다. λ 는 파장, NA는 렌즈 개구수, k_1 은 공정 계수(이론 한계 0.25)입니다. ArF 액침은 λ 193 nm, NA 1.35, k_1 0.27로 하프피치 약 38 nm, DOF 약 100 nm($k_2 = 1$)입니다. EUV는 λ

13.5 nm, NA 0.33, k1 0.32로 약 13 nm입니다. NA를 높이면 해상도는 좋아지나 DOF가 NA^2 로 줄어드는 것이 핵심 트레이드오프입니다.

1. CAR의 동작 원리와 PEB가 중요한 이유는?

- 답: 노광으로 PAG가 산을 만들고, PEB에서 그 산이 촉매로 폴리머 보호기를 수백 배 증폭 탈보호해 현상액에 녹게 합니다. PEB 온도가 산 확산 거리를 정하므로 $+1^{\circ}\text{C}$ 에 CD가 13 nm 움직여 핫플레이트 $\pm 0.1^{\circ}\text{C}$ 균일도가 필요합니다. 켄처는 확산된 산을 중화해 이미지를 선명하게 하고 LER을 줄이지만 감도를 떨어뜨립니다.

1. CD와 오버레이의 차이와 각각이 결정하는 소자 특성은?

- 답: CD는 패턴 크기, 오버레이는 아래 층에 대한 위치 오차입니다. CD는 게이트 길이·액티브 폭·홀 지름을 정해 V_t , I_{on}/I_{off} , C_s , NAND 채널 V_t 분포를 결정합니다. 오버레이는 컨택 겹침 면적을 정해 컨택 저항과 쇼트를 결정합니다. 예로 20 nm 컨택에서 오버레이 3 nm는 저항 약 1.25배, 5 nm는 1.7배입니다.

1. 다중 패터닝 LELE와 SADP의 차이?

- 답: LELE는 노광·식각을 두 번 엇갈려 피치를 절반으로 만드는 방식으로 자유로운 패턴이 가능하지만 두 노광 간 오버레이가 CD 오차로 변합니다. SADP는 맨드릴 양 옆에 스페이서를 증착해 스페이서가 패턴이 되므로 오버레이와 무관하고 LWR이 좋지만, 컷 마스크가 필요하고 맨드릴 CD 오차가 두 종류 간격 차(pitch walking)로 나타납니다. DRAM 비트라인은 SADP, 액티브는 SAQP 또는 EUV를 씁니다.

1. Process window, Bossung, DOF, EL을 설명하라.

- 답: Bossung 플롯은 여러 도즈에서 포커스에 따른 CD 곡선입니다. 여기서 CD가 규격($\pm 10\%$) 안이고 브리지·붕괴가 없는 포커스-도즈 영역이 process window이며, 그 폭이 DOF, 높이가 EL(exposure latitude)입니다. 예로 DOF 80 nm, EL 8%가 규격이면 웨이퍼 평탄도·레벨링·토포그래피 포커스 예산 합이 80 nm 안에 들어야 합니다.

응용

1. 특정 필드 위치 다이가 모든 웨이퍼에서 패일한다. 접근 순서는?

- 답: 필드 반복 패턴이므로 레티클 또는 렌즈 원인입니다. 먼저 다른 스캐너 노광 로트에서도 같은지 확인해 렌즈를 배제하고, 레티클 패턴 검사와 AIMS로 해당 좌표 결함을 찾습니다. FBM 유형(컬럼 쇼트인지 오픈인지)으로 결함 성격을 추정합니다. 예로 레티클 세정 후 흡수체 손상이 원인이면 리페어 또는 예비 레티클 교체 후 필드 폴딩 맵으로 소멸을 확인합니다.

1. 로트 전체 CD가 -2 nm 시프트했고 도즈 로그는 정상이다. 다음 확인 항목은?

- 답: 도즈 설정이 정상이라면 실효 도즈 또는 열 이력을 봅니다. PEB 핫플레이트 실측 온도(열전대 드리프트), 레지스트 배치 감도, 현상액 농도, 도즈 센서 캘리브레이션 순으로 확인합니다. 웨이퍼 내 분포가 균일하면 전면 변수(온도·감도)이고, 방사 패턴이면 핫플레이트 존이나 코팅입니다. 예로 PEB $+1.5^{\circ}\text{C}$ 가 확인되면 열전대 교정 후 PEB 모듈별 CD SPC를 분리합니다.

1. 오버레이 잔차 벡터가 방사형이고 웨이퍼 bow가 급증했다. 원인과 대응은?

- 답: 웨이퍼 응력 변화에 의한 in-plane distortion입니다. 3D NAND에서는 몰드나 W 게이트 응력 변동이 대표 원인입니다. 응력 모니터와 웨이퍼 형상 계측으로 원인 스텝을 찾고 증착 조건을 복구하며, 웨이퍼 형상 기반 피드포워드 오버레이 보정을 겁니다. 영향 로트는 계단 컨택 관통 위험 다이를 EDS에서 배제합니다.

1. 커패시터 홀 CD가 필드 좌우로 기울어져 있다. 어떤 변수를 의심하는가?

- 답: 필드 좌표 패턴이므로 스캐너 조명 슬릿 균일도, 렌즈 수차, 레티클 CD 기울기, 렌즈 가열 편향이 후보입니다. 슬릿 도즈 균일도 측정과 레티클 CD 재측정으로 분리합니다. 제품 영향은 C_s 기울기로 나타나 각 샷의 한쪽 다이에 리텐션 패일이 편중되므로, EDS 리텐션 맵의 필드 내 위치 통계가 좋은 확인 수단입니다.

1. EUV 컨택 층에서 랜덤 오픈 패일이 늘었다. stochastic인지 어떻게 판단하고 대응하는가?

- 답: 웨이퍼맵이 랜덤이고 e-beam 검사의 missing contact 밀도가 함께 올랐으며, 도즈를 올린 split에서 결함이 줄면 stochastic입니다. 원인으로 레지스트 배치 감도 차, 도즈 균일도, 하드마스크 반사 변화를 확인합니다. 대응은 배치별 E0 기준 도즈 보정, 레지스트 입고 검사 강화, e-beam 검사 샘플링 증대와 EDS 랜덤 패일 상관 모니터입니다.

심화

1. EUV 마스크 3D 효과란 무엇이고 어떤 결함으로 나타나는가?
 - 답: EUV 마스크는 반사형이라 6° 경사로 조명하고 흡수체가 60 70 nm로 두꺼워 그림자와 위상 변화가 생깁니다. 그 결과 수평/수직 패턴 CD 차, 패턴 위치 이동(텔레센트리시티 오차), 패턴별 최적 포커스 차이가 나타나 공통 공정 윈도우가 좁아집니다. 대책은 얇은-저굴절 흡수체, OPC 보정, High-NA 아나모픽 광학계입니다.
1. RLS 트레이드오프를 설명하고 MOR이 어떻게 도움이 되는가?
 - 답: 해상도(R), LER(L), 감도(S)는 동시에 좋아지지 않습니다. 감도를 높여 도즈를 줄이면 광자 수가 줄어 shot noise와 LER, stochastic 결함이 늘고, 해상도를 위해 산 확산을 줄이면 감도가 떨어집니다. MOR(주석 산화물 기반)은 EUV 흡수율이 CAR보다 수 배 높아 같은 도즈에서 더 많은 광자를 활용하고, 얇은 두께에서도 식각 내성이 높아 High-NA의 얇은 레지스트 요구에 맞습니다.
1. 오버레이 예산을 제곱합 근으로 계산하고 3D NAND에서 지배 항을 말하라.
 - 답: 정렬 잔차 1.5, 스테이지 0.8, 렌즈 왜곡 1.0, 공정 유도 1.5, 계측 0.3, 레티클 0.8 nm(3σ)이면 $\sqrt{(2.25+0.64+1+2.25+0.09+0.64)} \approx 2.6$ nm입니다. 3D NAND에서는 두꺼운 몰드·W 응력으로 웨이퍼가 수백 μm 휘어 공정 유도 항이 3 5 nm로 커져 예산을 지배하므로, 웨이퍼 형상 계측 피드포워드와 응력 보상막이 필수입니다.
1. NILS가 무엇이고 왜 EL·LER과 연결되는가?
 - 답: 에어리얼 이미지 강도의 정규화 로그 기울기 $NILS = CD \cdot (1/l) \cdot dl/dx$ 로 이미지 콘트라스트의 척도입니다. NILS가 크면 도즈가 조금 변해도 에지 위치가 덜 움직여 EL이 크고, 레지스트 내 통계 요동이 에지 위치로 덜 전달되어 LER이 작습니다. 실용 하한은 대략 2이며 오프엑시스 조명, PSM, SMO는 NILS를 높이고 EUV 플레어와 마스크 3D 효과는 낮춥니다.
1. SADP pitch walking이 DRAM 제품 특성에 나타나는 방식은?
 - 답: 맨드릴 CD 오차로 두 종류 간격이 달라지면 비트라인 쌍의 간격이 교대로 넓고 좁아져 짝수/홀수 BL의 커패시턴스·인접 커플링이 달라집니다. 이는 센스앰프 오프셋과 tRCD 페일의 짝/홀수 어드레스 편향으로 나타납니다. CD-SEM에서 교대 간격을 측정하고, EDS 페일의 어드레스 패리티 통계를 보면 검출됩니다. 대책은 맨드릴 트림 보정과 교대 간격 차 SPC입니다.
1. EUV 레이어 전환 시 PE가 준비해야 하는 전후 비교 지표는?
 - 답: 첫째 오버레이 개선 효과로 컨택 저항 tail(tRCD/tWR 분포 하위 꼬리)과 Kelvin 저항 산포, 둘째 stochastic에 따른 랜덤 비트·컬럼 페일 밀도와 리던던시 소모율, 셋째 LWR 변화에 따른 리텐션 tail과 Vt 산포, 넷째 e-beam 검사 결함 밀도와 EDS 랜덤 페일의 상관입니다. 이 지표를 ArF 다중 패턴닝 로트와 split 비교해 전환 효과를 정량화합니다.
1. 포토 APC가 정상 작동하는 Fab에서 공정 변화를 어떻게 조기에 잡는가?
 - 답: APC는 앞 로트 CD로 다음 로트 도즈를 보정하므로 CD 값은 정상으로 유지되고 대신 도즈 오프셋이 움직입니다. 도즈 오프셋이 한 방향으로 3% 이상 드리프트하면 레지스트 배치 감도, PEB 온도, 광원 열화 중 하나가 실제로 변한 신호입니다. 오버레이도 마찬가지로 보정 파라미터(배율·회전) 추세를 봅니다. PE는 CD·오버레이 값이 아닌 보정량 추세를 SPC로 관리하도록 요구합니다.
1. 식각 바이어스가 흔들리면 ADI 규격 관리에 어떤 문제가 생기는가?
 - 답: 소자 치수는 AEI CD인데 포토 APC는 ADI CD를 목표로 제어하므로, 식각 바이어스(AEI - ADI)가 챔버·로딩에 따라 변하면 ADI가 정상이어도 AEI와 PCM Vt가 움직입니다. 그래서 PE는 AEI CD와 PCM을 먼저 연결하고, 식각 바이어스를 챔버별로 별도 SPC 관리하며, 필요하면 AEI 결과를 포토 도즈에 피드백하는 통합 APC를 요구합니다. 예로 바이어스가 -3에서 -4 nm로 변하면 게이트 CD 1 nm 감소로 Vt 약 12 mV 시프트가 생깁니다.
1. 레지스트 붕괴(collapse)의 물리와 대책은?
 - 답: 현상 후 린스 물이 마를 때 인접 라인 사이 모세관력이 라인 높이·간격에 따라 커져 종횡비 3 이상의 얇은 라인을 쓰러뜨립니다. 대책은 레지스트 두께를 줄이고 식각 내성은 하드마스크로 보충, 표면장력이 낮은 계면활성제 린스, 초임계 CO₂ 건조, 라인 간 브리지 방지 설계입니다. 검사기에서는 국소적으로 라인이 붙은 특유 시그니처로 검출됩니다.

9. 한 페이지 요약

항목	핵심 내용
광원 세대	g/i-line → KrF 248 → ArF 193 → ArF 액침(NA 1.35, 38 nm) → EUV 13.5 nm(NA 0.33, 13 nm) → High-NA 0.55
레일리	$CD = k_1 \cdot \lambda / NA$, $DOF = k_2 \cdot \lambda / NA^2$. $\lambda \downarrow$ 세대 교체, $NA \uparrow$ DOF 손실, $k_1 \downarrow$ RET(OPC/PSM/OAI/SMO)
레지스트	양성 CAR(PAG → 산 → PEB 촉매 탈보호 → TMAH 현상), NTD로 홀 콘트라스트, RLS 트레이드오프, MOR(Sn 산화물, EUV 흡수 ↑)
공정 순서	BARC/HM → 코팅 → 소프트 베이킹 → 노광 → PEB($\pm 0.1^\circ C$) → 현상 → ADI → 식각 → AEI
스캐너	광원, 조명계(퓨필), 레티클 스테이지(4x), 투영 광학(ArF 렌즈+물 / EUV 미러), 듀얼 웨이퍼 스테이지, 정렬·레벨 센서
마스크	바이너리, att-PSM(6% MoSi), alt-PSM, OMOG, EUV 반사형(Mo/Si 40쌍 + TaBN 흡수체 + 펠리클). MEEF 2.4
RET	OPC(바이어스·세리프), SRAF, 오프엑시스, SMO, ILT 곡선 마스크. 핫스팟 = OPC 모델 오차
다중 패터닝	LELE(오버레이 → CD), SADP(스페이스 = CD, 오버레이 무관, pitch walking), SAQP(10 nm). DRAM 액티브 SAQP/EUV, BL SADP, 커패시터 홀 이중 노광/EUV; NAND 홀 단일 노광, 계단 트림 반복
EUV 이슈	광원 파워, stochastic(3,500 광자/홀 → 수 % 요동), 흡수·진공·미러, 마스크 3D, 플레어, 펠리클 투과 90%, 얇은 레지스트, 비용
핵심 변수	도즈(1.2 nm/%), 포커스, PEB(1.3 nm/°C), 현상, NA, 조명, 오버레이, PR 두께, BARC
Process window	FEM → Bossung → ED-tree. 규격 예: $CD \pm 10\%$, $DOF \geq 80$ nm, $EL \geq 8\%$. 포커스 예산 배분
계측	CD-SEM(수축 주의), OCD, 오버레이 IBO/DBO(TMU 0.3 nm), e-beam 검사, AIMS, 액티브 레티클 검사, 웨이퍼 형상
결함 4축	필드 반복(레티클·렌즈) / 웨이퍼 좌표(트랙·척) / 랜덤(stochastic·파티클) / 시간 추세(드리프트·가열)
결함 예	브리징, 붕괴, 스کم, 푸팅, T-top, missing/merged contact, stochastic, 오버레이 excursion, 핫스팟, 헤이즈, LER/LWR, 코마, 노칭, 정상파, 필드/웨이퍼 CD 불균일, 에지 다이
특성 연결	게이트 CD -2 nm → V_t -20 40 mV·loff ↑ → 리텐션 tail; 오버레이 3 nm → 콘택 저항 1.25배 → tRCD tail; 홀 CD -3 nm → C_s -5 7%; 채널 홀 CD 산포 → NAND V_t σ
트러블슈팅	CD shift(PEB 열전대), overlay excursion(W 응력·bow), 특정 샷 반복(레티클 흡수체 결손), 필드 CD 기울기(슬릿 균일도), stochastic(레지스트 배치 E0), pitch walking(짜/홀수 BL)
최신 이슈	High-NA 아나모픽·하프 필드, EUV 다중 패터닝, DRAM EUV 확대 지표, 멀티빔 e-beam-CD-SAXS-ML OCD, 곡선 마스크, NAND 응력·두꺼운 하드마스크
면접 한 줄	“포토는 치수와 위치를 정하고, 그 둘이 V_t - C_s -콘택 저항이 된다. 샷 반복 맵을 보면 먼저 레티클을 의심한다.”

06. 식각 공정

1. 한눈에 보기

1.1 왜 PE에게 중요한가

- 식각(Etch)은 리소그래피가 그린 패턴을 실제 물질에 “새기는” 단계다. CD(Critical Dimension), 프로파일, 깊이가 여기서 최종 결정되므로 전기적 특성(V_t , Ion, C_s , 저항)의 산포 절반 이상이 식각에서 나온다.
- DRAM 커패시터 홀(종횡비 50:1 이상)과 NAND 채널 홀(100:1 이상)은 반도체 공정 중 가장 어려운 고종횡비(HAR, High Aspect Ratio) 식각이며, 여기서 발생하는 bowing/twisting/미개구가 곧 셀 불량(single bit fail, 브리지, 오픈)이 된다.
- 플라즈마 식각은 웨이퍼에 이온·UV·전하를 쏟아부으므로 소자 손상(plasma damage)이 생긴다. Ioff 증가, GOI(Gate Oxide Integrity) 저하, retention 열화처럼 “식각 장비에서 시작해 제품 신뢰성으로 끝나는” 불량 사슬을 PE가 추적해야 한다.
- 식각은 챔버 상태(폴리머 축적, 부품 소모)에 따라 드리프트가 심하다. PE는 웨이퍼 맵(센터-에지, 노치 방향), 로트 추이, 챔버별 차이를 전기 데이터와 연결해 원인을 좁혀야 한다.
- A/SK/면접에서 “이방성 식각의 원리”, “선택비와 마스크 소모”, “HAR 식각의 어려움”, “플라즈마 데미지가 소자에 미치는 영향”은 거의 빠지지 않는 단골 문항이다.

1.2 핵심 키워드

용어	한 줄 정의
이방성(Anisotropy)	수직 방향 식각 속도가 수평보다 훨씬 큰 성질. $1 - (\text{수평 속도} / \text{수직 속도})$ 로 정의
선택비(Selectivity)	목표 물질 식각 속도 / 마스크(또는 하부막) 식각 속도. 예: 산화막 대 포토레지스트 5:1
RIE(Reactive Ion Etching)	화학 반응(라디칼)과 물리 충격(이온)을 결합한 플라즈마 식각의 총칭
CCP / ICP	용량 결합(Capacitively Coupled)과 유도 결합(Inductively Coupled) 플라즈마 소스 방식
소스 파워 / 바이어스 파워	플라즈마 밀도(라디칼·이온 양)와 이온 에너지(가속 전압)를 각각 독립 제어하는 두 파워
시스(Sheath)	플라즈마와 웨이퍼 사이 얇은 전위 강하층. 이온을 수직 가속시켜 이방성의 근원이 됨
종횡비(Aspect Ratio)	깊이/폭. DRAM 커패시터 홀 50 100:1, NAND 채널 홀 100:1 이상
ARDE	Aspect Ratio Dependent Etching. 종횡비가 클수록 식각 속도가 느려지는 현상(RIE lag)
Microloading	패턴 밀도에 따라 국부적으로 식각 속도가 달라지는 현상
Bowing	홀/트렌치 측벽이 중간 부분에서 바깥으로 볼록해지는 프로파일 불량
Notching	절연막 위에서 식각이 멈출 때 하부 계면에서 옆으로 파이는 국부 식각
Charging damage	플라즈마 전하 불균일로 게이트 산화막에 전류가 흘러 손상되는 현상
Striation	측벽에 세로 줄무늬가 생기는 거칠기 불량. 마스크 LER이 전사된 것
Twisting	HAR 홀 하부가 비틀려 옆 홀과 정렬이 어긋나는 현상
Etch stop	의도한 깊이에서 식각을 멈추게 하는 하부막, 또는 식각이 도중에 멈춰버리는 불량
Ash / Strip	식각 후 남은 포토레지스트를 산소 플라즈마나 습식으로 제거하는 공정
OCD(Optical CD)	산란광 분석으로 CD·프로파일·깊이를 비파괴 계측하는 광학 기법

2. 기초

2.1 식각이란 무엇인가

식각은 마스크(포토리소그래피나 하드마스크)로 가려지지 않은 부분의 물질을 선택적으로 제거하는 공정이다. 리소그래피가 “어디를 파낼지”를 정하면, 식각은 “얼마나 깊이, 어떤 모양으로” 파낸다. 최종 CD와 프로파일은 식각이 결정한다.

식각의 3대 성능 지표는 다음과 같다.

지표	정의	목표 예시
식각 속도(Etch Rate)	단위 시간당 제거 두께	산화막 300 800 nm/min(HAR은 훨씬 느림)
이방성	수직/수평 식각 비	트렌치 측벽 각도 88 90°
선택비	목표막/마스크 또는 목표막/하부막 속도 비	산화막:질화막 10:1 이상
균일도	웨이퍼 내(WIW), 웨이퍼 간(WTW) 속도 편차	3σ 2 3% 이내
CD 바이어스	식각 후 CD - 마스크 CD	±1 nm 수준 관리

[핵심]

식각은 “속도, 이방성, 선택비, 균일도” 네 가지가 서로 상충한다. 이온 에너지를 올려 이방성을 확보하면 선택비가 떨어지고 마스크가 빨리 소모된다. 이 트레이드오프를 어디에서 타협했는지가 레시피의 본질이다.

2.2 습식 식각 vs 건식 식각

습식 식각(Wet Etch)은 용액 속에서 화학 반응으로 물질을 녹여 낸다. 건식 식각(Dry Etch)은 플라스마에서 생성된 라디칼·이온으로 제거한다.

항목	습식 식각	건식(플라스마) 식각
메커니즘	순수 화학 반응	화학(라디칼) + 물리(이온 충격)
방향성	등방성(단결정 Si의 KOH 등 예외)	이방성 제어 가능
선택비	매우 높음(100:1 이상 흔함)	보통 5 50:1
CD 제어	나쁨(언더컷 발생)	좋음(nm 수준)
손상	거의 없음	이온·UV·전하 손상
처리량	배치 처리 가능, 높음	단일 웨이퍼, 상대적으로 낮음
주 용도	막 제거(blanket), 세정, 희생막 제거, 언더컷 의도 공정	패턴 형성 전부

[예시]

폭 20 nm 트렌치를 깊이 100 nm로 습식 식각하면 옆으로도 100 nm 파이므로 패턴이 사라진다. 그래서 패턴 형성은 건식이 필수다. 반대로 DRAM 커패시터 형성 후 몰드 산화막을 통째로 제거할 때는 높은 선택비(산화막:질화막 100:1 이상)를 위해 습식 HF 계열을 쓴다.

2.3 플라스마 기초

플라스마는 전기장으로 가스를 부분 이온화한 상태다. 전자, 양이온, 중성 라디칼, 중성 분자가 섞여 있다. 저압(수 mTorr 수백 mTorr) 공정 플라스마의 특징은 다음과 같다.

- 이온화율은 매우 낮다(10^{-6} 10^{-4}). 대부분은 중성 분자다.
- 전자 온도(T_e)는 2 5 eV(약 2 6만 K)로 뜨겁지만, 이온과 중성 입자는 상온에 가깝다(비평형 플라스마).
- 전자가 가벼워 빠르게 벽으로 빠지므로, 플라스마 본체는 벽(웨이퍼)보다 양전위가 된다. 이 전위 차가 시스(sheath)에 집중된다.

플라즈마 본체 (v_p , 준중성, 전위 거의 균일)

```
| 시스 (sheath, 두께 수십 um ~ mm)
| 전기장 E 수직 방향 -> 이온을 수직 가속
v 이온 에너지 = e * (V_p - V_wafer) ~ 수십 ~ 수천 eV
===== 웨이퍼
```

시스에서 이온은 웨이퍼 표면에 거의 수직으로 입사한다. 이것이 이방성 식각의 물리적 뿌리다. 중성 라디칼은 전하가 없어 방향성 없이 확산하므로 등방성 화학 식각을 유발한다.

2.4 시각 메커니즘 4가지

메커니즘	원리	특징	예
화학적 식각	라디칼이 표면과 반응해 휘발성 생성물 형성	등방성, 선택비 높음, 손상 적음	F 라디칼 + $Si \rightarrow SiF_4$
물리적 스퍼터링	이온 운동에너지로 원자를 튕겨냄	이방성, 선택비 매우 낮음, 손상 큼	Ar^+ 스퍼터
이온 유도 식각	이온 충격이 화학 반응을 촉진(시너지)	이방성 + 적당한 선택비	Cl_2/Ar Si 식각
이온 억제제 식각	측벽에 폴리머 보호막이 붙고 바닥만 이온이 제거	강한 이방성	CF 폴리머 측벽 보호

이온 유도 식각의 시너지는 Coburn-Winters 실험(1979)으로 유명하다. XeF_2 가스만으로는 Si 식각 속도가 매우 느리고 Ar^+ 이온만으로도 느리지만, 둘을 동시에 가하면 속도가 10배 이상 된다. 이온 충격이 표면 결합을 깨고 반응 생성물 탈착을 촉진하기 때문이다.

[핵심]

실제 이방성 식각 = "바닥은 이온이 두들겨 반응을 촉진하고, 측벽은 이온이 닿지 않는데다 폴리머 보호막이 덮여 화학 식각이 억제된다." 측벽 보호막(passivation)이 얇으면 bowing, 두꺼우면 taper가 된다.

2.5 식각 가스 화학의 기본

대상 물질	주 가스	반응 생성물	비고
Si (poly, 단결정)	Cl ₂ , HBr, SF ₆ , CF ₄ , NF ₃	SiCl ₄ , SiBr ₄ , SiF ₄	HBr은 산화막 대비 선택비 우수
SiO ₂	CF ₄ , CHF ₃ , C ₄ F ₈ , C ₄ F ₆ + O ₂ /Ar	SiF ₄ , CO, CO ₂	C/F 비율이 폴리머 형성 조절
Si ₃ N ₄	CH ₂ F ₂ , CHF ₃ , CH ₃ F, SF ₆	SiF ₄ , N ₂ , HCN	H 함유 가스로 산화막 대비 선택비 확보
금속(W, TiN)	SF ₆ , Cl ₂ , BCl ₃	WF ₆ , TiCl ₄	Cu는 휘발성 생성물이 없어 건식 곤란
포토리저스트/탄소 하드마스크	O ₂ , N ₂ /H ₂ , CO ₂	CO, CO ₂ , H ₂ O	ash
Al	Cl ₂ , BCl ₃	AlCl ₃	식각 후 부식(corrosion) 주의
고유전체(HfO ₂ , ZrO ₂)	BCl ₃ , Cl ₂	휘발성 낮음	물리적 성분 강함, 선택비 어려움

산화막 식각에서 C/F 비율이 핵심이다. F가 많으면(CF₄) 식각이 빠르고 폴리머가 적어 등방성으로 흐른다. C가 많으면(C₄F₈, C₄F₆) 측벽에 CF_x 폴리머가 두껍게 쌓여 이방성과 마스크 선택비가 오르지만 식각 속도가 느려지고 식각 정지(etch stop) 위험이 커진다. O₂를 조금 넣으면 폴리머를 태워 속도를 회복하고, H₂를 넣으면 F를 HF로 소모해 폴리머를 늘린다.

2.6 이방성과 프로파일의 정량화

마스크 마스크 마스크
 +---+ +---+ +---+
 88-90 \ \ 85 taper / / >90 reverse
 \ \ / / taper (bowing)
 \ \ / /

+----+ +----+ +----+
vertical taper(positive) reverse taper

- 측벽 각도 $\theta = 90^\circ$ 이면 완전 이방성. 88 90° 를 일반적으로 "수직"이라 부른다.
- 종횡비 50:1 홀에서 측벽 각도가 89° 에서 88.5° 로 0.5° 기울면, 깊이 $2\ \mu\text{m}$ 기준 바닥 CD가 약 17 nm 더 작아진다($2000\ \text{nm} \times \tan(0.5^\circ) \times 2$). 바닥 CD 40 nm 목표라면 절반 가까이 사라지는 수준이다.
- 따라서 HAR 식각에서는 각도 0.1° 단위가 의미 있다.

[예시]

DRAM 커패시터 홀: 상부 CD 45 nm, 깊이 $1.5\ \mu\text{m}$, 목표 바닥 CD 35 nm라면 요구되는 측벽 각도는 약 89.8° 다. 이 정도면 "수직"이란 말보다 "각도 0.2° 이내"라는 관리 규격이 더 정확하다.

2.7 선택비와 마스크 예산

선택비 $S = \text{목표막 식각 속도} / \text{마스크 식각 속도}$. 마스크 두께 예산은 다음처럼 계산한다.

- 목표 식각 깊이 D , 오버에치(over-etch) 여유 20%라면 실제 식각량은 $1.2 D$.
- 필요한 마스크 최소 두께 = $1.2 D / S + \text{여유(패싯, 코너 라운딩 고려 20~30\%)}$.
- 예: $D = 2\ \mu\text{m}$ 산화막, 탄소 하드마스크(ACL, Amorphous Carbon Layer) 선택비 15:1이면 마스크 소모 160 nm, 여유 포함 약 200~250 nm 필요. 실제 HAR 식각에서는 마스크 상부 패싯(facet) 때문에 이보다 두껍게 잡는다. 하부막 선택비도 중요하다. 식각이 하부 etch stop 막(예: 질화막)에 도달하면 웨이퍼 내 속도 편차와 오버에치 시간 동안 하부막이 깎인다. 선택비가 10:1이고 오버에치가 목표 깊이의 20%(예: 200 nm 상당 시간)면 하부막은 약 20 nm 손실된다. 하부막이 게이트 산화막이거나 얇은 라이너라면 치명적이다.


[주의]

선택비는 "평지" 값과 "홀 바닥" 값이 다르다. HAR 홀 바닥에는 라디칼이 적게 도달하고 이온 에너지 성분이 상대적으로 크므로 하부막 선택비가 평지 측정치보다 나빠진다. 평지 블랭킷 웨이퍼로 켜 선택비 20:1을 믿고 오버에치를 설계하면 실제 홀 바닥에서는 하부막이 예상보다 2~3배 깎이는 일이 흔하다.

2.8 오버에치와 종점 검출의 필요성

식각 속도는 웨이퍼 내에서 $\pm 2\%$, 패턴 밀도에 따라 $\pm 5\sim 10\%$ 차이가 난다. 가장 느린 지점까지 식각을 끝내려면 평균 지점 기준으로 추가 식각(오버에치)이 필요하다.

- 예: 평균 식각 시간 100초, WIW 편차 3%, 마이크로로딩 편차 7%면 가장 느린 지점은 약 110초에 도달한다. 여기에 안전 여유 10%를 더해 120초, 즉 20% 오버에치를 건다.
- 그 20% 동안 먼저 뚫린 지점에서는 하부막이 노출되어 깎인다. 그래서 하부막 선택비와 오버에치는 항상 함께 설계한다.
- 종점 검출(EPD): OES로 특정 파장(예: CO 483 nm, SiF 440 nm, N₂ 337 nm)의 세기 변화를 감시해 하부막 도달 시점을 잡는다. 오픈 면적이 1% 미만인 컨택 식각은 시그널이 약해 EPD가 어렵고 시간 식각에 의존한다.



2.9 식각 결과가 소자에 보이는 경로

식각 결과는 네 가지 경로로 전기 특성에 나타난다.

경로	물리량	대표 전기 특성	예시
치수(CD, 깊이)	채널 길이, 폭, 전극 면적, 컨택 면적	Vt, Ion, Cs, 접촉 저항	게이트 CD -2 nm → Vt -20 40 mV
형상(프로파일)	코너 곡률, 측벽 각도	전계 집중 → 누설, GIDL, 브리지	각진 트렌치 바닥 → GIDL 증가
잔막·잔사	계면 절연층, 폴리머	컨택 오픈, 고저항	바닥 폴리머 1 2 nm → Rc 수 배
손상	비정질층, 산화막 트랩, 계면 상태	Vt shift, Ioff, SS, GOI, NBTI	charging → 안테나 비레 Vt shift

이 네 경로를 항상 머리에 두면 “전기 데이터 → 어떤 식각 결과가 흔들렸나”를 거꾸로 추적할 수 있다.

3. 공정/기술 상세


3.1 플라즈마 식각 장비 비교

방식	플라즈마 생성	이온 밀도	이온 에너지 제어	압력 범위	주 용도
CCP (2주파 이상)	평행판 전극 사이 RF 전압	10^9 10^{10} cm ⁻³	저주파(2 13 MHz) 바이어스로 독립 제어	10 200 mTorr	산화막/질화막 유전체 식각, HAR
ICP (TCP)	코일에 RF 전류 → 유도 전기장	10^{11} 10^{12} cm ⁻³	별도 바이어스 RF로 독립	2 50 mTorr	Si, 금속, 게이트, 도전막
ECR / 마이크로파	마이크로파 + 자기장 공명	10^{11} 10^{12} cm ⁻³	별도 바이어스	1 10 mTorr	저손상, 일부 특수
원격 플라즈마 (Remote)	플라즈마를 챔버 밖에서 생성, 라디칼만 공급	이온 거의 없음	해당 없음	수백 mTorr Torr	등방성 화학 식각, 세정, ash
원자층 식각(ALE)	표면 개질 + 제거를 사이클로 반복	저에너지	정밀	다양	원자 단위 두께 제어

CCP는 고밀도 플라즈마를 만들기 어렵지만 이온 에너지를 크게(수백 수천 eV) 올릴 수 있어 결합 에너지가 큰 산화막 식각에 유리하다. 최신 HAR 식각 장비는 60 MHz 소스 + 2 MHz 또는 400 kHz 바이어스처럼 다중 주파수 CCP를 쓰고, 바이어스에 펄스나 DC 중첩을 더한다.

ICP는 이온 밀도가 높아 식각 속도가 빠르고 압력을 낮게 유지해 이온 산란이 적으므로 Si 게이트나 금속처럼 CD 정밀도가 중요한 공정에 쓰인다.

3.2 챔버 구성 요소



- 정전 척(ESC, Electrostatic Chuck): 웨이퍼를 정전기력으로 고정하고 배면 He 가스로 열을 전달한다. 다중 존 (4 100존 이상) 히터로 센터-에지 온도를 1°C 단위로 조절해 CD 균일도를 맞춘다.
- 오팅지 링(Focus ring): 웨이퍼 가장자리의 시스 형상과 플라즈마 밀도를 보정한다. 소모품이며, 소모될수록 에지 CD·프로파일이 드리프트한다.
- 종점 검출(EPD, End Point Detection): OES(광학 발광 분석)로 반응 생성물 발광 세기가 바뀌는 시점을 잡거나, 간섭계로 남은 두께를 실시간 계측한다.

3.3 핵심 공정 변수 표

변수	조절 방향	영향 받는 결과	모니터링 항목/계측
소스 파워	증가	라디칼·이온 밀도 증가 → 식각 속도 증가, 등방성 성분 증가, 선택비 저하 가능	식각 속도, CD 바이어스, OES 세기
바이어스 파워(전압)	증가	이온 에너지 증가 → 이방성·바닥 도 달성 향상, 마스크 소모 증가, 손상 증가	측벽 각도(X-SEM), 마스크 잔량, 손상 모니터(GOI)
압력	증가	평균 자유 행로 감소 → 이온 산란 증가·각도 분포 넓어짐, 라디칼 증가, 등방성 증가, 로딩 효과 변화	프로파일, 센터-에지 CD 편차
압력	감소	이온 직진성 향상 → 이방성 향상, 속도 저하	측벽 각도, 속도
가스 조성(C/F 비)	C 증가	폴리머 증가 → 선택비·이방성 향상, 속도 저하, etch stop 위험	바닥 잔막, 선택비, 챔버 폴리머
O ₂ 첨가	증가	폴리머 제거 → 속도 증가, 마스크 소모 증가, bowing 위험	CD 바이어스, 마스크 두께
총 유량	증가	체류 시간 감소 → 생성물 재증착 감소, 로딩 감소	균일도, 마이크로로딩
웨이퍼 온도	증가	폴리머 부착 감소(측벽 보호 약화), 화학 반응 속도 증가 → CD 확대, bowing 경향	CD, 프로파일, 센터-에지 편차
웨이퍼 온도	감소(극저온 -40°C 이하)	측벽 부착 증가·이방성 향상, HAR 속도 향상(극저온 식각)	프로파일, 속도
바이어스 펄싱 듀티	감소	충전 완화, 선택비 향상, 속도 저하	notching, 충전 손상 모니터
식각 시간/오버에치	증가	하부막 손실 증가, 잔막 감소	EPD 시그널, 잔막(TEM), 하부막 두께
에치 링 높이	소모	에지 프로파일 킬링, 에지 CD 변화	에지 사이트 CD, 킬트
챔버 벽 상태	폴리머 축적	라디칼 소모·파티클, 첫 웨이퍼 효과	파티클 카운트, 시즈닝 모니터

[면접]

“이방성 식각을 어떻게 얻는가?”라는 질문에는 이렇게 답한다. “결론부터 말하면 이온의 수직 입사와 측벽 보호막의 조합입니다. 플라즈마와 웨이퍼 사이 시스에서 이온이 수직으로 가속되어 바닥만 두들기고, 동시에 CF 계열 가스에서 생긴 폴리머가 측벽을 덮어 라디칼의 화학 식각을 막습니다. 바이어스 파워로 이온 에너지를, 가스 C/F 비와 온도로 측벽 보호 두께를 조절합니다. 예를 들어 폴리머가 얇으면 측벽이 파여 bowing이 되고, 두꺼우면 바닥으로 갈수록 좁아지는 taper가 됩니다.”

3.4 프로파일의 종류와 원인

프로파일	모양	주 원인	제품 영향
Vertical	측벽 88~90°	이온·보호막 균형	목표
Taper (positive)	아래로 좁아짐	측벽 폴리머 과다, 이온 산란, 바이어스 부족	바닥 CD 감소 → 접착 저항 증가, 커패시터 면적 감소
Bowing	중간이 볼록	마스크 패킷에서 반사된 이온이 측벽 충격, 보호막 부족, 온도 높음	인접 홀 브리지, 커패시터 간 단락
Undercut	마스크 아래 파임	등방성 화학 식각, 낮은 바이어스, 높은 압력	CD 확대, 마스크 리프트
Footing	바닥 모서리 남음	바닥 코너에 폴리머 축적, 하부막 위 charging	접착 면적 감소, 잔막

프로파일	모양	주 원인	제품 영향
Notching	하부 계면에서 옆으로 파임	절연막 위 전하 축적 → 이온 궤도 편향	게이트 하부 손상, 누설
Micro-trenching	측벽 바로 옆 바닥이 더 깊게 파임	측벽에서 반사된 이온이 바닥 가장자리에 집중	하부막 관통, 누설
Faceting	마스크 상부 모서리 꺾임	스퍼터 수율이 45 60° 입사에서 최대	마스크 CD 손실 → 상부 CD 확대

Bowing	Notching	Micro-trench
<pre> +---+ +---+ \ / () / \ +---+ +---+ </pre>	<pre> +-----+ poly +-----+ <--- >---> (notch) +-----+ </pre>	<pre> +---+ +---+ +---+ +---+ </pre>

3.5 로딩 효과와 ARDE

- 매크로로딩(Macro loading): 웨이퍼 전체의 노출 면적이 클수록 라디칼이 소모되어 식각 속도가 떨어진다. 제품별 오픈 비율이 다르면 같은 레시피에서도 속도가 다르다.
- 마이크로로딩(Micro loading): 패턴이 밀집된 영역(셀)과 고립된 영역(페리)의 속도가 다르다. 밀집 영역은 라디칼 고갈로 느리고, 고립 영역은 빠르다. 셀-페리 경계에서 CD-깊이 편차가 생긴다.
- ARDE(RIE lag): 종횡비가 클수록 홀 바닥에 도달하는 이온·라디칼이 줄고 생성물 배출이 어려워 속도가 떨어진다. 종횡비 10:1에서 속도가 평지의 70%, 50:1에서 30 40% 수준까지 떨어질 수 있다(공정마다 다름).

ARDE의 원인은 세 가지다. (1) 이온 각도 분포: 몇 도라도 기울어진 이온은 측벽에 막힌다. (2) Knudsen 수송: 중성 라디칼은 홀 안에서 벽과 충돌하며 확산하므로 바닥 플럭스가 깊이에 반비례로 감소한다. (3) 충전(charging): 전자는 등방적으로 움직여 홀 상부 측벽에 붙고, 이온은 바닥에 쌓여 바닥이 양전위가 되면 후속 이온이 감속·편향된다.

[주의]

ARDE 때문에 서로 다른 CD의 홀을 같은 웨이퍼에서 동시에 식각하면 작은 홀은 덜 파인다. 큰 홀이 하부막에 도달해 오버에치되는 동안 작은 홀은 아직 못 파인 상태가 된다. 이것이 “오픈 불량은 작은 CD 사이트에서 먼저 난다”는 경험칙의 물리적 근거다.

3.6 HAR 식각: DRAM 커패시터 홀

DRAM 커패시터는 몰드 산화막(두께 1 2 μm 이상, 중간에 지지대 질화막 삽입)에 CD 30 50 nm 홀을 뚫고 그 안에 하부 전극(TiN)을 채운다. 종횡비 40 80:1이 일반적이다.

식각의 핵심 과제는 다음과 같다.

- 마스크: 다층 하드마스크(ACL 또는 도핑 탄소, 그 위 SiON, 폴리Si 등). 탄소 하드마스크 두께 1 μm 안팎으로 마스크 자체도 HAR 식각 대상이다.
- 가스: C_4F_6 , C_4F_8 , CH_2F_2 등 고C/F 가스 + O_2 + Ar. 폴리머 두께로 프로파일 제어.
- 바이어스: 수 kV급 저주파 바이어스로 바닥까지 이온 에너지 전달. 펄싱으로 충전 완화.
- 온도: 저온일수록 측벽 보호에 유리. 최신은 극저온(-60°C 이하) 식각도 적용.
- 지지대 질화막 관통: 산화막과 질화막을 한 번에 뚫어야 하므로 계면에서 프로파일 꺾임(kink)이 생기기 쉽다.

전기적 결과와 연결하면, 바닥 CD가 작아지면 커패시터 하부 전극 접촉이 나빠져 tRCD/tWR 특성이 저하되고, bowing으로 인접 홀이 붙으면 커패시터 간 단락(2-bit fail, 이웃 셀 간섭)이 된다. 홀이 아예 안 뚫리면(미개구) 해당 셀은 오픈 불량이다.

3.7 HAR 식각: NAND 채널 홀

3D NAND는 ON(산화막/질화막) 스택 또는 OP(산화막/폴리) 스택을 수십 수백 층 쌓은 뒤 채널 홀을 한 번에 뚫는다. 200단 이상에서는 스택 높이 6 10 μm , 홀 CD 100 120 nm로 종횡비 60 100:1에 이르고, 단수가 늘면 2 3 개 덱(deck)으로 나누어 식각한 뒤 정렬한다.

항목	DRAM 커패시터 홀	NAND 채널 홀
대상	산화막 몰드(질화막 지지대 포함)	산화막/질화막 교대 적층
CD	30 50 nm	100 130 nm
깊이	1 2 μm	5 10 μm (덱 당)
종횡비	40 80:1	60 100:1 이상
핵심 이슈	bowing, 미개구, 브리지	twisting, tilting, 층별 CD 편차, 덱 미스얼라인
결과 특성	Cs, 셀 간 단락, tWR	셀 Vt 산포, 층간 특성 편차, WL-채널 거리

NAND 채널 홀에서는 홀 위쪽(상층)과 아래쪽(하층)의 CD 차이가 층별 셀 특성 차이(Vt 분포, 프로그램 속도)로 나타난다. 홀이 좁은 아래 층은 채널 곡률이 커서 전계가 집중되어 프로그램이 빠르고, 넓은 위 층은 느리다. PE 는 이 층별 산포를 읽고 레시피 방향(taper 보정)을 요구하게 된다.

3.8 습식 식각의 실제

용액	조성	대상	선택비/특징
DHF (희석 HF)	HF:H ₂ O 1:100 1:1000	SiO ₂ , 자연 산화막	산화막:Si 매우 높음. 열산화막 속도 대략 수 nm/min(농도 따라)
BOE	HF + NH ₄ F 완충	SiO ₂	속도 안정적, 포토레지스트 손상 적음
인산(H ₃ PO ₄ , 고온 150 180°C)	85% H ₃ PO ₄	Si ₃ N ₄	질화막:산화막 30 50:1. NAND 질화막 희생층 제거에 필수
SC1 (APM)	NH ₄ OH:H ₂ O ₂ :H ₂ O 1:1:5 1:4:20, 40 70°C	파티클, 유기물, 얇은 Si/산화막	산화-식각 반복으로 표면 약간 식각(Si 손실 수 Å)
SC2 (HPM)	HCl:H ₂ O ₂ :H ₂ O	금속 이온	세정용
DSP	희석 H ₂ SO ₄ + H ₂ O ₂ (+ HF)	포토레지스트 잔사, 폴리머	식각 후 폴리머 제거
SPM (피라냐)	H ₂ SO ₄ :H ₂ O ₂ 3 4:1, 90 130°C	유기물, 포토레지스트	강산화, 금속 노출 시 사용 불가
TMAH / KOH	알칼리	Si (결정 방향 의존)	이방성 습식(111면 느림), MEMS-Si 리세스
Cl ₂ 계 건식 대체	—	금속	—

습식 식각의 함정은 (1) 언더컷과 패턴 리프트, (2) 패턴 붕괴(stiction: 건조 시 표면장력으로 인접 구조가 붙는 현상, HAR 구조에서 심각), (3) 갈바닉 부식(서로 다른 금속이 용액에 노출될 때), (4) 로딩(용액 농도 소모), (5) 배치 내 위치 편차다. 패턴 붕괴를 피하기 위해 IPA 건조, 초임계 CO₂ 건조, 표면 소수화 처리 등을 쓴다.

[예시]

DRAM 커패시터 하부 전극(높이 1.5 μm , 폭 30 nm) 형성 후 몰드 산화막을 습식으로 제거하면 기둥이 홀로 서게 된다. 세정 후 물이 마르면서 표면장력(물 약 72 mN/m)이 이웃 기둥끼리 잡아당겨 붕괴(leaning)한다. 그래서 지지대(supporter) 질화막을 남기고, 표면장력이 낮은 IPA(약 21 mN/m)나 초임계 건조를 쓴다.

3.9 후처리: Ash와 습식 세정

식각 후 남은 포토레지스트, 측벽 폴리머, 식각 잔사(residue)를 제거한다.

- Ash(스트립): O₂ 플라즈마(원격 또는 직접)로 유기물을 CO₂, H₂O로 태운다. 저k 유전체나 금속이 노출된 경우 O₂가 산화 손상을 주므로 N₂/H₂ 환원성 ash를 쓴다.
- 습식 세정: DSP, SC1, 유기 용제로 폴리머와 금속 잔사를 제거한다. HF 계열은 노출된 산화막(게이트 산화막 측면, 라이너)을 깎으므로 시간·농도 관리가 필수다.
- 이온 주입 후 레지스트는 표면이 탄화(crust)되어 일반 ash로 잘 안 벗겨진다. 고온 ash나 두 단계(crust 제거 후 벌크) 공정을 쓴다.

Ash 자체도 플라즈마 공정이므로 charging damage와 산화가 생긴다. 특히 게이트 식각 후 ash에서 게이트 산화막에 전하가 들어가면 Vt shift와 GOI 열화가 발생한다.

3.10 계측

계측	측정 항목	특징	PE 활용
CD-SEM	상부 CD, LER/LWR	비파괴, 인라인, 수 nm 정밀도. 바닥 CD는 직접 보기 어려움	CD 트렌드, 사이트 맵, 셀-페리 편차
X-SEM (단면 SEM)	프로파일, 깊이, 측벽 각도, bowing	파괴 분석. 웨이퍼 절단 필요	프로파일 불량 확인, 레시피 튜닝
TEM / STEM	잔막, 계면, 손상층, nm 이하 두께	파괴, 시료 준비 오래 걸림(FIB)	잔막·notch·미세 손상 확정
OCD (스캐터로메트리)	CD, 깊이, 측벽 각도, 다층 두께	비파괴, 인라인, 모델 기반. 모델 오차 존재	전 웨이퍼 프로파일 맵, 공정 제어
간섭계/OES EPD	실시간 식각 깊이, 종점	장비 내장	챔버 드리프트 감시
전기적 테스트 구조(TEG)	접촉 저항, 라인 저항, 브리지/오픈 체인	최종 전기적 결과	식각 결과 ↔ 전기 특성 직결
파티클 검사(dark field)	웨이퍼 표면 파티클, 폴리머 낙하	인라인	챔버 세정 주기 결정
EBI (E-beam inspection)	컨택 오픈/단락(전압 대비 이미지)	느리지만 전기적 결함 직접 탐지	HAR 홀 미개구 스크리닝
GOI / 안테나 TEG	플라즈마 charging 손상	전기적	손상 모니터

OCD는 산란된 빛의 스펙트럼을 시뮬레이션 모델과 맞춰 구조를 역산한다. bowing이나 층별 CD 같은 다중 파라미터도 모델에 넣으면 추출되지만, 파라미터가 많아지면 상관(correlation) 때문에 오차가 커진다. 반드시 주기적으로 X-SEM/TEM으로 교정(reference)해야 한다.

[핵심]

PE의 계측 원칙: “인라인 비파괴(CD-SEM, OCD)로 전수 감시, 파괴 분석(X-SEM, TEM)으로 원인 확정, 전기 테스트(TEG, 웨이퍼 테스트 맵)로 제품 영향 확인.” 세 층이 서로 맞아야 결론을 낸다.

3.11 하드마스크 스택

HAR 식각에서 마스크는 단일 포토레지스트가 아니라 다층 스택이다. 각 층은 위 층을 마스크로 순서대로 식각된다.

```

포토레지스트 (EUV 30~40 nm 또는 ArF 100~200 nm)
-----
SiON / SiO2 (반사 방지 + 탄소막 식각 마스크, 30~60 nm)
-----
탄소 하드마스크 (ACL, 도핑 탄소, 0.5~3 um) <- 실제 HAR 식각의 마스크
-----
폴리Si 또는 금속(W, TiN) 하드마스크 (선택적)
-----
목표막 (몰드 산화막 / ON 스택, 1~10 um)
  
```

마스크 재질	산화막 대비 선택비(대략)	장점	단점
포토리지스트	2 5:1	패턴 형성 그 자체	두께 부족, 열·플라즈마에 변형
ACL (비정질 탄소)	10 20:1	두껍게 증착 가능, ash로 제거 쉬움	응력·wiggling, 투명도 낮아 정렬 어려움
보론/텅스텐 도핑 탄소	20 40:1	밀도·경도 향상, 마스크 두께 절감	제거 어려움, 증착 비용
폴리Si	5 15:1(산화막 식각 시)	저렴, 후속 공정 호환	선택비 제한
금속(W, TiN, TiO ₂)	50:1 이상	얇게 써도 됨	금속 오염 우려, 제거 공정 필요

마스크 스택의 wiggling은 마스크 라인 중횡비가 5:1을 넘고 압축 응력이 크면 라인이 뱀처럼 휘는 현상이다. 홀배열에서는 홀 위치 이탈, 라인에서는 LWR 폭증으로 나타난다. 대책은 응력 저감 증착(온도·이온 충격 조정), 마스크 두께 최소화, 도핑 탄소 적용이다.

3.12 게이트·금속 식각의 특징




유전체 HAR 식각과 달리 Si·금속 식각은 CD 정밀도와 하부 게이트 산화막 보호가 최우선이다.

- 폴리Si 게이트 식각: HBr/Cl₂/O₂ 계열, ICP. 메인 식각 후 게이트 산화막(2 5 nm) 직전에 “soft landing” 스텝(저 바이어스, 고선택비)으로 전환하고, 마지막 오버에치는 산화막:Si 선택비 100:1 이상으로 진행한다. 산화막 관통은 Si 기판 리세스와 접합 누설로 이어진다.
- 금속 게이트/W 식각: SF₆, NF₃, Cl₂. W은 F와 반응해 WF₆로 휘발한다. TiN은 Cl₂/BCl₃로 식각한다. 하부 고유전체(HfO₂)와의 선택비가 낮아 스텝 분리가 필요하다.
- NAND WL 리세스: 희생 질화막을 인산으로 제거한 자리에 TiN/W을 채운 뒤, 슬릿 내부에 남은 W을 등방성 건식(원격 플라즈마 F 계열) 또는 습식으로 리세스해 WL을 층별로 분리한다. 리세스 깊이 편차는 WL 저항·인접 WL 단락과 직결된다.

3.13 플라즈마 손상의 세 경로

손상 종류	원인 입자	침투 깊이 / 대상	소자 영향	회복 가능성
이온 손상	수백 eV 수 keV 이온	표면 1 10 nm 비정질화, 도펀트 재분포, F/C 침투	Rc 증가, 접합 누설, Si 리세스, 산화막 두께 변화	어닐로 일부 회복, 손상층 습식 제거
전하 손상	시스 전위 불균일, 전자 shading	게이트 산화막 전계(F-N 터널링 전류)	Vt shift, SS 열화, GOI/Qbd 저하, NBTI 가속	수소 어닐로 부분 회복, 심하면 영구
광 손상	진공 UV(5 20 eV 광자)	산화막·계면 수십 nm 깊이까지 전자·정공 생성, 결합 절단	계면 트랩 밀도(D _{it}) 증가, 1/f 노이즈, 이동도 저하	400 450°C H ₂ /D ₂ 어닐로 대부분 회복

전자 shading 메커니즘: 마스크 패턴 사이 좁은 트렌치에서, 등방적으로 움직이는 전자는 마스크 상부와 측벽 상단에 붙고, 수직으로 오는 이온은 바닥까지 도달한다. 결과로 트렌치 바닥은 양전위, 상부는 음전위가 되고, 바닥에 연결된 게이트 산화막에 전류가 흐른다. 패턴 중횡비가 클수록, 플라즈마 밀도가 높을수록, 전자 온도가 높을수록 심해진다. 안테나 비율(게이트에 연결된 도체 면적 / 게이트 산화막 면적)이 클수록 모이는 전하가 많아 손상이 커진다.

e ⁻ (등방, 상부에 포획)	Ar ⁺ (수직, 바닥 도달)
	
	
<- 바닥 양전하 -> 게이트 산화막에 전류 ===== 게이트 산화막	

[핵심]

전하 손상은 “패턴 중횡비 × 플라즈마 비균일 × 안테나 비율”의 곱으로 생각하면 된다. 셋 중 어느 하나를 줄이면 완화된다. 공정은 펄싱과 마감 스텝으로 앞 둘을, 설계는 안테나 규칙과 보호 다이오드로 마지막을 담당한다. [예시] 폴리Si 게이트 식각에서 오버에치 스텝 선택비가 100:1이고, 마이크로로딩으로 고립 라인 영역이 셀 영역보다 20 nm 상당 먼저 끝났다면, 그 지점의 게이트 산화막은 0.2 nm 깎인다. 3 nm 산화막에서는 무시할 수 있지만, 1.5 nm급 페리 고성능 트랜지스터에서는 V_t 와 GOI에 영향을 줄 수 있어 스텝을 더 잘게 나눈다.

4. 결함·불량 유형

4.1 프로파일·CD 관련

결함명	현상	발생 원인	검출/분석 방법	대책
Bowing	홀/트렌치 중간 부분 CD가 상부보다 큼	마스크 패시트 반사 이온, 측벽 보호막 부족, 고온, O_2 과다	X-SEM, OCD 모델(bow CD), 브리지 TEG	저온화, C 함량 증가, 마스크 형상 개선, 바이어스 주파수 낮춤
Taper (바닥 CD 부족)	하부 CD 감소, 접촉 면적 축소	폴리머 과다, 이온 산란, 바이어스 부족, ARDE	X-SEM, 접촉 저항 TEG, 커패시터 C_s 감소	O_2 소량 증가, 바이어스 증가, 압력 저하
Undercut	마스크 아래 파임	화학 식각 성분 과다, 낮은 이온 에너지	X-SEM, CD 바이어스 양(+)	바이어스 증가, 압력 저하, 보호 가스 추가
CD 바이어스 shift	식각 후 CD가 목표에서 이탈	챔버 상태 변화, 온도 드리프트, 마스크 CD 변동	CD-SEM 트렌드, 챔버 별 비교	APC(피드백/피드포워드), 챔버 시즈닝, 부품 교체
센터-에지 CD 편차	웨이퍼 중심과 가장자리 CD 차이	플라즈마 밀도 분포, ESC 온도 분포, 엣지 링 소모, 가스 분포	CD-SEM/OCD 반경 방향 맵	멀티존 온도 튜닝, 엣지 링 교체, 가스 분배 조정
Footing	바닥 코너에 잔막	코너 폴리머 축적, 하부막 charging	X-SEM, 접촉 저항 증가	오버에치 조정, 펄싱, 코너 clearing step 추가
Micro-trenching	측벽 옆 바닥이 더 깊게 파임	측벽 반사 이온 집중	X-SEM, 하부막 관통 누설	압력·각도 분포 조정, 폴리머 증가
Faceting	마스크 모서리 깎임 → 상부 CD 확대	스퍼터 수율 각도 의존성	X-SEM 마스크 형상, 상부 CD 증가	마스크 경화(implant, 도핑 탄소), 선택비 향상
Kink (계면 꺾임)	이종막 계면(산화막/질화막)에서 프로파일 단차	막별 식각 속도·폴리머 차이	X-SEM	계면 전용 스텝, 가스 전환

4.2 HAR 특유 결함

결함명	현상	발생 원인	검출/분석 방법	대책
ARDE / RIE lag	좁은 홀·고중횡비에서 깊이 부족	이온 각도 분포, 라디칼 수송 제한, 충전	X-SEM(사이즈별 깊이), 오픈 불량 맵	저압, 고바이어스, 펄싱, 극저온, 사이클 식각
미개구 (Not open)	홀이 하부까지 뚫리지 않음	ARDE, etch stop(폴리머), 마스크 결함, 클로킹	EBI, X-SEM, 오픈 체인 TEG, 셀 오픈 fail 맵	오버에치 증가, 폴리머 저감, 마스크 개선
Twisting	홀 하부가 비틀려 위치 이탈	충전 불균일, 마스크 비대칭, 측벽 폴리머 비대칭, 이온 각도 편향	상면 SEM 하부 CD 이미지(디레이어), X-SEM 여러 방향, 인접 셀 간섭	펄싱, 저압, 마스크 형상 대칭성, 텍 분할

결함명	현상	발생 원인	검출/분석 방법	대책
Tilting	홀 전체가 일정 방향으로 기울어짐(에지에서 심함)	에지 시스 왜곡, 엠티 링 소모, 플라즈마 비대칭	에지 사이트 X-SEM, 텍 오버레이	엠티 링 교체·설계, 에지 전위 튜닝
Striation	측벽 세로 줄무늬	마스크 LER/LWR 전사, 마스크 폴리머 불균일	경사 SEM, LWR 계측, TEM 측벽	마스크 스무딩(트리밍, 리플로우), 보호막 균일화
Clogging	홀 입구가 폴리머로 막힘	C/F 높은 가스 과다, 저온, 좁은 CD	상면 SEM, 깊이 부족, 파티클	O ₂ 증가, 온도 조정, 폴리머 제거 스텝 삽입
Etch stop	식각이 중간에 멈춤	바닥 폴리머 축적, 이온 에너지 부족, 충전	시간 대비 깊이 포화, X-SEM 바닥 폴리머	바이어스 증가, 사이클 clearing, 가스 O ₂
마스크 소모/붕괴	마스크 두께 부족, 좁은 마스크 라인이 휘거나 넘어짐	선택비 부족, 마스크 중형비 과다, 정전기	상면 SEM(마스크 wiggling), 상부 CD 확대	마스크 재질 변경(도핑 ACL, 금속 하드마스크), 두께·CD 최적화
브리지(인접 홀 연결)	인접 홀이 측면에서 연결	bowing, twisting, 마스크 결함	브리지 TEG, EBI, 2-bit fail 패턴	bowing 억제
텍 미스얼라인	상하 텍 채널 홀 정렬 이탈	오버레이 오차 + tilting	디레이터 상면 SEM, 오버레이 계측	오버레이 보정, tilting 억제, 랜딩 패드 확대

4.3 손상 관련

결함명	현상	발생 원인	검출/분석 방법	대책
Ion damage (물리적)	표면 비정질화, 결함층 수 nm, 도펀트 손실	고에너지 이온 충격	TEM 표면층, Ioff 증가, 접촉 저항 증가	저바이어스 마감 스텝 (soft landing), 후속 어닐, 손상층 습식 제거
Charging damage	게이트 산화막 열화, Vt shift, GOI fail	플라즈마 전하 불균일 (전자 shading), 안테나 효과	안테나 TEG, GOI, Qbd, CHARM 웨이퍼	필싱, 저밀도 마감, 안테나 비율 설계 규칙, 보호 다이오드
UV/광 손상	산화막 내 전하 트랩 생성, 계면 상태 밀도 증가	플라즈마 UV(수 eV 수십 eV 광자)	계면 트랩 밀도(charge pumping), NBTI 열화	UV 차단막, 노출 시간 단축, 후속 어닐(H ₂ /D ₂)
Notching	폴리Si 게이트 하부 옆 파임	절연막 위 식각 종료 시 전자 shading에 의한 국부 충전	X-SEM, 게이트 길이 감소 → Vt 저하	필싱, 오버에치 저압·저파워 스텝, 폴리머 증가
잔사 (Residue)	식각 후 폴리머·금속 부산물 잔류	세정 불충분, 비휘발성 생성물	상면 SEM, EDX, 접촉 저항 증가	세정 조건 강화, 가스 변경
Corrosion (Al, W)	금속 부식, 시간 경과 후 오픈	Cl 잔류 + 수분 → HCl	지연 불량, SEM/EDX	식각 후 즉시 패시베이션(F 치환), 수분 관리
파티클	챔버 벽 폴리머 낙하	폴리머 박리, 부품 마모	파티클 검사, 랜덤 불량 증가	정기 세정(in-situ 플라즈마, 습식), 시즈닝
하부막 관통 (Punch-through)	etch stop 막 뚫림	선택비 부족, 오버에치 과다, micro-trench	TEM, 누설 TEG	선택비 향상, EPD 정밀화, 오버에치 축소
패턴 봉괴 (Stiction)	습식 후 HAR 구조 기울어져 붙음	건조 시 표면장력	상면 SEM, 브리지	IPA/초임계 건조, 지지대

4.4 습식·후처리 관련

결함명	현상	발생 원인	검출/분석 방법	대책
언더컷 과다	마스크 아래로 습식 식각이 진행, 패턴 리프트	시간·온도·농도 과다, 계면 약함	X-SEM, CD 확대	시간 단축, 농도 저하, 건식 대체
산화막 과식각(HF)	노출된 게이트 산화막·라이너 손실	DHF 시간·농도 관리 실패, 로딩	TEM, GOI, 누설	농도 희석, 시간 최적화, 배치 로딩 보정

결함명	현상	발생 원인	검출/분석 방법	대책
Stiction	HAR 구조 기울어져 이 웃과 붙음	건조 시 표면장력	상면 SEM, 브리지 TEG	IPA·초임계 건조, 지지대, 소수화
갈바닉 부식	이종 금속 노출 시 한쪽 금속 용해	전기화학 전위 차 + 전 해질 용액	SEM/EDX, 저항 증가	용액 변경, 노출 금속 조 합 회피
위터마크	건조 후 얼룩, 국부 산화 막·잔사	건조 불균일, 소수성 Si 표면에서 물방울 잔류	표면 검사, 파티클 맵	IPA 증기 건조, 린스 조 건
Ash 잔류(스کم)	레지스트 잔사	crust(주입 후 탄화층), 폴리머 과다	SEM, 후속 증착 접착 불 량	2단계 ash, 온도 상승, 습식 보강
Ash 산화 손상	저k·금속 표면 산화, k 값 상승	O ₂ 플라즈마	커패시턴스 TEG, XPS	N ₂ /H ₂ 환원 ash
Ash charging	게이트 산화막 트랩, Vt shift	직접 플라즈마 ash의 전 하 불균일	안테나 TEG	원격 플라즈마 ash, 펄싱
금속 오염	용액·챔버에서 Fe, Cu, Ni 전이	화학액 순도, 부품	TXRF, VPD-ICPMS, 접합 누설·retention	화학액 등급 관리, 부품 재질
배치 내 편차	카세트 위치별 CD·두께 차이	유동·농도 구배	슬롯별 계측	순환·교반 개선, 단일 웨 이퍼 장비

[면접]

“식각 후 세정이 왜 중요한가?”에는 “결론: 식각의 부산물과 손상층이 그대로 남으면 다음 공정의 접착·전기 접착·신뢰성을 망치기 때문입니다. 예로 컨택 홀 바닥에 1 2 nm 폴리머가 남으면 접착 저항이 수 배 뛰고, 이온 주입 후 레지스트는 표면이 탄화되어 일반 ash로 안 벗겨져 잔사가 남습니다. 그러나 세정 자체도 HF 가 노출된 게이트 산화막을 깎거나 건조 과정에서 HAR 구조를 붕괴시킬 수 있어, 세정 시간·농도·건조 방식을 식각 결과와 함께 설계해야 합니다.” **[트러블슈팅]** 게이트 식각 후 특정 로트에서 Vt가 셀 어레이 가장자 리에서만 낮게 나왔다. X-SEM에서 폴리Si 게이트 하부에 notching이 관찰되고, 그 위치가 어레이 최외곽 라 인에 집중되었다. 원인은 오버에치 스텝에서 고립 라인(어레이 끝)의 전자 shading이 비대칭이라 국부 충전 이 커진 것. 오버에치 스텝을 펄스 바이어스로 바꾸고 압력을 낮춰 notching 깊이를 2 nm 이내로 줄였다.

5. 공정 변수 ↔ 소자/제품 특성 상관관계

5.1 DRAM

식각 항목	변수 shift	구조 변화	전기적 특성 변화	수율/신뢰성 영향
BCAT(매립 채널) 트랜 치 식각	깊이 증가	채널 길이 증가, 게이트 리세스 깊어짐	Vt 상승, Ion 감소, tRCD 열화 가능, GIDL 변화	속도 빈 하락, retention은 GIDL 방향 따라 변화
BCAT 트랜치 CD	CD 증가	게이트 폭 증가, 인접 액티브 간 거리 감소	Ion 증가, 인접 WL 간 섭(row hammer 취약) 증가	간섭 불량, 신뢰성
BCAT 프로파일	바닥 라운딩 부족(각진 바닥)	게이트 산화막 전계 집 중	GIDL 증가, 누설 증가	retention 열화(tail bit)
커패시터 홀 바닥 CD	감소	하부 전극 접착 면적 감소, 전극 높이 손실	Cs 감소, 접착 저항 증 가 → tWR/tRCD 열화, 센싱 마진 감소	retention fail, 속도 fail
커패시터 홀 bowing	증가	인접 전극 간 거리 감 소 → 유전체 증착 후 브리지	셀 간 단락, 2-bit/컬럼 fail	수율 직접 하락
커패시터 홀 미개구	발생	하부 전극이 랜딩 패드 에 미접촉	셀 오픈(쓰기 불가)	single bit fail, 리페어 소모

식각 항목	변수 shift	구조 변화	전기적 특성 변화	수율/신뢰성 영향
SNC/BC(스토리지 노드 콘택) 식각	잔막	컨택 오픈 또는 고저항	tWR 열화, 쓰기 fail	리페어 한계 초과 시 수율 하락
게이트(페리) 식각	CD 감소	채널 길이 감소	Vt 저하, Ioff 증가, DIBL 증가	대기 전류(IDD6) 증가
게이트 식각 손상	charging 증가	게이트 산화막 트랩	Vt shift, GOI 열화, NBTI 가속	신뢰성 fail, 번인 스크린 증가
소자 분리(STI) 식각	깊이 부족	인접 액티브 간 격리 약화	누설 증가, 래치업	retention, 대기 전류
스페이스 식각	과식각(하부 Si 리세스)	소스/드레인 영역 손실, 접합 손상	Rs 증가, 접합 누설 증가	Ion 감소, retention

[예시]

커패시터 홀 바닥 CD가 목표 35 nm에서 30 nm로 5 nm 줄면, 원통형 전극 면적이 하부에서 약 14% 감소한다. 커패시터 전체 면적에는 수 % 영향이지만, 바닥 접촉 저항은 면적에 반비례해 30% 이상 증가할 수 있다. 결과적으로 tWR 마진이 줄고, 쓰기 시간이 빠듯한 셀에서 write fail이 tail로 나타난다.

5.2 NAND

식각 항목	변수 shift	구조 변화	전기적 특성 변화	수율/신뢰성 영향
채널 홀 CD (층별)	상층 대비 하층 CD 감소(taper)	하층 채널 곡률 증가, 터널 산화막 전계 집중	하층 셀 프로그램 속도 빠름, Vt 분포 층별 편차	층별 보정 알고리즘 부담, 읽기 마진 감소
채널 홀 bowing	발생	중간 층 채널 직경 증가, 인접 홀 간 절연 거리 감소	중간 층 프로그램 느림, 인접 셀 간섭 증가	층별 Vt 산포, 블록 fail
채널 홀 twisting	발생	하부 홀 위치 이탈, 텍 접합부 오정렬	채널 저항 증가-오픈, WL 간 거리 불균일	스트링 오픈, 블록 불량
채널 홀 striation	증가	터널 산화막 두께 국부 변동, 채널 폴리 거칠기	셀 Vt 산포 증가, 전계 집중 → endurance 저하	신뢰성(P/E cycle) 열화
채널 홀 미개구	발생	채널이 소스 라인과 미접속	스트링 오픈	컬럼 fail
WL 슬릿(게이트 라인 컷) 식각	프로파일 기울어짐, 바닥 미도달	질화막 희생층 제거 불완전, 인접 블록 간 WL 단락	WL 단락, 소스 접촉 저항	블록 fail
계단(staircase) 식각	스텝 CD 오차	WL 패드 위치 이탈 → 콘택 랜딩 실패	WL 오픈 또는 인접 WL 단락	블록 fail
WL 콘택 식각(다단 깊이)	ARDE로 얇은 콘택 오버에치	상층 WL 패드 관통 → 하층 WL과 단락	WL 간 단락	블록 fail
질화막 희생층 습식 제거(인산)	제거 불완전	게이트 금속(W) 충전 공간 부족	WL 저항 증가, RC delay 증가	동작 속도, 읽기 타이밍
페리 CMOS 게이트 식각	CD/손상	DRAM 페리와 동일	Vt, Ioff	대기 전류, 페이지 버퍼 산포

5.3 변수 → 특성 요약 흐름

바이어스 부족 / 폴리머 과다 ---> taper, 바닥 CD 감소 ---> Rc 증가, Cs 감소
 ---> tWR, tRCD 열화
 온도 상승 / O2 과다 / 패킷 ---> bowing -----> 인접 브리지, 2-bit fail

중형비 증가 / 충전 -----> ARDE, twisting -----> 미개구, 스트링 오픈
 플라즈마 비균일 / 안테나 ---> charging damage -----> Vt shift, GOI, Ioff 증가
 마스크 LER -----> striation -----> 셀 Vt 산포, endurance 저하
 오버에치 과다 / 저선택비 ---> 하부막 손실 -----> 누설, 접합 손상, retention

[면접]

“식각 공정 변수 하나가 DRAM 특성에 미치는 영향을 예로 들어라”에는 커패시터 홀 바닥 CD를 든다. “바이어스 파워가 부족하거나 폴리머가 과다하면 홀이 아래로 좁아져 바닥 CD가 줄어듭니다. 예를 들어 35 nm 목표가 30 nm가 되면 하부 전극 접촉 면적이 약 14%, 접촉 저항은 30% 이상 늘어날 수 있습니다. 결과는 tWR 마진 감소와 쓰기 fail tail, 그리고 Cs 감소에 따른 센싱 마진-retention 악화입니다. 그래서 상부 CD뿐 아니라 OCD 바닥 CD를 인라인 관리 항목으로 둡니다.” **[심화]** NAND에서 층별(WL별) Vt 분포는 채널 홀 프로파일의 “전기적 X-SEM”이다. 프로그램 속도가 빠른 층은 홀이 좁은 층, 느린 층은 넓은 층에 대응한다. PE는 WL별 프로그램 펄스 수(PGM loop count)를 뽑아 층 방향 프로파일을 역추정하고, 이를 식각 X-SEM과 맞춰 레시피 방향을 제시한다. 텍 접합부(joint)에서 특성이 튀면 텍 간 오정렬이나 접합부 CD 확대를 의심한다.

6. 트러블슈팅 케이스

6.1 케이스 1: DRAM 커패시터 홀 bowing에 의한 인접 셀 브리지

증상

- 신규 세대 DRAM 개발 로트에서 웨이퍼 테스트 결과 2-bit fail(인접 두 셀이 동시에 fail)이 기존 대비 5배 증가. 웨이퍼 맵에서 센터에 집중.
- fail 비트 페어의 방향이 특정 대각선 방향(홀 배열의 최근접 방향)으로 편중.

1차 데이터

- 웨이퍼 테스트 fail 비트맵: 인접 셀 페어 fail, 센터 집중.
- 인라인 OCD: 센터 사이트에서 bow CD가 예지보다 3 nm 큼. 상부 CD는 차이 없음.
- 식각 챔버 이력: 해당 로트 전후로 엣지 링 교체 이력 없음, 챔버 누적 RF 시간이 세정 주기 후반.

가설

1. 마스크(ACL) 형상 변화로 패시트 반사 이온 증가 → bowing.
2. 챔버 폴리머 축적으로 센터 부근 라디칼/폴리머 균형 변화 → 센터 측벽 보호 부족.
3. ESC 센터 존 온도 상승(히터 드리프트) → 폴리머 부착 감소 → bowing.
4. 유전체(ZAZ) 증착 두께 증가로 인접 전극 사이 공간이 메워짐(식각 아닌 증착 원인).

검증

- 가설 4: 유전체 증착 두께 인라인 데이터는 정상 범위 → 기각.
- 가설 1: 마스크 식각 후 X-SEM 마스크 형상은 정상 로트와 동일 → 기각.
- 가설 3: ESC 존별 온도 로그에서 센터 존 설정 -20°C 대비 실측 -17°C로 3°C 드리프트 확인. 동일 시기 센터 CD 바이어스도 +1 nm 추세.
- 가설 2: 챔버 세정 직후 웨이퍼와 세정 후반 웨이퍼의 bow CD 비교 → 차이 1 nm 이내로 부차적.
- X-SEM으로 fail 센터 사이트 단면 확인: bow 위치 깊이 40~60% 구간에서 인접 홀 간 잔여 산화막 두께 5 nm 이하, 일부 관통.

근본 원인

- ESC 센터 존 히터 제어 드리프트로 센터 온도가 3°C 높아져 측벽 폴리머 부착이 줄고 bowing이 3 nm 커짐. 인접 홀 간 잔여 물드가 얇아져 후속 유전체 증착 후 전극 간 브리지 발생.

조치

- ESC 온도 센서 교정 및 히터 제어 보드 교체. 센터 존 설정 -2°C 오프셋 임시 적용.

- 레시피 측면: 메인 식각 스텝 C_4F_6 비율 소폭 증가로 측벽 보호 여유 확보(속도 5% 손실 감수).

재발 방지

- ESC 존 온도 실측값을 SPC 항목에 추가, 설정 대비 $\pm 1^\circ C$ 이탈 시 인터락.
- OCD bow CD를 인라인 SPC로 관리(현재는 상부 CD만 관리했음).
- 2-bit fail 방향성 분석을 웨이퍼 테스트 자동 리포트에 추가.

[아이디어]

bowing의 근본은 마스크 패킷에서 반사된 이온이다. 마스크 상단을 의도적으로 라운딩 대신 “역 taper”로 만들거나, 마스크 상부에 저스퍼터 수율 재질(금속 산화물)을 얇게 씌우면 반사 각도 분포가 바뀌어 bowing이 완화될 수 있다. 또 바이어스 펄스의 off 구간에 저에너지 폴리머 증착 스텝을 넣는 사이클 식각(deposition-etch 교대)도 검토 대상이다.

6.2 케이스 2: ARDE에 의한 센터-에지 미개구 불량

증상

- 양산 DRAM에서 특정 식각 챔버 통과 로트만 웨이퍼 에지 3 mm 링 영역에서 single bit fail(오픈성)이 급증. 리페어 후 수율 3% 하락.

1차 데이터

- 웨이퍼 테스트 fail 맵: 에지 링 형태, 노치 기준 특정 방위에서 조금 더 두꺼움.
- 인라인 CD-SEM: 에지 상부 CD는 센터보다 1.5 nm 작음(기존에도 1 nm 정도 있었음).
- EBI 스크리닝: 에지에서 커패시터 홀 미개구(dark voltage contrast) 밀도 증가.
- 챔버: 문제 챔버의 엷지 링 누적 사용 시간이 교체 기준의 90%.

가설

1. 마스크 상부 CD가 에지에서 작아 ARDE로 바닥 도달 시간이 늘어남(같은 시간 식각 시 미개구).
2. 엷지 링 소모로 에지 시스가 기울어 이온이 tilting → 유효 바닥 도달 이온 감소.
3. 에지 플라즈마 밀도 저하로 식각 속도 자체가 느림.
4. 하드마스크 에지 두께가 두꺼움(증착 균일도).

검증

- 가설 4: 하드마스크 두께 맵 정상 → 기각.
- 가설 1과 3: 에지 사이트 X-SEM에서 깊이가 센터 대비 4% 부족. 상부 CD 1.5 nm 차이만으로는 ARDE 계산상 깊이 차이 1.2% 수준 → 부분 기여.
- 가설 2: 에지 X-SEM에서 홀이 약 0.3° 바깥 방향으로 tilting. 정상 챔버는 0.1° 이하. 엷지 링 두께 측정 결과 신 품 대비 0.5 mm 감소.
- 엷지 링 교체 후 동일 레시피 재실행: 에지 깊이 차이 1% 이내로 회복, 미개구 소멸.

근본 원인

- 엷지 링 소모로 웨이퍼 에지 시스 형상이 왜곡되어 이온 입사각이 기울고 에지 플라즈마 밀도도 저하. 이것이 ARDE와 겹쳐 에지 홀의 바닥 도달이 지연되어 미개구.

조치

- 엷지 링 즉시 교체. 교체 기준을 누적 RF 시간 90%에서 75%로 강화.
- 레시피에 에지 보정: 에지 존 ESC 온도 소폭 하강(속도 미세 증가), 오버에치 시간 3% 연장.

재발 방지

- 엷지 링 소모량을 in-situ 계측(광학 또는 임피던스 변화)으로 감시하는 에지보전 항목 도입.
- EBI 샘플링을 챔버별 주 1회에서 엷지 링 후반기에는 로트별로 확대.
- 웨이퍼 테스트 에지 링 fail 자동 알람과 식각 챔버 ID 연동.

6.3 케이스 3: 게이트 식각 plasma damage에 의한 페리 loff 증가

증상

- DRAM 페리 회로 nMOS 트랜지스터의 I_{off} 가 로트 평균 대비 3~5배 증가, 대기 전류(IDD6) 규격 tail 발생. 셀 어레이는 정상.

1차 데이터

- 웨이퍼 테스트: IDD6 fail이 웨이퍼 전면에 랜덤하되 센터 약간 우세.
- TEG 데이터: 안테나 비율(게이트 배선 면적/게이트 면적)이 큰 트랜지스터에서 V_t 가 -30 mV shift, 서브스레숄드 스윙(SS) 열화. 안테나 비율 작은 소자는 정상.
- GOI TEG: Qbd(전하 대 파괴) 분포 하위 tail 증가.
- 공정 이력: 게이트 식각 장비 RF 매칭 부품 교체 직후 로트.

가설

1. 게이트 식각 오버에치 스텝에서 charging damage 증가.
2. 식각 후 ash 공정에서 charging.
3. 게이트 산화막 자체 품질 저하(산화 공정).
4. 이온 주입 손상.

검증

- 가설 3, 4: 동일 산화·주입 장비를 거친 다른 식각 챔버 로트는 정상 → 기각.
- 가설 1 vs 2: 스플릿 실험(식각 챔버 A/B × ash 챔버 A/B) 결과 식각 챔버 B에서만 불량 재현 → 식각 원인.
- 식각 챔버 B의 RF 매칭 교체 후 바이어스 전압 실측이 설정 대비 8% 높음(매칭 튠 불량). 오버에치 스텝에서 플라즈마 밀도 균일도 저하(센터 우세)로 전자 shading 불균형 증가.
- 안테나 TEG 상관: 안테나 비율에 비례한 V_t shift는 charging damage의 전형적 시그니처.

근본 원인

- RF 매칭 부품 교체 후 튜닝 불량으로 오버에치 스텝의 실제 바이어스와 플라즈마 균일도가 변해 charging damage 증가. 게이트 산화막에 트랩이 생겨 V_t shift, SS 열화, I_{off} 증가.

조치

- RF 매칭 재튠 및 바이어스 전압 실측 교정.
- 오버에치 스텝을 펄스 플라즈마(듀티 50%)로 변경해 충전 완화.
- 영향 로트: 후속 수소 어닐(H_2 포함 열처리) 조건 강화로 트랩 일부 회복 확인 후 조건부 출하 판단.

재발 방지

- RF 부품 교체 후 안테나 TEG 모니터 웨이퍼 필수 평가 절차 추가.
- 바이어스 전압·플라즈마 균일도(OES 센터/에지 비)를 FDC(Fault Detection) 항목에 추가.
- 설계 규칙: 페리 게이트 안테나 비율 상한 강화 및 보호 다이오드 배치 점검.

6.4 케이스 4: NAND 채널 홀 twisting에 의한 스트링 오픈

증상

- 3D NAND 신규 단수 제품 개발 로트에서 블록 단위 fail은 아니지만 특정 스트링(비트라인 방향) 오픈 불량이 웨이퍼 에지 및 다이 가장자리에서 증가.
- 하부 텍 셀의 읽기 마진이 상부 텍보다 나쁨.

1차 데이터

- 웨이퍼 테스트: 스트링 오픈 fail이 웨이퍼 에지에서 1.5배, 다이 내에서는 블록 가장자리 근접.
- 디레이어 후 상면 SEM(하부 텍 바닥 근처): 홀 중심이 설계 격자에서 최대 15 nm 이탈, 이탈 방향이 무작위(tilting이면 한 방향).
- X-SEM: 깊이 70% 이하 구간에서 홀이 좌우로 흔들리는 형상. 상부는 정상.
- 인라인 OCD: 상부 CD·bow CD 정상.

가설

1. 마스크 홀 형상 비대칭(타원율) → 이온 각도 비대칭 → twisting.
2. 홀 하부 충전 불균일 → 이온 궤도 편향(무작위 방향 twisting의 전형).
3. 측벽 폴리머 비대칭 축적.
4. 텍 간 오버레이 오차(하부 텍 랜딩 실패).

검증

- 가설 4: 텍 오버레이 계측 정상(± 5 nm) $\rightarrow$ 15 nm 이탈 설명 불가 $\rightarrow$ 기각(부분 기여).
- 가설 1: 마스크 식각 후 상면 SEM 타원율 정상 $\rightarrow$ 기각.
- 가설 2, 3: 바이어스 펄싱 듀티를 낮춘 스플릿(연속 $\rightarrow$ 듀티 60% $\rightarrow$ 40%)에서 twisting 이탈량이 15 $\rightarrow$ 9 $\rightarrow$ 6 nm로 감소. 충전 기여 확인.
- 압력을 낮춘 스플릿에서도 개선. 이온 각도 분포 폭 축소가 유효.

근본 원인

- 종횡비 증가로 홀 하부 충전 불균일이 커져 이온 궤도가 무작위로 편향. 특히 플라스마 밀도가 낮은 에지에서 이온 각도 분포가 넓어 twisting 심화. 하부 텍 채널 폴리 충전 시 국부 협착으로 채널 저항 증가.오픈.

조치

- 메인 식각 후반부 스텝을 저압 + 펄스 바이어스(듀티 40%)로 변경. 속도 저하 10%는 오버에치 시간 재조정으로 보상.
- 마스크 개구 CD를 2 nm 확대해 하부 도달 이온 플럭스 확보.

재발 방지

- twisting 전용 인라인 계측: 디레이어 샘플의 하부 CD 위치 이탈량(격자 대비)을 주기 모니터링.
- 하부 텍 WL별 스트링 저항 TEG 트렌드 관리.
- 차세대 단수에서는 텍 수 증가(2 $\rightarrow$ 3 텍) 또는 극저온 식각 도입 검토.

[아이디어]

twisting은 홀 내부 충전이 근본이다. 홀 내부 전하를 중화하려면 (1) 전자빔이나 음이온 플라스마를 off 구간에 주입, (2) 저주파(kHz) 펄스로 전자가 홀 바닥까지 도달할 시간을 확보, (3) 도전성 라이너를 마스크에 도입해 전위 균일화 등이 논의된다. 극저온 식각(-70°C 이하)은 폴리머 없이 물리흡착 층으로 측벽을 보호해 charging 경로를 바꿀 수 있어 유망하다.

7. 응용·심화(최신 이슈)

7.1 극저온 식각(Cryogenic Etch)

웨이퍼를 -40 -100°C 로 냉각한 상태에서 식각하는 기술이다. 원리는 저온에서 반응 가스(HF, 불화 탄소, 수분 등)가 측벽에 물리 흡착해 별도 폴리머 없이 측벽을 보호하고, 바닥은 이온으로 활성화된다. 장점은 (1) HAR 산화막 식각 속도가 기존 대비 2 3배, (2) 폴리머 축적이 적어 clogging-etch stop 감소, (3) 마스크 선택비 향상이다. NAND 300단 이상 채널 홀에서 채택이 확대되고 있다. 단점은 ESC 냉각 인프라, 온도 균일도, 흡착 층 제어의 재현성이다.

7.2 펄스 플라스마와 다중 주파수

- 소스 펄싱: 플라스마 밀도를 주기적으로 끄면 off 구간에서 전자 온도가 급락해 음이온이 늘고, 충전이 중화된다. charging damage-notching-twisting 완화.
- 바이어스 펄싱: 이온 에너지를 주기적으로 끊어 마스크 소모와 충전을 줄인다. 듀티 20 60%.
- 동기 펄싱: 소스와 바이어스를 위상 차를 두고 펄싱해 원하는 이온 에너지 분포(IEDF)를 조각한다.
- Tailored waveform bias: 정현파 대신 톱니파·펄스 DC를 가해 이온 에너지를 단일 에너지(mono-energetic)로 만든다. HAR 바닥 도달성과 선택비를 동시에 확보.

7.3 원자층 식각(ALE)

증착의 ALD에 대응하는 개념이다. (1) 표면 개질(예: Cl_2 흡착으로 Si 표면 한 층 염화), (2) 저에너지 Ar^+ 이온으로 개질층만 제거, 두 스텝을 반복한다. 사이클당 제거량이 0.1 1 nm로 일정해 두께 제어가 극히 정밀하고, 손상 층이 얇으며, 로딩 효과가 거의 없다. 게이트 스페이서, FinFET/GAA 채널 리세스, DRAM 게이트 산화막 근처의 정밀 식각에 쓰인다. 단점은 처리량(사이클당 수 초 수십 초).

7.4 3D DRAM과 수평 식각

4F² VCT(Vertical Channel Transistor)나 3D DRAM(셀을 수직으로 적층)에서는 NAND처럼 Si/SiGe 교대 적층을 한 뒤, SiGe만 선택적으로 옆으로 제거하는 수평(lateral) 식각이 필요하다. 이 식각은 (1) SiGe:Si 선택비 100:1 이상, (2) 수평 깊이 수백 nm를 균일하게, (3) 남은 Si 층이 얇아(10 20 nm) 손상 없이 진행해야 한다. 습식(HF/H₂O₂/아세트산 계열)과 원격 플라즈마 건식 모두 연구된다. PE 관점에서는 층별(수직 위치별) 수평 리세스 깊이 편차가 그대로 층별 셀 커패시턴스·Vt 편차로 나타난다.

7.5 EUV 패턴과 식각의 결합

EUV 리소그래피는 레지스트가 얇아(20 40 nm) 마스크 예산이 극히 부족하다. 그래서 식각은 (1) 얇은 레지스트를 하드마스크로 전사하는 “패턴 전사 식각”에서 LER/LWR을 오히려 줄여야 하고(스무딩 효과), (2) 확률적 결함(stochastic defect: 미개구 홀, 브리지)을 식각에서 키우지 않아야 한다. 식각 중 폴리머 재증착을 이용해 CD를 줄이는 트리밍/슈링크 기술이 함께 쓰인다.

7.6 HBM/TSV 식각

HBM의 TSV(Through Silicon Via)는 직경 5 10 μ m, 깊이 50 100 μ m(종횡비 10:1 안팎)의 Si 딥 식각이다. Bosch 공정(SF₆ 식각과 C₄F₈ 증착을 교대)으로 측벽에 스칼롭(scallop, 물결 모양)이 생기는데, 스칼롭이 크면 라이너 산화막·배리어 증착이 불연속이 되어 Cu 누설·신뢰성 문제가 된다. 스칼롭 깊이 100 nm 이하로 관리하고, 극저온 Si 식각으로 스칼롭 없는 측벽을 만들기도 한다. TSV 식각 후 Si 손상층과 응력이 인접 트랜지스터 특성(keep-out zone)에 영향을 준다.

7.7 300단 이상 NAND의 식각 한계

- 단일 텍으로 뚫을 수 있는 종횡비 한계(약 100:1 근방)를 넘기면서 텍 수가 늘어난다. 텍 접합부 CD 확대(landing pad)와 오버레이가 셀 특성 불연속을 만든다.
- 마스크: 탄소 하드마스크 두께가 2 3 μ m에 이르러 마스크 자체의 wiggling(휘어짐)과 응력 문제가 생긴다. 금속 함유 하드마스크, 보론 도핑 탄소 등이 대안.
- 식각 시간이 수십 분에 이르러 처리량과 챔버 안정성이 원가에 직결된다. 극저온 식각과 고출력 바이어스(10 kW 이상)가 대응 기술.

7.8 식각 균일도의 APC

CD·깊이 균일도를 유지하기 위해 다음 제어가 결합된다.

- 피드포워드: 리소그래피 CD 맵을 받아 식각 트리밍 시간을 사이트별로 조정(ESC 멀티존 온도 활용).
- 피드백: 식각 후 CD-SEM/OCD 결과로 다음 로트 레시피 미세 조정.
- FDC/센서: OES, 임피던스, 바이어스 전압, ESC 온도, He 배면 압력 등 수백 개 신호를 실시간 감시해 이상 챔버를 조기 격리.
- 챔버 매칭: 동일 레시피의 챔버 간 결과 차이를 부품 상태·툰 값으로 보정.

7.9 PE가 식각 개선을 요청하는 방식

PE는 레시피를 직접 바꾸지 않는다. 대신 “어떤 전기 특성이, 어떤 웨이퍼 위치·패턴에서, 어떤 구조 변화와 상관 을 보이는가”를 데이터로 제시하고 식각 팀이 변수 방향을 정한다. 효과적인 요청서의 요소는 다음과 같다.

- 증상의 정량화: fail 비율, 특성 shift 크기, 규격 대비 마진(예: tWR 마진 -15%).
- 공간 분포: 웨이퍼 맵(센터/에지/방위), 다이 내 위치(셀/페리, 어레이 가장자리), NAND 층 방향.
- 구조 상관: X-SEM/OCD 수치와 전기 특성의 회귀(예: 바닥 CD 1 nm 당 Rc 6% 증가).
- 챔버·시간 상관: 챔버 ID, 소모품 수명 구간, 세정 주기 위치.
- 요구 방향: “바닥 CD +3 nm, bow CD 증가 없이” 같이 상충 조건을 명시.

[주의]

전기 특성 하나가 흔들리면 식각만 의심하기 쉽지만, 같은 구조 변화는 증착 두께나 리소 CD에서도 온다. 리소 CD 맵과 증착 두께 맵을 먼저 배제해야 식각 팀과의 논의가 빨라진다. [면접] “HAR 식각이 왜 어려운가?”에는 “결론: 깊어질수록 바닥까지 에너지와 반응물을 전달하기 어렵고, 그 과정에서 프로파일과 위치가 흔들리기 때문입니다. 근거는 세 가지, 이온 각도 분포·라디칼 수송 제한·홀 내부 충전입니다. 이 셋이 각각 ARDE, etch stop, twisting을 만듭니다. 예를 들어 NAND 채널 홀 100:1에서는 이온이 1°만 기울어도 바닥에 못 닿고, 하부 충전으로 홀이 비틀려 스트링 오픈이 됩니다. 대응은 저압·고바이어스·펄싱·극저온 식각과 텍 분할입니다.”

8. 셀프 체크 질문

8.1 개념 (5)

1. 이방성 식각이 가능한 물리적 이유를 설명하라.
 - 답: 결론은 시스에서의 수직 이온 가속과 측벽 보호막의 조합이다. 플라즈마는 웨이퍼보다 양전위이고 그 차이가 얇은 시스에 집중되어 이온이 표면에 거의 수직으로 입사한다. 바닥은 이온 충격으로 화학 반응이 촉진되고, 측벽은 이온이 거의 닿지 않으며 CF 폴리머 등 보호막이 라디칼의 등방성 식각을 막는다. 예를 들어 바이어스 파워를 올리면 이온 에너지가 커져 이방성이 좋아지지만 마스크 소모와 손상이 함께 커진다.
1. 선택비의 정의와, 마스크 두께 예산을 어떻게 계산하는지 예를 들어 설명하라.
 - 답: 선택비는 목표막 식각 속도를 마스크(또는 하부막) 속도로 나눈 값이다. 마스크 최소 두께는 (목표 깊이 × 오버에치 계수) / 선택비에 패시 여유를 더한 값이다. 예로 산화막 2 μm를 20% 오버에치로 식각하고 탄소 마스크 선택비가 15:1이면 소모량 160 nm, 여유 포함 200 250 nm가 필요하다. 하부막 선택비도 같은 논리로, 10:1에 20% 오버에치면 하부막이 목표 깊이의 2%만큼 깎인다.
1. 습식 식각과 건식 식각의 장단점을 비교하고 각각 어디에 쓰이는지 말하라.
 - 답: 습식은 순수 화학 반응으로 선택비가 매우 높고 손상이 없지만 등방성이라 CD 제어가 안 된다. 건식은 이온 충격을 이용해 이방성과 nm 수준 CD 제어가 가능하지만 선택비가 낮고 이온·UV·전하 손상이 있다. 그래서 패턴 형성은 건식, 막 전체 제거·세정·희생막 제거는 습식이다. 예로 DRAM 커패시터 몰드 산화막 제거는 HF 습식, NAND 질화막 희생층 제거는 고온 인산이다.
1. ARDE(RIE lag)가 무엇이고 왜 생기는가?
 - 답: 중형비가 클수록 식각 속도가 느려지는 현상이다. 원인은 세 가지다. 이온 각도 분포로 기울어진 이온이 측벽에 막히고, 중성 라디칼은 Knudsen 확산으로 바닥 도달 플럭스가 깊이에 반비례해 줄고, 홀 상부에 전자·바닥에 이온이 쌓여 충전 전위가 이온을 감속한다. 결과적으로 같은 웨이퍼에서 작은 홀이 덜 파여 오픈 불량은 작은 CD에서 먼저 난다.
1. 소스 파워와 바이어스 파워는 각각 무엇을 제어하는가?
 - 답: 소스 파워는 플라즈마 밀도, 즉 라디칼과 이온의 양을 제어해 식각 속도와 화학 성분을 결정한다. 바이어스 파워는 웨이퍼 시스 전압, 즉 이온 에너지를 제어해 이방성·바닥 도달성·마스크 소모·손상을 결정한다. 둘을 분리한 것이 현대 식각 장비의 핵심이다. 예로 소스만 올리면 속도는 오르지만 등방성 성분이 늘어 CD가 커지고, 바이어스만 올리면 프로파일은 수직해지지만 선택비가 떨어진다.

8.2 응용 (5)

1. 커패시터 홀 식각 후 웨이퍼 센터에서만 2-bit fail이 늘었다. 무엇을 의심하고 어떻게 검증하겠는가?
 - 답: 결론은 센터 bowing에 의한 인접 전극 브리지를 먼저 의심한다. 근거로 2-bit fail은 인접 셀 단락의 시그니처이고, 센터 집중은 플라즈마 밀도·ESC 온도의 반경 방향 분포를 시사한다. 검증은 OCD bow CD 센터-에지 비교, fail 사이트 X-SEM으로 인접 홀 간 잔여 몰드 두께 확인, ESC 존 온도 로그 점검이다. 유전체 증착 두께 맵도 확인해 증착 원인을 배제한다.
1. 게이트 식각 후 안테나 비율이 큰 트랜지스터에서만 Vt shift가 나타났다. 원인과 대책은?

- 답: 결론은 plasma charging damage다. 안테나 비율에 비례하는 V_t shift는 배선이 모은 플라즈마 전하가 게이트 산화막을 통해 방전되며 트랩을 만든 전형적 시그니처다. 원인은 오버에치나 ash 스텝에서의 전자 shading 불균일이나 플라즈마 비균일이다. 대책은 펄스 플라즈마, 저밀도 마감 스텝, 안테나 비율 설계 규칙, 보호 다이오드, 후속 수소 어닐이다. 검증은 스플릿 실험과 GOI Qbd 분포다.
- 1. NAND 하층 셀이 상층보다 프로그램이 빠르다. 시각 관점에서 해석하라.
- 답: 채널 홀 하부 CD가 작아진(taper) 결과로 해석한다. 홀이 좁으면 채널 곡률이 커져 터널 산화막 전계가 집중되고 프로그램 속도가 빨라진다. WL별 프로그램 루프 수가 총 방향 프로파일의 전기적 지표가 된다. 대책은 시각 후반부 바이어스 증가나 O_2 소량 증가로 바닥 CD를 확보하는 taper 보정이며, 동시에 bowing이 커지지 않도록 X-SEM으로 확인한다.
- 1. 특정 시각 챔버 로트에서만 에지 미개구가 늘었다. 챔버에서 무엇을 먼저 보겠는가?
- 답: 엣지 링 소모 상태를 먼저 본다. 엣지 링이 얇아지면 에지 시스가 왜곡되어 이온이 tilting하고 에지 플라즈마 밀도가 떨어져 ARDE와 겹쳐 바닥 도달이 지연된다. 검증은 에지 X-SEM의 tilting 각도와 깊이 비교, 엣지 링 두께 측정, 교체 후 재현 여부다. 함께 ESC 에지 존 온도, 가스 분배, 하드마스크 에지 두께도 확인한다.
- 1. 시각 후 CD-SEM은 정상인데 접촉 저항 TEG가 높다. 어떤 결함을 의심하는가?
- 답: 상부 CD는 정상이므로 바닥 CD 부족(taper), 바닥 잔막(footing, 폴리머 잔사), 손상층을 의심한다. CD-SEM은 상부만 보기 때문이다. 검증은 OCD의 바닥 CD 파라미터, X-SEM/TEM의 바닥 형상과 잔막, EDX로 잔사 성분 확인이다. 대책은 오버에치나 clearing 스텝 조정, 세정 강화, 저에너지 마감 스텝이다.

8.3 심화 (5)

- 1. 극저온 시각이 HAR 시각에서 유리한 이유를 메커니즘 수준에서 설명하라.
- 답: 저온에서는 반응 가스와 생성물이 측벽에 물리 흡착해 폴리머 없이 측벽을 보호하고, 바닥은 이온 에너지로 흡착층이 활성화되어 시각된다. 폴리머 축적이 적으니 clogging-etch stop이 줄고 바닥 도달 라디칼 플럭스가 유지되어 속도가 2 3배 빨라진다. 마스크 위 폴리머도 적어 선택비도 개선된다. 대신 온도 균일도 1°C 수준 제어와 흡착층의 재현성이 관리 과제다.
- 1. 펄스 플라즈마가 charging damage와 twisting을 줄이는 원리는?
- 답: 소스 펄스 off 구간에 전자 온도가 급락해 전자가 홀 안으로 확산해 바닥의 양전하를 중화하고, 음이온도 생성되어 전하 균형을 돕는다. 바이어스 펄스는 이온 플럭스가 끊기는 동안 축적 전하가 풀리게 한다. 홀 내부 전위 불균일이 줄면 이온 궤도 편향(twisting, notching)과 게이트 산화막 방전(charging damage)이 함께 감소한다. 듀티 40 60%에서 속도 손실 대비 효과가 크다.
- 1. ALE의 사이클 구조와, 기존 RIE 대비 소자에 유리한 점을 말하라.
- 답: 표면 개질(반응종 흡착으로 한 층만 약화)과 저에너지 이온으로 그 층만 제거하는 두 스텝을 반복한다. 사이클당 제거량이 자기 제한적이어서 두께 제어가 0.1 1 nm 단위이고, 이온 에너지가 낮아 손상층이 얇으며, 로딩 효과가 거의 없다. GAA 채널 리세스나 게이트 산화막 인접 스페이서 시각에서 V_t 산포와 접합 누설 개선에 기여한다. 처리량이 낮은 것이 단점이다.
- 1. 3D DRAM의 수평 SiGe 시각에서 PE가 관리해야 할 지표는?
- 답: 층별(수직 위치별) 수평 리세스 깊이와 잔류 Si 층 두께 균일도다. 이 깊이가 셀 트랜지스터 채널-커패시터 면적을 결정하므로 편차가 층별 V_t -Cs 산포로 직결된다. 선택비(SiGe:Si 100:1 이상)와 Si 표면 손상도 관리 대상이다. 계측은 X-TEM 층별 리세스, 전기적으로는 층별 셀 특성 TEG다.
- 1. TSV Bosch 시각의 스케럽이 HBM 신뢰성에 미치는 영향은?
- 답: 스케럽이 크면 라이너 산화막과 배리어 금속이 측벽에 불연속으로 증착되어 Cu 확산-누설 경로가 생기고, 응력 집중으로 크랙이 생길 수 있다. 결과는 TSV 간 누설, 인접 트랜지스터 특성 변동(keep-out zone 증가), 열 사이클 신뢰성 저하다. 대책은 사이클 시간 단축, 극저온 Si 시각, 후속 스무딩이다.

9. 한 페이지 요약

항목	핵심
시각의 역할	리소 패턴을 물질에 전사. 최종 CD·프로파일·깊이 결정

항목	핵심
4대 지표	속도, 이방성, 선택비, 균일도. 서로 상충
이방성 원리	시스의 수직 이온 가속 + 측벽 보호막(폴리머/흡착층)
장비	CCP(유전체·HAR, 고이온 에너지), ICP(Si·금속, 고밀도·저압), 원격(등방성·ash), ALE
소스/바이어스	소스 = 밀도(속도·화학), 바이어스 = 이온 에너지(이방성·손상·마스크 소모)
가스	C/F 비 높으면 폴리머·선택비 증가, 속도 저하·etch stop 위험. O ₂ 는 폴리머 제거
온도	높으면 폴리머 부착 감소 → CD 확대·bowing. 극저온은 HAR 유리
프로파일 불량	bowing(패시트 반사·보호 부족), taper(폴리머 과다), notching(충전), footing, micro-trench
HAR 불량	ARDE, 미개구, twisting(충전), tilting(에지 시스), striation(LER 전사), clogging, etch stop
손상	ion(비정질층), charging(안테나 비례 Vt shift, GOI), UV(트랩) → 펄싱·어닐
습식	HF(산화막), 인산(질화막), SC1(파티클), DSP(폴리머). 언더컷·stiction 주의
계측	CD-SEM(상부 CD), OCD(프로파일 맵), X-SEM/TEM(확정), EBI(미개구), TEG(전기)
DRAM 연결	커패시터 바닥 CD → Cs·tWR, bowing → 2-bit fail, BCAT 깊이 → Vt·GIDL-retention
NAND 연결	층별 CD → 층별 Vt·프로그램 속도, twisting → 스트링 오픈, striation → endurance
트러블슈팅 순서	fail 맵(위치·방향성) → 인라인 CD/OCD → 챔버 이력·센서 → X-SEM/TEM → 스플릿 → 대책·SPC
최신	극저온 식각, 펄스/tailed bias, ALE, 3D DRAM 수평 식각, EUV 전사, TSV 스캐럽

07. 증착 공정

1. 한눈에 보기

1.1 왜 PE에게 중요한가

- 메모리 소자의 “재료”는 전부 증착으로 만든다. 게이트 산화막·고유전체·전극·배선·절연막·하드마스크가 모두 증착막이므로 막 두께 1 Å, 조성 1%, 밀도 몇 %의 차이가 V_t , C_s , 누설, 저항, retention으로 직결된다.
- DRAM 커패시터 유전체(ZAZ)는 중형비 50:1 이상 홀 안에 두께 5 nm 안팎을 ± 0.1 nm 수준으로 균일하게 깔아야 하고, NAND는 수백 층 구조 전체에 ONO 전하 저장층을 균일하게 채워야 한다. 고중형비 ALD의 컨포멀리티(conformality)가 셀 산포의 근원이다.
- 증착 결함(void, seam, 파티클, peeling, 스트레스 크랙)은 전기적으로 오픈·단락·누설·저항 증가로 나타난다. PE는 웨이퍼 테스트 fail 시그니처에서 어느 막의 어떤 결함인지 역추적해야 한다.
- 막 스트레스는 웨이퍼 휨(bow)을 만들어 리소 오버레이와 HBM 적층까지 영향을 준다. 수백 층 NAND의 누적 스트레스는 다이 레벨 변형으로 나타난다.
- AI/SK/면접에서 “CVD와 ALD의 차이”, “step coverage란”, “ALD가 왜 HAR에 유리한가”, “막 스트레스가 소자에 미치는 영향”은 필수 문항이다.

1.2 핵심 키워드

용어	한 줄 정의
PVD(Physical Vapor Deposition)	스퍼터링·증발 등 물리적으로 원자를 날려 붙이는 증착. 방향성 있음, 금속·배리어에 사용
CVD(Chemical Vapor Deposition)	기체 전구체가 표면에서 화학 반응해 막을 만드는 증착. 열(LPCVD), 플라즈마(PECVD) 등
ALD(Atomic Layer Deposition)	자기 제한적(self-limiting) 표면 반응을 사이클로 반복해 원자층 단위로 쌓는 증착
Epi(Epitaxy)	기판 결정 방향을 그대로 이어받는 단결정 성장. SEG(선택적 에피) 포함
Step coverage	단차 구조에서 측벽·바닥 두께 / 상부 두께. 100%가 이상
Conformality	복잡한 3D 구조 전체에 두께가 얼마나 균일하게 따라가는가
Precursor(전구체)	증착 원소를 담고 있는 반응 가스(예: TMA, TEMAZr, WF ₆ , DCS)
Nucleation(핵생성)	막이 자라기 시작하는 초기 단계. 기판 표면 상태에 크게 의존
Incubation(잠복기)	핵생성 지연으로 증착이 시작되기까지 걸리는 사이클/시간
GPC(Growth Per Cycle)	ALD 사이클당 성장 두께. 예: Al ₂ O ₃ 약 0.1 nm/cycle
ALD window	자기 제한 반응이 유지되는 온도 범위
막 스트레스	막이 기판에 가하는 인장(tensile)/압축(compressive) 응력. 웨이퍼 bow 유발
Void / Seam	갭필 시 내부 빈 공간 / 양쪽 측벽에서 자란 막이 만나는 접합선
Overhang	개구부 입구에 막이 더 두껍게 붙어 목을 조이는 현상. 갭필 void의 원인
Loading effect	노출 면적·패턴 밀도에 따라 증착 속도가 달라지는 현상
Selective deposition	특정 표면(금속 또는 유전체)에만 선택적으로 막을 올리는 증착

2. 기초

2.1 증착이란 무엇인가

증착은 기판 위에 원하는 물질을 얇은 막(수 Å 수 μm)으로 쌓는 공정이다. 막의 품질은 다음 다섯 항목으로 평가한다.

평가 항목	의미	예시 규격(대략)
두께와 균일도	목표 두께, WIW/WTW 편차	커패시터 유전체 5 nm $\pm$ 1 2%
Step coverage / conformality	3D 구조 추종성	HAR 홀 상/하 두께비 95% 이상
조성·불순물	화학 조성, C/H/Cl/F 잔류	ALD 막 C 1 at% 이하
밀도·결정성	치밀도, 비정질/결정, 결정상	ZrO ₂ 정방정상(tetragonal) 비율
스트레스·접착	잔류 응력, 계면 접착력	스트레스 $\pm$ 200 MPa 이내
전기 특성	유전율, 누설, 비저항, 트랩 밀도	k, J(누설), ρ , D _{it}


[핵심]

PE 관점에서 증착막은 “두께 → 전기량” 변환기다. 산화막 두께 $t \rightarrow$ 커패시턴스 $C = \epsilon \cdot A/t$, 배선 두께 $t \rightarrow$ 저항 $R = \rho \cdot L/(W \cdot t)$. 두께 1%가 곧 전기량 1%다. 균일도 규격이 왜 1% 단위인지 이 식이 답이다.

2.2 증착의 물리: 흡착, 표면 확산, 반응, 탈착

기체 분자가 표면에 도달하면 (1) 물리 흡착(약한 결합) $\rightarrow$ (2) 표면 확산 $\rightarrow$ (3) 화학 흡착·반응(강한 결합, 막 형성) $\rightarrow$ (4) 부산물 탈착의 순서를 거친다. 각 단계의 속도가 온도·압력·표면 상태에 따라 달라 증착 속도와 막질이 결정된다.

증착 속도의 온도 의존성은 두 영역으로 나뉜다.




- 표면 반응 제한 영역(저온): 반응 속도가 느려 도착한 분자가 표면에서 충분히 확산·재탈착하며 어디서든 같은 확률로 반응한다. 두께가 균일하고 step coverage가 좋다. LPCVD, ALD가 여기 있다.
- 질량 수송 제한 영역(고온): 반응은 즉시 일어나고 가스가 도달하는 양이 속도를 정한다. 개구부 입구에 더 많이 붙어 overhang이 생긴다. APCVD, PECVD 일부가 여기 있다.

[예시]

LPCVD 폴리Si는 620°C에서 표면 반응 제한 영역이며 활성화 에너지 약 1.6 eV다. 온도가 10°C 오르면 속도가 약 25 30% 증가한다. 즉 배치 퍼니스에서 준별 온도 편차 1°C가 두께 편차 약 3%로 나타난다. 그래서 퍼니스는 준별 온도를 0.5°C 이내로 맞추고 상하 위치별로 램프를 따로 튜닝한다.

2.3 Step coverage와 conformality

두께 정의:



Step coverage (측벽) = $t_{\text{side}} / t_{\text{top}}$

Step coverage (바닥) = $t_{\text{bottom}} / t_{\text{top}}$

Conformality = $\min \text{ 두께} / \max \text{ 두께 (구조 전체)}$

- PVD: 원자가 직진하므로 측벽·바닥에 거의 안 붙는다. 종횡비 3:1에서 측벽 step coverage 10 30%. 콜리메이터나 이온화 PVD(IMP)로 개선하지만 HAR은 불가.
- PECVD: 라디칼 수명이 짧고 질량 수송 제한 → step coverage 50 80% 수준. 입구 overhang 경향.
- LPCVD: 표면 반응 제한 → 90% 이상. 다만 종횡비 20:1 이상에서는 가스 소모로 바닥이 얇아짐.
- ALD: 자기 제한 반응으로 포화되면 어디든 한 층. 종횡비 100:1에서도 95% 이상 가능(충분한 노출 시간이면).

[면접]

“step coverage와 conformality의 차이는?”에는 “step coverage는 한 단차에서 측벽 또는 바닥 두께를 상부 두께로 나눈 비율이고, conformality는 복잡한 3D 구조 전체에서 두께가 얼마나 일정한가를 뜻하는 더 넓은 개념입니다. 예로 NAND 채널 홀 100:1에 ONO를 깔 때 홀 상부와 하부, 그리고 측벽과 바닥 모서리까지 두께가 같아야 층별 셀 특성이 같아지므로 conformality가 필요하고, 이를 만족하는 방법은 자기 제한 반응을 쓰는 ALD입니다.”

2.4 핵생성과 잠복기

막은 균일한 판이 아니라 표면의 핵(nucleus)에서 자라 합쳐지며 연속막이 된다.

- 3D 섬 성장(Volmer-Weber): 막 원자 간 결합이 기판과의 결합보다 강할 때. 섬이 자라 합쳐지기 전에는 불연속. 금속 on 산화막이 전형(예: Cu, Ru on SiO₂).
- 층상 성장(Frank-van der Merwe): 기판과의 결합이 강할 때. 에피 성장.
- 층상 후 섬(Stranski-Krastanov): 초기 몇 층은 층상, 이후 섬.

잠복기(incubation)는 핵생성이 지연되어 증착이 시작되지 않는 초기 사이클이다. ALD에서 기판에 반응기(예: -OH)가 부족하면 전구체가 흡착하지 못해 수 십 사이클 동안 성장이 거의 없다. 이 지연이 기판마다 다르며 최종 두께도 달라진다.

[예시]

H-종단(HF 세정 직후) Si 위에 TMA/H₂O ALD Al₂O₃를 올리면 -OH가 없어 초기 10 20 사이클은 GPC가 정상(0.1 nm/cycle)의 절반 이하다. 같은 레시피로 50 사이클을 돌려도 화학 산화막 위(OH 풍부)에서는 5 nm, H-종단 Si 위에서는 4 nm가 나온다. 이 1 nm 차이가 커패시터에서는 Cs 20% 차이다. 그래서 ALD 전에 표면 상태(pre-treatment: 오존, 플라즈마, 화학 산화)를 통일한다.

잠복기가 길면 초기 막이 불연속(섬 형태)이라 얇은 막에서 핀홀과 거칠기가 생긴다. 특히 TiN 전극 위 ZrO₂나 금속 배리어 위 W 핵생성층(nucleation layer)이 여기에 민감하다.

2.5 막질의 네 요소

요소	무엇이 결정하나	나쁘면 어떤 결과	계측
밀도	온도, 이온 충격(플라즈마), 불순물	낮으면 습식 식각 속도 증가, 수분 흡수, k 값 저하, 누설 증가	XRR, 습식 식각율(WER), FTIR

요소	무엇이 결정하나	나쁘면 어떤 결과	계측
스트레스	증착 온도와 사용 온도 차(열응력), 미세구조(원자 채워짐 정도, 이온 충격)	웨이퍼 bow, 크랙, peeling, 채널 이동도 변화	웨이퍼 곡률(레이저 스캔), XRD
불순물	전구체 리간드 잔류(C, H, Cl, F, N), 챔버 오염	누설 전류, 트랩, 저항 증가, 후속 열처리 시 아웃가싱·기포	SIMS, XPS, FTIR, RBS
결정성	온도, 두께, 하부막(템플레이트), 후속 어닐	유전체: 결정상에 따라 k 다름. 금속: 결정립 크기 → 비저항. 결정립계는 누설·확산 경로	XRD, TEM, 라만

스트레스 계산(Stoney 식, 대략): 웨이퍼 두께 $t_s = 775 \mu\text{m}$ (300 mm), 막 두께 $t_f = 1 \mu\text{m}$, 스트레스 $\sigma = 300 \text{ MPa}$ 일 때 곡률 반경은 대략 수십 m, bow는 수십 μm 수준이다. NAND 100층 이상 ON 스택(총 수 μm)이 각 층 수백 MPa면 누적 bow가 100 μm 를 넘어 리소 오버레이와 척킹에 문제가 되므로, 산화막과 질화막의 응력 부호를 반대로 설계해 상쇄한다.

[주의]

“스트레스는 나쁜 것”이 아니다. 트랜지스터에서는 채널에 의도적 응력을 주어 이동도를 올린다(nMOS 인장, pMOS 압축). 문제는 의도하지 않은 변동이다. 같은 막이 챔버마다 스트레스가 $\pm 50 \text{ MPa}$ 다르면 채널 이동도와 Ion이 챔버별로 갈린다.

2.6 증착 방식 총괄 비교

항목	PVD(스퍼터)	LPCVD	PECVD	ALD	Epi
원리	이온으로 타겟을 때려 원자 방출	열 분해·표면 반응(저압)	플라즈마로 전구체 분해	자기 제한 표면 반응 사이클	기판 결정 이어받는 성장
온도	실온 400°C	500 900°C	200 400°C	100 400°C	500 1100°C
속도	빠름(수십 수백 nm/min)	중간(수 수십 nm/min)	빠름(수십 수백 nm/min)	매우 느림(0.05 0.15 nm/cycle)	중간
Step coverage	나쁨	중음	보통	매우 좋음	선택적 성장
막질	순도 높음, 결정성 좋음	치밀, 불순물 적음	밀도 낮음, H 많음	치밀, 리간드 잔류 가능	단결정
주 용도	금속 배선·시드(Al, Cu, Ti), 배리어	폴리Si, SiN, TEOS 산화막	ILD, 패시베이션, 하드마스크, 저온 산화막	고유전체, 배리어(TiN), 라이너, 캡필	S/D 상승 접합, SiGe 채널, 3D DRAM Si/SiGe 적층
약점	HAR 불가	고온(열 예산), 처리량	손상, 밀도	처리량, 전구체 비용	결함(적층 결함), 선택성 상실

2.7 열 예산(Thermal budget)과 증착 온도

증착 온도는 막질만 정하는 것이 아니라 이미 만들어진 구조에 열을 가한다. 앞 공정의 도펀트가 확산하고, 금속이 반응하고, 응력이 풀린다. 그래서 공정 순서가 뒤로 갈수록 허용 온도가 낮아진다.

공정 단계	대표 허용 온도(대략)	이유
웰·STI 형성 후	1000°C 이상 가능	아직 접합·금속 없음
게이트·접합 형성 후	700 900°C 이하	도펀트 확산(접합 깊이 변동), 고유전체 결정화
실리사이드·W 형성 후	600 700°C 이하	실리사이드 응집(agglomeration), W-Si 반응
Cu/Al 배선 후	400 450°C 이하	금속 응집, 계면 확산, 저k 열화
HBM 적층·본딩	250 400°C	범프·본딩 재료

DRAM 커패시터는 트랜지스터 위에 만들어지므로 유전체 결정화 어닐(수백 °C)이 셀 트랜지스터와 페리 소자 특성을 흔들지 않아야 한다. NAND는 페리 CMOS를 셀 아래에 두는 구조(CMOS under Array)여서 수백 층 ON

스택 증착과 채널 폴리 결정화의 누적 열이 페리 트랜지스터 V_t 를 shift시킨다. 그래서 저온 증착(ALD, PECVD)의 가치는 “막질”뿐 아니라 “앞 공정을 보호”하는 데 있다.

[예시]

페리 nMOS의 As 소스/드레인 접합이 형성된 뒤 800°C 30분 상당의 열이 추가되면 접합이 수 nm 더 깊어지고 측면 확산으로 유효 채널 길이가 줄어 V_t 가 수십 mV 낮아질 수 있다. 커패시터 공정의 누적 열 예산을 “등가 800°C 시간”으로 환산해 관리하는 이유다.

2.8 증착막 계측 기초

계측	측정량	원리	한계
분광 엘립소미터	두께, 굴절률(n), 소광계수(k)	편광 변화를 광학 모델로 해석	투명막 위주. 다층·얇은 금속은 모델 의존
XRR(X-ray 반사율)	두께, 밀도, 거칠기	임계각과 진동 주기	평지 전용, 시간 소요
XRF	조성, 면밀도(질량/면적)	형광 X선	두께는 밀도 가정 필요
4점 프로브	시트 저항 R_s	전류-전압	도전막만, 두께 아닌 R_s
웨이퍼 곡률(레이저 스캔)	스트레스	Stoney 식	막 전후 차이 측정 필요
FTIR	결합(Si-H, N-H, Si-OH), 밀도 간접	적외선 흡수	정량 어려움
XPS	표면 조성, 화학 상태(수 nm)	광전자 에너지	표면만, 깊이는 스퍼터 필요
SIMS	깊이별 조성, 미량 불순물	스퍼터 이온 질량 분석	파괴, 매트릭스 효과
XRD	결정상, 결정립 크기, 응력	브래그 회절	얇은 비정질 막 불가
AFM	표면 거칠기(RMS)	탐침	국부
X-TEM/STEM-EDX	HAR 구조 내 두께, 계면, 조성	전자 투과	파괴, FIB 준비
MIS 커패시터 C-V, I-V	k, EOT, 누설, 트랩 밀도	전기 측정	테스트 구조 필요

블랭킷 모니터 웨이퍼로 측정한 값과 실제 패턴 웨이퍼의 값은 다르다. 패턴 웨이퍼는 로딩·HAR 포화·표면 상태가 다르기 때문이다. PE는 “블랭킷 정상인데 제품 이상”이라는 상황을 항상 염두에 둔다.

[주의]

엘립소미터 두께는 광학 모델(굴절률 가정)에 의존한다. 막 밀도가 변해 굴절률이 바뀌면 같은 물리 두께에서도 두께 값이 다르게 나온다. 두께가 “변한 것처럼 보이는” 트렌드에서 굴절률도 함께 움직였다면 밀도 변화를 먼저 의심한다.

3. 공정/기술 상세

3.1 PVD 스퍼터링

Ar 플라즈마의 Ar^+ 가 음극(타겟)을 때려 타겟 원자를 방출하고, 원자가 웨이퍼에 붙는다. 마그네트론으로 전자를 가두어 밀도를 올린다.

- 장점: 합금 조성 유지(타겟 조성 그대로), 저온, 순도, 빠른 속도.
- 단점: 방향성 → HAR step coverage 나쁨. 입구 overhang.
- 개선 기술: 롱스로우(타겟-기판 거리 증가), 콜리메이터(수직 성분만 통과), 이온화 PVD(방출 원자를 이온화한 뒤 바이어스로 수직 입사), 리스퍼터링(바닥에 붙은 막을 다시 튕겨 측벽으로).
- 반응성 스퍼터: $Ti \text{ 타겟} + N_2 \rightarrow TiN$, $Ta + N_2 \rightarrow TaN$.

메모리에서의 용도: 페리 배선 Al/Cu 시드, Ti/TiN 배리어(컨택 하부), HBM 뱀프 하부 UBM, 백사이드 금속. 셀 내부 HAR 구조에는 거의 쓰지 않는다.

3.2 CVD 종류별 상세

방식	압력	온도	대표 막/전구체	특징
APCVD	대기압	400 500°C	SiO ₂ (SiH ₄ +O ₂), BPSG	빠르지만 균일도·step coverage 나쁨, 파티클. 구세대
LPCVD	0.1 10 Torr	550 900°C	폴리Si(SiH ₄), SiN(DCS+NH ₃), TEOS 산화막, HTO(DCS+N ₂ O)	배치 퍼니스, 100 150장 동시 처리. 우수한 step coverage
PECVD	1 10 Torr	200 400°C	SiO ₂ (TEOS/SiH ₄ +O ₂ /N ₂ O), SiN(SiH ₄ +NH ₃), a-C 하드마스크, SiOC 저k	저온, 빠름, 스트레스 조절 가능. H 함량 높음
HDP-CVD	수 mTorr	300 400°C	SiO ₂ 겹필(STI, ILD)	증착과 스퍼터 식각 동시 → 입구 overhang 제거하며 겹필
SACVD / Sub-atm	수백 Torr	400 550°C	TEOS+O ₃ 산화막	좋은 step coverage, 겹필. 표면의 존성(하부막에 따라 속도 다름)
MOCVD	수 Torr	300 500°C	TiN(TDMAT), 금속 산화물	유기금속 전구체, C 잔류
Flowable CVD	—	저온 증착 후 큐어	SiO(N)H 유동성 막 → UV/열 큐어	HAR 겹필(seam 없음), 큐어 후 수축·밀도 관리 필요

LPCVD 배치 퍼니스는 로딩 효과가 크다. 보트 상부/하부 웨이퍼와 중앙 웨이퍼의 두께 차이, 그리고 웨이퍼 센터-에지(가스가 에지에서 들어와 소모되며 센터로 가므로 센터가 얇음) 차이를 온도 기울기와 가스 인젝터로 보정한다.

PECVD는 이온 충격 정도(주파수, 파워, 압력)로 스트레스를 조절할 수 있다. 저주파(수백 kHz) 성분을 섞으면 이온 충격이 커져 압축 응력, 고주파(13.56 MHz)만 쓰면 인장 쪽이다. SiN의 경우 -1 GPa(압축)에서 +1 GPa(인장)까지 조절 가능해 트랜지스터 스트레스 라이너나 NAND 스택 응력 상쇄에 쓴다.

PECVD 변수	조절 방향	영향 받는 결과	모니터링 항목/계측
RF 파워(고주파)	증가	분해 증가 → 속도 증가, 밀도 소폭 증가	두께, 굴절률
저주파 파워 비율	증가	이온 충격 증가 → 압축 스트레스, 밀도 증가, H 감소, 하부 손상 증가	곡률(스트레스), FTIR, GOI
압력	증가	이온 에너지 감소 → 인장 쪽, step coverage 저하	스트레스, X-SEM
온도	증가	H 감소, 밀도 증가, 수축 감소	FTIR, WER
가스비(SiH ₄ /N ₂ O, SiH ₄ /NH ₃)	Si 증가	Si-rich → 굴절률 증가, 누설 증가, 트랩 증가	굴절률, 조성
전극 간격	감소	균일도 변화, 속도 증가	두께 맵
챔버 세정 주기	늘어남	벽 축적 → 파티클, 첫 웨이퍼 효과	파티클, 슬롯별 두께

LPCVD 배치 퍼니스의 변수는 온도(존별), 압력, 가스 유량·인젝터 위치, 보트 회전, 웨이퍼 간격이다. 존별 온도 0.5°C가 두께 1 2%에 해당하고, 가스가 에지에서 소모되며 센터로 가므로 센터가 얇아지는 경향을 압력·유량으로 상쇄한다. 100장 이상을 한 번에 처리하기 때문에 한 번의 이상이 로트 전체 fail로 이어지는 위험이 있다.

[면접]

“LPCVD와 PECVD 중 어느 쪽을 어디에 쓰나?”에는 “결론: 열 예산이 허용되고 막질·컨포멀리티가 우선이면 LPCVD, 저온이 필수이거나 스트레스를 조절해야 하면 PECVD입니다. LPCVD SiN은 700°C 이상에서 치밀하고 컨포멀해 스페이서·NAND 희생층·etch stop에 쓰고, PECVD SiN은 400°C 이하에서 응력을 -1 +1 GPa로 조절할 수 있어 패시베이션·스트레스 라이너에 씁니다. 배선 형성 후에는 450°C 상한 때문에 PECVD나 ALD만 가능합니다.”

3.3 ALD 사이클

1 사이클 = [전구체 펄스] -> [퍼지] -> [반응물 펄스] -> [퍼지]

Al₂O₃ 예 (TMA / H₂O):

- (1) TMA 펄스: 표면 $-OH + Al(CH_3)_3 \rightarrow$ 표면 $-O-Al(CH_3)_2 + CH_4$ (자기 제한: OH 소진되면 멈춤)
 (2) N₂/Ar 퍼지: 남은 TMA·CH₄ 제거 (안 하면 CVD 성분 발생 → 두께 폭주)
 (3) H₂O 펄스: $-Al(CH_3)_2 + 2H_2O \rightarrow -Al(OH)_2 + 2CH_4$ (표면 OH 재생)
 (4) 퍼지
 => 1 사이클당 약 0.1 nm (1 Å), 100 사이클 = 10 nm

ALD의 조건은 (1) 각 반쪽 반응이 자기 제한적일 것, (2) 전구체가 해당 온도에서 열분해되지 않을 것(ALD window 상한), (3) 반응이 충분히 빠를 것(하한), (4) 퍼지가 충분히 두 전구체가 기체 상에서 만나지 않을 것이다.

GPC (nm/cycle)
 ^
 | \\
 | \\
 | \\\ / ALD window \\
 | v (GPC 일정)
 | <- 저온: 응축(GPC 증가) 또는 반응 불충분(GPC 감소)
 +-----> 온도

변수	조절 방향	영향 받는 결과	모니터링 항목/계측
전구체 펄스 시간/분압	증가	포화 도달 → HAR 바닥까지 커버. 과다하면 비용·잔류	상/하 두께비(X-TEM), 포화 곡선
퍼지 시간	감소	CVD 성분 발생 → 두께 증가, 불순물 증가, 파티클	GPC 상승, 균일도 저하, 파티클
반응물(H ₂ O/O ₃ /O ₂ 플라즈마)	O ₃ /플라즈마로 강화	리간드 제거 향상 → C 감소·밀도 증가. 하부 금속 산화 위험	XPS C 함량, 누설, 하부 TiN 계면 TEM
온도	증가(window 내)	불순물 감소, 밀도 증가, 결정화 경향	FTIR, XRR, XRD
온도	window 초과	열분해로 CVD 성분, 컨포멀리티 저하	GPC 이상, 상/하 두께비
사이클 수	—	두께	엘립소미터, XRR
도핑/라미네이트 비율(ZAZ)	Al 층 삽입 위치·수	결정화 억제, 누설 감소, k 저하	k, J-V, XRD
기판 전처리	강화	잠복기 단축, 초기 막 연속성	초기 두께 선형성, 핀홀
챔버 벽 코팅 상태	누적	전구체 소모·파티클, 첫 웨이퍼 효과	두께 트렌드, 파티클

[핵심]

ALD의 세 약속: “두께는 사이클 수에 비례, 어디든 같은 두께, 온도 window 안에서 재현”. 이 셋이 깨지는 조건(퍼지 부족, window 이탈, 표면 상태 불일치, HAR 바닥 미포화)이 곧 ALD 불량률의 원인 목록이다.

3.4 고종횡비 ALD의 실제

HAR 홀 바닥까지 포화하려면 전구체가 확산으로 바닥에 도달해 모든 사이트를 채울 시간이 필요하다. 필요 노출량(분압 × 시간)은 종횡비의 제곱에 대략 비례한다(Knudsen 확산). 종횡비 10:1에서 0.1초 펄스로 충분하면 100:1에서는 10초 이상이 된다. 그래서 HAR ALD는 처리량이 매우 낮고, 이를 극복하기 위해 (1) 전구체 분압 상승, (2) 다중 웨이퍼 배치 ALD 퍼니스, (3) 공간 분할 ALD(웨이퍼가 전구체 존과 반응물 존을 회전하며 지나감)를 쓴다.

포화가 불충분하면 상부는 목표 두께, 하부는 얇아진다. DRAM 커패시터에서 홀 하부 유전체가 0.3 nm 얇아지면 그 부위 누설이 수 배 된다(터널링은 두께에 지수적). 즉 유전체 하부 두께 부족은 Cs 증가가 아니라 retention 불량으로 나타난다.

포화 부족 시: 포화 충분 시:
 +--+ +--+ +--+ +--+

###	###	5.0 nm	###	###	5.0 nm
###	###		###	###	
#	#	4.5 nm	###	###	5.0 nm
#	#		###	###	
#	#	4.0 nm	###	###	5.0 nm
+---+-----+---+ +---+-----+---+					
-> 하부 누설 증가, retention tail					

3.5 DRAM 커패시터 유전체: ZAZ

DRAM 커패시터 유전체는 $\text{ZrO}_2/\text{Al}_2\text{O}_3/\text{ZrO}_2$ 라미네이트(ZAZ)가 주류다.

- ZrO_2 : 정방정상(tetragonal)에서 k 약 35 40. 단사정상(monoclinic)은 k 약 20. 결정화 조건이 k를 결정한다. 밴드갭 약 5.8 eV로 누설 억제 여지 있음.
- Al_2O_3 : k 약 8 9로 낮지만 밴드갭 약 8.8 eV로 크고 비정질이라 누설을 막고 ZrO_2 결정립계를 끊는다. 얇게 (0.3 0.7 nm) 삽입.
- 총 두께 5 7 nm 수준, EOT(등가 산화막 두께) 0.5 0.7 nm 수준을 목표로 한다. 전구체는 Zr에 TEMAZr(테트라키스 에틸메틸아미노 지르코늄) 계열, Al에 TMA, 산화제는 O_3 가 대표적이다.
- 전극 TiN(하부·상부)은 $\text{TiCl}_4+\text{NH}_3$ ALD. Cl 잔류가 누설과 저항에 영향.

핵심 트레이드오프: ZrO_2 두께를 줄이면 C_s 는 오르지만 누설이 지수적으로 오른다. Al_2O_3 를 두껍게 넣으면 누설은 줄지만 k가 떨어져 C_s 가 준다. 결정화 어닐 온도가 높으면 k가 오르지만 결정립계 누설과 TiN 계면 반응이 생긴다.

ZAZ 변수	방향	C_s	누설(J)	결과 특성
ZrO_2 총 두께	-0.3 nm	+5% 안팎	수 배 증가	retention tail 증가
Al_2O_3 두께	+0.2 nm	-3 5%	감소	센싱 마진 감소, retention 개선
O_3 농도/시간	증가	소폭 변화	감소(C 불순물 감소)	하부 TiN 산화 시 계면층 → C_s 감소
결정화 어닐 온도	증가	증가(tetragonal 비율)	결정립계 경로로 증가 가능	최적점 존재
HAR 하부 포화	부족	하부 두께 얇아 국부 C_s 증가	하부 국부 누설 급증	특정 셀 retention fail

[면접]

“DRAM 커패시터 유전체를 왜 ZAZ 구조로 만드나?”에는 “결론: 높은 k와 낮은 누설을 동시에 얻기 위해서입니다. ZrO_2 는 정방정상에서 k가 35 40으로 높지만 결정립계를 통해 누설이 흐르고, Al_2O_3 는 k는 9로 낮지만 밴드갭이 8.8 eV로 크고 비정질이라서 누설 장벽이 됩니다. Al_2O_3 를 0.5 nm 안팎으로 얇게 끼워 ZrO_2 결정립계를 끊으면 k 손실은 작고 누설은 크게 줄입니다. 두께 5 7 nm에서 EOT 0.5 0.7 nm 수준을 만듭니다.”

3.6 NAND ONO와 채널 폴리

3D NAND 채널 홀 내부에는 바깥부터 안쪽으로 블로킹 산화막(SiO_2 또는 Al_2O_3 포함), 전하 트랩 질화막(SiN), 터널 산화막(SiO_2 또는 ONO 밴드 엔지니어링), 채널 폴리Si, 코어 산화막이 순서대로 들어간다. 모두 100:1 홀에 ALD/LPCVD로 컨포멀하게 깔린다.

층	두께(대략)	증착	역할	두께 shift 시 영향
블로킹 산화막	6 10 nm	ALD SiO_2 , Al_2O_3	게이트에서 전하 역주입 방지	얇으면 프로그램 시 게이트 주입 → 포화, erase 저하
전하 트랩 질화막	5 8 nm	ALD/LPCVD SiN	전하 저장	얇으면 저장 용량· V_t 윈도우 감소, 트랩 밀도 변동 → V_t 산포
터널 산화막	3 5 nm	ALD SiO_2 , 질화 처리	터널링 경로	얇으면 P/E 빠르지만 retention 저하, 두꺼우면 P/E 느림
채널 폴리Si	5 10 nm	LPCVD a-Si → 결정화	전류 경로	결정립 크기·경계 밀도 → 셀 전류, 산포

층	두께(대략)	증착	역할	두께 shift 시 영향
코어 산화막	홀 채움	ALD/유동성	지지	void 시 후속 열처리 문제

전하 트랩 질화막의 트랩 밀도는 조성(Si/N 비율, Si-rich일수록 트랩 많음)과 H 함량, 증착 온도로 조절된다. 트랩 밀도가 높으면 V_t 원도우가 크지만 얇은 트랩이 늘어 retention이 나빠진다. 층별로 질화막 두께가 다르면(홀 CD 차이 + 포화 차이) WL별 V_t 산포가 된다.

채널 폴리Si는 비정질 Si를 LPCVD로 깔고 어닐로 결정화한다. 결정립계가 채널 전류를 산란시켜 셀 전류가 낮아지고 산포가 커진다. 결정립을 크게 하기 위해 금속 유도 결정화, 레이저 어닐, 두께·어닐 조건 최적화가 연구된다. 채널 폴리 두께가 얇으면 결정립계 영향이 더 크고 전류가 줄어든다.

[심화]

NAND에서 “위 층 셀과 아래 층 셀의 특성이 다르다”는 문제는 식각(홀 CD)과 증착(ONO 두께·조성 포화)의 굵이다. 홀이 좁은 하부는 곡률 효과로 전계가 크고, 동시에 ALD 포화가 부족하면 터널 산화막이 얇아 프로그램이 더 빨라진다. 둘을 분리하려면 X-TEM으로 층별 각 막 두께를 따로 재고, 전기적으로는 프로그램 속도(터널 산화막 민감)와 erase 포화(블로킹 산화막 민감)를 나눠 본다.

3.7 텅스텐 CVD/ALD

W은 콘택 플러그, DRAM 비트라인·게이트 일부, NAND 워드라인(replacement gate)에 쓰인다. WF_6 전구체를 SiH_4 , B_2H_6 , H_2 로 환원한다.

- 핵생성층(nucleation): WF_6 + B_2H_6 (또는 SiH_4) ALD로 수 nm. TiN 배리어 위에서 W 핵을 만든다. 이 층은 비저항이 높고(bulk의 2~3배) F가 많다.
- 벌크 W: WF_6 + H_2 CVD로 빠르게 채움. 결정립이 커 비저항 낮음.
- 문제: WF_6 의 F가 TiN 배리어를 뚫고 하부 Ti/Si와 반응하면 “화산(volcano)” 결함이나 접합 손상이 생긴다. 배리어 TiN이 얇거나 핀홀이 있으면 위험.
- NAND replacement gate: 질화막 희생층을 인산으로 제거한 수평 공간(높이 20~30 nm, 깊이 수백 nm μm)에 TiN 배리어 + W를 측면에서 채운다. 입구가 먼저 막히면 내부 void가 생겨 WL 저항이 커진다. F-free W 전구체(WCl_5 등)와 저저항 대안 금속(Mo, Ru)이 연구·적용된다.

W 변수	방향	영향
핵생성층 두께	증가	저항 증가(고저항 층), F 증가. 감소하면 벌크 성장 불연속·void
B_2H_6 vs SiH_4	B_2H_6	결정립 크고 저저항, 그러나 B 확산
벌크 온도	증가	결정립 증가 → 비저항 감소, 스트레스 변화
WF_6 분압	증가	속도 증가, F 침투 위험
배리어 TiN 두께	감소	플러그 저항 감소, F 침투·화산 위험 증가

[예시]

콘택 플러그 CD 30 nm에서 TiN 배리어 3 nm + W 핵생성층 2 nm를 넣으면 실제 저저항 W 폭은 20 nm다. 배리어를 2 nm로 줄이면 W 폭이 22 nm로 늘어 플러그 저항이 약 15~20% 낮아지지만, F 침투 마진이 줄어 화산 결함 위험이 커진다. 저항과 신뢰성의 전형적 트레이드오프다.

3.8 폴리Si, SiN, SiO₂

막	대표 공정	핵심 변수	메모리 용도	주요 관리 항목
폴리Si (도핑/비도핑)	LPCVD SiH_4 580~650°C, in-situ 도핑(PH_3 , B_2H_6)	온도(결정립), 도핑 농도, 두께	게이트, NAND 채널, 커패시터 전극(구형), 플러그	결정립 크기(거칠기), 도펀트 활성화도, 시트 저항
a-Si	LPCVD 500~550°C	온도	채널 전구체, 하드마스크	결정화 후 결정립

막	대표 공정	핵심 변수	메모리 용도	주요 관리 항목
SiN (LPCVD)	DCS+NH ₃ 700 800°C	온도, 가스비(Si/N)	스페이서, etch stop, 하드마스크, NAND 희생층·트랩층	스트레스(+1 GPa 인장), 습식 식각율, H 함량
SiN (PECVD)	SiH ₄ +NH ₃ /N ₂ 300 400°C	파워, 주파수, 압력	패시베이션, 스트레스 라이너	스트레스, H, 밀도
SiN (ALD)	DCS/HCDS + NH ₃ 플라즈마	온도, 플라즈마	컨포멀 스페이서, HAR 라이너	컨포멀리티, 습식 식각율
SiO ₂ (TEOS LPCVD/PECVD)	TEOS + O ₂ /O ₃	온도, O ₃ 농도	ILD, 캡필, 몰드	밀도, 수축, 스트레스
SiO ₂ (ALD)	아미노실란 + O ₃ /O ₂ 플라즈마	온도, 산화제	터널·블로킹 산화막, 라이너, 스페이서	두께 균일도, 계면 품질
HTO	DCS + N ₂ O 800°C	온도	게이트 인터폴리 산화막	품질, 열 예산
열산화막	건식/습식 산화 800 1000°C	온도, 시간, 분위기	게이트 산화막, STI 라이너	두께, 계면 상태(증착이 아닌 성장)

SiN의 습식 식각율(WER, 예: 100:1 DHF에서 nm/min)은 막 밀도의 지표다. 같은 두께의 스페이서라도 WER이 2배면 후속 세정에서 2배 깎여 게이트-컨택 거리가 달라지고, 결과적으로 기생 커패시턴스와 단락 마진이 바뀐다.

3.9 TiN, 배리어, 시드, 라이너

막	공정	역할	핵심 이슈
TiN (ALD, TiCl ₄ +NH ₃)	400 500°C	커패시터 전극, 게이트 금속, W 배리어	CI 잔류(저항·누설), 결정립·거칠기, 산화 민감
TiN (PVD)	실온 300°C	컨택 배리어(페리), 하드마스크	step coverage
Ti (PVD/CVD)	—	컨택 접착·실리사이드 형성	두께에 따른 TiSi ₂ 형성, 접합 소모
TaN/Ta (PVD, ALD)	—	Cu 배리어	두께 최소화 vs Cu 확산
Ru, Co (ALD/CVD)	—	Cu 라이너·시드, 차세대 배선	핵생성, 접착
Cu 시드 (PVD)	—	전기도금 시드	HAR 불연속 → 도금 void
SiO ₂ /SiN 라이너	ALD	STI·트렌치 계면 보호, 확산 방지	두께 균일도, 계면 트랩

배리어의 목적은 확산 방지(F, Cu, O)와 접착이다. 두께우면 안전하지만 도전체 유효 단면이 줄어 저항이 오른다. 30 nm 이하 플러그에서는 배리어 두께 1 nm가 저항 5~10%에 해당한다.

[예시]

ALD TiN(TiCl₄+NH₃)의 CI 잔류는 증착 온도에 강하게 의존한다. 대략 400°C에서 수 at%, 500°C에서 1 at% 이하로 줄어든다. 그러나 커패시터 상부 전극 TiN을 500°C 이상에서 올리면 하부 ZAZ 유전체가 추가 결정화·상변화를 겪을 수 있어, 온도는 CI 잔류와 유전체 안정성 사이에서 정한다. CI이 많으면 전극 비저항이 오르고 유전체 계면으로 확산해 누설 경로가 된다. **[주의]** “배리어를 얇게 하면 저항이 좋아진다”는 방향은 맞지만, 배리어 두께는 연속막 임계 두께(ALD TiN 약 1.5~2 nm) 아래로 내려가면 핀홀이 급증한다. 저항 이득이 선형인 데 비해 핀홀에 의한 F/Cu 침투 위험은 임계 두께 근처에서 급격히 커지므로, 배리어 축소는 반드시 신뢰성(화산, 접합 누설, 확산) 평가와 함께 진행한다.

3.10 에피택시

- SEG(Selective Epitaxial Growth): 절연막(산화막·질화막)이 노출된 상태에서 Si 위에만 단결정을 키운다. DCS/SiH₄ + HCl(선택성 확보) + H₂. HCl이 절연막 위 핵을 식각해 제거한다.
- DRAM/페리에서 용도: 상승 소스/드레인(raised S/D), SiGe 채널(pMOS 이동도), 3D DRAM Si/SiGe 초격자 적층(수십 층, 각 층 두께 ±1 nm 이내).
- 결함: 적층 결함(stacking fault), 전위, 패킷, 선택성 상실(절연막 위 핵 발생 → 브리지), 로딩(오픈 면적에 따른 두께 차이).

- 3D DRAM 적층 에피는 층 두께 균일도(수직 방향으로 수십 층 걸쳐 ± 1 nm), Ge 조성 균일도, 계면 급준성이 층별 셀 특성 산포를 결정한다.

3.11 선택적 증착과 갭필

- 선택적 증착(Area-Selective Deposition): 금속 위에만(예: Co, W) 또는 유전체 위에만 막을 올려 정렬 오차 없는 컨택·캡을 만든다. 억제제(inhibitor, SAM 또는 소분자)로 원치 않는 표면의 핵생성을 막고, 주기적으로 원치 않는 핵을 제거하는 식각 스텝을 섞는다. 선택성 상실(핵 발생)이 주 문제.
- 갭필 기술 비교:

기술	원리	장점	단점
HDP-CVD	증착 + 스퍼터 동시	overhang 제거, 치밀	HAR 한계(약 5:1), 코너 클리핑 손상
SACVD (O ₃ -TEOS)	표면 반응 제한, 컨포멀	좋은 갭필	표면 의존성, seam
Flowable CVD	액상처럼 흘러 채움	seam·void 없음, HAR 가능	큐어 수축, 밀도 낮음, 잔류 N/H
ALD 갭필	컨포멀 적층	균일	중앙에 seam, 느림
Dep-etch-dep	증착 후 입구 식각 반복	HAR 가능	처리량, 식각 손상
스핀온(SOD/SOG)	액체 코팅 후 큐어	완전 채움	수축·크랙, 밀도
전기도금(Cu)	바닥에서부터 성장(bottom-up 첨가제)	void 없는 Cu 배선	시드 필요, 첨가제 관리

seam은 양측벽에서 자란 막이 중앙에서 만난 접합선이다. 밀도가 낮아 후속 습식 세정에서 파여 홈(trench)이 되고, 거기에 금속이 채워지면 단락 경로가 된다. 대책은 flowable, 어닐로 seam 치밀화, seam 위치를 후속 식각 영향이 없는 곳으로 옮기기다.

4. 결함·불량 유형

4.1 구조적 결함

결함명	현상	발생 원인	검출/분석 방법	대책
Void (갭필)	트렌치·홀 내부 빈 공간	입구 overhang으로 먼저 막힘, 질량 수송 제한, 중형비 과다	X-SEM/TEM, 후속 CMP 후 표면 홀, 전기적 오픈·고저항	ALD/flowable/dep-etch-dep, 프로파일 개선(약간 taper), HDP
Seam	중앙 접합선, 습식 후 홀	양측벽 성장의 만남	TEM, 습식 후 SEM, 단락 TEG	flowable, 어닐 치밀화, 세정 조건 완화
Keyhole (W 플러그)	플러그 중앙 상부 빈 구멍	핵생성층 불균일, 입구 막힘	X-SEM, 플러그 저항 증가, CMP 후 오픈	핵생성층 최적화, 리세스 후 재충진
Overhang	개구부 입구 두께 과다	PVD/PECVD 방향성, 질량 수송 제한	X-SEM	이온화 PVD, 리스퍼터, ALD
상/하 두께 차(HAR ALD)	홀 하부 두께 부족	전구체 포화 부족, 퍼지 부족에 의한 CVD 성분 상부 편중	X-TEM 상/하 비교, 하부 누설	펄스 시간 증가, 분압 증가, 공간 분할 ALD
Pinhole	얇은 막 국부 관통	핵생성 불연속, 파티클, 기판 오염	습식 데코레이션 후 SEM, 누설 TEG, Cu/전해액 테스트	표면 전처리, 두께 증가, 잠복기 제어
Peeling / Delamination	막이 벗겨짐	접착 불량(계면 오염, 산화), 스트레스 과다, 열팽창 불일치	육안/광학, 테이프 테스트, 4점 굽힘	계면 세정·플라즈마 처리, 접착층, 스트레스 저감
Crack	막에 균열	인장 스트레스 × 두께 임계 초과, 열충격	광학 검사, SEM	두께 분할, 스트레스 조정, 압축막 교대

결함명	현상	발생 원인	검출/분석 방법	대책
Blister / Bubble	막 아래 기포	하부막 아웃개싱(H, N, 수분), 계면 가스 포획	광학, X-SEM	사전 탈기(degas), 큐어 조건
Hillock / Whisker	금속 표면 돌기	압축 스트레스 완화(Al, Sn)	SEM	합금 첨가(Cu in Al), 온도 관리
거칠기(Roughness)	표면 굴곡 큼	결정립 성장, 섬 성장, 두께 증가	AFM, TEM	저온, 비정질화, 얇은 핵생성층

4.2 물성·조성 결함

결함명	현상	발생 원인	검출/분석 방법	대책
두께 non-uniformity	WIW/WTW/센터-에지 편차	가스 분포, 온도 분포, 챔버 시즈닝, 로딩	엘립소미터 49점 이상 맵, XRR	샤워헤드·히터 존 튜닝, 시즈닝 표준화, 챔버 매칭
첫 웨이퍼 효과	로트 첫 장 두께·막질 이탈	챔버 벽 온도·코팅 미평형	슬롯별 두께 트렌드	웜업/시즈닝 웨이퍼, 유휴 시간 관리
불순물(C, H, Cl, F)	막 내 잔류 원소	리간드 미제거, 저온, 퍼지 부족	SIMS, XPS, FTIR(Si-H, N-H 피크)	온도 상승, 산화제 강화(O ₃ , 플라즈마), 어닐
저밀도 막	WER 증가, 수분 흡수, k 저하	저온, 이온 충격 부족, 불순물	XRR, WER, FTIR(Si-OH)	온도·플라즈마 조정, 후속 어닐/UV 큐어
스트레스 shift	웨이퍼 bow 변화, 소자 특성 변화	온도·파워·가스비 변동, 챔버 상태	곡률 측정, 오버레이 잔차	레시피 SPC, 응력 상쇄 설계
결정상 이상	유전체 k 저하, 금속 저항 증가	어닐 온도·두께·하부막 템플레이트 변화	XRD, TEM, k 측정	어닐 최적화, 시드층
조성 shift	Si/N 비, Zr/Al 비, Ge 조성 이탈	전구체 유량·온도·분압 변동, 전구체 앰플 잔량	XPS, RBS, 라만(SiGe)	MFC 교정, 앰플 관리, 조성 SPC
도펀트 활성화 부족(폴리)	시트 저항 증가	도핑 농도·활성화 어닐 부족, 결정립계 편식	4점 프로브 Rs, SIMS	도핑 증가, 어닐 조정
계면층 형성	하부 전극/기판 산화	강한 산화제(O ₃)가 TiN/Si 산화	TEM, EOT 증가, Cs 감소	초기 사이클 약한 산화제, 보호층
하부막 손상	플라즈마 증착 시 하부막 손상	이온·UV	소자 특성(Vt, GOI)	원격 플라즈마, 저파워 초기 스텝

4.3 파티클·오염

결함명	현상	발생 원인	검출/분석 방법	대책
기상 핵생성 파티클	표면 랜덤 파티클, 후속 패턴 결함	전구체·반응물이 기체 상에서 만남(퍼지 부족), 과포화	파티클 검사, SEM/EDX	퍼지 증가, 분압 감소, 온도 조정
챔버 벽 박리 파티클	플레이크 형태 대형 파티클	벽 코팅 두께 임계 초과, 열 사이클	파티클 트렌드(세정 주기 상관)	정기 세정(in-situ NF ₃ /ClF ₃ , 습식), 코팅 관리
백사이드 증착	웨이퍼 뒷면 막, 척킹·포커스 문제	에지/백사이드 가스 침투	백사이드 검사	에지 퍼지 가스, 척 설계
금속 오염	Fe, Cu, Ni 등 전이	전구체 순도, 챔버 부품, 배기 역류	TXRF, VPD-ICPMS, 접합 누설·retention	순도 관리, 부품 재질, 배기 관리
아웃개싱 오염	후속 공정 중 막에서 가스 방출	저밀도 막, 수분 흡수, 유기 잔류	TDS, 후속 막 blister	큐어, 탈기, 대기 노출 시간 관리(Q-time)

4.4 후속 공정과의 상호작용에서 드러나는 결함

증착 직후에는 정상이지만 후속 열처리·세정·CMP에서 드러나는 결함이 많다. PE는 “결함이 보인 공정”과 “결함을 만든 공정”을 구분해야 한다.

드러나는 시점	현상	실제 원인(증착)	판별 방법
후속 어닐	blister, 막 벗겨짐	저밀도 막의 H-N 아웃개싱, 계면 수분	TDS, FTIR Si-H 양, 어닐 전후 비교
후속 어닐	두께 수축, 크랙	flowable/스핀온 막 큐어 부족	어닐 전후 두께·굴절률
후속 습식 세정	seam 흠, 막 국부 소실	저밀도 seam, 저밀도 막 WER 증가	세정 전후 SEM, WER 모니터
CMP	디싱·스크래치, keyhole 노출	W keyhole, 막 경도 편차	CMP 후 SEM, 저항 TEG
후속 증착	접착 불량, 핵생성 지연	표면 오염(대기 노출, 탄소), Q-time 초과	XPS 표면 C, 잠복기 변화
후속 식각	식각 속도·프로파일 변동	막 밀도·조성 shift	WER, 굴절률 트렌드
최종 전기 테스트	누설·Vt shift	계면층, 불순물, 플라즈마 증착 손상	TEM 계면, C-V 트랩 밀도

Q-time(대기 시간) 관리: 증착 전 표면이 대기에 노출되면 자연 산화막(Si 위 1~2 nm)과 탄소 오염이 생겨 핵생성과 계면이 달라진다. 특히 HF 세정 후 ALD, 배리어 후 W, 에피 전 Si 표면은 Q-time 수 시간 이내로 제한하는 것이 일반적이다.

[트러블슈팅]

ALD TiN 상부 전극 증착 후 커패시터 누설이 로트 전체에서 2배 증가했다. 파티클·두께 정상. XPS에서 TiN Cl 함량이 정상 대비 1.5배. 원인은 NH₃ 공급 라인 히터 고장으로 NH₃ 반응성이 낮아져 TiCl₄ 리간드 제거가 부족했던 것. Cl이 유전체 계면으로 확산해 누설 경로가 되었다. 히터 수리 후 정상. 재발 방지로 라인 온도 FDC 항목 추가.

5. 공정 변수 ↔ 소자/제품 특성 상관관계

5.1 DRAM

증착 항목	변수 shift	구조/물성 변화	전기적 특성 변화	수율/신뢰성 영향
ZAZ ZrO ₂ 두께	-0.3 nm	EOT 감소	Cs +5% 안팎, 누설 수배 증가	센싱 마진 개선 vs retention tail 악화
ZAZ Al ₂ O ₃ 두께	+0.2 nm	EOT 증가	Cs -3~5%, 누설 감소	센싱 마진 감소
ZAZ HAR 하부 포화	부족	하부 유전체 얇음	하부 국부 누설 급증	특정 셀 retention fail, tail bit
ZrO ₂ 결정화	부족(비정질/단사정)	k 저하	Cs -10~20%	tRCD/센싱 fail
TiN 전극 Cl	증가	계면 결함, 저항 증가	누설 증가, 전극 저항 → tWR 열화	retention, 속도
TiN 전극 두께(하부)	증가	홀 내부 공간 감소 → 유전체·상부 전극 공간 부족	Cs 감소, 상부 전극 void	오픈성 fail
커패시터 지지대 SiN 스트레스	변동	전극 leaning	인접 전극 브리지	2-bit fail
물드 산화막 밀도	저하	식각 속도 변화, 습식 제거 시 잔류	CD·프로파일 변동	Cs 산포
게이트 산화막/고유전체(페리)	두께 +0.1 nm	EOT 증가	Vt +10~20 mV, Ion 감소	속도 빈 하락
게이트 금속 TiN 두께/일함수	변동	일함수 변화	Vt shift 수십 mV	Vt 산포

증착 항목	변수 shift	구조/물성 변화	전기적 특성 변화	수율/신뢰성 영향
BCAT 게이트 산화막	두께 부족·품질 저하	전계 증가	GIDL 증가, 게이트 누설	retention 열화
비트라인 W 두께/저항	두께 -10%	RC 증가	tRCD·tRP 열화	속도 fail
스페이스 SiN(비트라인)	k 증가/두께 증가	BL-SNC 기생 커패시턴스 증가	센싱 노이즈·속도	마진 감소
컨택 W 핵생성층	두께 증가	고저항 층 비율 증가	Rc 증가	tWR 열화
컨택 W void/keyhole	발생	플러그 단면 감소	Rc 증가 또는 오픈	single bit fail
ILD 스트레스	변동	웨이퍼 bow	오버레이 잔차 증가, 트랜지스터 이동도 변동	리소 수율, 특성 산포

[예시]

DRAM 셀 커패시터에서 Cs 25 fF, 목표 유전체 EOT 0.6 nm라고 하자. ZrO₂ 총 두께가 0.3 nm 얇아지면 EOT는 약 0.55 nm로 8% 감소해 Cs가 27 fF로 오른다. 좋은 것처럼 보이지만 누설 전류는 두께에 지수적으로 의존해 3.5배 늘 수 있다. retention 64 ms 규격에서 tail 비트가 급증하고, 리페어로 감당이 안 되면 수율 하락이다. 즉 “얇으면 좋은 게 아니라 얇을수록 retention에 지수적으로 불리하다.”

5.2 NAND

증착 항목	변수 shift	구조/물성 변화	전기적 특성 변화	수율/신뢰성 영향
터널 산화막 두께	-0.3 nm	터널링 확률 증가	P/E 속도 향상, retention 저하(전하 누출)	데이터 보존 fail
터널 산화막 품질(트랩)	트랩 증가	SILC(응력 유발 누설) 증가	retention-endurance 저하, RTN 증가	신뢰성 fail
트랩 질화막 두께	-0.5 nm	저장 전하량 감소	Vt 윈도우 축소	TLC/QLC 레벨 마진 감소
트랩 질화막 조성(Si-rich)	Si 증가	트랩 밀도 증가, 얇은 트랩 증가	윈도우 증가, retention 저하	트레이드오프
트랩 질화막 층별 포화	하부 부족	하부 층 질화막 얇음	하부 WL Vt 윈도우 감소, 산포	층별 보정 부담
블로킹 산화막 두께	-0.5 nm	게이트 주입 증가	erase 포화, 프로그램 시 역주입	erase fail
블로킹 Al ₂ O ₃ 결정성	변동	k·누설 변화	커플링비 변화 → P/E 속도	층별 산포
채널 폴리 두께	-1 nm	결정립계 비율 증가	셀 전류 감소, 산포 증가	읽기 속도·마진
채널 폴리 결정립	작아짐	산란 증가	셀 전류 -10 30%	스트링 전류 부족 fail
코어 산화막 void	발생	후속 열처리 시 채널 변형	셀 특성 이상	스트링 fail
WL W 충전 (replacement gate)	void, 핵생성 불량	WL 저항 증가·불균일	WL RC delay 증가, 프로그램 펄스 왜곡	속도, 층별 산포
WL TiN 배리어 두께	증가	W 공간 감소	WL 저항 증가	속도
ON 스택 층 두께 편차	±1 nm	WL 간 거리·게이트 길이 변화	층별 Vt·간섭 차이	층별 산포
ON 스택 스트레스 누적	변동	웨이퍼 bow, 다이 변형	오버레이 잔차(덱 정렬), 채널 홀 tilting	덱 미스얼라인 fail
슬릿 갭필	void, seam	인접 블록 간 절연 약화	블록 간 누설	블록 fail
페리 CMOS 게이트 스택	두께·일함수	Vt	페이지 버퍼 산포	읽기 마진

[심화]

NAND 트랩 질화막의 “�은 트랩 vs 깊은 트랩” 구분이 retention을 설명한다. 얕은 트랩(전도대 아래 약 1 eV 이내)에 잡힌 전자는 열적으로 쉽게 빠져나와 초기 Vt 저하(fast charge loss)를 만들고, 깊은 트랩 전자는 오래 남는다. Si-rich 질화막은 트랩 밀도가 높아 윈도우는 크지만 얕은 트랩 비율도 늘어 retention이 나빠진다. 그래서 조성은 윈도우와 retention 사이 최적점에서 결정되고, 조성 SPC(XPS N/Si 비)가 신뢰성 관리 항목이 된다.

5.3 변수 → 특성 요약 흐름

ALD 하부 포화 부족 -----> 홀 하부 유전체 얇음 -----> 국부 누설 -----> retention tail (DRAM)
-----> 하부 WL P/E 빠름 (NAND)

퍼지 부족 / window 초과 --> CVD 성분, 두께 폭주 --> Cs/Vt 산포, 파티클

산화제 과강 -----> 하부 TiN/Si 산화 -----> 계면층 -> EOT 증가, Cs 감소

리간드 잔류 (Cl, C) -----> 트랩, 저항 -----> 누설 증가, RC 증가

W 핵생성층 두께 증가 -----> 고저항 비율 증가 -----> Rc 증가 -> tWR 열화

입구 overhang -----> void/keyhole/seam -----> 오픈, 고저항, 단락(seam 홈)

스트레스 변동 -----> bow, 이동도 변화 -----> 오버레이 fail, Ion 산포, 전극 leaning

5.4 전기 시그니처에서 증착 원인을 좁히는 규칙

전기 시그니처	공간 분포	우선 의심 증착 원인
Cs 소폭 증가 + 누설 증가 + retention tail	랜덤	HAR 유전체 하부 포화 부족
Cs 감소 + 누설 감소	웨이퍼 전면	유전체 두께 증가 또는 계면층(전극 산화) 형성
Cs 감소 + 누설 증가	전면	결정상 이상(k 저하) + 결정립계 누설, 불순물
Rc 증가, 오픈 랜덤	랜덤	W void/keyhole, 핵생성층 두께, 배리어 두께
Rc 증가	센터 또는 에지	배리어·W 두께 반경 방향 편차
Vt shift 전면 균일	전면	게이트 산화막·고유전체 두께, 금속 일함수(TiN 조성·두께)
Ion 감소 + 오버레이 잔차 방사형	전면	스트레스 shift(bow)
NAND 하부 WL P/E 빠름	층 방향	터널 산화막 하부 얇음(포화) + 홀 CD 축소
NAND 하부 WL 저항 증가	층 방향	WL W void, 희생층 두께 부족
NAND Vt 윈도우 축소	전면	트랩 질화막 두께·조성
챔버별 특성 차이	챔버 ID 상관	챔버 매칭(두께·스트레스·조성 오프셋)
로트 첫 웨이퍼만 이상	슬롯 1	첫 웨이퍼 효과(챔버 미평형)

[면접]

“증착 공정 변수가 제품 특성에 미치는 영향을 예로 들어라”에는 NAND 터널 산화막을 든다. “터널 산화막이 0.3 nm 얇아지면 터널링 확률이 지수적으로 커져 프로그램·erase가 빨라지지만, 저장된 전하가 새는 속도도 함께 커져 retention이 나빠집니다. 층별로 ALD 포화가 다르면 하부 층만 얇아져 층별 Vt 산포가 생기고, 컨트롤러가 층별 보정을 해야 합니다. 그래서 두께 균일도를 층 방향까지 X-TEM으로 확인하고, 전기적으로는 프로그램 루프 수와 고온 retention을 층 인덱스별로 관리합니다.”

6. 트러블슈팅 케이스

6.1 케이스 1: DRAM 커패시터 하부 국부 누설에 의한 retention tail

증상

- 양산 DRAM에서 retention tail 비트(고온 retention 테스트에서 규격 미달 셀)가 특정 ALD 챔버를 거친 로트에서 2배 증가. 리페어 여유 초과로 수율 1.5% 하락.
- 평균 Cs는 오히려 1 2% 증가.

1차 데이터

- 웨이퍼 테스트: tail 비트 랜덤 분포, 특정 방위 없음. Cs 평균 소폭 증가, 누설 TEG 중앙값 1.8배.
- 인라인 엘립소미터(블랭킷 모니터 웨이퍼): 유전체 두께 정상.
- 챔버 이력: 문제 챔버의 Zr 전구체 앰플 잔량 20% 이하 구간.

가설

1. Zr 전구체 앰플 잔량 저하로 전구체 분압이 떨어져 HAR 홀 하부 포화 부족 → 하부 유전체 얇음.
2. O₃ 농도 저하로 C 불순물 증가 → 벌크 누설.
3. TiN 하부 전극 거칠기 증가 → 국부 전계 집중.
4. 지지대 습식 제거 후 잔류물이 유전체 하부에 끼어 계면 결함.

검증

- 블랭킷 두께가 정상인데 Cs가 증가한 점은 “평지는 정상, 홀 내부는 얇다”를 시사 → 가설 1 우선.
- 문제 로트 셀 X-TEM: 홀 상부 유전체 5.2 nm, 하부 4.6 nm(정상 로트 상부 5.2 / 하부 5.1). 하부 0.5 nm 부족 확인.
- 가설 2: XPS C 함량 정상 → 기각. 가설 3: TEM에서 TiN 거칠기 차이 없음 → 기각. 가설 4: 계면 이물 없음 → 기각.
- 앰플 교체 후 동일 레시피: 하부 두께 5.0 nm 회복, 누설 TEG 정상.

근본 원인

- Zr 전구체 앰플 잔량 저하로 증기 공급량이 떨어져 펄스당 전구체 노출량이 부족, HAR 홀 하부 포화 미달. 하부 유전체 0.5 nm 부족이 국부 누설을 수 배 키워 retention tail 발생. 블랭킷 모니터는 평지라 포착 불가.

조치

- 앰플 교체 기준을 잔량 30%로 상향. 앰플 잔량에 따라 펄스 시간을 자동 보정하는 로직 도입.
- 영향 로트: 강화 스크린(고온 retention) 후 등급 하향 출하.

재발 방지

- 인라인 모니터에 HAR 패턴 웨이퍼 X-TEM 상/하 두께비 주간 샘플링 추가.
- 전구체 라인 압력·앰플 온도·펄스 중 챔버 압력 파형을 FDC로 감시(공급량 대리 지표).
- “블랭킷 두께 정상 + Cs 증가 + 누설 증가” 조합을 HAR 포화 부족 시그니처로 룰 등록.

[아이디어]

홀 하부 포화를 인라인으로 직접 보는 계측이 없다. 대안으로 (1) 상부 전극 증착 전 홀 내부 두께에 민감한 OCD 모델 파라미터 개발, (2) 셀 어레이 일부에 ALD 포화 민감 TEG(중형비가 더 큰 모니터 홀)를 두어 전기적으로 포화 여유를 감시, (3) 사이클 중 반응 부산물(CH₄, HCl) 배기 농도의 포화 곡선을 실시간 분석해 포화 시점을 챔버가 스스로 판정하는 방식이 검토 대상이다.

6.2 케이스 2: NAND WL 저항 증가와 층별 프로그램 속도 산포

증상

- 3D NAND에서 하부 덱 특정 WL 구간(하부 20 40층)의 프로그램 시간이 상부 대비 15% 길고, 블록 간 산포도 큼. 동일 WL 위치에서 WL 저항 TEG가 30% 높음.

1차 데이터

- 전기: WL 저항 TEG 하부 구간 증가, 프로그램 펄스 상승 시간 지연(RC 증가 시그니처).
- 공정: replacement gate W 충전 후 X-SEM에서 하부 WL 내부에 길쭉한 void. 상부 WL은 완전 충전.
- 인산 질화막 제거 후 계측: 하부 WL 리세스 공간 높이가 상부보다 2 nm 좁음(ON 스택 증착 시 하부 질화막이 얇게 증착된 결과).

가설

1. 하부 WL 공간이 좁아 TiN 배리어 + W 핵생성층 후 남는 공간이 부족, 입구 먼저 막혀 void.

2. W 핵생성층 두께가 하부에서 두꺼움(가스 도달 순서).
3. 인산 제거 불완전으로 질화막 잔류가 공간을 줄임.
4. 슬릿 프로파일 하부 CD 축소로 W 전구체 공급 제한.

검증

- 가설 3: TEM/EDX에서 잔류 질화막 없음 → 기각.
- 가설 4: 슬릿 하부 CD 정상 범위 → 부분 기여 가능하나 주 원인 아님.
- 가설 1: ON 스택 증착 로그에서 하부 질화막 층 두께가 목표 28 nm 대비 26 nm(퍼니스 하부 존 온도 편차). 공간 2 nm 감소는 $\text{TiN } 3 \text{ nm} \times 2 + \text{핵생성 } 2 \text{ nm} \times 2 = 10 \text{ nm}$ 소모 후 W 벌크 공간이 18 → 16 nm로 11% 감소. 입구 closure 시뮬레이션과 일치.
- 가설 2: 핵생성층 두께 X-TEM 상/하 차이 0.3 nm로 미미.
- 스플릿: TiN 배리어 3 → 2 nm, 핵생성층 2 → 1.5 nm 적용 시 void 소멸, WL 저항 정상화.

근본 원인

- ON 스택 LPCVD 퍼니스 하부 존 온도 편차로 하부 질화막(희생층) 두께가 2 nm 얇게 증착되어 replacement gate 공간이 축소. 배리어·핵생성층 소모 후 W 벌크 공간이 부족해 입구가 먼저 막혀 void 발생. WL 저항 증가로 RC delay가 커져 하부 WL 프로그램 속도 저하.

조치

- 퍼니스 하부 존 온도 보정, 층별 두께 SPC 강화($\pm 0.5 \text{ nm}$).
- WL 금속 스택: TiN 2 nm + 핵생성층 1.5 nm로 축소(F 침투 마진은 F-free 전구체 병행 평가).

재발 방지

- ON 스택 증착 후 층별 두께를 X-TEM으로 주기 검증(엘립소미터는 총 두께만 보므로 층별 편차를 놓침).
- WL 저항 TEG를 층 구간별(상/중/하)로 분리해 웨이퍼 테스트 자동 리포트에 추가.
- 프로그램 시간 층별 프로파일을 WL 저항·홀 CD와 함께 상관 분석하는 대시보드 운영.

6.3 케이스 3: 웨이퍼 bow 급증에 의한 리소 오버레이 fail과 Ion shift

증상

- DRAM 페리 ILD PECVD 산화막 증착 후 다음 리소 공정에서 오버레이 잔차가 규격 초과(에지에서 방사형 패턴). 동시에 페리 nMOS Ion이 로트 평균 대비 3% 감소.

1차 데이터

- 웨이퍼 bow 측정: 정상 -30 μm 대비 문제 로트 -90 μm (압축 방향 증가).
- 막 스트레스(모니터 웨이퍼): 정상 -150 MPa 대비 -350 MPa.
- 두께·굴절률·FTIR: 두께 정상, 굴절률 소폭 증가(밀도 증가), Si-H 피크 감소.
- 챔버 이력: RF 매칭 부품 교체 후 첫 로트.

가설

1. RF 매칭 교체 후 실제 인가 파워(특히 저주파 성분) 증가로 이온 충격 증가 → 압축 스트레스 증가.
2. 압력 저하(스로틀 밸브 이상)로 이온 에너지 증가.
3. 가스비($\text{SiH}_4/\text{N}_2\text{O}$) 변동.
4. 히터 온도 저하.

검증

- 가설 3: MFC 로그 정상, 굴절률 변화는 밀도 증가로 설명 가능 → 조성 shift 아님.
- 가설 4: 히터 온도 로그 정상 → 기각.
- 가설 2: 압력 로그 정상 → 기각.
- 가설 1: 매칭 교체 후 반사 파워가 줄어 실효 파워가 설정 대비 12% 증가한 것으로 확인(이전에는 반사 손실로 실효 파워가 낮았음). 저주파 실효 파워 증가가 이온 충격을 키워 막이 치밀·압축화.
- 페리 nMOS Ion 감소는 압축 응력이 채널에 전달되어 전자 이동도가 감소한 것과 부호·크기가 일치(압축 -200 MPa 추가 시 nMOS 이동도 수 % 감소는 통상 범위).

근본 원인

- RF 매칭 부품 교체로 실효 인가 파워가 증가해 PECVD 산화막 압축 스트레스가 200 MPa 이상 증가. 웨이퍼 bow 급증으로 리소 척킹 후 잔류 변형이 오버레이 잔차로 나타나고, 압축 응력이 페리 nMOS 채널 이동도를 낮춤.

조치

- 실효 파워 기준으로 레시피 재교정(설정 파워를 낮춰 스트레스 -150 MPa 복원).
- 영향 로트: 오버레이 보정 모델에 bow 기반 보정 적용 후 재노광 가능 로트는 재작업.

재발 방지

- 스트레스(bow) 모니터를 로트별 필수 항목으로 격상(기존 주 1회).
- RF 부품 교체 후 “실효 파워 = 설정 - 반사” 교정 절차 표준화.
- 리소 오버레이 잔차 방사형 패턴 발생 시 직전 증착 공정 bow 데이터 자동 조회 룰.

6.4 케이스 4: 콘택 플러그 W 화산(volcano) 결함

증상

- DRAM 페리 콘택에서 랜덤 오픈/고저항 fail 증가. 결함 검사에서 콘택 위치에 분화구 모양 돌기 관찰.

1차 데이터

- 결함 검사 SEM: 콘택 상부에 W이 부풀어 터진 형상. EDX에서 Ti-F, Si-F 검출.
- TiN 배리어 두께 인라인: 목표 3 nm 대비 2.5 nm(ALD 사이클 수 설정 오류로 확인).

가설 → 검증 → 원인

- WF₆의 F가 얇아진 TiN 배리어(핀홀 증가)를 뚫고 하부 Ti와 반응해 TiF_x를 형성, 부피 팽창으로 W이 터짐. 배리어를 3 nm로 복원하고 W 핵생성 초기에 B₂H₆ 프리소크(pre-soak)를 추가해 F 노출을 줄인 뒤 결함 소멸.

재발 방지

- 레시피 변경 승인 절차에서 사이클 수 이중 확인. 배리어 두께 SPC 하한 강화. F-free W 전구체 평가.

7. 응용·심화(최신 이슈)

7.1 커패시터 유전체의 다음 단계

- ZAZ의 한계: EOT 0.5 nm 아래로 가면 물리적 두께가 4 nm 이하가 되어 누설이 급증한다. 대안은 k가 더 높은 물질이다.
- 후보: HfO₂-ZrO₂ 고용체(강유전/반강유전 상 이용), TiO₂ 루타일(k 80 이상, 밴드갭 작아 누설 큼), SrTiO₃(k 100 이상, 결정 성장 온도·전극 문제), 계면 엔지니어링(전극 일함수 높은 Ru, RuO₂로 쇼트키 장벽 증가).
- 전극: TiN에서 일함수 높은 금속(Ru, Ir, Pt 계열)이나 도전성 산화물로 바꾸면 같은 유전체에서 누설이 줄어 두께를 더 줄일 수 있다. 다만 HAR ALD 가능성과 비용이 문제다.

7.2 3D DRAM을 위한 Si/SiGe 에피 적층

3D DRAM은 Si/SiGe 교대 에피를 수십 층 쌓고 SiGe를 선택 제거해 Si 채널을 수평으로 남긴다. 증착 과제는 (1) 층 두께 균일도(수직 방향 수십 층, ±1 nm), (2) Ge 조성(20~30%)의 층별 일정성, (3) 적층 두께 증가에 따른 응력과 전위(Ge 격자 불일치 4%), (4) 계면 급준성(Ge 확산 억제, 저온 성장)이다. 층 두께 1 nm 차이는 곧 셀 트랜지스터 채널 두께 차이이며 V_t 수십 mV 산포로 나타난다.

7.3 NAND 300nm 이상의 증착 이슈

- ON 스택 층 두께 10 μm 이상. 스트레스 누적을 산화막(압축)과 질화막(인장)으로 상쇄하되, 웨이퍼 bow 100 μm 이하 유지. 다이 내 국부 응력 차이가 채널 홀 tilting과 텍 오버레이에 영향.
- 층 두께 축소: 층당 ON 두께 50 nm 이하로 줄이면 WL 간 간섭과 게이트 길이 감소로 셀 특성이 어려워진다. 두께 균일도 요구는 더 엄격해진다(±0.3 nm).

- WL 금속: W 대신 Mo(저저항, F-free 전구체 MoO_2Cl_2 계열, 배리어 불필요 가능)가 검토·적용된다. 얇은 WL 공간에서 배리어를 없애면 유효 도전체 두께가 늘어 저항이 크게 준다.
- 채널: 폴리Si 대신 산화물 반도체(IGZO)나 단결정화 채널이 장기 연구 주제다. 셀 전류 한계 극복이 목적.

7.4 원자층 공정의 진화

- PEALD(플라즈마 ALD): 저온에서 리간드 제거 강화, 밀도 향상. 다만 HAR 하부에서 라디칼 재결합으로 컨포멀리티가 열 ALD보다 나쁠 수 있다.
- 공간 분할 ALD: 웨이퍼가 전구체 존과 반응물 존을 회전 통과. 퍼지 시간 절약으로 처리량 5~10배. 존 간 분리 불량 시 CVD 성분.
- 배치 ALD 퍼니스: 100장 이상 동시 ALD. HAR 포화에 긴 펄스를 써도 처리량 확보. NAND ONO-DRAM ZAZ 양산에 실제 사용.
- ALD 도핑: 라미네이트 비율로 조성을 원자층 단위로 설계(ZAZ, HfZrO 조성비).
- 선택적 ALD: 억제제 + 주기적 식각으로 정렬 오차 없는 캡·스페이서.

7.5 HBM과 증착

- TSV 라이너 산화막(ALD/SACVD)과 배리어(TaN/Ta 또는 ALD TiN)가 깊이 50~100 μm 비아 측벽에 연속으로 깔려야 한다. Bosch 식각 스켈럽 위 배리어 불연속은 Cu 확산·누설 원인.
- Cu 시드 PVD의 HAR step coverage 한계로 비아 하부 시드가 불연속이 되면 도금 void가 생긴다. 이온화 PVD, ALD Ru 시드가 대응.
- 하이브리드 본딩(Cu-Cu 직접 접합)에서는 Cu 패드 표면 거칠기·산화막과 주변 유전체(SiCN) 표면 상태가 접합 강도·전기 접촉을 결정한다. 증착막의 표면 평탄도·조성이 본딩 수율에 직결된다.
- 적층 다이의 열 저항: 다이 사이 층의 열전도가 낮으면 HBM 온도 상승 → DRAM retention 열화. 열 전도성 겹필 소재가 연구된다.

7.6 저저항 배선 재료

DRAM 비트라인·페리 배선과 NAND WL의 RC delay가 속도를 제한한다. W(비저항 벌크 5.3 $\mu\Omega\text{-cm}$, 박막에서는 10 이상)에서 Mo, Ru, Co로 전환이 진행 중이다. 얇은 선폭에서는 전자 평균 자유 행로(W 약 15 nm, Cu 40 nm)보다 선폭이 작아지면 표면·결정립계 산란으로 비저항이 급증하므로, 평균 자유 행로가 짧은 금속(Ru, Mo)이 유리하다. 배리어 없이 쓸 수 있는 금속이면 유효 단면이 늘어 추가 이득이다.

7.7 증착 공정의 APC와 가상 계측

- 피드백: 엘립소미터 두께 → 다음 로트 시간/사이클 수 조정.
- 챔버 매칭: 다챔버 장비에서 챔버 간 두께·스트레스·조성 차이를 레시피 오프셋으로 보정.
- 가상 계측(VM): 챔버 센서(압력 파형, RF 임피던스, 배기 가스 농도, 히터 전력)로 두께·막질을 예측해 전수 관리. 특히 HAR 포화 여부는 직접 계측이 어려워 VM 의존도가 높다.
- 전구체 관리: 앰플 잔량·온도·라인 압력이 공급량을 좌우하므로 소모품 수명 기반 예지보전이 필수.

7.8 PE가 증착 개선을 요청하는 방식

- 전기 시그니처와 공간 분포를 먼저 정리한다(5.4 표). “블랭킷 정상”이라는 증착 팀의 답이 나올 것을 예상하고 패턴 웨이퍼 X-TEM 데이터를 준비한다.
- 챔버·소모품 이력(전구체 앰플, 세정 주기, RF 부품 교체)과 fail 로트의 시간 상관을 제시한다.
- 요구는 상충 조건을 명시한다. 예: “홀 하부 유전체 두께 +0.4 nm, 상부 두께 증가 없이”, “WL 저항 -20%, F 침투 마진 유지”.
- 후속 공정과의 상호작용(열 예산, 세정 WER, CMP)을 함께 검토해 “증착만 바꾸면 다른 데서 터지는” 상황을 막는다.

[아이디어]

증착 팀과 PE 사이의 공통 언어로 “전기 등가 두께 맵”을 제안할 수 있다. 셀 어레이 TEG에서 Cs-누설-Rc를 웨이퍼 사이트별로 뽑아 유전체 유효 두께-플러그 유효 단면으로 환산해 맵으로 만들면, 증착 팀의 두께 맵과 직접 겹쳐 볼 수 있어 원인 지목이 빨라진다. **[면접]** “ALD의 장단점과 메모리에서 왜 필수인가?”에는 “결론: 원자층 단위 두께 제어와 완벽한 컨포멀리티가 장점이고, 느린 속도와 전구체 비용-리간드 잔류가 단점입니다. 자기 제한 반응이라 사이클 수로 두께를 0.1 nm 단위로 정하고, 표면 어디든 포화만 되면 같은 두께가 되므로 증황비 100:1에도 균일하게 깔립니다. DRAM 커패시터 ZAZ 5 nm를 50:1 홀 안에 ±1%로 깔거나, NAND 채널 홀 안에 ONO를 층별로 균일하게 넣는 것은 ALD 외에 방법이 없습니다. 대신 사이클당 1 Å 수준이어서 배치 퍼니스나 공간 분할 ALD로 처리량을 보완합니다.”

8. 셀프 체크 질문

8.1 개념 (5)

1. CVD와 ALD의 근본적 차이는 무엇인가?

- 답: 결론은 반응의 자기 제한성이다. CVD는 전구체와 반응물이 동시에 공급되어 반응이 연속적으로 일어나므로 두께가 시간에 비례하고 가스 도달량에 따라 두께가 달라진다. ALD는 전구체와 반응물을 시간으로 분리해 각 반쪽 반응이 표면 사이트가 소진되면 스스로 멈추므로, 사이클 수에 비례하고 어디든 같은 두께가 된다. 예로 TMA/H₂O Al₂O₃는 사이클당 약 0.1 nm이며, 100:1 홀에서도 포화만 되면 상하 두께가 같다.

1. Step coverage가 나쁘면 어떤 결함이 생기고, 어떤 증착 방식이 좋은가?

- 답: 입구 overhang으로 개구부가 먼저 막혀 void-keyhole-seam이 생기고, 측벽·바닥 막이 얇아 배리어 불연속이나 누설 경로가 된다. PVD가 가장 나쁘고(방향성), PECVD 보통, LPCVD 좋음, ALD가 가장 좋다. 표면 반응 제한 영역에서 증착할수록 좋아진다. 예로 콘택 배리어 TiN을 PVD로 하면 바닥 두께가 상부의 20~30%지만 ALD로 하면 95% 이상이다.

1. 막 스트레스는 왜 생기며 소자에 어떤 영향을 주는가?

- 답: 증착 온도와 사용 온도 차에서 오는 열응력과, 원자가 채워진 정도·이온 충격에서 오는 고유 응력이 합쳐진다. 영향은 웨이퍼 bow(리소 오버레이·척킹), 크랙·peeling, 채널 응력에 의한 이동도 변화(nMOS는 인장이 유리, 압축은 불리), HAR 구조 leaning이다. 예로 PECVD SiN은 조건에 따라 -1 ~ +1 GPa로 조절되며, NAND ON 스택은 산화막과 질화막 응력 부호를 반대로 해 상쇄한다.

1. 핵생성 잠복기(incubation)가 무엇이고 왜 문제가 되는가?

- 답: 기판 표면에 반응기가 부족해 초기 수 수십 사이클 동안 성장이 지연되는 현상이다. 기판 상태에 따라 잠복기가 다르며 같은 사이클 수에서 최종 두께가 달라지고, 초기 막이 불연속(섬)이라 얇은 막에서 핀홀과 거칠기가 생긴다. 예로 H-종단 Si와 OH가 풍부한 화학 산화막 위에서 Al₂O₃ 50 사이클 두께가 1 nm 차이 날 수 있어, ALD 전 표면 전처리를 통일한다.

1. ALD window란 무엇인가?

- 답: 자기 제한 반응이 유지되어 GPC가 일정한 온도 범위다. 하한 아래에서는 반응이 불충분하거나 전구체가 응축하고, 상한 위에서는 전구체가 열분해되어 CVD 성분이 생겨 두께가 폭주하고 컨포멀리티가 깨진다. 예로 TMA/H₂O Al₂O₃는 대략 150~300°C가 window다. 양산에서는 window 중앙에서 운전해 온도 편차에 둔감하게 만든다.

8.2 응용 (5)

1. 블랭킷 모니터 두께는 정상인데 셀 Cs가 소폭 오르고 누설이 늘었다. 무엇을 의심하는가?

- 답: HAR 홀 하부 ALD 포화 부족을 의심한다. 평지 두께는 정상이지만 홀 하부가 얇아져 국부 Cs가 오르고 누설이 지속적으로 늘다. 원인 후보는 전구체 앰플 잔량 저하, 펄스 시간 부족, 라인 온도 이상이다. 검증은 셀 X-TEM 상/하 두께 비교와 전구체 공급 지표(챔버 압력 파형) 확인이며, 대책은 펄스 시간·분압 보정과 앰플 관리다.

1. NAND 하부 WL 프로그램이 느리고 WL 저항 TEG가 높다. 증착 관점에서 원인을 나열하라.

- 답: replacement gate W 충전 void, TiN 배리어·W 핵생성층이 두꺼워 W 벌크 공간 축소, 하부 희생 질화막 두께 부족으로 WL 공간 자체가 작음, 슬릿 하부 CD 축소로 전구체 공급 제한이다. 검증은 X-SEM/TEM으로 하부 WL 단면 확인, ON 스택 층별 두께 확인, 스플릿(배리어 두께 축소)이다. 대책은 배리어·핵생성층 축소, 층 두께 SPC, F-free 또는 Mo 전환이다.
- 1. PECVD 산화막 증착 후 리소 오버레이가 방사형으로 틀어졌다. 무엇을 먼저 확인하는가?
- 답: 웨이퍼 bow와 막 스트레스를 먼저 본다. 방사형 오버레이 잔차는 웨이퍼 힘의 전형적 시그니처다. 원인은 RF 실효 파워·압력·가스비 변동에 의한 스트레스 shift이며, 특히 RF 부품 교체 직후를 의심한다. 검증은 곡률 측정과 굴절률·FTIR로 밀도 변화 확인, 챔버 로그 비교다. 대책은 실효 파워 기준 레시피 재교정과 bow 로트별 모니터링다.
- 1. 콘택 플러그 W에서 화산 결함이 나왔다. 원인과 대책은?
- 답: WF₆의 F가 얇거나 핀홀이 있는 TiN 배리어를 뚫고 하부 Ti/Si와 반응해 TiF_x 부피 팽창으로 W이 터진 것이다. 원인은 배리어 두께 부족, 배리어 불연속, WF₆ 노출 과다다. 대책은 배리어 두께 복원, B₂H₆/SiH₄ 프리소크로 초기 F 노출 저감, F-free W 전구체 검토다. 검출은 결함 검사 SEM과 EDX의 F 검출이다.
- 1. ZAZ에서 Al₂O₃ 층을 0.2 nm 두껍게 하면 어떤 트레이드오프가 생기는가?
- 답: 누설은 감소해 retention이 좋아지지만, Al₂O₃의 k가 9로 낮아 EOT가 늘어 Cs가 3~5% 감소한다. Cs 감소는 센싱 마진·tRCD에 불리하다. 또 Al₂O₃가 ZrO₂ 결정화를 억제하므로 위치와 두께에 따라 ZrO₂ 정방정상 비율도 바뀐다. 최적점은 Cs 규격과 retention tail 비율을 동시에 만족하는 지점에서 DOE로 정한다.

8.3 심화 (5)

1. HAR ALD에서 필요한 전구체 노출량이 중형비에 따라 어떻게 변하며, 처리량은 어떻게 확보하는가?
- 답: Knudsen 확산 영역에서 바닥 도달에 필요한 노출량(분압 × 시간)은 중형비의 제곱에 대략 비례한다. 10:1에서 0.1초면 100:1에서는 10초 수준이 되어 단일 웨이퍼 ALD로는 처리량이 불가능하다. 대응은 전구체 분압 상승, 100장 이상 배치 ALD 퍼니스, 공간 분할 ALD다. 배치 퍼니스는 긴 펄스를 써도 웨이퍼당 시간이 나뉘므로 NAND ONO·DRAM ZAZ 양산에 실제로 쓰인다.
1. PEALD가 열 ALD보다 HAR 컨포멀리티에서 불리할 수 있는 이유는?
- 답: 플라즈마 라디칼은 홀 벽과 충돌하며 재결합해 소멸하므로 깊은 곳까지 도달하는 플렉스가 급감한다. 반면 열 ALD의 분자성 반응물(H₂O, O₃)은 재결합 없이 확산한다. 따라서 PEALD는 상부는 포화되고 하부는 리간드 제거가 불충분해 조성·밀도가 층 방향으로 달라질 수 있다. 저온·저불순물 이점을 살리려면 라디칼 수명이 긴 조건이나 열 ALD와의 하이브리드를 쓴다.
1. NAND WL 금속을 W에서 Mo로 바꾸는 이유를 물성 관점에서 설명하라.
- 답: 얇은 WL 공간(20~30 nm)에서는 W의 전자 평균 자유 행로(약 15 nm)보다 두께가 작아 표면·결정립계 산란으로 비저항이 급증한다. Mo는 평균 자유 행로가 짧아 얇은 막에서 비저항 증가가 덜하고, F-free 전구체(MoO₂Cl₂ 계열)를 써서 F 침투 문제가 없으며 배리어를 얇게 하거나 없앨 수 있어 유효 도전체 두께가 늘어난다. 결과는 WL RC delay 감소와 층별 산포 개선이다.
1. 3D DRAM Si/SiGe 적층 에피에서 PE가 관리할 핵심 지표는?
- 답: 층별 Si 두께 균일도(±1 nm), Ge 조성 일정성(라만·XRD), 계면 급준성(SIMS·TEM), 적층 결함·전위 밀도, 웨이퍼 bow다. Si 층 두께는 셀 트랜지스터 채널 두께이므로 1 nm 차이가 V_t 수십 mV 산포로 나타나고, Ge 조성은 후속 선택 식각 선택비를 결정해 층별 리세스 편차로 이어진다. 전기적으로는 층별 셀 V_t-Ion 분포를 층 인덱스 대비로 관리한다.
1. 트랩 질화막 조성이 NAND 신뢰성에 미치는 영향을 트랩 에너지 관점에서 설명하라.
- 답: Si-rich 질화막은 트랩 밀도가 높아 V_t 윈도우가 커지지만 얇은 트랩 비율이 늘어 열적으로 전하가 쉽게 빠져 초기 fast charge loss와 retention 저하가 생긴다. N-rich에 가까우면 깊은 트랩 비율이 높아 retention은 좋지만 저장량이 줄어 TLC/QLC 레벨 마진이 감소한다. 조성은 XPS N/Si 비로 SPC 관리하고, 전기적으로는 프로그램 직후 V_t 감소 속도(초기 수 시간)와 고온 retention 분포로 판별한다.

9. 한 페이지 요약

항목	핵심
증착의 의미	두께 → 전기량 변환($C = \epsilon A/t$, $R = \rho L/Wt$). 두께 1% = 전기량 1%
방식 비교	PVD(방향성, 금속) / LPCVD(고온, 컨포멀) / PECVD(저온, 스트레스 조절) / ALD(자기 제한, HAR 필수) / Epi(단결정)
온도 영역	표면 반응 제한(저온, 균일, step coverage 좋음) vs 질량 수송 제한(고온, overhang)
Step coverage	측벽·바닥/상부 두께비. PVD 10 30%, LPCVD 90%+, ALD 95%+
ALD 3원칙	사이클 비례 두께, 어디든 같은 두께, window 내 재현. 깨지면 불량
ALD 불량 원인	퍼지 부족(CVD 성분), window 이탈, 표면 상태 불일치(잠복기), HAR 바닥 미포화
핵생성	잠복기 → 두께 오차·핀홀. 전처리로 표면 통일
막질 4요소	밀도(WER, XRR), 스트레스(bow), 불순물(SIMS/XPS), 결정성(XRD)
DRAM ZAZ	ZrO_2 (k 35 40, 정방정) + Al_2O_3 (누설 장벽). 두께 5 7 nm, EOT 0.5 0.7 nm. 얇으면 Cs 증가·누설 지수 증가
NAND ONO	블로킹/트랩 SiN/터널. 트랩 조성 = 윈도우 vs retention. 층별 포화 = 층별 산포
W	핵생성층(고저항) + 벌크. F 침투 → 화산. Mo/F-free 전환
갭필	overhang → void/seam/keyhole. HDP, flowable, ALD, dep-etch-dep
결함 → 전기	void/keyhole → 오픈·고저항, seam → 단락, 하부 포화 부족 → 국부 누설·retention, 스트레스 → bow·lon
계측	엘립소미터(두께), XRR(밀도), 곡률(스트레스), XPS/SIMS(조성), X-TEM(HAR 상/하), 전기 TEG
트러블슈팅 순서	전기 시그니처 → 블랭킷 vs 패턴 구분 → 챔버·소모품 이력 → X-TEM → 스플릿 → SPC/FDC 보강
최신	고k 차세대 유전체, 3D DRAM 에피 적층, 300단 ON 응력·Mo WL, 공간 분할/배치 ALD, HBM TSV 라이너·하이브리드 본딩

08. 이온주입과 활성화

1. 한눈에 보기

1.1 왜 PE에게 중요한가

- 이온주입(Ion Implantation)은 트랜지스터의 전기적 정체성(V_t , 접합 깊이, 저항, 누설)을 정하는 유일한 수단이다. 웰, 채널, 소스/드레인, 할로, 게이트 도핑 전부가 주입으로 만들어진다. 주입 dose 1% 오차는 V_t 수 mV, I_{off} 수 % 변화로 직결된다.
- DRAM 셀 트랜지스터(BCAT)의 retention은 접합 누설과 GIDL에 좌우되고, 이 둘은 접합 프로파일과 잔류 결함(EOR, End-Of-Range)에 의해 결정된다. 주입-어닐 조건이 retention tail 비트의 근원이다.
- 3D NAND의 셀은 폴리Si 채널이어서 셀 자체에는 주입이 제한적이지만, 페리 CMOS(페이지 버퍼, 차지 펌프, 고전압 트랜지스터)는 수십 종의 주입으로 만들어지고 이 산포가 읽기 마진-속도를 정한다.
- 주입 장비는 dose-에너지-각도-차지업 등에서 조용히 드리프트하고, 그 결과는 몇 주 뒤 웨이퍼 테스트에서 V_t 산포-대기 전류-retention으로 나타난다. PE는 이 시간 지연을 넘어 원인을 추적해야 한다.
- ASK/면접에서 "채널링과 대책", "TED가 무엇인가", "RTA와 spike anneal의 차이", "halo 주입의 목적", "주입 후 어닐이 부족하면 어떻게 되나"는 단골 문항이다.

1.2 핵심 키워드

용어	한 줄 정의
Dose	단위 면적당 주입된 이온 수(ions/cm ²). 예: V_t 조절 10 ¹² 10 ¹³ , S/D 10 ¹⁵ 수준
에너지(Energy)	이온 가속 에너지(keV). 깊이를 결정. 수백 eV 수 MeV
Projected range(R_p)	이온이 멈추는 평균 깊이
Straggle(ΔR_p)	깊이 분포의 표준편차. 측면 straggle은 게이트 아래 침투를 결정
Channeling	결정축-면 방향으로 입사한 이온이 충돌 없이 깊이 들어가는 현상. 꼬리(tail) 생성
Tilt / Twist	웨이퍼 법선 대비 입사각 / 웨이퍼 회전각. 채널링 억제-게이트 아래 침투 조절
Amorphization	주입 손상이 임계(약 10 ¹⁴ 10 ¹⁵ cm ⁻² 이상, 종에 따라)를 넘어 결정이 비정질화
PAI(Pre-Amorphization Implant)	Ge, Si 등을 먼저 주입해 비정질화하여 채널링을 없애는 주입
TED(Transient Enhanced Diffusion)	주입 손상(과잉 격자간 원자)이 어닐 초기 도펀트 확산을 수십 수천 배 가속하는 현상
EOR 결함	비정질/결정 경계 바로 아래에 남는 격자간 원자 집합체(dislocation loop 등)
RTA / Spike / Laser / Flash	급속 열처리 계열. 짧은 시간-고온으로 확산 최소화하며 활성화
SPE(Solid Phase Epitaxy)	비정질층이 저온(500 600°C)에서 결정으로 재성장하며 도펀트를 높은 비율로 활성화
활성화율	주입 도펀트 중 격자 위치에 들어가 캐리어를 내는 비율
Halo / Pocket	채널 양끝에 반대형 도핑을 넣어 단채널 효과(V_t roll-off)를 억제하는 주입
LDD / SDE	저농도 드레인 / 얇은 소스-드레인 확장. 핫캐리어-단채널 억제
R_s (시트 저항)	단위 면적 저항(Ω/sq). 활성화-접합 깊이의 종합 지표
SIMS / SRP	깊이별 화학 농도 / 깊이별 캐리어 농도(활성 농도) 프로파일

2. 기초

2.1 도핑이란 무엇인가

Si에 5족(P, As) 원자를 넣으면 전자가 남아 n형, 3족(B) 원자를 넣으면 정공이 생겨 p형이 된다. 도핑 농도가 캐리어 농도를 정하고 캐리어 농도가 저항·Vt·접합 특성을 정한다.

영역	대표 종	농도(대략, cm ⁻³)	목적
기판	B (p형)	10 ¹⁵	출발 웨이퍼
웰	B (p-well), P (n-well)	10 ¹⁷ 10 ¹⁸	트랜지스터 몸체, 격리
채널(Vt 조절)	B, BF ₂ , As, In	10 ¹⁷ 10 ¹⁸ (표면 근처)	Vt 설정
Halo/Pocket	B, In (nMOS), As, P (pMOS)	10 ¹⁸	단채널 억제
LDD/SDE	As, P (n), B, BF ₂ (p)	10 ¹⁹ 10 ²⁰	얇은 확장, 핫캐리어 억제
소스/드레인	As, P (n), B (p)	10 ²⁰ 10 ²¹	저저항 접촉
폴리 게이트	P, As, B	10 ²⁰	게이트 저항·일함수
격리(채널 스톱)	B	10 ¹⁷ 10 ¹⁸	STI 하부 누설 억제

이온주입이 열확산 도핑을 대체한 이유는 (1) dose를 전류 적분으로 정확히 제어(±1% 이내), (2) 에너지로 깊이 독립 제어, (3) 저온 공정(마스크로 포토레지스트 사용 가능), (4) 화학적 평형에 무관한 고농도 도입이다. 대가는 결정 손상과 그것을 고치는 어닐이 필수라는 점이다.

[핵심]

이온주입 = “도펀트를 원하는 깊이에 원하는 양 넣기” + “그 과정에서 부서진 결정을 어닐로 고치기”. 두 번 째가 첫 번째보다 어렵다. 어닐 중 확산과 잔류 결함이 최종 프로파일과 누설을 결정한다.

2.2 이온주입 장비 구성

[이온 소스] -> [추출/질량 분석 자석] -> [가속관] -> [스캔/빔 정형] -> [엔드 스테이션(웨이퍼)]
 BF₃, PH₃, 원하는 질량/전하만 에너지 결정 전자적 또는 tilt/twist,
 AsH₃, GeH₄ 통과 (B⁺, BF₂⁺, P⁺) (keV~MeV) 기계적 스캔 dose 적분(패러데이 컵),
 플라즈마 전자 샤워(차지업 중화)

- 이온 소스: 가스(BF₃, PH₃, AsH₃) 또는 고체를 플라즈마화. 필라멘트/RF/마이크로파 방식.
- 질량 분석 자석: 자기장에서 궤도 반경 $r \propto \sqrt{(m \cdot E)/(q \cdot B)}$. 원하는 질량-전하 비만 통과. 예: BF₃에서 B⁺(11), BF₂⁺(49) 중 선택. 질량 분해능이 나쁘면 이웃 질량(예: ³⁰Si⁺ 대신 ³¹P⁺, 또는 오염 원소)이 섞인다.
- 가속관: 전위 차로 에너지 결정. 다중 전하 이온(P²⁺)을 쓰면 같은 전압에서 2배 에너지.
- 감속(decel) 모드: 고에너지로 빔을 만들고 마지막에 감속해 저에너지 빔의 전류를 확보. 감속 전에 중성화된 입자는 감속되지 않아 “에너지 오염(energy contamination)”을 만든다.
- 엔드 스테이션: 웨이퍼 tilt(0~60°), twist(0~360°), 온도(상온, 고온 주입 400~500°C, 저온 -100°C 주입) 제어. 패러데이 컵으로 빔 전류를 적분해 dose 계산. 전자 샤워/플라즈마 플러드 건으로 웨이퍼 표면 양전하를 중화.

장비 종류	빔 전류	에너지	용도
고전류(High current)	수 수십 mA	0.2~80 keV	S/D, 폴리 도핑, 고dose(10 ¹⁵ 이상)
중전류(Medium current)	수 μA 수 mA	5~300 keV(다중 전하 시 더 높음)	Vt, halo, LDD, 웰 일부. tilt 자유도 큼
고에너지(High energy)	수 μA mA	300 keV 수 MeV	깊은 웰(retrograde well), 격리
초저에너지/플라즈마 도핑(PLAD)	매우 큼	수백 eV 수 keV	극천 접합, 3D 구조 컨포멀 도핑

2.3 이온이 멈추는 원리: 핵 정지와 전자 정지

이온은 Si 원자핵과의 탄성 충돌(핵 정지, nuclear stopping)과 전자 구름과의 비탄성 상호작용(전자 정지, electronic stopping)으로 에너지를 잃는다.

- 핵 정지: 저에너지·무거운 이온에서 우세. Si 원자를 격자에서 튕겨내어 손상을 만든다.
- 전자 정지: 고에너지·가벼운 이온에서 우세. 손상은 거의 만들지 않는다.
- B(질량 11)는 전자 정지 비율이 커 같은 에너지에서 깊이 들어가고 손상이 적다. As(75)는 핵 정지가 커 얇게 멈추고 손상이 크다.

종	질량	10 keV에서 R _p (대략)	30 keV에서 R _p	비정질화 임계 dose(상온, 대략)
B	11	35 40 nm	100 nm 안팎	매우 높음(10^{16} 이상, 상온에서는 거의 비정질화 안 됨)
BF ₂	49	B 등가 2.2 keV: 10 nm 안팎	B 등가 6.7 keV: 25 nm 안팎	10^{15} 안팎
P	31	15 nm 안팎	40 nm 안팎	10^{14}
As	75	10 nm 안팎	20 25 nm	10^{14} 안팎
Ge	73	10 nm 안팎	20 25 nm	10^{14} 안팎(PAI 용)
In	115	8 nm 안팎	15 20 nm	10^{14} 미만


BF₂⁺는 질량 49로 B보다 무거워 같은 가속 전압에서 B 원자가 받는 에너지가 11/49로 줄어든다. 즉 BF₂⁺ 10 keV는 B 약 2.2 keV와 같은 깊이를 만든다. 저에너지 빔은 공간 전하 때문에 전류를 확보하기 어려우므로, 무거운 분자 이온으로 실효 에너지를 낮추는 것이 얇은 p형 접합의 표준 기법이다. F가 함께 들어가는 부작용(F 클러스터, B 확산 억제 효과, 게이트 산화막 F 침투)이 있다.

2.4 프로파일: 가우시안, range, straggle

주입 직후(as-implanted) 프로파일은 1차로 가우시안이다.

$$N(x) = (\Phi / (\sqrt{2\pi} \cdot \Delta R_p)) \cdot \exp(-(x - R_p)^2 / (2 \cdot \Delta R_p^2))$$

- Φ : dose(cm^{-2}), R_p : projected range, ΔR_p : 깊이 straggle.
- 피크 농도 $N_{\text{peak}} \approx 0.4 \cdot \Phi / \Delta R_p$. 예: $\Phi = 10^{15} \text{ cm}^{-2}$, $\Delta R_p = 10 \text{ nm}$ (10^{-6} cm)이면 $N_{\text{peak}} \approx 4 \times 10^{20} \text{ cm}^{-3}$.
- 측면 straggle($\Delta R_{\perp}$)은 마스크 가장자리에서 도펀트가 옆으로 퍼지는 폭. 대략 깊이 straggle의 0.5 0.8배. 게이트 길이 30 nm에서 측면 straggle 5 nm는 유효 채널 길이 10 nm 감소를 뜻한다.



실제 프로파일은 가우시안에서 벗어난다. 가벼운 이온(B)은 깊은 쪽으로 비대칭(skewness)이고, 채널링 꼬리가 붙는다. 정밀 예측에는 Pearson IV 분포나 몬테카를로 시뮬레이션(SRIM, TCAD)을 쓴다.

2.5 채널링

Si는 결정이라 특정 방향(예: $\langle 100 \rangle$, $\langle 110 \rangle$ 축, $\{110\}$ 면)으로 보면 원자 사이에 빈 통로가 있다. 이 방향으로 입사한 이온은 충돌 없이 깊이 들어가 프로파일에 꼬리를 만든다. 꼬리는 접합 깊이를 예측보다 깊게 하고, 웨이퍼 간·로트 간 재현성을 나쁘게 한다(입사각 0.1° 차이에 민감).

대책:

- Tilt 7° 안팎으로 기울여 축 채널링 회피. 그러나 특정 tilt/twist 조합에서는 면 채널링이 생기므로 twist도 함께 정한다(예: tilt 7° , twist 22 30°).

- 4회 회전 주입(quad implant): twist를 90° 간격으로 4번 나눠 주입해 대칭성 확보. 게이트 그림자(shadowing) 효과도 균등화.
- 스크린 산화막(screen oxide, 5 20 nm): 표면 산화막에서 산란되어 방향이 흩어짐. 부작용은 산소 노크온(knock-on: O 원자가 Si로 밀려 들어감)과 dose 손실.
- PAI: Ge 등을 먼저 주입해 표면을 비정질화하면 결정 통로가 없어져 채널링이 사라진다. 대신 EOR 결함이 생긴다.

[예시]

30 nm 게이트 길이 nMOS에서 halo B 주입 시 tilt 25 30°를 준다. 게이트 아래로 도펀트를 밀어넣기 위해서다. 이때 게이트 높이 100 nm면 그림자 길이는 $100 \times \tan(30^\circ) \approx 58 \text{ nm}$ 로, 인접 게이트와 간격이 이보다 좁으면 한쪽 소스/드레인이 가려진다. 그래서 대칭이 필요한 소자는 twist를 180° 바꿔 2회, 또는 4회 나눠 주입한다.

2.6 손상과 비정질화

이온 하나가 멈추기까지 수백 수천 개의 Si 원자를 튕겨낸다. 튕겨난 원자(격자간 원자, interstitial)와 빈 자리(vacancy)가 프렌켈 쌍을 만든다. dose가 늘면 손상이 겹쳐 결정이 완전히 무너져 비정질(amorphous) 층이 된다.

- 비정질화 임계 dose는 종이 무거울수록, 온도가 낮을수록 낮다. As는 상온 10^{14} cm^{-2} 안팎, B는 상온에서는 거의 비정질화되지 않는다(자기 어닐링: 주입 중 생긴 손상이 상온에서도 일부 회복).
- 비정질층은 표면에서 시작해 깊이 방향으로 확장된다. 비정질/결정 경계(a/c interface) 아래에는 비정질화되지 않은 손상 영역이 남고, 여기에 과잉 격자간 원자가 몰려 있다.
- 비정질화의 장점: 채널링 소멸, SPE로 저온 고효율화, 접합 급준성. 단점: EOR 결함이 a/c 경계 아래에 남아 누설 원인.

[주의]

“손상은 무조건 나쁘다”가 아니다. 의도적 비정질화(PAI)는 채널링 제거와 고효율화를 위해 쓴다. 문제는 비정질층 아래 EOR 결함의 위치다. 이 위치가 접합 공핍층 안에 들어오면 누설, 밖에 있으면 무해하다. 그래서 PAI 에너지(비정질 깊이)와 접합 깊이의 상대 위치를 설계한다.

2.7 어닐의 역할: 손상 회복, 활성화, 확산

어닐(anneal)은 세 가지를 동시에 한다.

1. 손상 회복: 프렌켈 쌍 재결합, 비정질층 SPE 재결정(500 600°C에서 수 nm/min 수십 nm/min, 온도에 지수적).
2. 활성화: 도펀트가 격자 위치(substitutional site)에 들어가 이온화. 비정질층 SPE는 고농도에서도 높은 활성화율(고용 한계 초과 준안정 상태 가능). 비정질화되지 않은 영역은 고온이 필요.
3. 확산: 원치 않는 부작용. 특히 TED.

어닐 종류	온도	시간	특징	용도
퍼니스 어닐	600 1000°C	수십 분 시간	균일, 확산 큼	웰 드라이브인, 구세대
RTA(soak)	900 1100°C	수 초 수십 초	램프 50 250°C/s, 확산 제한	S/D 활성화(구세대 일부)
Spike anneal	1000 1100°C 피크	피크 체류 1초 이하, 램프 250°C/s 이상	확산 최소, 활성화 확보	현세대 S/D, SDE
밀리초 어닐(Flash, Laser)	1200 1350°C	0.1 10 ms	거의 무확산, 고용 한계 초과 활성화	USJ, 고농도 활성화
Laser melt	1400°C 이상(용융)	ns μ s	용융 재결정, 박스형 프로파일	특수, 3D 구조 국부 어닐
저온 SPE 어닐	500 650°C	수 분	확산 없음, 비정질층만 회복	열 예산 제한 후공정
마이크로파 어닐	400 600°C	수 분	선택적 가열 연구 단계	연구

Spike anneal이 RTA를 대체한 이유는 TED다. TED는 어닐 초기 수 초 이내에 과잉 격자간 원자가 도펀트(특히 B, P)를 밀어내며 확산을 수백 수천 배 가속한다. 총 열량을 줄이는 것이 아니라 “격자간 원자가 소멸하기 전에 고온을 지나 버리는” 전략이 spike다.

확산 계수 (실효)

$\wedge$
 $| \quad | \backslash \backslash$
 $| \quad | \backslash \backslash \quad \leftarrow$ TED: 어닐 초기 수 초, 과잉 interstitial 존재 구간
 $| \quad | \backslash \backslash$
 $| \quad | \backslash \backslash \quad \leftarrow$ 평형 확산 (Arrhenius)
 $+ \cdots | \cdots \cdots \cdots \rightarrow$ 어닐 시간
 θ

2.8 활성화율과 고용 한계

도펀트가 Si 격자에 들어갈 수 있는 최대 농도(고용 한계, solid solubility)는 온도에 따라 다르다. 대략 1000°C에서 B 약 2×10^{20} , P 약 10^{21} , As 약 $2 \times 10^{21} \text{ cm}^{-3}$ 수준이다. 이를 넘긴 도펀트는 클러스터나 석출물이 되어 캐리어를 내지 않고, 오히려 결함으로 작용한다.

- As는 고농도에서 As-vacancy 클러스터(As_4V 등)를 만들어 비활성화된다. 어닐 후 시간이 지나거나 후속 저온 열처리에서 추가 비활성화(deactivation)가 일어난다.
- B는 격자간 원자와 결합해 BIC(Boron-Interstitial Cluster)를 만들어 비활성화되고 TED에 얽힌다.
- 밀리초 어닐은 준안정 상태로 고용 한계를 넘는 활성화를 만들 수 있지만, 후속 열처리에서 되돌아간다(deactivation). 후속 공정 열 예산과 함께 설계해야 한다.

R_s (시트 저항) = $1 / (q \cdot \int \mu(x) \cdot N_{\text{active}}(x) dx)$. 활성 농도와 이동도의 곱이 적분이 R_s 를 결정한다. 접합이 얇고 활성화율이 낮으면 R_s 가 높다. 예: 접합 깊이 15 nm, 활성 농도 10^{20} cm^{-3} , 이동도 $50 \text{ cm}^2/\text{V}\cdot\text{s}$ 이면 $R_s \approx 1 / (1.6 \times 10^{-19} \times 50 \times 10^{20} \times 1.5 \times 10^{-6}) \approx 830 \text{ } \Omega/\text{sq}$. 목표가 $500 \text{ } \Omega/\text{sq}$ 라면 활성 농도나 깊이를 늘려야 한다.

2.9 접합과 누설의 기초

주입의 최종 산물은 pn 접합이다. 접합의 세 가지 전기 특성이 소자 성능을 정한다.

접합 특성	결정 요인	소자 영향
접합 깊이 x_j	에너지, 종, 어닐 확산	단채널 효과(얕을수록 유리), R_s (깊을수록 유리)
접합 급준성(abruptness)	채널링 고리, TED, 종의 확산 계수	급준할수록 유효 채널 길이 재현성, 접합 커패시턴스
접합 누설	공핍층 내 결함 밀도(SRH), 접합 농도(밴드 간 터널링, GIDL), 금속 오염	DRAM retention, 대기 전류

접합 누설의 세 메커니즘:

- SRH 생성: 공핍층 내 결함(깊은 준위)에서 열적으로 전자-정공 쌍이 생성된다. 온도 의존성이 크며(활성화 에너지 약 $E_g/2 \approx 0.55 \text{ } 0.7 \text{ eV}$), 결함 밀도에 비례한다. EOR 결함-금속 오염이 여기 관여한다. 85°C에서 25°C 대비 수십 배 증가.
- 밴드 간 터널링(BTBT): 고농도 접합(양쪽 모두 10^{18} 이상)에서 강한 전계로 전자가 밴드 사이를 터널링한다. 온도 의존성이 작고 전계(농도, 바이어스)에 지수적이다. halo-SN 접합 dose 과다가 여기 관여한다.
- GIDL: 게이트가 오프 상태에서 게이트-드레인 오버랩 영역의 표면 전계가 밴드 간 터널링을 일으킨다. 접합 농도, 게이트 산화막 두께, 게이트 오프 전압, 오버랩 길이가 변수다.

[예시]

DRAM 셀 커패시터 전하 약 $25 \text{ fF} \times 1 \text{ V} = 25 \text{ fC}$ 를 64 ms 동안 절반 이상 유지하려면 셀 누설이 대략 $0.1 \text{ } 0.2 \text{ fA}$ 이하여야 한다. 전자 수로는 초당 약 1000개 이하이다. 접합 하나에서 이 정도 누설을 만드는 것은 공핍층 내 결함 몇 개, 금속 원자 몇 개 수준이다. 그래서 셀 접합의 결함·오염 관리는 페리 소자와 다른 차원의 엄격함이 요구된다.

2.10 dose와 에너지 계산 감각


- Dose $\Phi = (I \cdot t) / (q \cdot A)$. 빔 전류 1 mA로 300 mm 웨이퍼(면적 약 707 cm²)를 10¹⁵ cm⁻² 주입하려면 $t = 10^{15} \times 1.6 \times 10^{-19} \times 707 / 10^{-3} \approx 113$ 초. 고전류 장비가 mA급인 이유다. Vt 조절 10¹² cm⁻²는 같은 전류로 0.1초라 오히려 제어가 어려워 μ A급 중전류 장비를 쓴다.
- 다중 전하: P²⁺를 200 keV로 가속하면 400 keV 에너지. 고에너지 웰 주입은 이렇게 얻는다. 단점은 빔 전류가 작고 전하 상태 분포가 소스 조건에 민감하다.
- 분자 이온: BF₂⁺(질량 49) 10 keV = B 원자 에너지 약 2.2 keV. 저에너지 빔 전류 한계를 피하는 방법. 마찬가지로 B₁₈H₂₂ 같은 클러스터 이온으로 초저에너지 B를 만드는 기술도 있다.
- 에너지와 깊이의 감각: 저에너지 영역에서 B는 약 3.5 4 nm/keV, As는 약 1 nm/keV 수준으로 R_p가 늘어난다(중·에너지 범위마다 다름). 즉 As 1 keV 오차는 접합 깊이 약 1 nm, Vt 조절 B 1 keV 오차는 피크 위치 약 4 nm 이동에 해당한다.

[면접]

“이온주입 후 어닐은 왜 필요하고, 왜 짧고 뜨겁게 하는가?”에는 “결론: 손상을 고치고 도펀트를 활성화해야 하는데, 오래 가열하면 도펀트가 퍼져 접합이 깊어지기 때문입니다. 특히 어닐 초기에는 주입 손상에서 나온 과잉 격자간 원자가 붕소·인 확산을 수백 배 가속하는 TED가 있어, 이 구간을 최소화하려면 250°C/s 이상으로 급속 승온해 1000°C 이상 피크를 1초 이내로 지나는 spike anneal이나 밀리초 레이저 어닐을 씁니다. 결과로 접합 깊이 15 20 nm 수준의 얇은 접합과 충분한 활성화를 동시에 얻습니다.”

3. 공정/기술 상세

3.1 트랜지스터 형성 순서와 주입 목록



주입	종/에너지/dose(예시 값)	tilt	목적	흔들리면
Retrograde p-well	B, 100 300 keV, 10 ¹³	0	깊은 곳 농도 높여 래치업·펀치스루 억제	웰 저항·래치업
n-well	P, 200 600 keV(다중 전하), 10 ¹³	0	pMOS 몸체	Vt(p), 접합 커패시턴스
채널 스톱	B, 20 50 keV, 10 ¹² 10 ¹³	0	STI 하부 격리	격리 누설
Vt 조절(n)	B 또는 BF ₂ , 5 20 keV, 10 ¹² 10 ¹³	0 7	nMOS Vt 설정	Vt 직접
Vt 조절(p)	As, 20 60 keV, 10 ¹² 10 ¹³	0 7	pMOS Vt 설정	Vt 직접
Halo(n)	B 또는 In, 10 40 keV, 10 ¹³	20 35, 4회	Vt roll-off 억제	단채널 Vt, I _{off}
Halo(p)	As 또는 P, 30 80 keV, 10 ¹³	20 35, 4회	동일	동일
SDE(n)	As, 1 5 keV, 10 ¹⁴ 10 ¹⁵	0 7	얇은 확장, Rs와 단채널 절충	Rs, DIBL
SDE(p)	B 0.3 1 keV 또는 BF ₂ 2 5 keV, 10 ¹⁴ 10 ¹⁵	0 7	동일	동일
S/D(n)	As 또는 P, 10 30 keV, 10 ¹⁵ 이상	0 7	저저항 접촉	Rs, 접합 깊이·누설
S/D(p)	B, 2 5 keV, 10 ¹⁵ 이상	0 7	동일	동일

주입	종/에너지/dose(예시 값)	tilt	목적	흔들리면
폴리 게이트	P/As/B, 10^{15} 10^{16}	0	게이트 저항, 폴리 공핍 억제	게이트 저항, EOT 증가
Co-implant(C, F, N)	C 5 10 keV 10^{14} 10^{15} 등	0	TED 억제, 확산 제어	접합 급준성
PAI	Ge, 10 40 keV, 10^{14} 10^{15}	0	비정질화	채널링, EOR 위치

3.2 핵심 공정 변수 표

변수	조절 방향	영향 받는 결과	모니터링 항목/계측
Dose	+1%	Vt 조절 주입: Vt 수 mV 변화. S/D: Rs -0.5 1%	Rs(4점 프로브), Thermo-Wave, Vt TEG
에너지	+1 keV(저에너지 영역)	R_p 수 nm 증가 → 접합 깊이 증가, Vt 조절 주입은 피크 위치 변화로 Vt 변화	SIMS, SRP, 접합 커패시턴스
종(species)	B → BF ₂	같은 전압에서 알게, F 부작용	SIMS(F 프로파일), 게이트 누설
Tilt	증가	게이트 아래 침투 증가(halo), 그림자 증가, 채널링 감소	단채널 Vt(L 의존), 대칭성(Ion 정/역방향)
Twist	변경	면 채널링 유무, 그림자 방향	SIMS 꼬리, 대칭성
웨이퍼 온도(주입 중)	저온(-100°C)	비정질화 촉진, 손상 밀도 증가, 채널링 감소	TEM 비정질 깊이, Rs
웨이퍼 온도	고온(400 500°C)	자기 어닐링으로 비정질화 억제, 결함 감소(3D/FinFET-SiGe에 유리)	TEM, 누설
빔 전류(dose rate)	증가	처리량 증가, 웨이퍼 가열, 손상 동역학 변화(비정질화 정도), 차지업 증가	웨이퍼 온도, 차지업 모니터
스크린 산화막 두께	증가	dose 손실(산화막에 갇힘), 산소 노크온, 채널링 감소	SIMS, Rs
차지업 중화(플러드 건)	부족	웨이퍼 표면 양전위 → 게이트 산화막 charging, 빔 편향(dose 균일도)	안테나 TEG, GOI, dose 맵
빔 각도 정밀도	±0.5° 이탈	채널링 꼬리 변동, 그림자 비대칭	각도 교정 웨이퍼, Vt 산포
어닐 피크 온도	+10°C(spike)	확산 증가(접합 +1 2 nm), 활성화 증가(Rs 감소)	Rs, SIMS, 파이로미터 교정
어닐 시간/램프 속도	램프 저하	TED 구간 증가 → 확산 증가	Rs, 접합 깊이
어닐 분위기	O ₂ 혼입	표면 산화-B 편석(dose 손실)	산화막 두께, SIMS
밀리초 어닐 에너지 밀도	증가	표면 온도 상승 → 활성화 증가, 슬립/패턴 의존 가열	패턴별 Rs, 슬립 검사

[핵심]

주입 변수의 1차 지표는 Rs(고dose)와 Thermo-Wave(저dose), 2차 지표는 SIMS 프로파일, 최종 지표는 TEG Vt/Ioff/Rs다. 세 단계가 모두 맞아야 "주입은 정상"이라 할 수 있다. Rs만 보고 넘어가면 각도·채널링 문제를 놓친다.

3.3 Vt 조절 주입과 채널 프로파일

$V_t = V_{FB} + 2\phi_F + Q_{dep} / C_{ox}$, 여기서 $Q_{dep} = \sqrt{(2 \cdot \epsilon_{Si} \cdot q \cdot N_A \cdot 2\phi_F)}$ (균일 도핑 근사).

- 채널 도핑 N_A 가 증가하면 Q_{dep} 가 증가해 V_t 가 오른다. 예: N_A $10^{17} \rightarrow 2 \times 10^{17} \text{ cm}^{-3}$ (C_{ox} 에 해당하는 EOT 2 nm)이면 V_t 는 대략 100 150 mV 상승.
- 실제로는 표면 근처만 도핑하므로 V_t 조절 주입은 "표면 dose"로 생각한다. 표면 dose 10^{12} cm^{-2} 가 V_t 수십 mV에 해당(C_{ox} 에 따라 다름). dose 1% 오차 → V_t 약 1 mV 이하이지만, dose 5%-에너지 shift·채널링 꼬리가 겹치면 수십 mV 산포가 된다.


- Retrograde 채널: 표면은 낮은 농도(이동도 확보), 아래는 높은 농도(편치스루 억제). In(무거워 확산 적음)을 쓰면 급준한 프로파일을 만들 수 있다.
- 채널 도핑 증가는 이동도 감소(불순물 산란), 접합 커패시턴스 증가, 접합 누설 증가, RDF(Random Dopant Fluctuation) 증가를 동반한다.

[심화]

RDF는 채널 안 도펀트 개수의 통계적 요동이다. 채널 면적 $30 \text{ nm} \times 30 \text{ nm}$, 공핍 깊이 20 nm , $N_A 10^{18} \text{ cm}^{-3}$ 이면 도펀트 수는 약 18개. 포아송 분포로 표준편차 $\approx \sqrt{18} \approx 4.2$ 개(약 23%). 이것이 V_t 산포 σ_{V_t} 수십 mV로 나타난다. DRAM 셀 트랜지스터 수십억 개의 V_t tail은 이 RDF와 채널링·각도 오차가 합쳐진 결과다. 대책은 채널 도핑을 낮추고 다른 방법(일함수, 채널 두께)으로 V_t 를 정하는 것이다.

3.4 Halo/Pocket과 LDD/SDE

- 단채널 효과: 게이트 길이가 줄면 소스/드레인 공핍 영역이 채널의 상당 부분을 차지해 V_t 가 낮아진다(V_t roll-off). 드레인 전압이 오르면 더 낮아진다(DIBL).
- Halo: 소스/드레인 끝 바로 옆 채널에 몸체와 같은 형(nMOS는 p형) 고농도 도핑을 넣어 국부적으로 V_t 를 올린다. 게이트가 짧아질수록 두 halo가 겹쳐 평균 도핑이 오르므로 roll-off를 상쇄(역 단채널 효과, RSCE). Tilt $20 \sim 35^\circ$ 로 게이트 아래에 밀어넣는다.
- Halo의 대가: 접합 커패시턴스·접합 누설 증가(고농도 접합), GIDL 증가, 이동도 저하, 긴 게이트 소자의 V_t 상승(RSCE).
- LDD/SDE: 게이트 바로 옆에 얇고 낮은(SDE는 높은) 농도의 확장부를 만들어 드레인 전계를 완화(핫캐리어 억제)하고 접합 깊이를 얇게 유지해 단채널을 억제한다. 스페이서 전에 주입하므로 게이트 가장자리 정렬.
- 딥 S/D: 스페이서 후 고dose 주입. 실리사이드·컨택과 접촉, 저저항. 스페이서 폭이 S/D와 게이트 사이 거리를 정한다.



3.5 DRAM 셀 트랜지스터(BCAT)와 주입

BCAT(Buried Channel Array Transistor)는 Si에 트렌치를 파고 게이트를 매립한 리세스 채널 구조다. 채널이 U자형이라 유효 채널 길이가 길고, 게이트가 워드라인으로 매립되어 있다. 주입 관점의 특징은 다음과 같다.

주입	목적	흔들리면 나타나는 특성
셀 p-well / 채널 도핑	셀 V_t 설정, 편치스루 억제	V_t 산포(RDF), 서브스레숄드 누설 → retention
스토리지 노드(SN) 접합 주입	커패시터 컨택 측 n형 접합, 저농도로 누설 최소화	접합 누설·GIDL → retention tail
비트라인(BL) 접합 주입	BL 컨택 측 n형 접합, 저항과 누설 절충	tRCD(접촉 저항), 누설
격리(채널 스톱)	액티브 간 격리, 패싱 게이트 간섭 억제	인접 셀 간섭, row hammer 취약성
GIDL 제어	게이트-드레인(SN) 오버랩 영역 전계 완화	GIDL 전류 → retention

DRAM 셀에서 retention을 결정하는 누설 경로는 (1) 접합 누설(SN 접합 공핍층 내 결함의 SRH 생성), (2) GIDL(게이트 오프 상태에서 게이트-SN 오버랩의 밴드 간 터널링), (3) 서브스레숄드 전류, (4) 커패시터 유전체 누설이다. 주입은 (1) (3)에 관여한다.

- 접합 누설: SN 접합 근처에 잔류 결함(EOR, 전위, 금속 오염)이 있으면 생성 전류가 커진다. As 고dose S/D 주입 방식보다 저농도·저손상 접합이 셀에 유리하다. 셀 SN 접합은 페리 S/D보다 훨씬 낮은 dose(10^{13} 10^{14})로 알게, 결함 최소화 조건으로 만든다.
- GIDL: SN 접합 농도가 높고 게이트와 오버랩이 크면 밴드 간 터널링이 커진다. 대책은 접합 농도 완화, 오버랩 영역 게이트 산화막 두께 확보, 게이트 리세스 깊이·SN 접합 깊이 정합, 워드라인 오프 전압 최적화(음전압은 서브스레솔드에 유리하나 GIDL에 불리). 최신 BCAT는 게이트 상부에 일함수가 다른 물질(폴리Si)을 두어 GIDL을 억제한다.
- Row hammer: 인접 워드라인 반복 활성화 시 전하 주입·전자 이동으로 희생 셀 전하가 유실. 격리 주입과 웰 도핑이 캐리어 이동 경로에 영향.

GIDL 변수	방향	GIDL	동반 효과
SN 접합 농도	감소	감소	SN 컨택 저항 증가 → tWR 열화
게이트-SN 오버랩 길이	감소(접합 알게 또는 게이트 리세스 조정)	감소	오버랩 부족 시 채널-접합 연결 저항 증가
오버랩 영역 게이트 산화막 두께	증가	감소	셀 트랜지스터 구동력 일부 손실
워드라인 오프 전압(음전압)	더 음으로	증가	서브스레솔드 누설은 감소(두 누설의 균형점 존재)
게이트 상부 일함수(듀얼 일함수 BCAT)	낮은 일함수 재질을 SN 측에	감소	공정 복잡도 증가
SN 접합 급준성	완화(완만)	감소(전계 완화)	접합 깊이 재현성·채널 길이 변동

셀 트랜지스터 오프 누설은 서브스레솔드 전류와 GIDL의 합이다. 워드라인 오프 전압을 더 음으로 하면 서브스레솔드는 줄고 GIDL은 늘어 U자형 곡선의 최소점이 생긴다. 주입 조건(접합 농도·깊이)이 바뀌면 이 최소점 위치가 이동하므로, PE는 주입 변경 후 오프 전압 최적점을 다시 찾아야 한다.

[예시]

SN 접합 주입 에너지가 2 keV 높아져 접합이 약 2~3 nm 깊어졌다고 하자. 게이트 리세스 바닥과 접합 사이 유효 채널 길이가 그만큼 줄어 셀 V_t 가 낮아지고 서브스레솔드 누설이 늘며, 게이트-접합 오버랩이 커져 GIDL도 늘어난다. 두 누설이 같은 방향으로 움직이므로 오프 전압 최적화로도 회복이 어렵고 retention 분포 전체가 나빠진다. 에너지 오차는 dose 오차보다 셀에 더 위험할 수 있다. **[예시]** SN 접합 주입 dose가 목표보다 20% 높게 들어갔다고 하자. 접합 농도 증가로 GIDL이 수 배 늘고, 접합 전계 증가로 결함 생성 전류도 증가한다. 결과는 retention 분포 전체의 소폭 악화와 tail 비트 급증이며, 웨이퍼 테스트에서 “고온 retention fail 증가, 특정 방위 없음, 로트 단위”로 나타난다. R_s 모니터는 dose 20%를 감지할 수 있지만, 셀 SN 접합은 별도 모니터가 없으면 페리 R_s 로는 보이지 않는다(에너지·dose가 달라서). 셀 전용 주입 모니터가 필요한 이유다.

3.6 NAND와 주입: 셀은 제한적, 페리 중심

3D NAND 셀은 LPCVD 폴리Si 채널을 쓴다. 채널이 수직 홀 안 얇은 폴리 튜브이므로 이온주입으로 도핑하는 것이 구조적으로 어렵고(수직 측벽에 빔이 닿지 않음), 채널은 대개 비도핑 또는 in-situ 도핑 폴리로 만든다. 셀 V_t 는 도핑이 아니라 전하 트랩층에 저장된 전하로 결정된다. 따라서 NAND에서 주입의 주 무대는 페리 CMOS다.

NAND 영역	주입 적용	비고
셀 채널(폴리)	거의 없음(in-situ 도핑 또는 비도핑)	소스 라인 접속부 폴리에 국부 도핑은 있을 수 있음
소스 라인 / 공통 소스	n형 고dose(기판 또는 폴리 소스 플레이트)	스트링 소스 저항
셀 웰(기판 기반 구조)	p-well, erase 시 웰 바이어스	구조에 따라 다름
페리 저전압 CMOS(페이지 버퍼, 로직)	로직과 동일한 전체 주입 세트	산포 = 읽기 마진
페리 고전압 CMOS(20~30 V)	낮은 농도·깊은 접합, 두꺼운 게이트 산화막, 필드 완화 주입	접합 브레이크다운, 누설

NAND 영역	주입 적용	비고
차지 펌프 소자	고전압 트랜지스터·다이오드	효율 = 전류 소모
CMOS under Array(CuA)	셀 어레이 아래에 페리 배치	셀 스택 증착·결정화 열이 페리 접합을 추가 확산

페리 고전압 트랜지스터는 프로그램/erase 전압(20 V 이상)을 견뎌야 하므로 접합 농도를 낮추고(10^{17} 10^{18}), 드레인 측에 필드 완화 영역(드리프트)을 넣고, 게이트 산화막을 수십 nm로 두껍게 한다. 여기서 주입 dose-에너지 오차는 브레이크다운 전압(BV)과 온 저항의 트레이드오프를 흔든다.

CuA 구조의 특이점: 페리를 먼저 만들고 그 위에 수백 층 ON 스택을 증착하고 채널 폴리를 결정화한다. 이 누적 열(수백 °C에서 수 시간 증가)이 페리 접합을 추가 확산시키고 As를 비활성화시켜 V_t - R_s 가 shift한다. 페리 주입은 이 후속 열 예산을 미리 반영해 “덜 어닐하고 나중에 완성되도록” 설계한다. 스택 증착 조건이 바뀌면 페리 V_t 가 따라 움직이는 이유다.

[면접]

“NAND에서도 이온주입이 중요한가?”에는 “결론: 셀보다 페리에서 중요합니다. 3D NAND 셀 채널은 수직 홀 안의 폴리Si여서 빔이 닿지 않아 주입으로 도핑하지 않고, 셀 V_t 는 트랩층 전하로 정합니다. 반면 페이지 버퍼·센스 앰프·차지 펌프·고전압 트랜지스터는 수십 종의 주입으로 만들어지고, 그 V_t 산포가 읽기 마진과 전류 소모를 정합니다. 특히 CMOS under Array 구조에서는 페리 위에 수백 층을 쌓는 열이 페리 접합을 추가 확산시키므로 주입·어닐 설계에 이 열 예산을 포함해야 합니다.”

3.7 계측

계측	측정량	원리	적용 dose 범위	PE 활용
4점 프로브 R_s	시트 저항	전류-전압	어닐 후 10^{14} 이상	고dose 주입 일상 모니터, 어닐 모니터
Therma-Wave(TW, 열 파/광변조 반사)	주입 손상량(TW 신호)	레이저 변조 반사율	as-implanted 10^{11} 10^{15}	저dose(V_t , halo) 인라인 모니터. 손상 기반이라 종-에너지에 의존
SIMS	화학 농도 깊이 프로파일	스퍼터 + 질량 분석	10^{15} 10^{21} cm^{-3}	접합 깊이, 채널링 꼬리, F/C 분포. 파괴, 시간 소요
SRP(Spreading Resistance)	캐리어(활성) 농도 프로파일	경사 연마 후 두 탐침 저항	10^{14} 이상	활성화율(SIMS 대비), 접합 깊이
SSRM / SCM	2D 캐리어 프로파일	AFM 기반	—	게이트 아래 halo 분포 확인
C-V(MOS 커패시터)	채널 도핑 프로파일(공핍 깊이 함수)	커패시턴스	10^{15} 10^{18}	V_t 조절 주입-웰 검증
접합 누설 / 다이오드 TEG	누설, BV	전기	—	잔류 결함, 접합 품질
V_t / I_{off} / R_s TEG	트랜지스터 특성	전기	—	최종 판정, 산포
TEM(단면)	비정질 깊이, EOR 결함, 전위	전자 현미경	—	결함 확정
RBS/채널링	결정 손상, 격자 위치 비율	이온 후방 산란	—	활성화·손상 연구
파티클/이물 검사	주입 마스크 이물	광학	—	국부 미주입 원인
각도 교정 웨이퍼	빔 입사각	채널링 민감 구조의 R_s -TW 변화	—	장비 각도 정기 교정
차지업 모니터 (CHARM, 안테나)	표면 전위·charging	전기	—	플러드 건 상태

Therma-Wave는 손상량을 보므로 같은 dose라도 종·에너지·웨이퍼 온도·dose rate가 다르면 값이 다르다. 즉 “TW 정상”은 “레시피 파라미터 조합이 기준과 같다”는 뜻이지 dose 자체를 절대 측정한 것이 아니다. 장비 간 매칭에는 TW와 Rs를 함께 쓰고, 최종 판정은 전기 TEG로 한다.

3.8 마스크와 주입 블로킹

주입은 포토레지스트, 산화막, 질화막, 폴리Si, 게이트 자체를 마스크로 쓴다. 마스크는 이온을 완전히 멈춰야 한다.

마스크	필요 두께(대략, 완전 차단 기준)	비고
포토레지스트	$R_p + 4.5 \Delta R_p$. 예: P 100 keV → 약 0.4 0.5 μm	고dose에서 아웃개싱·탄화(crust), 고에너지에서 두께 부담
SiO ₂	레지스트와 유사 밀도 기준 조정	하드마스크, 열 공정 호환
폴리Si 게이트	S/D 주입 시 게이트 두께가 채널 보호	게이트가 얇으면 도펀트가 채널로 관통(게이트 관통)
SiN 스페이서	LDD와 딥 S/D 사이 거리 정의	스페이서 두께 오차 = S/D 위치 오차

마스크 가장자리에서는 이온이 일부만 멈춰 프로파일이 옆으로 늘어난다(마스크 edge 효과). 레지스트 측벽이 기울면(경사) 가장자리 dose가 연속적으로 변해 소자 경계 특성이 변한다. 고에너지 웰 주입은 레지스트 두께 수 μm 가 필요해 종횡비가 커지고, 인접 패턴 그림자와 레지스트 붕괴가 문제가 된다.

주입 후 레지스트는 표면이 이온 충격으로 탄화되어 단단한 껍질(crust)이 되고, 내부는 아웃개싱으로 부풀어 ash 시 터지거나(popping) 잔사가 남는다. 고dose 주입 후에는 저온 1차 ash로 crust를 깨고 2차 ash로 벌크를 태우는 2단계 공정이 일반적이다. 잔사가 남으면 후속 세정·증착 결함으로 이어진다.

3.9 주입 장비 매칭과 SPC 항목

관리 항목	방법	주기(예시)	놓치기 쉬운 것
Dose 정확도	블랭킷 Rs(고dose) / TW(저dose)	일 1회 로트별	압력 변동에 의한 중성 빔 비율
Dose 균일도	Rs/TW 49 121점 맵	일 1회	스캔 방향 줄무늬
에너지	TW 또는 SIMS 교정 웨이퍼	주 1회	감속 모드 에너지 오염
각도	채널링 민감 교정 웨이퍼(Rs·TW의 각도 민감 구조)	주 1회 + 부품 교체 후	소스 교체 후 빔 궤적 변화
차지업	CHARM/안테나 모니터	월 1회 + 플러드 건 교체 후	절연 패턴 위 주입 시 실제 charging
오염	TXRF, SIMS 광범위	월 1회	종 전환 후 메모리 효과
파티클	주입 전후 파티클 검사	로트 샘플링	세정 후 사라지는 마스킹 파티클
장비 간 매칭	동일 레시피 교정 웨이퍼 비교 + TEG Vt 장비별 분포	월 1회	전기 데이터로만 보이는 각도 차

[핵심]

주입 장비 SPC의 맹점은 “Rs/TW 정상 = 주입 정상”이라는 착각이다. 각도, 에너지 오염, 파티클 마스킹, 금속 오염은 이 두 지표에 거의 나타나지 않고 전기 TEG와 웨이퍼 테스트에서만 보인다. PE는 주입 장비 ID별 TEG 분포를 정기적으로 비교해 인라인이 놓친 드리프트를 잡는다. **[주의]** SIMS는 화학 농도, SRP/C-V는 활성(전기적) 농도다. 둘의 차이가 비활성화(클러스터, 석출)의 크기다. “SIMS 프로파일 정상인데 Rs가 높다”면 활성화 문제(어닐 부족, 비활성 클러스터)이고, “SIMS 자체가 다르다”면 주입(dose, 에너지, 채널링) 또는 확산(어닐 과다) 문제다. 이 구분이 원인 추적의 첫 분기점이다.

4. 결함·불량 유형

4.1 주입 자체의 오차

결함명	현상	발생 원인	검출/분석 방법	대책
Dose 오차(전면)	웨이퍼 전체 Vt/Rs shift	패러데이 컵 오염·교정 이탈, 빔 중성화(압력 상승으로 중성 입자 비율 증가, 카운트 안 됨), 레시피 오입력	Rs/TW 트렌드, 로트 단위 Vt shift	패러데이 컵 교정, 압력 보상(dose 보정), 레시피 이중 확인
Dose 불균일(맵)	스캔 방향 줄무늬, 센터-에지 차	스캔 속도 불균일, 빔 전류 변동, 차지업으로 빔 편향	Rs/TW 49 121점 맵	스캔 제어 점검, 빔 안정화, 플러드 건
에너지 오차	접합 깊이·Vt shift	가속 전압 교정 이탈, 감속 모드 에너지 오염(중성 고에너지 입자)	SIMS 깊이, TW, Vt	전압 교정, 에너지 오염 필터, 감속비 제한
종 오류 / 질량 오염	의도치 않은 원소 주입	질량 분석 분해능 부족, 소스 잔류(이전 종 메모리 효과), 동일 질량 간섭	SIMS 광범위 스캔, TEG 이상	소스 세정, 분해능 향상, 종 전환 절차
각도 오차(tilt/twist)	채널링 꼬리 변동, 비대칭 소자	빔 평행도(빔 발산), 웨이퍼 척 각도, 노치 정렬 오류	채널링 민감 교정 웨이퍼, Ion 정/역 비대칭 TEG, SIMS 꼬리	각도 교정, 빔 평행도 튜닝, 노치 정렬 검증
그림자(Shadowing)	게이트 한쪽만 주입 부족, 비대칭	고 tilt + 높은 인접 구조	소자 방향별 특성 차이	4회 회전 주입, tilt 감소, 구조 높이 축소
파티클 마스크	국부 미주입(수 μm 원형) → 해당 소자 Vt 이상	웨이퍼 위 파티클이 빔을 가림. 주입 후 세정 시 파티클 제거되어 흔적 없음	웨이퍼 테스트 랜덤 클러스터 fail, TW 맵 국부 점, 주입 전 파티클 검사	주입 전 세정·검사, 챔버 파티클 관리
레지스트 마스크 문제	레지스트 뿔림(고에너지) 또는 레지스트 아웃개상으로 압력 상승 → dose 오차	레지스트 두께 부족, 고 dose에서 탈가스	미주입 영역 특성, 압력 로그	레지스트 두께 확보, 압력 보상, 하드마스크
차지업(Charging)	게이트 산화막 열화, Vt shift, GOI fail, 빔 편향	플러드 건 불량, 고 dose rate, 절연 구조 위 주입	안테나 TEG, CHARM 웨이퍼, GOI	플러드 건 점검, dose rate 조절, 전자 중화 최적화
웨이퍼 가열	레지스트 변형·크로스링크, 손상 동역학 변화	고전류·고에너지 빔 파워	레지스트 제거 불량, TW shift	빔 전류 제한, 척 냉각
금속 오염	Fe, Cr, Ni, Mo, W 등	빔이 챔버 부품(어퍼처, 슬릿)을 스퍼터	TXRF, 접합 누설·retention	부품 재질(그래파이트, Si 코팅), 어퍼처 정렬
크로스 오염	이전 웨이퍼 종이 다음 웨이퍼에	챔버 벽 흡착(P, As → B 주입 시)	SIMS 미량 원소	전용 장비 분리, 세정
산소/탄소 노크온	스크린 산화막·표면 오염 원소가 Si로 밀림	표면 층 원자가 이온에 밀려 침투	SIMS O/C 프로파일	스크린 산화막 두께 최소화, 표면 세정
레지스트 잔류/crust	고dose 후 레지스트 표면 탄화, ash 불량	이온 충격으로 표면 크로스링크	스کم 검사	2단계 ash, 고온 ash

4.2 어닐·결함 관련

결함명	현상	발생 원인	검출/분석 방법	대책
어닐 부족(활성화 부족)	Rs 높음, Vt shift, 접합 누설	온도 낮음, 시간 짧음, 파이로미터 교정 이탈(방사율 오차)	Rs 높음 + SIMS 정상, SRP 활성 농도 낮음	온도 교정, 조건 재설정

결함명	현상	발생 원인	검출/분석 방법	대책
어닐 과다(확산 과다)	접합 깊음, 단채널 악화 (Vt 저하, DIBL-off 증가), halo 퍼짐	온도 높음, 시간 길음, 램프 느림(TED 구간 증가)	SIMS 접합 깊이, 단채널 Vt roll-off 악화	온도·시간 조정, spike/밀리초 전환
TED 과다	B/P 접합이 예상보다 수 nm 수십 nm 깊음	과잉 격자간 원자, 램프 느림, 저온 예비 열처리	SIMS(어닐 전후 비교), Vt roll-off	Spike, C/F co-implant(격자간 원자 트랩), 저온 어닐 회피
EOR 결함(dislocation loop)	접합 누설 증가, retention 열화	비정질층 아래 과잉 격자간 원자 응집. 공핍층 내 위치 시 SRH 생성	TEM 평면/단면, 접합 누설 TEG, 온도 의존성 (활성화 에너지 Eg/2)	PAI 에너지 조정(EOR을 접합 밖으로), 고온 어닐로 용해, 고온 주입
전위/적층 결함	국부 누설, 단락	고dose 응력, 어닐 슬립, 마스크 가장자리 응력 집중	TEM, 광학 결함 검사 (슬립 라인), 누설 맵	dose 분할, 어닐 램프 완화(예지), 응력 관리
불완전 재결정(SPE 불량)	다결정/쌍정 영역, 고저항	비정질층이 두 방향에서 만남(마스크 가장자리), 저온	TEM, Rs 국부 상승	어닐 온도 상승, 비정질 깊이 조정
비활성화(deactivation)	후속 저온 열처리 후 Rs 상승, Vt shift	As 클러스터, B-interstitial 클러스터 형성	Rs 시간·후속 공정 후 재측정	후속 열 예산 반영, 최종 활성화 위치 조정
도펀트 편석/손실	표면·산화막·실리사이드 계면에 도펀트 몰림, dose 손실	B는 산화막으로, As는 표면으로 편석	SIMS 표면 피크, Rs 상승	캡층(SiN) 어닐, 분위기 관리
슬립(slip)	웨이퍼 예지 결정 슬립 라인, 오버레이·GOI 불량	RTA 급속 승온 시 열응력, 예지 온도 차	광학 검사, X선 토포그래피	램프 프로파일 조정, 예지 가열 보상
패턴 의존 가열(밀리초 어닐)	패턴 밀도별 온도 차 → Rs-Vt 패턴 의존	반사율·흡수율 차이	패턴별 Rs, Vt 위치 의존성	흡수층 코팅, 파장 선택, 더미 패턴
폴리 게이트 공핍	EOT 증가, Ion 감소	폴리 도핑 부족, 게이트 산화막 근처 활성화 부족	C-V(반전 커패시턴스 감소)	폴리 dose 증가, 어닐 조정, 금속 게이트
B 게이트 침투 (penetration)	pMOS Vt shift, GOI 열화	폴리 게이트 B가 얇은 산화막을 통과해 채널로. F가 촉진	Vt(p) shift, 게이트 누설	질화 산화막, 열 예산 축소, BF ₂ 회피

4.3 주입 후 세정·레지스트 제거 관련

결함명	현상	발생 원인	검출/분석 방법	대책
레지스트 popping	ash 중 레지스트 파편 비산, 파티클	고dose 후 crust 아래 아웃가싱 압력	파티클 검사, 잔사 SEM	저온 1차 ash, 2단계 ash
레지스트 잔사	소자 위 유기 잔류	crust 제거 불충분	스컴 검사, 후속 접착 불량	고온 ash, SPM 보강
표면 손상층 잔류	주입 손상 Si 표면이 세정에서 과식각	손상층 습식 식각 속도 증가	Si 리세스(TEM), Rs 변동	세정 조건 완화, 어닐 후 세정
스크린 산화막 제거 편차	산화막 두께 잔류 편차 → 후속 공정 영향	HF 시간·농도	두께 계측	시간 관리
금속 잔류(ash 후)	주입 시 스퍼터된 금속이 레지스트에 묻어 표면 잔류	어퍼처 스퍼터	TXRF	SC2 세정, 부품 재질

[트러블슈팅]

페리 pMOS Vt가 로트 단위로 +40 mV shift했다. nMOS 정상. Rs 모니터 정상, SIMS로 채널 B 프로파일 비교 시 표면 근처 B 농도가 높음. 원인은 폴리 게이트 B 주입 후 어닐 온도가 파이로미터 방사율 설정 오류로

20°C 높아 B가 게이트 산화막을 뚫고 채널로 침투(B penetration). 파이로미터 교정 후 정상. 재발 방지로 어닐 장비 온도 교정 주기 단축과 pMOS 전용 Vt 모니터 TEG 추가.

4.4 결함 → 전기 특성 연결 요약

dose + -----> Vt(조절 주입) 상승 / Rs 감소 / 접합 농도 증가 -> GIDL, 접합 누설
 에너지 + -----> 접합 깊어짐 -> 단채널 악화 (Vt 저하, DIBL, Ioff 증가)
 채널링 꼬리 -----> 접합 깊이 변동, 웨이퍼 간 Vt 재현성 저하
 각도 오차 -----> halo 비대칭 -> Ion 정/역 비대칭, Vt 산포
 어닐 부족 -----> Rs 상승, 활성화 부족, 잔류 결함 -> 누설
 어닐 과다 / TED -----> 확산 -> 접합 깊이 증가, halo 퍼짐 -> 단채널, Vt 저하
 EOR 결함 -----> 공핍층 내 SRH 생성 -> 접합 누설 -> DRAM retention tail
 차지업 -----> 게이트 산화막 트랩 -> Vt shift, GOI
 파티클 마스킹 -----> 국부 미주입 -> 클러스터 fail

5. 공정 변수 ↔ 소자/제품 특성 상관관계

5.1 DRAM

주입/어닐 항목	변수 shift	구조/프로파일 변화	전기적 특성 변화	수율/신뢰성 영향
셀 채널 도핑 dose	+10%	채널 농도 증가	셀 Vt +수십 mV, 이동도 감소 → Ion 감소, tRCD 열화	속도 빈 하락, 서브스레슬드 누설은 개선
셀 채널 도핑 dose	-10%	채널 농도 감소	Vt 저하 → 서브스레슬드 누설 증가	retention 열화(누설), 저Vt tail
SN 접합 dose	+20%	접합 농도 증가, 전계 증가	GIDL 수 배, 접합 누설 증가	retention tail 급증
SN 접합 에너지	깊어짐	접합이 게이트 리세스 대비 깊어짐	게이트-접합 오버랩 변화 → GIDL 변화, 채널 길이 감소	retention·Vt 산포
BL 접합 dose	-20%	접합 농도 감소	BL 컨택 저항 증가	tRCD 열화
격리(채널 스톱) dose	부족	인접 액티브 격리 약화	패싱 게이트 간섭, 인접 셀 누설	row hammer 취약, 간섭 fail
어닐 부족(셀 접합)	활성화-결함 회복 부족	잔류 점결함	접합 누설 증가	retention tail
어닐 과다(셀)	확산	SN 접합 퍼져 채널 짧아짐, 오버랩 증가	Vt 저하, GIDL 증가	retention, 누설
EOR 위치(PAI 사용 시)	접합 공핍층 내	SRH 생성 중심	접합 누설 지수적 증가	retention fail
금속 오염(주입 챔버)	Fe, Ni 등	깊은 준위 생성 중심	접합 누설, 생성 수명 감소	retention tail, 로트 전체
페리 Vt 조절 dose	±5%	채널 농도	Vt ±10 20 mV	센스 앰프 오프셋 → 센싱 마진, 속도
페리 halo dose	-10%	단채널 억제 약화	짧은 게이트 Vt 저하, Ioff 증가	IDD6(대기 전류) 증가
페리 halo tilt 오차	비대칭	소스/드레인 halo 불균등	Ion 방향 비대칭, Vt 산포	센스 앰프 미스매치
페리 S/D 어닐 온도	-20°C	활성화 부족	Rs 증가, Ion 감소	속도 빈 하락
페리 S/D 어닐 온도	+20°C	확산 증가	접합 깊어짐, 단채널 악화, B 게이트 침투	Ioff 증가, pMOS Vt shift

주입/어닐 항목	변수 shift	구조/프로파일 변화	전기적 특성 변화	수율/신뢰성 영향
폴리 게이트 dose	부족	폴리 공핍	EOT 증가, Ion 감소	속도
주입 차지업	증가	게이트 산화막 트랩	Vt shift, GOI	신뢰성 fail

[예시]

센스 앰프(SA)는 두 nMOS 쌍의 Vt 미스매치가 센싱 오프셋이 된다. 셀 신호 ΔV 가 약 100 mV 안팎일 때 SA 오프셋 σ 가 10 mV에서 15 mV로 늘면 센싱 fail 확률이 급증한다(가우시안 tail). 페리 Vt 조절 주입의 각도 오차나 dose 불균일이 이 σ 를 키운다. 즉 "주입 각도 0.5° 오차 → halo 비대칭 → SA 미스매치 증가 → 약한 셀 읽기 fail" 경로가 성립한다.

5.2 NAND

주입/어닐 항목	변수 shift	구조/프로파일 변화	전기적 특성 변화	수율/신뢰성 영향
페리 LV Vt 조절 dose	±5%	채널 농도	페이지 버퍼 Vt ±10 20 mV	센싱 마진, 읽기 오류율
페리 LV halo/각도	비대칭	소자 비대칭	래치·비교기 미스매치	읽기 마진
페리 HV 드리프트/접합 dose	+20%	필드 완화 영역 농도 증가	BV 저하(전계 집중), 온 저항 감소	프로그램 전압 인가 시 브레이크다운 → 신뢰성 fail
페리 HV 접합 dose	-20%	농도 감소	온 저항 증가, BV 증가	차지 펌프 효율 저하, 전류 소모 증가
페리 HV 게이트 산화막 아래 도핑	변동	HV Vt	스위치 누설	대기 전류
CuA 후속 열 예산	스택 증착 조건 변경으로 증가	페리 접합 추가 확산, As 비활성화	페리 Vt shift, Rs 증가	로트 단위 페리 특성 shift
소스 라인 도핑	부족	소스 저항 증가	스트링 전류 감소, 읽기 마진 감소	읽기 fail
셀 웰(기판 구조) 도핑	변동	erase 시 웰 바이어스 경로 저항	erase 속도·균일도	erase fail
페리 주입 차지업	증가	HV 게이트 산화막(두꺼움) 손상 적음, LV 산화막 손상	LV Vt shift	신뢰성
페리 금속 오염	증가	깊은 준위	페리 접합 누설 → 대기 전류	저전력 규격 fail

[심화]

NAND 읽기는 셀 전류(수십 수백 nA)를 페이지 버퍼가 감지한다. 페이지 버퍼 센싱 노드 방전 시간의 산포는 센싱 트랜지스터 Vt 산포에 직접 비례하고, 이 산포는 Vt 조절 주입의 dose 균일도·각도·RDF에서 온다. 셀 Vt 분포 폭(TLC/QLC에서 레벨 간 마진 수백 mV)에 페이지 버퍼 오프셋이 더해지면 읽기 오류율(RBER)이 오르고 ECC 부담이 커진다. 주입 산포는 셀이 아닌 페리를 통해 NAND 신뢰성에 들어온다.

5.3 전기 시그니처에서 주입 원인을 좁히는 규칙

전기 시그니처	게이트 길이 의존	공간 분포	우선 의심
Vt 전면 shift, 모든 L 동일	없음	웨이퍼 전면, 로트 단위	Vt 조절 dose/에너지, 게이트 산화막 두께(증착 배제 필요)
짧은 L만 Vt 저하, Ioff 증가	강함	전면	halo dose 부족·각도 이탈, SDE 확산 과다(어닐)
방향별 Ion 비대칭	약함	전면	tilt/twist 오차, 그림자

전기 시그니처	게이트 길이 의존	공간 분포	우선 의심
Rs 증가, SIMS 정상	없음	전면	어닐 활성화 부족, 비활성화
Rs 증가, SIMS 얇음	없음	전면	에너지 저하, dose 부족, 스크린 산화막 두께 증가
Vt 스캔 방향 줄무늬	없음	줄무늬	dose 균일도(스캔 속도)
원형 클러스터 Vt 이상	없음	랜덤 국부	파티클 마스킹
접합 누설 증가, 온도 가속 큼	없음	전면	EOR 결함, 금속 오염, 어닐 부족(SRH)
접합 누설 증가, 온도 가속 작음	없음	전면	접합 dose 과다(BTBT), GIDL(오버랩-농도)
pMOS Vt shift + 게이트 누설	없음	전면	B 게이트 침투(어닐 과다, F)
안테나 비율 비례 Vt shift	없음	전면	주입 차지업(플러드 건)
특정 주입 장비 로트만 이상	—	장비 ID 상관	해당 장비 각도·dose·오염

[면접]

“주입 문제인지 어닐 문제인지 어떻게 구분하는가?”에는 “결론: SIMS와 SRP를 비교합니다. SIMS는 화학 농도이므로 dose·에너지·확산의 결과를 보여주고, SRP나 C-V는 실제 캐리어를 내는 활성 농도를 보여줍니다. SIMS 프로파일이 기준과 같은데 Rs가 높으면 활성화 부족, 즉 어닐 문제이고, SIMS 자체가 다르면 주입 조건이나 확산(어닐 과다) 문제입니다. 예로 어닐 온도가 25°C 낮아진 사례에서는 SIMS는 정상, SRP 활성 농도는 낮았고 B가 As보다 더 크게 영향받았습니다. 반대로 접합이 깊어졌으면 SIMS부터 다릅니다.”

5.4 주입·어닐 조건 선택의 트레이드오프 요약

원하는 것	취하는 조치	대가
얇은 접합(단채널 억제)	저에너지, 무거운 분자 이온(BF ₂), spike/밀리초 어닐	Rs 증가(알아서), F 부작용, 밀리초 어닐 패턴 의존
낮은 Rs	고dose, 고온 어닐, 밀리초 초활성화	접합 깊어짐, 결함 증가, 비활성화 위험
채널링 억제	PAI, tilt/twist, 스크린 산화막	EOR 결함, 그림자, dose 손실·노크온
낮은 접합 누설(retention)	저dose-저손상 접합, 충분한 어닐, EOR을 접합 밖으로	Rs 증가, 확산 증가
Vt roll-off 억제	halo 강화	접합 커패시턴스·누설·GIDL 증가, 긴 소자 Vt 상승
Vt 산포 감소	채널 도핑 낮춤(RDF 감소), 각도 정밀화	다른 Vt 제어 수단 필요(일함수, 채널 구조)
열 예산 절감(후공정)	저온 SPE, 레이저 국부 어닐	활성화율·결함 회복 제한

6. 트러블슈팅 케이스**6.1 케이스 1: DRAM retention tail 증가 — SN 접합 EOR 결함****증상**

- 신규 세대 DRAM 개발 로트에서 고온(85°C 이상) retention 테스트 tail 비트가 기준 대비 3배. 평균 retention 은 소폭 악화. 리페어 한계 초과.
- fail 셀의 위치는 랜덤, 방위·반경 편향 없음. 로트 단위로 발생.

1차 데이터

- 웨이퍼 테스트: retention tail 증가, 셀 Vt 분포는 정상. 온도 가속 계수가 정상 tail보다 커 SRH 생성(활성화 에너지 약 0.6 0.7 eV) 성분이 커진 것으로 판단.
- 단일 셀 누설 TEG(SN 접합 다이오드): 역방향 누설 중앙값 2배, 분포 폭 증가.

- 공정 이력: 문제 로트부터 SN 접합 주입에 Ge PAI가 추가됨(채널링 억제·급준성 목적). PAI 에너지 조건은 페리 소자 기준으로 정해짐.

가설

1. Ge PAI로 생긴 EOR 결함(dislocation loop)이 SN 접합 공핍층 안에 위치해 SRH 생성 중심으로 작용.
2. 주입 장비 금속 오염(Fe 등)이 깊은 준위를 만듦.
3. 어닐 부족으로 점결함 잔류.
4. 커패시터 유전체 누설 증가(주입 무관).

검증

- 가설 4: 커패시터 누설 TEG 정상 → 기각.
- 가설 2: TXRF-DLTS에서 Fe 준위 검출 없음 → 기각.
- 가설 3: Rs-SIMS/SRP 대비 활성화율 정상 → 기각.
- 가설 1: 단면 TEM에서 SN 접합 아래 약 25 30 nm 깊이에 dislocation loop 띠 확인. 시뮬레이션상 SN 접합 공핍층이 오프 상태에서 이 깊이까지 확장. PAI 없는 이전 조건 시료에서는 loop 없음.
- 스플릿: PAI 에너지를 낮춰 비정질 깊이를 10 nm 줄인 조건(EOR을 접합보다 얇은 고농도 영역 안으로) vs PAI 제거 조건. 둘 모두 tail 정상 수준 회복. PAI 제거 시 채널링 꼬리로 접합 깊이 재현성이 다소 나빠짐.

근본 원인

- 페리 소자 기준으로 정한 Ge PAI 에너지가 셀 SN 접합에서는 비정질/결정 경계를 접합 공핍층 안에 두어, 어닐 후 잔류한 EOR dislocation loop가 SRH 생성 중심이 되어 접합 누설 증가. 셀 retention tail로 발현.

조치

- 셀 SN 접합 PAI 에너지를 하향해 EOR 위치를 고농도 n^+ 영역 안(공핍층 밖)으로 이동. 접합 급준성은 유지.
- 어닐에 고온 spike 스텝 추가로 loop 용해 촉진(페리 열 예산 범위 내).

재발 방지

- 셀 접합용 주입 조건은 페리와 분리해 별도 DOE로 결정(공핍층 깊이가 다름).
- 단일 셀 접합 누설 TEG의 온도 의존성(활성화 에너지) 분석을 개발 단계 필수 항목으로 추가.
- TEM EOR 위치와 공핍층 시뮬레이션 비교를 주입 조건 변경 승인 절차에 포함.

[아이디어]

EOR 결함을 아예 만들지 않으면서 채널링을 억제하는 방법으로 고온 주입(400 500°C)이 있다. 주입 중 자기 어닐링으로 비정질화가 억제되고 점결함이 즉시 회복되어 EOR이 형성되지 않는다. 다만 채널링은 남으므로 tilt/twist 최적화와 결합해야 한다. 또 어닐 전 저온 예비 열처리를 없애고(격자간 원자 응집 방지) 곧바로 고온 spike로 가는 시퀀스도 loop 밀도를 낮출 수 있다.

6.2 케이스 2: 페리 nMOS I_{off} 증가와 V_t 산포 — halo 각도 오차

증상

- 양산 DRAM 특정 주입 장비 통과 로트에서 페리 짧은 게이트 nMOS V_t 가 -25 mV shift, I_{off} 3배, 대기 전류(I_{DD6}) 규격 tail. 긴 게이트 소자는 정상.
- 같은 로트의 소자 방향(가로/세로 배치)별로 I_{on} 정방향/역방향 비대칭 관찰.

1차 데이터

- TEG: V_t roll-off 곡선이 짧은 L에서 급락(halo 효과 약화 시그니처). 방향별 비대칭 2 3%.
- 인라인 Rs-TW: 정상 범위(halo 주입은 TW 모니터, 값 정상).
- 장비: 해당 장비의 빔 각도 교정이 4주 전이었고, 이후 소스 교체 이력 있음.

가설

1. Halo 주입 dose 부족(TW 정상이라 가능성 낮음).
2. Halo tilt 각도가 설정보다 작아 게이트 아래 침투 부족.
3. 4회 회전 중 일부 회전에서 그림자 증가(twist 오차) → 비대칭.
4. Halo 어닐 조건 변화로 확산 과다(halo 퍼짐).

검증

- 가설 4: 어닐 장비 온도 로그 정상, 다른 장비 로트 정상 → 기각.
- 가설 1: TW 정상, dose 로그 정상 → 기각.
- 가설 2, 3: 채널링 민감 각도 교정 웨이퍼로 해당 장비 측정 → 빔 실제 tilt가 설정 30° 대비 약 28.5°(-1.5°), twist에서도 방향별 0.8° 편차. 소스 교체 후 빔 궤적이 바뀌었으나 각도 재교정을 하지 않았음.
- 시뮬레이션: tilt -1.5°는 halo 도펀트의 게이트 아래 침투를 수 nm 줄여 짧은 L에서 Vt -20 30 mV에 해당. twist 편차는 방향별 그림자 차이로 비대칭 설명.
- 각도 재교정 후 후속 로트 정상.

근본 원인

- 소스 교체 후 빔 궤적 변화로 실제 입사 tilt.twist가 설정에서 이탈했으나 각도 교정을 생략. halo 침투 부족으로 단채널 억제가 약해져 짧은 게이트 Vt 저하-off 증가, twist 편차로 방향별 비대칭 발생. TW는 dose/손상량만 보므로 각도 이탈을 감지하지 못함.

조치

- 빔 각도 재교정. 영향 로트는 IDD6 스크린 강화 후 등급 판정.

재발 방지

- 소스·빔 라인 부품 교체 후 각도 교정을 필수 절차로 규정.
- 채널링 민감 각도 모니터를 주 1회 정기 항목으로 추가(TW·Rs만으로는 불충분).
- TEG에 짧은 L 소자의 Vt roll-off와 방향별 비대칭을 자동 리포트 항목으로 추가해 각도 문제를 조기 감지.

6.3 케이스 3: 페리 pMOS Rs 상승과 Ion 감소 — 어닐 부족과 비활성화

증상

- DRAM 페리 pMOS Ion이 로트 평균 대비 5% 감소, S/D Rs 모니터 15% 상승. nMOS는 Rs 5% 상승에 그침. 속도 빈 하락.

1차 데이터

- Rs 모니터(블랭킷 B 10¹³): 15% 상승. 동일 어닐 장비의 As 모니터: 5% 상승.
- SIMS: B 화학 프로파일은 정상 로트와 동일(접합 깊이 동일).
- SRP: 활성 B 농도가 정상 대비 낮음. 즉 SIMS 정상 + 활성 저하 = 활성화 문제.
- 어닐 장비: spike anneal 파이로미터 교정 이력에서 최근 램프 교체.

가설

1. Spike anneal 피크 온도가 실제로 낮음(파이로미터·램프 문제).
2. 램프 속도 저하로 TED는 늘었으나 피크 도달 부족.
3. 후속 공정 열(실리사이드 형성 등)로 B 비활성화(BIC).
4. 주입 dose 부족(SIMS 정상이라 기각).

검증

- 가설 4: 기각. 가설 3: 후속 열 조건 변경 없음, 어닐 직후 Rs 모니터에서 이미 상승 → 기각(부분 기여 가능).
- 가설 1: 램프 교체 후 파이로미터 대비 열전대(TC) 웨이퍼 실측 결과 피크 온도가 설정 1050°C 대비 약 1025°C. 25°C 낮음.
- B 활성화는 온도에 민감(고용 한계·클러스터 해리). 25°C 저하는 B 활성 농도 감소로 Rs 15% 상승을 설명. As는 온도 민감도가 상대적으로 낮아 5%에 그침.
- 온도 재교정 후 Rs 정상 복귀.

근본 원인

- 램프 교체 후 파이로미터 교정 미실시로 실제 피크 온도가 25°C 낮아져 B 활성화 부족. pMOS S/D Rs 상승 → Ion 감소. SIMS 정상(확산은 온도가 낮아 오히려 적음)이라 주입이 아닌 어닐 문제로 특정 가능.

조치

- 파이로미터 재교정, TC 웨이퍼 실측을 램프 교체 후 필수화.
- 영향 로트: 추가 어닐 가능 여부 검토(열 예산 내 저온 재어닐로 부분 회복 확인 후 적용).

재발 방지

- 어닐 장비 FDC에 램프 전력 대비 파이로미터 온도 관계 감시 항목 추가.
- B와 As Rs 모니터의 “비율”을 SPC 항목으로 두어 온도 문제(B가 더 민감)를 조기 판별.

- 활성화 문제 vs 주입 문제의 분기 규칙(SIMS 정상 + Rs 상승 → 어닐)을 트러블슈팅 표준 절차에 명시.

6.4 케이스 4: 랜덤 클러스터 fail — 파티클 마스크

증상

- 웨이퍼 테스트에서 수 μm 수십 μm 크기의 원형 클러스터로 셀 Vt 이상(저Vt) 영역이 웨이퍼당 수 개 랜덤 발생. 주입 후 세정된 웨이퍼 표면은 깨끗.

1차 데이터 → 가설 → 검증

- fail 클러스터 형태가 원형이고 크기가 파티클 크기 분포와 유사. Vt 조절 주입 직전 파티클 검사에서 해당 장비 로드락 파티클 카운트 급증 시점과 일치.
- TW 맵 고해상 스캔에서 클러스터 위치에 국부 저손상 점(미주입) 확인.
- 근본 원인: 로드락 O-링 마모로 파티클이 웨이퍼에 낙하, Vt 조절 주입을 국부 마스크. 주입 후 세정에서 파티클은 제거되어 흔적이 남지 않음.
- 조치: O-링 교체, 주입 전 파티클 검사 샘플링 확대, 클러스터 fail 형태 자동 분류(원형·크기)로 주입 마스크 시 그니처 알람.

7. 응용·심화(최신 이슈)

7.1 고온 주입(Hot Implant)과 저온 주입(Cryo Implant)

- 고온 주입(400 500°C): 주입 중 자기 어닐링으로 비정질화가 억제되고 점결함이 즉시 회복된다. EOR 결함이 생기지 않아 접합 누설이 줄고, FinFET·GAA·SiGe처럼 얇은 구조에서 비정질화로 인한 결정 회복 실패(구조가 얇아 재결정 템플레이트가 부족)를 막는다. DRAM 셀 접합 누설 개선에도 적용된다. 단점은 레지스트 사용 불가(하드마스크 필요), 채널링 잔존.
- 저온 주입(-100°C 안팎): 반대로 비정질화를 촉진해 균일한 비정질층을 만들고 SPE로 급준·고활성 접합을 얻는다. 손상이 표면 쪽에 집중되어 EOR이 얕아지고 깊은 손상은 줄어든다. USJ와 콘택 저항 개선에 쓴다.

7.2 플라즈마 도핑(PLAD)과 3D 구조 컨포멀 도핑

빔라인 주입은 직진하므로 수직 측벽(FinFET 핀 측벽, 3D 구조)에 균일하게 도핑하기 어렵다. 플라즈마 도핑은 웨이퍼를 도펀트 플라즈마(B_2H_6 , PH_3 , AsH_3 희석)에 두고 펄스 바이어스로 이온을 끌어들여 표면 전체에 컨포멀하게 도핑한다. 장점은 초저에너지(수백 eV) 고dose 처리량과 컨포멀리티, 단점은 dose 정량(패러데이 컵 불가, 표면 증착과 주입이 섞임)과 조성 제어다. DRAM 폴리 게이트·콘택 도핑, NAND 일부 폴리 도핑에 적용 사례가 있다.

7.3 밀리초 어닐과 준안정 활성화

레이저(다이오드/ CO_2) 또는 플래시 램프로 표면을 1200 1350°C까지 밀리초 동안 가열한다. 확산 길이가 nm 이하이므로 접합 깊이를 그대로 두고 활성화율만 올린다. 고용 한계를 넘는 준안정 활성화로 Rs를 20 30% 낮출 수 있다. 문제는 (1) 패턴 의존 가열(금속·폴리·산화막 반사율 차이로 국부 온도 수십 °C 차이), (2) 후속 열처리에서의 비활성화, (3) 웨이퍼 응력·슬립. spike anneal과 조합(spike로 결함 회복, 밀리초로 활성화)이 일반적이다. 3D NAND CuA에서 페리 위 스택 결정화를 레이저로 국부 처리해 페리 열 예산을 보호하는 시도도 있다.

7.4 Co-implant와 확산 제어

- C 주입(10^{14} 10^{15}): C가 격자간 원자를 포획해 TED를 억제하고 B/P 접합을 급준하게 한다. SiGe:C, Si:C에서 쓰인다. 과다하면 C 관련 결함·누설.
- F 주입: B 확산 억제(F-vacancy 상호작용), 그러나 게이트 산화막 F 침투와 B 게이트 침투 촉진의 양면.
- N 주입: 게이트 산화막 질화(B 침투 억제), 산화 속도 조절.
- In/Sb: 무거운 도펀트로 확산이 적어 급준 halo-retrograde 채널에 유리. 고용 한계가 낮아(In 약 10^{18}) 농도 제한.

7.5 도핑 없는 V_t 제어로의 전환

RDF와 채널 도핑에 의한 이동도 저하를 피하기 위해, 첨단 로직·일부 메모리 페리는 채널 도핑을 낮추고(비도핑 채널) 금속 게이트 일함수(TiN 두께·조성, Al/La 도핑), 채널 두께(FinFET, GAA), 백게이트 바이어스로 V_t 를 정한다. 그래도 웰·halo·S/D 주입은 남는다. DRAM 셀 트랜지스터에서도 게이트 일함수 조정(듀얼 일함수 BCAT)으로 채널 도핑 부담을 줄이고 GIDL을 억제하는 방향이 진행 중이다.

7.6 3D DRAM과 수직 채널 트랜지스터의 도핑

- $4F^2$ VCT(수직 채널): 채널이 수직이고 소스/드레인이 위아래에 놓인다. 빔라인 주입으로는 위에서만 도핑되므로, 하부 S/D는 기판 도핑이나 에피 in-situ 도핑, 상부는 주입 또는 도핑 폴리 접촉으로 만든다. 채널 자체는 비도핑에 가깝게 두고 일함수로 V_t 를 정하는 흐름.
- 3D DRAM(수평 적층 셀): Si/SiGe 에피 적층 후 수평 Si 채널을 남기므로 채널·S/D 도핑을 주입으로 층별 균일하게 하기 어렵다. 에피 in-situ 도핑, 플라즈마 도핑, 고체 소스 확산(도핑된 산화막에서 확산), 기상 도핑(gas phase doping)이 후보다. PE 관점에서는 층별 도핑 균일도가 곧 층별 V_t 누설 산포다.
- IGZO 등 산화물 반도체 채널: 도핑이 아니라 산소 공공·조성으로 캐리어를 조절. 주입 개념이 사라진다.

7.7 HBM과 주입

HBM 다이는 DRAM 코어와 동일하므로 주입 이슈도 같지만, TSV 형성과 웨이퍼 박형화(50 μm 이하) 후 백사이드 공정에서 열 예산 제한(범프·본딩 재료)이 있어 주입·어닐은 모두 프론트엔드에서 끝난다. TSV 주변 keep-out zone은 TSV Cu 응력이 트랜지스터 이동도를 바꾸기 때문이며, 주입 자체보다 응력 영향이 주요 관리 항목이다. 열 저항이 큰 적층 구조에서 코어 다이 온도가 오르면 접합 누설(온도에 지수적)이 늘어 retention이 나빠지므로, 접합 품질(잔류 결함 최소화) 요구가 단품 DRAM보다 엄격해지는 경향이 있다.

7.8 주입 장비 모니터링의 진화

- In-situ dose 균일도 모니터, 빔 각도 실시간 측정(다중 패러데이 컵 어레이), 에너지 오염 감시.
- 가상 계측: 빔 전류·압력·플러드 건 전류·척 온도 등을 학습해 TW/Rs를 예측, 전수 모니터 대체.
- 장비 매칭: 여러 대의 주입기 간 각도·dose·손상 특성을 교정 웨이퍼로 정기 매칭. 특히 V_t 조절 주입은 장비 간 0.5° 각도 차가 V_t 산포로 나타나므로 로트별 장비 할당 이력을 전기 데이터와 연결한다.

7.9 PE가 주입·어닐 개선을 요청하는 방식

- 전기 시그니처를 게이트 길이 의존성, 방향성, 온도 가속, 공간 분포, 장비 ID 상관으로 분해해 제시한다(5.3 표).
- “Rs/TW 정상”이라는 답을 예상하고 SIMS/SRP, 각도 교정 데이터, TEM EOR 사진을 준비한다.
- 요구는 상층 조건을 명시한다. 예: “SN 접합 누설 -50%, Rs 증가 10% 이내”, “짧은 게이트 V_t +20 mV, 긴 게이트 V_t 변화 ± 5 mV 이내”.
- 후속 열 예산(커패시터 공정, CuA 스택)을 함께 검토해 어닐 조건 변경이 최종 특성에서 되돌아가지 않는지 확인한다.

[아이디어]

주입 각도 드리프트를 인라인에서 잡는 방법으로, 제품 웨이퍼 스크라이브 라인에 채널링 민감 테스트 구조(예: 얇은 산화막 위 좁은 폴리 라인 사이 트렌치)를 두고 주입 직후 TW로 그림자 비대칭을 읽는 방안이 있다. 각도 0.5° 차이가 그림자 길이 수 nm 차이로 나타나 TW 신호 비대칭이 되므로, 교정 웨이퍼 없이 매 로트 각도를 감시할 수 있다. **[면접]** “이온주입 공정에서 PE가 가장 신경 쓰는 것은?”에는 “결론: dose·에너지보다 ‘보이지 않는’ 변수인 각도, 잔류 결함, 어닐 온도의 드리프트입니다. dose와 에너지는 Rs·TW로 매일 잡히지만, 빔 각도 0.5° 이탈이나 EOR 결함 위치, 파이로미터 25°C 오차는 인라인에서 안 보이고 몇 주 뒤 V_t 산포·loff·retention tail로 나타납니다. 그래서 TEG의 짧은 게이트 V_t roll-off, 방향별 비대칭, 접합 누설 온도 의존성을 자동 리포트로 보면서 주입 장비 ID·소모품 교체 이력과 맞춰 봅니다. 예를 들어 halo tilt -1.5° 는 짧은 게이트 V_t -25 mV와 IDD6 규격 tail로 나타났습니다.”

8. 셀프 체크 질문

8.1 개념 (5)

- 이온주입이 열확산 도핑을 대체한 이유와 그 대가는?
 - 답: 결론은 정밀 제어와 저온이다. dose를 빔 전류 적분으로 $\pm 1\%$ 이내 제어하고, 에너지로 깊이를 독립 제어 하며, 저온이라 포토레지스트 마스크가 가능하고 고용 한계에 무관한 고농도 도입이 된다. 대가는 결정 손상 이다. 손상을 고치고 도펀트를 활성화하는 어닐이 필수인데, 어닐은 확산(특히 TED)과 잔류 결함(EOR)을 낳아 접합 깊이와 누설을 좌우한다. 그래서 주입 공정의 난이도는 어닐에 있다.
- Projected range와 straggle을 설명하고, 왜 측면 straggle이 중요한가?
 - 답: R_p 는 이온이 멈추는 평균 깊이, ΔR_p 는 그 분포의 표준편차다. 프로파일은 1차로 가우시안이며 피크 농도 는 약 $0.4 \cdot \text{dose} / \Delta R_p$ 다. 측면 straggle은 마스크 가장자리에서 도펀트가 옆으로 퍼지는 폭으로 깊이 straggle 의 0.5 0.8배 수준이다. 게이트 길이 30 nm 소자에서 측면 5 nm는 유효 채널 길이 10 nm 감소를 뜻해 단채널 특성에 직접 영향을 준다.
- 채널링이란 무엇이고 어떻게 막는가?
 - 답: 결정축·면 방향으로 입사한 이온이 원자 사이 빈 통로로 충돌 없이 깊이 들어가 프로파일에 꼬리를 만드는 현상이다. 접합 깊이가 예측보다 깊어지고 입사각 0.1° 차이로 민감해 재현성이 나빠진다. 대책은 tilt 7° 안팎 과 적절한 twist, 4회 회전 주입, 스크린 산화막, Ge PAI로 표면 비정질화다. PAI는 채널링을 완전히 없애지만 EOR 결함을 남기므로 그 위치를 접합 공핍층 밖에 두어야 한다.
- TED가 무엇이고 spike anneal이 왜 유리한가?
 - 답: TED는 주입 손상에서 나온 과잉 격자간 원자가 어닐 초기 수 초 동안 B-P 확산을 수백 수천 배 가속하는 현상이다. 총 열량보다 "격자간 원자가 살아 있는 동안 얼마나 뜨거웠나"가 확산량을 정한다. Spike anneal은 250°C/s 이상으로 급속 승온해 $1000 \sim 1100^\circ\text{C}$ 피크를 1초 이내로 지나므로 격자간 원자가 소멸하기 전 구간을 최소화하면서 활성화를 확보한다. 밀리초 어닐은 여기서 더 나가 확산을 거의 없앤다.
- Halo 주입의 목적과 부작용은?
 - 답: 소스/드레인 끝 채널에 몸체와 같은 형의 고농도 도핑을 tilt로 넣어 게이트가 짧아질 때 V_t 가 급락하는 roll-off를 억제하는 것이 목적이다. 짧은 소자에서 두 halo가 겹쳐 평균 도핑이 오르므로 V_t 를 되돌린다. 부작용은 접합 커패시턴스와 누설·GIDL 증가, 이동도 저하, 긴 소자 V_t 상승(RSCE), 그리고 tilt 주입 특유의 그림자·각도 민감성이다. 각도 $1 \sim 2^\circ$ 오차가 짧은 게이트 V_t 수십 mV 변화로 나타난다.

8.2 응용 (5)

- R_s 는 정상인데 페리 짧은 게이트 V_t 만 낮고 I_{off} 가 늘었다. 무엇을 의심하는가?
 - 답: halo 주입의 각도(tilt/twist) 이탈을 먼저 의심한다. R_s 와 TW는 dose·손상량만 보므로 각도 문제를 감지하 지 못한다. 짧은 게이트만 영향받는 것은 halo 효과 약화의 시그니처이고, 방향별 Ion 비대칭이 있으면 twist 편차까지 의심한다. 검증은 채널링 민감 각도 교정 웨이퍼 측정, 소스·빔 부품 교체 이력 확인, V_t roll-off 곡선 비교다. 대책은 각도 재교정과 부품 교체 후 교정 필수화다.
- SIMS 프로파일은 정상인데 S/D R_s 가 15% 높다. 원인 분기와 대책은?
 - 답: SIMS는 화학 농도이므로 정상이면 dose·에너지·확산은 정상이다. R_s 상승은 활성화 부족, 즉 어닐 온도 저 하(파이어미터·램프), 비활성 클러스터(As-V, BIC), 후속 열에 의한 비활성화 중 하나다. SRP로 활성 농도가 낮 음을 확인하고, TC 웨이퍼로 어닐 피크 온도를 실측한다. B가 As보다 온도에 민감하므로 B/As R_s 비율 변화가 온도 문제의 단서다. 대책은 온도 재교정과 교정 절차 필수화다.
- DRAM 고온 retention tail이 로트 단위로 늘었고 온도 가속 계수가 컸다. 주입 관점의 원인 후보를 나열하라.
 - 답: 온도 의존성이 큰 것은 SRH 생성(접합 누설) 성분 증가를 뜻한다. 후보는 SN 접합 공핍층 내 EOR 결함(PAI 에너지 부적절), 주입 챔버 금속 오염(Fe, Ni 깊은 준위), 어닐 부족에 의한 점결함 잔류, SN 접합 dose 과다 에 의한 전계·GIDL 증가다. 검증은 단일 셀 접합 다이오드 TEG 누설·활성화 에너지, TEM으로 EOR 위치, TXRF/ DLTS로 금속, SRP로 활성화다. 대책은 EOR을 공핍층 밖으로, 오염 관리, 어닐 보강이다.
- 웨이퍼 테스트에서 수십 μm 원형 클러스터 저 V_t fail이 랜덤하게 나온다. 어떻게 접근하는가?

- 답: 원형·수십 μm 크기는 파티클 마스크의 전형이다. V_t 조절 주입 시 파티클이 빔을 가려 국부 미주입이 되고, 이후 세정에서 파티클이 사라져 흔적이 없다. 검증은 주입 직전 파티클 검사 데이터와 fail 발생 시점 상관, 고해상 TW 맵의 국부 저손상 점, 주입기 로드락·챔버 파티클 트렌드다. 대책은 파티클 원인(O-링, 척) 제거와 주입 전 검사 강화, 클러스터 형태 자동 분류 알람이다.
- 1. NAND 페이지 버퍼 읽기 마진이 로트 단위로 줄었다. 주입에서 볼 것은?
- 답: 페이지 버퍼 센싱 트랜지스터 V_t 산포와 미스매치를 본다. 원인 후보는 LV V_t 조절 주입의 dose 균일도·각도 이탈, halo 비대칭, CuA 구조에서 셀 스택 증착 열 예산 변화에 따른 페리 접합 확산·As 비활성화다. 검증은 페리 TEG V_t 분포·방향별 비대칭, 스택 증착 조건 변경 이력, R_s 모니터 트렌드다. 셀 V_t 분포가 정상인데 RBER이 오르면 페리 쪽을 우선 의심한다.

8.3 심화 (5)

- 1. EOR 결함이 접합 누설을 만드는 조건과 이를 피하는 설계 원칙은?
- 답: EOR 결함(dislocation loop)은 비정질/결정 경계 바로 아래 과잉 격자간 원자가 응집해 생기며, 이 위치가 접합 공핍층 안에 있으면 SRH 생성 중심이 되어 누설이 지수적으로 늘는다. 공핍층 밖(고농도 영역 안 또는 훨씬 깊은 곳)이면 거의 무해하다. 설계 원칙은 PAI 에너지로 비정질 깊이를 접합보다 얇게 두거나, 고온 어닐로 loop를 용해하거나, 고온 주입으로 비정질화 자체를 피하는 것이다. DRAM 셀 접합은 페리와 공핍층 깊이가 달라 조건을 분리해야 한다.
- 1. 고온 주입이 FinFET·GAA·3D 구조에서 유리한 이유는?
- 답: 얇은 핀이나 나노시트가 상온 주입으로 완전히 비정질화되면 재결정 템플레이트(아래 결정)가 부족해 SPE가 실패하고 다결정·쌍정이 남아 저항과 누설이 커진다. 400 500°C 고온 주입은 주입 중 자기 어닐링으로 비정질화를 막고 점결함을 즉시 회복해 결정을 유지하며 EOR도 생기지 않는다. 대가는 레지스트 사용 불가(하드마스크)와 채널링 잔존이다. DRAM 셀 접합 누설 개선에도 같은 원리가 적용된다.
- 1. 밀리초 어닐의 준안정 활성화가 후속 공정에서 되돌아가는 문제를 어떻게 다루는가?
- 답: 밀리초 어닐은 고용 한계를 넘는 농도를 격자에 억지로 넣은 준안정 상태를 만든다. 후속 500 700°C 열(실리사이드, 증착)에서 $As-V$ 클러스터나 BIC가 형성되어 비활성화되고 R_s 가 되돌아간다. 대책은 밀리초 어닐을 열 예산이 큰 공정 뒤로 배치하거나, 후속 공정을 저온화하거나, 비활성화를 미리 반영한 목표 R_s 를 설정하는 것이다. PE는 어닐 직후 R_s 가 아니라 최종 공정 후 콘택 저항·Ion으로 판정해야 한다.
- 1. RDF에 의한 V_t 산포를 정량적으로 설명하고 대책을 말하라.
- 답: 채널 공핍 영역 안 도펀트 수 N 이 포아송 분포를 따라 표준편차 $\sqrt{N}$ 으로 요동한다. 30 nm × 30 nm 채널, 공핍 깊이 20 nm, 10^{18} cm^{-3} 이면 $N \approx 18$, 요동 약 23%로 σ_{V_t} 수십 mV가 된다. 소자 수가 수십억 개인 DRAM 셀에서 이 tail이 저 V_t 누설 셀과 고 V_t 쓰기 실패 셀을 만든다. 대책은 채널 도핑을 낮추고 V_t 를 게이트 일함수·채널 구조로 정하는 것, 그리고 각도·dose 균일도 등 공정 산포를 RDF 아래로 억제하는 것이다.
- 1. CuA 구조 NAND에서 셀 스택 증착 조건 변경이 페리 특성을 바꾸는 메커니즘과 관리법은?
- 답: 페리 CMOS가 먼저 완성된 뒤 위에 수백 층 ON 스택 증착과 채널 폴리 결정화 열(수백 °C, 누적 수 시간 등)이 가해진다. 이 열이 페리 접합을 추가 확산시키고 As를 비활성화해 V_t - R_s 가 shift한다. 스택 단수 증가나 증착 온도 변경은 곧 페리 열 예산 변경이다. 관리법은 페리 주입·어닐을 후속 열 예산을 포함해 설계(덜 어닐하고 나중에 완성), 스택 공정 변경 시 페리 TEG를 필수 평가 항목으로 두고, 등가 열 예산(예: 등가 800°C 시간)을 공정 변경 승인 지표로 쓰는 것이다.

9. 한 페이지 요약

항목	핵심
주입의 역할	웰·채널·halo·SDE·S/D-게이트 도핑. V_t , 접합 깊이, R_s , 누설의 근원
4대 변수	dose(양), 에너지(깊이), 중(질량→깊이·손상), 각도(채널링·게이트 아래 침투)
프로파일	가우시안(R_p , ΔR_p) + 채널링 꼬리. 피크 $\approx 0.4 \cdot \text{dose} / \Delta R_p$. 측면 straggle = 유효 채널 길이 감소
채널링 대책	tilt 7° + twist, 4회 회전, 스크린 산화막, Ge PAI(EOR 주의)

항목	핵심
손상	프렌켈 쌍 → 비정질화(As 10^{14} , B는 거의 안 됨). 비정질 아래 EOR 결함
어닐	손상 회복 + 활성화 + (원치 않는) 확산. TED 때문에 spike(1000 1100°C, 1초 이내)·밀리초 어닐
활성화	고용 한계(B 2×10^{20} , As 2×10^{21} 수준). 클러스터 비활성화, 준안정 활성화는 후속 열에 되돌아감
계측 분기	Rs(고dose)/TW(저dose) → SIMS(화학) vs SRP/C-V(활성) → TEG. “SIMS 정상 + Rs 높음 = 어닐”
주입 결함	dose·에너지 오차, 각도 이탈(TW로 안 보임), 파티클 마스크(원형 클러스터), 차지업, 금속 오염
어닐 결함	부족(Rs ↑), 과다(접합 ↓·단채널), TED, EOR loop(누설), 비활성화, B 게이트 침투, 슬립
DRAM 연결	셀 채널 dose → Vt·누설, SN 접합 dose/EOR → GIDL·접합 누설 → retention tail, 페리 halo 각도 → Ioff-SA 미스매치
NAND 연결	셀은 폴리 채널로 주입 제한, 페리 LV Vt 산포 → 읽기 마진, HV 접합 → BV/온저항, CuA 열 예산 → 페리 shift
트러블슈팅 순서	전기 시그니처(L 의존·방향성·온도 가속) → Rs/TW 트렌드 → SIMS vs SRP 분기 → TEM(EOR) → 장비 이력 (각도 교정, 파이로미터) → 스플릿
최신	고온/저온 주입, PLAD 컨포멀 도핑, 밀리초 어닐, C co-implant, 비도핑 채널+일함수 Vt, 3D DRAM 층별 도핑

09. 세정과 CMP

1. 한눈에 보기

1.1 왜 PE에게 중요한가

- 메모리 공정 스텝의 대략 20~30%는 세정(cleaning)이다. 어떤 공정보다 자주 웨이퍼 표면을 건드리므로, 세정이 흔들리면 특정 층이 아닌 "모든 층"에서 결함이 나올 수 있다. PE가 웨이퍼맵을 보고 원인을 좁힐 때 세정은 항상 용의자 목록에 있다.
- 파티클(particle) 하나가 DRAM 셀 하나가 아니라 비트라인(BL) 한 줄, 워드라인(WL) 한 줄을 죽인다. 금속 오염(metallic contamination)은 눈에 보이지 않지만 접합 누설을 키워 리텐션(retention) 꼬리 비트(tail bit)로 나타난다. 두 가지 모두 EDS 비트맵에서 세정 원인으로 거슬러 올라가야 한다.
- CMP(Chemical Mechanical Polishing)는 층을 평탄하게 만드는 유일한 대면적 수단이다. CMP가 남긴 두께 편차는 다음 포토(photo)의 초점 심도(DOF, Depth Of Focus) 마진을 직접 갉아먹고, 디싱(dishing)/에로전(erosion)은 배선 저항과 커패시터 높이를 흔든다. 즉 CMP 결과는 몇 스텝 뒤의 CD-오버레이-저항으로 지연 발현된다.
- CMP 스크래치(scratch)는 짧은 선 형태의 클러스터 불량을, 잔류 슬러리(slurry residue)는 다음 층 쇼트(short)·오픈(open)을 만든다. 웨이퍼맵에서 원호(arc) 형태 스크래치 시그니처를 읽으면 즉시 CMP를 지목할 수 있다.
- AI SK에서 "RCA 세정을 설명하라", "CMP의 원리와 디싱·에로전의 차이", "평탄화가 왜 필요한가"는 기본 문항이며, 실무 심화에서는 "post-CMP 결함이 수율에 어떻게 나타나는가"를 묻는다.

1.2 핵심 키워드

용어	한 줄 정의
RCA 세정	SC1(APM: $\text{NH}_4\text{OH}/\text{H}_2\text{O}_2/\text{H}_2\text{O}$)과 SC2(HPM: $\text{HCl}/\text{H}_2\text{O}_2/\text{H}_2\text{O}$)로 파티클·유기물·금속을 제거하는 표준 습식 세정
SC1(APM)	알칼리성 과산화수소 혼합액. 파티클과 유기물 제거. Si 표면을 미세 식각하며 리프트오프(lift-off)
SC2(HPM)	염산 과산화수소 혼합액. 금속 이온을 염화물로 용해 제거
DHF(Diluted HF)	희석 불산. 자연산화막(native oxide)과 화학산화막 제거. H-terminated 표면을 만들
SPM(Sulfuric Peroxide Mixture)	황산+과산화수소(피라냐). 감광막·유기물 강력 산화 제거. 120~150°C
DSP(Diluted Sulfuric Peroxide)	희석 SPM. 저온·저농도로 금속·유기물 제거. 배치 습식에서 널리 사용
자연산화막(native oxide)	공기·DIW 노출 시 Si 위에 자발 형성되는 0.5~1.5 nm SiO_2
제타 전위(zeta potential)	액 중 입자·표면의 표면 전위. 같은 부호이면 반발하여 재부착 억제
메가소닉(megasonic)	0.8~1 MHz 초음파로 경계층을 흔들어 서브마이크론 파티클 제거
마랑고니 건조(Marangoni drying)	IPA 증기의 표면장력 구배로 물을 끌어내어 워터마크 없이 건조
워터마크(watermark)	건조 중 남은 물방울이 Si를 녹여 남기는 SiO_2 ·실리케이트 얼룩
Q-time	스텝 간 허용 대기 시간. 세정 후 다음 공정까지 자연산화·흡습·오염이 진행되므로 제한
TXRF	전반사 X선 형광. 표면 금속 오염을 $1\text{e}9$ ~ $1\text{e}10$ atoms/cm ² 수준까지 정량
Preston 식	연마율(MRR) = $K_p \times P \times V$. 압력(P)과 상대속도(V)에 비례
슬러리(slurry)	연마 입자(실리카·세리아·알루미나)+화학 첨가제 분산액
디싱(dishing)	넓은 금속 패턴 중앙이 주변 절연막보다 낮게 파이는 현상
에로전(erosion)	밀집 패턴 영역에서 금속과 절연막이 함께 낮아지는 현상
리세스(recess)	플러그(W 등) 상면이 주변 절연막보다 낮아진 상태. 콘택 저항 증가

용어	한 줄 정의
엔드포인트(endpoint)	모터 토크·광학 반사율·와전류로 연마 종료 시점을 실시간 검출
WIWNU / WIDNU	웨이퍼 내 / 다이 내 두께 불균일도. CMP 성능의 핵심 지표

2. 기초

2.1 오염의 4대 유형과 각 유형이 만드는 불량

웨이퍼 표면 오염은 크게 네 종류다. 제거 원리가 다르므로 세정액도 다르다.

오염 유형	대표 출처	대략 크기/농도	제거 원리	대표 불량
파티클(particle)	장비 마모, 슬러리, 식각 부산물, 사람	20 nm 수 μm , 웨이퍼 당 수 수백 개	미세 식각+제타 반발 + 메가소닉	패턴 브리지, 오픈, 핀홀
유기물(organic)	감광막 잔사, 진공 펌프 유, 대기 중 탄화수소	단분자층 수 nm	산화 분해(SPM, O_3 , 플라즈마)	산화막 품질 저하, 컨택 저항
금속(metallic)	스테인리스 배관, 식각 챔버, 슬러리, 사람 땀	$1\text{e}9$ $1\text{e}12$ atoms/ cm^2	산화 후 착화-용해(SC2, DHF)	접합 누설, 리텐션 꼬리, GOX 신뢰성
자연산화막/화학산화막	대기, DIW, SC1	0.5 1.5 nm	HF로 SiO_2 용해	컨택 저항, 에피 결함, 두께 오차

[핵심]

파티클은 “보이는 불량(쇼트/오픈)”을, 금속은 “보이지 않는 불량(누설/신뢰성)”을 만든다. PE가 세정 이슈를 의심할 때 파티클은 결함 검사(defect inspection) 맵으로, 금속은 리텐션·누설 전기 데이터와 TXRF로 접근한다.

2.2 파티클은 왜 붙고, 어떻게 떼는가

작은 입자는 표면과의 반데르발스(van der Waals) 인력이 중력보다 압도적으로 크다. 100 nm 입자에 작용하는 반데르발스 힘은 대략 $1\text{e}-8$ N 수준으로 자체 무게의 수백만 배다. 그래서 “떨어서” 떼는 것은 불가능하고, 다음 세 가지 힘을 조합해야 한다.

- 언더컷(undercut) 식각:** SC1이 Si나 SiO_2 표면을 0.1 0.5 nm/min 정도로 아주 얇게 녹여 입자 밑을 파낸다. 입자가 표면에서 떨어진다(lift-off).
- 정전기 반발:** 알칼리(pH 9 11)에서 Si-SiO₂ 표면과 대부분의 입자는 제타 전위가 모두 음(-30 -50 mV)이 된다. 같은 부호이므로 떨어진 입자가 재부착하지 않는다. 산성(DHF, pH 2 근처)에서는 부호가 달라질 수 있어 재부착이 잦다.
- 유체 전단력:** 표면 근처에는 유속이 거의 0인 경계층(boundary layer, 수십 μm)이 있다. 메가소닉(0.8 1 MHz)의 음향 흐름(acoustic streaming)이 경계층을 수 μm 이하로 얇게 만들어 서브마이크론 입자에 힘을 전달한다.

[예시]

SC1 온도를 40°C에서 60°C로 올리면 SiO_2 식각률이 대략 2 3배 커져 파티클 제거 효율(PRE, Particle Removal Efficiency)은 올라가지만, Si 표면 거칠기(RMS)가 0.1 nm에서 0.2 0.3 nm로 커질 수 있다. 게이트 산화 직전 세정이라면 거칠기 증가가 GOX 신뢰성(TDDb)을 떨어뜨리므로, PRE와 거칠기를 함께 봐야 한다.

2.3 습식 세정의 화학: 산화-용해 사이클

거의 모든 습식 세정은 “산화 → 용해”의 반복이다.

- H_2O_2 는 강한 산화제다. Si 표면을 SiO_2 로, 유기물을 $\text{CO}_2\text{-H}_2\text{O}$ 로, 금속을 금속 산화물/이온으로 바꾼다.

- 알칼리(NH₄OH)는 SiO₂를 천천히 녹여(SiO₂ + 2OH⁻ → SiO₃²⁻ + H₂O) 표면을 계속 새로 만든다. 이것이 언더컷의 근원이다.
- 산(HCl)은 금속 산화물을 용해성 염화물로 바꾼다(예: Fe₂O₃ + 6HCl → 2FeCl₃ + 3H₂O). Cl⁻ 착화로 재흡착도 억제한다.
- HF는 SiO₂를 녹인다(SiO₂ + 6HF → H₂SiF₆ + 2H₂O). 0.5% DHF에서 열산화막 식각률은 대략 2.5 nm/min, 자연산화막·CVD 산화막은 그보다 훨씬 빠르다(수 배).

Si surface	SC1 (NH ₄ OH/H ₂ O ₂)	DHF (HF/H ₂ O)
+-----+ H ₂ O ₂	+-----+ OH ⁻	+-----+ HF
Si -----> SiO ₂ 1nm -----> Si -----> Si-H		
(bare) oxidize on Si dissolve (fresh) strip terminate		
+-----+	+-----+	+-----+
	particle	hydrophobic
	lift-off	(water rolls off)

2.4 표면 상태: 친수성(hydrophilic) vs 소수성(hydrophobic)

- SC1/SC2/SPM 후 표면은 OH-terminated 화학산화막(약 0.8~1.2 nm)으로 덮여 **친수성**이다. 물이 고르게 퍼진다. 파티클 재부착에 상대적으로 강하고 건조가 쉽다.
- DHF 후 표면은 H-terminated **소수성**이다. 물 접촉각 60~80°. 유기물·파티클이 잘 달라붙고, 건조 시 물방울이 맺혀 워터마크가 생기기 쉽다. 그러나 산화막이 없어 컨택·에피·게이트 산화 직전에 필수다.

[주의]

“HF-last” 세정 후 대기 노출 1시간이면 자연산화막이 0.3~0.5 nm, 24시간이면 0.8~1.0 nm 정도 자란다(클린룸 습도·오존 농도에 따라 다름). 컨택 직전 HF-last 후 Q-time을 2~4시간 이내로 두는 이유다.

표면 상태에 따른 세정 결과 차이를 표로 정리하면 다음과 같다.

항목	친수성(SC1/SC2/O ₃ 후)	소수성(DHF 후)
표면 종단	Si-OH, 화학산화막 0.8~1.2 nm	Si-H, 산화막 없음
물 접촉각	5° 이하	60~80°
파티클 재부착	적음(제타 반발)	많음(정전 인력, 소수성 상호작용)
유기물 흡착	느림	빠름(수 시간 내 탄소 단분자층)
건조	스핀으로도 양호	워터마크 위험 → 마랑고니 필수
다음 공정 적합성	증착·포토 전 일반 세정	게이트 산화·에피·컨택 배리어 직전
대기 노출 후 변화	안정	자연산화막 재성장, 표면 전위 변화

2.4.1 제타 전위와 pH: 파티클 재부착을 결정하는 변수

제타 전위는 액 중 입자·표면이 갖는 유효 표면 전위로, pH에 따라 부호가 바뀐다. 등전점(IEP, isoelectric point)이 재료마다 달라 같은 pH에서 표면과 입자의 부호가 다를 수 있다.

재료	대략 IEP(pH)	pH 2(DHF)	pH 10(SC1)
SiO ₂	2~3	0 근처 또는 약한 음	강한 음(-40 mV 내외)
Si ₃ N ₄	6~7	양	음
실리카 슬러리 입자	2~3	0 근처	강한 음
알루미나(Al ₂ O ₃)	8~9	양	약한 음 또는 0 근처
세리아(CeO ₂)	6~8	양	음
폴리스티렌 라텍스(유기 입자)	낮음	약한 음	음
Si(H-terminated)	낮음	약한 음	음

- SC1(pH 10)에서는 대부분이 음전하이므로 반발한다. 이것이 SC1이 파티클 제거의 표준인 이유다.

- DHF(pH 2)에서는 SiO₂·실리카가 0 근처, 알루미늄·세리아·SiN이 양전하다. 표면(Si, 약한 음)과 알루미늄·세리아 입자(양)가 끌어당겨 재부착한다. W CMP(알루미늄)와 STI CMP(세리아) 후 DHF 세정에서 입자가 오히려 늘어나는 이유다.
- 대책: DHF에 계면활성제(음이온계)를 넣어 입자 표면을 음전하로 덮거나, DHF 후 희석 SC1로 마무리한다.

[핵심]

“어떤 세정액으로 어떤 입자를 뗄 수 있나”는 pH와 제타 전위 표 하나로 대부분 답이 나온다. 세리아 잔류가 DHF로 안 빠진다면 pH 때문이고, 알칼리로 바꾸거나 화학 결합을 끊는 전용액이 필요하다.

2.5 금속 오염 농도 감각: 1e10 atoms/cm²란

- Si(100) 표면 원자 밀도는 약 6.8e14 atoms/cm². 1e10 atoms/cm²는 표면 원자 68,000개 중 1개가 오염 원자라는 뜻이다. 즉 “10만 개 중 하나”인데도 소자에는 영향을 준다.
- Fe, Ni, Cu 같은 전이금속은 Si 안에서 빠르게 확산하고(Cu는 실온에서도 움직임), 밴드갭 중앙 근처에 깊은 준위(deep level)를 만들어 SRH 생성 전류(generation current)를 키운다.
- DRAM 셀 접합에서 Fe 오염 1e11 atoms/cm² 수준이면 소수 캐리어 수명이 수십 μs에서 수 μs로 떨어지고, 접합 누설 전류가 수 배 수십 배 늘어 리텐션 시간이 짧은 셀(꼬리 비트)이 급증한다.
- 목표 감각: 게이트 산화 직전·에피 직전 등 임계 세정에서 Fe/Ni/Cu/Zn 각 **1e10 atoms/cm² 이하**, 그 외 일반 세정 1e10 1e11 수준으로 관리하는 것이 일반적이다. Na·K·Ca 같은 알칼리·알칼리토금속은 산화막 내 이동 전하로 Vt 불안정을 일으키므로 함께 관리한다.

[예시]

300 mm 웨이퍼 표면 1e10 atoms/cm²의 Fe 총량은 약 7e12개, 질량으로 약 0.65 ng이다. 사람 땀 한 방울이 웨이퍼 한 장의 스펙을 수백 배 초과시킬 수 있다. 그래서 세정 배관·약액 순도(ppt급 금속), 장비 재질(PFA, PTFE, 석영)이 엄격하다.

2.6 왜 평탄화가 필요한가: DOF와 층간 두께 편차

포토 노광의 초점 심도는 대략 $DOF \approx k_2 \times \lambda / NA^2$ 이다. ArF 이머전($\lambda = 193$ nm, $NA = 1.35$)에서 DOF는 대략 100 150 nm, EUV($\lambda = 13.5$ nm, $NA = 0.33$)에서는 50 100 nm 수준이다. 이 안에 웨이퍼 토폰그래피(topography), 레지스트 두께 변동, 스캐너 초점 오차를 모두 담아야 한다.

- 평탄화 없이 층을 쌓으면 단차가 누적된다. 금속 3층만 쌓아도 수백 nm 단차가 생겨 DOF를 완전히 넘어선다.
- CMP로 다이 내 단차를 수십 nm 이하로 누르면 DOF 마진의 절반 이상을 확보할 수 있다.
- 두께 편차는 CD에도 직접 영향을 준다. 식각 시 잔막 두께가 다르면 오버에치(over-etch) 양이 달라져 CD·프로파일이 흔들린다.

[핵심]

CMP는 “지금 층”이 아니라 “다음 포토·식각”을 위한 공정이다. CMP 결함의 대부분은 몇 스텝 뒤에 CD·오버레이·저항·쇼트로 발현한다. PE는 이 시간 지연을 항상 염두에 둔다.

2.7 CMP 원리: Preston 식과 화학-기계 시너지

CMP는 슬러리 화학이 표면을 약하게(수화층·산화층 형성) 만들고, 연마 입자와 패드가 그 약한 층을 기계적으로 긁어내는 공정이다.

- **Preston 식**: $MRR = K_p \times P \times V$. MRR은 연마율(nm/min), P는 압력(psi 또는 kPa), V는 웨이퍼·패드 상대속도(m/s), K_p 는 재료·슬러리·패드가 정하는 상수.
- 예시 값: 산화막 CMP에서 $P = 3$ psi(약 20 kPa), $V = 1$ m/s, MRR 대략 200 400 nm/min. 압력을 2 psi로 내리면 MRR도 대략 2/3로 준다.

- 실제로는 저압에서 MRR이 Preston 예측보다 작고(입자가 접촉하지 않음), 고압에서는 슬러리 공급 부족·발열로 포화된다. Cu-low-k에서는 저압(1 2 psi) 공정이 필수여서 화학 기여를 키운 슬러리를 쓴다.
- 선택비(selectivity): 정지막(stop layer)에 대한 연마율 비. STI CMP에서 세리아(CeO₂) 슬러리는 SiO₂:SiN 선택비 30 50:1 이상을 얻어 SiN 위에서 자동으로 멈춘다.

2.8 결함 밀도와 수율: 세정·CMP가 수율에 미치는 크기 감각

랜덤 결함에 의한 수율은 대략 포아송(Poisson) 모델 $Y \approx \exp(-D_0 \times A)$ 로 어림한다. D_0 는 치명 결함 밀도(개/cm²), A는 다이 면적(cm²).

다이 면적	$D_0 = 0.1 / \text{cm}^2$	$D_0 = 0.3 / \text{cm}^2$	$D_0 = 0.5 / \text{cm}^2$	$D_0 = 1.0 / \text{cm}^2$
0.5 cm ² (DRAM 16 Gb급)	95%	86%	78%	61%
0.7 cm ² (대용량 DRAM)	93%	81%	70%	50%
1.0 cm ² (대용량 NAND)	90%	74%	61%	37%

- 세정 200 300 스텝, CMP 20 40 스텝이 각각 0.001 0.005 /cm²의 치명 결함을 더한다고 가정하면 합계는 0.3 1.0 /cm²에 이른다. 표에서 보듯 이 범위는 수율 수십 %p를 좌우한다.
- 메모리는 리던던시(redundancy) 리페어로 싱글 비트·라인 결함을 구제하므로 실제 수율은 위 표보다 높다. 그러나 리페어 자원은 유한하여 결함 밀도가 오르면 리페어 불가 다이가 급증한다(11장).
- 따라서 세정·CMP 결함 관리는 “스텝당 0.001 /cm² 수준”이라는 매우 작은 숫자를 수백 스텝에 걸쳐 지키는 일이다.

[면접]

“CMP는 화학과 기계의 시너지입니다. 화학만 있으면 등방적으로 다 녹아 평탄화가 안 되고, 기계만 있으면 스크래치가 나고 선택비가 없습니다. 슬러리가 표면을 얇게 약화시키고 패드와 입자가 볼록한 부분부터 제거하기 때문에 평탄화가 됩니다. 연마율은 Preston 식 $MRR = K \cdot P \cdot V$ 로 압력과 속도에 비례하며, 실무에서는 압력·속도·슬러리 유량·패드 컨디셔닝으로 연마율과 균일도를 조절합니다.”

3. 공정/기술 상세

3.1 습식 세정 약액 비교표

약액	조성(예시 부피비)	온도	제거 대상	부작용/주의
SC1(APM)	NH ₄ OH:H ₂ O ₂ :H ₂ O = 1:1:5 1:4:20 (희석형 1:2:80)	40 70°C	파티클, 유기물	Si/SiO ₂ 미세 식각, 거칠기 증가, Fe-Al 재흡착
SC2(HPM)	HCl:H ₂ O ₂ :H ₂ O = 1:1:6 1:1:50	40 70°C	금속(Fe, Ni, Cu, Zn, Al)	화학산화막 형성, 파티클 제거력 없음
DHF	HF:H ₂ O = 1:100 1:1000 (0.05 1%)	실온	자연/화학산화막, 산화막 내 금속	소수성 표면, 파티클 재부착, 워터마크
BOE	NH ₄ F/HF 완충액	실온	산화막 정밀 식각	식각률 안정하나 NH ₄ F 결정 잔사 가능
SPM	H ₂ SO ₄ :H ₂ O ₂ = 2:1 4:1	90 150°C	감광막, 유기물, 일부 금속	황산 잔류(설페이트), 고온 취급 위험
DSP	희석 H ₂ SO ₄ +H ₂ O ₂ (+HF)	실온 50°C	금속, 유기물, 얇은 산화막	저온 대안. 배치 습식에서 널리 사용
O ₃ -DIW	오존수 5 50 ppm	실온	유기물, 감광막(얇은 경우)	화학산화막 형성(0.5 1 nm). 친환경 SPM 대체
SC1+메가소닉	SC1 + 0.8 1 MHz	40 60°C	서브마이크론 파티클	미세 패턴 손상(패턴 붕괴) 가능

[핵심]

RCA 순서 SC1 → (DHF) → SC2인 이유: SC1은 알칼리에서 Fe-Al 같은 금속을 수산화물로 표면에 재흡착시키기 때문에 마지막에 SC2(산성)로 금속을 제거해야 한다. 순서를 바꾸면 SC2로 제거한 금속이 SC1에서 다시 붙는다.

3.2 RCA 세정 시퀀스 상세와 각 단계에서 표면이 겪는 일


Step	Chemistry	Surface before -> after	Purpose
1. SPM	H2SO4/H2O2	PR, organics -> removed	gross organic strip
2. DIW	rinse	residual acid -> diluted	carry-over prevent
3. DHF	HF 0.5%	chem. oxide -> bare Si-H	oxide + trapped metal
4. DIW	rinse		
5. SC1	NH4OH/H2O2 60C + megasonic	Si-H -> chem oxide ~1nm particles -> removed	particle lift-off
6. DIW	rinse		
7. SC2	HCl/H2O2 60C	metal (Fe,Ni,Cu) -> chloride	metallic removal
8. DIW	rinse		
9. (DHF)	optional HF-last	chem oxide -> Si-H	for contact/epi/gate
10. Dry	IPA Marangoni	water -> removed	no watermark

- 각 DIW 린스는 저항률 18 MΩ·cm 이상, TOC(총유기탄소) 수 ppb 이하, 용존산소(DO) 수 ppb 이하 초순수(UPW)를 쓴다. 린스 부족은 약액 캐리오버(carry-over)로 다음 조(bath)의 조성을 혼든다.
- 배치(batch) 습식 스테이션은 25 50장을조에 담가 처리한다. 약액 소모가 적고 처리량이 크지만 웨이퍼 간 교차 오염(cross-contamination)이 있다. 예: 한 장에서 떨어진 파티클이 다른 장에 붙는다.
- 단일 웨이퍼(single wafer) 스�핀 세정은 웨이퍼 1장을 회전시키며 노즐로 약액을 뿌린다. 교차 오염이 없고 레시피 유연성이 크나 처리량이 작고 약액 소모가 크다. 임계 세정(게이트 전, 컨택 전, post-CMP)은 대부분 단일 웨이퍼로 이동했다.

[예시]

배치 SC1조에 파티클 2,000개짜리 웨이퍼 한 장이 들어오면, 조 안의 파티클 농도가 올라 같은 배치의 다른 웨이퍼 24장이 각각 수십 개씩 추가 파티클을 얻을 수 있다. 결함 맵에서 “특정 배치 25장이 함께 파티클 증가”라면 배치 세정 조 오염을 의심한다.

3.2.1 단일 웨이퍼 스프인 세정 장비 구성



- 약액은 중심 또는 반경 방향 스캔 노즐로 공급되며, 회전 원심력으로 표면에 얇은 액막(수십 수백 μm)을 형성한다. 액막 두께와 유속이 반경 위치마다 달라 세정 균일도가 반경 프로파일로 나타난다. 중심(유속 느림, 액 고임)과 에지(액 빠름, 얇음)에서 결함 특성이 다르다.
- 챔버 4 12개를 하나의 플랫폼에 두어 처리량을 확보한다. 챔버별 노즐 위치·유량·회전 속도 차이가 챔버 간 편차를 만들므로, PE는 세정 챔버 ID 단위로 결함 데이터를 나눠 본다.

- 뒷면(back-side) 세정과 베벨(bevel, 웨이퍼 가장자리) 세정 노즐이 따로 있다. 뒷면 파티클은 척(chuck) 접촉으로 앞면에 전사되거나 포토 초점 오차(웨이퍼 휨)를 일으킨다.

3.2.2 초순수(UPW)와 약액 순도 스펙 감각

항목	대략 스펙(예시)	초과 시 영향
저항률	18.2 MΩ·cm(25°C) 이상	이온 잔류, 부식, 정전기(너무 높으면 대전)
TOC(총유기탄소)	1 5 ppb 이하	유기물 흡착, 계면 결함
용존산소(DO)	1 10 ppb 이하(임계 세정)	자연산화막, 워터마크
파티클(50 nm 이상)	수 개/mL 이하	파티클 부착
금속 이온	각 원소 ppt(1e-12) 수준 이하	금속 오염
실리카(용존)	0.5 ppb 이하	실리카 석출 얼룩
박테리아	수 CFU/L 이하	유기 입자
약액 등급	반도체 등급(금속 ppt ppb)	세정 조에 금속 인입

[예시]

DIW 한 방울(0.05 mL)에 Fe 1 ppt가 들어 있으면 Fe 원자는 약 5e8개다. 300 mm 웨이퍼(약 700 cm²) 표면에 모두 흡착되어도 1e6 atoms/cm²로 스펙(1e10)보다 4자리 낮다. 그러나 약액 1 L가 통과하고 흡착이 누적되면 1e10 근처에 이를 수 있다. ppt 순도가 필요한 이유다.

3.2.3 감광막 제거: 애싱과 습식의 분업

- 이온주입 후 감광막은 표면이 탄화(crust)되어 습식 SPM만으로는 제거가 느리고 잔사가 남는다. 먼저 O₂ 플라즈마 애싱(200 300°C, 수십 초)으로 대부분을 태우고, 남은 잔사와 임플란트 부산물을 SPM/DSP+SC1로 제거한다.
- 애싱은 노출된 Si를 산화시켜 수 nm의 산화막을 만들고, 도펀트 손실(Si 소모)과 게이트 산화막 두께 증가를 일으킨다. 임계 층에서는 저온(100°C 이하) 또는 H₂/N₂ 환원 애싱을 쓴다.
- low-k(SiOC) 위 애싱은 탄소를 빼앗아 k값을 올리고 흡습성을 키우므로 BEOL에서는 H₂/He 원격 플라즈마 또는 습식 전용액을 쓴다.

3.3 메가소닉과 패턴 손상의 트레이드오프

- 메가소닉 주파수 0.8 1 MHz. 캐비테이션(cavitation) 기포가 작아(수 μm) 패턴 손상이 적고 음향 흐름이 경계 층을 얇게 만든다. 40 kHz급 일반 초음파는 기포가 커서(수백 μm) 패턴을 부순다.
- 그러나 DRAM 커패시터 하부전극(높이 1 μm 이상, 폭 수십 nm, 종횡비 20 이상)이나 NAND 고종횡비 구조에서는 메가소닉 파워가 조금만 과해도 기둥이 쓰러진다(pattern collapse). 그래서 이런 층에서는 메가소닉을 끄거나 매우 낮은 파워(수십 W)로 쓰고, 화학 리프트오프와 스피너 유동에 의존한다.
- 파워·주파수·용존가스(N₂, H₂ 미량 용해)로 캐비테이션 세기를 조절한다. 용존 가스 농도가 낮으면 캐비테이션이 약해 PRE가 떨어진다.

3.4 건조: 워터마크의 물리와 마랑고니 건조

워터마크는 소수성(HF-last) 표면에 남은 물방울 안에서 Si가 용존산소에 의해 산화되고, 그 SiO₂가 물에 녹아(실리케이트) 물방울이 마르면서 농축·석출된 흔적이다. 크기는 수 μm 수백 μm, 두께 수 nm이지만 다음 층 식각·산화·컨택에 국부 결함을 만든다.

- 스피너 건조(spin dry): 2,000 3,000 rpm 회전으로 물을 날린다. 소수성 표면에서는 작은 물방울이 남기 쉬워 워터마크가 잦다.

- IPA 증기 건조/마랑고니 건조: 웨이퍼를 물에서 천천히 끌어올리며 IPA 증기를 물 표면에 공급한다. IPA가 녹아든 쪽 표면장력(약 22 mN/m)이 순수(72 mN/m)보다 낮아 물이 웨이퍼에서 밀려 내려간다(마랑고니 흐름). 물이 남지 않으니 워터마크가 거의 없다.
- 로타고니(Rotagoni): 단일 웨이퍼 스펀에서 DIW 노즐과 IPA 노즐을 함께 쓰며 반경 방향으로 마랑고니 경계를 스캔한다.
- 용존산소 제어: DIW 안의 DO를 수 ppb 이하로 낮추고 N₂ 분위기에서 건조하면 워터마크 형성 자체가 억제된다.

[트러블슈팅]

증상: 컨택 층 결함 검사에서 지름 50 200 μm 원형 얼룩 결함이 웨이퍼 중심 부근에 증가. 원인: HF-last 후 단일 웨이퍼 건조 시 IPA 유량 저하로 중심부 마랑고니 건조 불완전 → 워터마크. 조치: IPA 노즐 유량·온도 점검, DO 모니터링, 건조 레시피 회전 속도 프로파일 최적화.

3.5 건식 세정(dry clean)

습식이 불가능하거나 손상이 우려되는 곳에 건식 세정을 쓴다.

기법	원리	제거 대상	장점	한계
O ₂ /O ₃ 플라스마 애싱(ashing)	산소 라디칼이 감광막을 CO ₂ /H ₂ O로 산화	감광막, 유기물	대면적 빠름	산화막 형성, 하드마스크 산화, 저k 손상
H ₂ /N ₂ 플라스마	환원성 라디칼로 유기물·잔사 제거	PR 잔사, 폴리머	low-k 손상 적음	제거 속도 느림
UV/O ₃	UV(185/254 nm)+오존으로 유기물 분해	얇은 유기 오염	무손상, 무플라스마	두꺼운 잔사 불가
NF ₃ /NH ₃ 원격 플라스마(SiCoNi류)	(NH ₄) ₂ SiF ₆ 형성 후 승화(>100°C)로 자연산화막 제거	자연산화막, 컨택 바닥 산화막	등방·선택적, 진공 일관 처리 가능	로딩 효과, 두께 제어 수 nm 한계
HF 증기(vapor HF)	기상 HF+수분으로 SiO ₂ 식각	산화막, 희생층	패턴 붕괴 없음(액체 없음)	잔사(플루오라이드), 선택비 제한
극저온 에어로졸(cryogenic aerosol)	Ar/N ₂ /CO ₂ 고체 입자로 파티클 타격	파티클	무화학, 소수성 표면 OK	패턴 손상, 대형 입자 위주

[예시]

DRAM 스토리지 노드 컨택(SNC) 바닥에 자연산화막 1 nm가 남으면 컨택 저항이 수십 % 이상 올라 tRCD/tWR 마진이 준다. 습식 DHF는 옆의 SiN 스페이서와 산화막을 함께 갇아 CD를 키우므로, 챔버 안에서 NF₃/NH₃ 원격 플라스마로 1 2 nm만 정밀 제거하고 진공을 깨지 않고 바로 TiN/W를 증착하는 통합 방식이 쓰인다.

3.6 Q-time(대기 시간) 관리


구간	대략 허용 Q-time	초과 시 현상	근거
HF-last 세정 → 게이트 산화/에피	1 4시간	자연산화막 0.3 1 nm, 유기물 흡착 → 두께 오차, 에피 결함	표면 소수성, 대기 탄화수소 흡착
HF-last → 컨택 배리어 증착	2 6시간	컨택 저항 증가, Rc 산포	바닥 산화막
식각 → 폴리머 제거 세정	수 시간	Cl/Br 잔류 + 수분 → HCl/HBr 부식, 금속 pitting	할로겐 잔사
Cu CMP → 캡핑(SiN/SiCN)	수 시간 1일	Cu 산화(CuO), 부식, 결함 증가	Cu 표면 노출
감광막 코팅 → 노광(PED/PEB)	수 시간	CD 시프트(산 확산, 아민 오염)	화학증폭형 레지스트
low-k 식각 → 캡	수 시간	수분 흡습 → k값 상승, 접착 불량	다공성 low-k

- Q-time 초과 로트는 재세정(rework clean) 또는 폐기 판정한다. PE는 수율 이상 로트에서 Q-time 초과 이력을 항상 먼저 확인한다(MES 이력 조회).
- Q-time 관리에는 N₂ 퍼지 FOUP(front-opening unified pod), 스토커 내 N₂/저습 보관이 함께 쓰인다. FOUP 내 산소·습도를 낮추면 허용 시간이 2.5배 늘어난다.

3.7 세정 핵심 공정 변수 표

변수	조절 방향	영향 받는 결과	모니터링 항목/계측
SC1 농도(NH ₄ OH 비율)	올림	PRE 증가, Si 식각·거칠기 증가, 금속 재흡착 증가	파티클 카운트(SP 계열), AFM RMS, 산화막 손실량
SC1 온도	올림	PRE 증가, 식각률 증가, H ₂ O ₂ 분해 가속	조 온도, H ₂ O ₂ 농도 모니터
메가소닉 파워	올림	서브마이크론 PRE 증가, 패턴 붕괴 위험	패턴 손상 SEM, 파티클 카운트
DHF 농도/시간	올림	산화막 제거량 증가, 주변 산화막 CD 손실, 소수성 강화	산화막 두께(엘립소), CD-SEM
SC2 농도	올림	금속 제거력 증가, 화학산화막 두께 증가	TXRF, VPD-ICP-MS
린스 시간/유량	줄임	약액 잔류, 다음 조 오염, 이온 잔류	저항률, 이온 크로마토그래피
IPA 유량(건조)	줄임	워터마크 증가	결함 검사 얼룩 카운트
용존산소(DO)	올림	워터마크, 자연산화막 증가	DO 미터
약액 수명(bath life)	늘림	파티클 축적, H ₂ O ₂ 고갈, PRE 저하	조 파티클 카운터, 농도 모니터, 교체 주기
Q-time	늘림	자연산화막, 흡습, 부식	MES 이력, 두께 계측

3.8 CMP 장비 구성



- **플래튼(platen):** 패드가 붙은 회전 원판. 보통 3개 플래튼으로 벌크 연마 → 마무리 연마 → 버핑(buffing)을 순차 수행한다.
- **캐리어 헤드(carrier head):** 웨이퍼를 뒤집어 잡고 멤브레인으로 압력을 가한다. 5~7개 동심 존(zone)의 압력을 독립 제어하여 웨이퍼 내 균일도(WIWNУ)를 잡는다. 리테이너 링(retainer ring)이 웨이퍼 가장자리를 잡고 에지 압력 프로파일을 조절한다.
- **패드(pad):** 폴리우레탄 발포체. 경도(hard/soft), 기공 크기, 표면 홈(groove) 패턴이 슬러리 분포와 평탄화 능력을 정한다. 경질 패드는 평탄화가 좋고 스크래치 위험이 크며, 연질 패드는 스크래치가 적고 디싱이 크다.
- **컨디셔너(conditioner):** 다이아몬드 디스크가 패드 표면을 계속 갈아 기공을 열고 글레이징(glazing, 패드 표면이 연마 부산물로 막히는 현상)을 막는다. 컨디셔닝 부족 → MRR 저하·불균일, 과다 → 패드 수명 단축·다이아몬드 탈락·스크래치.
- **엔드포인트 센서:** 산화막은 플래튼 창을 통한 광학 반사율(간섭), 금속은 와전류(eddy current) 두께 센서 또는 모터 토크(마찰 계수 변화)를 쓴다.

3.9 슬러리·패드 선택 표

CMP 종류	연마 입자	화학 첨가제	정지막/선택비	패드	대략 MRR
ILD/PMD 산화막	폼드/콜로이달 실리카 30 100 nm	KOH 또는 NH ₄ OH, pH 10 11	없음(시간·두께 기준)	경질	200 400 nm/min
STI 산화막	세리아(CeO ₂) 50 150 nm	계면활성제·폴리머 (선택비·자기정지)	SiN 정지. SiO ₂ :SiN 30 50:1 이상	경질/적층	산화막 200 300, SiN 5 10 nm/min
폴리Si	콜로이달 실리카	아민계, pH 10 12	SiO ₂ /SiN 정지, 50:1 이상	연질 중간	100 300 nm/min
W 플러그/BL	알루미나 또는 실리카	Fe(NO ₃) ₃ /H ₂ O ₂ 산화제, pH 2 4	SiO ₂ 정지. W:SiO ₂ 5 20:1	경질	200 400 nm/min
Cu 벌크	콜로이달 실리카	H ₂ O ₂ 산화제, 글리신 등 착화제, BTA 부식 억제제, pH 4 9	TaN 정지	중간	300 800 nm/min
Cu 배리어(TaN/Ta)	실리카	pH 조절, 저선택비 (Cu:TaN:SiO ₂ ≈ 1:1:1) 또는 선택형	캡/low-k 정지	연질	30 80 nm/min
산화막 버프(buff)	저농도 실리카 또는 DIW	순수 또는 약알칼리	없음	연질	수 nm/min

[심화]

세리아 슬러리의 자기정지(self-stopping) 원리: CeO₂ 입자는 SiO₂와 화학적으로 결합(Ce-O-Si)하여 SiO₂를 "뜯어내는" 방식으로 연마하므로 실리카보다 2 3배 빠르다. 반면 첨가된 음이온성 폴리머가 SiN 표면(pH 8 9 에서 양전하)에 흡착해 입자 접근을 막아 SiN 연마를 억제한다. 이 선택비 덕분에 STI CMP에서 활성 영역 위 SiN이 노출되면 연마가 거의 멈춘다. 그러나 패턴 밀도가 다른 영역에서 노출 시점이 달라 디싱·에로전은 여전히 남는다.

3.10 CMP 종류별 상세와 메모리 적용

STI CMP

- 트렌치를 채운 HDP/HARP 산화막을 SiN 정지막까지 연마. 활성 영역 위 SiN이 노출된 뒤 트렌치 산화막이 SiN 상면과 같은 높이로 남아야 한다.
- 문제: 넓은 트렌치(주변부, 다이 경계)에서 산화막이 더 파이는 디싱, 밀집 셀 영역에서 SiN이 얇아지는 에로전. SiN이 얇아지면 이후 SiN 제거 시 산화막 높이(STI step height)가 달라져 게이트 폴리 잔류·Vt 산포로 나타난다.
- 대책: 세리아 고선택비 슬러리, 리버스 마스크 에치백(dummy fill로 밀도 균일화), 더미 활성 패턴 삽입.

ILD/PMD CMP

- 게이트 위 PMD(BPSG/HDP/TEOS) 또는 금속층 간 IMD를 평탄화. 정지막이 없어 시간·두께 계측 기반으로 종료한다.
- 핵심 지표: 잔막 두께(remaining thickness)의 WIWNU와 다이 내 단차. 잔막 두께 편차 ±5%가 다음 컨택 식각의 오버에치 양을 바꿔 컨택 바닥 손상 또는 미개통(under-etch)으로 이어진다.

W CMP

- 컨택/비아 홀에 채운 W와 TiN 배리어를 산화막 위에서 완전히 제거. 산화제(H₂O₂ 또는 Fe³⁺)가 W를 WO₃로 산화시키고 알루미나 입자가 이를 벗겨낸다.
- 문제: W 플러그 리세스(플러그가 산화막보다 5 20 nm 낮음), 산화막 에로전, W 잔류(residue)로 인한 인접 플러그 쇼트, 키홀(keyhole) 노출.
- DRAM에서 BLC(bit line contact), SNC, 랜딩패드 형성에 W CMP가 여러 번 쓰인다. 랜딩패드 CMP의 잔류 W는 인접 스토리지 노드 쇼트 → 2비트/이웃 셀 불량 시그니처로 나타난다.

Cu CMP(BEOL)

- 1단계 벌크 Cu 제거(고속, 배리어 위 수십 nm 남김) → 2단계 Cu 마무리(배리어 노출, 저압) → 3단계 배리어 CMP(TaN 제거+캡/low-k 소량 연마, 디싱 보정).
- 슬러리의 BTA(benzotriazole)가 Cu 표면에 보호막을 만들어 패턴 아래(리세스된 곳)의 과잉 용해를 막는다. 산 화제와 착화제의 균형이 디싱·부식을 결정한다.
- 문제: 디싱(넓은 라인·패드), 에로전(밀집 라인 어레이), Cu 부식(pitting), 잔류 Cu(쇼트), low-k 박리 (delamination), 스크래치.

폴리Si CMP

- DRAM 커패시터 하부 몰드 위 폴리 제거, NAND 채널 폴리 CMP, 게이트 폴리 평탄화 등. 산화막/SiN 정지, 고 선택비.

STI CMP와 Cu CMP의 단계 흐름을 도식으로 비교하면 다음과 같다.

STI CMP (oxide on SiN stop)	Cu dual-damascene CMP (3 steps)
before:	before:
<pre> oxide __ oxide __ oxide SiN SiN SiN Si Si Si </pre>	<pre> Cu overburden ~500 nm ~~~~~ Cu Cu Cu TaN liner +--+ +--+ +--+ </pre>
after (ideal):	Step1 bulk Cu (high MRR, EP by eddy)
<pre> ~~~~~ SiN ox SiN ox SiN Si Si Si </pre>	Step2 Cu clear (low P, stop on TaN)
defects: dishing (wide trench), erosion (dense active), SiN loss (over-polish)	Step3 barrier (TaN + cap touch-up)
	defects: dishing (wide Cu), erosion (dense array), residual Cu (short), Cu corrosion / pitting

3.10.1 패턴 밀도 효과와 더미 필(dummy fill)

- CMP 연마율은 국부 패턴 밀도(pattern density, 연마 대상 면적 비율)에 반비례한다. 밀도 20% 영역은 밀도 80% 영역보다 같은 압력에서 유효 접촉 압력이 4배 높아 빨리 깎인다. 패드는 수 mm 스케일에서 평균화(planarization length, 대략 1.5 mm)하므로, 이 길이 안에서 밀도 차가 크면 단차가 남는다.
- 더미 필: 설계에서 빈 영역에 전기적으로 의미 없는 패턴(더미 활성, 더미 금속)을 채워 밀도를 균일화한다. 목표 밀도 편차 대략 $\pm 10\sim 20\%$ 이내.
- 리버스 마스크 에치백: STI 산화막 증착 후 넓은 활성 영역 위 산화막을 미리 식각하여 단차를 줄인 뒤 CMP. 마스크 1장이 추가되나 디싱·에로전이 크게 준다.
- PE 관점: 다이 내 특정 위치(패턴 밀도 급변 구간, 어레이-주변부 경계, 스크라이브 인접)에서 반복되는 불량은 CMP 밀도 효과를 먼저 의심한다. 다이 내 좌표를 CMP 시뮬레이션 밀도 맵과 겹치면 빠르게 확인된다.

3.10.2 소모품 수명 주기와 드리프트

소모품	대략 수명	수명 말기 증상	관리
패드	수백 수천 장	MRR 저하, 평탄화 능력 저하, 에지 프로파일 변화	로트별 MRR·WIWNU 추세, 교체 후 브레이크인(break-in)
컨디셔너 디스크	수천 장	다이아몬드 마모 → 글레이징, 탈락 → 스크래치	교체 주기, 탈락 검사
리테이너 링	수백 수천 장	에지 두께 프로파일 변화(에지 fast → slow)	에지 두께 SPC, 사용 시간 인터락
멤브레인	수천 장	존 압력 누설 → 방사형 불균일	압력 누설 테스트
슬러리(개봉 후)	수일 수주	응집(LPC 증가), pH·농도 변화	LPC 실시간, 순환 배관 필터
post-CMP 브러시	수천 장	세정 효율 저하, 입자 재전사	결함 카운트 SPC, 처리 수 인터락
엔드포인트 창	패드와 함께	흐려짐 → 오검출	신호 품질 모니터

[주의]

패드 교체 직후 브레이크인 기간(수 수십 장) 동안 MRR이 안정되지 않아 두께 편차가 커진다. 교체 직후 로트에서 두께 이상이 반복되면 “패드 교체 이력”과 대조한다. 소모품 교체 시점이 웨이퍼맵 이상의 시작점과 일치하는 경우가 많다.

3.11 엔드포인트(endpoint)와 두께 제어

방법	원리	적용	정밀도/한계
시간 기준	이전 로트 MRR로 시간 계산	ILD 등 정지막 없는 산화막	패드 수명·슬러리 변동에 취약. APC로 보정
모터 토크/전류	정지막 노출 시 마찰계수 변화 → 플레튼/헤드 모터 전류 변화	W, Cu 벌크→배리어 전환, STI SiN 노출	패턴 밀도 낮으면 신호 약함
광학 반사율(in-situ)	플레튼 창 통해 광 반사 스펙트럼 → 산화막 두께 간섭	산화막 CMP, Cu 클리어링	패턴 위에서는 모델 필요
와전류(eddy current)	금속막 두께에 따른 유도 전류 변화	Cu, W 벌크 두께	수십 nm 이하 얇은 막에서 정밀도 저하
사후 계측 피드백	스탠드얼론 두께계(엘립소·반사율·4점 프로브)로 측정 후 다음 로트 시간 보정	모든 CMP	run-to-run 제어. 로트 내 보정 불가

- 두께 제어 목표 예시: ILD 잔막 목표 500 nm $\pm$ 15 nm(3 σ), 웨이퍼 내 범위 20 nm 이하. STI 산화막 단차 목표 $\pm$ 5 nm 이내.

3.12 post-CMP 세정

CMP 직후 웨이퍼에는 슬러리 입자(수십 nm 실리카/세리아 수천 수만 개), 연마 부산물(Cu 이온, W 산화물), 패드 조각, 유기 첨가제가 붙어 있다. 이를 30분 안에 제거하지 않으면 건조·고착되어 제거가 어렵다.

- 브러시 스크럽(PVA brush scrub): 스펀지 브러시가 웨이퍼 양면을 문지르며 약액(NH₄OH 희석, 시트르산, 계면활성제)을 공급. 기계적 제거+제타 반발.
- 메가소닉 DIW/약액: 브러시가 닿지 않는 미세 입자 제거.
- 화학: 산화막 CMP 후에는 알칼리(NH₄OH, pH 10~11)로 실리카 입자와 표면을 같은 음전하로 만들어 반발. 세리아는 표면에 화학 결합하므로 제거가 어려워 전용 세정액(유기산+계면활성제)이나 얇은 DHF 언더컷이 쓰인다. Cu CMP 후에는 시트르산/옥살산 등으로 Cu 이온·산화물 제거+BTA 잔류 제거, 부식 방지.
- 건조: 스프인+IPA.

[주의]

post-CMP 세정에서 Cu 표면에 DHF를 쓰면 갈바닉 부식(galvanic corrosion)이 가속된다. Cu와 배리어(Ta) 사이에 전위차가 있어 전해질 속에서 Cu가 우선 용해된다. Cu 층에서는 pH 중성 약산성 유기산 계열을 쓰고, 산화막 층 세정액을 실수로 적용하면 Cu pitting이 폭증한다.

3.13 CMP 핵심 공정 변수 표

변수	조절 방향	영향 받는 결과	모니터링 항목/계측
다운포스(압력)	올림	MRR 증가(Preston), 스크래치·디싱 증가, low-k 박리	두께 계측, 결함 검사 스크래치 카운트
플레튼/헤드 속도	올림	MRR 증가, 슬러리 부족 시 불균일	두께 WIWNU
존별 멤브레인 압력	조정	반경 방향 두께 프로파일(에지 fast/slow)	반경 두께 프로파일(49점 이상)
리테이너 링 압력	올림	에지 리바운드 억제, 에지 두께 프로파일 변화	에지 5 mm 두께
슬러리 유량	줄임	MRR 저하, 발열, 스크래치 증가, 불균일	MRR 추세, 패드 온도

변수	조절 방향	영향 받는 결과	모니터링 항목/계측
슬러리 농도/pH	벗어남	입자 응집(대형 입자 → 스크래치), 선택비 변화	슬러리 입도 분포(LPC), pH-농도 모니터
패드 컨디셔닝	줄임	글레이징 → MRR 저하·에지 불균일	MRR 추세, 패드 표면 거칠기
패드 수명	늘림	MRR 드리프트, 평탄화 능력 저하	패드 두께, 로트별 MRR
연마 시간/오버폴리시	늘림	디싱·에로전·리세스 증가, 정지막 손실	단차(프로파일러/AFM), 정지막 잔막
슬러리 온도	올림	화학 반응 가속 → MRR 증가, Cu 부식	플래튼 온도
post-CMP 세정 지연	늘림	슬러리 고착, 제거 불가 잔류	결함 검사 입자 카운트

4. 결함·불량 유형

4.1 세정 관련 결함

결함명	현상	발생 원인	검출/분석 방법	대책
파티클 잔류	패턴 브리지·오픈, 핀홀, 랜덤 또는 배치 단위 증가	약액 수명 초과, 필터 파손, 배치 교차 오염, 메가소닉 저하	결함 검사(레이저 산란 SP 계열, 패턴 검사), SEM-EDX 성분 분석	약액 교체 주기 단축, 필터 교체, 단일 웨이퍼 전환
파티클 재부착	DHF 후 파티클 급증	소수성 표면+제타 부호 불일치, 린스 부족	세정 전후 파티클 delta	HF 후 저농도 SC1 또는 O ₃ -DIW 마무리, 계면활성제 첨가
금속 오염	접합 누설 증가, 리텐션 고리, GOX TDDB 저하	약액 순도, 배관/장비 재질, SC2 농도 저하, 식각 챔버 금속 스퍼터	TXRF(1e9 1e10), VPD-ICP-MS(1e8), DLTS, 소수 캐리어 수명(μ -PCD)	약액 등급 상향, SC2 강화, 장비 재질 교체
유기물 잔류	컨택 저항 증가, 산화막 두께 이상, 에피 결함	SPM/애싱 부족, 진공 오일, Q-time 초과	TOF-SIMS, XPS(C 1s), 접촉각 측정	SPM 온도·시간 강화, O ₃ 세정 추가, N ₂ FOUP
자연산화막 잔류	컨택 Rc 증가, 에피 성장 불량, 두께 오차	HF-last 부족, Q-time 초과	엘립소미터, XPS, Rc 켈빈 측정	HF-last 후 Q-time 단축, 진공 통합 dry clean
워터마크	원형 얼룩 결함(수십 수백 μ m), 국부 식각·산화 이상	소수성 표면 건조 중 물방울 잔류, DO 높음, IPA 부족	결함 검사 얼룩 패턴, AFM, SEM	마랑고니/로타고니 건조, DO 제어, 친수성 마무리
패턴 붕괴(collapse)	인접 라인·기둥이 서로 붙음(쌍으로)	건조 시 모세관력(표면장력), 메가소닉 과다, 중형비 과다	SEM 상면 검사(쌍 붕괴), 결함 밀도	저표면장력 건조(IPA, 초임계 CO ₂), 메가소닉 off, 구조 보강
과식각(CD 손실)	산화막·SiN CD 증가, 스페이서 얇아짐	DHF 농도·시간 과다, 약액 온도 상승	CD-SEM, 두께 계측	농도 제어, 시간 단축, 선택적 dry clean
표면 거칠기 증가	GOX TDDB-Vt 산포 악화, 이동도 저하	SC1 고농도·고온, 반복 세정	AFM RMS(0.1 0.3 nm), TEM	희석 SC1(1:2:80), 저온, 횟수 최소화
약액 캐리오버/잔류	이온 잔류(Cl, S, F) → 부식, 결정 석출	린스 부족, 유량 저하	이온 크로마토그래피, TOF-SIMS	린스 시간 확대, DIW 저항률 모니터
갈바닉 부식	금속 패턴 pitting, 라인 좁아짐	이종 금속 접촉+전해질(DIW, 산)	SEM, 저항 측정	부식억제제, pH 중성 세정, 건조 신속
Q-time 초과	산화막·흡습·부식 복합	장비 다운, 로트 정체	MES 이력	인터락, N ₂ FOUP, 재세정
정전기(ESD) 손상	게이트 산화막 파괴, 랜덤 다이 불량	DIW 고속 유동 마찰 대전, 소수성 표면	전하 측정, 불량 위치 EDS	CO ₂ 용해 DIW(저항률 낮춤), 이오나이저

4.2 CMP 관련 결함

결함명	현상	발생 원인	검출/분석 방법	대책
스크래치(scratch)	원호·직선 형태 긁힘, 길이 수 μm 수 mm. 배선 오픈/쇼트 클러스터	슬러리 응집 대형 입자, 패드 조각, 컨디셔너 다리아몬드 탈락, 건조 슬러리	결함 검사(패턴/무패턴), SEM, 웨이퍼맵 원호 시그니처	슬러리 필터($1\ \mu\text{m}$ 이하), 입도 관리, 컨디셔너 교체, 패드 세척
마이크로스크래치	수 nm 깊이 미세 긁힘, 다음 층 금속 채움 → 쇼트	입자 크기 분포 꼬리, 고압	AFM, 고감도 결함 검사	저압 마무리 단계, 버프사
디싱(dishing)	넓은 금속(패드, 광폭라인) 중앙 오목. 저항 증가, 다음 층 단차	금속이 절연막보다 빠르게 연마, 연질 패드 변형, 오버폴리시	프로파일러, AFM, 광학 단차 계측	경질 패드, 선택비 조정, 더미 패턴, 오버폴리시 최소화
에로전(erosion)	밀집 패턴 영역 전체 낮아짐(금속+절연막)	국부 압력 집중(밀도 효과), 절연막 연마	프로파일러(어레이 vs 필드 단차)	패턴 밀도 균일화, 고선택비 슬러리
리세스(recess)	W/Cu 플러그 상면이 절연막보다 낮음	오버폴리시, 금속 고선택비, 부식성 슬러리	AFM, TEM 단면, Rc 측정	시간 단축, 슬러리 부식억제제
잔류 금속(residue)	필드 위 금속 섬 잔류 → 인접 패턴 쇼트	언더폴리시, 국부 두께 두꺼움(WIWN), 낮은 영역	결함 검사(브라이트필드), SEM-EDX, 전기 쇼트 맵	오버폴리시 마진, 에지 프로파일 개선, 리워크
잔류 슬러리 입자	다음 층 증착 결함, 오픈/쇼트	post-CMP 세정 불충분, 지연, 세리아 고착	결함 검사, SEM-EDX(Si, Ce, Al)	세정 지연 단축, 전용 세정액, 브러시 교체
오버폴리시/정지막 손실	STI SiN 얇아짐, 게이트 폴리 노출	시간 과다, 엔드포인트 오검출	잔막 계측, 단차	엔드포인트 신호 개선, 시간 상한
언더폴리시	정지막 미노출, 단차 잔류	MRR 저하(패드 글레이징, 슬러리)	두께 계측, 광학 검사	컨디셔닝 강화, 리워크
WIWN 불량(에지 fast/slow)	에지 5 10 mm 두께 이상, 에지 다이 수율 저하	리테이너 링 마모, 존 압력 미보정, 패드 에지 하	반경 두께 프로파일	링 교체, 존 압력 튜닝
박리(delamination)	막이 뜯겨 나감, 대형 결함	계면 접착 약함(low-k, 배리어), 고압·고전단	광학 검사, SEM 단면	압력 하향, 접착층, 어닐
Cu 부식/피팅(pitting)	Cu 표면 구멍, 라인 저항 증가-EM 취약	슬러리 산화제 과다, BTA 부족, post-CMP DHF 오용	SEM, 저항 측정, 결함 검사	부식억제제, pH 조정, 세정액 변경
갈바닉 부식(Cu/Ta)	배리어 경계 Cu 용해, 라인 에지 홈	이종 금속 + 전해질	SEM 단면	세정액 pH 중성, 시간 단축
키홀/시임 노출	W 플러그 중심 구멍 → 저항 증가, 슬러리 잠입	W 증착 시 시임 + CMP로 개방	SEM 단면, Rc 산포	W 증착 개선, 리세스 최소화
패드 글레이징	MRR 급감, 균일도 악화	컨디셔닝 부족, 부산물 축적	MRR 추세, 패드 표면 관찰	컨디셔닝 레시피, 패드 교체
열 이상(핫스팟)	국부 MRR 변화, Cu 부식 가속	슬러리 부족, 고속·고압	패드 IR 온도	유량 확대, 속도 조정
평탄도 부족(다이 내 단차)	다음 포토 DOF 부족 → 국부 CD 이상, 스캐너 초점 에러	패턴 밀도 차, 연질 패드	다이 내 단차(프로파일러), 포토 레벨링 맵	더미 패턴, 리버스 에치백, 경질 패드

4.3 검출·분석 수단 총람

수단	검출 대상	감도/범위	특징
레이저 산란 무패턴 검사(SP 계열)	베어 웨이퍼/블랭킷 막 파티클	대략 20 30 nm 이상	세정·CMP 모니터 웨이퍼 정례 검사

수단	검출 대상	감도/범위	특징
패턴 결함 검사(브라이트/다크 필드, e-beam)	패턴 위 파티클, 스크래치, 잔류	수십 nm	다이 간 비교. 좌표 → SEM 리뷰
SEM 리뷰+EDX	결함 형상·성분(Si, Ce, Al, W, Cu, Fe)	성분 대략 1% 이상	세리아·알루미나 잔류 확인, 금속 스크래치 원인
TXRF	표면 금속(Fe, Ni, Cu, Zn, Ca 등)	대략 1e9 1e10 atoms/cm ²	비파괴, 세정 후 정례 모니터
VPD-ICP-MS	표면 금속 전량 회수 후 정량	대략 1e8 atoms/cm ²	파괴, 고감도. 웨이퍼 전면 평균
TOF-SIMS / XPS	유기물, 잔류 이온(F, Cl, S), 표면 화학 상태	단분자층	세정 잔사 규명
AFM	거칠기(RMS 0.05 nm), 디싱·리세스 국부 단차	nm 이하	소면적, 느낌
표면 프로파일러/광학 단차	다이 내 단차, 디싱·에로전(수십 μ m 스캔)	수 nm	CMP 평탄화 정례 모니터
엘립소/반사율 두께계	산화막·폴리 잔막, 49 121점 맵	0.1 nm	WIWNU
4점 프로브/와전류	금속 잔막 두께·시트 저항	수 %	W/Cu CMP
접촉각	표면 소수/친수 상태, 유기물 흡착	$\pm 2^\circ$	HF-last 후 상태 확인
μ -PCD / SPV	소수 캐리어 수명 → 벌크 금속 오염	수명 μ s	세정 금속 오염의 전기적 영향
전기: 켈빈 Rc, 접합 누설, 콤 구조 쇼트/오픈	컨택 저항, 누설, 쇼트/오픈	스크라이브 TEG	세정/CMP 결과의 전기적 발현

[주의]

TXRF는 웨이퍼 표면 수 nm 깊이의 금속만 본다. 세정 후 자연산화막이 자라거나 후속 열 공정으로 금속이 Si 안으로 확산해 들어가면 TXRF 값은 낮아지지만 전기적 영향(접합 누설)은 그대로다. 따라서 TXRF는 “세정 직후” 모니터로 쓰고, 벌크로 들어간 오염은 μ -PCD 수명이나 접합 누설 TEG로 확인해야 한다. 모니터 웨이퍼(베어 Si)와 제품 웨이퍼(패턴)의 오염 거동이 다를 수 있다는 점도 유의한다. **[면접]** “세정 결함과 CMP 결함을 어떻게 구분하나”를 묻는다면: “웨이퍼맵 형태와 성분으로 구분합니다. CMP 스크래치는 회전 방향 원호, 디싱·에로전은 다이 내 같은 위치 반복, 잔류 슬러리는 EDX에서 Si-Ce-Al이 나옵니다. 세정 결함은 배치 단위(25장 공통), 노즐 방사형, 중심 얼룩(위터마크)으로 나타나고 금속 오염은 결함 검사에 안 보이며 TXRF와 리텐션 꼬리로만 잡힙니다. 두 공정은 post-CMP 세정에서 만나므로 CMP 직후 결함 검사와 세정 후 결함 검사를 따로 두어 어느 단계에서 늘었는지 분리합니다.”

5. 공정 변수 ↔ 소자/제품 특성 상관관계

5.1 세정 변수 → DRAM 특성

세정 변수 shift	물리적 결과	전기적 특성 변화	제품/수율 영향
게이트 전 세정 금속 오염 1e10 → 1e11	접합 근처 깊은 준위 증가, 소수 캐리어 수명 저하	셀 접합 누설 수 배 증가, GIDL 증가	리텐션 꼬리 비트 증가 → tREF 마진 저하, 리페어 소모
게이트 전 SC1 과다(거칠기 0.15 → 0.3 nm)	Si/SiO ₂ 계면 거칠기	GOX TDDB 수명 저하, Vt 산포 증가, 이동도 저하	주변 트랜지스터 신뢰성, 센스앰프 오프셋 증가
SNC/BLC 전 자연산화막 1 nm 잔류	컨택 계면 저항 상승	Rc 20 50% 이상 증가, 산포 확대	tRCD·tWR 실패, 고속 빈(bin) 하향
커패시터 몰드 제거 후 세정 메가소닉 과다	하부전극 기둥 붕괴(쌍으로)	인접 셀 쇼트, 커패시턴스 이상	2비트 페어 불량 클러스터, 어레이 수율 급락

세정 변수 shift	물리적 결과	전기적 특성 변화	제품/수율 영향
DHF 과식각(스페이서 CD 손실)	게이트-컨택 간격 감소	게이트-컨택 쇼트/누설, 오버랩 커패시턴스 증가	로우/컬럼 불량, 속도 저하
위터마크(컨택 층)	국부 컨택 미개통 또는 산화막 잔류	단일 컨택 오픈	랜덤 싱글 비트 또는 소규모 클러스터
Q-time 초과(HF-last → 폴리)	계면 산화막 → 폴리 디플리션 유사	Vt 시프트, Ion 저하	로트 단위 파라미터 시프트
파티클(어레이 층)	BL/WL 브리지 또는 오픈	라인 불량	로우·컬럼 패일, 리던던시 소모

[핵심]

DRAM에서 세정 이슈의 대표 시그니처는 “리텐션 꼬리 증가(금속 오염)”와 “쌍(pair) 비트 불량(패턴 붕괴)”이다. 전자는 TXRF-μ-PCD로, 후자는 SEM 상면 검사로 확인한다.

5.2 세정 변수 → NAND 특성

세정 변수 shift	물리적 결과	전기적 특성 변화	제품/수율 영향
채널 홀 식각 후 폴리머 세정 부족	홀 바닥/측벽 잔사	채널 폴리 단선, 셀 전류 저하	스트링 오픈, 블록 불량
채널 홀 세정 과다(ONO/블로킹 산화막 손실)	터널/블로킹 산화막 두께 감소	Vt 시프트, 프로그램 속도 변화, 리텐션 악화	층별(WL별) Vt 분포 이상
채널 폴리 증착 전 자연산화막 잔류	폴리/산화막 계면 트랩 증가	셀 전류 저하, RTN·노이즈 증가	읽기 마진 저하, 사이클링 후 열화 가속
WL 리플레이스먼트(SiN 제거) 후 세정 잔류	인산 식각 잔사, W 채움 불량	WL 저항 증가, 층별 RC 차이	프로그램/읽기 타이밍 불일치
금속 오염(주변부 트랜지스터)	접합 누설	페이지 버퍼/센스 회로 누설	주변 회로 기능 불량
고종횡비 구조 건조 시 패턴 붕괴	워드라인 스택/슬릿 구조 변형	인접 스트링 쇼트	블록 불량 클러스터
계단(staircase) 컨택 전 산화막 잔류	WL 컨택 Rc 증가	특정 층 WL 지연	층 의존 패일

5.3 CMP 변수 → DRAM 특성

CMP 변수 shift	물리적 결과	전기적 특성 변화	제품/수율 영향
STI CMP 에로전(셀 어레이 SiN 손실)	STI 산화막 높이 편차 → 게이트 폴리 잔류/필드 리세스	셀 트랜지스터 Vt 산포, 필드 누설	로우 단위 약한 셀, 리텐션 산포
랜딩패드 W CMP 잔류	인접 패드 브리지	인접 스토리지 노드 쇼트	2셀 패어 불량, 컬럼 패일
W 플러그 리세스 과다(SNC/BLC)	플러그 위 계면·후속 증착 단차	Rc 증가·산포	tRCD/tWR 마진 저하
커패시터 몰드 산화막 CMP 두께 편차 ±3%	커패시터 높이 편차(1.5 μm에서 ±45 nm)	Cs 편차 ±3% 수준	센싱 마진, 리텐션 분포 웨이퍼 내 편차
BL(W) CMP 디싱/에로전	BL 두께 감소	BL 저항 증가 → tRCD, 센싱 속도 저하	고속 빈 손실
ILD 잔막 편차 ±20 nm	컨택 식각 오버에치 편차	컨택 바닥 손상(누설) 또는 미개통(오픈)	웨이퍼 반경 방향 수율 패턴
스크래치(어레이 위)	여러 BL/WL 절단·브리지	라인 패일 클러스터(짧은 선형)	스크래치 시그니처 다이 불량
상부전극(TE) 후 CMP/평탄화 부족	메탈 포토 DOF 부족	M1 CD 이상, 쇼트	주변부 배선 불량

CMP 변수 shift	물리적 결과	전기적 특성 변화	제품/수율 영향
잔류 슬러리(BEOL)	비아 오픈, 라인 쇼트	주변 회로 기능 불량	랜덤 다이 패일

5.4 CMP 변수 → NAND 특성

CMP 변수 shift	물리적 결과	전기적 특성 변화	제품/수율 영향
계단(staircase) 위 두꺼운 ILD CMP 두께 편차	계단 컨택 홀 깊이 차 → 오버 에치 편차	상층 WL 컨택 관통(하층 쇼트) 또는 하층 미개통	특정 WL 층 불량, 블록 패일
몰드(ONON) 스택 위 CMP 평탄도	채널 홀 포토 DOF 부족	홀 CD/원형도 편차 → 셀 Vt 산포	층별·다이 내 위치별 분포 이상
채널 폴리 CMP 오버폴리시	상부 채널·셀렉트 트랜지스터 손상	스트링 셀렉트 Vt 이상	스트링 불량
W CMP(WL 컨택, BL) 잔류	인접 BL 쇼트	컬럼 패일	페이지 불량
주변 회로 CMP 디싱(넓은 패드)	다음 층 단차 → 오버레이·DOF	주변 배선 저항·쇼트	주변 회로 불량
스크래치(어레이)	여러 BL 절단	컬럼 패일 클러스터	다이 패일
Cu/W BEOL 디싱	배선 저항 증가	I/O 속도 저하	인터페이스 타이밍 마진

5.5 평탄도 → 포토 DOF·오버레이 정량 감각

- 스캐너는 웨이퍼 표면을 레벨링 센서로 측정해 초점을 맞추지만, 다이 내(수 mm 이하) 단차는 따라가지 못한다. 다이 내 단차 60 nm가 남으면 DOF 예산 120 nm의 절반이 사라진다.
- 잔여 DOF 예산 = 총 DOF - (레지스트 두께 변동 + 웨이퍼 토포 + 스캐너 초점 오차 + 마스크 3D 효과). 예시: $120 - (15 + 60 + 20 + 15) = 10$ nm. 마진이 거의 없어 국부적으로 CD가 목표 대비 5~10% 벗어난다.
- 오버레이: CMP 후 정렬 마크(alignment mark)가 디싱·에로전으로 비대칭 변형되면 정렬 센서가 마크 중심을 잘못 읽어 수 nm 오버레이 오차가 생긴다. 웨이퍼 에지에서 CMP 불균일이 크면 에지 오버레이 잔차(residual)가 커진다.
- 두께 편차 → 반사율 변화 → 레지스트 안 정재파(standing wave)·스윙 커브(swing curve) 변화 → CD 변화. 산화막 두께 30 nm 변화가 KrF 레벨에서 CD 수 nm를 흔들 수 있다(BARC로 완화).

5.6 웨이퍼맵 시그니처 → 세정/CMP 원인 빠른 매핑

맵/비트맵 시그니처	유력 원인(세정/CMP)	1차 확인
랜덤 싱글 비트 증가 + 리텐션 꼬리	금속 오염(세정 조 수명, 약액 순도)	TXRF, μ -PCD, 세정 조 이력
인접 페어 비트/컬럼 불량	패턴 붕괴, W CMP 잔류	SEM 상면, post-CMP 결함 검사 EDX
원호(arc) 형태 다이 클러스터	CMP 스크래치	결함 검사 원호 패턴, 슬러리 LPC, 컨디셔너
에지 링(5~15 mm) 수율 저하	CMP 에지 불균일(리테이너 링), 세정 에지 유량	에지 두께 프로파일, 링 수명
웨이퍼 중심 원형 얼룩	워터마크(단일 웨이퍼 건조), 노즐 고임	결함 검사 얼룩, IPA/DO
방사형(radial) 줄무늬	스핀 세정 노즐 스캔·유량 이상	챔버 ID 분리, 노즐 점검
배치 25장 공통 이상	배치 습식 조 오염·농도	조 농도 이력, 조 파티클
다이 내 동일 위치 반복(시스템적)	CMP 패턴 밀도 효과(디싱·에로전)	다이 내 단차 맵, 밀도 시뮬레이션
특정 챔버 로트만 이상	단일 웨이퍼 세정 챔버 히터·노즐, CMP 특정 플래튼	장비·챔버 ID 매트릭스
로트 단위 파라미터 시프트(Vt, Rc)	Q-time 초과, 자연산화막	MES 대기 시간 이력
짧은 선형 라인 패일(수십 수백 비트)	마이크로스크래치, 파티클 브리지	고감도 결함 검사, SEM 리뷰

[면접]

“CMP의 평탄도가 왜 포토에 중요한가”를 묻는다면: “포토의 초점 심도가 ArF 이머전 기준 100 nm 안팎인데, CMP가 남기는 다이 내 단차와 웨이퍼 내 두께 편차가 이 예산을 직접 소비합니다. 단차가 크면 국부적으로 디포커스가 생겨 CD가 커지거나 작아지고, 정렬 마크 변형으로 오버레이 오차도 커집니다. 그래서 CMP 스펙은 잔막 두께뿐 아니라 다이 내 단차와 WIWNU를 함께 관리하고, 포토 레벨링 맵과 CD 균일도 맵을 CMP 두께 맵과 겹쳐 보는 것이 PE의 기본 분석입니다.”

6. 트러블슈팅 케이스

케이스 1: DRAM 리텐션 꼬리 비트 로트 단위 증가

- **증상:** 특정 주간 생산 로트 십여 개에서 EDS 리텐션 테스트(고온, 긴 tREF 조건) 페일 비트가 평소 대비 3~5배. 웨이퍼맵상 특별한 공간 패턴 없이 랜덤 분포. 리페어 후 수율 2~3% 하락.
- **1차 데이터:** PCM에서 셀 접합 누설 TEG(n+/p 다이오드 역방향 전류) 평균 2배 상승. 주변 트랜지스터 Vt-Ion은 정상. 비트맵은 랜덤 싱글 비트가 다수. 모니터 웨이퍼 TXRF 정례 데이터는 스펙 내(Fe 8e9).
- **가설 나열:** (a) 게이트 전 세정 금속 오염 증가, (b) 이온주입 후 세정/애닐 이상, (c) 커패시터 유전막 누설 증가, (d) 셀 트랜지스터 GIDL 증가(GOX 두께), (e) 접합 프로파일 변화(임플란트).
- **가설 검증:** 커패시터 TEG 누설 정상 → (c) 배제. GOX 두께·주변 Vt 정상 → (d) 배제. 임플란트 dose 모니터(4점 프로브 시트 저항) 정상 → (e) 배제. 로트 이력 추적 결과 문제 로트 모두 특정 배치 습식 스테이션의 특정 조(SC2)를 경유. 해당 조의 HCl 농도 모니터가 정상 상한 근처에서 장기 드리프트, H₂O₂ 농도는 하한 이탈 직전. 조 약액 샘플 ICP-MS에서 Fe 농도가 신규 약액 대비 20배. 문제 로트 웨이퍼 VPD-ICP-MS: Fe 6e10 atoms/cm²(정상 로트 5e9). μ-PCD 수명 정상 대비 1/4.
- **근본 원인:** SC2 조의 약액 교체 주기 연장(원가 절감 시행) 이후 H₂O₂ 고갈+누적 금속으로 금속 제거 능력이 떨어졌고, 모니터 웨이퍼는 조 교체 직후에만 측정되어 조 수명 말기 상태를 반영하지 못했다.
- **조치:** 조 교체 주기 원복, 조 수명 말기에도 TXRF 모니터 추가(교체 직전 샘플링). 문제 로트는 리텐션 스펙 완화 등급으로 다운된 판정.
- **재발 방지:** 약액 농도 모니터 인터락 하한 상향, 모니터 웨이퍼 샘플링을 “조 수명 초·중·말”로 분산, 리텐션 꼬리 지표를 SPC 차트로 세정 스테이션별 분리 추적.

[아이디어]

배치 습식 조의 금속 축적을 실시간으로 보는 인라인 ICP-MS 또는 전기화학 센서를조에 붙이면 모니터 웨이퍼 없이도 조 수명 말기를 예측할 수 있다. 조 수명을 “시간”이 아니라 “누적 처리 웨이퍼 수 × 인입 오염 추정치”로 관리하는 모델도 가능하다.

케이스 2: W 랜딩패드 CMP 후 인접 셀 페어 쇼트 클러스터

- **증상:** DRAM EDS 비트맵에서 인접한 두 컬럼(또는 두 셀)이 함께 패일하는 페어 불량이 웨이퍼 에지 15 mm 링에서 집중 발생. 링 안쪽은 정상. 로트 내 웨이퍼별 편차 크고 특정 CMP 장비 경유 로트에서 심함.
- **1차 데이터:** 결함 검사(랜딩패드 CMP 후 브라이트필드)에서 에지 링 영역 잔류 결함 카운트 급증. SEM-EDX 리뷰: W 성분 잔류 섬이 두 패드 사이 산화막 위에 남음. 에지 영역 산화막 잔막 두께가 중심보다 15 nm 두꺼움(언더폴리시).
- **가설 나열:** (a) 리테이너 링 마모로 에지 압력 저하 → 에지 MRR 저하, (b) 존 압력 레시피 변경, (c) 패드 에지 글레이징, (d) W 증착 두께가 에지에서 두꺼움, (e) 엔드포인트 조기 판정.
- **가설 검증:** 증착 두께 맵(와전류) 에지 정상 → (d) 배제. 레시피 변경 이력 없음 → (b) 배제. 장비 로그에서 리테이너 링 사용 시간이 교체 기준 90% 초과. 링 교체 후 테스트 웨이퍼 반경 프로파일 정상 회복. 엔드포인트 토크 신호는 중심부 SiO₂ 노출 시점에 종료되어 에지 언더폴리시를 잡지 못함 → (a)+(e) 복합.

- **근본 원인:** 리테이너 링 마모로 에지 압력 프로파일이 변해 에지 MRR이 10% 이상 낮아졌고, 엔드포인트가 웨이퍼 평균 신호로 종료되어 에지 W 잔류가 남았다. 잔류 W가 인접 랜딩패드를 브리지.
- **조치:** 링 교체, 에지 존 압력 재튜닝, 엔드포인트 후 고정 오버폴리시 시간 추가(리세스 증가 없는 범위 5 8초). 영향 로트는 결함 검사 데이터 기반으로 리워크 CMP(짧은 터치업) 후 재검사.
- **재발 방지:** 리테이너 링 교체 기준을 사용 시간 80%로 단축, 에지 5 mm 두께를 로트당 샘플링하여 SPC, 랜딩패드 CMP 후 결함 검사에 에지 링 영역 전용 임계값 설정.

케이스 3: STI CMP 후 셀 트랜지스터 Vt 로우 방향 산포와 리텐션 악화

- **증상:** 신규 1x nm급 DRAM 램프업 중 특정 다이 위치(다이 내 어레이 블록 경계 부근)에서 리텐션 약한 셀이 로우(WL) 방향 띠로 나타남. 웨이퍼 전체 다이에 동일 위치 반복(다이 내 시스템적).
- **1차 데이터:** PCM 셀 트랜지스터 Vt는 다이 내 위치별 TEG에서 블록 경계 부근이 30 50 mV 낮음. TEM 단면: 블록 경계 근처 STI 산화막 상면이 활성 영역보다 10 15 nm 낮은 필드 리세스, 게이트가 활성 영역 코너를 감싸(wrap-around) 코너 트랜지스터 효과 발생. 프로파일러: STI CMP 후 블록 경계(패턴 밀도 급변 구간)에서 에로전 20 nm.
- **가설 나열:** (a) STI CMP 패턴 밀도 의존 에로전, (b) SiN 스트립 후 산화막 리세스 세정(DHF) 과다, (c) STI 산화막 증착 밀도 불균일(HDP), (d) 게이트 산화 전 세정 반복.
- **가설 검증:** DHF 시간 스플릿 테스트에서 리세스가 전체적으로 이동하나 위치 의존성은 유지 → (b)는 주원인 아님. HDP 증착 두께 맵 위치 의존 없음 → (c) 배제. CMP 후 단차 맵과 Vt 맵의 공간 상관 0.8 이상 → (a) 확정. 더미 활성 패턴이 블록 경계에서 누락된 레이아웃 확인.
- **근본 원인:** 블록 경계 패턴 밀도 급변 → STI CMP 국부 에로전 → SiN 정지막 손실·산화막 과잉 연마 → 후속 SiN 스트립 및 세정 후 필드 리세스 확대 → 코너 효과로 Vt 저하·서브스레숄드 누설 증가 → 리텐션 악화.
- **조치:** 레이아웃에 더미 활성 패턴 추가(밀도 편차 10% 이내), 세리아 슬러리 선택비 상향 버전 적용, DHF 리세스 시간 10% 단축. 재평가에서 위치 의존 Vt 편차 10 mV 이내로 축소.
- **재발 방지:** 신규 레이아웃 검토 시 CMP 밀도 시뮬레이션(패턴 밀도 맵)을 설계 규칙에 포함. STI CMP 후 다이 내 단차 계측 위치에 블록 경계를 추가.

케이스 4: Cu CMP 후 BEOL 비아 오픈 랜덤 증가 (NAND 주변 회로)

- **증상:** NAND 제품 EDS에서 주변 회로 기능 페일이 랜덤 다이 단위로 증가. 비트맵 특징 없음(다이 전체 페일). FA(불량 분석)에서 M2-V1 비아 오픈 확인.
- **1차 데이터:** Cu CMP 후 결함 검사에서 30 80 nm 크기 입자 결함 다이당 수십 개 증가(정상 수 개). SEM-EDX: Si, O 주성분(실리카 슬러리 입자). post-CMP 세정 브러시 교체 이력 확인 결과 교체 주기 초과. 비아 오픈 위치의 TEM: 비아 바닥에 실리카 입자가 끼어 배리어/Cu 채움이 차단됨.
- **가설 나열:** (a) post-CMP 세정 브러시 노화(PVA 경화·오염), (b) 세정액 농도 저하, (c) 슬러리 입도 분포 악화(응집), (d) CMP 후 세정까지 대기 시간 증가로 고착.
- **가설 검증:** 브러시 교체 후 입자 결함 80% 감소 → (a) 주원인. 슬러리 LPC(대형 입자 카운트) 정상 → (c) 배제. 세정액 농도 정상 → (b) 배제. 대기 시간 로그 정상 → (d) 배제.
- **근본 원인:** PVA 브러시 노화로 접촉 압력·세정 효율 저하 + 브러시 자체에 축적된 입자가 재전사. 잔류 입자가 캡층 증착 후 비아 식각·채움을 방해.
- **조치:** 브러시 즉시 교체, 잔류 입자가 확인된 로트는 캡 증착 전이면 재세정, 이후 로트는 EDS 스크리닝 강화.
- **재발 방지:** 브러시 수명을 웨이퍼 처리 수 기준으로 자동 인터락, post-CMP 결함 검사 임계값을 다이당 입자 수 기준으로 SPC, 브러시 컨디셔닝(사전 세정) 시간 확대.

[아이디어]

브러시 노화는 세정 효율이 서서히 떨어지므로 결함 검사 데이터의 추세(trend)를 머신러닝으로 감시하면 임계값 도달 전 조기 경보가 가능하다. 브러시 압력 센서 데이터를 FDC에 연결하는 방법도 있다.

케이스 5: NAND 채널 홀 세정 후 특정 층(WL) V_t 분포 이상

- **증상:** 3D NAND 신규 세대 평가 로트에서 하부 20 30단 WL의 셀 V_t 분포가 상부 층보다 넓고 프로그램 속도가 느림. 웨이퍼 전체 다이에서 공통. 로트 간 편차가 있어 일부 로트는 정상.
- **1차 데이터:** 층별 V_t 분포(EDS 페이지 단위) 하부 층 σ 가 상부 대비 1.5배. TEM 단면: 하부 층 채널 홀 측벽에 두께 2 3 nm의 비정질 잔사층이 블로킹 산화막과 채널 폴리 사이에 부분적으로 존재. EDX: C, F 검출. 홀 바닥 CD는 정상.
- **가설 나열:** (a) HAR 식각 폴리머 잔사가 홀 하부에서 세정으로 제거되지 않음(액 침투 한계), (b) 채널 폴리 증착 전 자연산화막 편차, (c) ONO 증착 하부 두께 편차, (d) 세정 후 건조 불량으로 하부 잔류 수분.
- **가설 검증:** ONO 두께 TEM 상·하부 동일 → (c) 배제. 정상 로트와 비교하니 문제 로트는 식각 후 세정 챔버 중 특정 2개 챔버 경유. 해당 챔버의 세정액 온도가 설정 대비 5°C 낮게 유지된 이력(히터 이상). 온도 저하로 폴리머 용해 속도가 떨어져 중형비가 큰 홀 하부에서 잔사가 남았음. 테스트 웨이퍼에서 온도 회복 후 잔사 소멸 확인 → (a) 확정.
- **근본 원인:** 세정 챔버 히터 열화로 액액 온도 저하 → 홀 하부 폴리머 잔사 → 채널 폴리/블로킹 산화막 계면 트랩 증가 → 하부 층 셀 전류 저하· V_t 산포 증가·프로그램 지연.
- **조치:** 히터 교체, 챔버 온도 FDC 알람 임계값 강화($\pm 2^\circ\text{C}$). 영향 로트는 하부 층 페이지를 저등급 판정 또는 블록 단위 스크리닝.
- **재발 방지:** HAR 홀 세정 레시피에 홀 하부 침투를 위한 진공/가압 보조 또는 시간 여유 부여, 층별 V_t 분포를 세정 챔버 ID 단위로 SPC 추적, 식각 챔버-세정 챔버 조합 매트릭스 분석 정례화.

[아이디어]

중형비 60 이상 홀 하부의 세정 효율을 직접 측정할 방법이 없어 전기 데이터(층별 V_t)에 의존하는 것이 문제다. 홀 하부 잔사를 보는 비파괴 계측(X선 산란 기반 측벽 조성 분석)이나, 세정액에 형광 마커를 넣어 홀 침투 깊이를 검증하는 방법을 개발하면 세정 레시피 개발 속도가 빨라진다.

7. 응용·심화(최신 이슈)

7.1 고중형비 구조 세정: 패턴 붕괴와 초임계 CO_2 건조

- DRAM 커패시터 하부전극은 높이 1.5 μm 이상, 직경 수십 nm로 중형비 30 50에 이른다. 몰드 제거(습식) 후 건조 시 인접 기둥 사이 물의 모세관력이 기둥을 서로 끌어당겨 붕괴시킨다. 모세관 압력은 표면장력에 비례하고 간격에 반비례하므로 피치가 줄수록 위험이 커진다.
- 대책 1: 표면장력이 낮은 IPA(22 mN/m)로 치환 후 건조. 대책 2: 초임계 $\text{CO}_2(\text{scCO}_2, 31^\circ\text{C} \cdot 7.4 \text{ MPa 이상})$ 건조. 초임계 상태에서는 액체-기체 경계가 없어 표면장력이 0에 가깝고 모세관력이 사라진다. 대책 3: 기둥 사이를 서포트(SiN supporter)로 연결하는 구조적 보강(현 세대 표준).
- NAND에서도 슬릿·채널 홀 세정 후 스택 뒤틀림 억제를 위해 저표면장력 건조가 중요하다.

7.2 EUV 시대의 세정: 레지스트 잔사와 스토캐스틱 결함

- EUV 레지스트는 얇고(20 40 nm) 도스가 낮아 스토캐스틱(stochastic) 결함(랜덤 브리지·브레이크)이 발생한다. 현상·린스 단계에서 계면활성제 린스, 저표면장력 린스가 패턴 붕괴와 잔사를 줄이는 데 기여한다.
- 금속 함유 레지스트(metal oxide resist) 도입 시 Sn 잔류가 새로운 금속 오염원이 된다. 애싱·세정 후 Sn 잔류 관리(TXRF)가 새로운 항목으로 추가된다.

7.3 dry clean의 확장: 원자층 식각(ALE)과 선택적 제거

- 컨택 바닥 자연산화막 제거를 NF_3/NH_3 원격 플라즈마에서 더 나아가, 표면 개질(modification)과 제거(removal)를 사이클로 나눈 ALE로 원자층 단위(사이클당 0.3 1 nm) 제어하는 방향으로 간다. 로딩 효과와 CD 손실이 거의 없어 1c nm급 DRAM 컨택에 유리하다.

- 선택적 세정: SiN·SiO₂·Si·금속 중 하나만 제거하는 기상 화학(HF/NH₃ 비율, 온도 제어)이 리플레이스먼트 공정에서 습식 인산을 대체하는 연구가 진행 중이다.

7.4 CMP의 새로운 요구: 하이브리드 본딩과 HBM

- HBM의 웨이퍼 간 하이브리드 본딩(Cu-Cu 직접 접합)은 본딩 면 Cu 패드가 절연막보다 수 nm 이내로 리세스되어야 한다. 리세스가 크면 접합 시 Cu가 닿지 않고, 돌출되면 절연막 접합이 안 된다. 즉 CMP 디싱·리세스 스펙이 nm 단위로 내려간다. 표면 거칠기도 RMS 0.5 nm 이하가 요구된다.
- 3D DRAM, 웨이퍼 본딩 기반 NAND(셀 웨이퍼와 주변 회로 웨이퍼 별도 제작 후 접합)에서도 본딩면 CMP의 평탄도·청정도가 수율의 핵심이 된다. post-CMP 세정에서 유기물·파티클 하나가 본딩 보이드(void)로 직결된다.

7.5 NAND 300단 이상: 계단(staircase) 영역과 초두꺼운 ILD CMP

- 300단 이상 스택의 계단 영역을 덮는 ILD는 두께가 수 μm에 이른다. 이 두꺼운 산화막의 CMP는 잔막 두께 편차(절대값)가 커지고, 계단 컨택 홀 깊이 차가 수 μm에 달해 식각 부담이 극심해진다.
- 대응: 멀티 스택(2~3개 텍을 나눠 적층)으로 각 텍 후 평탄화, 고MRR 슬러리와 in-situ 두께 모니터링, 두께 편차 보정을 위한 위치 선택적 식각(에지 트림) 등이 쓰인다.

7.6 Cu 배선 축소와 Co/Ru CMP

- 배선 폭이 20 nm 이하로 줄면 Cu의 배리어·라이너 비율이 커져 저항이 급증한다. Co 또는 Ru로 배리어리스(barrierless) 배선을 만드는 흐름에서 Co/Ru CMP 슬러리 화학이 새로 필요하다. Ru는 화학적으로 매우 안정해 산화제(과요오드산염 등)와 기계적 제거의 균형이 어렵고, Co는 부식에 취약하다. 자세한 배선 재료 이슈는 10장에서 다룬다.

7.7 CMP 공정 제어의 지능화

- 다중 존 헤드+in-situ 두께 센서로 로트 내 웨이퍼 단위 실시간 보정(within-lot APC)이 표준이 되고 있다. 이전 스텝 증착 두께 맵을 피드포워드(feed-forward)로 받아 존 압력을 웨이퍼별로 조정한다.
- 패드·컨디셔너 수명 예측, 슬러리 응집 조기 감지(LPC 실시간), 스크래치 시그니처 자동 분류(ADC, Automatic Defect Classification)로 결함 발생 시 원인 장비 지목 시간을 단축한다.

[심화]

세정 횟수 자체가 수율 리스크다. DRAM 한 세대에서 세정 스텝이 200~300회에 이르면, 스텝당 파티클 추가 0.01개/cm²라도 누적 결함 밀도가 유의미해진다. 그래서 통합 관점에서 “세정 스텝 통합(한 번의 세정으로 두 가지 목적 달성)”, “진공 통합(식각 → dry clean → 증착을 대기 노출 없이)”이 세대마다 추진된다.

8. 셀프 체크 질문

개념

1. RCA 세정의 SC1과 SC2의 조성, 목적, 순서를 설명하라.
 - 답: SC1은 NH₄OH:H₂O₂:H₂O(예 1:1:5, 40~70°C)로 파티클과 유기물을 제거한다. H₂O₂가 표면을 산화하고 NH₄OH가 SiO₂를 천천히 녹여 입자 밀을 파내는 리프트오프와, 알칼리에서 표면·입자가 같은 음전하가 되어 재부착을 막는 원리다. SC2는 HCl:H₂O₂:H₂O(예 1:1:6)로 Fe·Ni·Cu 같은 금속을 산화 후 염화물로 용해한다. SC1이 알칼리에서 Fe-Al을 재흡착시키므로 SC1 → SC2 순서가 필수다.
1. DHF 세정 후 표면이 소수성이 되는 이유와 그로 인한 장단점은?
 - 답: HF가 SiO₂를 녹여 Si 표면이 수소 종단(Si-H)되기 때문이다. 접촉각 60~80°로 물이 맺힌다. 장점은 산화막이 없어 컨택·에피·게이트 산화 직전에 필요한 청정 계면을 준다는 것이다. 단점은 파티클·유기물이 잘 붙고,

건조 시 물방울이 남아 워터마크가 생기며, 대기 노출 시 자연산화막이 다시 자라 Q-time 제한이 생긴다는 것이다.

1. 금속 오염 $1e10$ atoms/cm²가 왜 문제인지 숫자로 설명하라.

- 답: Si 표면 원자 밀도 약 $6.8e14$ atoms/cm²와 비교하면 $1e10$ 은 7만 개 중 1개 수준이지만, Fe-Ni-Cu는 밴드갭 중앙에 깊은 준위를 만들어 SRH 생성 전류를 키운다. $1e11$ 수준이면 소수 캐리어 수명이 수십 μ s에서 수 μ s로 떨어지고 접합 누설이 수 배 늘어, DRAM에서는 리텐션 꼬리 비트 증가로 나타난다. 그래서 임계 세정에서 $1e10$ 이하를 목표로 관리한다.

1. Preston 식을 쓰고 각 항의 의미와 한계를 말하라.

- 답: $MRR = K_p \times P \times V$. 연마율이 압력(P)과 웨이퍼-패드 상대속도(V)에 비례하고, K_p 는 재료·슬러리·패드가 정하는 상수다. 예시로 산화막 CMP에서 3 psi, 1 m/s일 때 200 400 nm/min 수준이다. 한계는 저압에서 입자 접촉이 줄어 예측보다 낮고, 고압에서 슬러리 공급·발열로 포화되며, 화학 기여(슬러리 pH, 산화제)와 패턴 밀도 효과를 담지 못한다는 점이다.

1. 디싱, 에로전, 리세스를 구분하라.

- 답: 디싱은 넓은 금속 패턴 중앙이 주변 절연막보다 오목하게 파이는 것으로, 금속이 절연막보다 빨리 연마되고 패드가 눌러 들어가서 생긴다. 에로전은 밀집 패턴 영역에서 금속과 절연막이 함께 낮아지는 것으로, 국부 압력 집중과 절연막 연마 때문이다. 리세스는 개별 플러그(W 등) 상면이 절연막보다 낮아진 상태로 오버폴리시·부식성 슬러리가 원인이다. 셋 모두 저항 증가와 다음 층 단차로 이어진다.

응용

1. 컨택 층 결함 검사에서 지름 100 μ m 원형 얼룩 결함이 웨이퍼 중심에 늘었다. 원인과 대책은?

- 답: 워터마크가 가장 유력하다. HF-last 후 소수성 표면에 물방울이 남아 용존산소가 Si를 산화·용해시키고 마르며 실리카이트 얼룩을 남긴다. 단일 웨이퍼 건조에서 중심부는 원심력이 약해 물이 잘 안 빠지므로 IPA 유량 저하나 마랑고니 건조 불완전이 의심된다. 대책은 IPA 노즐 유량·온도 점검, DIW 용존산소 제어(ppb 수준), 건조 회전 프로파일 최적화, 필요 시 친수성 마무리(희석 SC1)로 전환이다.

1. DRAM 비트맵에서 인접한 두 셀이 쌍으로 불량 나는 페어 패턴이 커패시터 층 이후 나타난다. 어떤 공정을 의심하고 어떻게 확인하나?

- 답: 커패시터 하부전극 기둥의 패턴 붕괴(두 기둥이 붙음)나 랜딩패드 W CMP 잔류로 인한 인접 노드 쇼트를 의심한다. 확인은 몰드 제거 후 SEM 상면 검사에서 쌍으로 기울어진 기둥을 찾고, 랜딩패드 CMP 후 결함 검사의 W 잔류(EDX)를 본다. 페어 방향(BL 방향인지 WL 방향인지)이 어떤 인접 관계인지 알려주므로 레이아웃과 대조한다. 대책은 메가소닉 파워 저감·저표면장력 건조·서포트 구조, 또는 CMP 오버폴리시 마진 확보다.

1. ILD CMP 잔막 두께가 웨이퍼 에지에서 20 nm 두꺼워졌다. 어떤 전기적 결과가 예상되며 왜 그런가?

- 답: 컨택 식각은 고정 시간·고정 오버에치로 진행되므로 에지에서 잔막이 두꺼우면 상대적 언더에치가 되어 컨택 미개통(오픈) 또는 R_c 증가가 나타난다. 반대로 중심은 상대적 오버에치로 바닥 손상·누설이 커질 수 있다. 결과적으로 에지 다이 tRCD/tWR 페일 또는 컨택 오픈 링 패턴이 EDS 맵에 나타난다. CMP 존 압력·리테이너 링 점검이 첫 조치다.

1. STI CMP에서 세리아 슬러리를 쓰는 이유와 그래도 남는 문제는?

- 답: 세리아는 SiO_2 와 화학 결합해 실리카보다 빠르게 연마하면서, 첨가 폴리머가 SiN에 흡착해 SiN 연마를 억제하므로 SiO_2 :SiN 선택비 30 50:1 이상으로 SiN 정지막에서 자동 정지한다. 그래도 패턴 밀도가 다른 영역은 SiN 노출 시점이 달라 넓은 트렌치 디싱과 밀집 영역 에로전이 남는다. 이는 STI 단차 편차 → 셀 트랜지스터 V_t 산포로 이어지므로 더미 패턴·리버스 에치백으로 밀도를 균일화한다.

1. post-CMP 세정에서 Cu 층과 산화막 층의 세정액이 왜 달라야 하나?

- 답: 산화막 층은 알칼리(NH_4OH , pH 10 11)로 실리카 입자와 표면을 같은 음전하로 만들어 제타 반발로 제거한다. Cu 층에 알칼리 암모니아를 쓰면 Cu가 암민 착화물로 용해되어 부식이 생기고, DHF를 쓰면 Cu/Ta 갈바닉 부식이 가속된다. 그래서 Cu는 시트르산·옥살산 같은 약산성 유기산+부식억제제로 Cu 이온·산화물·BTA 잔류를 제거한다. 세정액 오적용은 Cu pitting 폭증으로 즉시 나타난다.

심화

1. 세정 후 Q-time을 왜 정하고, 어떤 물리로 허용 시간이 결정되나?
 - 답: HF-last 후 표면은 소수성 Si-H로 대기 노출 시 자연산화막이 1시간에 0.3 0.5 nm, 하루에 1 nm 정도 자라고 탄화수소가 흡착한다. 게이트 산화 직전이면 두께 오차, 컨택 직전이면 Rc 증가, 에피 직전이면 결함으로 나타나므로 보통 1 4시간을 상한으로 둔다. 식각 후 Cl/Br 잔사는 수분과 만나 부식을 일으키고, Cu 노출면은 산화·부식되며, low-k는 흡습으로 k값이 오른다. 허용 시간은 각 반응 속도와 다음 공정의 민감도로 결정하고, N₂ 퍼지 FOUP으로 연장한다.
1. 고종횡비 커패시터 세정에서 메가소닉을 쓸 수 없는 이유와 대안은?
 - 답: 메가소닉 캐비테이션과 음향 흐름이 종횡비 30 이상 기둥에 측방 힘을 가해 패턴 붕괴를 일으킨다. 대안은 화학 리프트오프 중심 세정(희석 SC1, 저농도 DHF)과 스핀 유동, 저표면장력 건조(IPA 치환, 초임계 CO₂), 그리고 구조적 서포터(SiN supporter)로 기둥을 서로 연결하는 것이다. 초임계 CO₂는 액체-기체 경계가 없어 모세관력이 0에 가까워 붕괴를 근본적으로 막는다.
1. CMP 평탄도가 오버레이에 영향을 주는 메커니즘을 설명하라.
 - 답: 스캐너 정렬 센서는 정렬 마크의 회절광 대칭성으로 마크 중심을 읽는다. CMP 디싱·에로전이 마크 구조를 비대칭으로 변형시키면 센서가 중심을 잘못 읽어 수 nm 오버레이 오차가 생긴다. 웨이퍼 에지에서 CMP 불균일이 크면 에지 오버레이 잔차가 커진다. 또한 두께 편차로 레벨링이 국부적으로 틀어지면 초점 오차가 텔레센트리시티 오차와 결합해 위치 오차로 전환될 수 있다. 대책은 마크 구조를 CMP 강건형(세그먼트 마크)으로 바꾸고 CMP 균일도를 개선하는 것이다.
1. 하이브리드 본딩에서 CMP에 요구되는 스펙이 기존 BEOL CMP와 어떻게 다른가?
 - 답: 기존 Cu CMP는 디싱 수십 nm도 저항 스펙 안이면 허용되지만, 하이브리드 본딩은 Cu 패드가 절연막보다 수 nm 이내로 살짝 리세스되어야 한다. 리세스가 크면 어닐 시 Cu 팽창으로도 접착이 안 되고, 돌출되면 절연막 접합이 안 된다. 표면 거칠기도 RMS 0.5 nm 이하, 파티클은 본딩 보이드로 직결되므로 post-CMP 세정 요구가 훨씬 엄격하다. HBM 적층 수가 늘수록 이 스펙이 적층 수율을 결정한다.
1. 세정 스텝 수 자체를 줄이는 것이 왜 수율 전략이 되는가?
 - 답: 세정은 웨이퍼 표면을 가장 자주 건드리는 공정으로 DRAM 한 세대에 200 300회에 이른다. 스텝당 파티클 추가가 0.01개/cm²에 불과해도 누적 결함 밀도는 수 개/cm²가 되어 수율에 유의미하다. 또 세정마다 산화막·SiN이 조금씩 식각되어 CD 손실이 누적된다. 그래서 세정 스텝 통합, 식각-dry clean-증착 진공 통합, 선택적 dry clean 도입이 세대마다 추진되며, 이는 결함 밀도와 CD 예산 두 측면에서 수율 전략이다.
1. CMP 스크래치가 웨이퍼맵에서 어떤 시그니처로 보이며, 원인을 어떻게 좁히나?
 - 답: 스크래치는 원호(arc) 또는 짧은 직선 형태로, 웨이퍼 회전 방향을 따라 곡선을 그린다. EDS 비트맵에서는 여러 BL/WL이 짧은 선형으로 끊기거나 브리징되는 클러스터로 나타난다. 원인은 슬러리 응집 대형 입자(LPC 확인), 패드 조각·컨디셔너 다이아몬드 탈락(SEM-EDX로 다이아몬드 C 또는 패드 유기물 확인), 건조 슬러리 고착(장비 정지 이력)이다. 스크래치 발생 로트가 특정 장비·패드 교체 시점과 일치하는지 이력을 대조해 좁힌다.
1. 배치 습식과 단일 웨이퍼 세정의 트레이드오프를 PE 관점에서 말하라.
 - 답: 배치는 처리량이 크고 약액 소모가 적지만 조 안에서 웨이퍼 간 교차 오염이 생기고, 조 수명에 따라 농도·금속 축적이 드리프트한다. 불량이 "특정 배치 25장 단위"로 묶여 나타난다. 단일 웨이퍼는 교차 오염이 없고 레시피 유연성이 크며 임계 세정(게이트 전, post-CMP)에 적합하지만 처리량이 작고 약액 소모가 크다. 불량은 "노즐·챔버 단위" 시그니처(중심 얼룩, 방사형)로 나타난다. PE는 웨이퍼맵 단위(배치 vs 개별)로 두 방식을 구분한다.
1. W CMP나 STI CMP 후 DHF 세정을 하면 파티클이 오히려 늘어나는 경우가 있다. 이유는?
 - 답: 제타 전위 부호 때문이다. pH 2 근처 DHF에서 알루미늄(W CMP 슬러리)과 세리아(STI 슬러리) 입자는 양전하, Si-SiO₂ 표면은 0 근처 또는 약한 음전하가 되어 정전 인력으로 재부착한다. 알칼리 SC1(pH 10)에서는 모두 음전하가 되어 반발하므로 제거가 된다. 대책은 DHF에 음이온 계면활성제를 넣어 입자를 음전하로 덮거나, DHF 후 희석 SC1 마무리, 세리아는 화학 결합을 끊는 전용 세정액을 쓰는 것이다.
1. 패드 교체 직후 로트에서 두께 편차가 커지는 이유와 대응은?
 - 답: 새 패드는 표면 기공이 열리지 않고 거칠기·경도가 안정되지 않아 브레이크인 기간(수 수십 장) 동안 MRR이 낮고 드리프트한다. 시간 기준 종료 레시피에서는 잔막이 두꺼워지고 WIWNU가 나빠진다. 대응은 교체 후 더미 웨이퍼로 브레이크인 컨디셔닝을 충분히 하고, 첫 생산 로트 두께를 측정해 APC로 시간을 보정하며, in-

situ 엔드포인트로 시간 의존을 줄이는 것이다. PE는 두께 이상 로트의 CMP 시각과 패드 교체 이력을 대조한다.

1. 세정과 CMP가 “자연 발현” 공정이라는 말의 뜻과 PE 분석에서의 함의는?

- 답: 세정 잔사·금속 오염·CMP 두께 편차는 해당 스텝에서는 전기적으로 보이지 않고, 몇 스텝 뒤 컨택 식각·포토·증착을 거친 뒤 Rc·CD·쇼트·누설로 나타나며, 최종 확인은 2 3개월 뒤 EDS에서 된다. 함의는 세 가지다. 첫째, 인라인 계측(결함 검사, TXRF, 두께 맵)을 EDS와 연결하는 데이터 체계가 필요하다. 둘째, 불량 발견 시 원인 스텝의 공정 조건이 이미 바뀌었을 수 있어 로트 이력 추적이 우선이다. 셋째, 인라인 스펙은 최종 전기 특성에서 역산해 설정해야 한다.

9. 한 페이지 요약

항목	핵심 내용
오염 4유형	파티클(쇼트/오픈), 유기물(계면·Rc), 금속(누설·리텐션·신뢰성), 자연산화막(Rc·두께)
RCA	SC1(APM): 파티클·유기물, 리프트오프+제타 반발 / SC2(HPM): 금속 염화물 용해 / 순서 SC1 → SC2
DHF	산화막 제거, Si-H 소수성. 파티클 재부착·워터마크·Q-time 주의
SPM/DSP/O ₃	유기물·PR 산화 제거. SPM 고온, DSP 저온 대안, O ₃ -DIW 친환경
메가소닉	0.8 1 MHz, 경계층 얇게. 고중형비에서는 패턴 붕괴 → off 또는 저파워
건조	IPA 마랑고니/로타고니, DO 제어 → 워터마크 억제. 초임계 CO ₂ 는 붕괴 방지
dry clean	O ₂ /H ₂ 플라즈마, UV/O ₃ , NF ₃ /NH ₃ 원격 플라즈마(산화막 1 2 nm 정밀 제거), HF 증기, 극저온 에어로졸
금속 오염 목표	임계 세정 Fe/Ni/Cu 1e10 atoms/cm ² 이하. TXRF(1e9 1e10), VPD-ICP-MS(1e8)
Q-time	HF-last → 게이트/컨택 1 4시간. 식각 후 할로젠, Cu 노출, low-k 흡습도 관리
CMP 원리	화학 약화+기계 제거. Preston MRR = K·P·V. 선택비로 정지
CMP 장비	3 플레이트, 다중 존 헤드, 리테이너 링, 컨디셔너, in-situ 엔드포인트(토크/광학/와전류)
슬러리	산화막: 실리카(pH 10 11) / STI: 세리아(SiO ₂ :SiN 30 50:1) / W: 알루미늄+산화제(pH 2 4) / Cu: 실리카+H ₂ O ₂ +착화제+BTA
CMP 결함	스크래치(원호), 디싱(광폭), 에로전(밀집), 리세스(플러그), 잔류 금속·슬러리, WIWNU, 박리, Cu 부식
post-CMP 세정	30분 내. 브러시+메가소닉. 산화막은 알칼리, Cu는 유기산+억제제(DHF 금지)
DRAM 상관	금속 → 리텐션 꼬리 / 붕괴·W 잔류 → 페어 쇼트 / 자연산화막 → Rc·tRCD / STI 에로전 → Vt 산포 / 몰드 CMP → Cs 편차
NAND 상관	홀 세정 → 스트링 오픈·Vt / 계단 ILD 두께 → WL 컨택 관통·미개통 / 스택 평탄도 → 홀 CD 산포
평탄도 → 포토	DOF 예산(ArF 이머전 100 150 nm) 소비, 정렬 마크 변형 → 오버레이, 반사율 변화 → CD
최신 이슈	scCO ₂ 건조, EUV 레지스트 잔사·Sn 오염, ALE dry clean, 하이브리드 본딩 nm급 리세스, 300단 초두께 ILD CMP, Co/Ru CMP
PE 분석 루틴	결함 맵 시그니처(배치 vs 노즐 vs 원호) → 이력(약액 수명, 패드/링/브러시 교체, Q-time) → 계측(TXRF, 두께 맵, 단차) → 전기(누설, Rc, 비트맵) 대조

10. 금속배선 (MOL/BEOL)

1. 한눈에 보기

1.1 왜 PE에게 중요한가

- 트랜지스터와 셀이 완벽해도 배선이 끊기거나 저항이 크면 칩은 느리거나 죽는다. 메모리 EDS 불량량의 상당 부분은 컨택 오픈, 비아 보이드, 배선 쇼트 같은 배선(interconnect) 결함이다. 이들은 웨이퍼맵에서 컬럼/로우 페일, 다이 전체 페일, 랜덤 다이 페일로 나타난다.
- 배선 저항(R)과 기생 커패시턴스(C)의 곱인 RC 지연은 DRAM의 tRCD·tAA, NAND의 페이지 읽기 시간, 인터페이스 속도를 직접 제한한다. 공정 변수(라인 폭, 두께, 배리어 두께, 비아 저항)가 어떻게 R과 C를 바꾸는지 알아야 속도 빈(speed bin) 분포를 해석할 수 있다.
- 신뢰성 불량량의 대표인 일렉트로마이그레이션(EM, electromigration), 스트레스 마이그레이션(SM, stress migration), 부식(corrosion), 배리어 미흡으로 인한 Cu 확산은 모두 배선 공정에서 결정된다. 출하 후 필드 불량(field failure)의 원인 규명에서 PE가 반드시 다뤄야 하는 영역이다.
- DRAM 비트라인(BL)·워드라인(WL), 커패시터 상부 전극, NAND WL(W replacement)·BL은 로직의 배선과 다른 메모리 고유 구조다. 이 구조들의 저항·RC가 셀 동작 속도와 센싱 마진을 정하므로 공정과 제품 특성을 잇는 핵심 고리다.
- AI/SK에서 “Cu가 Al을 대체한 이유”, “다마신(damascene) 공정”, “배리어 메탈의 역할”, “EM이란”, “RC delay를 줄이는 방법”은 정형 문항이다.

1.2 핵심 키워드

용어	한 줄 정의
MOL(Middle Of Line)	소자와 배선을 잇는 컨택(contact)·로컬 인터커넥트 단계. W 플러그가 대표
BEOL(Back End Of Line)	금속 배선층(M1 Mn), 비아(via), 층간 절연막(ILD/IMD), 패드 형성
W 플러그(plug)	컨택 홀에 TiN 배리어 위 CVD W을 채워 만드는 수직 도체
다마신(damascene)	절연막에 홈·홀을 먼저 파고 금속을 채운 뒤 CMP로 평탄화하는 배선 방식. Cu 표준
듀얼 다마신(dual damascene)	비아와 트랜치를 한 번의 금속 채움으로 동시에 형성
배리어(barrier)	Cu 확산·W 불소 침투를 막는 얇은 막. TaN/Ta, TiN
라이너(liner)	배리어 위 Cu 접착·젖음(wetting)을 돕는 막. Ru, Co
시드(seed)	전해도금을 위한 초기 Cu 도전층. PVD Cu 수십 nm
전해도금(ECP, electrochemical plating)	Cu ²⁺ 용액에서 전류로 Cu를 홈에 채움. 첨가제로 바닥 채움(superfill)
캡핑(capping)	Cu 상면을 SiN/SiCN 유전막 또는 Co 금속으로 덮어 산화·확산·EM 억제
low-k	유전율 3.0 이하 절연막(SiOC, 다공성). C 감소로 RC 개선
RC 지연	배선 저항 × 커패시턴스. 배선 길이의 제곱에 비례
일렉트로마이그레이션(EM)	전자 흐름이 금속 원자를 밀어 보이드(void)/hillock(hillock)을 만드는 현상. Black 식
스트레스 마이그레이션(SM)	열응력 구배로 공공(vacancy)이 이동해 비아 아래 보이드 형성
비아 저항(via resistance)	비아 하나의 저항. 배리어 두께·계면·보이드에 지배
hillock(hillock)	압축 응력 완화로 금속 표면이 솟아오른 돌기. Al에서 흔함
실리사이드(silicide)	금속-Si 화합물(TiSi ₂ , CoSi ₂ , NiSi). 컨택 저항 저감
비저항 크기 효과(size effect)	선폭이 전자 평균자유행로(Cu 약 40 nm) 이하로 줄면 비저항 급증
Co/Ru 배선	좁은 선폭에서 Cu보다 유리한 대체 금속. 배리어 얇게 또는 제거 가능

2. 기초

2.1 배선의 역할과 계층 구조

칩 안의 배선은 로컬(local), 중간(intermediate), 글로벌(global) 세 계층으로 나뉜다.

Level	Pitch (approx)	Material	Role
Pad / RDL	50 ~ 100+ um	Al, Cu	external I/O, bump
Global Mx	0.5 ~ 2 um	Cu (thick)	power, clock, long signal
Intermediate	100 ~ 300 nm	Cu	block-to-block routing
Local M1/M2	40 ~ 100 nm	Cu / W / Co	cell-level, dense
MOL contact	pitch of gates	W plug, TiN	device <-> M1
FEOL	device	Si, poly, HKMG	

- 아래층은 좁고 얇아 저항이 크지만 짧다. 위층은 넓고 두꺼워 저항이 작고 길다. 층마다 재료·두께·공정이 다르다.
- 메모리는 로직보다 금속층 수가 적다(DRAM 대략 3~5층, NAND 대략 3~4층). 대신 셀 어레이 안에 BL·WL 같은 고유 배선이 있고, 이것이 사실상 가장 중요한 “배선”이다.

2.2 저항의 기초: 비저항, 시트 저항, 라인 저항

- 라인 저항 $R = \rho \times L / (W \times t)$. ρ 는 비저항, L 길이, W 폭, t 두께.
- 시트 저항 $R_s = \rho / t$ (단위 Ω/sq). 라인 저항 = $R_s \times (L/W)$. 두께 제어가 곧 저항 제어다.
- 벌크 비저항(20°C, $\mu\Omega\cdot\text{cm}$): Ag 1.6, Cu 1.7, Au 2.2, Al 2.7, W 5.3, Co 6.2, Ru 7.1, Mo 5.3, TiN 30~100(공정 의존), TaN 200 이상.

[예시]

Cu 배선 폭 40 nm, 두께 80 nm, 길이 100 μm . 벌크 비저항 1.7 $\mu\Omega\cdot\text{cm}$ 로 계산하면 $R = 1.7\text{e-}8 \times 1\text{e-}4 / (40\text{e-}9 \times 80\text{e-}9) \approx 530 \Omega$. 그러나 배리어 TaN 3 nm씩 양옆과 바닥을 차지하면 유효 Cu 단면은 $34 \times 77 \text{ nm}$ 로 줄고, 크기 효과로 비저항이 약 3~4 $\mu\Omega\cdot\text{cm}$ 로 오르면 실제 저항은 1,200~1,500 Ω 이 된다. 벌크 값의 2~3 배다.

2.3 비저항 크기 효과(size effect)

- 전자는 금속 안에서 평균자유행로(MFP, mean free path)만큼 이동한 뒤 산란한다. Cu의 MFP는 실온에서 약 39 nm다. 선평이나 결정립 크기가 이 값에 가까워지면 표면 산란(Fuchs-Sondheimer)과 결정립계 산란(Mayadas-Shatzkes)이 더해져 비저항이 오른다.
- 대략 감각: Cu 선평 100 nm에서 비저항 2.2 $\mu\Omega\cdot\text{cm}$, 50 nm에서 3 $\mu\Omega\cdot\text{cm}$ 이상, 20 nm에서 6 $\mu\Omega\cdot\text{cm}$ 이상.
- 대안 금속의 논리: Co(MFP 약 10 nm), Ru(약 7 nm), Mo(약 11 nm)는 벌크 비저항은 Cu보다 높지만 MFP가 짧아 좁은 선평에서 비저항 증가가 완만하다. 또 배리어가 얇거나 필요 없어 유효 단면이 커진다. 대략 15~20 nm 이하 선평에서 Co/Ru가 Cu와 교차(crossover)한다.

[핵심]

“선평이 줄면 비저항이 오른다”는 것은 단면적 감소 외의 추가 페널티다. 그래서 RC 지연은 스케일링에서 “나빠지는” 유일한 항목이고, 배선 재료 전환(Al $\rightarrow$ Cu $\rightarrow$ Co/Ru)의 동인이다.

2.4 커패시턴스와 RC 지연

- 배선 커패시턴스는 인접 배선 간(측면) 커패시턴스와 상하층 간 커패시턴스의 합이다. $C \propto \epsilon_r \times (\text{면적/거리})$. 좁은 피치에서 측면 커패시턴스가 지배적이다.
- RC 지연(τ) $\approx R \times C \propto \rho \times \epsilon_r \times L^2 / (W \times t \times s)$ 형태로 길이의 제곱에 비례한다. 배선 피치가 절반으로 줄면 (W, s 모두 절반, t 유지) R 은 2배, C 는 대략 비슷(면적 감소·거리 감소 상쇄)하여 같은 길이에서 RC는 약 2배다.
- 대책: ρ 낮추기(Cu, 배리어 얇게), ϵ_r 낮추기(low-k 2.5 3.0, 에어갭), 두께 t 키우기(중형비 2 이상, 그러나 측면 C 증가), 리피터(repeater) 삽입(회로적), 배선 길이 단축(레이아웃).

배선 커패시턴스의 구성을 나누어 보면 어떤 공정 변수가 어디에 작용하는지 분명해진다.

C 성분	지배 변수	공정 변수	대략 비중(밀집 피치)
측면(line-to-line) C	인접 간격 s , 두께 t , 절연막 k	트렌치 CD, 금속 두께(CMP 디싱 포함), IMD k , 에어갭	50 70%
상하층(line-to-plane) C	폭 W , 층간 거리 h , ILD k	ILD 두께(CMP 잔막), 캡 두께 k	20 40%
프린지(fringe) C	형상	코너 프로파일	10% 내외

- CMP 디싱으로 두께가 얇아지면 측면 C는 줄지만 R이 오른다. ILD 잔막이 얇으면 상하층 C가 오른다. 즉 CMP 결과(9장)는 R과 C 양쪽에 동시에 작용한다.
- 캡(SiCN, k 4.5 5.5)은 얇아도 k 가 높아 상하층 C에 기여가 크다. 캡 두께 30 nm $\rightarrow$ 20 nm는 층간 C를 수 % 낮춘다.

[예시]

SiO₂($k = 3.9$)를 SiOC low- k ($k = 2.7$)로 바꾸면 C가 약 30% 준다. Al(2.7 $\mu\Omega\cdot\text{cm}$)을 Cu(1.7)로 바꾸면 R이 약 37% 준다. 둘을 합치면 RC가 대략 55% 줄어 같은 배선 길이에서 지연이 절반 이하가 된다. 이것이 1990년대 말 Cu/low- k 전환의 동기다.

2.5 콘택 저항: 금속-반도체 계면

- 콘택 저항 $R_c = \rho_c / A$. ρ_c 는 비접촉저항(specific contact resistivity, $\Omega\cdot\text{cm}^2$), A 는 접촉 면적. 접촉 면적이 스케일링으로 줄면 R_c 는 면적에 반비례해 급증한다.
- ρ_c 는 쇼트키 장벽 높이(Φ_B)와 도핑 농도(N_d)에 지배된다. 대략 $\rho_c \propto \exp(\Phi_B / \sqrt{N_d})$. 높은 도핑($1e20\text{ cm}^{-3}$ 이상)과 낮은 장벽(실리사이드 선택, 페르미 준위 디피닝)이 핵심이다.
- 대략 값: 실리사이드 콘택 ρ_c $1e-8$ $1e-7\ \Omega\cdot\text{cm}^2$. 콘택 지름 30 nm(면적 $7e-12\text{ cm}^2$)면 $R_c \approx 1e-8 / 7e-12 \approx 1.4\text{ k}\Omega$. 콘택 하나가 $k\Omega$ 수준이 되는 시대다.
- 계면에 자연산화막 1 nm가 남으면 터널링 장벽이 추가되어 ρ_c 가 수 배 이상 오른다. 9장의 콘택 전 세정이 여기 직결된다.

2.6 왜 콘택은 W이고 배선은 Cu인가

항목	W(콘택/플러그)	Cu(배선)	Al(과거 배선/패드)
비저항($\mu\Omega\cdot\text{cm}$)	5.3(CVD 막 8 15)	1.7(막 2 3)	2.7(막 3)
채움 방식	CVD(WF ₆ +H ₂) 컨포멀, 좁은 홀에 유리	전해도금(시드 필요), 좁은 홀 어려움	PVD 스퍼터, 홀 채움 불량(리플로우 필요)
확산·오염	Si-SiO ₂ 로 확산 거의 없음	Si-SiO ₂ 로 빠르게 확산 $\rightarrow$ 배리어 필수	낮음(Si 스파이크는 있음)
식각 가능성	RIE 가능(SF ₆)	건식 식각 불가(휘발성 화합물 없음) $\rightarrow$ 다마신	RIE 가능(Cl ₂) $\rightarrow$ 식각 배선
EM 내성	매우 우수(고융점 3,400°C)	Al보다 우수(활성화 에너지 0.8 1.0 eV)	취약(0.5 0.7 eV), Cu 첨가로 보강
열 예산	400 450°C 증착, 고온 안정	400°C 이하 유지	450°C 이하

항목	W(컨택/플러그)	Cu(배선)	Al(과거 배선/패드)
대표 용도	컨택, 비아(하위), DRAM BL-NAND WL	M1 Mn 배선	패드, 구세대 배선, 일부 DRAM 상부

[면접]

“Cu가 Al을 대체한 이유”에 답하라: “비저항이 약 40% 낮고 EM 내성이 높아 배선 속도와 신뢰성이 함께 개선되기 때문입니다. 다만 Cu는 건식 식각이 안 되고 Si-산화막으로 빠르게 확산하며 접착이 나쁩니다. 그래서 절연막을 먼저 파고 배리어(TaN/Ta)와 시드를 깔고 전해도금으로 채운 뒤 CMP로 평탄화하는 다마신 공정과, 상면을 SiCN으로 캡핑하는 구조가 필수가 되었습니다. 컨택은 좁은 홀을 CVD로 잘 채우고 확산 문제가 없는 W이 표준입니다.”

2.7 신뢰성 물리 기초: EM과 SM**일렉트로마이그레이션(EM)**

- 높은 전류 밀도($1e5 \sim 1e6 \text{ A/cm}^2$ 이상)에서 전자가 금속 이온과 충돌하며 운동량을 전달(electron wind)하여 이온이 전자 흐름 방향으로 이동한다. 양극(anode) 쪽에 원자가 쌓여 힐록·익스트루전(extrusion), 음극(cathode) 쪽에는 원자가 빠져 보이드가 생겨 오픈된다.
- Black 식: $MTTF = A \times J^{-n} \times \exp(E_a / kT)$. n 은 1~2(보이드 성장 vs 핵생성 지배), E_a 는 확산 경로에 따른 활성화 에너지. Cu 계면 확산(Cu/캡 계면) 0.8~0.9 eV, Cu 결정립계 1.0 eV 내외, 벌크 2.0 eV 이상.
- Cu에서는 Cu/유전 캡(SiCN) 계면이 가장 빠른 확산 경로다. 그래서 Co 금속 캡이나 계면 처리(실란, NH_3 플라즈마)가 EM을 수 배 10배 개선한다.
- Blech 길이: 배선이 충분히 짧으면 응력 구배가 EM 구동력을 상쇄해 EM이 멈춘다. $J \times L$ 임계값 대략 1,000~3,000 $\text{A/cm}(\text{Cu})$. 짧은 로컬 배선은 EM 걱정이 적고, 긴 전원선·글로벌 배선이 위험하다.

스트레스 마이그레이션(SM, stress-induced voiding)

- Cu와 절연막·배리어의 열팽창 계수 차이로 냉각 시 Cu에 인장 응력이 생긴다. 응력 구배를 따라 공공(vacancy)이 이동해 넓은 금속 아래 비아 바닥에 모여 보이드를 만든다. 전류 없이도 고온 보관($150 \sim 200^\circ\text{C}$)에서 진행된다.
- 특징: 넓은 상부 금속에 연결된 좁은 비아가 가장 취약(공공 공급원이 크고 흡수원이 작음). 온도 의존은 $150 \sim 200^\circ\text{C}$ 에서 최대(고온에서는 응력이 풀리고 저온에서는 확산이 느림).
- 대책: 비아 리던던시(dual via), 넓은 금속 아래 비아를 여러 개, 비아 위치를 넓은 금속 가장자리에서 멀리, Cu 미세구조·어닐 관리.

[핵심]

EM은 “전류 × 시간”, SM은 “온도 × 시간”으로 진행된다. 둘 다 결과는 비아 근처 보이드로 같아 FA 단면만으로는 구분이 어렵고, 스트레스 조건(전류 유무)과 위치(음극 vs 넓은 금속 아래)로 구분한다.

EM (electron wind)		SM (stress-induced voiding)	
e- flow ---->		no current, high-T storage	
cathode	anode	wide upper metal (vacancy source)	
+---+=====+---+		+=====+	
void	Cu line hill	Cu (wide)	
+---+=====+---+		+=====+	
^ atoms leave here	^	via (narrow)	
	atoms pile up	void at	
		via bottom	
		+-----+	

2.8 열 예산: BEOL이 400°C 이하인 이유

제약 요인	대략 한계 온도	초과 시 현상
Cu 확산·응집	400 450°C	배리어 통과 확산, 보이드·hillock, 결정립 이상 성장
Al 스파이크·hillock	450°C	Al-Si 상호 확산, 접합 관통(스파이크), 표면 돌기
실리사이드 안정성(NiSi)	500 600°C	NiSi → NiSi ₂ 상전리로 저항 상승, 응집
low-k 열 안정성	400 450°C	탈가스, 기공 구조 붕괴, k 상승
도펀트 재확산	700°C 이상(짧은 시간)	접합 프로파일 변화, Vt 시프트
응력 누적	반복 열 사이클	박리, 크랙, SM 가속

- 그래서 BEOL 증착(PECVD, PVD, ALD)은 대부분 200 400°C, 어닐은 150 400°C 범위에서 설계된다. DRAM 커패시터 유전막 결정화(500 600°C)는 금속 배선 전에 끝내야 하며, 이 순서 제약이 DRAM 통합 공정의 뼈대다.
- NAND의 WL 리플레이스먼트(W 증착 400 450°C)는 셀 어레이 아래 CMOS(CuA) 배선을 W 위주로 만들게 하는 이유다. 웨이퍼 본딩은 이 제약을 우회한다.

[면접]

“RC delay를 줄이는 방법”을 30초로: “저항은 재료(Al → Cu, 좁은 선에서는 Co/Ru), 배리어 박막화(ALD 1 2 nm), 결정립 어닐로 낮추고, 커패시터는 low-k(k 2.5 3.0)·에어갭·갭 박막화로 낮춥니다. 구조적으로는 배선 두께를 키워 R을 낮추되 측면 C 증가와 균형을 잡고, 회로적으로는 리피터로 L²를 쪼갭니다. 메모리에서는 DRAM BL 에어갭, NAND WL F-free W-Mo가 대표 예입니다.”

2.9 시트 저항과 두께의 관계: 계속 감작

- 시트 저항 $R_s = \rho/t$. Cu 두께 100 nm, ρ 2.0 $\mu\Omega\cdot\text{cm}$ 면 $R_s = 2.0\text{e-}6 \Omega\cdot\text{cm} / 1\text{e-}5 \text{ cm} = 0.2 \Omega/\text{sq}$. W 두께 30 nm, ρ 10 $\mu\Omega\cdot\text{cm}$ 면 $R_s \approx 3.3 \Omega/\text{sq}$. TiN 5 nm, ρ 50 $\mu\Omega\cdot\text{cm}$ 면 $R_s = 100 \Omega/\text{sq}$.
- 4점 프로브로 측정한 R_s 변화가 두께 변화인지 비저항 변화인지는 구분이 안 된다. XRF·XRR 두께를 함께 보면 분리된다. 두께 같고 R_s 높으면 비저항 문제(결정립, 불순물, 어닐), 두께 얇고 R_s 비례 상승이면 증착물 문제다.
- 배리어 같은 극박막은 두께가 두 배 달라도 R_s 절대값이 크고 시드·Cu에 묻혀 전기적으로는 안 보인다. 그래서 배리어는 전기가 아닌 XRF/XRR로 감시한다.

[예시]

DRAM BL W 두께 목표 30 nm $\pm$ 1.5 nm(5%). 두께가 하한 28.5 nm이면 R_s 는 약 5% 오르고, W 비저항이 결정립 축소로 5% 더 오르면 합계 10%다. BL 저항 10% 증가는 BL RC 10% 증가로 tRCD 정착 시간 수십 수백 ps에 해당하며, 고속 제품에서는 빈 경계에 걸린 다이가 하향된다.

3. 공정/기술 상세

3.1 MOL: 실리사이드와 W 콘택 플러그

실리사이드

- 게이트·S/D 위 Si에 금속(Ti, Co, Ni)을 증착 후 열처리로 실리사이드를 만들어 콘택 저항을 낮춘다. 살리사이드(salicide, self-aligned silicide): 절연막 위 금속은 반응하지 않으므로 선택적 습식 제거로 자기정렬된다.
- TiSi₂(C54, 13 16 $\mu\Omega\cdot\text{cm}$, 700°C 이상 필요, 좁은 선에서 C49→C54 전이 어려움), CoSi₂(14 20 $\mu\Omega\cdot\text{cm}$, Si 소모 많음), NiSi(10 15 $\mu\Omega\cdot\text{cm}$, 400 500°C 저온, Ni 확산 파이프(piping) 결함 주의). 메모리 주변부는 세대별로 Ti 또는 Co 계열이 일반적이다(제품·회사별 상이).
- DRAM 셀 콘택은 실리사이드 대신 고농도 도핑 폴리/에피 + TiN + W 또는 Ti 실리사이드화(Ti 증착 후 RTA로 계면에 얇은 TiSi₂)를 쓰는 것이 일반적이다.

실리사이드	비저항($\mu\Omega\cdot\text{cm}$)	형성 온도	Si 소모(금속 1 nm 당)	장점	문제점
TiSi ₂ (C54)	13 16	700 850°C(2단계 RTA)	약 2.3 nm	산소 게터, 성숙	좁은 선 C49→C54 전이 불량(선폭 효과), 고온
CoSi ₂	14 20	500 700°C(2단계)	약 3.6 nm	선폭 효과 없음	Si 소모 많음, 접합 누설(얇은 접합)
NiSi	10 15	400 500°C(1단계)	약 1.8 nm	저온, Si 소모 적음	파이핑(Ni 확산 결합), NiSi ₂ 상전이(600°C ↑), 열 안정성
Ti/TiN 계면 실리사이드(컨택)	-	550 700°C RTA	소량	컨택 홀 바닥 국부 형성	Ti 두께 산화막 잔류에 민감

- 실리사이드 결함: 응집(agglomeration, 고온에서 막이 섬으로 갈라져 저항 급증), 파이핑(NiSi가 접합 아래로 침투해 누설), 브리지(게이트-S/D 사이 스페이서 위 실리사이드 잔류 → 쇼트), 미형성(계면 산화막·질화막 잔류 → 고저항).

W 컨택 플러그 흐름

1. Contact etch (SiO₂/SiN, HAR) → hole to Si/silicide
2. Pre-clean (dry, NF₃/NH₃) → remove native oxide 1-2 nm
3. Ti PVD/CVD (5-10 nm) → ohmic contact, oxygen getter
4. TiN MOCVD/ALD (3-8 nm) → barrier vs. WF₆ fluorine attack
5. W nucleation (B₂H₆ or SiH₄ + WF₆, 1-3 nm) → seed layer
6. W bulk CVD (WF₆ + H₂, 400-450°C) → fill, ~100-300 nm overburden
7. W CMP (stop on oxide) → isolated plugs

- Ti는 계면 산화물을 환원(산소 게터)하고 Si와 반응해 얇은 TiSi₂를 만들어 ρ_c 를 낮춘다. Ti가 없거나 얇으면 R_c 가 크게 오른다.
- TiN 배리어는 WF₆의 F가 Ti-Si를 공격(TiF₃ 생성, 부피 팽창 → 볼케이노(volcano) 결함)하는 것을 막는다. TiN이 3 nm 이하로 얇거나 핀홀이 있으면 볼케이노-컨택 저항 폭증.
- W 핵생성층은 B₂H₆ 또는 SiH₄로 환원한 얇은 비정질 W. 두꺼우면 저항이 높고(핵생성층 비저항 큼), 얇으면 벌크 W 핵생성 지연. 벌크 W는 H₂ 환원, 결정립이 크고 비저항 8 15 $\mu\Omega\cdot\text{cm}$.
- 좁은 홀(30 nm 이하)에서는 배리어+핵생성층이 단면의 절반 이상을 차지해 플러그 저항이 급증한다. 대응: ALD TiN 2 nm, 핵생성층 최소화, 불소 없는 W(WCl₅ 기반), Mo 플러그 검토.

3.2 W 채움 결함: 시임과 키홀

- CVD W은 컨포멀하게 자라므로 홀 양 측벽에서 자란 막이 중앙에서 만나며 시임(seam)을 만든다. 홀 상부가 하부보다 좁으면(보잉(bowing), 오버행) 중앙이 먼저 닫혀 내부에 키홀(keyhole) 보이드가 남는다.
- CMP로 W 상면이 깎이면서 키홀이 노출되면 슬러리가 들어가 부식·잔류가 생기고, 다음 층 금속이 키홀에 빠져 저항 이상·오픈이 된다.
- 대책: 홀 프로파일 개선(식각), 억제제(inhibitor)를 쓴 바닥 우선 채움(bottom-up W), 증착-에치백-증착(dep-etch-dep) 반복.

W CVD fill in a contact hole

good (straight)	seam (conformal)	keyhole (bowed / overhang)
<pre> +---+ +---+ ===== ===== ===== +---+-----+ R_c nominal </pre>	<pre> +---+ +---+ === === === === === === +---+==== =====+ R_c +10~30%, CMP exposes seam </pre>	<pre> +---+ \\/ +---+ ===== ==()== <- void ===== +---+-----+ R_c +50%~open after CMP, slurry trapped </pre>

- 시임은 CMP 후 W 상면에 가는 선으로 노출되며, 다음 층 배리어가 이 틈에 들어가면 저항 산포로 남고, 틈이 크면 슬러리 잔류·부식으로 이어진다. 켈빈 R_c 분포의 "두 번째 봉우리"가 시임 비율의 지표다.

3.3 Cu 듀얼 다마신 BEOL 흐름

```

ILD stack: cap (SiCN 20-30nm) / low-k (SiOC) / (hard mask TiN or oxide)
1. Via litho + etch (partial)
2. Trench litho + etch (via completes through cap)    -- "via-first" scheme
3. Post-etch clean (polymer, Cu oxide at via bottom)
4. Pre-clean (Ar sputter / H2 plasma)    -> remove CuO at via bottom
5. Barrier PVD TaN (1-3 nm) + Ta (2-5 nm) or ALD TaN
6. Liner (Co or Ru, 1-3 nm)    -> wetting for thin seed
7. Cu seed PVD (10-40 nm)    -> conformal-ish, overhang at top
8. Cu ECP (superfill, bottom-up)    -> overburden 300-600 nm
9. Anneal (150-250C)    -> grain growth, resistivity down
10. Cu CMP (bulk / clear / barrier)    -> planar lines + vias
11. Cap deposition (SiCN) or Co selective cap
    -> repeat for next level

```

- 비아 퍼스트(via-first) vs 트렌치 퍼스트(trench-first): 비아 퍼스트가 정렬 마진과 비아 CD 제어에 유리하나 트렌치 식각 시 비아 안 잔사·펜스(fence) 결함이 생긴다. 회사·세대별로 선택이 다르다.
- 식각 정지 캡(SiCN, k 4.5 5.5)은 Cu 확산 배리어·식각 정지·CMP 정지를 겸한다. 두께를 줄이면 C가 줄지만 확산 배리어 성능이 떨어진다.

3.4 배리어·라이너·시드

막	재료/방법	두께(대략)	역할	결함 시 영향
배리어	TaN PVD 또는 ALD	1 3 nm	Cu 확산 차단, low-k 접착	핀홀 → Cu 확산 → 절연막 누설·TDDB 열화
배리어 2층	Ta PVD	2 5 nm	Cu 접착·EM 개선, 비아 바닥 리스퍼터로 저항 저감	얇으면 접착 불량·박리
라이너	Co 또는 Ru CVD/ALD	1 3 nm	얇은 Cu 시드의 젖음성 개선, 시드 응집(agglomeration) 방지	없으면 시드 불연속 → 도금 보이드
시드	Cu PVD(이온화 PVD)	10 40 nm	도금 전류 경로, 핵생성	측벽 불연속 → 보이드, 오버행 → 핀치오프
시드 대체	Cu 리플로우, 전해도금 직접(direct plating on Ru)	-	좁은 피처에서 시드 생략	공정 성숙도

- 배리어가 두꺼우면 안전하지만 Cu 단면을 빼앗아 저항이 오른다. 폭 30 nm 트렌치에서 배리어+라이너 양쪽 합 8 nm면 Cu는 22 nm만 남는다. 그래서 ALD TaN 1 1.5 nm, Ru 라이너 1 nm 같은 극박막이 추구된다.
- 비아 바닥 배리어는 저항의 주범이다. TaN 비저항이 200 $\mu\Omega\cdot\text{cm}$ 이상이므로 비아 바닥에 3 nm TaN이 있으면 지름 30 nm 비아에 수 Ω 수십 Ω 가 추가된다. Ar 리스퍼터로 비아 바닥 배리어를 얇게 하거나 선택적 배리어 증착으로 저항을 낮춘다.

3.5 전해도금(ECP)과 첨가제

- 전해액: $\text{CuSO}_4 + \text{H}_2\text{SO}_4 + \text{Cl}^-$ + 첨가제 3종. 억제제(suppressor, PEG류 고분자: 표면 전체에서 도금 억제), 가속제(accelerator, SPS류 황 화합물: 억제제를 밀어내고 도금 가속), 평탄제(leveler: 돌출부·고전류 밀도 영역 억제).
- 슈퍼필(superfill, bottom-up fill) 원리: 좁은 홈 바닥은 표면적이 줄어들면서 가속제가 농축되어 바닥이 빠르게 채워지고, 상부 모서리는 억제제·평탄제가 억제해 핀치오프를 막는다. 첨가제 농도 균형이 틀어지면 보이드·시임·범프가 생긴다.
- 도금 파형: 초기 저전류(시드 보호, 핵생성) → 고전류 벌크 → 펄스/리버스로 균일화. 웨이퍼 에지 컨택(전류 인입)에서 중심까지의 시드 저항 때문에 에지가 두껍게 도금되는 터미널 효과(terminal effect)가 있어, 얇은 시드에서 두께 불균일이 커진다.

- 도금 직후 Cu는 미세한 결정립이며 실온에서도 자기 어닐(self-anneal)로 수 시간 수 일 동안 결정립이 커지며 비저항이 10 20% 낮아진다. 재현성을 위해 CMP 전 150 250°C 어닐로 강제 안정화한다.

[주의]

어닐 없이 CMP를 진행하면 웨이퍼마다 자기 어닐 정도가 달라 CMP 연마율과 최종 저항이 흔들린다. “도금 → CMP 대기 시간”도 Q-time으로 관리한다.

Superfill (bottom-up) vs. conformal / pinch-off

t0: seed	t1: accelerator	t2: filled	bad: pinch-off
+--+ +--+ +-----+ suppressor on all surfaces	+--+ +--+ +-----+ accelerator concentrates at bottom (area shrink)	+--+ +--+ ##### ##### ##### +-----+ overburden above trench	+--+ /\ +--+ ##### () void ##### +-----+ seed overhang closes top first

3.5.1 도금 결함과 첨가제 진단

도금 결함	형상	원인	진단
핀치오프 보이드	트렌치/비아 상부 중앙 빈 공간	시드 오버행, 억제제 부족·가속제 부족	단면 SEM, CVS 첨가제 농도
시임 보이드	중앙 세로 선	컨포멀 성장(가속제 기능 상실)	단면, 가속제 열화(분해 산물 축적)
바닥 보이드	비아 바닥 빈 공간	시드 불연속, 바닥 잔류(CuO, 폴리머)	단면, 프리클린 이력
표면 범프/노들	도금 표면 돌기	평탄제 부족, 입자 핵생성	결함 검사, CMP 후 잔류
도금 두께 불균일(에지 두꺼움)	반경 프로파일	터미널 효과(얇은 시드), 유동	시트 저항 맵
피트(pit)	표면 작은 구멍	기포, 유기 오염	결함 검사
결정립 이상	저항 산포	어닐 부족, 첨가제 잔류(S, C, Cl)	XRD, SIMS 불순물

- 첨가제 농도는 순환 전압전류법(CVS)으로 수 시간마다 분석하고 자동 보충한다. 분해 산물(가속제 산화물 등)은 농도 분석에 안 잡히면서 채움을 방해하므로 욕(bath) 교체 주기도 관리한다.

3.6 캡핑과 계면 엔지니어링

캡 종류	구조	장점	단점
유전 캡 SiN	PECVD 30 50 nm, k 7	배리어 성능 우수	k 높아 C 증가
유전 캡 SiCN	PECVD 15 30 nm, k 4.5 5.5	k 낮음, 표준	Cu/SiCN 계면이 EM 최악 경로
계면 처리	NH ₃ /H ₂ 플라즈마, 실란 처리 후 SiCN	CuO 제거·계면 접착 개선 → EM 2 3배 개선	Cu 표면 손상 가능
금속 캡 Co(CoWP 또는 CVD Co 선택 증착)	Cu 위에만 1 3 nm Co	Cu 표면 확산 억제 → EM 10 배 이상 개선	선택성 불량 시 절연막 위 Co 잔류 → 쇼트·누설
캡 없는 에어캡	인접 라인 사이 절연막 제거	C 최소화	기계 강도, 공정 복잡

3.7 low-k와 절연막 스택

- SiOC(k 2.7 3.0, 치밀) → 다공성 SiOC(k 2.2 2.5, 기공 10 30%) → 에어갭(유효 k 2 이하). 기공이 많을수록 기계 강도(탄성 계수 5 10 GPa 이하)가 떨어져 CMP·패키징 능력에 박리·크랙이 생기고, 플라즈마 손상으로 표면이 친수화되어 k가 오른다(k 손상층).
- 플라즈마 손상 복원(실릴화 처리), 기공 밀봉(pore sealing, 배리어 침투 방지), UV 큐어(경화)가 함께 쓰인다.
- 메모리 BEOL은 로직만큼 극단적 low-k를 쓰지 않는 경우가 많다(층수가 적고 신뢰성·비용 우선). 대략 k 3.0 전후 SiOC 또는 FSG(k 3.5)까지가 일반적이며, 셀 어레이 내부 BL 간 절연은 별도 SiN/산화막/에어갭 조합을 쓴다.

절연막	k	탄성 계수(GPa)	장점	문제점
SiO ₂ (TEOS/HDP)	3.9 4.2	70	안정, 성숙	k 높음
FSG(F 도핑 산화막)	3.4 3.7	60	소폭 개선, 공정 호환	F 방출 → 배리어 부식·박리
SiOC(치밀)	2.7 3.0	10 15	표준 low-k	플라즈마 손상, 접착
다공성 SiOC	2.2 2.5	4 8	C 대폭 저감	기계 강도, 흡습, 배리어 침투
에어갭	유효 2 이하	-	최저 C	강도, 후속 침투, 붕괴
SiN(캡/에치스톱)	6.5 7	200	배리어·강도	k 매우 높음
SiCN(캡)	4.5 5.5	100	캡 표준	계면 EM

- 기계 강도가 낮은 low-k는 패키징 시 범프 아래 응력(CPI, chip-package interaction)으로 크랙·박리가 생긴다. 특히 HBM처럼 적층·본딩 응력이 큰 제품에서는 low-k 선택이 보수적이다.

3.8 AI 배선과 패드

- 최상층 패드·RDL은 여전히 Al(Cu 0.5% 첨가)이 일반적이다. 본딩 와이어·범프와의 호환성, 산화막(Al₂O₃)이 자기 보호막을 형성해 부식에 강하기 때문이다. Cu 패드는 산화·부식 문제로 별도 마감(Ni/Au, Ti/Al 캡)이 필요하다.
- AI 배선은 PVD 후 식각(RIE, Cl₂/BCl₃)한다. 식각 후 Cl 잔류가 수분과 만나면 HCl 부식이 빠르게 진행되어, 식각 직후 F 플라즈마 패시베이션·습식 세정과 Q-time이 중요하다.
- AI 힐록: 열처리 시 Al의 압축 응력이 표면 돌기로 완화되어 상부 절연막 크랙·쇼트를 만든다. Cu 첨가, Ti/TiN 캡으로 억제.

항목	식각 배선(Al, subtractive)	다마신(Cu)
순서	금속 증착 → 포토 → 금속 식각 → 절연막 증착·채움 → CMP	절연막 → 포토 → 절연막 식각 → 배리어/시드 → 도금 → CMP
금속 CD 결정	금속 식각(측벽 각도, 언더컷)	절연막 식각(트렌치 CD)
절연막 채움	금속 사이 좁은 갭을 절연막으로 채워야 함(보이드 위험)	금속이 절연막 홈을 채움(도금 보이드 위험)
배리어	하부 Ti/TiN(접착·EM), 상부 TiN ARC	측벽·바닥 TaN/Ta 필수, 상부 SiCN 캡
두께 제어	증착 두께 = 배선 두께	트렌치 깊이 - 디싱 = 배선 두께(CMP 의존)
대표 결함	Cl 부식, 힐록, 식각 잔사(스트링거), 절연막 보이드	도금 보이드, Cu 잔류, 디싱·에로전, Cu 확산
현재 용도	패드, RDL, 일부 메모리 상부 배선	M1 Mn 표준

[트러블슈팅]


증상: AI 패드 층 EDS 프로브 후 일부 다이에서 패드 저항 증가·변색. 원인: AI 식각 후 Cl 잔류 제거(플라즈마 패시베이션+습식) 부족 + 패시베이션 개구 후 대기 노출 Q-time 초과 → AlCl₃ 가수분해로 HCl 생성 → 부식. 조치: 식각 후 세정 강화, 패드 개구 → 프로브 사이 Q-time 관리, 프로브 전 저습 보관.

3.9 DRAM 고유 배선 구조

비트라인(BL)

- 셀 어레이 BL은 폭 수십 nm의 W(또는 TiN/W 적층) 라인이 일반적이다. 폴리/TiN/W 적층 위 SiN 하드마스크. BL 저항과 BL 커패시턴스가 센싱 마진($\Delta V_{BL} \approx V_{DD}/2 \times C_s/(C_s + C_{BL})$)과 tRCD를 좌우한다.
- BL 커패시턴스 저감: 인접 BL 간 절연을 저k 스페이서·에어캡으로, BL 높이(두께)를 줄여 측면 면적 축소. 그러나 두께를 줄이면 저항이 오르므로 W 비저항·결정립 관리가 핵심.
- BL 컨택(BLC)과 스토리지 노드 컨택(SNC)은 W 또는 도핑 폴리+W, 랜딩패드(LP)는 W. 이들의 R_c 와 인접 쇼트가 셀 불량률의 주 원인이다.

DRAM cell region cross-section (schematic, not to scale)



- 이 그림에서 배선 관련 저항은 BLC → BL → 센스앰프 경로, SNC → LP → 커패시터 하부전극 경로, WL(TiN/W) 길이 방향, 플레이트 → 플레이트 컨택 → 주변 경로 네 가지다. 각 경로의 저항 이상이 tRCD, tWR, 로우 지연, 센싱 노이즈로 각각 나타난다.

워드라인(WL)

- 매립 워드라인(buried WL): 기판 트렌치 안에 TiN/W를 채운 게이트 겸 WL. W 저항이 WL 길이 방향 RC를 정하며, WL RC가 크면 어레이 끝 셀의 활성화 지연으로 tRCD·tRP 마진이 준다. 서브워드라인 드라이버 간격이 WL RC로 결정된다.
- TiN 일함수·두께가 셀 트랜지스터 V_t 를, W 채움 품질(시임·보이드)이 WL 저항 산포를 정한다.

커패시터 상부 전극(TE, top electrode/plate)

- 셀 커패시터 상부 전극(TiN + 도핑 폴리 또는 W/TiN 적층)은 어레이 전체를 덮는 플레이트다. 플레이트 저항이 크면 플레이트 전압(V_{PLT})이 국부적으로 흔들려 센싱 노이즈가 된다. 플레이트 컨택 저항과 균일성이 어레이 위치별 리텐션·센싱 산포로 나타난다.
- 상부 전극 위에 M1(W 또는 Al/Cu) 배선이 형성되며, 커패시터 높이 1.5 μm 이상으로 인한 어레이-주변부 단차를 ILD 증착과 CMP로 평탄화해야 한다(9장).

주변부 배선


- 주변 회로는 M1 M3 정도의 W/AI 또는 Cu 배선. 로직 대비 층수가 적어 라우팅 밀도 제약이 크고, 고속 I/O(DDR5, LPDDR5X, GDDR7)에서는 RC와 커플링 노이즈가 타이밍 마진에 영향을 준다.

3.10 NAND 고유 배선 구조

워드라인(W replacement)

- 3D NAND는 ONON(산화막/질화막) 물드를 쌓은 뒤 질화막을 습식(인산)으로 제거하고 그 공간에 블로킹 산화막(Al_2O_3)/TiN 배리어/W를 채워 WL을 만든다(게이트 리플레이스먼트). WL은 수백 단 각각이 평판 W 시트다.
- WL 저항: W 두께(20~30 nm 수준)와 리세스 공간 채움 품질(시임·보이드, F 잔류)에 지배. WL RC가 크면 프로그램/읽기 시 WL 전압 정착(settling) 시간이 늘어 tPROG·tRI가 증가하고, 블록 끝 셀의 전압이 덜 걸려 층·위치별 V_t 산포가 커진다.
- 층수가 늘면 각 층 W 두께를 줄여야 하고(스택 높이 제한), 저항이 오른다. 불소 없는 W($\text{WCl}_5/\text{WCl}_6$), Mo 워드라인이 검토·도입되는 이유다. Mo는 비저항이 W와 비슷하나 배리어 없이 얇게 쓸 수 있고 F 문제가 없다.

NAND WL replacement (gate-last) schematic



```

----- SiO2 -----      ----- SiO2 -----      ----- SiO2 -----
===== SiN =====      [  recess  ]      [Al2O3|TiN| W ] <- WL (20-30nm)
----- SiO2 -----      ----- SiO2 -----      ----- SiO2 -----
===== SiN =====      [  recess  ]      [Al2O3|TiN| W ]
----- SiO2 -----      ----- SiO2 -----      ----- SiO2 -----
| channel hole (ONO + poly channel) runs vertically through
v slit: phosphoric acid access + W fill access
Failure points: W seam/void in recess center, F at TiN interface,
                thin TiN at deep recess (ALD loading), residual SiN

```

- WL 채움은 슬릿(slit)에서 수백 nm 수 μm 안쪽까지 수평으로 진행되므로, 슬릿에서 먼 곳(리세스 안쪽 끝)이 마지막에 채워져 시임·보이드가 생기기 쉽다. 층별로 리세스 깊이가 다르면(중앙 층이 깊음) 층별 저항 편차가 생긴다.

비트라인(BL)

- 셀 어레이 위 BL은 좁은 피치(수십 nm) Cu 또는 W 라인. BL 저항·커패시턴스가 페이지 버퍼 센싱 시간(t_R 의 일부)에 영향을 준다. Cu 다마신 BL은 EM보다 인접 쇼트·보이드가 주된 결함이다.

계단(staircase) 컨택

- 각 WL을 주변 회로에 연결하는 계단 영역 컨택은 깊이가 층마다 달라(수백 nm 수 μm) 고종횡비 W 플러그가 된다. 깊은 컨택의 배리어·W 채움 불량이 특정 WL 저항 이상 $\rightarrow$ 층 의존 페일로 나타난다.

CMOS 배선(CuA/PUC, 웨이퍼 본딩)

- 셀 어레이 아래 주변 회로(CMOS under Array)를 두는 구조에서는 주변 회로 배선이 셀 공정의 고온(WL 어닐 등)을 견뎌야 해 W 위주다. 최근 웨이퍼 본딩 방식은 주변 회로 웨이퍼를 별도로 만들어 Cu 하이브리드 본딩으로 접합하므로 Cu 배선을 제약 없이 쓸 수 있다(12장 HBM 인터페이스와 함께 다룬다).

3.11 인라인 계측: 배선 공정을 어떻게 감시하는가

계측	대상	원리	대략 정밀도	한계
4점 프로브	블랭킷 금속 시트 저항	전류 주입·전압 측정	$\pm 1\%$	패턴 웨이퍼 불가 $\rightarrow$ 모니터 웨이퍼
와전류(eddy current)	금속 두께·시트 저항(비접촉)	유도 전류 감쇠	$\pm 1.2\%$	얇은 막(수 nm) 감도 저하, 하부 금속 간섭
XRF	배리어·시드·Ti 두께(원소별)	형광 X선 강도	$\pm 0.1 \text{ nm}$	소면적 패턴 어려움
XRR	극박막 두께·밀도	X선 반사 간섭	$\pm 0.1 \text{ nm}$	블랭킷
광학 CD/OCD(스캐터로메트리)	트렌치 CD·깊이·측벽	회절 스펙트럼 모델 피팅	$\pm 0.5 \text{ nm}$	모델 의존
CD-SEM	라인/비아 CD	전자빔	$\pm 0.5 \text{ nm}$	탐류 한정
단면 SEM(인라인 FIB)	채움·프로파일	파괴	정성	샘플링 소수
결함 검사(브라이트/다크필드)	잔류·보이드(표면)·볼케이노	광 산란·이미지 비교	수십 nm	매립 보이드 불가
e-beam 검사(전압 콘트라스트)	컨택/비아 오픈·쇼트(매립)	충전 전위 차	개별 컨택	느림, 샘플 영역
PCM 전기(켈빈, 체인, 서펜타인, 콤)	저항·쇼트·누설	직접 전기 측정	최종 성능과 직결	스크라이브 위치, 로트 후반

- 매립된 비아 보이드는 광학 검사로 안 보인다. 그래서 전압 콘트라스트 e-beam 검사(오픈 비아는 충전되어 어둡게/밝게 대비)나 어닐 후 PCM 체인 저항이 유일한 인라인 수단이다. PE는 이 “보이지 않는 결함” 목록을 알고 있어야 검사 커버리지 구멍(11장)을 인식한다.
- 두께 계측은 블랭킷 모니터 웨이퍼 기준이 많아 패턴 웨이퍼의 실제 값(로딩 효과, 패턴 밀도 의존 증착)과 다를 수 있다. 서펜타인 저항으로 패턴 위 실제 시트 저항을 교차 검증한다.

3.12 핵심 공정 변수 표

변수	조절 방향	영향 받는 결과	모니터링 항목/계측
컨택 프리클린 강도	약함	계면 산화막 잔류 → R _c 증가	켈빈 R _c , 컨택 체인 저항
Ti 두께	얇음	실리사이드 부족 → R _c 증가, 산소 게터링 부족	R _c , XPS 계면
TiN 배리어 두께	얇음	F 침투 → 볼케이노, R _c 폭증 / 두꺼움: 플러그 저항 증가	결함 검사(볼케이노), 시트 저항
W 핵생성층 두께	두꺼움	플러그 비저항 증가	시트 저항, TEM
W 증착 온도/압력	변동	결정립·비저항, 스텝 커버리지(시임)	4점 프로브, 단면 SEM
Cu 배리어 TaN 두께	얇음	Cu 확산 → 누설·TDDb / 두꺼움: 라인 저항 증가	콤 누설, TDDb, 라인 저항
Cu 시드 두께/오버행	오버행 큼	핀치오프 보이드	도금 후 보이드(단면), 라인 저항 산포
도금 첨가제 농도	불균형	보이드, 시임, 표면 범프	CVS(순환 전압전류) 농도 분석, 결함 검사
도금 후 어닐 온도/시간	낮음	결정립 작음 → 비저항 높음, CMP 편차	시트 저항, XRD 결정립
Cu CMP 오버폴리시	많음	디싱·에로전 → 저항 증가, 다음 층 단차	프로파일, 저항
캡 증착 전 처리	부족	CuO 잔류 → EM·접착 저하	EM 수명, 박리 검사
low-k 플라즈마 노출	과다	k 상승, 흡습, 누설	C-V 측정, FTIR
비아 식각 바닥 잔류/펜스	잔류	비아 저항 증가·오픈	비아 체인 저항, 단면
AI 식각 후 CI 제거	부족	부식	결함 검사, 신뢰성 HAST
DRAM BL W 두께	얇음	BL 저항 증가 → tRCD, 센싱 마진	BL 저항 TEG, tRCD 분포
NAND WL W 채움/두께	불량	WL 저항 증가·산포 → tPROG, 증별 Vt	WL 저항 TEG, 증별 Vt 분포

4. 결함·불량 유형

결함명	현상	발생 원인	검출/분석 방법	대책
컨택 오픈(미개통)	단일 컨택 무한 저항, 셀/트랜지스터 기능 불량	식각 미관통(ILD 두께 편차, 식각률 저하), 바닥 폴리머, 워터마크	컨택 체인 TEG, EDS 비트맵(싱글/컬럼), 단면 SEM, EBAC	식각 오버에치 마진, 세정, ILD CMP 균일도
컨택 고저항	R _c 2 10배, 타이밍 페일(tRCD/tWR), 속도 빈 하향	계면 산화막, Ti 부족, 실리사이드 불량, 도핑 부족	켈빈 R _c , R _c 분포 웨이퍼맵, TEM/EDX 계면	프리클린 강화, Q-time, Ti/RTA 최적화
볼케이노(volcano)	컨택 주변 막이 터져 솟음, 인접 쇼트	TiN 배리어 핀홀 → WF ₆ F가 Ti 공격 → TiF ₃ 팽창	결함 검사(브라이트필드), SEM, EDX(F)	TiN 두께·밀도 확보, W 핵생성 조건, F-free W
W 시임/키홀	플러그 저항 증가·산포, CMP 후 구멍	컨포멀 증착 + 홀 오버행/보임	단면 SEM/TEM, R _c 산포, CMP 후 결함 검사	홀 프로파일, dep-etch-dep, 억제제 W
비아 보이드(도금)	비아 저항 증가·오픈, 다이 랜덤 페일	시드 불연속, 오버행 핀치오프, 첨가제 불균형, 비아 바닥 잔류	비아 체인 저항, 단면 FIB-SEM, EBAC/OBIRCH	시드·라이너 개선, 도금 첨가제 관리, 프리클린
비아 바닥 고저항	비아 저항 증가(정상 대비 수 Ω 이상)	비아 바닥 CuO, 폴리머, 두꺼운 배리어, 언더에치	켈빈 비아 저항, TEM/EDX	프리클린(Ar/H ₂), 리스퍼터, 식각 마진
라인 보이드(도금/어닐)	라인 저항 증가, EM 조기 페일	도금 보이드, 어닐 시 공공 응집	라인 저항, 단면	도금 조건, 어닐 프로파일
Cu 잔류(CMP)	인접 라인 쇼트, 콤 누설	언더폴리시, 디싱 영역 잔류	콤/서펜타인 TEG, 결함 검사	CMP 오버폴리시 마진(9장)
디싱·에로전	라인 저항 증가, 다음 층 단차	CMP 패턴 밀도 효과	프로파일, 저항	더미, 슬러리, 패드(9장)

결함명	현상	발생 원인	검출/분석 방법	대책
Cu 확산(배리어 미흡)	절연막 누설 증가, TDDDB 조기 파괴, 인접 라인 누설	TaN 핀홀·불연속, low-k 기공 통해 침투, 캡 결함	콤 누설 I-V, TDDDB, TEM/EDX(Cu in dielectric), BTS(bias-temp stress)	배리어 두께·ALD, 기공 밀봉, 캡 품질
Cu 힐록/익스트루전	금속이 절연막을 밀고 나옴, 인접 쇼트	EM 양극 축적, 어닐 시 압축 응력	SEM, 쇼트 TEG	캡 강도, 응력 관리, 전류 밀도 설계
Al 힐록	Al 표면 돌기, 상부 절연막 크랙	열처리 압축 응력 완화	SEM, 광학 검사	Cu 첨가, TiN 캡, 열 이력
EM 보이드	사용 중 저항 상승 → 오픈. 음극 쪽 비아/라인	고전류 밀도 × 온도 × 시간, 계면 확산	EM 시험(패키지/웨이퍼 레벨, 250 350°C, 1e6 A/cm ²), 저항 추세, FA 단면	Co 캡, 계면 처리, 선폭·전류 설계, Blech 길이 활용
SM 보이드	고온 보관 후 비아 저항 상승/오픈. 넓은 금속 아래 비아	열응력 구배 → 공공 이동	HTS(150 200°C 수백 1,000 h) 후 저항, FA	이중 비아, 비아 위치, 어닐, 캡
Cu 부식/피팅	표면 구멍, 라인 저항 증가·EM 취약	CMP 슬러리·세정 산화제, 갈바닉, Q-time 초과	SEM, 결함 검사	부식억제제, 세정액, 캡핑 Q-time
Al 부식	라인 좁아짐·단선, 갈색 변색	식각 후 Cl 잔류 + 수분, 패시베이션 크랙	광학/SEM, HAST(고온 고습 바이어스)	식각 후 패시베이션, 세정, 패키지 습기 차단
배리어 박리/블리스터	막 벗겨짐, 대형 결함	접착 불량(low-k, 오염), 응력	광학 검사, 테이프 테스트, 단면	표면 처리, 배리어 조성, 응력
low-k 손상/흡습	커패시턴스 증가, 누설, 접착 저하	플라즈마·애싱, 대기 노출	C-V, FTIR(Si-OH), 누설	손상 복원, 기공 밀봉, Q-time
펜스/크라운(비아 퍼스트)	비아 안 절연막 잔류 → 비아 저항·보이드	트렌치 식각 시 비아 안 보호막 잔류	단면 SEM	식각 레시피, 스킴 변경
미스얼라인 비아	비아가 하부 라인을 벗어나 면적 감소 → 저항 증가, 인접 쇼트	오버레이 오차, CMP 마크 변형	오버레이 계측, 비아 체인, 단면	오버레이 제어, 자기정렬 비아
정전기/안테나 손상	게이트 산화막 손상(플라즈마 차징)	긴 배선이 플라즈마 전하를 게이트로 유도	안테나 TEG, Vt 시프트	보호 다이오드, 플라즈마 균일도
DRAM BL 브리지	인접 BL 쇼트 → 컬럼 패어 페일	파티클, 하드마스크 잔류, W 식각 잔사	비트맵 컬럼 패어, SEM	식각·세정
DRAM WL 오픈/고저항	로우 페일, 어레이 끝셀 타이밍 페일	W 채움 보이드, 트렌치 프로파일	비트맵 로우, WL 저항 TEG	W 증착·트렌치
NAND WL 저항 이상	특정 층 tPROG 지연, 층별 Vt 산포	W 리세스 채움 보이드, 인산 잔사, F 잔류	층별 Vt/전류, WL 저항 TEG, 단면 TEM	채움 조건, 세정, F-free W/Mo
계단 콘택 관통/미개통	특정 WL 쇼트(하층) 또는 오픈	ILD 두께·깊이 편차, 식각 선택비	층 의존 페일 맵, 단면	식각 정지층, CMP 균일도

4.1 전기적 분석 TEG와 신뢰성 시험 감각

TEG/시험	측정 항목	잡아내는 결함	대략 조건/값
켈빈(4단자) 콘택/비아	단일 R _c , R _{via}	계면 산화막, 배리어 두께, 보이드	콘택 수백 Ω 수 kΩ, 비아 수 Ω 수십 Ω
콘택/비아 체인(수천 수만 개 직렬)	총저항 → 평균+오픈 검출	미개통, 보이드(확률적)	체인 1개 오픈이면 무한대
서펜타인(serpentine)	라인 저항 → 시트 저항·CD	두께·폭 편차, 보이드	예시 R _s 0.1 0.5 Ω/sq(Cu M1)
콤(comb)/콤-서펜타인	인접 라인 쇼트·누설	잔류 금속, 브리지, Cu 확산	누설 1e-12 A 이하 정상
커패시터(평행판, 인터디지트)	배선 C, low-k k값	k 상승, 두께	k 2.7 ± 0.1

TEG/시험	측정 항목	잡아내는 결함	대략 조건/값
EM 시험	저항 20% 상승까지 시간	계면·결정립계 확산	250 350°C, 1 2e6 A/cm ² , 수백 h → 사용 조건 외삽
SM(HTS)	고온 보관 후 비아 저항 변화	응력 보이드	150 200°C, 500 1,000 h
TDDb(절연막)	절연 파괴 시간	Cu 확산, low-k 결함	2 4 MV/cm, 100 150°C
HAST/THB	습기·바이어스 부식	부식, 패시베이션 크랙	130°C/85%RH, 96 264 h
TC(열 사이클)	크랙·박리	응력, 접착	-55 125°C, 500 1,000 사이클

[면접]

“일렉트로마이그레이션이 무엇이고 어떻게 막나”를 1분으로: “높은 전류 밀도에서 전자가 금속 이온에 운동량을 전달해 이온이 전자 흐름 방향으로 이동하는 현상입니다. 음극 쪽에 보이드가 생겨 오픈되고 양극 쪽에 힐록이 생겨 쇼트됩니다. 수명은 Black 식으로 전류 밀도의 역수와 온도의 아레니우스 항에 지배되며, Cu에서는 Cu와 캡 유전막의 계면이 가장 빠른 확산 경로입니다. 대책은 공정에서 Co 금속 캡이나 계면 플라즈마 처리로 계면 확산을 억제하고, 설계에서 전류 밀도 규칙과 Blech 길이 이하 세그먼트, 이중 비아를 쓰는 것입니다. PE는 공정 변경 시 EM 시험 재평가를 필수로 요구하고, 필드 불량 FA에서 음극 보이드·양극 힐록 쌍으로 EM을 판별합니다.”

4.2 배선 불량 FA(불량 분석) 기법

기법	원리	잡는 것	한계
EBAC/EBIRCH	전자빔 주입 시 흡수 전류로 오픈·고저항 위치 매핑	비아/컨택 오픈, 고저항 위치(수십 nm 정밀)	표면 노출 필요(디프로세싱)
OBIRCH/TIVA	레이저 가열에 의한 저항 변화로 결함 위치	쇼트, 고저항 비아, EM 보이드	다층 아래는 감도 저하
락인 서모그래피	발열 위치 적외선 검출	쇼트, 누설 경로	공간 해상도 수 μm
PEM(광 방출)	누설·핫캐리어 발광	접합 누설, 게이트 누설	배선 자체 결함에는 간접
디프로세싱+SEM	층별 제거(CMP/식각) 후 관찰	잔류 금속, 브리지, 스크래치	파괴, 시간
FIB 단면+SEM	결함 위치를 잘라 단면 관찰	보이드, 시임, 배리어 불연속, 미스얼라인	위치 특정 선행 필요
TEM/EDX/EELS	원자 수준 계면·조성	계면 산화막, F 농화, Cu 확산, 배리어 두께	시편 제작 수 시간
EBSD	결정립 방향·크기	Cu 미세구조, 어닐 상태	표면 준비
SIMS/TOF-SIMS	불순물 깊이 분포	도금 불순물(S, C, Cl), F	정량 표준 필요
웨이퍼 레벨 신뢰성(WLR)	웨이퍼 상태에서 EM/SM 가속	로트 단위 신뢰성 모니터	패키지 조건과 차이

[트러블슈팅]

다이 페일 FA의 표준 흐름: 전기 테스트로 페일 핀/노드 특정 → 회로도 기반 후보 배선 경로 도출 → OBIRCH/EBAC로 위치 특정 → FIB 단면 → TEM/EDX로 물리 원인 확정 → 인라인 데이터(비아 체인, 도금 이력)로 공정 원인 연결. PE는 이 흐름에서 “전기 → 위치 → 물리 → 공정”의 각 단계를 연결하는 역할을 한다.

5. 공정 변수 ↔ 소자/제품 특성 상관관계

5.1 배선 변수 → 속도(RC)·전력·수율 총괄

변수 shift	R 변화	C 변화	속도 영향	전력/신뢰성 영향	수율 영향
라인 폭 -10%	+10% 이상(크기 효과 추가)	측면 C 소폭 감소, 총 C 대략 -5%	RC +5 10%	EM 전류 밀도 +11% → 수명 -20 30%	오픈 위험 증가
라인 두께 -10%	+11%	측면 C -10%	RC 거의 유지 소폭 증가	EM 전류 밀도 증가	CMP 디싱과 혼동 주의
배리어 +1 nm(양측)	폭 30 nm 라인에서 +10 15%	무변	RC 증가	EM 개선(접착)	배리어 두꺼우면 채움 어려움
비저항 +20%(어닐 부족)	+20%	무변	RC +20%	EM 미세구조 악화	로트 단위 저항 시프트
low-k k 2.7 → 3.0(손상)	무변	+11%	RC +11%	동적 전력 +11%(C·V ² ·f)	누설 증가
비아 저항 +5 Ω(수천 비아 경로)	경로 저항 증가	무변	국부 지연	SM/EM 취약점	비아 오픈 꼬리
캡 두께 -10 nm	무변	-3 5%	소폭 개선	배리어 성능 저하 → TDDb	누설

5.2 DRAM: 배선 변수 → 셀/제품 특성

변수 shift	물리적 결과	전기적 특성	제품/수율
BL W 두께 -10%	BL 저항 +11%	BL RC 증가, 센싱 시 BL 전압 정착 지연	tRCD/tAA 마진 감소 → 고속 빈 손실
BL 간 절연 k 증가(에어캡 붕괴)	C _{BL} 증가	ΔV _{BL} 감소(C _s /(C _s +C _{BL})), 커플링 노이즈	센싱 페일, 리텐션 걸보기 악화
SNC/BLC R _c 2배	셀 쓰기/읽기 경로 저항 증가	tWR 증가(셀 충전 지연), 읽기 신호 감소	tWR 페일 비트, 리퍼 소모
랜딩패드 W 잔류	인접 노드 쇼트	두 셀 데이터 간섭	페어 비트 페일
매립 WL W 보이드	WL 저항 +30 100% 국부	어레이 끝 셀 WL 전압 지연	특정 로우 tRCD 페일, 로우 페일
TiN 일함수·두께 변동(WL)	셀 Tr Vt 시프트	서브스레숄드 누설 또는 구동 전류 저하	리텐션 또는 tWR 산포
플레이트(TE) 저항 증가	V _{PLT} 국부 변동	센싱 노이즈, 리텐션 걸보기 산포	어레이 위치 의존 약한 비트
플레이트 컨택 R _c 증가	V _{PLT} 정착 지연	리프래시 후 노이즈	특정 बैं크/블록 페일
주변 M1 M3 Cu 비아 보이드	회로 노드 오픈/고저항	디코더·센스앰프·I/O 기능 불량	다이 페일, बैं크 페일
주변 배선 RC 증가	클럭·명령 경로 지연	tCK·tAA 마진	속도 빈 하향
컨택 볼케이노(주변)	인접 컨택 쇼트	회로 기능 불량	다이 페일 클러스터
Cu 확산(주변)	절연막 누설	스탠바이 전류(IDD) 증가	IDD 스펙 페일, 저전력 등급 손실

[핵심]

DRAM에서 배선 이슈는 “셀 어레이(BL/WL/컨택) → 비트맵 패턴(컬럼/로우/페어)”과 “주변 회로(M1 M3) → 다이/뱅크 단위 페일”로 나뉜다. 비트맵 형태가 어느 쪽인지 먼저 결정한다.

5.3 NAND: 배선 변수 → 셀/제품 특성

변수 shift	물리적 결과	전기적 특성	제품/수율
WL W 두께 -10%(층수 증가 대응)	WL 시트 저항 +11%	WL RC 증가 → 전압 정착 지연	tPROG/tR 증가, 블록 위치별 Vt 산포
WL 채움 보이드(특정 층)	해당 층 저항 +50% 이상	해당 층 프로그램 느림·Vt 넓음	층 의존 페이지 페일
WL F 잔류(WF ₀)	블로킹 산화막·TiN 열화	층 누설, 리텐션 악화	사이클링 후 열화 가속
계단 컨택 관통	상층 WL이 하층과 쇼트	두 WL 동시 구동	블록 페일
계단 컨택 미개통	특정 WL 오픈	해당 WL 제어 불가	블록 페일(해당 WL 포함 스트링)
BL Cu 보이드/브리지	BL 오픈/쇼트	컬럼 페일	페이지 버퍼 컬럼 리페어 소모
BL RC 증가	센싱 시간 증가	tR 증가	읽기 성능 저하
주변 회로(CuA) W 배선 저항	고전압 펌프·디코더 경로 손실	프로그램 전압 정착 지연	tPROG, 전력
웨이퍼 본딩 Cu 패드 접합 불량	셀·주변 신호 오픈	블록·플레인 기능 불량	다이 페일
주변 Cu 비아 보이드	회로 오픈	기능 불량	다이 페일

5.4 웨이퍼맵·비트맵 시그니처 → 배선 원인 빠른 매핑

시그니처	유력 배선 원인	1차 확인
랜덤 싱글 비트 tWR/tRCD 페일	SNC/BLC R _c 꼬리(프리클린, Ti, 시임)	켈빈 R _c 분포, 프리클린 이력
컬럼 페일(단일)	BL 오픈(식각·W 보이드), BLC 오픈	BL 저항 TEG, 단면
컬럼 페어 페일	BL 브리지, LP W 잔류	비트맵 페어 방향, post-CMP 결함
로우 페일(단일)	WL W 보이드·오픈, WL 컨택	WL 저항 TEG
어레이 끝 셀 타이밍 악화	WL/BL RC 증가(두께·비저항)	두께 맵, 저항 TEG 반영
에지 링 속도 빈 하향	W CVD 에지 두께, Cu 도금 터미널 효과	두께 맵 에지
랜덤 다이 페일(기능)	주변 Cu 비아 보이드, 컨택 불케이노	비아 체인 오픈율, 도금 셀 이력
뱅크/블록 단위 페일	전원·디코더 배선 오픈, 계단 컨택(NAND)	회로 경로 → EBAC
IDD(스탠바이) 증가	Cu 확산 누설, low-k 누설, 콤 누설	콤 TEG 누설, BTS
층 의존 페일(NAND)	WL W 채움, 계단 컨택 깊이	층별 저항·Vt
필드 지연 페일	EM/SM, 부식	반품 FA(OBIRCH → FIB), WLR
로트 단위 저항 시프트	어닐 부족, 배리어 두께, 시드 타깃	서펜타인 R _s , 이력

5.5 공정 윈도우 설정 예시: 배리어 두께

배선 변수 하나를 놓고 양쪽 한계를 정하는 사고 과정을 TaN 배리어 두께로 보인다(예시 값).

TaN 두께	라인 저항(폭 30 nm 기준)	Cu 확산·TDDB	도금 보이드	판정
0.8 nm	기준 -8%	핀홀 다수, TDDB 수명 1/10	젖음 불량으로 증가	불가
1.2 nm	-5%	TDDB 수명 기준의 1/2, BTS 누설 소폭 증가	소폭 증가	조건부(Ru 라이너 병행 시)
1.5 nm	-3%	기준 만족	기준	하한 후보
2.0 nm	기준	기준	기준	현행
3.0 nm	+8%	여유	기준	상한(저항 손실)

- 하한은 신뢰성(TDDb, 누설)과 채움성이, 상한은 저항(RC)이 정한다. ALD 두께 산포(± 0.2 nm)를 감안하면 목표는 하한 + 3σ 이상이어야 한다.
- PE는 이 표를 만들기 위해 서펜타인·콤·비아 체인·TDDb·BTS를 두께 스플릿 로트에서 함께 측정한다. 저항만 보고 결정하면 신뢰성 꼬리를 놓친다.

5.6 신뢰성 관점: 사용 조건에서의 수명 외삽 감각

- EM 시험 조건 300°C , $2\text{e}6$ A/cm²에서 MTTF 200시간이었다고 하자. Black 식($n = 1.5$, $E_a = 0.9$ eV)으로 사용 조건 105°C , $5\text{e}5$ A/cm²로 외삽하면 온도 항 $\exp(E_a/k \times (1/378 - 1/573)) \approx \exp(9.4) \approx 1.2\text{e}4$, 전류 항 $(2\text{e}6/5\text{e}5)^{1.5} = 8$. MTTF $\approx 200 \times 1.2\text{e}4 \times 8 \approx 2\text{e}7$ 시간(약 2,000년). 이 값이 목표(예: 10년, 0.1% 누적 불량)를 통계 분포(로그정규, σ 0.3 0.5)까지 고려해 만족해야 한다.
- 이 외삽은 가속 조건과 사용 조건에서 확산 메커니즘이 같다는 가정에 의존한다. 가속 온도가 너무 높으면 벌크 확산이 끼어들어 E_a 가 달라져 과대평가한다.
- PE 관점: 공정 변경(배리어 두께 축소, 캡 변경)은 반드시 EM/SM/TDDb 재평가 대상이다. 저항이 1%만 바뀌어도 EM 마진은 수십 % 바뀔 수 있다.

6. 트러블슈팅 케이스

케이스 1: DRAM tWR 페일 비트 증가와 SNC 컨택 저항

- **증상:** 양산 DRAM에서 특정 주간 로트들의 EDS tWR(쓰기 복구 시간) 마진 테스트 페일 비트가 평소 대비 4배. 비트맵은 랜덤 싱글 비트 위주, 웨이퍼 에지 다이에서 더 많음. 리텐션·tRCD 항목은 정상.
- **1차 데이터:** PCM 셀 컨택 체인 저항 평균 +25%, 켈빈 SNC R_c 분포의 상위 꼬리가 길어짐. 웨이퍼 반경 방향으로 에지가 높음. tWR 페일 비트 위치와 R_c 맵의 공간 상관 확인.
- **가설 나열:** (a) SNC 프리클린(dry clean) 효율 저하 → 계면 산화막 잔류, (b) Ti 증착 두께 감소, (c) SNC 홀 바닥 CD 축소(식각), (d) W 채움 시임 악화, (e) HF-last 후 Q-time 초과.
- **가설 검증:** 홀 바닥 CD 단면 SEM 정상 → (c) 배제. W 시임 TEM 정상 → (d) 배제. MES Q-time 정상 → (e) 배제. Ti 두께 모니터(XRF) 정상 → (b) 배제. 프리클린 챔버 로그: 원격 플라즈마 소스 RF 반사파 증가 이력, 챔버 압력 미세 상승. 테스트 웨이퍼로 산화막 제거량 측정 결과 정상 1.5 nm 대비 0.6 nm로 감소, 에지에서 더 적음(플라즈마 분포). → (a) 확정. TEM/EELS로 문제 컨택 계면에 0.8 nm 산소 농화층 확인.
- **근본 원인:** 프리클린 챔버 RF 매칭 열화로 라디칼 밀도 저하 → 컨택 바닥 자연산화막 부분 잔류 → 터널링 장벽 추가로 R_c 상승 → 셀 쓰기 경로 저항 증가 → tWR 마진 감소.
- **조치:** RF 매칭 네트워크 수리, 산화막 제거량 모니터 웨이퍼 정례화(주 1회 → 일 1회), 영향 로트는 tWR 스펙 기준 다운빈 또는 리페어 여유 확인 후 판정.
- **재발 방지:** 프리클린 챔버 FDC에 반사파·압력 인터락 추가, SNC R_c 꼬리 통계(상위 1% 값)를 SPC 항목으로 등록, tWR 페일 비트 수와 R_c 꼬리의 상관을 대시보드화.

케이스 2: 주변 회로 랜덤 다이 페일과 Cu 비아 보이드

- **증상:** DRAM 신제품 램프업 로트에서 다이 전체 기능 페일(뱅크 액세스 불가) 랜덤 분포 3 5%. 비트맵 특징 없음. 로트 간 편차 크고 특정 도금 장비 셀 경유 로트에서 심함.
- **1차 데이터:** PCM V2(M2-M3) 비아 체인 저항 오픈 비율 급증(정상 0.1% → 2%), 단일 비아 켈빈 저항 정상. 즉 "가끔 완전 오픈"인 확률적 결함. FA(EBAC로 오픈 위치 특정 → FIB 단면): 비아 상부 절반이 비어 있는 핀치오프 보이드, 비아 측벽 시드 불연속 흔적.
- **가설 나열:** (a) Cu 시드 PVD 오버행 증가(타깃 수명 말기), (b) 도금 첨가제(가속제) 농도 저하 → 바닥 채움 악화, (c) 비아 식각 프로파일(보잉) 변화, (d) 라이너(Co) 두께 저하 → 시드 응집.
- **가설 검증:** 비아 프로파일 단면 정상 → (c) 배제. 라이너 두께 XRF 정상 → (d) 배제. 도금 장비 셀별 분석: 문제 셀의 CVS 첨가제 분석에서 가속제 농도가 관리 하한 이탈, 자동 보충 펌프 유량 저하 이력. 시드 PVD 타깃 수명 정상. 정상 농도로 조정 후 비아 체인 오픈 0.1%로 회복 → (b) 확정.

- **근본 원인:** 가속제 보충 펌프 열화 → 바닥 우선 채움(superfill) 약화 → 좁은 비아에서 상부가 먼저 닫혀 내부 보이드 → 어닐 시 보이드 이동·합체로 일부 비아 완전 오픈 → 주변 회로 노드 단선.
- **조치:** 펌프 교체, 첨가제 농도 인라인 분석 주기 단축, 영향 로트 EDS 전수 기능 테스트로 스크리닝(보이드 비아가 살아남는 다이는 EM/SM 위험이 있어 신뢰성 샘플 HTS 추가).
- **재발 방지:** 첨가제 농도 FDC 인터락, 도금 셀 단위 비아 체인 SPC, 램프업 시 비아 체인 TEG를 로트별 전수 측정.

[아이디어]

보이드가 있어도 EDS를 통과한 비아는 필드에서 SM/EM 조기 폐일 위험이 있다. 비아 저항 분포의 상위 꼬리(정상 대비 +20% 이상)를 다이 단위로 스크리닝하는 “비아 저항 기반 신뢰성 스크린”을 PCM 데이터와 다이 좌표를 연결해 구현하면 출하 리스크를 낮출 수 있다.

케이스 3: NAND 특정 층 WL 프로그램 지연과 W 채움 F 잔류

- **증상:** 3D NAND 신규 세대 평가에서 중간 층(대략 80~100단 구간) WL의 tPROG가 다른 층보다 15% 길고, 사이클링 3k 후 해당 층 리텐션 열화가 빠름. 웨이퍼 전체 다이 공통(시스템적).
- **1차 데이터:** 층별 WL 저항 TEG에서 해당 구간 저항 +40%. TEM 단면: 해당 층 W 채움 중앙에 시임과 소형 보이드, EDX/EELS에서 W/TiN 계면에 F 농화. 상·하부 층은 채움 양호. 해당 구간은 스택 중앙에서 WL 리세스 깊이(인산 식각 후 공간)가 가장 깊은 구간과 일치.
- **가설 나열:** (a) 리세스 깊이 차로 W 채움 시간이 부족한 층에서 시임·F 잔류, (b) TiN 배리어 두께가 중앙 층에서 얇음(ALD 로딩), (c) 인산 잔사(인) 잔류, (d) 블로킹 Al₂O₃ 두께 편차.
- **가설 검증:** Al₂O₃ 두께 TEM 층별 균일 → (d) 배제. 인 EDX 미검출 → (c) 배제. TiN 두께는 중앙 층에서 약 15% 얇음(부분 기여). W 증착 조건 스플릿: H₂/WF₆ 비율 상향+증착 온도 하향(컨포멀성 개선)으로 시임·F 농화 감소, 저항 편차 10% 이내로 축소 → (a)+(b) 복합.
- **근본 원인:** 스택 중앙 층의 깊은 리세스와 얇은 TiN 배리어 조합 → W 채움 시 F 확산·시임 잔류 → 해당 층 WL 저항 증가·블로킹 열화 → 프로그램 전압 정착 지연 및 사이클링 열화 가속.
- **조치:** TiN ALD 사이클 수 증가(중앙 층 로딩 보상), W 증착 레시피 변경, 향후 세대 F-free W(WCl₅) 또는 Mo 검토 착수.
- **재발 방지:** 층별 WL 저항 TEG를 스택 전 구간에 배치(기존은 상·하·중 3점), 층별 tPROG 분포를 개발 단계 필수 항목으로 등록.

케이스 4: 출하 후 필드 불량 — EM에 의한 전원 배선 오픈

- **증상:** 고속 그래픽 DRAM 특정 로트가 고객 시스템에서 수개월 사용 후 간헐적 오류 → 완전 기능 불량. 반품 FA 요청.
- **1차 데이터:** 반품 샘플 전기 테스트: 특정 뱅크 전원 공급 경로 고저항. OBIRCH/락인 서모그래피로 핫스팟 특정 → FIB 단면: 글로벌 전원 배선(M3 Cu, 폭 넓음)과 V2 비아의 음극 쪽에 보이드, 양극 쪽에 힐록. 전형적 EM 시그니처. 정상 출하 로트 대비 해당 로트는 캡(SiCN) 증착 전 NH₃ 플라즈마 처리 시간이 레시피 변경으로 짧았던 이력.
- **가설 나열:** (a) Cu/캡 계면 처리 부족 → 계면 확산 가속 → EM 수명 저하, (b) 고객 사용 조건 과전류, (c) Cu 결정립 미세(어닐 부족), (d) 배선 폭 축소(CD).
- **가설 검증:** 고객 시스템 로그 전류 정상 → (b) 배제. 배선 CD·두께 정상 → (d) 배제. 결정립 크기 EBSD 정상 → (c) 배제. 보관된 동일 로트 웨이퍼 레벨 EM 시험: MTTF가 기준 로트의 1/5. 계면 처리 시간 원복 시 회복 → (a) 확정.
- **근본 원인:** 처리량 개선 목적의 캡 전 플라즈마 처리 단축 → CuO 잔류·계면 접착 저하 → Cu/SiCN 계면 확산 가속 → 고전류 전원 배선의 EM 조기 폐일.
- **조치:** 레시피 원복, 해당 레시피 적용 로트 전량 추적·고객 통보·선별 교체, 잔여 재고는 가속 번인(전류·온도)으로 스크리닝.
- **재발 방지:** BEOL 계면·캡 관련 레시피 변경은 EM 시험 통과를 PCN 필수 조건으로 규정, 웨이퍼 레벨 EM 모니터(WLR) 로트 샘플링 도입.

[아이디어]

필드에서 EM은 수개월 수년 후 나타나 사전 스크리닝이 어렵다. 다이 안에 EM 감지용 카나리아(canary) 배선(사용 배선보다 좁거나 전류 밀도가 높은 구조)을 두고 저항을 주기적으로 읽어 조기 경보하는 설계-공정 협업이 고신뢰 제품(자동차, HBM)에서 검토된다.

케이스 5: DRAM 웨이퍼 에지 컬럼 페일 링과 BL 저항

- **증상:** 특정 장비 경유 로트에서 웨이퍼 에지 10 mm 링 다이들의 tRCD 페일 및 컬럼 단위 약한 비트 증가. 링 안쪽은 정상.
- **1차 데이터:** BL 저항 TEG 에지 +20%. BL W 두께 계측(XRF/시트 저항) 에지 -15%. W 증착 두께 맵에서 에지 얇음, 다른 장비 로트는 균일.
- **가설 나열:** (a) W CVD 챔버 에지 가스 분포·서셉터 온도 저하, (b) BL 식각 시 에지 CD 축소, (c) BL 하드마스크 CMP 에지 오버폴리시(BL 높이 손실), (d) 시드/핵생성층 에지 불연속.
- **가설 검증:** BL CD-SEM 에지 정상 → (b) 배제. CMP 전 W 두께 이미 얇음 → (c) 배제. 챔버 서셉터 에지 히터 존 온도 로그 -8°C 이력 확인, 히터 교체 후 두께 균일 회복 → (a) 확정.
- **근본 원인:** W CVD 서셉터 에지 히터 열화 → 에지 증착률 저하 → BL W 두께 감소 → BL 저항 증가 → BL 신호 정착 지연 → 에지 다이 tRCD 페일.
- **조치:** 히터 교체, 영향 로트 에지 다이 속도 빈 하향 판정.
- **재발 방지:** 서셉터 존별 온도 FDC 인터락, W 두께 49점 맵 에지 5점 SPC 별도 관리, BL 저항 TEG 에지 샘플링 강화.

7. 응용·심화(최신 이슈)**7.1 Co/Ru/Mo: 배선 재료 전환의 논리**

- 좁은 선폭에서 Cu는 (1) 크기 효과로 비저항 급증, (2) 배리어·라이너가 단면을 잠식, (3) 배리어 없이는 확산·EM 문제라는 세 벽에 부딪힌다. Co(융점 1,495°C)와 Ru(2,334°C)는 MFP가 짧아 좁은 선에서 비저항 증가가 완만하고, Cu보다 확산이 느려 배리어를 1 nm 이하 또는 없이 쓸 수 있으며, 융점이 높아 EM 내성이 좋다.
- 교차점: 대략 선폭 15~20 nm, 배리어 포함 유효 저항 기준. 로직에서는 M0/M1 비아·컨택에 Co가 도입되었고, Ru는 그 다음 후보다. Mo는 W보다 F 문제가 없고 배리어 없이 얇게 증착 가능해 NAND WL·DRAM BL/컨택 대안으로 검토된다.
- 문제: Co는 부식(습식 세정·CMP)에 취약, Ru는 CMP·식각이 어렵고 비용이 높다. 도입은 항상 저항 이득 vs 공정 복잡도·신뢰성 데이터의 저울질이다.

7.2 F-free W와 NAND WL 재료 전환

- WF₆ 기반 W은 F 잔류가 TiN/Al₂O₃ 블로킹막을 열화시키고, 층수가 늘며 W 두께가 20 nm 이하로 줄면 핵생성층 비율이 커져 저항이 오른다. WCl₅/WCl₆ 기반 F-free W은 F 문제가 없고 핵생성층 없이 TiN 위에 바로 증착 가능해 유효 저항이 낮다.
- Mo WL: 비저항 W과 유사, 배리어 불필요, F 없음. 300단 이상에서 WL 두께 축소에 대응하는 유력 후보로 여러 업체가 검토·적용 중이다.

7.3 세미다마신(semi-damascene)과 서브트랙티브 Ru

- Cu 다마신은 절연막을 파고 채우는 방식이라 좁은 트렌치 채움·배리어 문제가 근본 한계다. 세미다마신은 Ru 같은 식각 가능한 금속을 먼저 증착·식각(subtractive)해 라인을 만들고 그 사이를 절연막 또는 에어갭으로 채운다. 종횡비를 자유롭게 키워 저항을 낮추고, 배리어가 필요 없다. 로직 2 nm 이하 세대에서 논의되며 메모리 주변부·BL에도 장기적으로 영향을 준다.

7.4 에어갭과 극저k

- 인접 배선 사이 절연막을 제거해 공기($k = 1$)로 채우면 측면 C가 크게 준다. DRAM BL 간 에어갭은 이미 양산 적용 사례가 있으며 BL 커패시턴스 저감으로 센싱 마진을 확보한다. 문제는 기계적 강도, 후속 공정 침투(증착 가스가 에어갭으로 들어감), 에어갭 붕괴 시 국부 C 증가다.

7.5 자기정렬 비아(SAV)와 오버레이 한계

- 비아가 하부 라인을 벗어나면 접촉 면적이 줄고 인접 라인과 가까워져 TDDb가 나빠진다. 자기정렬 비아는 하드마스크-스페이서 구조로 비아를 하부 라인 위에만 형성되게 하여 오버레이 오차 영향을 줄인다. EUV 도입에도 오버레이 예산이 수 nm로 좁아 SAV-자기정렬 패턴링이 배선 수율의 핵심이 된다.

7.6 HBM과 인터페이스 배선(12장 예고)

- HBM은 DRAM 다이를 TSV(through-silicon via)와 마이크로범프 또는 하이브리드 본딩으로 적층하고, 수천 개 I/O를 베이스 다이-인터포저를 통해 연결한다. TSV(지름 5 10 μm , 깊이 50 100 μm)의 Cu 채움-배리어-응력(keep-out zone), 마이크로범프 접합 저항, 하이브리드 본딩 Cu 패드 CMP 평탄도(9장)와 접합 계면의 EM/열 사이클 신뢰성이 배선 관점의 핵심이다. 상세는 12장에서 다룬다.

7.7 3D DRAM과 배선 재구성

- 셀을 수직 적층하는 3D DRAM에서는 BL/WL이 수직-수평으로 재배치되고, 층별 WL 채움(NAND처럼 리플레 이스먼트)과 저항 관리가 새 과제다. 커패시터가 수평으로 눕고 BL이 수직 기둥이 되는 구조에서는 BL 저항이 적층 수에 비례해 커져 재료-단면 설계가 다시 문제가 된다.

7.8 배선 신뢰성의 통계적 관리

- EM/SM은 로그정규 분포를 따르며 σ 가 크면(0.5 이상) 초기 페일(early failure) 고리가 길다. 공정 산포(배리어 두께, 결정립, 보이드)가 σ 를 키운다. 신뢰성 목표는 MTTF가 아니라 “누적 불량 0.1%(또는 100 ppm) 시점”으로 정해지므로, 평균 개선보다 산포 축소가 효과적일 때가 많다. 이는 PE가 공정 균일도 개선을 신뢰성 언어로 번역하는 근거다.

7.9 칩-패키지 상호작용(CPI)과 BEOL

- 플립칩 범프-마이크로범프 아래 BEOL은 패키지 기판과 칩의 열팽창 계수 차이(Si 2.6 ppm/ $^{\circ}\text{C}$ vs 유기 기판 15 ppm/ $^{\circ}\text{C}$ 내외)로 열 사이클마다 전단 응력을 받는다. 강도가 낮은 low-k, 접착이 약한 배리어/캡 계면에서 크랙-박리(white bump)가 생긴다.
- HBM은 다이 두께가 수십 μm 로 얇고 TSV-범프 밀도가 높아 CPI 리스크가 크다. BEOL 설계(범프 아래 배선 밀도, 더미 금속), low-k 선택, 캡 접착력이 패키지 수율과 열 사이클 신뢰성으로 나타난다.
- PE는 EDS에서 정상이던 다이가 패키지 후 테스트(FT)에서 오픈-고저항으로 바뀌는 경우 CPI를 의심하고, 범프 위치와 페일 노드의 공간 상관을 본다(11장, 12장).

7.10 저온 배선 공정과 모놀리식 3D

- 셀 위에 회로를 순차 적층하는 모놀리식 3D에서는 하부 배선의 열 예산이 상부 소자 공정을 제한한다. 400 $^{\circ}\text{C}$ 이하 저온 소자 공정(저온 에피, 레이저 어닐)과 저온에서 안정한 배선 재료-배리어가 함께 개발된다. 배선의 열 안정성이 소자 공정의 자유도를 정하는 역전된 관계다.

[심화]

Blech 효과를 이용한 설계: 짧은 배선($J \times L < \text{임계}$)은 EM에 면역이다. 긴 배선을 비아로 끊어(비아가 원자 흐름을 막는 배리어 역할) 각 세그먼트를 Blech 길이 이하로 만들면 EM 수명을 크게 늘릴 수 있다. 다만 비아 저항이 추가되어 RC와 트레이드오프다.

8. 셀프 체크 질문

개념

1. 컨택 플러그에 W을, 배선에 Cu를 쓰는 이유를 각각 말하라.
 - 답: W은 CVD로 좁고 깊은 홀을 컨포멀하게 채울 수 있고, Si-SiO₂로 확산하지 않으며, 용점이 높아 후속 열 공정과 EM에 강하다. 비저항(5.3 μΩ·cm)은 높지만 컨택은 짧아 문제가 덜하다. Cu는 비저항이 1.7 μΩ·cm로 낮고 EM 내성이 Al보다 좋아 긴 배선의 RC와 신뢰성을 함께 개선한다. 단 Cu는 식각이 안 되고 확산·접착 문제가 있어 다마신, 배리어, 캡핑이 필수다. 각 재료를 그 약점이 문제되지 않는 자리에 배치한 결과다.
1. 다마신 공정을 순서대로 설명하고 왜 Cu에 필요한지 말하라.
 - 답: 절연막(캡/low-k)에 비아와 트렌치를 먼저 식각하고, 프리클린 후 TaN/Ta 배리어와 Co/Ru 라이너, Cu 시드를 PVD/ALD로 깔고, 전해도금으로 Cu를 채운 뒤 어닐하고, CMP로 절연막 위 여분 Cu와 배리어를 제거하고 SiCN으로 캡핑한다. Cu는 휘발성 할로겐 화합물이 없어 건식 식각이 불가능하므로 “파고 채우고 깎는” 방식이 유일하다. 비아와 트렌치를 한 번에 채우면 듀얼 다마신이다.
1. 배리어 메탈의 역할과 두께 트레이드오프는?
 - 답: 배리어(TaN/Ta, TiN)는 Cu가 절연막·Si로 확산하는 것과 W 증착 시 F가 Ti-Si를 공격하는 것을 막고, 접착과 EM 내성을 높인다. 두꺼우면 안전하지만 비저항이 매우 높은 재료(TaN 200 μΩ·cm 이상)가 단면을 차지해 라인·비아 저항이 오른다. 폭 30 nm 트렌치에서 양측 각 3 nm면 Cu 단면의 20%가 사라진다. 그래서 ALD로 12 nm 연속 박막을 만들고, 비아 바닥은 리스퍼터로 얇게 하며, 장기적으로 배리어 없는 Co/Ru로 간다.
1. RC 지연이 스케일링에서 왜 악화되는지 수식과 함께 설명하라.
 - 답: $R = \rho L / (Wt)$, $C \propto \epsilon \cdot (\text{면적} / \text{거리})$ 로 $\tau \propto \rho \cdot \epsilon \cdot L^2 / (W \cdot t \cdot s)$. 피치가 줄면 W와 s가 함께 줄어 R은 오르고 C는 대략 유지되어 같은 길이에서 RC가 커진다. 여기에 선평이 Cu 평균자유행로(약 40 nm)에 가까워지면 표면·결정립 계 산란으로 ρ 자체가 2~4배 오르고, 배리어 비율 증가로 유효 단면이 더 준다. 트랜지스터는 스케일링으로 빨라지는데 배선은 느려지므로 low-k, Cu, Co/Ru, 에어캡, 리피터가 필요하다.
1. EM과 SM을 구분하여 설명하라.
 - 답: EM은 높은 전류 밀도에서 전자가 금속 이온에 운동량을 전달해 이온이 이동하는 현상으로, 음극에 보이드·양극에 힐록이 생긴다. Black 식 $MTTF = A \cdot J^{-n} \cdot \exp(E_a/kT)$ 로 전류와 온도에 지배되고, Cu에서는 Cu/캡 계면이 최악 경로다. SM은 전류 없이 열응력 구배로 공공이 이동해 넓은 금속 아래 비아 바닥에 보이드를 만드는 현상으로, 150~200°C 보관에서 가장 빠르다. 둘 다 비아 보이드로 보이므로 스트레스 조건과 위치로 구분하며, 대책은 Co 캡·계면 처리(EM), 이중 비아·비아 배치(SM)다.

응용

1. 켈빈 비아 저항은 정상인데 비아 체인 오픈 비율이 급증했다. 어떤 결함이며 어떻게 좁히나?
 - 답: 평균은 정상이나 확률적으로 완전 오픈이 생기는 결함, 즉 도금 보이드(핀치오프)나 비아 바닥 잔류에 의한 산발적 오픈이다. 켈빈은 소수 비아만 보므로 꼬리를 못 잡고, 체인(수천 수만 개)은 하나라도 오픈이면 무한대가 되어 잡아낸다. 좁히는 순서는 도금 장비 셀·시드 PVD 타깃 수명·첨가제 농도 이력 대조, EBAC/OBIRCH로 오픈 비아 위치 특정 후 FIB 단면으로 보이드 형태(상부 핀치오프 vs 바닥 잔류)를 확인하는 것이다.
1. DRAM 비트맵에서 웨이퍼 에지 다이의 tRCD 페일이 컬럼 방향 약한 비트로 나타난다. 배선 관점의 가설과 검증은?
 - 답: 컬럼 방향은 BL 관련이므로 BL 저항 증가(W 두께 감소, 비저항 증가) 또는 BL 커패시턴스 증가(절연 구조 변화)를 의심한다. 에지 집중이면 증착 장비 에지 균일도(서셉터 온도, 가스 분포)가 유력하다. 검증은 BL 저항 TEG 반경 프로파일, W 두께 맵(XRF/시트 저항), BL CD-SEM으로 두께·폭·비저항 중 무엇이 변했는지 분리하고, 장비 로그(존 온도)와 대조한다.
1. 배리어 두께를 3 nm에서 1.5 nm로 줄이는 공정 변경이 제안되었다. PE가 요구할 평가 항목은?
 - 답: 이득은 라인·비아 저항 감소(RC 개선)이므로 먼저 서펜타인·비아 저항으로 이득을 정량한다. 리스크는 Cu 확산과 접착이므로 콤 누설, BTS(바이어스-온도 스트레스) 후 누설 변화, TDDDB 수명, EM(계면 접착 변화), SM(HTS)을 요구한다. 또 배리어가 얇으면 시드 젖음성이 변해 도금 보이드가 늘 수 있으므로 비아 체인 오픈율과 단면 확인을 추가한다. 이 모드를 PCN 승인 조건으로 묶는다.

1. NAND 특정 층 WL의 tPROG가 길고 사이클링 열화가 빠르다. 배선 관점 원인과 확인 방법은?
 - 답: 해당 층 WL W 채움 불량(시임·보이드)으로 저항이 높아 프로그램 전압 정착이 느리고, WF₆의 F 잔류가 TiN/Al₂O₃ 블로킹막을 열화시켜 사이클링 후 리텐션이 나빠지는 복합 원인이 유력하다. 확인은 층별 WL 저항 TEG, 해당 층 TEM 단면과 EDX/EELS(F 농화), TiN 두께 층별 비교다. 대책은 TiN 두께 보상, W 증착 조건(컨포멀성) 조정, 장기적으로 F-free W나 Mo 전환이다.
1. 필드 반품 칩 FA에서 비아 근처 보이드를 발견했다. EM인지 SM인지 어떻게 판별하나?
 - 답: 위치와 조건을 본다. EM은 전류 방향 음극 쪽(전자 흐름 상류)에 보이드, 양극 쪽에 힐록이 짝으로 나타나고, 전류가 많은 전원·클럭 배선에 집중된다. SM은 전류와 무관하게 넓은 상부 금속 아래 좁은 비아 바닥에 보이드가 생기며, 고온 보관 이력이나 저전류 신호선에서도 발생한다. 보관 로트로 웨이퍼 레벨 EM 시험과 HTS를 병행해 어느 조건에서 재현되는지 확인하고, 공정 이력(캡 처리, 어닐, 비아 배치)과 대조한다.

심화

1. Cu/캡 계면이 EM 최악 경로인 이유와 Co 캡이 효과적인 이유는?
 - 답: Cu 원자 확산의 활성화 에너지는 벌크 2 eV 이상, 결정립계 약 1 eV, Cu/SiCN 계면 0.8 0.9 eV로 계면이 가장 낮다. 다마신 구조에서 측벽·바닥은 Ta 배리어와 강하게 결합하지만 상면은 CMP 후 노출된 Cu 위에 유전 캡이 없어 결합이 약하고 CuO 잔류·기공이 있다. Co 캡은 Cu와 금속 결합을 형성해 계면 확산을 억제하고, 확산 경로를 결정립계 수준으로 끌어올려 E_a를 높이므로 EM 수명이 10배 이상 늘어난다. 단 선택성 불량 시 절연막 위 Co 잔류가 쇼트·누설을 만든다.
1. 비저항 크기 효과의 두 메커니즘과 대안 금속 선택 기준을 설명하라.
 - 답: 첫째는 표면 산란(Fuchs-Sondheimer)으로 선폴이 MFP에 가까워지면 표면에서 전자가 비탄성 산란한다. 둘째는 결정립계 산란(Mayadas-Shatzkes)으로 좁은 선에서 결정립이 작아 결정립계 반사가 늘어난다. 대안 금속은 벌크 비저항 × MFP 곱($\rho_0 \lambda$)이 작을수록 좁은 선에서 유리하다. Cu는 ρ_0 작지만 λ 40 nm로 길고, Co-Ru-Mo는 ρ_0 는 크지만 λ 7 11 nm로 짧아 15 20 nm 이하에서 교차한다. 여기에 배리어 불필요성과 EM 내성을 더해 판단한다.
1. Blech 길이를 설명하고 설계·공정에서 어떻게 활용하는지 말하라.
 - 답: EM으로 원자가 양극에 쌓이면 압축, 음극은 인장 응력이 생겨 응력 구배가 EM 구동력과 반대로 작용한다. 배선이 짧으면 이 역구동력이 EM을 상쇄해 정상 상태에서 원자 이동이 멈추는데, 그 조건이 $J \times L < 임계값$ (Cu 대략 1,000 3,000 A/cm)이다. 설계에서는 고전류 배선을 비아로 나눠 세그먼트를 Blech 길이 이하로 만들거나, 짧은 로컬 배선에는 EM 규칙을 완화해 전류 밀도 제한을 풀어준다. 공정에서는 비아가 원자 흐름을 막는 배리어 역할을 하도록 비아 바닥 배리어 연속성을 확보해야 한다.
1. DRAM에서 BL 커패시턴스와 BL 저항이 각각 센싱 마진과 타이밍에 미치는 영향을 정량 감각으로 설명하라.
 - 답: 센싱 신호 $\Delta V_{BL} \approx (V_{DD}/2) \times C_s / (C_s + C_{BL})$. C_s 10 fF, C_{BL} 30 fF, V_{DD} 1.1 V면 $\Delta V \approx 0.55 \times 0.25 \approx 140$ mV. C_{BL}이 20% 늘어 36 fF가 되면 $\Delta V \approx 120$ mV로 15% 줄어 센스앰프 오프셋(수십 mV) 대비 마진이 눈에 띄게 감소한다. BL 저항은 신호 정착 시간 $\tau = R_{BL} \times C_{BL}$ 로 나타나며, R_{BL}이 20% 늘면 정착 시간도 20% 늘어 tRCD 마진 수백 ps를 소비한다. 따라서 BL은 두께(저항)와 높이·절연(커패시턴스)의 균형 설계이며, 에어갭은 C를, W 비저항 관리는 R을 겨룬다.
1. 웨이퍼 본딩 기반 NAND(셀 웨이퍼+주변 웨이퍼)가 배선 관점에서 주는 이점과 새로운 리스크는?
 - 답: 이점은 주변 회로 배선이 셀 공정의 고온을 겪지 않아 Cu/low-k를 제약 없이 쓸 수 있어 주변 회로 성능·면적이 개선되고, 셀 어레이 아래 공간 제약이 풀린다. 리스크는 접합면 Cu 패드의 CMP 평탄도(리세스 nm 급)·청정도·정렬(오버레이 수백 nm 이하)이 접합 저항과 오픈을 결정하고, 접합 계면의 열 사이클·EM 신뢰성이 새 항목으로 추가된다는 것이다. PE는 접합 저항 TEG와 본딩 보이드 검사(초음파, IR)를 EDS 결과와 연결해야 한다.
1. 공정 변경으로 배선 저항 평균은 1% 개선되었지만 산포(σ)가 1.5배 커졌다. 신뢰성 관점에서 승인해야 하나?
 - 답: 승인하면 안 될 가능성이 크다. EM/SM 수명은 로그정규 분포를 따르고 신뢰성 목표는 평균이 아니라 누적 불량 0.1% 시점이다. σ 가 0.3에서 0.45로 커지면 같은 MTTF에서도 0.1% 시점은 수 배 앞당겨진다. 저항 산포 증가는 배리어 두께·보이드·결정립 산포를 뜻하므로 EM σ 도 커진다. 1% 저항 이득은 RC로는 미미하고 신뢰성 꼬리 손실이 더 크다. 승인 전 EM 시험 σ 와 초기 패일 비율을 확인해야 한다.

1. 컨택 비접촉저항 ρ_c 가 $1e-8 \Omega\cdot\text{cm}^2$ 일 때 지름 20 nm 컨택의 저항을 구하고, 이것이 스케일링에서 왜 문제인지 말하라.
 - 답: 면적 $A = \pi \times (10 \text{ nm})^2 \approx 3.1e-12 \text{ cm}^2$, $R_c = \rho_c/A \approx 1e-8/3.1e-12 \approx 3.2 \text{ k}\Omega$. 지름이 30 nm에서 20 nm로 줄면 면적이 2.25배 줄어 R_c 도 2.25배 오른다. 컨택 하나가 수 k Ω 이면 트랜지스터 온 저항(수 k Ω)과 비슷해져 구동 전류의 상당 부분을 잃는다. 대책은 ρ_c 자체를 낮추는 것으로, 도핑 농도 향상, 장벽 낮은 실리사이드 선택, 계면 산화막 완전 제거, 페르미 준위 디피닝 삽입층 등이 있다. 컨택 저항은 스케일링에서 가장 빠르게 악화되는 항목 중 하나다.
1. W 컨택에서 볼케이노 결함이 생기는 메커니즘과 웨이퍼맵·검출 특징을 설명하라.
 - 답: W CVD의 WF₆에서 나온 F가 TiN 배리어의 핀홀이나 얇은 부분을 통과해 아래 Ti와 반응하면 TiF₃가 생기며 부피가 크게 팽창해 위의 막을 밀어 올려 화산처럼 터진다. 인접 컨택과 쇼트되거나 컨택 저항이 폭증한다. 검출은 W 증착 후 브라이트필드 결함 검사에서 컨택 주변 돌기·균열로 보이고 EDX로 F가 잡힌다. 웨이퍼맵은 TiN 두께가 얇은 영역(에지 또는 증착 불균일 위치)에 몰리며, 배치 단위로 나타나면 TiN ALD 장비 이상, 랜덤이면 핀홀이다. 대책은 TiN 두께·밀도 확보, W 핵생성 조건 완화, F-free W다.
1. 전해도금의 슈퍼필이 깨지면 어떤 결함이 생기고, 인라인에서 어떻게 조기에 잡나?
 - 답: 슈퍼필은 가속제가 좁은 홈 바닥에 농축되어 바닥부터 채우고 억제제·평탄제가 상부를 막는 균형인데, 가속제가 부족하면 컨포멀 성장이 되어 중앙 시임, 억제제가 부족하거나 시드 오버행이 크면 상부가 먼저 닫혀 핀치오프 보이드가 생긴다. 인라인에서는 CVS로 첨가제 농도를 수 시간 단위로 분석하고, 도금 후 시트 저항 맵과 어닐 후 비아 체인 저항으로 확률적 오픈을 감시한다. 보이드는 어닐 시 이동·합체하므로 어닐 후 체인 저항이 가장 민감한 조기 지표다.
1. 메모리 BEOL이 로직 BEOL과 다른 점을 세 가지 이상 들어 PE 관점에서 설명하라.
 - 답: 첫째, 층수가 적다(3 5층 vs 로직 10층 이상). 대신 셀 어레이 안의 BL/WL/컨택이 성능·수율을 지배하므로 “배선 이슈”의 무게 중심이 어레이 쪽에 있다. 둘째, 열 예산이 다르다. DRAM 커패시터 유전막 결정화, NAND WL 리플레이스먼트 같은 고온 공정이 배선 순서와 재료(W 위주)를 제약한다. 셋째, low-k 채택이 보수적이고 W 사용 비중이 높다. 신뢰성·비용을 우선하기 때문이다. 넷째, 불량 시그니처가 비트맵으로 나타나 컬럼/로우/페어/층 의존 패턴으로 배선 원인을 직접 지목할 수 있다. 로직은 다이 단위 기능 페일로만 보이는 경우가 많다.

9. 한 페이지 요약

항목	핵심 내용
계층	MOL(실리사이드, W 컨택) → 로컬/중간/글로벌 BEOL(Cu 다마신) → 패드(Al)
재료 선택	W 컨택(CVD 채움, 무확산, 고용점) / Cu 배선(저저항, EM 우수, 다마신 필수) / Al 패드(본딩 호환, 자기 보호막)
다마신	식각 → 프리클린 → TaN/Ta 배리어 → Co/Ru 라인어 → Cu 시드 → ECP 슈퍼필 → 어닐 → CMP → SiCN 캡
W 플러그	프리클린 → Ti(게터·실리사이드) → TiN(F 배리어) → 핵생성 W → 벌크 W → CMP. 볼케이노·시임·키홀 주의
저항	$R = \rho L/(Wt)$. 크기 효과로 40 nm 이하 비저항 2 4배. 배리어가 단면 잠식. 컨택 $R_c = \rho_c/A$, 지름 20 nm에서 수 k Ω
RC	$\tau \propto \rho \cdot \epsilon \cdot L^2/(W \cdot t \cdot s)$. 스케일링에서 악화. Cu/low-k로 -55%, 에어캡·Co/Ru·리피터
EM	전자풍 → 음극 보이드/양극 힐록. Black 식 $J^{-n} \cdot \exp(E_a/kT)$. Cu/캡 계면 최약(0.8 0.9 eV). Co 캡 10배. Blech 길이
SM	열응력 구배 → 넓은 금속 아래 비아 보이드. 150 200°C 최대. 이중 비아·배치
결함	컨택 오픈/고저항, 볼케이노, 시임·키홀, 도금 보이드, 비아 바닥 고저항, Cu 잔류·확산, 힐록, 부식, 박리, low-k 손상, 미스열라인 비아
TEG	켈빈(단일), 체인(확률적 오픈), 서펜타인(R_s), 콤(쇼트·누설), 커패시터(k), EM/SM/TDDb/HAST
DRAM 상관	BL W 두께·C _{BL} → 센싱 ΔV ·tRCD / SNC·BLC R_c → tWR / WL W 보이드 → 로우 페일 / 플레이트 저항 → 위치 의존 노이즈 / 주변 비아 보이드 → 다이 페일
NAND 상관	WL W 두께·채움·F → tPROG·충별 Vt·사이클링 / 계단 컨택 → 층 의존 블록 페일 / BL → 컬럼 페일·tR / 본딩 패드 → 다이 페일

항목	핵심 내용
비트맵 규칙	어레이 배선(BL/WL/컨택) → 컬럼/로우/페어 패턴, 주변 배선 → 다이·뱅크 단위 패일
최신 이슈	Co/Ru/Mo 전환(15 20 nm 교차), F-free W·Mo WL, 세미다마신 Ru, 에어갭, 자기정렬 비아, 웨이퍼 본딩, HBM TSV-하이브리드 본딩(12장), 3D DRAM 배선
PE 원칙	배선 공정 변경은 저항 이득뿐 아니라 EM/SM/TDDDB 재평가 필수. 평균보다 산포(σ)가 신뢰성 꼬리를 결정

11. EDS, 프로브, 제품 테스트

1. 한눈에 보기

왜 PE에게 중요한가

- 테스트는 PE가 제품을 “보는” 유일한 창이다. 공정 변수는 직접 보이지 않고, 테스트가 만든 전기 데이터와 불량 맵(fail bit map)으로만 드러난다.
- EDS(Electrical Die Sorting) 수율은 웨이퍼 한 장의 가치를 결정한다. 수율 1%p는 월 수십만 장 규모에서 곧바로 매출로 환산된다.
- 테스트는 불량을 “찾는” 일이자 “고치는” 일(리페어)이며, 동시에 “놓치는” 일이다. 놓친 불량은 고객 라인에서 DPPM(Defective Parts Per Million)으로 돌아온다.
- 비트맵 시그니처는 공정 사고의 지문이다. row fail, column fail, edge ring, 반복 결함 각각이 특정 공정 층과 장비를 가리킨다.
- 테스트 조건(온도, 전압, 타이밍, 패턴)은 그 자체가 설계 변수다. 조건을 잘못 잡으면 좋은 칩을 버리거나(over-kill) 나쁜 칩을 보낸다(under-kill).

핵심 키워드

용어	한 줄 정의
WAT/PCM(Wafer Acceptance Test / Process Control Monitor)	스크라이브 라인의 TEG 소자로 공정 파라미터(V_t , R_s , C_{ox} 등)를 측정하는 공정 검수
EDS(Electrical Die Sorting)	웨이퍼 상태에서 프로브 카드로 각 다이의 기능·특성을 측정해 양/불을 가르는 웨이퍼 테스트
FT(Final Test)	패키지 후 소켓에서 수행하는 최종 전기 테스트
SLT(System Level Test)	실제 시스템(보드, 컨트롤러)과 유사한 환경에서 응용 조건으로 검증하는 테스트
프로브 카드(Probe Card)	웨이퍼 패드에 수천 수만 개 니들을 접촉시켜 테스터와 다이를 연결하는 인터페이스
비트맵(Fail Bit Map, FBM)	셀 어레이 좌표별 fail/pass를 그린 지도. 시그니처 분석의 원자료
리던던시/리페어(Redundancy / Repair)	여분의 row/column을 두고 fail 주소를 퓨즈로 대체해 살리는 기술
번인(Burn-in)	고온·고전압으로 초기 불량(infant mortality)을 강제로 앞당겨 걸러내는 스크리닝
리텐션(Retention)	DRAM 셀이 리프레시 없이 데이터를 유지하는 시간. 온도에 지수적으로 민감
tRCD / tWR	RAS-to-CAS 지연, 쓰기 회복 시간. 셀-비트라인 경로의 저항·커패시턴스에 민감한 AC 파라미터
Row Hammer	인접 row 반복 활성화로 이웃 셀이 방전되는 간접 불량
Cycling / Retention Bake	NAND 셀에 P/E 사이클을 가하고 고온 방치해 내구성·보존성을 평가
수율(Yield)	전체 다이 중 양품 비율. 결함밀도 D0와 다이 면적 A로 모델링
DPPM	출하 100만 개당 고객 불량 수. 테스트 커버리지 구멍의 정량 지표

용어	한 줄 정의
테스트 커버리지(Test Coverage)	실제 발생 가능한 불량 메커니즘 중 테스트가 검출할 수 있는 비율

2. 기초

2.1 메모리 제품이 거치는 테스트 흐름

메모리 웨이퍼 한 장은 팹에서 나온 뒤 아래 흐름을 거친다.

```

FAB 종료
|
v
[WAT/PCM] -- TEG 소자 측정, 공정 합격 판정 (다이 아님, 스크라이브 라인)
|
v
[EDS 1차] -- 상온/고온 기능 테스트, fail 주소 수집
|
v
[리페어] -- 퓨즈(레이저 또는 e-fuse/anti-fuse)로 fail row/col 대체
|
v
[EDS 2차] -- 리페어 검증, 저온/고온 재테스트, 최종 양불 판정, 잉크/맵
|
v
[조립/패키지] -- 다이싱, 본딩, 몰딩 (또는 TSV 스택)
|
v
[번인] -- 고온·고전압 스트레스 (선택적, 제품 등급별)
|
v
[FT] -- 패키지 상태 최종 테스트, 속도 등급(bin) 분류
|
v
[SLT] -- 시스템 조건 검증 (고신뢰 제품, 서버/차량용)
|
v
출하 -> 고객 -> DPPM 피드백

```

각 단계는 “무엇을 측정하는가”와 “어디서 불량을 잡는 것이 가장 싼가”라는 두 질문에 답한다. 불량 검출 비용은 뒤로 갈수록 대략 10배씩 커진다는 경험칙이 있다. 웨이퍼에서 1원에 잡을 것을 패키지 후에는 10원, 시스템에서는 100원, 고객 현장에서는 1,000원 이상 들여 잡는 셈이다.

[핵심]

WAT/PCM은 “공정이 맞게 됐나”를 보고, EDS는 “이 다이가 동작하나”를 보고, FT는 “이 패키지가 스펙을 만족하나”를 보고, SLT는 “실제 시스템에서 문제없나”를 본다. 대상, 시점, 판정 단위가 모두 다르다.

2.2 WAT/PCM: 공정을 재는 시험

WAT(Wafer Acceptance Test) 또는 PCM(Process Control Monitor)은 다이가 아니라 스크라이브 라인에 심어둔 TEG(Test Element Group)를 측정한다. 트랜지스터, 저항, 커패시터, 콘택트 체인, 비아 체인 등이 대상이다.

대표 항목과 예시 값(일반적 범위, 세대별 상이):

항목	측정 대상	예시 스펙	공정 연관
Vt (Vth)	주변 회로 NMOS/PMOS	목표 ± 30 mV	임플란트 dose, 게이트 산화막, 채널 길이
I _{dsat}	트랜지스터 구동 전류	목표 $\pm 5\%$	채널 길이, 이동도, 소스/드레인 저항
I _{off}	오프 누설	$\leq$ 수 nA/ μ m	Vt, 접합 누설, GIDL
Rs (sheet resistance)	메탈/폴리/확산층	목표 $\pm 10\%$	증착 두께, CMP, 임플란트 활성화
컨택트/비아 체인 저항	수천 개 직렬 컨택트	개당 수 Ω , 오픈 0개	식각 잔류물, 배리어, 필링
Cox / EOT	게이트 커패시턴스	$\pm 2\%$	산화막 두께, 고유전막
브레이크다운 전압	산화막, 접합	$\geq$ 스펙 전압의 1.5 배	막질, 결함

WAT는 웨이퍼당 5 13개 사이트를 측정한다. 다이 전체를 대표하지 못하지만, 공정이 벗어났는지 빠르게 판정한다. WAT 불합격이면 EDS 이전에 웨이퍼를 홀드하거나 스크랩한다.

[주의]

WAT가 합격이어도 EDS 수율이 낮을 수 있다. WAT는 주변 회로 수준 소자를 보지만, 메모리 셀은 훨씬 작고 밀도가 높다. 셀 커패시터 누설이나 워드라인 브리지 같은 셀 고유 불량은 WAT에 나타나지 않는다. 그래서 EDS가 필요하다.

2.3 EDS: 다이를 재는 시험

EDS는 웨이퍼 상태에서 각 다이의 패드에 프로브 니들을 대고, 테스터(ATE, Automatic Test Equipment)가 전원과 신호를 공급해 메모리 셀 전체를 읽고 쓴다.

한 다이의 EDS는 크게 세 부류로 나뉜다.

1. DC 테스트: 전원 핀 누설, 오픈/쇼트, 대기 전류(IDD), 입력 누설. 프로브 접촉 확인도 겸한다.
2. 기능(function) 테스트: 모든 셀에 패턴을 쓰고 읽어 비교. fail 주소를 수집해 비트맵을 만든다.
3. AC/특성 테스트: 타이밍 마진(tRCD, tWR, tRP 등), 전압 마진(Vmin), 리텐션 시간, 속도 등급.

용량으로 감을 잡아 보자. 16 Gb DRAM은 약 1.7×10^{10} 개 셀이다. 한 패턴을 1회 쓰고 읽는 데 셀당 수 ns가 걸려도, 뱅크 병렬과 x16 이상 폭을 활용해 1회 스캔에 수십 ms 수 초가 든다. 패턴 수십 종에 온도 두 조건, 리텐션 대기까지 더하면 다이당 수십 초 수 분, 웨이퍼당 수 시간이 된다. 그래서 테스터 한 대가 웨이퍼의 수백 개 다이를 동시에 접촉하는 병렬 테스트(예시: 64 256 DUT 동시)를 한다.

[예시]

300 mm 웨이퍼에 다이 크기 약 60 mm²라면 총 다이 수는 대략 1,000개 안팎이다. 다이당 테스트 시간 30 초, 128 DUT 병렬이면 웨이퍼 1장에 $30 \times (1,000/128) \approx 4$ 분. 여기에 온도 안정화, 인택싱, 리페어 재테스트가 더해져 실제로는 그 수 배가 된다.

2.4 프로브 접촉의 물리

프로브 니들이 알루미늄 또는 구리 패드에 닿을 때 다음 조건이 만족돼야 신뢰할 수 있는 측정이 된다.

- 접촉 저항(contact resistance): 대략 수 Ω 이하. 패드 표면의 자연 산화막(Al_2O_3 수 nm)을 니들이 뚫어야 한다. 이를 위해 접촉 후 미세하게 옆으로 미는 스크럽(scrub) 동작을 넣는다.
- 접촉 힘(contact force): 니들 하나당 대략 수 g 이하(예시: 2 8 gf). 너무 약하면 산화막을 못 뚫어 접촉 저항이 튀고, 너무 강하면 패드가 파이고 아래 층이 깨진다(프로브 마크 불량).
- 오버드라이브(overdrive): 첫 접촉 후 추가로 내려가는 깊이(예시: 50 100 μ m). 니들 높이 편차(평탄도)를 흡수한다.
- 평탄도(planarity): 수천 개 니들의 팁 높이 차이(예시: ± 10 15 μ m). 편차가 크면 일부 다이는 접촉 불량, 일부는 과압.

패드 크기는 세대가 진행되며 줄어든다. 예시로 40 60 μ m 피치 패드에 니들을 맞추려면 니들 팁 직경은 10 μ m 급, 위치 정밀도는 ± 5 μ m 이내가 요구된다.

[예시]

접촉 저항이 2 Ω에서 20 Ω으로 튀면 어떤 일이 생기나. 전원 핀에 100 mA가 흐를 때 전압 강하가 0.2 V → 2 V가 되어 실제 다이에는 규정 전압보다 훨씬 낮은 전압이 걸린다. 그러면 정상 다이가 Vmin fail로 잡힌다. 이것이 “테스트 불량(test-induced fail)”이며, 진짜 불량과 구분해야 한다.

2.5 메모리 테스트 알고리즘의 기초

메모리 셀 불량은 한 셀만 봐서는 잡히지 않는 것이 많다. 이웃 셀과의 간섭(coupling), 주소 디코더 불량, 감지 증폭기 마진 등을 보려면 패턴을 설계해야 한다.

패턴/알고리즘	동작	잡는 불량	대략 복잡도
Solid (all 0 / all 1)	전체에 0 또는 1	stuck-at, 큰 쇼트/오픈	2N
Checkerboard	인접 셀에 0/1 교차	인접 셀 브리지, 비트라인 커플링	4N
March C-	0 쓰기 → 순방향 읽기 1 쓰기 → 역방향 ...	stuck-at, transition, 주소 디코더, 일부 coupling	10N
Row/Column stripe	행 또는 열 단위 0/1	워드라인/비트라인 쇼트, 감지 증폭기	4N
Walking / Galloping	1개 셀만 반전하며 전체 읽기	강한 coupling, 디코더	$N^{1.5}$ N^2 (부분 적용)
Retention (pause)	쓰기 → 일정 시간 대기 → 읽기	셀 누설, weak cell	2N + 대기 시간
Hammer	특정 row를 수만 수십만 회 활성화	row hammer 취약 셀	시간 지배

N은 셀 수다. 16 Gb에 N^2 알고리즘은 불가능하므로 실제로는 March 계열을 주력으로 하고 갤로핑은 소규모 블록에 샘플 적용한다.

[면접]

“메모리 테스트 패턴이 왜 여러 개 필요한가”를 묻는다면: 결론은 “불량 메커니즘마다 드러나는 조건이 다르기 때문”이다. 근거로, stuck-at은 한 값만 쓰면 보이지만 인접 셀 브리지는 두 셀이 반대 값일 때만 보이고, 디코더 불량은 특정 순서로 주소를 훑을 때만 보인다. 예로 체커보드는 인접 브리지를, March C-는 디코더와 transition을 10N 비용으로 잡는다. 마지막으로 “테스트 시간과 커버리지의 균형이 PE의 판단 영역”이라고 답한다.

2.6 리던던시와 리페어의 기초

DRAM과 NAND는 설계 시점에 여분 셀을 넣어둔다. DRAM은 뱅크마다 여분 row와 column(예시: 서버어레이당 여분 row 수 개 수십 개), NAND는 여분 block과 column을 둔다.

리페어의 논리는 단순하다.

1. EDS 기능 테스트로 fail 주소를 수집한다.
2. 리페어 알고리즘이 “이 fail들을 가진 여분 row/col로 모두 덮을 수 있나”를 계산한다(2차원 커버 문제, 휴리스틱 사용).
3. 덮을 수 있으면 퓨즈 회로에 “원래 주소 → 여분 주소” 매핑을 기록한다. 레이저 퓨즈(메탈 절단) 또는 전기 퓨즈/anti-fuse(산화막 파괴로 단락)를 쓴다.
4. 재테스트로 리페어가 실제로 동작하는지 확인한다.

리페어 전 수율(raw yield, pre-repair)과 리페어 후 수율(post-repair)은 다르게 관리한다. 공정 품질은 pre-repair 비트 수와 분포로 보고, 사업 지표는 post-repair 수율로 본다.

[예시]

어떤 다이에 single bit fail이 30개 흩어져 있고 서버어레이당 여분 row 4개가 있다고 하자. fail이 여러 서버어레이에 고르게 퍼져 있으면 각 서버어레이에서 1 2개씩만 써도 다 덮인다. 그러나 한 서버어레이에 30개

가 몰려 있으면(cluster) 여분 4개로는 부족해 다이 전체가 불량이 된다. 같은 fail 수라도 분포가 수율을 결정한다.

2.7 수율과 DPPM의 기초 계산

수율 모델의 출발점은 결함밀도 $D0(\text{개}/\text{cm}^2)$ 와 다이 면적 $A(\text{cm}^2)$ 다.

- 포아송 모델: $Y = \exp(-D0 \cdot A)$
- 음이항(negative binomial) 모델: $Y = (1 + D0 \cdot A / \alpha)^{-\alpha}$. α 는 클러스터링 계수(대략 1~3). 결함이 뭉쳐 있으면 α 가 작아지고, 같은 $D0$ 에서 수율이 포아송보다 높게 나온다.

예시: $D0 = 0.3/\text{cm}^2$, $A = 0.6 \text{ cm}^2 \rightarrow$ 포아송 $Y \approx \exp(-0.18) \approx 83.5\%$. $\alpha = 2$ 인 음이항이면 $(1 + 0.09)^{-2} \approx 84.2\%$. 리던던시가 있으면 "치명 결함"만 $D0$ 에 넣으므로 실패 $D0$ 는 훨씬 낮아진다.

DPPM은 출하 후 고객이 발견한 불량 비율이다.

- $\text{DPPM} = (\text{고객 불량 수} / \text{출하 수}) \times 10^6$
- 예시: 1,000만 개 출하에 불량 50개 $\rightarrow$ 5 DPPM.
- 일반 소비자용은 대략 수십 수백 DPPM, 서버/차량용은 한 자리 DPPM 이하를 요구하는 것이 일반적이다.

DPPM을 낮추는 세 가지 지렛대는 (1) 공정 결함밀도 감소, (2) 테스트 커버리지 향상, (3) 스크리닝 강화(번인, 가드밴드)다. (2)와 (3)은 over-kill 비용과 상충하므로 PE가 최적점을 찾아야 한다.

[핵심]

수율은 "만든 것 중 얼마를 팔 수 있나", DPPM은 "판 것 중 얼마가 돌아오나"다. 둘은 상충한다. 테스트를 엄격히 하면 수율은 떨어지고 DPPM은 좋아진다. PE는 이 두 축의 교환 비율을 데이터로 정한다.

2.8 Shmoo, 가드밴드, bin

테스트 조건을 정하는 도구가 shmoo다. 두 축(예시: 전원 전압 $\times$ tRCD)을 격자로 훑으며 각 점에서 pass/fail을 찍는다.

```
VDD
1.20 | P P P P P P P P F F
1.15 | P P P P P P P F F F
1.10 | P P P P P P F F F F
1.05 | P P P P F F F F F F
1.00 | P P F F F F F F F F
+-----> tRCD 짧아짐 (마진 축소)
규격점(*)은 P 영역 안쪽에 있어야 하고,
규격점과 P/F 경계 사이 거리가 마진이다.
```

- 가드밴드(guardband): 규격점보다 더 가혹한 조건으로 테스트해 마진을 확보하는 것. 예시로 규격 tRCD가 13.75 ns이면 테스트는 그보다 수 ns 짧은 값으로 한다. 이유는 (1) 테스트 정확도 오차, (2) 온도/전압 조건의 실사용 차이, (3) 시간에 따른 열화(에이징)를 미리 흡수하기 위해서다.
- 가드밴드가 크면 escape가 줄고 over-kill이 늘어난다. 최적값은 FT/필드 데이터와 수율 손실을 함께 보고 정한다.
- bin: 테스트 결과에 따른 다이 등급. 예시로 bin 1(완전 양품, 최고 속도), bin 2(양품, 낮은 속도 등급), bin 3(리페어 필요), 각종 fail bin(DC fail, function fail, retention fail 등). fail bin 코드의 분포 자체가 공정 진단 데이터다.

[예시]

어떤 웨이퍼의 fail bin 분포가 "DC fail 1%, function fail 3%, retention fail 6%, 타이밍 fail 2%"에서 다음 로트에 "retention fail 12%"로 튀었다면, 원인은 누설 계열(접합, 유전막, GIDL)로 좁혀진다. function fail이 튀었다면 구조 불량(브리지, 오픈)이나 디코더 쪽이다. bin 분포는 비트맵을 열기 전에 보는 1차 진단표다.

2.9 테스트 데이터의 흐름

테스트가 만드는 데이터는 크게 네 층이다.

1. 다이 단위 결과: bin 코드, 파라메트릭 값(IDD, Vmin, 리텐션 시간 등). 웨이퍼 맵의 원천.
2. 비트 단위 결과: fail 주소(row, column, 뱅크, 패턴, 온도). 비트맵과 리페어의 원천. 용량이 커서 압축 저장.
3. 장비·조건 로그: 테스트 ID, 프로브 카드 ID, 사이트 번호, 척 온도, 시간. 테스트 유발 불량 배제의 원천.
4. 상관 데이터: WAT, 인라인 계측/결함 검사, 장비 이력과의 조인. 공정 원인 추적의 원천.

PE의 분석은 4개 층을 조인하는 일이다. 예시로 "retention fail bin 상승(1층) → 비트맵에서 랜덤 SB, 고온 전용(2층) → 특정 사이트 편중 없음, 테스트 문제 배제(3층) → 접합 임플란트 어닐 장비 A 경우 로트에만 발생(4층)"처럼 층을 내려가며 좁힌다.

3. 공정/기술 상세

3.1 테스트 단계별 비교

구분	WAT/PCM	EDS	FT	SLT
대상	스크라이브 라인 TEG	웨이퍼 위 각 다이	패키지 단품	패키지 단품 또는 모듈
시점	펍 종료 직후	펍 후, 조립 전	조립 후	FT 후
목적	공정 파라미터 합격 판정	다이 양불, 리페어, 맵 생성	최종 스펙 보증, 속도 bin	시스템 조건 검증
측정 단위	소자(Vt, Rs, C)	셀 비트, 타이밍, 전류	셀 비트, 타이밍, 전류, 열	응용 패턴, 트래픽
온도	대개 상온	상온, 고온, 저온	고온, 저온	시스템 온도(케이스)
시간	웨이퍼당 수 분	웨이퍼당 수 시간	개당 수 초 수 분	개당 수 분 수 시간
못 잡는 것	셀 고유 불량, 다이별 편차	패키지 유발 불량, 고속 신호	시스템 상호작용	비용상 전수 적용 어려움

각 단계는 위 단계의 구멍을 메운다. 특히 EDS에서는 프로브 카드의 대역폭 한계로 고속 인터페이스(예시: 수 Gbps 이상 데이터 속도)를 실속도로 못 돌리는 경우가 많아, 고속 특성은 FT에서 확정한다. HBM처럼 패키지 후 접근이 제한되는 제품은 EDS 단계의 커버리지가 더욱 중요해진다.

3.2 프로브 카드 종류와 사양


종류	구조	장점	단점	적용
캔틸레버(cantilever)	에폭시 링에 텅스텐 니들을 비스듬히 고정	저가, 수리 용이	핀 수 제한, 피치 한계($\geq$ 대략 50 μm), 낮은 병렬도	구형/저핀수
버티컬(vertical)	가이드 플레이트 사이에 수직 핀(코브라, 버클링 빔)	고핀수, 정확한 위치	고가, 수리 어려움	로직, 일부 메모리
MEMS(micro-spring)	반도체 공정으로 만든 미세 스프링	초고핀수(수만 개), 좁은 피치, 고병렬	매우 고가, 리드타임 김	메모리 EDS 주력

메모리 EDS용 MEMS 카드는 웨이퍼 전체 다이의 수십 수백 개를 한 번에 접촉하기 때문에 핀 수가 수만 개에 이른다. 카드 한 장의 가격은 대략 수억 원대에 달할 수 있고, 수명은 접촉 횟수(touchdown) 기준으로 관리한다(예시: 수십만 백만 회).

프로브 카드 관리 항목:

- 니들 팁 클리닝 주기: 알루미늄 잔사가 팁에 쌓여 접촉 저항 상승. 연마 시트에 일정 횟수마다 터치.
- 평탄도, 정렬(alignment) 측정: 카메라로 팁 위치를 측정. 오차 초과 시 수리.
- 접촉 저항 모니터링: DC 테스트의 콘택트 체크 실패율 추세로 감시.
- 프로브 마크 검사: 패드 위 마크 크기, 위치, 깊이. 마크가 패드 밖으로 나가면 패시베이션 손상 위험.

3.3 테스터와 프로버 구성



- 패턴 생성기(APG): 주소, 데이터, 명령을 알고리즘적으로 만들어 대용량 패턴 저장 없이 수행한다.
- fail 메모리(catch RAM): 다이별 fail 주소를 저장. 비트맵과 리페어 계산의 원천.
- 척(chuck): 웨이퍼를 진공 흡착하고 온도를 제어한다. 고온(예시: 85 95 °C), 저온(예시: -10 -40 °C), 상온.
- 인덱스 시간: 한 터치다운을 끝내고 다음 위치로 이동해 접촉하는 시간(예시: 수 초). 병렬도가 높으면 터치다운 수가 줄어 총 시간이 줄어든다.

테스트 시간을 구성하는 요소는 “테스트 자체 시간 × 터치다운 수 + 인덱스 시간 × 터치다운 수 + 온도 안정화 시간”이다. 이 셈법을 알아야 테스트 시간 절감 과제를 정량화할 수 있다.

3.4 온도 테스트: hot과 cold

같은 다이라도 온도에 따라 다른 불량이 드러난다.

조건	예시 온도	잘 드러나는 불량	이유
고온(hot)	85 95 °C	DRAM 리텐션 fail, 누설, 접합 누설, NAND read disturb 마진	누설 전류가 온도에 지수적으로 증가. 리텐션 시간은 10 °C 상승에 대략 절반
저온(cold)	-10 -40 °C	타이밍 fail(tRCD, tWR), Vt가 높은 셀의 쓰기 부족, 저온 컨택트 저항	트랜지스터 Vt 상승, 이동도 증가로 타이밍 특성이 바뀜. 컨택트/금속 저항 특성 변화
상온	25 °C	기본 기능, 오픈/쇼트	기준 조건

고온은 누설 계열, 저온은 타이밍·구동 계열을 잡는다는 감각이 핵심이다. DRAM 리텐션은 셀 커패시터의 저장 전하가 접합 누설, GIDL, 트랩 어시스트 누설로 빠지는 것이며 이는 아레니우스 관계로 온도에 지수적이다. 예시로 상온에서 1초 버티는 셀이 85 °C에서 수십 ms로 떨어질 수 있다.

저온에서는 액세스 트랜지스터의 Vt가 올라 쓰기 시 셀에 전하가 충분히 들어가지 않는다. 그래서 tWR 마진이 줄어든다. 또 워드라인 부스트 전압(VPP)의 마진도 상대적으로 줄어든다. 한편 이동도는 저온에서 커져서 일부 경로는 빨라지는데, 이 두 효과가 경로별로 다르게 작용해 저온에서만 실패하는 경로가 생긴다.

[면접]

“왜 EDS를 고온과 저온 두 번 하나”라는 질문에는: 결론은 “불량 메커니즘의 온도 의존성이 반대이기 때문”이다. 고온은 누설이 커져 리텐션 fail을 드러내고, 저온은 Vt 상승으로 타이밍 fail을 드러낸다. 예로 상온에서 1초인 리텐션이 85 °C에서 수십 ms로 줄어 weak cell이 보이고, -25 °C에서는 tWR 마진 부족 셀이 보인다. 한 온도만 하면 다른 쪽 불량이 고객에게 간다.

3.5 DRAM 테스트 항목 상세

기능(function) 테스트

- 각 뱅크, 각 row, 각 column을 모두 훑는다. 패턴은 solid, checkerboard, March 계열.
- fail 주소를 catch RAM에 기록해 비트맵을 만든다.
- 목적: stuck-at, 브리지, 오픈, 디코더 불량, 감지 증폭기 불량.

리텐션 테스트

- 전체 셀에 데이터를 쓴 뒤, 리프레이시를 멈추고 일정 시간(예시: 수십 수백 ms에서 수 초까지 단계적으로) 대기 후 읽는다.
- 대기 시간을 늘려 가며 fail 비트 수를 그리면 리텐션 분포(tail)가 나온다.
- 규격 리프레이시 주기(예시: 64 ms 또는 고온에서 32 ms)에 마진(가드밴드, 예시: 2 4배)을 곱한 시간을 버티면 합격.
- 데이터 패턴 의존성이 있다. 셀 저장 값과 이웃 값에 따라 누설 방향이 달라, 0/1 패턴을 모두 본다.
- VRT(Variable Retention Time): 같은 셀의 리텐션 시간이 시간에 따라 두 상태 사이를 오가는 현상. 한 번 테스트로 못 잡는 대표적 커버리지 구멍이다.

tRCD / tWR 마진 테스트

- tRCD(RAS to CAS Delay): 워드라인을 켜 뒤 셀 전하가 비트라인에 나와 감지 증폭기가 증폭을 끝내기까지의 시간. 짧게 설정하고 읽어서 fail 나는 셀을 찾는다.
- tWR(Write Recovery): 쓰기 데이터가 비트라인을 거쳐 셀 커패시터에 충분히 들어가기까지의 시간. 짧게 설정하고 쓰고 읽어 fail 셀을 찾는다.
- 이 두 항목은 셀 트랜지스터의 구동력(V_t , 채널 길이), 비트라인 콘택트 저항, 셀 커패시턴스, 워드라인 저항에 직접 연결된다. 그래서 공정 변수의 미세 shift를 가장 먼저 반영하는 감도 높은 지표다.
- 테스트는 규격보다 짧은 값(가드밴드)으로 수행한다. 예시로 규격 tRCD가 13.75 ns이면 테스트는 그보다 수 ns 짧게 설정해 마진을 확인한다.

Row Hammer 테스트(개요)

- 한 row(aggessor)를 리프레이시 주기 안에 수만 수십만 회 활성화하면 인접 row(victim) 셀의 전하가 빠져 비트 플립이 난다. 워드라인 스위칭에 의한 전하 주입, 인접 셀 간 커플링, 전자 이동 등이 원인으로 논의된다.
- 테스트: 특정 row 반복 활성화 후 이웃 row 읽기. 플립 비트 수와 플립이 시작되는 활성화 횟수(threshold, 예시: 세대가 진행되며 수만 회에서 수천 회 수준으로 감소했다는 보고가 있다)를 측정한다.
- 완화: TRR(Target Row Refresh), RFM(Refresh Management), PRAC(Per Row Activation Counting) 등 회로/프로토콜 대책. 테스트는 이 회로가 실제로 동작하는지도 확인한다.

전류와 전압 마진

- IDD 계열 대기/동작 전류: 규격 초과는 누설 불량 또는 쇼트.
- Vmin: 정상 동작하는 최저 전원 전압. 낮을수록 마진이 좋음. 전압 shmoo(전압 × 타이밍 2차원 pass/fail 그림)를 그려 마진 지형을 본다.

3.6 NAND 테스트 항목 상세

Program / Erase 검증

- 각 block을 erase하고 각 page를 program하여 동작 여부와 시간(tPROG, tBERS)을 측정한다. 예시로 TLC의 tPROG는 대략 수백 μ s 수 ms, tBERS는 수 ms대다.
- Program이 목표 V_t 분포에 도달하는지(ISPP, Incremental Step Pulse Programming 루프 수), erase 후 V_t 가 충분히 낮은지 확인한다.
- 초기 bad block: 제조 시 이미 불량인 block을 찍어 bad block table에 등록한다. 규격상 일정 개수까지 허용(예시: 전체 block의 수 % 이내).

Read 마진 / V_t 분포

- 읽기 기준 전압(read level)을 바꿔 가며 fail 비트 수를 세어 V_t 분포의 폭과 인접 상태 간 간격(read window margin)을 구한다.
- TLC는 8개 상태, QLC는 16개 상태를 좁은 전압 범위(예시: 총 6 7 V 창)에 넣어야 하므로 상태당 간격이 수백 mV 수준이다. 분포가 조금만 넓어져도 read fail이 급증한다.

- 온칩 또는 컨트롤러 ECC가 있으므로 RBER(Raw Bit Error Rate)로 관리한다. 예시로 ECC 정정 한계가 코드워드 당 수십 수백 비트일 때, 초기 RBER은 그 한계의 수 분의 1 이하여야 한다.

Cycling(내구성)

- P/E 사이클을 반복(예시: TLC 수천 회, QLC 수백 천 회 수준을 목표로 하는 것이 일반적)하며 RBER, tPROG, tBERS 변화를 추적한다.
- 터널 산화막에 트랩이 쌓여 erase가 느려지고 V_t 분포가 넓어진다. 어느 사이클에서 ECC 한계를 넘는지가 endurance다.
- EDS에서 전수 cycling은 시간상 불가능하므로, 샘플 block에 가속 cycling을 하거나 신뢰성 평가 단계에서 수행한다.

Retention Bake

- Program 후 고온(예시: 85 125 °C)에서 수 시간 수십 시간 방치(bake)하고 읽는다. 아레니우스 가속으로 상온 수년을 모사한다.
- 전하가 터널 산화막이나 플로팅 산화막을 통해 빠져 V_t 가 낮아진다(charge loss). cycling 후 bake는 더 심하다(트랩이 누설 경로가 되기 때문).
- 반대로 이웃 셀 program으로 인한 V_t 상승(program disturb)이나 read disturb도 있다. 이들은 방향이 반대라 read level 최적화가 어렵다.

기타

- 워드라인/비트라인 쇼트, 셀렉트 게이트 누설, 채널 홀 오픈(3D NAND) 등 구조 불량은 erase 실패, 전체 string fail 등으로 드러난다.
- 픽크 전류(program 시 차지 펄스 동작), 대기 전류도 측정한다.

3.7 스크리닝: 번인과 전압 스트레스

초기 불량(infant mortality)은 미세 결함이 있는 소자가 사용 초기에 빠르게 고장 나는 것이다. 욕조 곡선(bathtub curve)의 앞부분에 해당한다. 스크리닝은 이 고장을 “출하 전에 미리 일어나게” 만드는 것이다.

방법	조건 예시	가속 원리	잡는 불량	부작용
번인(burn-in)	125 °C, 정격 대비 +10 30% 전압, 수 시간 수십 시간	아레니우스(온도) + 전압 가속	산화막 약점, 콘택트 약점, 미세 파티클 브리지	시간·비용 큼, 양품 수명 일부 소모
웨이퍼 레벨 번인(WLBI)	웨이퍼 상태에서 고온·고전압 인가	동일, 패키지 전 수행	동일, 조립 비용 절약	고온 프로브 카드 필요
전압 스트레스(voltage stress)	짧은 시간(수 ms 수 초) 고전압 인가 후 테스트	산화막 약점의 조기 브레이크다운	게이트 산화막 핀홀, 셀 커패시터 유전막 약점	과도하면 양품도 손상
고온 동작 테스트(HTOL)	신뢰성 평가용 장기 시험	온도·전압 가속	수명 전반	샘플만

번인의 효과는 가속 계수로 정량화한다. 예시로 활성화 에너지 $E_a = 0.7 \text{ eV}$, 55 °C 사용 대비 125 °C 번인의 온도 가속 계수는 대략 수십 배. 전압 가속(예시: 지수 모델)을 곱하면 수백 배가 되어, 번인 24시간이 사용 조건 수천 시간에 해당한다.

DRAM 셀 커패시터 유전막(고유전 ZrO_2 계열, 두께 수 nm)이나 NAND 터널 산화막은 약점이 있을 때 초기 브레이크다운을 일으킨다. 전압 스트레스는 이 약점을 EDS 단계에서 터뜨려 리페어 대상으로 만든다. 즉 스크리닝은 “잠재 불량을 현재 불량으로 바꿔 리페어로 처리한다”는 뜻도 있다.

[주의]

스트레스를 세게 하면 잠재 불량은 더 잡히지만 양품의 일부도 손상되어 수율이 떨어지고 수명이 줄 수 있다. 스트레스 조건은 “잠재 불량 검출 곡선”과 “양품 손상 곡선”이 교차하기 전 지점에서 잡는다. 이 지점은 공정 세대와 결함 유형마다 다르므로 데이터로 정해야 한다.

3.8 리페어 흐름 상세

```

EDS 1차 (pre-repair)
| fail 주소 수집 (catch RAM)
v
리페어 해석 (repair analysis)
| - row fail -> 여분 row 배정
| - column fail -> 여분 column 배정
| - single bit -> row 또는 column 중 효율적인 쪽
| - 여분 부족 -> 다이 불량 (unrepairable)
v
퓨즈 프로그래밍
| - 레이저 퓨즈: 메탈 링크 절단 (별도 장비)
| - e-fuse / anti-fuse: 전기적으로 EDS 중 즉시 기록
v
EDS 2차 (post-repair)
| - 리페어 검증
| - 다른 온도 조건 테스트
| - 최종 bin 결정
v
웨이퍼 맵 (양/불/등급)

```

여분 자원의 양은 설계 시점의 결정이다. 여분을 많이 넣으면 수율은 오르지만 다이 면적이 커진다. 예시로 셀 어레이 면적의 수 %를 여분으로 쓰는 것이 일반적이며, 공정 초기(수율 램프 시기)에는 이 여분이 수율을 수십 %p 끌어올린다.

DRAM은 출하 후에도 고칠 수 있는 PPR(Post Package Repair)을 지원하는 세대가 있다. 시스템에서 fail row를 발견하면 명령으로 여분 row로 바꾼다. hPPR(hard, 영구)과 sPPR(soft, 전원 유지 중)이 있다. 이는 테스트 커버리지 구멍을 시스템 단계에서 보완하는 장치다.

3.9 핵심 테스트 변수 표

변수	조절 방향	영향 받는 결과	모니터링 항목
척 온도	고온 ↑	리텐션 fail ↑, 누설 전류 ↑, 검출력 ↑, 양품 over-kill 위험	척 온도 실측, 다이 온도 추정
척 온도	저온 ↓	타이밍 fail ↑, 저온 Vt 관련 fail ↑	동일
테스트 전압(VDD)	낮게	Vmin fail ↑, 타이밍 마진 축소	실제 다이 단자 전압(접촉 저항 보정)
테스트 전압(VDD)	높게(스트레스)	잠재 산화막 불량 조기 파괴, 양품 손상 위험	스트레스 후 fail 증가량, 신뢰성 샘플
타이밍 가드밴드(trCD, tWR 등)	짧게	마진 부족 셀 검출 ↑, over-kill ↑	fail 비트 수 vs 설정값 shmoo
리텐션 대기 시간	길게	weak cell 검출 ↑, 테스트 시간 ↑	리텐션 분포 tail
패턴 종류/수	추가	커버리지 ↑, 시간 ↑	패턴별 unique fail 기여도
오버드라이브/접촉 힘	크게	접촉 안정 ↑, 프로브 마크 손상 ↑	컨택트 fail율, 마크 검사
병렬도(DUT 수)	높게	처리량 ↑, 전원 노이즈 ↑, 카드 비용 ↑	사이트 간 수율 편차
변인 시간/온도/전압	강하게	초기 불량 제거 ↑, 비용 ↑, 양품 수명 소모	변인 fail율 추세, 변인 후 FT fail율

4. 결함·불량 유형

4.1 비트맵 시그니처 분류

비트맵은 셀 어레이 좌표(row × column)에 fail을 찍은 그림이다. fail이 어떤 모양으로 모이는지가 불량 원인의 첫 단서다.

시그니처	현상	발생 원인(대표)	검출/분석	대책
Single bit(SB)	한 셀만 fail, 무작위 분포	셀 커패시터 누설, 접합 결함, 콘택트 고저항, 랜덤 파티클	기능/리텐션 테스트, 분포 통계, 소자 분석	여분 row/col로 리페어, 결함밀도 저감
Row fail(WL fail)	한 row 전체 또는 대부분 fail	워드라인 오픈/쇼트, 워드라인 드라이버 불량, 게이트 콘택트	row 주소 통계, 인접 row 상태, 물리 좌표	여분 row 리페어, 게이트/WL 공정 점검
Column fail(BL fail)	한 column 전체 fail	비트라인 오픈/쇼트, 감지 증폭기 불량, 비트라인 콘택트	column 주소 통계, 감지 증폭기 대응	여분 column 리페어, BL/SA 공정 점검
Paired row/column	인접 두 줄이 함께 fail	WL-WL 또는 BL-BL 브리지(식각 잔류, 파티클)	두 줄 데이터 의존성 (반대 값일 때만 fail)	리페어, 식각/세정 점검
Block fail	서브어레이 또는 뱅크 단위 fail	로컬 전원/디코더/감지 증폭기 블록 불량, 큰 파티클, 스크래치	블록 경계와 일치 여부, 물리 좌표	대개 unrepairable, 공정/장비 추적
Cluster	국소 영역에 SB가 뭉침	국소 막 두께 이상, 국소 파티클, CMP 스크래치, 포토 디포커스	클러스터 크기·형태, 웨이퍼 내 위치	여분 부족 시 불량, 해당 공정 국소 균일도 개선
Repeater	웨이퍼 내 여러 다이에서 같은 좌표 fail	레티클 결함, 마스크 파티클, 스캐너 슬릿 이상, 레이아웃 약점	다이 좌표 겹치기 (stacked map), 레티클 필드 내 위치	마스크 검사/수리, 레이아웃 수정
Edge ring	웨이퍼 가장자리 다이 집중 fail	식각/증착 에지 불균일, 스펀 코팅 두께, 척 온도 에지 편차	반경 방향 수율 프로파일	에지 공정 튜닝, 에지 배제
Center / radial	중심 또는 반경 방향 패턴	CMP 압력 분포, 플라즈마 밀도 분포, 온도 분포	반경 프로파일, 공정 챔버별 비교	챔버 매칭, 레시피 조정
Scratch / line	직선 또는 곡선 형태 fail	CMP 스크래치, 웨이퍼 핸들링 긁힘	선 형태와 방향, 공정 순서 추정	CMP 슬러리/패드 관리, 핸들링 점검
Zone / stripe	웨이퍼 절반 또는 띠 형태	스캐너 노광 필드 편차, 레이저 어닐 스캔, 척 온도	필드 경계와 일치 여부	장비 캘리브레이션
Data-dependent	특정 패턴에서만 fail	인접 셀 커플링, 감지 증폭기 오프셋, 약한 셀	패턴별 fail 교차 비교	리페어, 설계/공정 마진 개선
Temperature-dependent	특정 온도에서만 fail	리텐션(고온), 타이밍(저온)	온도별 비트맵 비교	온도별 리페어, 가드밴드

[핵심]

비트맵 해석의 순서는 "전기적 주소 → 물리적 좌표 변환 → 시그니처 분류 → 공정 층 후보 → 공정 데이터 (WAT, 인라인 계측, 장비 이력)와 상관 → 물리 분석(FA)으로 확정"이다. 주소 스크램블링 때문에 논리 주소와 물리 위치는 다르다. 변환 없이 맵을 읽으면 오판한다.

4.2 맵 시그니처 → 공정 총 매핑

맵 시그니처	가장 의심되는 공정/층	함께 볼 데이터	확인 방법
랜덤 SB 증가(리텐션)	셀 커패시터 유전막, 접합(임플란트), 셀 콘택트	리텐션 분포 tail, 고온 vs 상온 비율	커패시터 누설 TEG, TEM 단면
랜덤 SB 증가(tWR/tRCD)	셀 트랜지스터 Vt, 비트라인 콘택트 저항, 워드라인 저항	WAT Vt/Rs, 저온 fail 비율	콘택트 체인 저항, 저온 shmoo
Row fail 증가	워드라인(게이트) 형성, 게이트 콘택트, WL 드라이버	인라인 CD, 식각 EPD, 드라이버 위치	WL 저항 측정, 단면 SEM
Column fail 증가	비트라인 형성, BL 콘택트, 감지 증폭기	BL CD, 메탈 두께, SA 위치	BL 저항, 브리지 위치 EBI/EBAC
Paired WL/BL	라인 간 브리지(식각 잔류, 파티클, 포토 브리지)	결함 검사(파티클) 맵과 겹치기	물리 분석, 세정 강화
Cluster(국소)	파티클, CMP 스크래치, 포토 디포커스 핫스팟	인라인 결함 검사 맵, 포커스 맵	결함 좌표 매칭
Repeater(레티클 주기)	마스크 결함, 스캐너 슬릿/렌즈 국소 이상	레티클 필드 내 좌표 통계	마스크 재검사
Edge ring	에지 식각률, 증착 두께, 코팅 두께, 척 온도	인라인 두께 맵 반경 프로파일	에지 튠 실험
Center-fast/slow	CMP 압력, 플라스마 분포, RTP 온도	두께/CD 반경 프로파일	챔버 매칭
Block fail	큰 파티클, 스크래치, 로컬 전원 라인 오픈, 디코더	결함 검사(대형), 물리 좌표	광학/SEM 검사
고온 전용 fail 증가	접합 누설, GIDL, 유전막 트랩	WAT Ioff, 리텐션 분포	온도 가속 분석
저온 전용 fail 증가	Vt 상승 폭, 콘택트 저항 온도 계수	WAT Vt, 저온 Rs	저온 shmoo
P/E 실패 block(NAND)	채널 홀 식각 잔류, 셀렉트 게이트, 워드라인 콘택트(계단)	채널 홀 CD/보잉, 계단 콘택트 저항	단면 TEM, 스트링 전류
Read window 축소(NAND)	전하 트랩막 두께/조성, 터널 산화막, 채널 폴리 결정성	인라인 두께, ISPP 루프 수	Vt 분포 분석

이 표는 시작점이다. 같은 시그니처가 다른 원인일 수 있으므로, 항상 2개 이상 독립 데이터로 교차 확인한다.

4.3 테스트 자체가 만드는 불량과 오판

결함명	현상	발생 원인	검출/분석 방법	대책
콘택트 불량(open)	특정 사이트 다이 전부 DC fail 또는 전 비트 fail	니들 오염, 니들 높이 편차, 패드 산화	사이트별 fail 상관, 콘택트 저항 로그	니들 클리닝, 카드 수리, 오버드라이브 조정
접촉 저항 상승	Vmin fail, 전원 노이즈 fail 증가	니들 팁 마모/오염	전원 핀 전압 실측, 재테스트 pass 비율	클리닝 주기 단축
프로브 마크 과대	패드 파임, 패시베이션 크랙, 후속 본딩 불량	접촉 힘 과대, 오버드라이브 과대, 정렬 오차	마크 검사(크기, 위치, 깊이)	힘/오버드라이브 감소, 정렬 보정
사이트 간 편차	특정 DUT 위치만 수율 낮음	카드 배선 길이 차, 전원 분배, 온도 편차	사이트별 수율 맵	카드 설계 개선, 사이트 보정
테스터 상관성 불량	테스터 A와 B의 결과 불일치	캘리브레이션, 타이밍 정확도, 전원 임피던스	골든 웨이퍼 반복 측정 (GR&R)	캘리브레이션, 상관 웨이퍼 관리
온도 불안정	척 온도 설정과 다이 온도 차	척 열 접촉, 다이 자체 발열, 대기 시간 부족	온도 센서 다이, 온도별 fail 재현성	안정화 시간, 발열 보정
전원 노이즈(병렬 테스트)	여러 DUT 동시 동작 시 fail 증가	공유 전원 경로 임피던스	병렬도 낮춰 재테스트	디커플링, 전원 분리

결함명	현상	발생 원인	검출/분석 방법	대책
Over-kill	양품을 불량 판정	가드밴드 과대, 테스트 불량	재테스트 회수율, FT 상관	가드밴드 최적화
Under-kill(escape)	불량을 양품 판정	커버리지 구멍, 조건 미달	FT/SLT/고객 불량 역추적	테스트 항목 추가

[트러블슈팅]

증상: 특정 로트에서 갑자기 수율 5%p 하락. 원인 후보 1순위는 공정이 아니라 테스트다. 확인 순서: (1) 같은 웨이퍼를 다른 프로브 카드/테스터로 재측정, (2) fail이 사이트 위치와 상관 있는지 확인, (3) 컨택트 저항 로그. 프로브 카드 문제라면 재테스트에서 대부분 회복된다. 공정 문제라면 카드를 바꿔도 같은 다이가 fail한다. 이 구분 없이 공정을 건드리면 시간과 웨이퍼를 낭비한다.

4.4 EDS 통과 후 FT/SLT/고객에서 나타나는 불량

결함명	현상	발생 원인	검출/분석 방법	대책
조립 유발 불량	FT에서 오픈/쇼트, 특정 핀 fail	본딩 불량, 다이 크랙, 몰딩 응력, 다이싱 칩핑	X-ray, 초음파(SAT), 단면	조립 공정 관리
고속 인터페이스 fail	FT 실속도에서만 fail	EDS는 저속만 가능, I/O 회로 마진	FT 속도 bin, 아이 다이 어그램	EDS 커버리지 보완 또는 FT 의존
리텐션 tail 셀	고객 시스템에서 산발적 비트 오류	VRT, 테스트 온도/시간 미달, 패턴 미달	필드 반환품 리텐션 재측정	가드밴드 조정, 온칩 ECC, 리프레시 관리
열 관련 fail	시스템 고온에서만 fail	패키지 열저항, 스택 내부 온도, 테스트 온도보다 높은 실사용 온도	열 시뮬레이션, 온도 센서 로그	열 설계, 온도 조건 재설정
잠재 신뢰성 불량	사용 수백 수천 시간 후 fail	산화막 약점, 전자이동(EM), 핫캐리어	번인 fail율, HTOL, FA	번인 강화, 공정 개선
응력 유발 특성 변화	패키지 후 Vt/타이밍 shift	몰딩/기판 응력이 채널 응력 변화	EDS vs FT 파라미터 비교	설계 마진, 패키지 재료
시스템 상호작용	SLT에서만 fail	컨트롤러 트래픽 패턴, 전원 시퀀스, 특정 명령 조합	SLT 로그, 트래픽 재현	펌웨어/설계 대응, SLT 패턴 EDS 이식

[면접]

“EDS를 통과한 칩이 고객에서 불량이 나는 이유”를 묻는다면: 결론은 “테스트가 재현하지 못한 조건이 있기 때문”이다. 세 종류로 나눈다. 첫째, 시간 축 구멍(VRT, 잠재 신뢰성 불량은 짧은 테스트에서 안 보임). 둘째, 조건 축 구멍(실사용 온도, 실속도, 특정 트래픽 패턴). 셋째, 테스트 이후 발생(조립 응력, 핸들링). 예로 VRT 셀은 테스트 순간 좋은 상태였다가 고객에서 나쁜 상태로 바뀐다. 대책은 온칩 ECC와 PPR로 시스템에서 흡수하고, 필드 데이터를 EDS 조건에 역반영하는 것이다.

5. 공정 변수 ↔ 소자/제품 특성 상관관계

5.1 DRAM: 공정 변수 shift가 테스트에 나타나는 방식

공정 변수 shift	소자 특성 변화	테스트에서 보이는 것	수율/신뢰성 영향
셀 트랜지스터 Vt ↑ (임플란트 dose ↑, 채널 도핑 ↑)	구동 전류 ↓, 누설 ↓	tWR fail ↑ (특히 저온), 리텐션 개선	저온 수율 ↓, 리텐션 tail 개선
셀 트랜지스터 Vt ↓	구동 ↑, 서브스레숄드 누설 ↑	tWR 개선, 리텐션 fail ↑ (고온)	고온 수율 ↓, 리프레시 마진 ↓

공정 변수 shift	소자 특성 변화	테스트에서 보이는 것	수율/신뢰성 영향
셀 커패시터 유전막 두께 ↓	커패시턴스 ↑, 누설 ↑, 브레이 크다운 ↓	감지 마진 개선, 리텐션 fail ↑, 스트레스 fail ↑	신뢰성 위험, 초기 불량 ↑
셀 커패시터 유전막 두께 ↑	커패시턴스 ↓	tRCD fail ↑, 감지 마진 ↓, 리텐션 fail ↑ (전하 적응)	상온/저온 수율 ↓
커패시터 HAR 식각 보잉/휨	인접 커패시터 브리지, 면적 편차	Paired bit fail, 국소 cluster	리페어 소모 ↑, 수율 ↓
비트라인 컨택트 저항 ↑ (식각 잔류, 배리어)	RC 지연 ↑	tRCD/tWR fail ↑, column fail (심하면 오픈)	타이밍 수율 ↓
워드라인 저항 ↑ (메탈 두께 ↓, CD ↓)	WL 상승 시간 ↑	어레이 끝단 셀 tRCD fail, row fail (오픈)	타이밍 수율 ↓
워드라인-워드라인 브리지 (식각 잔류)	인접 row 동시 활성화	Paired row fail, 데이터 의존 fail	리페어 소모 ↑
접합 누설 ↑ (임플란트 손상, 어닐 부족)	셀 노드 누설 ↑	고온 리텐션 fail ↑, 랜덤 SB ↑	고온 수율 ↓, 필드 리텐션 위험
GIDL ↑ (게이트-드레인 오버랩, 필드)	오프 상태 누설 ↑	리텐션 fail ↑, 특정 데이터 패턴 의존	리프레시 마진 ↓
감지 증폭기 트랜지스터 미스매치 ↑	오프셋 전압 ↑	column fail 또는 column 단위 마진 부족, 데이터 의존	리페어 소모 ↑
셀 커패시터 면적 편차 (리소 CD)	커패시턴스 편차	tRCD/리텐션 분포 폭 ↑	마진 분포 tail ↓
워드라인 간격 ↓ / 셀 간 커플링 ↑	row hammer 취약성 ↑	hammer 테스트 플립 ↑	보안/신뢰성 이슈, 완화 회로 부담

[심화]

tRCD와 tWR은 같은 셀-비트라인 경로를 보지만 반대 방향 전하 이동이다. tRCD는 셀에서 비트라인으로 전하가 나와 감지되는 시간, tWR은 비트라인에서 셀로 전하가 들어가는 시간. 셀 트랜지스터 V_t 가 높아지면 tWR은 나빠지고 tRCD는 상대적으로 덜 영향받는다(감지는 작은 전하 차이로도 시작되므로). 둘의 fail 비율 변화를 보면 V_t 문제인지, 컨택트 저항 문제인지, 커패시턴스 문제인지 1차 분류가 가능하다.

5.2 NAND: 공정 변수 shift가 테스트에 나타나는 방식

공정 변수 shift	소자 특성 변화	테스트에서 보이는 것	수율/신뢰성 영향
채널 홀 CD ↑ (상부) / 보잉	셀 크기 편차, 상하부 특성 차	층별 V_t 분포 폭 ↑, 특정 WL 층 read fail ↑	read window 마진 ↓
채널 홀 미개통 (식각 부족)	스트링 전류 없음	해당 스트링 전체 fail, erase 실패	block fail ↑
채널 폴리 두께/결정성 변화	스트링 전류 ↓, 이동도 ↓	read 속도 ↓, tR 증가, 하부 층 fail	성능 bin ↓
터널 산화막 두께 ↓	program/erase 빠름, 리텐션 나쁨	tPROG ↓, retention bake 후 charge loss ↑	신뢰성 ↓
터널 산화막 두께 ↑	program/erase 느림	ISPP 루프 수 ↑, tBERS ↑, erase 실패	성능 ↓, cycling 열화 형태 변화
전하 트랩막 (SiN) 두께/조성 변화	트랩 밀도, 저장 전하량 변화	V_t 분포 위치 shift, 상태 간 간격 변화	read level 재최적화 필요
블로킹 산화막 약화	게이트 쪽 전하 누설	program 후 V_t 상승 부족, retention bake fail	신뢰성 ↓
워드라인 (메탈 게이트) 저항 ↑	WL 상승 지연	층별 tPROG/read 타이밍 편차	성능 편차

공정 변수 shift	소자 특성 변화	테스트에서 보이는 것	수율/신뢰성 영향
계단(staircase) 콘택트 오픈/고저항	특정 WL 구동 불가	특정 층 전체 page fail	block 또는 plane 단위 불량
셀렉트 게이트 Vt 편차	스트링 선택 마진 ↓	누설 스트링, program disturb ↑	RBER ↑
WL 간 절연막 두께 ↓	WL-WL 커플링 ↑, 브레이크다운 ↓	인접 WL disturb ↑, 고전압 program 시 fail	신뢰성 ↓
슬릿 식각 편차	블록 간 분리 불량	인접 block 간섭, erase 간섭	block fail ↑
채널 홀 내 잔류물/보이드	국소 트랩, 누설	특정 스트링 read fail, cycling 조기 열화	endurance ↓

5.3 테스트 조건 ↔ 검출력 상관

조건 변화	검출력 변화	over-kill 변화	판단 기준
리텐션 대기 시간 2배	tail 셀 검출 ↑	2배 마진 필요 없는 양품도 fail	FT/필드 리텐션 불량률 vs 수율 손실
고온 85 → 95 °C	누설 게열 검출 ↑	양품 리텐션 분포 전체 이동	실사용 최고 온도 + 마진
tRCD 가드밴드 1 ns 추가	마진 부족 셀 검출 ↑	규격 만족 셀도 fail	FT 타이밍 상관
패턴 추가(예: hammer)	특정 메커니즘 검출 ↑	거의 없음	테스트 시간 증가분
전압 스트레스 강화	잠재 불량 조기 검출 ↑	양품 손상 시작점 이후 급증	스트레스 후 신뢰성 샘플
병렬도 ↑	처리량 ↑	전원 노이즈로 오판 가능	사이트 편차

6. 트러블슈팅 케이스

케이스 1: 특정 로트 EDS 수율 급락, 웨이퍼 에지 column fail

- 증상: 3개 로트에서 EDS post-repair 수율이 평균 대비 약 8%p 하락. 불량 다이가 웨이퍼 가장자리 약 15 mm 링에 집중.
- 1차 데이터: 비트맵에서 column fail이 다이당 수십 개. 여분 column을 초과해 unrepairable. 상온·고온·저온 모두 동일하게 나타남(온도 무관). 사이트 위치와 상관 없음(테스트 문제 아님).
- 가설 나열:
 - 비트라인 콘택트 식각 에지 부족(잔류물로 고저항/오픈).
 - 비트라인 메탈 증착 에지 두께 편차.
 - 감지 증폭기 영역 리소 에지 디포커스.
 - 프로브 카드 에지 사이트 접촉 문제.
- 가설 검증:
 - 가설 4: 다른 카드로 재테스트 → 동일 다이 fail. 기각.
 - 가설 3: 디포커스라면 SA 영역 CD 이상과 함께 row 쪽 영향도 있어야 하나 column만 fail. 포커스 맵 정상. 기각.
 - 가설 1 vs 2: WAT 비트라인 콘택트 체인 저항의 에지 사이트 값이 중심 대비 약 30% 높음. 메탈 Rs는 반경 방향 차이 없음. 가설 1 유력.
 - 단면 TEM: 에지 다이의 비트라인 콘택트 바닥에 잔류 산화막 수 nm 확인.
- 근본 원인: 콘택트 식각 장비 특정 챔버의 에지 식각률 저하(에지 링 부품 마모로 플라즈마 분포 변화). 해당 3개 로트가 같은 챔버를 거침.
- 조치: 챔버 엠티 링 교체, 에지 식각률 보정 레시피 적용. 챔버별 WAT 콘택트 저항 반경 프로파일을 관리 항목에 추가.
- 재발 방지: 챔버 부품 수명 관리 강화. EDS 비트맵에서 “에지 링 + column fail” 조합을 자동 알람 룰로 등록해 로트 단위가 아닌 웨이퍼 단위로 조기 검출.

케이스 2: 고온 EDS에서 리텐션 fail 증가, 특정 서브어레이 위치

- 증상: 신제품 램프 중 고온 리텐션 fail 비트 수가 다이당 평균 2배 증가. 상온 기능 테스트는 정상. 리페어 후 수율 하락은 약 3%p이지만 리페어 자원 소모가 커 향후 위험.
- 1차 데이터: fail 비트는 랜덤 SB 형태이나, 다이 안에서 특정 서브어레이 위치(다이 중심부 बैं크)에 편중. 웨이퍼 내 위치 편차는 약함. 리텐션 분포를 그리면 tail 부분만 나빠지고 메인 분포는 동일.
- 가설 나열:
 1. 셀 커패시터 유전막 국소 두께 편차(다이 내 위치).
 2. 접합 누설 증가(임플란트 또는 어닐 다이 내 편차).
 3. 다이 자체 발열로 중심부 실제 온도가 설정보다 높음(테스트 조건 문제).
 4. GIDL 증가(워드라인 오프 전압 마진).
- 가설 검증:
 - ▶ 가설 3: 병렬도를 절반으로 낮추고 대기 시간을 늘려 재테스트 → 중심부 편중이 절반으로 줄었으나 여전히 존재. 부분 기여.
 - ▶ 가설 4: 워드라인 오프 전압을 더 낮게(음전압 강화) 설정해 재테스트 → fail 수 변화 미미. 기각.
 - ▶ 가설 1 vs 2: 온도 가속 기울기(85 vs 95 °C fail 비율)로 활성화 에너지를 추정. 접합 누설(대략 0.6 0.7 eV대)에 가까운 값. 커패시터 유전막 누설이라면 다른 온도 의존성과 전압 의존성을 보임. 전압 의존성 확인 시 셀 플레이트 전압 변화에 둔감 → 가설 2 유력.
 - ▶ 인라인 데이터: 셀 접합 임플란트 후 어닐의 웨이퍼 내 온도 균일도는 정상이나, 다이 내 패턴 밀도 차이에 따른 어닐 국소 온도 차(패턴 로딩 효과)를 시뮬레이션으로 확인.
- 근본 원인: 레이저/RTP 어닐에서 다이 중심부(고밀도 어레이) 흡수율 차이로 국소 온도가 낮아 접합 결함 회복 부족 → 누설 증가. 여기에 테스트 시 다이 자체 발열이 겹쳐 증상이 증폭.
- 조치: 어닐 조건 조정(에너지/시간 미세 상향), 어레이 주변 더미 패턴 밀도 조정 검토. 테스트 측은 병렬도 조건에서 발열 보정용 온도 안정화 시간 추가.
- 재발 방지: 리텐션 fail의 다이 내 위치 분포를 정기 모니터링 항목에 추가. 온도 가속 기울기 기반 누설 메커니즘 자동 분류 스크립트 도입.

[아이디어]

리텐션 tail의 온도 가속 기울기를 셀 단위로 자동 산출하면, 접합 누설형과 유전막 누설형을 테스트 데이터만으로 1차 분류할 수 있다. 이를 리페어 우선순위(필드에서 악화될 셀 우선 리페어)에 반영하는 것이 목표. 다만 셀당 여러 온도 측정이 필요해 테스트 시간이 문제이며, 샘플 다이에만 적용하는 방식이 현실적이다.

케이스 3: EDS 통과 칩이 FT에서 리텐션 fail — 커버리지 구멍

- 증상: FT 고온 리텐션 항목에서 fail이 평소 대비 3배. 해당 칩은 EDS 고온 리텐션을 통과한 것들.
- 1차 데이터: FT fail 비트 주소를 EDS 비트맵과 비교 → 대부분 EDS에서는 pass. FT fail 셀은 다이 내 특정 위치 편중 없음. 같은 칩을 FT에서 3회 반복 측정하면 fail 셀이 매번 조금씩 다름(재현성 낮음).
- 가설 나열:
 1. VRT 셀(리텐션 시간이 두 상태 사이를 오가는 셀)이 EDS 시점에는 좋은 상태.
 2. 조립 응력으로 리텐션 특성 변화.
 3. EDS와 FT의 실제 다이 온도 차(FT 소켓 열저항, 패키지 내부 온도).
 4. EDS 리텐션 가드밴드 부족.
- 가설 검증:
 - ▶ 가설 3: 열 시뮬레이션과 온도 센서로 FT 시 다이 온도가 EDS 대비 약 5 °C 높음 확인. 리텐션은 10 °C에 약 2배이므로 5 °C는 약 1.4배 기여. 일부 기여하나 3배는 설명 못 함.
 - ▶ 가설 2: EDS 직후 패키지 없이 재측정한 대조군(웨이퍼 일부 보관)과 비교 → 응력 효과는 미미.
 - ▶ 가설 1: FT fail 셀 중 절반 이상이 반복 측정에서 pass/fail을 오감. 시간 도메인 측정(수 분 간격 반복)에서 두 상태 전이 확인. VRT 확정.
 - ▶ 가설 4: 가드밴드는 규격 대비 충분했으나 VRT의 나쁜 상태 리텐션이 가드밴드 안에 들어옴.

- 근본 원인: VRT 셀 발생률 증가. 물리적으로는 셀 트랜지스터 근처 산화막 계면 트랩이 전하를 잡고 놓으며 누설 경로가 커지고 꺼지는 것으로 해석. 특정 공정 변경(게이트 산화막 질화 조건 변경)이 시기적으로 일치.
- 조치: 공정 변경 롤백 및 재평가. 테스트 측은 EDS 고온 리텐션을 2회 측정(시간 간격)하여 한 번이라도 fail이면 리페어 대상으로 처리(테스트 시간 약 10% 증가). 온칩 ECC로 필드 흡수 여력 확인.
- 재발 방지: 공정 변경 시 VRT 평가를 필수 항목화. FT fail 셀의 EDS 이력 자동 조회 체계 구축(FT-EDS 비트 단위 상관).

[핵심]

테스트 커버리지 구멍은 “시간 축(VRT, 잠재 불량)”, “조건 축(온도, 전압, 패턴, 속도)”, “시점 축(테스트 후 발생)”으로 나뉜다. 어느 축의 구멍인지에 따라 대책이 다르다. 시간 축은 반복 측정과 스크리닝, 조건 축은 조건 확대와 가드밴드, 시점 축은 후공정 관리와 PPR/ECC다.

케이스 4: 프로브 카드 교체 후 특정 사이트 Vmin fail 급증

- 증상: 신규 프로브 카드 투입 직후 특정 4개 사이트(DUT 위치)에서 Vmin fail이 다른 사이트 대비 10배.
- 1차 데이터: fail 다이를 다른 사이트 위치로 재테스트 → 대부분 pass. 즉 다이가 아닌 사이트 문제. 콘택트 체크(DC)는 pass. 해당 사이트의 전원 핀 전압을 직접 측정하면 설정보다 약 80 mV 낮음.
- 가설 나열:
 1. 해당 사이트 전원 핀 니들 접촉 저항 높음(팁 오염/높이).
 2. 카드 내부 전원 배선 저항 또는 디커플링 불량.
 3. 테스터 채널 캘리브레이션.
- 가설 검증:
 - ▶ 가설 3: 같은 테스터에 구형 카드 장착 → 정상. 기각.
 - ▶ 가설 1: 니들 클리닝 후 재테스트 → 변화 없음. 팁 높이 측정 정상. 기각.
 - ▶ 가설 2: 카드 전원 경로 저항 측정 → 해당 4개 사이트가 다른 사이트 대비 약 2배. 카드 제작 시 특정 층 비아 불량.
- 근본 원인: 프로브 카드 PCB 내부 전원 비아 결함으로 전원 경로 저항 증가 → 다이 단자 전압 강하 → Vmin over-kill.
- 조치: 카드 반품/수리. 입고 검사에 사이트별 전원 경로 저항 항목 추가.
- 재발 방지: 신규 카드 투입 시 골든 웨이퍼로 사이트별 수율 편차 검증을 필수화. 사이트별 Vmin 분포 자동 비교 알람.

케이스 5: NAND cycling 후 특정 층 block fail 증가

- 증상: 신뢰성 평가에서 P/E 사이클 목표치의 약 70% 지점부터 block fail(erase 실패 또는 RBER 한계 초과)이 기준 대비 급증.
- 1차 데이터: fail block의 fail page를 WL 층별로 집계 → 스택 중간 특정 층(예시: 채널 홀이 가장 좁아지는 하부 구간)에 집중. 초기(0 cycle) 상태에서는 해당 층 Vt 분포 폭이 다른 층보다 약간 넓었으나 스펙 내였음. cycling 후 해당 층의 erase Vt가 충분히 내려가지 않음.
- 가설 나열:
 1. 해당 층 채널 홀 CD가 작아 전계 집중 → 터널 산화막 열화 가속.
 2. 해당 층 터널 산화막 두께 편차(증착 단차 피복 불량).
 3. 해당 층 워드라인 저항 높아 erase 펄스 실효값 저하.
- 가설 검증:
 - ▶ 가설 3: WL 저항이면 tPROG도 층별로 차이 나와 하나 초기 tPROG는 정상. 기각.
 - ▶ 가설 1: 단면 TEM에서 해당 층 채널 홀 CD가 목표 대비 약 8% 작음. 곡률 증가로 전계 집중.
 - ▶ 가설 2: 터널 산화막 두께는 층별 편차 1 nm 미만으로 정상. 기각.
- 근본 원인: 채널 홀 HAR 식각 프로파일이 하부 특정 구간에서 좁아짐(테이퍼링) → 해당 층 셀의 전계 집중 → cycling 시 트랩 생성 가속 → erase 속도 저하 및 RBER 증가.

- 조치: 식각 레시피 프로파일 개선(하부 구간 식각 가스 비율 조정). 임시로 해당 층에 erase 펄스 보정(층별 erase verify 조건) 적용 검토.
- 재발 방지: 층별 초기 Vt 분포 폭을 EDS 관리 항목으로 추가하고, 층별 편차가 임계 넘으면 cycling 가속 평가로 연결. 채널 홀 CD 층별 프로파일 인라인 계측 강화.

[아이디어]

3D NAND에서 층별 특성 편차는 불가피하다. 층별 read level과 program 조건을 다르게 주는 것은 이미 쓰이는 방식이며, 이를 더 나아가 EDS 시 층별 초기 특성을 측정해 다이별로 층별 보정값을 기록하는 방향이 논의 가능하다. 문제는 테스트 시간과 저장 공간. 층 그룹 단위 보정으로 절충하는 것이 현실적인 첫 단계다.

케이스 6: 웨이퍼 내 반복 좌표 fail(repeater)로 위장한 레이아웃 약점

- 증상: 신제품 초기 로트에서 여러 다이의 동일 서브어레이 위치에 SB fail이 반복. 웨이퍼 전체 다이의 약 40%에서 같은 물리 좌표.
- 1차 데이터: 다이 좌표를 겹친 stacked map에서 뚜렷한 핫스팟 1개. 레티클 필드 내 다이 위치(필드당 여러 다이)와 무관하게 모든 다이에서 동일 → 마스크 파티클이라면 필드 내 특정 다이에만 나와야 하므로 마스크 파티클은 아님. 상온·고온·저온 모두 fail, 데이터 패턴 의존성 있음(특정 인접 셀 값일 때만 fail).
- 가설 나열:
 1. 마스크 설계 데이터 자체 결함(OPC 오류로 특정 위치 패턴 약화).
 2. 레이아웃 약점(해당 위치의 셀 컨택트와 인접 라인 간 거리가 규칙 한계).
 3. 레티클 렌즈 국소 수차.
- 가설 검증:
 - ▶ 가설 3: 렌즈 수차라면 필드 내 위치에 따라 달라야 하는데 모든 다이 동일. 기각.
 - ▶ 가설 1 vs 2: 마스크 검사 결과 해당 위치 패턴은 설계 데이터와 일치. 설계 데이터에서 해당 위치를 보니 어레이 경계와 감지 증폭기 연결부의 특정 셀이 다른 셀보다 인접 라인과 거리가 약 10% 좁음. 리소 시뮬레이션에서 해당 위치의 공정 윈도우가 다른 셀보다 좁게 나옴. 가설 2 유력.
 - ▶ 물리 분석: 해당 위치 단면에서 셀 컨택트와 인접 비트라인 사이 절연막 두께가 다른 위치보다 얇음. 데이터 의존성(인접 값에 따라 커플링)과 일치.
- 근본 원인: 어레이 경계 셀의 레이아웃이 규칙 한계에 걸려 공정 편차 안에서도 커플링 마진이 부족. 마스크나 장비 문제가 아닌 설계-공정 상호작용.
- 조치: 다음 마스크 리비전에서 해당 위치 레이아웃 수정(간격 확보, 더미 조정). 리비전 전까지는 해당 좌표를 리페어 우선 배정하고 OPC 보정으로 마진 일부 회복.
- 재발 방지: 신제품 설계 검증 단계에서 어레이 경계 셀의 공정 윈도우 시뮬레이션을 필수화. stacked map 핫스팟이 마스크 필드 위치와 무관할 때 "레이아웃 약점" 후보를 자동 표시하는 룰 추가.

[면접]

"repeater fail을 봤을 때 마스크 문제인지 레이아웃 문제인지 어떻게 구분하나"를 묻는다면: 결론은 "레티클 필드 내 위치 의존성으로 가른다"이다. 근거로, 마스크 파티클은 마스크 위 한 점이므로 필드당 여러 다이가 있으면 특정 다이 위치에만 나온다. 레이아웃 약점은 모든 다이에 같은 위치로 나온다. 예로 필드당 4개 다이 중 1개 위치에만 반복되면 마스크, 4개 모두면 레이아웃이나 OPC다. 여기에 데이터 패턴 의존성이 있으면 커플링 마진 문제로 좁혀진다.

7. 응용·심화(최신 이슈)

7.1 HBM 테스트: KGSD와 스택 테스트

HBM은 DRAM 다이를 TSV로 수직 적층한다. 적층 후에는 개별 다이 접근이 어려워 적층 전 각 다이가 확실히 양품이어야 한다. 이를 KGSD(Known Good Stacked Die) 개념으로 부른다.

- 코어 다이(core die) EDS: TSV 연결 전, 마이크로 뱀프 패드에 프로브를 대야 한다. 뱀프 피치가 좁아(예시: 수십 μm) 프로브 카드 난도가 매우 높다. 일부는 별도 테스트 패드를 두거나 DFT(Design for Test) 회로로 내부 접근을 확보한다.
- TSV 테스트: TSV 오픈/쇼트/고저항을 적층 전에 확인해야 한다. 적층 후 발견하면 스택 전체(다이 8 16개)를 버린다. 회로적으로 TSV 양단을 루프백하거나 커패시턴스를 측정하는 기법을 쓴다.
- 적층 후 테스트: 베이스(로직) 다이를 통해 코어 다이에 접근한다. IEEE 1500 계열 테스트 래퍼, 내장 BIST(Built-In Self Test)로 각 다이 셀 어레이를 테스트한다. TSV 리페어(여분 TSV로 대체)도 이 단계에서.
- 수율의 곱셈 효과: 코어 다이 수율이 각 99%라도 12단이면 $0.99^{12} \approx 88.6\%$. 여기에 적층 공정 수율을 곱한다. 그래서 다이 하나의 EDS 커버리지가 스택 수율에 지수적으로 영향을 준다.
- 열: 적층 내부 다이는 방열이 어려워 실사용 온도가 높다. EDS 온도 조건을 실사용 스택 내부 온도 기준으로 재설정할 필요가 있다.

[심화]

HBM에서 하이브리드 본딩(뱀프 없이 구리-구리 직접 접합)이 도입되면 본딩 후 접합 불량률이 새 유형으로 등장한다. 본딩 계면 보이드, 미세 정렬 오차에 의한 고저항이 대표적이며, 이는 스택 후 전기 테스트에서 특정 TSV 채널의 타이밍 마진 저하로 나타난다. 적층 전 EDS는 이를 잡을 수 없으므로 스택 후 테스트 커버리지와 TSV 리던던시 설계가 더 중요해진다.

7.2 Row Hammer 대응과 테스트의 진화

공정 미세화로 셀 간 거리가 줄어 row hammer 취약성이 커졌다. 대응은 회로/프로토콜 차원에서 진행된다.

- TRR(Target Row Refresh): 자주 활성화되는 row를 감지해 이웃 row를 추가 리프레시.
- RFM(Refresh Management): 호스트가 활성화 횟수를 세어 임계 도달 시 리프레시 관리 명령을 발행.
- PRAC(Per Row Activation Counting): row마다 카운터를 두어 정확히 세는 방식.

테스트 관점 과제:

- 회로 검증: TRR/PRAC 로직이 실제로 동작하는지 기능 테스트 필요.
- 취약 셀 스크리닝: 어떤 활성화 횟수에서 플립이 시작되는지 다이별 분포를 알아야 한다. 전수 측정은 시간이 크므로 샘플 row 또는 가장 취약한 패턴만 측정.
- 패턴 다양화: single-sided, double-sided(양쪽 이웃 동시), many-sided 패턴이 취약성을 다르게 드러낸다.
- 온도 의존성: 고온에서 취약성이 변하므로 온도 조건도 고려.

7.3 온칩 ECC와 테스트의 관계

DDR5 등에서 온칩 ECC가 도입되었다. 이는 테스트와 수율에 다음 영향을 준다.

- 마스크: ECC가 켜진 상태로 테스트하면 single bit fail이 정정되어 보이지 않는다. 그러면 공정 문제가 숨는다. 따라서 EDS 기능 테스트는 ECC를 끄고(테스트 모드) 원시 비트 오류를 봐야 한다.
- 수율 지렛대: ECC가 한 코드워드당 1비트를 정정할 수 있으면, 리페어하지 않아도 되는 single bit이 생긴다. 이를 수율 향상에 얼마나 쓸지는 정책 문제다. 너무 의지하면 필드에서 추가 비트 오류 발생 시 정정 한계를 넘어 UE(uncorrectable error)가 된다.
- 필드 관점: 고객이 보는 오류율은 ECC 후 값이다. 원시 오류율과 ECC 후 오류율을 함께 관리해야 잠재 위험을 볼 수 있다.

[주의]

“ECC가 있으니 single bit은 신경 안 써도 된다”는 것은 함정이다. ECC는 코드워드당 정정 능력이 한정된다. 공정에서 single bit 밀도가 오르면 같은 코드워드에 2비트가 걸리는 확률이 제공으로 오른다. ECC는 마진 이고, 공정 결함밀도 관리는 그대로 필요하다.

7.4 테스트 시간과 비용의 최신 접근

메모리 용량이 세대마다 2배씩 늘면 테스트 시간도 그대로 늘어난다. 이를 억제하는 접근:

- 병렬도 확대: 웨이퍼 전체 다이를 한 번에 접촉하는 풀 웨이퍼 컨택트 카드. 전원 공급과 열 관리가 병목.
- BIST/BISR(Built-In Self Repair): 다이 내부 회로가 스스로 패턴을 생성·비교하고 리페어까지 수행. 외부 테스터 대역폭 의존이 줄어든다. 단, BIST 회로 자체가 면적을 차지하고, BIST가 검출한 fail의 물리 주소를 외부로 꺼내 비트맵을 만드는 인터페이스가 필요하다.
- 적응형 테스트(adaptive test): 웨이퍼 초기 데이터(WAT, 일부 다이 결과)로 위험도를 예측해 위험한 웨이퍼/다이만 긴 테스트를 적용. 데이터 기반 의사결정.
- 테스트 항목 최적화: 각 항목의 unique fail 기여도를 통계로 산출해 기여도 낮은 항목은 샘플링으로 전환.
- 웨이퍼 레벨 번인(WLBI): 패키지 전 스트레스를 가해 조립 비용을 아낀다.

7.5 300단 이상 NAND의 테스트 과제

- 페이지 수 증가: 층수 × 스트링 수 × 플레인 수가 늘어 block당 페이지 수가 수천에 달한다. program/read 전 수 테스트 시간이 비례 증가.
- 층별 편차: 채널 홀 상하부 CD 차, 계단 컨택트 저항 차로 층별 특성 편차가 커진다. 층별 read level, 층별 program 조건이 필수가 되고 테스트도 층별 통계를 관리해야 한다.
- 멀티 스택(2 3 tier) 접합부: 상하 스택을 이어 붙인 경계 층에서 채널 홀 정렬 오차와 계면 특성 불량이 나타난다. 경계 층 전용 테스트 항목이 필요하다.
- 셀 크기 축소와 QLC: 상태 간 간격이 더 좁아져 RBER 관리가 어렵고, cycling-retention 평가에서 마진이 급격히 준다. 온도 크로스(고온 program 후 저온 read 또는 반대) 조건이 중요해진다.
- 웨이퍼 본딩 구조(주변 회로와 셀 어레이를 별도 웨이퍼로 만들어 접합): 접합 전 각 웨이퍼 테스트, 접합 후 접합부 테스트가 추가된다.

7.6 데이터 기반 비트맵 분류

수동으로 비트맵을 보는 시대는 지났다. 웨이퍼당 수백 다이, 다이당 수십 종 패턴의 맵을 사람이 볼 수 없다.

- 규칙 기반 분류: row/column/cluster/repeater를 좌표 통계로 자동 분류. 기본이지만 규칙 유지가 부담.
- 이미지 분류 모델: 비트맵을 이미지로 보고 CNN 계열 모델로 시그니처를 분류. 새 시그니처 등장 시 재학습 필요.
- 인라인 데이터 결합: 비트맵 시그니처와 인라인 결함 검사 맵, 계측 맵, 장비 이력을 결합해 원인 공정을 확률로 추정. 이 결합이 PE의 트러블슈팅 시간을 크게 줄인다.
- 주의점: 모델이 “무엇”을 잘 맞추더라도 “왜”는 PE가 설명해야 한다. 물리적 인과를 이해하지 못한 분류는 새로운 공정 변화에서 쉽게 틀린다.

7.7 1c nm급 DRAM과 테스트 조건의 변화

- 셀 커패시터 커패시턴스가 세대마다 줄어 감지 마진이 좁아진다. tRCD 가드밴드 설정이 더 민감해지고, 감지 증폭기 오프셋에 의한 column 마진 문제가 늘어난다.
- 리텐션 tail 셀 비율이 늘어 온칩 ECC와 리페어 의존이 커진다. 리텐션 테스트 시간이 수율에 미치는 영향이 커진다.
- 저온 조건의 중요성: 셀 트랜지스터 크기가 작아지고 Vt 편차가 커져 저온 tWR fail이 늘어난다. 저온 EDS 비중이 커지는 경향.
- 고속 인터페이스(수 Gbps 이상)의 EDS 커버리지 한계가 뚜렷해져, 루프백 기반 자체 테스트나 FT 의존이 늘어난다.

[면접]

“PE로서 테스트 항목을 하나 추가하거나 빼야 한다면 어떤 기준으로 판단하겠나”를 묻는다면: 결론은 “그 항목의 unique fail 기여도, 필드 불량 예방 효과, 테스트 시간 비용을 정량 비교한다”이다. 근거로, 기존 항목이 이미 잡는 fail을 중복 검출하는 항목은 시간만 든다. 예로 새 패턴이 웨이퍼당 unique fail을 다이 1개 이하만 추가 검출하고 시간이 5% 늘면 빼는 쪽이 맞지만, 필드 DPPM 데이터에서 그 메커니즘이 주요 반품 원인이라면 남긴다. 마지막으로 “결정 후에도 샘플링으로 모니터링을 남겨 판단이 틀렸을 때 되돌릴 수 있게 한다”고 달는다.

8. 셀프 체크 질문

개념(5)

1. WAT/PCM, EDS, FT, SLT의 차이를 대상과 목적 중심으로 설명하라.
 - 답: WAT/PCM은 스크라이브 라인 TEG로 공정 파라미터(V_t , R_s , 콘택트 저항)가 맞게 됐는지 보는 공정 검수이며 다이를 보지 않는다. EDS는 웨이퍼 상태에서 각 다이 셀 전체를 읽고 써서 양불을 가르고 리페어하며 비트맵을 만든다. FT는 패키지 후 최종 스펙과 속도 등급을 보증하고, 조립 유발 불량과 고속 특성을 잡는다. SLT는 실제 시스템 조건에서 컨트롤러 상호작용까지 검증한다. 뒤로 갈수록 검출 비용은 대략 10배씩 커지므로 가능한 한 앞에서 잡는 것이 원칙이다.
1. 프로브 카드의 역할과 관리 항목을 설명하라.
 - 답: 프로브 카드는 테스터와 웨이퍼 패드를 연결하는 수천 수만 개 니들의 인터페이스다. 접촉 저항(수 Ω 이하), 접촉 힘(니들당 수 gf), 오버드라이브(수십 μm), 평탄도($\pm 10 \mu\text{m}$ 대)가 핵심 사양이다. 관리 항목은 니들 팁 클리닝 주기, 평탄도/정렬 측정, 콘택트 fail을 추세, 프로브 마크 검사다. 접촉 저항이 수 Ω 에서 수십 Ω 으로 오르면 전원 강하로 정상 다이가 V_{min} fail로 오판된다. 메모리용 MEMS 카드는 고병렬 고핀수로 비용이 매우 크며 터치다운 힘 기준 수명을 관리한다.
1. 비트맵 시그니처 여섯 가지(single bit, row, column, block, cluster, repeater)를 각각 정의하고 대표 원인을 말하라.
 - 답: single bit는 한 셀만 무작위로 fail하며 셀 누설, 접합 결함, 랜덤 파티클이 원인이다. row fail은 워드라인 전체로 WL 오픈/쇼트나 드라이버 불량, column fail은 비트라인 전체로 BL 오픈/쇼트나 감지 증폭기 불량이 다. block fail은 서브어레이 단위로 로컬 전원/디코더 불량이나 큰 파티클이다. cluster는 국소 영역에 SB가 뭉친 것으로 파티클, CMP 스크래치, 디포커스가 원인이다. repeater는 여러 다이에서 같은 좌표가 fail하는 것으로 마스크 결함이나 레이아웃 약점을 가리킨다. 논리 주소를 물리 좌표로 변환한 뒤 분류해야 한다.
1. 리던던시와 리페어가 수율에 기여하는 방식을 예시와 함께 설명하라.
 - 답: 설계 시 여분 row/column(DRAM) 또는 여분 block/column(NAND)을 넣고, EDS에서 수집한 fail 주소를 퓨즈(레이저 또는 e-fuse/anti-fuse)로 여분에 매핑한다. 예로 다이에 SB 30개가 여러 서브어레이에 퍼져 있으면 서브어레이당 여분 4개로 모두 덮이지만, 한 곳에 30개가 몰리면 unrepairable이다. 즉 fail 수뿐 아니라 분포가 수율을 결정한다. 공정 품질은 pre-repair 비트 수로, 사업 지표는 post-repair 수율로 따로 관리한다. 출하 후에도 PPR로 row 단위 리페어가 가능한 세대가 있다.
1. 수율과 DPPM의 정의와 둘의 관계를 설명하라.
 - 답: 수율은 만든 다이 중 양품 비율로 $Y = \exp(-D_0 \cdot A)$ (포아송) 또는 음이항 모델로 결함밀도와 다이 면적에 연결된다. 예로 D_0 0.3/cm², A 0.6 cm²면 약 83%. DPPM은 출하 100만 개당 고객 불량 수로, 1,000만 개 출하에 50개 불량이면 5 DPPM이다. 둘은 상충한다. 테스트를 엄격히 하면 수율이 떨어지고 DPPM이 좋아진다. PE는 over-kill 비용과 필드 불량 비용을 비교해 가드밴드와 스크리닝 강도의 최적점을 데이터로 정한다.

응용(5)

1. 고온 EDS와 저온 EDS에서 각각 어떤 DRAM 불량이 드러나며, 왜 그런가.
 - 답: 고온(85~95 °C)에서는 누설이 지수적으로 커져 리텐션 fail과 IDD 초과가 드러난다. 리텐션은 10 °C에 대략 절반이므로 상온 1초인 셀이 85 °C에서 수십 ms로 준다. 저온(-10 ~ -40 °C)에서는 셀 트랜지스터 V_t 가 올라 쓰기 시 전하가 충분히 안 들어가 tWR fail, 그리고 콘택트 저항 특성 변화로 타이밍 fail이 드러난다. 두 메커니즘의 온도 의존성이 반대이므로 한 온도만 하면 다른 쪽 불량이 고객으로 간다. 리페어도 온도별 fail을 합쳐 수행한다.
1. tRCD fail과 tWR fail의 비율 변화로 공정 원인을 1차 분류하는 방법을 설명하라.
 - 답: 둘은 같은 셀-비트라인 경로지만 전하 방향이 반대다. tWR만 나빠지면 셀 트랜지스터 V_t 상승(쓰기 구동 부족)이 유력하고 저온에서 악화된다. tRCD와 tWR이 함께 나빠지면 비트라인 콘택트 저항이나 워드라인 저

항 증가(RC 지연)를 의심하며 WAT 컨택트 체인 저항과 대조한다. tRCD만 나빠지고 리텐션도 함께 나쁘면 셀 커패시턴스 감소(유전막 두께 증가, 면적 축소)를 의심한다. 이후 저온 shmoo, WAT, 단면 분석으로 확정한다.

1. 웨이퍼 에지 링 형태로 column fail이 몰리면 어떤 순서로 원인을 좁히겠나.
 - 답: 먼저 테스트 문제를 배제한다. 다른 카드/사이트로 재테스트해 같은 다이가 fail하는지 본다. 다음으로 온도 의존성을 확인해 저항형(온도 무관 또는 저온 악화)인지 누설형인지 가른다. column fail이면 비트라인, BL 컨택트, 감지 증폭기가 후보이므로 WAT 컨택트 체인 저항과 메탈 Rs의 반경 프로파일을 대조한다. 에지에서 컨택트 저항만 높으면 컨택트 식각 에지 부족을 의심하고, 해당 로트들의 식각 챔버 이력을 교차해 특정 챔버로 좁힌 뒤 단면 TEM으로 잔류물을 확정한다.
1. 번인과 전압 스트레스의 원리와 조건 설정 기준을 설명하라.
 - 답: 둘 다 잠재 불량을 출하 전에 강제로 드러내는 스크리닝이다. 번인은 고온(예시 125 °C)과 정격 대비 10~30% 높은 전압으로 수 시간 수십 시간 가해 아레니우스와 전압 가속을 이용하며, Ea 0.7 eV 기준 55 °C 사용 대비 수십 배 온도 가속에 전압 가속을 곱해 수백 배가 된다. 전압 스트레스는 EDS 중 짧게 고전압을 가해 유전막 약점을 조기 브레이크다운시켜 리페어 대상으로 만든다. 조건은 잠재 불량 검출 곡선과 양품 손상 곡선이 교차하기 전 지점으로 잡고, 스트레스 후 신뢰성 샘플로 양품 손상이 없는지 검증한다.
1. NAND EDS에서 retention bake와 cycling을 어떻게 수행하고 무엇을 보는가.
 - 답: cycling은 P/E를 반복(TLC 수천 회 수준 목표)하며 RBER, tPROG, tBERS 변화를 본다. 터널 산화막 트랩 축적으로 erase가 느려지고 Vt 분포가 넓어져 ECC 한계에 닿는 사이클이 endurance다. retention bake는 program 후 고온(85~125 °C)에서 수 시간 수십 시간 방치해 상온 수년의 charge loss를 모사하며, cycling 후 bake가 더 심하다. 전수는 시간상 불가능하므로 EDS에서는 샘플 block 가속 평가와 초기 Vt 분포 폭, 초기 bad block 수, ISPP 루프 수를 전수 관리하고, 그 편차가 큰 다이를 신뢰성 평가로 연결한다.

심화(5)

1. VRT(Variable Retention Time)가 테스트 커버리지에 주는 문제와 대책을 설명하라.
 - 답: VRT는 같은 셀의 리텐션 시간이 두 상태 사이를 무작위로 오가는 현상으로, 계면 트랩이 전하를 잡고 놓으며 누설 경로가 켜지고 꺼지는 것으로 해석된다. EDS 측정 순간 좋은 상태면 pass하고, FT나 고객에서 나쁜 상태로 바뀌어 fail한다. 즉 시간 축 커버리지 구멍이다. 대책은 리텐션 측정을 시간 간격을 두고 2회 이상 반복해 한 번이라도 fail이면 리페어하고, 온칩 ECC와 PPR로 시스템에서 흡수하며, VRT 발생률을 공정 변경 평가의 필수 항목으로 두는 것이다. FT-EDS 비트 단위 상관 체계가 있어야 이런 구멍을 정량화할 수 있다.
1. HBM에서 개별 다이 EDS 커버리지가 왜 지수적으로 중요하며, TSV 테스트는 어떻게 하는가.
 - 답: HBM은 다이를 8~16단 적층하므로 스택 수율은 다이 수율의 거듭제곱이다. 다이 수율 99%라도 12단이면 약 88.6%가 되고, 적층 후 발견된 다이 불량 하나가 스택 전체를 버리게 한다. 그래서 적층 전 KGSD 확보가 핵심이다. TSV는 적층 전 오픈/쇼트/고저항을 루프백 회로나 커패시턴스 측정으로 검사하고 여분 TSV로 리페어한다. 적층 후에는 베이스 다이를 통해 IEEE 1500 계열 래퍼와 BIST로 각 다이에 접근한다. 마이크로 범프 피치가 좁아 프로브 카드 난도가 높고, 스택 내부 온도가 높아 EDS 온도 조건도 실사용 기준으로 재설정해야 한다.
1. 온칩 ECC가 있는 DRAM에서 EDS 테스트와 수율 정책을 어떻게 설계해야 하나.
 - 답: 기능 테스트는 ECC를 끈 테스트 모드로 원시 비트 오류를 봐야 공정 문제가 마스킹되지 않는다. 수율 정책은 ECC 정정 능력 일부를 single bit 미리페어에 쓰되, 필드에서 추가 비트가 발생할 여지를 남겨야 한다. 공정 SB 밀도가 오르면 같은 코드워드에 2비트가 걸릴 확률이 제공으로 오르므로 결함밀도 관리는 그대로 필요하다. 원시 오류율과 ECC 후 오류율을 함께 관리하고, 필드 UE(정정 불가 오류) 데이터를 EDS 정책에 역반영한다. ECC는 마진이지 공정 품질의 대체가 아니다.
1. 테스트 시간을 20% 줄이라는 과제를 받았다. PE로서 접근 방법을 정량적으로 설명하라.
 - 답: 먼저 시간 구조를 분해한다. 총 시간은 항목별 테스트 시간 × 터치다운 수 + 인덱스 시간 × 터치다운 수 + 온도 안정화다. 다음으로 항목별 unique fail 기여도를 산출해 다른 항목이 이미 잡는 fail만 중복 검출하는 항목을 샘플링으로 전환한다. 리텐션 대기 시간은 분포 tail을 보고 가드밴드를 재산정한다. 병렬도를 높이면 터치다운 수가 줄지만 전원 노이즈와 사이트 편차를 검증해야 한다. 적응형 테스트로 WAT와 초기 다이 결과가 좋은 웨이퍼에 짧은 플로우를 적용한다. 각 조치는 FT fail율과 필드 DPPM 변화를 사후 모니터링해 커버리지 손실이 없음을 확인한 뒤 확정한다.

1. 비트맵 시그니처를 공정 층에 매핑할 때 흔한 오판과 그것을 피하는 방법을 설명하라.
- 답: 첫째, 논리 주소를 물리 좌표로 변환하지 않고 맵을 읽는 오판이다. 주소 스캔램블 때문에 논리 row 연속이 물리 연속이 아니다. 둘째, 테스트 유발 불량(사이트 편차, 접촉 저항)을 공정 불량으로 보는 오판이며, 카드/사이트 교체 재테스트로 배제한다. 셋째, 같은 시그니처를 한 원인으로 단정하는 오판이다. row fail은 WL 오픈, WL 드라이버, 게이트 콘택트 모두 가능하므로 온도/전압 의존성, WAT, 인라인 계측, 장비 이력 중 2개 이상 독립 데이터로 교차 확인해야 한다. 마지막으로 물리 분석(FA)으로 확인한 뒤에만 공정을 건드린다.
1. Row hammer 취약성을 EDS에서 어떻게 평가하고, 공정 변수와 어떻게 연결되나.
- 답: 특정 row를 리프래시 주기 내에 수만 수십만 회 활성화한 뒤 이웃 row를 읽어 플립 비트 수와 플립 시작 횟수를 측정한다. single/double/many-sided 패턴과 온도 조건을 달리 해 최악 조건을 찾는다. 전수는 시간상 어려워 샘플 row 또는 취약 패턴만 측정하고 TRR/PRAC 회로의 동작 여부는 기능 테스트로 확인한다. 공정 측면에서는 워드라인 간격 축소, 셀 간 커플링 증가, 워드라인 스위칭 시 전하 주입이 취약성을 높이므로 WL 피치, 격리 구조, 게이트 산화막 조건 변경 시 hammer 평가를 함께 해야 한다.

9. 한 페이지 요약

항목	핵심
테스트 단계	WAT/PCM(공정 파라미터, TEG) → EDS(다이 양불, 리페어, 비트맵) → FT(패키지 스펙, 속도 bin) → SLT(시스템 검증). 검출 비용은 뒤로 갈수록 약 10배씩
프로브 카드	캔틸레버/버티컬/MEMS. 접촉 저항 수 Ω, 힘 수 gf, 오버드라이브 수십 μm, 평탄도 ±10 μm대. 접촉 저항 상승은 Vmin over-kill로 나타남
온도	고온(85~95 °C)은 누설·리텐션, 저온(-10 ~ -40 °C)은 Vt 상승·타이밍(tWR). 메커니즘의 온도 의존성이 반대라 둘 다 필요
DRAM 항목	function(패턴), retention(대기 후 읽기, 10 °C에 절반), tRCD/tWR 가드밴드, row hammer(반복 활성화), IDD, Vmin
NAND 항목	P/E 동작·시간, 초기 bad block, read window(Vt 분포), RBER, cycling(트랩 축적), retention bake(고온 가속 charge loss)
비트맵 시그니처	SB(셀 누설·파티클), row(WL), column(BL·SA), paired(브리지), block(로컬 회로·큰 결함), cluster(국소 공정), repeater(마스크), edge ring/radial(장비 균일도), scratch(CMP·핸들링)
매핑 원칙	논리→물리 좌표 변환 → 시그니처 분류 → 온도/전압 의존성 → WAT·인라인·장비 이력 교차 → FA 확정. 독립 데이터 2개 이상
테스트 불량 배제	카드/사이트 교체 재테스트, 콘택트 저항 로그, 사이트 상관. 공정보다 먼저 확인
리페어	여분 row/col(block)을 퓨즈로 매핑. fail 수보다 분포가 수율 결정. pre-repair(공정 품질)와 post-repair(사업) 분리 관리. PPR은 필드 보완
스크리닝	변인(고온·고전압, 아레니우스+전압 가속 수백 배), 전압 스트레스(유전막 약점 조기 파괴). 검출 곡선과 양품 손상 곡선 교차 전에 조건 설정
수율·DPPM	$Y = \exp(-D_0 \cdot A)$ 또는 음이항. DPPM = 불량/출하 × 10 ⁶ . 상충 관계, over-kill vs escape의 최적점을 데이터로
커버리지 구멍	시간 축(VRT, 잠재 신뢰성), 조건 축(온도·전압·속도·패턴), 시점 축(조립 후). 축별로 대책 다름(반복 측정·스크리닝 / 조건 확대·가드밴드 / 후공정·PPR·ECC)
최신 이슈	HBM KGSD-TSV 테스트·스택 수율 거듭제곱, row hammer 대응(TRR/RFM/PRAC), 온칩 ECC 마스크, BIST/적응형 테스트, 300단+ NAND 층별 편차, 데이터 기반 맵 분류
PE의 역할	테스트 조건을 설계 변수로 다루고, 비트맵을 공정 언어로 번역하며, 수율과 DPPM의 교환 비율을 정량화해 결정한다

12. 패키징과 HBM

1. 한눈에 보기

1.1 왜 PE에게 중요한가

- 웨이퍼에서 100% 양품이던 다이가 패키지를 거치면 죽는다. 패키지 수율 손실, 조립 후 특성 shift, 출하 후 신뢰성 fail은 모두 PE가 책임지는 "제품 특성"이다. 그런데 원인은 웨이퍼 공정이 아니라 범프(bump), 언더필(fill), 몰드(mold), 기판(substrate)에 있다.
- HBM(High Bandwidth Memory)은 DRAM 다이 8 16장을 TSV(Through-Silicon Via)로 수직 연결한 제품이다. 여기서는 "다이 1장의 수율"이 아니라 "스택(stack) 전체의 수율"이 곱으로 결정된다. 양품 다이 12장을 쌓아도 본딩 1곳이 죽으면 12장이 함께 폐기된다. 패키징이 곧 수율이다.
- HBM은 SK hynix의 대표 제품이고 A!SK/면접에서 "HBM 구조를 설명하라", "NCF와 MUF의 차이", "hybrid bonding이 왜 필요한가"는 매우 자주 나온다.
- 열, 워페이지(warpage), 솔더 접합 신뢰성은 패키지 재료 물성(CTE, k, Tg, 모듈러스)이 결정한다. 웨이퍼 공정에서 배운 "변수 → 특성" 사고를 패키지 재료와 조립 변수로 확장하는 장이다.
- 앞으로 하이브리드 본딩(hybrid bonding), 16단 이상 스택, 베이스 다이(base die) 로직화가 진행된다면 패키징과 웨이퍼 공정의 경계가 사라진다. PE는 그 경계를 먼저 넘어야 한다.

1.2 핵심 키워드

용어	한 줄 정의
플립칩(flip chip)	다이를 뒤집어 범프로 기판에 직접 붙이는 접속 방식. 와이어본드 대비 I/O 수와 전기 성능이 크다
C4 범프	Controlled Collapse Chip Connection. 솔더 볼 범프. 피치 대략 130 250 μm
Cu 필러(Cu pillar)	구리 기둥 위에 얇은 솔더 캡을 둔 범프. 피치 대략 40 130 μm , 브리지에 강함
마이크로범프(microbump)	HBM 다이 사이를 잇는 초소형 범프. 직경 대략 10 25 μm , 피치 대략 25 55 μm
TSV	실리콘을 관통하는 구리 비아. HBM 다이 간 수직 신호/전원 경로. 직경 대략 5 10 μm , 깊이 대략 50 100 μm
NCF(Non-Conductive Film)	본딩 전 다이 위에 미리 붙이는 필름형 언더필. TCB와 함께 사용
NCP(Non-Conductive Paste)	본딩 전 도포하는 페이스트형 언더필. NCF와 같은 pre-applied 계열
CUF(Capillary Underfill)	본딩 후 모세관 현상으로 갭에 채우는 액상 언더필. 전통 플립칩 표준
MUF(Molded Underfill)	몰딩 수지가 갭까지 한 번에 채우는 방식. MR-MUF는 매스 리플로우 후 MUF
TCB(Thermo-Compression Bonding)	다이를 열과 압력으로 한 장씩 눌러 붙이는 본딩. NCF와 짝
매스 리플로우(Mass Reflow, MR)	여러 다이를 한 번에 오븐에서 리플로우해 솔더 접합. 처리량이 크다
하이브리드 본딩(hybrid bonding)	Cu 패드와 유전체를 범프 없이 직접 접합. 피치 10 μm 이하 가능
인터포저(interposer)	GPU와 HBM을 잇는 실리콘/유기 중간 기판. 미세 배선(RDL) 제공
워페이지(warpage)	CTE 차이로 패키지/웨이퍼가 휘는 현상. 본딩 오픈과 크랙의 주범
IMC(Intermetallic Compound)	솔더-금속 반응층(Cu ₆ Sn ₅ , Cu ₃ Sn 등). 접합 강도와 취성의 양면
MSL(Moisture Sensitivity Level)	흡습 민감도 등급. 리플로우 시 팽윤 크랙 위험을 나타냄
KOZ(Keep-Out Zone)	TSV 주변에 트랜지스터를 두지 않는 영역. 열응력이 이동도를 바꾸기 때문

2. 기초

2.1 패키지가 하는 네 가지 일

패키지는 “다이를 담는 상자”가 아니다. 네 가지 기능을 동시에 만족해야 한다.

기능	무엇을 하는가	실패하면 제품에서 어떻게 보이는가	대략 숫자
전기적 연결	다이 패드를 보드 핀으로. 전원 공급과 신호 전달	오픈/쇼트, 신호 지연, 전원 노이즈, SI/PI 저하	HBM 스택 1개 I/O 1,024 2,048개, 파워/그라운드 포함 수천 범프
기계적 보호	충격, 진동, 핸들링에서 다이 보호	다이 크랙, 범프 크랙, 와이어 단선	드롭 테스트 1,500 G 수준 (JESD22-B111)
열 방출	다이 열을 보드/히트싱크로	접합 온도 상승 → 누설, 리텐션, 스로틀링	θ_{JA} 수 °C/W 이내 목표(15장)
습기/화학 차단	수분, 이온 오염에서 다이 보호	부식, 누설, 팝콘 크랙, 마이그레이션	MSL 등급, uHAST 130°C/85%RH 96h

[핵심]

네 기능은 서로 충돌한다. 전기 성능을 위해 피치를 줄이면 기계적 마진(브리지, 크랙)이 줄고, 열을 위해 필러(filler)를 늘리면 유동성이 나빠져 보이드가 생기고, 습기를 막기 위해 두꺼운 몰드를 쓰면 워페이스가 커진다. 패키지 엔지니어링은 이 trade-off 관리다.

2.2 인터커넥트 세대: 와이어본드 vs 플립칩 vs WLP

Wire bond	Flip chip	WLP (Fan-out)
+-----+ die \\ wire +-----+ \\ ===== substrate face-up, edge pads serial-ish I/O	+-----+ die (flipped) +oooooo+ bumps ===== substrate face-down, area array parallel I/O	+-----+ die +oooooooo+ RDL +---ooooo---+ balls no substrate, redistributed

항목	와이어본드(Wire Bond)	플립칩(Flip Chip)	WLP/Fan-out
접속 위치	다이 가장자리 패드	다이 전면 어레이	다이 전면 + RDL로 재배선
피치(대략)	35 60 μm (패드)	40 250 μm (범프)	RDL 라인 2 10 μm , 볼 0.3 0.5 mm
I/O 수	수백	수천 수만	수백 수천
전기 경로 길이	1 5 mm 와이어	50 150 μm 범프	RDL 수 mm
인덕턴스	1 3 nH 수준	0.05 0.2 nH 수준	중간
열 경로	다이 뒷면 → 다이패드	범프 → 기판, 뒷면 → 리드	다이 뒷면 노출 가능
비용	낮음	중간	다이 크기 의존, 중간
대표 제품	상용 DRAM/NAND 스택(MCP), 저가	고성능 DRAM(FBGA), HBM, GPU	모바일 AP, 일부 메모리

- NAND 패키지는 여전히 와이어본드가 주류다. 다이 8 16장을 계단(staircase)처럼 쌓아 와이어로 잇는다. I/O가 8 16비트 수준이라 와이어로 충분하고 비용이 낮다.
- 고속 DRAM(GDDR, LPDDR 일부, DDR5 고속)과 HBM은 플립칩이다. 핀 수와 인덕턴스 때문이다.
- HBM은 다이 사이가 마이크로범프 플립칩이고, 스택 전체가 인터포저 위에 플립칩으로 놓이는 2단 구조다.

[예시]

와이어 인덕턴스 2 nH에 10 GHz급 신호 에지가 실리면 $v = L \cdot di/dt$ 로 100 mA/0.1 ns 전류 변화에 대해 2 V 노이즈가 된다. 이것이 와이어본드가 HBM급 I/O에 못 쓰이는 이유다. 범프 0.1 nH면 같은 조건에서 0.1 V다.

2.3 전통 패키지 공정 흐름

Wafer (EDS done)
 -> Backgrind (thin to 50~700 μm) -> [optional] backside metal / DAF
 -> Dicing (blade / laser / plasma)
 -> Die attach (epoxy, DAF, or flip-chip placement)
 -> Interconnect (wire bond) or (bump reflow / TCB)
 -> Underfill (CUF) or skip (MUF / pre-applied NCF)
 -> Mold (transfer / compression)
 -> Post mold cure (PMC) -> Marking (laser)
 -> Ball attach (BGA) -> Singulation
 -> Final test (FT) / burn-in -> Visual / X-ray / AOI -> Ship



단계	핵심 변수	결과에 미치는 영향	대표 결함	모니터링/계측
백그라운드(backgrind)	최종 두께, 그라인딩 휠 거칠기, 스트레스 릴리프(폴리싱/에칭)	다이 강도, 워페이지, TSV 노출(HBM)	뒷면 마이크로크랙, 칩핑, TTV 불량	두께/TTV 맵, 표면 거칠기 Ra, 다이 강도 시험
다이싱(dicing)	블레이드 rpm/피드, 레이저 파워, 커프(kerf) 폭	다이 에지 품질, 칩핑	에지 칩핑, 크랙 전파, 저-k 층 박리	광학 검사, 칩핑 폭(μm 기준)
다이 어태치	접착제 두께/보이드, 큐어 온도	열저항, 틸트, 응력	보이드, 틸트, 블리드아웃	X-ray/SAT, 틸트 측정
와이어본드	볼 크기, 초음파 파워, 힘, 온도	접합 강도, 루프 높이	크레이터, 리프트, 스위핑, 쇼트	풀/시어 테스트, X-ray
범프 리플로우/TCB	피크 온도, 시간, 플럭스, 힘/온도 프로파일(TCB)	접합 형성, IMC 두께	non-wet, 브리지, 보이드, HIP	X-ray, SAT, 단면
언더필	점도, 디스펜스량, 큐어	응력 분산, 보이드	보이드, 필렛 부족, 박리	SAT(C-SAM)
몰드	온도, 압력, 게이트 속도, 필러 함량	워페이지, 보이드, 와이어 스위핑	미충전, 보이드, 스위핑	워페이지(shadow moiré), X-ray
마킹/볼 어태치	레이저 깊이, 볼 정렬, 리플로우	외관, 보드 실장성	볼 누락, 볼 브리지	AOI, 볼 시어
최종 테스트	온도, 전압, 패턴	출하 품질	조립 후 특성 shift 검출	FT 수율, 비닝

- 백그라운드는 웨이퍼 775 μm 를 목표 두께로 얇게 한다. 일반 패키지는 100 300 μm , NAND 다층 스택은 30 50 μm , HBM 코어 다이는 대략 30 50 μm (12단 이상에서는 더 얇게)까지 간다.
- 얇아지면 다이 강도가 떨어지고 뒷면 손상층(damage layer)이 크랙 시작점이 된다. 그래서 그라인딩 후 폴리싱이나 습식/건식 에칭으로 손상층을 제거한다.

[예시]

백그라운드 후 뒷면 거칠기 Ra가 0.1 μm 에서 0.3 μm 로 나빠지면 3점 굽힘 강도가 수십 % 떨어지는 것이 일반적이다. 30 μm 코어 다이라면 그 자체가 TCB 압력에서 크랙 확률을 바꾼다. PE는 “다이 크랙이 특정 두께 로트에서만 나온다”는 시그니처를 뒷면 공정과 연결해야 한다.

2.4 범프의 종류: C4, Cu pillar, microbump

C4 solder bump	Cu pillar + solder cap	Microbump (HBM)
 solder 80~120um UBM/pad pitch 130~250um	 cap 10~30um pillar 30~60um pitch 40~130um	 3~10um 5~15um pitch 25~55um

항목	C4 솔더 범프	Cu 필러	마이크로범프
구조	전체가 솔더(SnAg 등)	Cu 기둥 + 얇은 솔더 캡	작은 Cu + 극소 솔더, 혹은 Ni/Sn
직경(대략)	80 120 μm	30 60 μm	10 25 μm
피치(대략)	130 250 μm	40 130 μm	25 55 μm (HBM), 향후 20 μm 이하
접합 방식	매스 리플로우	매스 리플로우 또는 TCB	TCB(NCF) 또는 MR(MUF)
브리지 위험	솔더가 퍼져 높음	Cu가 퍼지지 않아 낮음	솔더량이 적어 낮지만 정렬에 민감
접합 내 솔더 비율	대부분 솔더	솔더 20 30%	솔더가 거의 전부 IMC로 변환
전류 밀도 허용	낮음	높음(Cu가 전류 분산)	높지만 단면이 작아 EM 취약
열전도	솔더 k 대략 50 60 W/m·K	Cu k 400 W/m·K 기둥이 우세	Cu 기둥+IMC
용도	일반 플립칩, BGA 하부	고성능 로직, 메모리 플립칩	HBM 다이 간, 2.5D

피치 축소가 만드는 문제

이슈	메커니즘	피치가 줄면 왜 악화되는가	검출	대책
브리지(bridge)	인접 범프 솔더가 붙음	간격이 줄어 솔더 퍼짐 여유가 없음. 피치 40 μm 에 직경 25 μm 면 간격 15 μm	전기 쇼트 테스트, X-ray	Cu 필러(솔더량 감소), 정렬 정밀도, 솔더 캡 두께 제어
논웻(non-wet)	솔더가 상대 패드에 젖지 않아 오픈	범프 높이 산포, 위페이지가 갭 크기와 비슷해짐	오픈 테스트, SAT, 단면	높이 균일도, TCB로 강제 접촉, 플럭스/표면 산화 관리
IMC 과성장	Sn이 Cu/Ni와 반응해 Cu ₆ Sn ₅ , Cu ₃ Sn 형성	솔더 부피가 작아 전량 IMC화. 취성 증가	단면 SEM/EDS, 시어 테스트	Ni 배리어, 열 이력 최소화, 저온 본딩
보이드(void)	플럭스 잔사, 커켄달(Kirkendall) 보이드, 솔더 수축	접합 면적 자체가 작아 같은 보이드가 더 큰 비율	X-ray, 단면	무플럭스 본딩, Cu 순도/도금 첨가제 관리
헤드인필로우(HIP)	산화된 솔더끼리 눌러 있으나 합금되지 않음	위페이지로 한쪽이 들렸다 닿음	단면(경계선 관찰), 열사 이클 후 오픈	리플로우 프로파일, 위페이지 제어, 질소 분위기
전기이동(EM)	좁은 단면에 높은 전류 밀도	직경 절반이면 전류 밀도 4배	고온 통전 시험, 저항 변화	Cu 필러, 전류 분배 설계, Ni 배리어

[예시]

마이크로범프 직경 20 μm , 솔더 캡 5 μm , 상대 패드 Cu. 리플로우 260°C 30초와 이후 조립 열 이력 2 3회를 겪으면 Cu₆Sn₅가 2 4 μm 두께로 성장한다. 솔더가 5 μm 이므로 접합의 절반 이상이 IMC다. 이것이 마이크로범프에서 "솔더 접합"이 사실상 "IMC 접합"이 되는 이유고, 취성 파괴와 커켄달 보이드가 신뢰성 관심사가 되는 이유다.

2.5 솔더 야금 기초: 젖음, IMC, 커켄달 보이드

솔더 접합은 “녹아서 붙는 것”이 아니라 “녹은 Sn이 상대 금속과 반응해 화합물을 만드는 것”이다. 접합 강도와 신뢰성은 이 반응층이 결정한다.

Cu pad --- Cu3Sn (thin, brittle) --- Cu6Sn5 (scallop) --- Sn-Ag solder
|<- grows with time/temperature (parabolic, ~sqrt(t)) ->|
Kirkendall voids form at Cu/Cu3Sn interface when Cu diffuses out faster

항목	내용	대략 숫자	PE 관점
젖음(wetting)	산화막이 제거된 금속 표면에 용융 Sn이 퍼짐	접촉각 20~40° 양호, 90° 이상 불량	플럭스/환원 부족, 표면 산화 → non-wet
1차 IMC Cu6Sn5	리플로우 중 수 초 안에 형성, 스칼롭 형태	초기 1~2 μm	필수. 없으면 콜드 조인트
2차 IMC Cu3Sn	Cu 쪽에 장시간 고온에서 성장	HTS 150°C 1,000h 후 수 μm	취성, 커켄달 보이드 자리
Ni 배리어	Ni3Sn4가 Cu계보다 성장 느림	Ni 2~5 μm 층	마이크로범프 IMC 억제 표준
커켄달 보이드	Cu와 Sn 확산 속도 차로 Cu 쪽에 빈자리 응집	도금 불순물(S) 많으면 급증	드롭/시어에서 계면 파괴
전량 IMC화	솔더가 얇으면 전부 IMC로 변환	솔더 3~5 μm 마이크로범프	연성 없음. 응력 완충은 언더필이 담당
Ag3Sn 판상	Ag 함량 높을 때 조대 판 형성	SAC305에서 관찰	크랙 시작점, 저Ag 합금으로 회피

- IMC 성장은 확산 지배라 두께가 $x \propto \sqrt{D \cdot t}$ 로 커지고 D는 온도에 지수적이다. 리플로우 1회(260°C 1분)와 150°C 1,000시간이 비슷한 두께를 만들 수 있다.
- 마이크로범프에서 IMC가 전량이면 접합이 세라믹처럼 단단하고 취약해진다. 그래서 응력을 흡수하는 역할은 언더필/NCF가 전담하고, 언더필 보이드가 곧 접합 크랙으로 이어진다.

[주의]

“IMC가 두꺼우면 나쁘다”만 외우면 틀린다. IMC가 없으면 접합이 아니다. 문제는 Cu3Sn 비율과 커켄달 보이드이며, 대책은 Ni 배리어와 열 이력 최소화다. 단면 EDS에서 Cu:Sn 비율로 Cu6Sn5(약 55:45 at%)와 Cu3Sn(75:25)을 구분한다.

2.6 CTE 미스매치와 워페이저의 기초

패키지는 서로 다른 열팽창계수(CTE, Coefficient of Thermal Expansion)를 가진 재료를 고온에서 붙여 상온으로 내린다. 그 순간부터 응력이 갇힌다.


재료	CTE(ppm/°C, 대략)	탄성계수(GPa, 대략)	Tg 또는 비고
Si	2.6~3	130~170	기준
Cu	17	110~130	TSV, 필러
SnAg 솔더	21~23	30~50	융점 217~221°C
언더필(경화 후)	25~40(Tg 이하), 그 이상 80~120	5~10	Tg 대략 100~150°C
몰드 컴파운드(EMC)	7~12(Tg 이하)	15~30	Tg 대략 120~180°C, 필러 80~90 wt%
유기 기판(BT/ABF)	12~17(면 방향)	20~30	두께 방향 CTE는 40 이상
Si 인터포저	2.6~3	130~170	다이와 정합
유리(glass core)	3~9(조성 의존)	70	인터포저/코어 대안

- 다이(Si, 3 ppm)와 유기 기판(15 ppm)을 260°C 리플로우에서 붙이고 25°C로 내리면 변형을 차 $\Delta \epsilon = \Delta CTE \cdot \Delta T = 12 \times 10^{-6} \times 235 \approx 0.0028$ 이다. 다이 대각선 10 mm 끝에서 약 28 μm의 상대 변위가 생긴다.
- 이 변위를 범프와 언더필이 흡수한다. 언더필이 없으면 가장자리 범프에 전단 변형이 집중되어 수백 사이클 안에 피로 파괴된다. 언더필이 있으면 응력이 다이 전면에 분산되어 수천 사이클을 견딘다.

[핵심]

언더필의 첫 번째 임무는 “응력 재분배”다. 습기 차단, 열전도는 부수적이다. 그래서 언더필의 CTE, Tg, 모듈러스가 솔더 접합 신뢰성(TCT)을 직접 결정한다.

워페이지 방향도 알아야 한다.

Smile (convex, center low)  substrate room temp, mold shrink dominant -> edge ball open risk	Cry / Frown (concave, center high)  at reflow, substrate expansion dominant -> center ball open, HIP risk
---	---

- 스마일: 상온에서 몰드 수축이 지배해 가운데가 낮고 가장자리가 들린다. 가장자리 볼 오픈 위험.
- 크라이: 리플로우 온도에서 기판 팽창이 지배해 가운데가 높다. 가운데 볼 오픈, HIP 위험.
- 워페이지는 온도에 따라 부호가 바뀐다. 상온 스마일이 리플로우 온도에서 크라이로 뒤집히면 다이 위 마이크 로범프와 아래 BGA 볼이 서로 다른 시점에 들린다.
- JEDEC은 shadow moiré(JESD22-B112)로 온도별 워페이지를 측정하도록 규정한다. 대략 패키지 크기 15 mm 에 100 150 μm 이내를 목표로 하는 예가 많지만 제품별로 다르다.

[면접]

“패키지에서 CTE 미스매치가 왜 문제인가”(60초). 결론: 서로 다른 팽창률의 재료를 고온에서 붙였기 때문에 상온과 동작 온도 사이를 오갈 때마다 접합부에 반복 전단 변형이 걸린다. 근거: Si 3 ppm, 기판 15 ppm, ΔT 235°C면 변형률 0.28%, 10 mm 다이 끝에서 약 28 μm 차. 예시: 언더필이 없으면 코너 범프가 수백 사이클에 피로 크랙, 언더필로 응력을 분산하면 수천 사이클. 그래서 PE는 TCT 결과가 나쁠 때 언더필 Tg/CTE, 필렛 높이, 보이드 위치를 먼저 본다.

3. 공정/기술 상세

3.1 언더필과 몰드: NCP, NCF, CUF, MUF, NUF 심층 비교

언더필은 “다이와 기판(또는 다이와 다이) 사이 갭을 채우는 절연 수지”다. 어떤 시점에, 어떤 형태로, 어떤 분당 방식과 짝지어 넣는가에 따라 다섯 계열로 나눈다.

- CUF: bond first, fill later
die ____o____ -> reflow -> dispense liquid at edge -> capillary flow
- NCP: paste first, then TCB
dispense paste on substrate -> place die -> heat+force -> cure
- NCF: film first, then TCB
lamine film on wafer -> dice -> TCB (film melts, bumps pierce) -> cure
- MUF: bond first, mold fills gap
reflow -> (flux clean) -> compression/transfer mold fills gap + covers die
- NUF: no-flow underfill, dispense before reflow, fluxing resin
dispense fluxing resin -> place die -> reflow (joins + cures)

각 방식 설명

CUF(Capillary Underfill) — 전통 플립칩의 표준. 리플로우로 범프 접합을 먼저 만들고, 다이 한 번(또는 L자)에 액상 언더필을 디스펜스하면 모세관력으로 갭을 따라 흘러 들어간다. 이후 150°C 전후에서 1 2시간 큐어한다.

- 유동 속도는 갭 높이, 점도, 표면장력, 접촉각에 좌우된다. 갭 50 μm 에서 10 mm를 채우는 데 수십 초 수 분. 갭이 20 μm 이하로 줄면 유동 시간이 급증하고 미충전이 생긴다.
- 유동 선단이 범프 배열을 지나며 갈라지고 다시 합쳐질 때 공기를 가둔다. 이것이 CUF 보이드의 주 기원이다.

- 필러(실리카) 크기는 갭의 1/3 이하여야 한다. 갭 20 μm 이면 필러 최대 5 7 μm . 필러 함량은 50 70 wt%로 CTE 25 35 ppm을 만든다.
- 필렛(fillet)이 다이 측면을 덮는 높이가 응력 분산과 습기 경로를 결정한다. 필렛이 다이 두께의 절반 이상이면 다이 에지 크랙 억제에 유리하지만, 너무 높으면 다이 상면 오염.

NCP(Non-Conductive Paste) — 본딩 전에 기판(또는 하부 다이) 위에 페이스트를 도포하고, 다이를 열압착(TCB)한다. 범프가 페이스트를 밀어내고 상대 패드에 닿아 접합되고, 페이스트는 같은 열로 경화된다.

- 디스펜스 양과 위치 제어가 핵심. 양이 많으면 다이 상면으로 넘치고(climb), 적으면 에지 미충전.
- 페이스트는 흐르므로 다이 배치 시 밀려 나가며 범프 사이에 갇힌 공기가 빠져나가지 못하면 보이드.
- 다이 크기가 크고 범프 수가 많을수록 페이스트가 균일하게 밀려나기 어렵다. 그래서 대형 다이/고밀도에서는 NCF가 선호된다.

NCF(Non-Conductive Film) — 웨이퍼 상태에서 필름(두께 대략 15 35 μm , 범프 높이보다 약간 두껍게)을 라미네이트하고, 다이상한 뒤 다이 한 장씩 TCB로 붙인다. 본딩 헤드가 250 300°C, 수십 수백 N으로 수 초 10초 누르면 필름이 용융되어 범프가 뚫고 나가 상대 패드에 닿고 솔더가 녹아 접합되며 필름은 경화된다.

- 필름이 미리 균일하게 덮여 있어 디스펜스 산포가 없다. 갭이 10 μm 대로 얇아져도 채워진다. 이것이 HBM 마이크로범프에 NCF가 선택된 이유다.
- 필름이 범프 사이에서 밀려날 때 공기와 휘발분(outgassing)이 갇히면 보이드. 특히 범프 바로 옆 보이드는 솔더가 그쪽으로 빨려 들어가는 통로가 되어 오픈이나 브리지를 만든다.
- 필름이 솔더 표면에 남으면(resin entrapment) 젖음을 방해해 non-wet. 이 때문에 TCB 프로파일(온도 램프, 힘 단계)이 미세하게 튜닝된다.
- 열전도율은 대략 0.2 0.5 W/m·K로 낮다. 필러를 늘리면 열전도는 오르지만 범프가 필름을 뚫기 어렵고 필러가 접합면에 끼어 non-wet을 유발한다.
- 한 장씩 붙이므로 처리량(UPH)이 낮다. 12단 스택이면 12회 TCB.

MUF(Molded Underfill) — 리플로우로 범프 접합을 먼저 만들고, 몰딩 단계에서 몰드 컴파운드가 다이 위와 다이 밑 갭을 동시에 채운다. 언더필 디스펜스/큐어 공정이 사라져 스텝이 준다. HBM에서는 매스 리플로우(MR)로 여러 다이를 한 번에 접합하고 MUF로 채우는 MR-MUF가 알려져 있다.

- 몰드 컴파운드는 고필러(80 90 wt%)라 CTE가 낮고 열전도율이 1 3 W/m·K 수준으로 NCF보다 높다. 스택 내부 열 방출에 유리하다.
- 그러나 고필러/고점도 수지를 좁은 갭에 밀어 넣어야 하므로, 갭이 얇고 다이가 크면 미충전과 보이드 위험이 급증한다. 필러 크기도 갭에 맞춰 줄여야 하고 그러면 점도가 오른다.
- 매스 리플로우이므로 다이가 자기 정렬(self-alignment)된다. 그러나 워페이스가 크면 non-wet, 솔더 브리지가 생긴다. 스택 중 한 층의 워페이스가 전체 접합에 영향을 준다.
- 리플로우 후 플렉스 잔사 세정이 필요하거나 무플렉스 공정이 필요하다. 잔사는 MUF 보이드와 박리의 원인.

NUF(No-flow Underfill) — 플렉스 기능을 가진 수지를 본딩 전에 도포하고, 리플로우 한 번으로 솔더 접합과 수지 경화를 동시에 한다. 필러를 넣기 어려워 CTE가 높고(40 ppm 이상), 신뢰성이 CUF보다 떨어져 저가/소형에 한정된다. 하지만 “pre-applied이면서 매스 리플로우”라는 개념은 NCF와 MUF 사이의 변형으로 이해하면 좋다. 기타 변형으로 웨이퍼 레벨 언더필(WLUF, 웨이퍼에 미리 코팅 후 리플로우), 하이브리드 본딩용 유전체(SiO_2/SiCN , 수지가 아니라 무기물)가 있다. 유전체 본딩은 3.5절에서 다룬다.

비교표 1: 공정 순서와 형태

항목	CUF	NCP	NCF	MUF	NUF
형태	액상	페이스트	필름	몰드 컴파운드	액상(플렉스 내장)
적용 시점	접합 후	접합 전(기판 위)	접합 전(웨이퍼 위)	접합 후(몰딩과 동시)	접합 전
본딩 방식	매스 리플로우	TCB	TCB	매스 리플로우	매스 리플로우
경화	별도 오븐 큐어	본딩 열 + 후큐어	본딩 열 + 후큐어	몰드 큐어(PMC)	리플로우 중
별도 언더필 스텝	디스펜스+큐어 필요	디스펜스 필요	라미네이트(웨이퍼 단위)	없음	디스펜스

비교표 2: 품질 특성

항목	CUF	NCP	NCF	MUF	NUF
보이드 경향	유동 합류 보이드, 갭 얇으면 급증	밀림 시 공기 포획	범프 옆 미세 보이드, 아웃가싱	미충전, 게이트 반대편 보이드	플렉스 부산물 보이드
필렛 제어	디스펜스량으로 조절 가능	넘침(climb) 위험	필름 압출량으로 결정, 얇음	몰드가 다이 전체를 덮음(필렛 개념 없음)	조절 어려움
워페이스 기여	낮음(얇은 층)	낮음	낮음	높음(두꺼운 몰드가 지배)	낮음
피치/갭 적합성	갭 30 μm 이상에서 안정	갭 20 50 μm	갭 10 30 μm , 미세 피치 최적	갭 30 μm 이상 유리, 얇으면 어려움	갭 50 μm 이상
열전도율(대략)	0.3 0.8 W/m·K	0.3 0.8	0.2 0.5	1 3	0.2 0.4
응력 분산(TCT)	우수	양호	양호	우수(고필러 저CTE)	낮음

비교표 3: 생산성과 사용 맥락

항목	CUF	NCP	NCF	MUF	NUF
처리량	높음(MR) + 큐어 시간	낮음(TCB 다이당)	낮음(TCB 다이당 수 초 10초)	높음(MR + 일괄 몰딩)	높음
리워크	큐어 전 가능, 후 불가	불가	불가	불가	불가
재료비	낮음	중간	높음(필름)	낮음(몰드에 포함)	낮음
장비	디스펜서, 오븐	디스펜서, TC 본더	라미네이터, TC 본더	리플로우, 몰드 프레스	디스펜서, 리플로우
플립칩 사용 맥락	대부분의 FCBGA, 메모리 FBGA	소형 고밀도, 일부 CIS	HBM 다이 스택 (2.5D 초기부터), 미세 피치 3D	저가 FCCSP, HBM 일부 공급자(MR-MUF)	저가 소형
HBM 사용 맥락	스택-인터포저 사이 등	제한적	코어 다이 간 표준적 접근	MR-MUF로 코어 다이 간 채움	거의 없음

[핵심]

NCF vs MUF를 한 문장으로: NCF는 “미세 피치·얇은 갭에서 보이드와 non-wet을 관리하기 쉬운 대신 열전도와 처리량을 포기”하고, MUF는 “열전도와 처리량을 얻는 대신 얇은 갭 충전과 워페이스 제어가 어려워진다”. 어느 쪽이 좋은가가 아니라 어느 변수를 해결했는가의 문제다. **[면접]** “NCF와 MUF의 차이를 PE 관점에서 설명하라”(90초). 정의: 둘 다 HBM 다이 사이 갭을 채우는 절연재인데, NCF는 본딩 전 필름을 붙이고 TCB로 한 장씩 누르며, MUF는 매스 리플로우로 접합한 뒤 몰드 수지가 갭까지 채운다. 제품 임팩트: NCF는 k 0.2 0.5 W/m·K로 낮아 12단 스택 내부 온도 구배를 키우고, MUF는 1 3 W/m·K로 열에 유리하다. 변수와 불량: NCF는 범프 옆 보이드가 솔더를 끌어 오픈/브리지, 필름 잔사가 non-wet을 만든다. MUF는 얇은 갭 미충전 보이드와 리플로우 워페이스로 non-wet, HIP가 생긴다. 1차 데이터: 오픈/쇼트 맵과 층 위치, SAT 보이드 맵, 단면. 조치: NCF는 TCB 온도/힘 단계 프로파일과 필름 아웃가싱, MUF는 필러 크기/점도, 리플로우 워페이스, 플렉스 잔사. 결론: 열이 지배 변수가 되는 고단 HBM에서는 MUF 방향의 열 이점이 크고, 피치가 더 줄어드는 시점에는 하이브리드 본딩이 둘 다를 대체할 후보다.

언더필 핵심 공정 변수

변수	조절 방향	영향 받는 결과	모니터링/계측
필러 함량(wt%)	높이면 CTE ↓, k ↑, 점도 ↑	TCT 수명 ↑, 보이드 ↑, 유동성 ↓	점도, TMA(CTE), 열전도 시편
필러 최대 입경	갭의 1/3 이하로	필러 끼임(non-wet), 미충전	입도 분포, 단면

변수	조절 방향	영향 받는 결과	모니터링/계측
Tg	동작 온도보다 높게 (100 150°C)	Tg 위에서 CTE 3배 급증 → 응력	DMA/DSC
점도(본딩 온도에서)	낮으면 유동 유리, 너무 낮으면 넘침	보이드, 필렛, climb	레오미터
NCF 두께	범프 높이 + 수 μm	압출량, 필렛, 보이드	라미네이트 두께 맵
TCB 헤드 온도/램프	솔더 용점 이상, 수지 경화 이전 접합	non-wet, 수지 갇힘, IMC 두께	헤드 온도 프로파일, 단면
TCB 힘(단계)	초기 저힘으로 수지 배출, 이후 접합힘	브리지(과압), 오픈(저압), 다이 크랙	본딩 높이(BLT), 시어
TCB 시간	수 초 10초	UPH vs 접합 완성	처리량, X-ray
MUF 몰드 온도/압력/게이트 속도	유동 선단 제어	미충전, 보이드, 다이 시프트	몰드 유동 시뮬레이션, SAT
플럭스 종류/세정	무플럭스 또는 잔사 세정	보이드, 박리, 이온 오염	이온 크로마토그래피, SAT
후큐어(PMC) 조건	완전 경화	잔류 응력, Tg 확보	DSC 잔류 발열

3.2 HBM 구조와 세대

```

<-- ~11 x 10 mm footprint -->
+-----+
| Core DRAM die #12 (top, may be thicker) |
+---o---o---o---o---o---o---o---o---o---+ microbump + NCF/MUF
| Core DRAM die #11      | TSV | TSV |    |
+---o---o---o---o---o---o---o---o---o---+
| ... (8 / 12 / 16 core dies)          |
+---o---o---o---o---o---o---o---o---o---+
| Core DRAM die #1                      |
+---o---o---o---o---o---o---o---o---o---+
| Base (logic) die: PHY, TSV, test, repair |
+---o---o---o---o---o---o---o---o---o---+ larger bumps / Cu pillar
|      Si interposer (or alt.) <-- RDL --> GPU/xPU
+---00---00---00---00---00---00---00---00---+ C4 bumps
|      Package substrate                  |
+---()---()---()---()---()---()---()---()---+ BGA balls

```

- 코어 다이(core die): DRAM 셀 어레이와 최소 주변회로. TSV가 뚫려 있어 위아래 다이와 전원/신호를 공유한다.
- 베이스 다이(base die, 로직 다이): 스택 맨 아래. 호스트와의 PHY, 채널 컨트롤, 테스트/리페어 로직, 온도 센서를 가진다. HBM4에서는 베이스 다이를 파운드리 로직 공정으로 만들어 더 많은 기능(캐시, 압축, 컨트롤러 일부)을 넣는 방향이 진행된다.
- 인터포저: 스택과 GPU를 잇는 실리콘 중간 기판. 마이크로범프 피치와 기판 피치를 매개한다. 배선 폭 대략 0.4 2 μm , TSV 포함. 크기가 레티클 한계(약 830 mm²)를 넘어 2 3배 크기의 스티칭 인터포저, 혹은 로컬 실리콘 브리지(RDL 기판에 작은 Si 브리지만 넣는 방식)로 대체하는 흐름이 있다.
- 패키지 기판: 유기 다층. HBM 여러 개와 GPU를 담기 위해 50 100 mm 이상의 대형 기판. 워페이지 관리가 핵심.

항목	HBM2E(대략)	HBM3(대략)	HBM3E(대략)	HBM4(공개된 방향)
I/O 수(스택당)	1,024	1,024	1,024	2,048
핀 속도	3.2 3.6 Gbps	6.4 Gbps	8 9.6 Gbps 이상	8 Gbps 전후(핀 2배)
스택 대역폭	410 460 GB/s	819 GB/s	1.0 1.2 TB/s 이상	2 TB/s 전후
스택 단수	8	8 12	8 12	12 16
용량(스택)	8 16 GB	16 24 GB	24 36 GB	36 64 GB
채널	8 채널	16 채널(32 pseudo)	16 채널	32 채널(64 pseudo)

항목	HBM2E(대략)	HBM3(대략)	HBM3E(대략)	HBM4(공개된 방향)
패키지 높이	720 μm	720 μm	720 μm	775 μm 허용
스택 전력(대략)	수 W 10 W	10 15 W대	15 30 W대	30 W 안팎 이상 예상
베이스 다이	DRAM 공정	DRAM 공정	DRAM 공정	로직 파운드리 공정 방향

- 패키지 높이 720 μm 에 12단을 넣으려면 코어 다이 두께가 대략 30 40 μm 대여야 한다. 16단이면 더 얇거나 775 μm 높이 허용이 필요하다. 다이 두께는 TSV 깊이, 다이 강도, 열저항, 워페이지를 모두 바꾼다.
- 대역폭 = I/O 수 $\times$ 핀 속도 / 8. $1,024 \times 6.4 \text{ Gbps} / 8 = 819 \text{ GB/s}$. $2,048 \times 8 \text{ Gbps} / 8 = 2.05 \text{ TB/s}$.
- 전력은 대략 pJ/bit로 말한다. HBM은 3 4 pJ/bit 수준, GDDR은 7 8 pJ/bit 수준이 흔히 인용된다. 1 TB/s에 3.5 pJ/bit이면 $8e12 \text{ bit/s} \times 3.5e-12 \text{ J} = 28 \text{ W}$. 이것이 HBM 스택 열 문제의 출발점이다(15장).

[주의]

HBM이 “빠른 DRAM”이라는 표현은 절반만 맞다. 셀 자체는 일반 DRAM과 같고 핀 속도는 GDDR보다 느리다. 빠른 이유는 I/O가 1,024 2,048개로 넓기 때문이고, 그것이 가능한 이유가 TSV와 마이크로범프, 인터포저다. 즉 HBM의 본질은 회로가 아니라 패키징이다.

3.3 TSV(Through-Silicon Via)

형성 시점: via-first, via-middle, via-last

항목	via-first	via-middle	via-last(back side)
형성 시점	트랜지스터 형성 전	FEOL 후, BEOL 전	BEOL 완료 후 웨이퍼 뒷면에서
재료	poly-Si(고온 견딜 것)	Cu	Cu
저항	높음	낮음	낮음
정렬	앞면 기준 용이	앞면 기준 용이	뒷면에서 앞면 패턴 정렬(IR 얼라인)
배선 점유	있음	BEOL 배선 레이아웃 제약	배선 위 랜딩 필요, 셀 영역 회피
열 이력	FEOL 고온 경험	BEOL 400°C 이하만	더 낮음
HBM 주류	아님	주류	일부

via-middle 공정 흐름

```

FEOL done
-> Litho (TSV pattern, 5~10  $\mu\text{m}$  dia.)
-> DRIE Bosch etch (depth 50~100  $\mu\text{m}$ , AR ~10:1, scallop control)
-> Liner oxide (TEOS/SACVD, 0.2~1  $\mu\text{m}$ ) + barrier (Ta/TaN, TiN)
-> Cu seed (PVD) -> Cu ECP bottom-up fill (additive control)
-> Cu anneal (stress relax, grain growth) -> Cu CMP (overburden removal)
-> BEOL as usual
-> [after front side finish] Carrier bonding -> Backgrind to expose
-> Backside Si recess (reveal), passivation, CMP -> Backside pad/bump
-> Debond from carrier
  
```

변수	조절 방향	영향 받는 결과	모니터링/계측
TSV 직경/깊이(AR)	직경 $\downarrow$ $\rightarrow$ 밀도 $\uparrow$, KOZ $\downarrow$, 필 나 이도 $\uparrow$	저항, 스트레스, 보이드	CD-SEM, 단면, IR 깊이
식각 스칼롭(scallop) 크기	사이클 시간 $\downarrow$ $\rightarrow$ 스칼롭 $\downarrow$	라이너 커버리지, 누설, 배리어 결함	단면 SEM
라이너 산화막 두께/품질	두껍게 $\rightarrow$ 커패시턴스 $\downarrow$, 누설 $\downarrow$	신호 지연(C_{TSV}), 기판 누설	C-V, I-V(TSV-to-Si)
배리어/시드 커버리지	하단·측벽 연속성	Cu 확산 누설, 보이드 시작점	TEM, 저항
Cu 도금 첨가제(억제제/촉진제)	bottom-up 확보	시임(seam)/보이드	X-ray, 단면

변수	조절 방향	영향 받는 결과	모니터링/계측
Cu 어닐 온도/시간	도금 후 400°C 전후	Cu pumping 크기, 그레인 크기	표면 프로파일러, AFM
CMP 오버버튼 제거	디싱/에로전 최소화	랜딩 패드 두께, 쇼트	두께 맵
뒷면 노출(reveal) 양	Cu 노즈 높이 수 μm	뒷면 범프 접합, 패시베이션 크랙	프로파일, 광학
캐리어 본딩/디본딩	접착제 열 안정성, 디본딩 방식 (레이저/기계)	다이 크랙, 잔사, 워페이저	외관, 잔사 검사

TSV 특유의 물리 이슈

이슈	메커니즘	제품 영향	검출	대책
도금 보이드/시임	첨가제 불균형, 시드 불 연속, 고AR	저항 ↑, 고온 통전에서 오픈	X-ray CT, 단면, TSV 저항 체인	첨가제 관리, 펄스 도금, 시드 개선
Cu 펌핑(pumping)	Cu CTE 17 vs Si 3. 어닐/후속 열에서 Cu가 위로 튀어나옴(수십 수백 nm)	위 BEOL 층 크랙, 박리, 저항 변화	AFM, 프로파일러, 단면	도금 후 고온 어닐 먼저 → CMP, 그레인 안정화
열응력과 KOZ	TSV 주변 Si에 방사형 응력 → 캐리어 이동도 변화(피에조저항)	인접 트랜지스터 V_t /Ion shift	링 오실레이터, 소자 특성 매핑	KOZ 수 μm 확보, TSV 직경 축소, 라이너 응력 완충
라이너 누설/커패시턴스	라이너 결함, 핀홀, Cu 확산	TSV-to-Si 누설, 신호 커패시턴스(수십 수백 fF)	I-V, C-V, TDDB	라이너 두께, 배리어 품질
스캘롭 기인 라이너 취약	보쉬 공정 측벽 요철에서 라이너 얇음	국부 누설, 배리어 파손	단면 TEM	스캘롭 축소, 스무딩 에칭
뒷면 노출 부 크랙	얇은 Si와 Cu 노즈 사이 응력	뒷면 범프 접합 불량, 습기 침투	광학, SAT	패시베이션 재료/두께, 노출 높이 제어
TSV 오픈(스택 후)	위 이슈들이 열 사이클에서 진행	특정 신호/전원 라인 fail → 다이 또는 채널 fail	TSV 체인 테스트, 저항 모니터	리턴던트 TSV, 리페어

[예시]

TSV 직경 6 μm , 깊이 50 μm , 라이너 SiO_2 0.3 μm . 커패시턴스는 원통 콘덴서 근사로 $C = 2\pi\epsilon \cdot L / \ln(r_{\text{out}}/r_{\text{in}})$. $\epsilon = 3.9 \times 8.85 \times 10^{-12}$, $L = 50 \times 10^{-6}$, $r_{\text{in}} = 3 \mu\text{m}$, $r_{\text{out}} = 3.3 \mu\text{m}$ 이면 $\ln(1.1) = 0.0953$, $C \approx 2\pi \times 3.45 \times 10^{-11} \times 50 \times 10^{-6} / 0.0953 \approx 114 \text{ fF}$. 다이 12장을 지나면 1 pF 이상이다. TSV 하나가 마이크로 범프 하나보다 큰 부하일 수 있다는 감각이 필요하다. **[예시]** Cu 펌핑. TSV 깊이 50 μm , Cu와 Si CTE 차 14 ppm, 400°C 어닐(ΔT 375°C)에서 자유 팽창 차는 $50 \times 10^{-6} \times 14 \times 10^{-6} \times 375 \approx 0.26 \mu\text{m}$. 실제로는 구속과 소성 변형으로 수십 수백 nm의 영구 돌출로 남는다. BEOL 최하층 두께가 100 200 nm대이면 이 돌출은 층간 박리를 일으킬 수 있다. 그래서 도금 직후 고온 어닐로 펌핑을 먼저 발생시킨 뒤 CMP로 제거한다.

3.4 본딩 방식: TCB, 일괄(매스 리플로우) 본딩, 하이브리드 본딩

TCB (NCF) heated head ==v== [die + NCF] ---bumps melt/pierce--- one die at a time 3~10 s per die	Mass reflow (MUF) oven, all dies at once [die][die][die] on flux ---solder self-align--- batch minutes per batch	Hybrid bonding Cu pad + dielectric SiO_2/SiCN direct contact RT pre-bond → anneal W2W or D2W, no solder particle-critical
---	---	--

항목	TCB(열압축)	매스 리플로우(일괄)	하이브리드 본딩
접합 매체	솔더 캡(마이크로범프) + NCF/NCP	솔더 + 플럭스, 이후 MUF/CUF	Cu-Cu 직접 + SiO_2/SiCN 유전체

항목	TCB(열압축)	매스 리플로우(일괄)	하이브리드 본딩
피치 한계(대략)	25 40 μm , 20 μm 근접	40 μm 이상 안정	10 μm 이하, 1 2 μm 연구
정렬 정밀도 요구	$\pm 2.3 \mu\text{m}$	자기 정렬로 완화	$\pm 0.2 \mu\text{m}$ (W2W) $\pm 0.5 \mu\text{m}$ (D2W)
워페이스 내성	강제 접촉으로 흡수	취약(non-wet, HIP)	매우 취약(표면 평탄도 nm 수준 요구)
처리량	낮음(다이당 수 초 10초)	높음	W2W 높음, D2W 중간
열 이력	다이당 250 300°C 수 초, 누적 12 회	260°C 피크 1 수 회	상온 프리본딩 + 200 400°C 어닐
갭/두께	범프 높이 10 30 μm	범프 높이	0(갭 없음) → 스택 높이 절약, 열저항 ↓
열전도(다이 간)	NCF 0.2 0.5 W/m·K + 범프	MUF 1 3 W/m·K + 범프	유전체+Cu 직접, 갭 재료 없음
주요 결함	non-wet, 필름 보이드, 브리지, 다이 크랙	non-wet, HIP, 브리지, 미충전	파티클 보이드, 디스본드, 오버레이 오정렬, Cu 리세스 불량
리워크	불가	불가	불가
청정도 요구	일반 조립 클린룸	일반	웨이퍼 펌 수준(파티클 1 μm 미만 관리)

하이브리드 본딩 상세

```

Wafer A: ... BEOL ... | SiO2/SiCN | Cu pad (recessed a few nm)
----- bonding interface -----
Wafer B: ... BEOL ... | SiO2/SiCN | Cu pad
Step: CMP (pad recess ctrl) -> plasma activation -> RT bond (dielectric)
      -> anneal 200~400C (Cu expands, pads contact & diffuse) -> done

```

- 유전체 표면을 플라즈마로 활성화한 뒤 상온에서 접촉시키면 반데르발스 → 공유 결합으로 유전체가 먼저 붙는다. 이후 어닐하면 Cu가 팽창(CTE 17 ppm)해 리세스(recess)되어 있던 패드가 서로 닿고 확산 접합된다.
- Cu 패드 리세스는 수 nm 수준으로 제어해야 한다. 너무 깊으면 어닐 후에도 닿지 않아 오픈, 너무 얇거나 돌출되어 있으면 유전체가 닿지 못해 보이드.
- 파티클 1 μm 이 인터페이스에 끼면 그 주변 수 mm 크기의 미접합 영역(보이드)이 생길 수 있다. W2W(웨이퍼 대 웨이퍼)에서는 그 아래 수십 다이가 함께 죽는다. D2W(다이 대 웨이퍼)는 양품 다이만 골라 쌓을 수 있지만 다이 에지 파티클과 정렬 시간이 문제다.
- 오버레이(overlay) $\pm 0.2 \mu\text{m}$ 를 위해 패드 크기를 피치의 절반 이상으로 두어 마진을 준다. 피치 4 μm 면 패드 2 μm , 오버레이 0.2 μm 면 접촉 면적 손실 약 20%.
- 디스본드(disbond, 박리)는 활성화 부족, 표면 오염(탄소, 수분), CMP 후 표면 거칠기 0.5 nm RMS 초과에서 발생. 본딩 후 SAT나 IR로 검사한다.
- HBM 관점 장점: 갭이 없어 16단 이상에서 높이 제한을 풀고, 다이 간 열저항이 크게 내려가고, 범프 EM/IMC 문제가 사라진다. 단점: DRAM 펌 수준 청정도의 본딩 라인, W2W이면 수율 급 손실, D2W이면 처리량.

[면접]

“HBM에 하이브리드 본딩이 필요한 이유와 어려움”(60초). 결론: 마이크로범프+NCF는 피치 20 μm 대와 12 16 단 높이/열에서 한계에 다다르고, 하이브리드 본딩은 범프 없이 Cu 패드와 유전체를 직접 붙여 피치 10 μm 이하, 갭 0, 열저항 감소를 준다. 어려움: 표면 평탄도 nm급 CMP, 파티클 1 μm 이 mm 보이드로 확대, 오버레이 0.2 μm 급, W2W면 불량 다이가 양품과 묶여 수율 급 손실. PE 관점 1차 데이터: 본딩 후 IR/SAT 보이드 맵, 어닐 후 데이지 체인 저항, 오버레이 맵. 현재 DRAM 스택에는 도입 검토/개발 단계로 보이며, 어느 단 수/피치에서 경제성이 넘어가는지가 핵심 질문이다.

3.5 신뢰성 시험과 규격(패키지 레벨)

시험	조건(대표)	무엇을 가속하는가	대표 fail 모드
MSL 전처리(J-STD-020)	예: MSL3 30°C/60%RH 192h 후 리플로우 3회	흡습 후 리플로우 시 증기압	팝콘 크랙, 박리, 범프 크랙
TCT(JESD22-A104)	-55 125°C 또는 -40 125°C, 500 1,000+ 사이클	CTE mismatch 반복 전단	솔더 피로 크랙, 언더필 박리, TSV 크랙
uHAST(JESD22-A118)	130°C/85%RH 96h(또는 110°C 264h)	습기 침투, 부식, 이온 이동	부식 오픈, 마이그레이션 쇼트, 박리
HTS(JESD22-A103)	150°C 1,000h	IMC 성장, 커넥탈 보이드	취성 파괴, 저항 증가
HTOL	125°C, 동작 전압/전류, 1,000h	EM, 열활성 결함	저항 증가, 오픈, 리텐션 fail
드롭(JESD22-B111)	1,500 G, 0.5 ms 반정현파	기계 충격	BGA 볼 크랙, 패드 크레이터
굽힘(bend)	보드 레벨 반복 굽힘	기판 유연성	코너 볼 크랙
워페이저(JESD22-B112)	온도 스위프 shadow moiré	형상 측정(시험 아님)	non-wet, HIP 예측

- 솔더 피로 수명은 코핀-맨슨(Coffin-Manson) 관계 $N_f \propto (\Delta\gamma)^{-n}$ 으로 근사한다. 변형률 범위 $\Delta\gamma$ 가 2배 되면 수명은 대략 4 8배 준다($n \approx 2 \sim 3$). 노리스-랜즈버그(Norris-Landzberg) 모델은 온도 범위, 주파수, 최고 온도를 함께 넣어 가속계수를 준다.
- 패키지 레벨 일렉트로마이그레이션: 마이크로범프에서 전류 집중(current crowding)이 일어나는 곳(범프 상단 배선 진입부)에서 Cu가 소모되어 IMC 사이에 보이드가 생긴다. 블랙(Black) 식 $MTTF = A \cdot j^{-n} \cdot \exp(E_a/kT)$, 솔더 접합 $n \approx 1 \sim 2$, $E_a \approx 0.8 \sim 1.0$ eV 수준이 자주 인용된다.
- 열-기계와 EM은 결합된다. 온도가 10°C 오르면 EM 수명이 대략 절반 가까이 줄 수 있다(E_a 0.9 eV 가정, 100→110°C). HBM 스택 내부 핫스팟 위 마이크로범프가 가장 먼저 죽는 이유다(15장).

[예시]

마이크로범프 직경 25 μm , 전류 100 mA. 단면적 = $\pi \times (12.5 \times 10^{-4} \text{ cm})^2 \approx 4.9 \times 10^{-6} \text{ cm}^2$. 전류 밀도 $j \approx 2.0 \times 10^4 \text{ A/cm}^2$. C4 범프 100 μm 직경에 같은 전류면 $j \approx 1.3 \times 10^3 \text{ A/cm}^2$ 로 16배 낮다. 마이크로범프 하나에 100 mA는 과하지만, 전원 범프 일부에 전류가 몰리면(current crowding) 국부적으로 이 수준에 근접한다. 그래서 전원 범프 수와 배치가 EM 설계 항목이다.

3.6 HBM 조립 흐름, 장비 구성, 테스트 포인트

```

DRAM wafer (TSV via-middle done, front bumps formed)
-> Wafer test (EDS, KGD screen: hot retention, burn-in option)
-> [NCF route] NCF laminate on wafer
-> Carrier bond -> Backgrind/reveal -> Backside bump -> Debond
-> Dicing (laser grooving + blade or plasma)
-> Base die on carrier/wafer (CoW)
-> Core die #1..#N stacking: TCB one by one (or MR then MUF)
-> Top die (thicker, no TSV needed on top) -> Cure / Mold
-> Stack singulation -> Stack test (full channel, hot/cold, repair)
-> Ship KGS (Known Good Stack) to 2.5D assembly (interposer + xPU)
-> 2.5D: CoW (chips on wafer/interposer) -> WoS (interposer on substrate)
-> Lid / TIM -> System test
  
```

2.5D 조립 순서: CoW-first vs CoS(chip-on-substrate)-first

항목	CoW 선행(인터포저 웨이퍼에 칩 먼저)	인터포저를 기판에 먼저 붙인 뒤 칩
순서	HBM-xPU를 인터포저 웨이퍼에 붙임 → 인터포저 뒷면 처리 → 싱글레이션 → 기판 실장	인터포저 싱글레이션 → 기판 실장 → 칩 실장
마이크로범프 접합 시 인터포저 상태	웨이퍼 상태로 평탄, 워페이저 작음	기판 위에서 이미 휘어 있음

항목	CoW 선행(인터포저 웨이퍼에 칩 먼저)	인터포저를 기판에 먼저 붙인 뒤 칩
큰 C4 접합 시	칩 무게/강성이 더해진 상태로 리플로우	인터포저 단독
리스크	고가 xPU를 초기에 투입, 인터포저 뒷면 공정 중 손상	미세 피치 접합을 흰 상태에서 수행
미세 피치 적합성	유리	불리
HBM PE가 볼 것	인터포저 뒷면 공정(그라인드·C4) 열 이력이 스택에 누적	기판 웨이퍼가 스택 하부 접합에 직접 영향

- 어느 순서든 HBM 스택은 2.5D 조립 중 최소 1 3회의 추가 리플로우급 열 이력을 겪는다. 스택 내부 마이크로 범프 IMC는 이 열 이력까지 포함해 설계해야 한다.

장비/스텝	구성과 역할	핵심 관리 항목	대표 결함 연결
NCF 라미네이터	롤 라미네이트, 가열·진공	두께 균일도($\pm 1.2 \mu\text{m}$), 기포, 웨이퍼 에지	필름 보이드, 필렛 산포
캐리어 본더/디본더	임시 접착제, 레이저/기계 디본딩	접착제 열 안정성, 잔사	다이 크랙, 오염
그라인더/폴리셔	조연삭 → 미세연삭 → 폴리싱, TSV 노출	두께, TTV, 뒷면 거칠기	다이 강도, TSV 노즈 높이
다이스(레이저+블레이드)	레이저 그루빙으로 저-k/패시베이션 제거 후 블레이드	칩핑 폭, 커프	에지 칩핑, 크랙
TC 본더	헤드 가열(수백 °C/s 램프), 힘 제어(N 단위), 정렬 광학	정렬 정밀도($\pm 1.3 \mu\text{m}$), 온도/힘 프로파일, UPH	non-wet, 브리지, 크랙
리플로우 오븐(MR 루트)	질소/포름산 분위기, 다존 프로파일	피크 온도, 시간, 산소 농도	non-wet, HIP, 보이드
몰드 프레스(MUF)	컴프레션 몰드, 진공	온도/압력/게이트	미충전, 시프트
X-ray / X-ray CT	범프·TSV 내부 보이드, 브리지	해상도(μm 급), 처리량	보이드, 브리지
SAT(C-SAM)	초음파로 계면 박리·보이드	주파수(고주파일수록 얇은 층 분해)	박리, 언더필 보이드
shadow moiré	온도 스윙 웨이퍼	25 260°C 형상	non-wet 예측
스택 테스터	베이스 다이 DA 모드로 채널 테스트, 온도 챔버	고온/저온 커버리지, 리페어 실행	층별 fail 맵

- KGD 스크린은 HBM 경제성의 핵심이다. 웨이퍼 레벨에서 고온 리텐션 스크린과 (가능하면) 웨이퍼 번인을 걸어 초기 불량률 스택 전에 걸러낸다.
- 스택 테스트는 스택 상태에서 마지막으로 모든 셀에 접근 가능한 지점이다. 이후 인터포저 실장 후에는 호스트 경유 테스트만 가능하다. 그래서 스택 테스트에서 리페어(다이 내 리던던시, TSV 리던던시)를 최종 확정한다.
- 상부 다이(top die)는 위로 연결할 필요가 없어 TSV를 생략하거나 두껍게 만들어 스택 높이 맞춤과 열 확산, 강도를 확보한다.

테스트 포인트	접근 범위	검출 가능 항목	검출 불가/제한
웨이퍼 EDS(KGD)	다이 전체, 프로브로	셀 불량, 리텐션, TSV 체인(전용 패드)	본딩 기인, 스택 열
스택 테스트(KGS)	베이스 다이 DA 모드	층별 오픈/쇼트, 채널 fail, 고온 리텐션	인터포저 실장 후 문제
2.5D 조립 후	호스트 PHY 경유	채널 트레이닝, 아이 마진, 시스템 에러	셀 단위 직접 접근 제한
신뢰성(샘플)	파괴 분석 포함	TCT/HTOL/uHAST 후 저항·기능	전수 불가

3.7 시그널/전원 무결성 기초(패키지 관점)

HBM은 핀당 6 10 Gbps를 1,024 2,048핀으로 보낸다. 패키지 결함이 “오픈/쇼트”가 아니라 “마진 감소”로 나타나는 영역이다.

항목	패키지 기인 변수	영향	검출
채널 저항	마이크로범프 접촉 저항(수 mΩ→수십 mΩ), TSV 저항	신호 진폭 감소, IR-drop	4단자 저항, 채널별 트레이닝 값 분포

항목	패키지 기인 변수	영향	검출
채널 커패시턴스	TSV 라이너 C(100 fF급/층), 인터포저 배선 C	에지 느려짐, 타이밍 스큐	TDR, 아이 마진
크로스토크	인접 TSV/배선 커패링, 오정렬로 간격 변동	데이터 종속 에러	패턴 의존 에러 테스트
임피던스 불연속	범프/TSV 전이부, 인터포저 비아	반사	TDR, S-파라미터
전원 노이즈	전원 범프 수 감소(오픈), TSV 저항, 디커플링	동시 스위칭 노이즈(SSN), 전압 강하	고부하 패턴 에러, 전압 모니터
온도 의존	Cu 저항 +0.4%/°C, 솔더/IMC 저항 상승	고온에서만 마진 fail	온도 스윙 아이 마진

[트러블슈팅]

특정 채널이 고속(최대 핀 속도)에서만 에러, 절반 속도에서는 정상. 오픈/쇼트 테스트 통과. 가설: 범프 접촉 저항 상승(IMC/HIP 초기), TSV C 산포, 인터포저 배선 결함. 1차 검증: 채널별 트레이닝 파라미터(지연/전압 오프셋)를 정상 채널 분포와 비교 → 해당 채널 지연이 이상치. 이어서 TDR로 반사 위치 추정 → 특정 층 범프. 단면에서 부분 non-wet 확인. 조치: 해당 층 TCB 힘 프로파일 재조정, 온도 의존 트레이닝 값을 스크린 항목에 추가.

4. 결함·불량 유형

4.1 전통 패키지 조립 결함

결함명	현상	발생 원인	검출/분석	대책
뒷면 마이크로크랙	다이 크랙으로 진행, 오픈 또는 누설	백그라운드 손상층 잔류, 얇은 두께	다이 강도 시험, 단면, 뒷면 검사	스트레스 릴리프 폴리싱, 힐 관리
에지 칩핑	다이 모서리 결손, 액티브 영역 침범 시 fail	블레이드 마모, 피드 과속, 저-k 박리	광학 검사(칩핑 폭)	레이저 그루빙, 플라스마 다이싱, 스크라이브 폭 확보
다이 어태치 보이드	열저항 ↑, 국부 온도 ↑, 크랙	접착제 도포 패턴, 아웃가싱	SAT, X-ray	도포 패턴, 진공 큐어
와이어 스위핑	인접 와이어 쇼트	몰드 유동 속도, 루프 높이	X-ray	몰드 게이트 속도, 와이어 직경/루프
볼 리프트/크레이터	와이어 오픈	초음파 과다, 패드 아래층 취약	풀 테스트, 단면	파라미터 최적화, 패드 구조
몰드 미충전/보이드	외관 결함, 습기 경로	점도, 게이트 막힘, 공기 배출	외관, X-ray, SAT	진공 몰딩, 유동 설계
팝콘 크랙	리플로우 중 파열음, 박리/크랙	흡습 후 급열 시 증기압	SAT 박리, 단면	MSL 관리(베이킹, 건조포장)
박리(delamination)	다이-몰드, 다이패드-몰드 계면 분리	접착력 부족, 오염, 흡습	SAT(C-SAM)	표면 처리(플라스마), 재료 매칭
볼 누락/브리지	보드 실장 오픈/쇼트	볼 어태치 정렬, 플럭스	AOI, X-ray	스텐실/정렬
마킹 손상	레이저가 몰드 관통 시 크랙	레이저 파워 과다	외관	파워, 몰드 두께

4.2 범프·접합 결함

결함명	현상	발생 원인	검출/분석	대책
Non-wet(오픈)	특정 범프 전기적 오픈, 접촉 저항 매우 높음	위페이지로 갭, 산화된 표면, 수지 잔사, 높이 산포	오픈 테스트, SAT, X-ray, 단면	위페이저 제어, TCB 힘 프로파일, 표면 처리, 높이 균일도
브리지(쇼트)	인접 범프 쇼트	솔더 과다, 과압 TCB, 정렬 오프셋	쇼트 테스트, X-ray	솔더 캡 두께, 힘 제어, Cu 필러
HIP(head-in-pillow)	초기 통과, 열사이클 후 오픈	리플로우 중 분리 후 재접촉, 산화	단면(경계선), TCT 후 저항	위페이저, 질소, 프로파일
콜드 조인트	저항 높고 불안정	온도 부족, 시간 부족	단면(IMC 미형성), 시어	프로파일
IMC 과성장/취성	시어 강도 ↓, 드롭에서 파괴	열 이력 과다, 얇은 솔더	단면 SEM/EDS(Cu3Sn 두께)	Ni 배리어, 저온 프로파일
커켄달 보이드	Cu3Sn/Cu 계면 보이드 열, 저항 ↑	Cu 도금 불순물(황), 장시간 고온	단면(HTS 후)	도금욕 관리, Ni 삽입
솔더 보이드	접합 내 기포	플렉스 휘발분, 패드 아웃가싱	X-ray	플렉스 선택, 진공 리플로우
범프 크랙(피로)	TCT 후 코너 범프 저항 ↑, 오픈	CTE 미스매치, 언더필 미달	TCT 저항 모니터, 단면(DNP 큰 코너)	언더필 Tg/CTE, 필렛, 기판 CTE
UBM 박리/패드 크레이터	범프가 패드째 떨어져짐	UBM 접착력, 저-k 층 취약	시어 테스트 파괴면	UBM 스택 재료, 패드 하부 보강
다이 크랙(TCB)	다이 관통 크랙, 전기 fail	과압, 파티클 위 가압, 얇은 다이	광학, 단면	힘 제어, 파티클 관리, 다이 강도
전기이동 보이드	고온 통전 후 저항 증가, 오픈	전류 집중, Cu 소모	HTOL 저항 모니터, 단면	전원 범프 수, Ni 배리어, 배선 진입부 설계

4.3 언더필·몰드 결함

결함명	현상	발생 원인	검출/분석	대책
CUF 유동 보이드	범프 사이 큰 보이드, TCT에서 크랙 시작	유동 선단 합류, 갭 얇음, 점도	SAT	디스펜스 패턴(L자), 온도, 진공
NCF 범프 옆 보이드	솔더가 보이드로 빨려 오픈/브리지	아웃가싱, 필름 압출 속도, 표면 요철	SAT 고주파, 단면	필름 배합, TCB 램프, 예열
NCF 수지 갇힘(non-wet)	오픈, 접합면에 수지층	필름 점도, 접합 전 경화 시작	단면(계면 수지)	온도/힘 단계 조정, 필름 겔타임
필렛 부족/과다	다이 에지 크랙 또는 상면 오염	디스펜스량, 필름 압출	광학	양 조정
언더필 박리	다이 패시베이션과 분리, 습기 경로	접착력, 오염, 흡습	SAT	플라즈마 세정, 재료
필러 끼임	범프 접합면에 실리카, 오픈	필러 입경 > 갭/3	단면 EDS(Si)	입경 관리
MUF 미충전	갭 일부 비어 있음, 열/응력 취약	고점도, 게이트 반대편, 다이 크기	SAT, X-ray	몰드 압력/온도, 필러 조정, 진공
MUF 다이 시프트	리플로우/몰드 유동으로 다이 이동	유동 압력, 플렉스 점착력	정렬 측정	유동 설계, 임시 고정
플렉스 잔사	보이드, 박리, 이온 부식	세정 미달	이온 크로마토그래피, SAT	무플렉스, 세정 강화
위페이저 과다(몰드)	불/범프 오픈, 실장 불량	몰드 두께/CTE/경화 수축	shadow moiré	몰드 배합, 두께 균형, 경화 프로파일

4.4 HBM 특유 결함

결함명	현상	발생 원인	검출/분석	대책
스택 간 오픈	특정 층 이상 다이 전부 접근 불가, 또는 특정 채널 fail	한 층 마이크로범프 non-wet, NCF 보이드, TSV 오픈	층별 데이지 체인, 바운더리 스캔, 저항 맵	워페이저/TCB 프로파일, 리던던트 범프/TSV
스택 간 쇼트	인접 신호 쇼트, 전원-그라운드 쇼트(전류 폭증)	브리지, 정렬 오프셋, 솔더 과다	쇼트 테스트, X-ray, 단면	정렬, 솔더량, 힘
TSV fail	신호/전원 경로 저항 ↑ 또는 오픈, 누설	보이드, 펌핑 크랙, 라이너 누설	TSV 체인, 누설 측정, X-ray CT	3.3절 대책, 리페어 TSV
범프 non-wet(층 의존)	위쪽 층에서 많으면 누적 워페이저/열 이력 의심	층별 워페이저 변화, 누적 TCB 열	층별 오픈 맵	층별 프로파일 튜, 다이 두께
NCF 보이드	위 4.3 + 열저항 국부 증가	아웃가싱, 압출	SAT	필름/프로파일
열 핫스팟	특정 다이(주로 하부/베이스 근처) 리텐션 fail, 스로틀	베이스 다이 PHY 전력, 수직 열저항	온다이 센서, IR, 열 시뮬레이션	15장. MUF/하이브리드, 스프레더, 리프레시 정책
인터포저 크랙	다수 채널 동시 fail, 기판-인터포저 사이 오픈	대형 인터포저 워페이저, 취급 응력, TCT	SAT, 단면, 저항	인터포저 두께/지지, 어셈블리 순서
시그널 무결성 저하	고속에서만 에러(아이 다이어그램 마진 ↓), 특정 핀	범프 저항 증가, TSV 커패시턴스 산포, 크로스토크	아이 마진 테스트, TDR, S-파라미터	핀별 트레이닝, 임피던스 관리, 리페어
전원 무결성(PI) 저하	전압 강하, 고부하 시 에러	전원 범프 오픈 누적, TSV 저항	IR-drop 측정, 전류 맵	전원 범프 리던던시
다이 크랙(얇은 코어)	관통 크랙, 층 전체 fail	30 40 μm 두께, TCB 압력, 파티클	광학, IR 투과	두께 마진, 힘 제어, 파티클
베이스 다이-인터포저 접합 fail	스택 전체 fail	큰 범프 non-wet, 워페이저	X-ray, 저항	하부 접합 공정 관리
스택 틸트/시프트	상층 정렬 오프셋 누적, 브리지/오픈	본더 정렬, NCF 압출 불균일	정렬 측정, X-ray	층별 정렬 보정

4.5 하이브리드 본딩 결함

결함명	현상	발생 원인	검출/분석	대책
파티클 보이드	수 mm 미접합, 하부 다이 다수 fail	1 μm 급 파티클	IR 투과, SAT, 본딩 후 검사	팬 수준 청정도, 본딩 직전 세정
디스본드/에지 박리	웨이퍼 에지 박리, 후속 그라인딩에서 파손	활성화 부족, 에지 롤오프, 오염	SAT, 광학	플라즈마 조건, 에지 트리밍
Cu 패드 오픈	데이지 체인 오픈	리세스 과다, 어닐 부족, 오버레이	저항, 단면	CMP 리세스 제어, 어닐 최적화
유전체 보이드(패드 돌출)	패드 주위 미접합 링	Cu 돌출, CMP 디싱	단면, IR	CMP
오버레이 오정렬	접촉 면적 감소, 저항 ↑, 인접 쇼트	본더 정렬, 열팽창 차	오버레이 계측(IR)	정렬 알고리즘, 온도 관리, 패드 설계
계면 보이드(어닐)	Cu-Cu 계면 미세 보이드	표면 산화, 그레인 배향	TEM	표면 환원, 어닐 조건

5. 공정 변수 ↔ 소자/제품 특성 상관관계

5.1 패키지 변수 → 전기적 특성

변수 shift	1차 물리 변화	전기적 특성	제품/수율/신뢰성 영향
범프 접촉 저항 ↑ (non-wet 근접, IMC)	경로 저항 +수십 수백 mΩ	IR-drop ↑, 신호 지연 ↑, 아이마진 ↓	고속 조건 에러, 고온에서 악화, HTOL 후 오픈
범프 브리지	인접 핀 쇼트	누설 전류, 로직 오류	즉시 fail, 전원-GND면 발열
TSV 저항 ↑(보이드)	전원 경로 저항 ↑	상층 다이 전압 강하	상층 다이 tRCD/tWR 마진 ↓, 고부하에서 에러
TSV 커패시턴스 산포	신호 부하 산포	타이밍 스큐	채널별 트레이닝 마진 감소
언더필 CTE ↑/Tg ↓	온도 사이클 변형 ↑	(직접 없음)	TCT 수명 ↓, 코너 범프 피로
언더필/NCF k ↓ 또는 보이드	다이 간 열저항 ↑	상층/핫스팟 T _j ↑ → 누설 ↑	리텐션 fail, 리프레시 배율 ↑, 스로틀(15장)
몰드 두께/CTE 변경	워페이징 변화	볼/범프 오픈 확률	실장 수율, TCT
다이 두께 ↓(코어)	강도 ↓, 열저항 ↓, TSV AR 변화	크랙 확률 ↑	조립 수율 vs 높이 마진
인터포저 배선 저항/길이	RC ↑	채널 타이밍	핀 속도 상한
습기 침투(MSL 위반)	계면 박리, 부식	누설, 오픈	필드 fail

5.2 DRAM 관점

- 패키지 응력은 셀 트랜지스터 V_t를 바꾼다. 몰드 수축이 다이를 압축하면 실리콘 밴드 구조가 변해 이동도와 V_t가 수 mV 수십 mV 이동한다. 이것이 웨이퍼 테스트 통과 다이가 패키지 후 리텐션 tail이 생기는 이유 중 하나다. 웨이퍼 EDS 대비 패키지 FT의 리텐션 분포 shift를 항상 추적한다.
- 패키지 열저항은 T_j를 올리고, T_j는 접합 누설을 10°C당 약 2배 늘려 리텐션 시간을 줄인다. HBM 스택 상층/하층 온도 차가 10°C면 층별 리텐션 분포가 2배 차이 난다.
- 전원 범프/TSV 저항 증가는 어레이 내부 전압을 낮추고, 센싱 마진과 tWR/tRCD를 악화시킨다. 특히 고속 동작에서 IR-drop이 커진다.
- 알파 입자: 몰드 컴파운드/솔더의 우라늄/토륨 불순물이 알파를 방출해 소프트 에러(SER)를 만든다. 저알파 재료(< 0.001 cph/cm²)가 필요하다. 패키지 재료가 DRAM 셀 오류율을 바꾸는 예다.

5.3 NAND 관점

- NAND는 와이어본드 다층 스택이 주류다. 다이 두께 30 50 μm에 8 16장. 다이 어태치 필름(DAF) 보이드와 와이어 스윙핑이 주 결함이다.
- 패키지 응력은 셀 V_t보다 주변회로(charge pump, 센스앰프)에 영향을 준다. 3D NAND 셀은 폴리 채널이어서 응력 민감도가 다르다.
- 열: NAND 프로그램은 수 십 mA에서 고전압 펌핑이라 다이당 수백 mW. 16장 스택에서 상층 다이 온도가 올라가면 프로그램 방해와 리텐션(고온 가속)이 바뀐다(15장). 컨트롤러 옆에 놓이는 SSD 구조에서는 컨트롤러 열이 NAND로 전도된다.
- 흡습: 몰드 흡습 후 리플로우에서 팝콘 크랙이 다층 스택에서 가장 큰 리스크다. MSL 3 이하 관리.

5.4 HBM 스택 관점 요약

variable	-> physical	-> electrical	-> product
NCF void at bump	-> solder wicking	-> open / bridge	-> channel fail
NCF k low	-> vertical R _{th} up	-> T _j upper dies up	-> retention tail
TSV void	-> R _{TSV} up	-> IR-drop upper die	-> tRCD margin loss
warping per die	-> gap at edge	-> non-wet edge bump	-> edge I/O open

Cu pumping → BEOL crack → intermittent open → field fail
base die power up → hotspot bottom → leakage bottom → refresh x2

[핵심]

HBM에서 “층 번호”는 웨이퍼의 “웨이퍼맵 좌표”와 같은 시그니처다. fail이 특정 층에 몰리면 그 층의 다이 두께, TCB 회차(누적 열 이력), 워페이징, 열 위치(베이스 근처인가 상부인가)를 먼저 나눈다. 모든 층에 무작위면 다이 자체(웨이퍼) 원인, 층 경계에 몰리면 본딩 원인이다.

6. 트러블슈팅 케이스

6.0 패키지 트러블슈팅의 첫 갈림길

웨이퍼 트러블슈팅이 “웨이퍼맵 → 공정 스텝”으로 가듯, 패키지는 “fail 위치(층·다이 내 좌표·핀) → 조립 스텝”으로 간다. 비파괴 → 파괴 순서로 진행하며, 가장 싼 계층부터 한다.

증상	첫 질문	1차 비파괴 계측	2차 파괴 분석	우선 가설
오픈(특정 핀)	어느 층, 다이 코너인가 에지인가	저항 맵, X-ray, SAT	단면(범프 접합면)	non-wet, 워페이징, 보이드 wicking
쇼트(인접 핀)	정렬 오프셋 방향성 있나	X-ray(브리지 형상)	단면	솔더 과다, 과압, 정렬
고온에서만 fail	저항 온도 계수 이상?	온도 스위치 저항/아이 마진	FIB 단면	부분 접착, TSV 보이드, 크랙
신뢰성 후 fail	TCT인가 HTS인가 uHAST인가	SAT(박리), X-ray	단면(크랙 경로)	피로(CTE), IMC(열), 습기(계면)
층 전체 fail	층 경계인가 다이 자체인가	층별 체인, 웨이퍼 EDS 이력	해당 층 다이 FA	본딩 vs KGD 누락
리텐션/타이밍 마진 shift	웨이퍼 EDS 대비 얼마나	FT vs EDS 분포 비교, 온다이 온도	응력 시뮬 + 단면	몰드 응력, 열저항, IR-drop
외관/워페이징	온도별 부호	shadow moiré, 두께 맵	없음	재료 CTE/두께 균형

[핵심]

“언제 fail했나”가 메커니즘을 가르다. 조립 직후 = 공정 산포(non-wet, 브리지, 보이드). TCT 후 = CTE 피로. HTS/HTOL 후 = IMC-EM·보이드 성장. uHAST 후 = 습기·계면. 이 네 시점 분류만으로 가설의 절반이 정리된다.

케이스 1: 12단 HBM 스택 특정 층 오픈 다발

- 증상: 스택 테스트에서 7번째 코어 다이 이상 채널 접근 불가. 불량률이 특정 주간에 3배 증가. 6층 이하는 정상.
- 1차 데이터: 층별 데이터 체인 저항 맵에서 6-7층 사이 다이 에지 범프 12개 오픈. X-ray로 범프 위치 확인, SAT로 6-7층 계면 에지에 보이드 밴드 관찰.
- 가설: (a) 7층 다이 워페이징 증가(다이 두께 로트 변동) (b) NCF 필름 로트 아웃가싱 증가 (c) TCB 헤드 7회차 온도 드리프트 (d) 6층 다이 상면 파티클.
- 검증: (a) 7층용 다이 두께/TTV 데이터 확인 → 두께 정상. (b) NCF 로트 변경 시점과 불량 증가 시점 비교 → 일치. TGA로 필름 휘발분 측정 → 기준 대비 상승. (c) 헤드 온도 로그 정상. (d) 파티클 맵 무상관.
- 근본 원인: NCF 신규 로트의 잔류 용매가 TCB 승온 중 기화, 에지에서 압출되며 기포가 범프 옆에 갇혀 솔더가 보이드로 빨려(wicking) 오픈.

- 조치: 해당 필름 로트 격리, 라미네이트 후 예열(pre-bake) 스텝 추가, TCB 초기 저온·저힘 단계 연장으로 가스 배출 시간 확보.
- 재발 방지: NCF 입고 검사에 TGA 휘발분 항목 추가, 층별 SAT 샘플링을 6-7층 경계에 강화, 층별 오픈 맵을 SPC로 관리.

케이스 2: HTOL 500h 후 간헐 오픈, 특정 전원 TSV

- 증상: HTOL 125°C 500시간 후 일부 스택에서 특정 채널 간헐 에러. 상온에서는 재현 안 되고 고온에서만.
- 1차 데이터: 채널 매핑 결과 특정 전원 TSV 그룹 경로. TSV 체인 저항이 초기 대비 15% 증가. X-ray CT에서 해당 TSV 중앙에 시임 보이드.
- 가설: (a) TSV 도금 보이드가 EM/열응력으로 성장 (b) Cu 펌핑으로 TSV 위 M1 크랙 (c) 마이크로범프 IMC 보이드 (d) 라이너 누설.
- 검증: (a) 단면 FIB → 보이드 확인, 보이드 크기가 HTOL 후 커짐. (b) M1 크랙 없음. (c) 범프 단면 정상. (d) 누설 정상.
- 근본 원인: 도금 첨가제(억제제) 농도 저하로 bottom-up 충전이 부분 실패해 시임이 생겼고, 고온 통전에서 전류가 좁아진 단면에 집중되어 보이드가 성장. 상온에서는 접착이 유지되어 검출되지 않음.
- 조치: 도금액 첨가제 관리 강화(CVS 분석 주기 단축), TSV 웨이퍼 X-ray 샘플링 강화, 해당 기간 웨이퍼 스크리닝(고온 저항 테스트).
- 재발 방지: TSV 체인 저항을 웨이퍼 레벨 PCM 항목으로 승격, 온도 의존 저항 변화율(TCR) 이상치를 스크린 항목에 추가.

케이스 3: MR-MUF 스택 TCT 700사이클 후 코너 범프 크랙

- 증상: TCT -40 125°C 1,000사이클 목표에서 700사이클에 코너 채널 오픈. 초기 전기 테스트는 정상.
- 1차 데이터: 크랙 위치가 다이 코너(DNP 최대) 범프에 집중. SAT에서 해당 코너 아래 MUF 미충전 영역 확인.
- 가설: (a) MUF 미충전으로 응력 분산 실패 (b) 몰드 Tg 저하(경화 부족) (c) 리플로우 워페이드로 초기 HIP (d) 기판 CTE 변동.
- 검증: (a) SAT 미충전 맵과 크랙 위치 일치. (b) DSC로 경화도 확인 → 정상. (c) 단면에서 HIP 흔적 없음. (d) 기판 로트 동일.
- 근본 원인: 게이트 반대편 코너에서 몰드 유동 선단이 마지막에 도달하며 갇힌 공기가 배출되지 못해 미충전. 미충전 영역의 범프가 언더필 지지 없이 전단 변형을 받아 피로 크랙.
- 조치: 진공 몰딩 도입, 게이트 위치/개수 재설계, 필러 입경 하한 조정으로 점도 감소.
- 재발 방지: 몰드 유동 시뮬레이션을 레이아웃 변경 시 필수화, 코너 SAT 100% 검사 일정 기간 유지.

케이스 4: 하이브리드 본딩 시범 라인 웨이퍼 에지 다이 집단 fail

- 증상: W2W 하이브리드 본딩 후 에지 15 mm 구간 다이 fail률 40%, 센터는 2%.
- 1차 데이터: 본딩 후 IR 투과 이미지에서 에지 링 형태 미접합 영역. 어닐 후 데이지 체인 오픈 위치가 IR 미접합과 일치.
- 가설: (a) 에지 롤오프(CMP)로 표면 높이 차 (b) 플라즈마 활성화 에지 불균일 (c) 본딩 챔버 척 에지 파티클 (d) 웨이퍼 워페이드(보우).
- 검증: (a) 본딩 전 웨이퍼 프로파일 → 에지 롤오프 수백 nm 존재. (b) 접촉각 맵 정상. (c) 파티클 검사 정상. (d) 보우 50 μm 이내.
- 근본 원인: CMP 에지 롤오프로 에지 유전체 표면이 낮아져 접촉 자체가 안 됨.
- 조치: CMP 에지 압력 존 조정, 에지 트리밍 폭 확대, 본딩 압력 분포 조정.
- 재발 방지: 본딩 전 표면 프로파일 항목에 에지 롤오프 규격 추가, IR 미접합 면적을 인라인 SPC.

케이스 5: 패키지 후 리텐션 tail shift(FBGA DRAM)

- 증상: 웨이퍼 EDS 리텐션 통과 다이가 패키지 FT에서 리텐션 fail 0.3% 발생. 특정 몰드 컴파운드 변경 후.
- 1차 데이터: fail 비트가 다이 가장자리 밴드에 집중. 패키지 후 V_t 모니터 소자가 20 mV 이동.
- 가설: (a) 몰드 응력 증가로 V_t /누설 변화 (b) 몰드 알파 방출 (c) 열저항 증가로 T_j 상승 (d) 리플로우 열 이력.

- 검증: (a) 신규 몰드 CTE/모듈러스 → 모듈러스 상승 확인. 응력 시뮬레이션에서 에지 응력 증가. (b) 알파 카운트 정상. (c) θ_{JA} 동일. (d) 동일.
- 근본 원인: 고모듈러스 몰드로 다이 에지 압축 응력 증가 → 에지 셀 트랜지스터 접합 누설 증가 → 리텐션 tail.
- 조치: 몰드 재료 재선정 또는 저응력 배합, 리텐션 가드밴드 재설정.
- 재발 방지: 패키지 재료 PCN 평가 항목에 “EDS-FT 리텐션 분포 shift”를 의무화.

[아이디어]

하이브리드 본딩 수율. W2W는 불량 다이가 양품 위에 겹쳐 수율 급 손실이 생긴다. D2W는 양품만 골라 붙일 수 있지만 처리량과 다이 에지 파티클이 문제다. 절충으로 “양품 다이만 재구성한 웨이퍼(reconstituted wafer)를 만든 뒤 W2W”가 논의되는데, 재구성 시 다이 배치 정밀도($\pm 1 \mu\text{m}$ 이하)와 재구성 웨이퍼 평탄도가 새 병목이다. PE가 볼 데이터: 재구성 후 오버레이 맵, IR 보이드 맵, 어닐 후 체인 저항 분포의 층 의존성.

[아이디어] 초미세 피치 보이드. 피치 $20 \mu\text{m}$ 이하에서 NCF 압출 경로가 좁아 보이드 배출이 물리적으로 어렵다. 필름 두께를 범프보다 살짝 얇게 두고 부족분을 필렛 없이 감수하는 방식, 진공 TCB, 필름 대신 극박 페이스트 등이 논의된다. 하지만 근본적으로는 갭 자체를 없애는 하이브리드 본딩으로 가는 압력이다. 그 전까지는 “보이드 크기 분포 vs 범프 위치” 통계 관리가 실무의 핵심이다. [아이디어] 열. 12 16단에서 다이 간 재료 k가 $0.3 \text{ W/m}\cdot\text{K}$ 이면 스택 수직 열저항이 지배적이다. MUF 고필러로 $1.3 \text{ W/m}\cdot\text{K}$, 하이브리드 본딩으로 갭 제거, 다이 간 Cu 더미 범프/열 TSV를 열경로로 삽입, 베이스 다이 전력을 인터포저 쪽으로 빼는 방향 등이 있다. 15장에서 정량화한다.

7. 응용·심화(최신 이슈)

7.1 HBM4와 베이스 다이의 로직화

- HBM4는 I/O를 2,048로 두 배 늘리고, 베이스 다이를 파운드리 로직 공정(예: 수 nm급 FinFET)으로 만드는 방향이 공개되어 있다. 베이스 다이에 더 많은 PHY, 캐시, 메모리 컨트롤러 기능 일부, 심지어 고객 맞춤 로직을 넣을 수 있다.
- PE 관점: 베이스 다이가 DRAM 팜 밖에서 오면 “다른 회사 웨이퍼를 내 스택에 쌓는” 공급망이 된다. 베이스 다이 KGD(Known Good Die) 기준, TSV 정합, 열 특성(로직 공정 다이는 더 뜨겁다)이 새 변수다.
- 2,048 I/O는 마이크로범프 수 증가와 피치 축소를 요구한다. 인터포저 배선 밀도도 두 배. 이것이 하이브리드 본딩과 대형 인터포저 논의를 가속한다.

7.2 16단 이상과 높이 제한

- JEDEC HBM4는 16단에서 패키지 높이 $775 \mu\text{m}$ 를 허용한다. 16단이면 다이당 대략 $40 \mu\text{m}$ 이하(NCF/범프 포함 층당 $45 \mu\text{m}$). 다이 $30 \mu\text{m}$ 이하는 TSV AR, 다이 강도, 취급 모두 어려워진다.
- 하이브리드 본딩은 갭을 없애 층당 두께를 다이 두께 그대로 줄여 준다. 20단도 이론적으로 가능해진다.
- 다이가 얇아지면 열 확산(수평)이 나빠져 핫스팟이 더 날카로워진다. 두께는 높이·강도·열 세 변수의 trade-off다.

7.3 인터포저의 미래: 실리콘 vs 유기 vs 유리 vs 브리지

방식	장점	단점	상태
Si 인터포저(CoWoS-S류)	미세 배선($0.4 \mu\text{m}$), CTE 정합	비용, 레티클 한계, 대형화 시 크랙	현 주류
스티칭/대형 Si	3 5배 레티클 면적	수율, 워페이징	진행 중
로컬 Si 브리지(CoWoS-L, EMIB류)	필요한 곳만 Si, 나머지 RDL	브리지 정렬, 계면 복잡	확산 중
유기 RDL 인터포저	저비용, 대형	배선 폭 $2 \mu\text{m}$ 이상, CTE 차	일부 적용
유리 코어/인터포저	저CTE 조절, 평탄, 대형	취성, TGV 공정 성숙도	개발
인터포저 없는 직접 적층(HBM on logic)	최단 경로, 최대 대역	열, 수율, 표준화	연구

7.4 열과 패키지의 결합(15장 예고)

- 스택 전력 30 W가 11×10 mm에 집중되면 전력밀도 약 27 W/cm²다. GPU 다이 옆에 있어 GPU 열도 인터포저/기판으로 유입된다.
- NCF k 0.3 W/m·K 두께 15 μm 층 12개는 수직 열저항이 다이 12장의 Si보다 훨씬 크다(15장 계산). MUF, 하이브리드 본딩, 열 TSV/더미 뱀프가 열경로 개선 후보다.
- 리드/히트스프레더와의 접촉: HBM 스택 상면과 GPU 상면 높이 차가 수십 μm면 TIM 두께 차로 열저항이 크게 달라진다. 그래서 상부 다이(top die)를 두껍게 하고 높이를 맞춘다.

7.5 테스트와 KGD

- HBM 수율은 곱이다. 다이 수율 y, 본딩 수율 b라면 12단 스택 수율은 대략 $y^{12} \times b^{12}$ (단순화)로, y = 0.98, b = 0.995이면 $0.785 \times 0.942 \approx 0.74$. 다이 1%가 스택 12%로 증폭된다.
- 그래서 KGD 테스트(웨이퍼 레벨 번인, 고온 리텐션 스크린)가 강화되고, 스택 후 리페어(TSV 리턴던시, 다이 내 리턴던시)가 설계에 포함된다.
- 스택 테스트는 베이스 다이의 테스트 로직(IEEE 1500류 래퍼, DA 모드)을 통해 이뤄진다. 인터포저 실장 후에는 접근 핀이 제한되어 스택 단독 테스트가 마지막 완전 테스트다.

[심화]

스택 수율 모델을 더 정확히 하려면 “본딩 fail의 층 상관”을 넣어야 한다. 위층 본딩은 아래층 위페이지와 누적 열 이력에 종속되므로 독립 이항 모델보다 실제 수율이 낮게 나올 수 있다. 층별 fail률 벡터를 추정해 $n(1 - f_i)$ 로 두고 f_i 의 층 의존성(상부일수록 증가?)을 데이터로 확인하는 것이 PE 수율 분석의 시작이다.

7.6 재료 방향

- 저알파 솔더/몰드, 고열전도 MUF(필러 알루미늄/질화붕소 검토), 저Tg-저모듈러스 NCF(응력 완화)와 고k NCF(열)의 상충.
- 무플렉스 본딩(플라즈마 환원, 포름산)으로 잔사 보이드 제거.
- Cu 필러 대신 Cu-Cu 열압축(솔더 없는 TCB)은 하이브리드 본딩 전 중간 단계로 논의된다.

7.7 공개된 공급자 접근 차이(보도·학회 기준)

공개 보도와 학회 발표 수준에서, HBM 다이 적층에 TC-NCF를 쓰는 공급자와 MR-MUF를 쓰는 공급자가 나뉘어 있다고 알려져 있다. 세부 레시피·재료 조성은 비공개이므로 여기서는 방식 차이가 만드는 일반적 결과만 정리한다.

관점	TC-NCF 계열이 유리	MR-MUF 계열이 유리
피치 축소	강제 접촉으로 얇은 갭·미세 피치 대응	갭이 어느 정도 있어야 충전
열	필름 k 낮아 불리(필러 증량 연구)	고필러 몰드로 k 높음
처리량	다이당 순차 본딩으로 불리	일괄 리플로우 + 일괄 몰딩
위페이지 민감도	헤드가 눌러 흡수	리플로우 중 자유 상태라 민감
보이드	뱀프 옆 미세 보이드 관리	미충전/게이트 반대편 보이드 관리
12 16단	누적 열 이력·시간 부담	몰드 충전 난이도 상승
이후 방향	필름 개량 → 하이브리드	고k 몰드 개량 → 하이브리드

- PE에게 중요한 것은 “어느 회사가 어느 방식”이 아니라, 방식이 바뀌면 층별 fail 시그니처와 열 데이터가 어떻게 달라지는지다. NCF에서 MUF로 가면 열저항이 내려가는 대신 위페이지·충전 관리 데이터가 늘어난다.

[면접]

“HBM 조립에서 PE가 관리해야 할 핵심 지표 5개”(60초). 1) 층별 오픈/쇼트 맵과 층 의존성. 2) SAT/X-ray 보이드 크기·위치 분포(뱀프 옆인가). 3) 온도별 위페이지(shadow moiré)와 non-wet 위치의 상관. 4) 스택 수직

열저항 지표(층별 온다이 온도 차)와 층별 리텐션 분포. 5) 신뢰성(TCT/HTS/uHAST) 후 저항 변화율. 이 다섯을 SPC로 두면 재료/공정 변경의 영향을 조립 직후에 잡을 수 있다.

8. 셀프 체크 질문

개념(5)

1. 패키지의 네 가지 기능을 말하고, 서로 충돌하는 예를 하나 들어라.
 - 답: 전기 연결, 기계 보호, 열 방출, 습기/화학 차단이다. 충돌 예: 열을 위해 몰드 필러를 늘리면 점도가 올라 얇은 갭 충전에서 보이드가 생기고, 습기 차단을 위해 몰드를 두껍게 하면 워페이스가 커져 범프 오픈 확률이 오른다. 패키지 설계는 이 trade-off를 제품 요구(HBM은 열과 I/O)에 맞춰 배분하는 일이다.
1. 와이어본드와 플립칩의 차이를 I/O 수와 인덕턴스로 설명하라.
 - 답: 와이어본드는 다이 가장자리 패드에서 1.5 mm 와이어로 연결하며 인덕턴스 1~3 nH, I/O 수백 개다. 플립칩은 다이 전면 범프 어레이로 50~150 μm 경로, 인덕턴스 0.1 nH대, I/O 수천 개다. 10 GHz급 에지에서 2 nH는 100 mA/0.1 ns 변화에 2 V 노이즈를 만들어 사용할 수 없다. 그래서 NAND 스택은 와이어본드, HBM은 플립칩이다.
1. C4, Cu 필러, 마이크로범프를 크기와 접합 특성으로 구분하라.
 - 답: C4는 직경 80~120 μm 전량 솔더 범프로 피치 130 μm 이상, 매스 리플로우. Cu 필러는 Cu 기둥 위 얇은 솔더 캡으로 피치 40~130 μm , 솔더가 퍼지지 않아 브리지에 강하고 전류 밀도 허용이 크다. 마이크로범프는 직경 10~25 μm , 피치 25~55 μm 로 HBM 다이 간에 쓰이며 솔더가 거의 전부 IMC로 변해 취성과 커켄달 보이드가 신뢰성 이슈다.
1. CUF와 NCF의 적용 시점과 본딩 방식 차이는.
 - 답: CUF는 리플로우로 접합을 먼저 만들고 액상 언더필을 옆에서 흘러 모세관으로 채운 뒤 큐어한다. NCF는 웨이퍼에 필름을 미리 붙이고 TCB로 다이를 한 장씩 눌러 범프가 필름을 뚫고 접합되며 동시에 경화된다. CUF는 갭 30 μm 이상에서 처리량이 좋고, NCF는 갭 10~30 μm 미세 피치에서 보이드 관리가 쉽다.
1. TSV via-middle이 주류인 이유는.
 - 답: via-first는 트랜지스터 전에 만들어 고온을 견디는 poly만 쓸 수 있어 저항이 높고, via-last는 BEOL 후 뒷면에서 앞면 패턴에 정렬해야 해 어렵다. via-middle은 FEOL 후 BEOL 전에 Cu로 만들어 저항이 낮고 앞면 정렬이 쉽다. 대신 BEOL 배선이 TSV 위치를 피해야 하고 400°C 이하 열 이력에서 Cu 팽창을 관리해야 한다.

응용(5)

1. NCF 보이드가 어떻게 오픈과 브리지를 동시에 만들 수 있는가.
 - 답: 범프 옆에 보이드가 있으면 용융 솔더가 표면장력으로 보이드 쪽으로 빨려(wicking) 들어간다. 빨려 나간 만큼 접합면 솔더가 부족해 오픈이 되고, 빨려 들어간 솔더가 인접 범프 보이드와 이어지면 브리지가 된다. 1차 데이터는 SAT 보이드 맵과 오픈/쇼트 위치의 일치, 단면에서 솔더 위치 확인이다.
1. HBM 스택 fail이 특정 층에 몰릴 때와 무작위일 때 가설이 어떻게 다른가.
 - 답: 특정 층 경계에 몰리면 본딩 원인이다. 그 층의 다이 두께/워페이스, TCB 회차(누적 열), NCF 로트, 열 위치(베이스 근처면 열)를 나눈다. 모든 층 무작위면 다이 자체 원인이라 웨이퍼 EDS 데이터와 KGD 기준을 본다. 상부일수록 증가하면 누적 워페이스/열 이력, 하부일수록 증가하면 베이스 다이 전력에 의한 열이나 하부 접합 스트레스다.
1. 워페이스가 리플로우 온도에서 부호가 바뀌면 어떤 불량이 생기는가.
 - 답: 상온 스마일이 고온에서 크라이로 뒤집히면, 솔더가 녹는 순간 가운데 범프가 들려 non-wet 또는 HIP가 생기고, 냉각 후에는 가장자리에 응력이 몰린다. HIP는 초기 테스트를 통과하고 TCT 후 오픈되어 위험하다. 대책은 shadow moiré로 온도별 워페이스를 측정해 몰드/기판 CTE와 두께 균형을 맞추는 것이다.
1. 마이크로범프에서 EM이 C4보다 위험한 이유를 숫자로.

- 답: 같은 100 mA를 흘릴 때 직경 25 μm 마이크로범프의 전류 밀도는 약 $2\text{e}4 \text{ A/cm}^2$, 직경 100 μm C4는 약 $1.3\text{e}3 \text{ A/cm}^2$ 로 16배 차이다. 게다가 마이크로범프는 솔더가 IMC로 전량 변해 Cu 소모와 커켄달 보이드가 생기기 쉽고, 배선 진입부 전류 집중이 더 크다. 온도 10°C 상승이 수명을 절반 가까이 줄이므로 핫스팟 위 전원 범프가 먼저 죽는다.
- 1. 12단 스택 수율이 다이 수율보다 왜 크게 낮은가. 수치로.
- 답: 스택 수율은 총 수만큼 곱해진다. 다이 수율 98%, 본딩 수율 99.5%면 $0.98^{12} \times 0.995^{12} \approx 0.785 \times 0.942 \approx 74\%$ 다. 다이 1%p 손실이 스택에서는 약 12%p로 증폭된다. 그래서 KGD 스크린(웨이퍼 번인, 고온 리텐션)과 TSV/다이 리페어가 필수다.

심화(5)

1. Cu 펌핑의 메커니즘과 공정 순서로 막는 방법은.
 - 답: Cu CTE 17 ppm과 Si 3 ppm 차로 어닐 시 TSV의 Cu가 위로 돌출된다. 50 μm TSV, 375°C 승온이면 자유 팽창 차 약 0.26 μm , 실제 잔류 돌출 수십 수백 nm로 BEOL 최하층 박리를 일으킨다. 대책은 도금 직후 최종 열 이력보다 높은 온도로 어닐해 펌핑을 먼저 발생시키고 CMP로 제거하는 것, 그리고 그레인 안정화다.
1. 하이브리드 본딩에서 Cu 패드 리세스가 왜 nm 단위로 중요한가.
 - 답: 상온에서 유전체가 먼저 붙고 어닐에서 Cu가 팽창해 닿아야 한다. 리세스가 너무 깊으면 어닐 후에도 닿지 않아 오픈, 돌출되어 있으면 유전체 접촉을 막아 패드 주위 보이드 링을 만든다. 팽창량은 패드 두께 1 μm , ΔT 300°C, 14 ppm 차면 약 4 nm 수준이므로 리세스도 수 nm로 제어해야 한다. CMP 디싱 제어와 어닐 온도가 핵심 변수다.
1. NCF에서 MUF로 바꾸면 PE가 새로 봐야 할 데이터는.
 - 답: 첫째, 열: 스택 수직 열저항 감소가 상부 다이 온도와 리텐션 분포에 나타나는지 층별 온다이 센서와 리텐션 맵. 둘째, 웨퍼이자: 매스 리플로우이므로 각 다이/스택의 온도별 웨퍼이자와 non-wet/HIP 위치. 셋째, 몰드 충전: SAT 미충전 맵과 코너 TCT 수명. 넷째, 플렉스 잔사: 이온 분석과 박리. 다섯째, 처리량 향상이 층별 열 이력 감소로 IMC 두께를 바꾸는지 단면.
1. TSV 라이너 커패시턴스가 신호에 어떤 영향을 주는가.
 - 답: TSV는 Cu 심과 Si 기판 사이 산화막이 만드는 원통 콘덴서다. 직경 6 μm , 깊이 50 μm , 라이너 0.3 μm 이면 약 100 fF 수준으로, 12층을 지나면 1 pF이 넘어 마이크로범프보다 큰 부하다. 라이너 두께 산포는 커패시턴스 산포로 채널 간 타이밍 스큐를 만들고 트레이닝 마진을 줄인다. 라이너를 두껍게 하면 커패시턴스는 줄지만 식각/충전 AR이 커진다.
1. HBM4에서 베이스 다이가 로직 공정으로 가면 패키징 관점 리스크는.
 - 답: 첫째, 외부 파운드리 다이를 스택에 넣으므로 KGD 기준과 TSV/범프 정합 규격을 공급사 간 맞춰야 한다. 둘째, 로직 다이는 전력 밀도가 높아 스택 하부 핫스팟이 커지고 바로 위 코어 다이 리텐션에 영향을 준다. 셋째, 로직 공정의 저-k BEOL이 TCB 압력과 열에 더 취약해 크랙 리스크가 있다. 넷째, 2,048 I/O로 범프 수 증가와 피치 축소가 따라오며 하이브리드 본딩 압력이 커진다.
1. (추가) MSL과 팝콘 크랙의 관계를 설명하고 관리법을 말하라.
 - 답: 몰드/기판이 흡습한 상태로 리플로우 260°C에 들어가면 수분이 증기로 팽창해 계면 박리와 크랙을 일으키며 파열음이 난다. MSL은 J-STD-020에 따라 개봉 후 허용 노출 시간을 등급으로 정한다(MSL 3은 168시간). 관리는 건조 포장, 개봉 후 시간 추적, 초과 시 125°C 베이킹이다. PE는 SAT 박리 맵과 TCT/uHAST 결과로 재료 흡습 특성을 평가한다.
1. (추가) TCB 힘 프로파일을 “2단계”로 두는 이유는.
 - 답: 초기 저힘-저온 단계에서 NCF가 연화되어 범프 사이에서 밀려 나가고 휘발분이 배출되어야 한다. 이때 힘이 크면 수지와 가스가 범프 옆에 갇혀 보이드와 수지 갇힘(non-wet)이 된다. 이어서 솔더 용점 이상에서 접합력을 가해 범프가 필름을 뚫고 상대 패드에 닿아 IMC를 만든다. 과압이면 브리지·다이 크랙, 저압이면 오픈이다. 그래서 힘·온도·시간의 단계 프로파일이 NCF 공정의 핵심 레시피다.
1. (추가) 스택 테스트에서 “고온 리텐션”을 반드시 넣는 이유는.
 - 답: 스택 후에는 본딩 응력, 열저항 변화, IR-drop이 더해져 웨이퍼 EDS의 리텐션 분포가 그대로 유지되지 않는다. 특히 베이스 다이 근처 하부 다이는 동작 중 가장 뜨거워 누설이 커진다. 고온에서 리텐션을 재측정하면

이 층별 shift와 tail을 잡아 리페어와 가드밴드를 확정할 수 있다. 인터포저 실장 후에는 셀 직접 접근이 제한되므로 스택 테스트가 마지막 기회다.

9. 한 페이지 요약

항목	핵심
패키지 4기능	전기·기계·열·습기. 서로 충돌하며 제품(HBM은 열·I/O)에 맞춰 배분
인터커넥트	와이어본드(NAND 스택, 저I/O) → 플립칩(DRAM 고속, HBM) → WLP/RDL
범프	C4 100 μm /150 μm 피치 → Cu 필러 40 130 μm → 마이크로범프 10 25 μm /25 55 μm 피치. 피치 ↓ → 브리지·non-wet·IMC·보이드·EM
언더필 5종	CUF(접합 후 모세관), NCP(페이스트+TCB), NCF(필름+TCB, 미세 갭 최적, k 낮음), MUF(리플로우 후 몰드 충전, k 높고 처리량, 얇은 갭 어려움), NUF(플렉스 내장)
NCF vs MUF	보이드/non-wet 관리 vs 열/처리량. 위페이지 내성 vs 얇은 갭 충전
HBM 구조	코어 DRAM 다이 8 16 + 베이스 로직 다이, TSV + 마이크로범프, 인터포저, 1,024 2,048 I/O, 0.8 2 TB/s, 높이 720 775 μm
TSV	via-middle Cu, 직경 5 10 μm , 깊이 50 100 μm . 보이드·펌핑·KOZ·라이너 누설·C 100 fF급
본딩	TCB(NCF, 다이당 수 초, 위페이지 내성) vs MR(MUF, 일괄, 자기정렬) vs 하이브리드(피치 10 μm 이하, 갭 0, 파티클·리세스·오버레이 nm sub- μm)
신뢰성	MSL(팝콘), TCT(솔더 피로, Coffin-Manson), uHAST, HTS(IMC/커켄달), HTOL(EM, Black), 드롭
HBM 특유 불량	층 의존 오픈/쇼트, TSV fail, non-wet, NCF 보이드, 핫스팟 리텐션, 인터포저 크랙, SI/PI
시그니처 읽기	특정 층 경계 = 본딩, 무작위 = 다이, 상부 증가 = 누적 위페이지/열, 하부 증가 = 베이스 열
수율 곱	$0.98^{12} \times 0.995^{12} \approx 74\%$. KGD와 리페어가 필수
미해결	하이브리드 본딩 수율(W2W vs D2W vs 재구성), 초미세 피치 보이드 배출, 12 16단 수직 열저항

13. DRAM 공정·소자·제품 불량

1. 한눈에 보기

1.1 왜 PE에게 중요한가

- DRAM PE의 하루는 불량으로 시작해 불량으로 끝난다. EDS 수율 회의, 신뢰성 fail 회의, 고객 반품(RMA) 회의 모두 “어떤 불량, 어디서, 왜”를 묻는다. 불량 모드의 전체 지도를 머리에 넣고 있어야 한 장의 비트맵만 보고도 후보 공정을 3개 이내로 좁힐 수 있다.
- DRAM은 1T1C 셀이 수백억 개 모인 아날로그적 소자다. 셀 하나의 누설이 1 fA 늘어나는 것, 커패시터 하나가 0.5 fF 줄어드는 것이 곧바로 리텐션(retention) 불량, 타이밍 fail로 나타난다. 불량은 “공정 산포의 꼬리(tail)”에서 나오므로 통계적으로 사고해야 한다.
- 같은 fail 비트라도 리페어(repair)로 구제할 수 있는지, 가드밴드(guard band)로 스크리닝해야 하는지, 공정을 고쳐야 하는지의 판단이 수율·품질·원가를 동시에 좌우한다. 이 판단이 PE의 고유 업무다.
- 로해머(Row Hammer), VRT(Variable Retention Time), 소프트 에러처럼 “공정 결함이 아닌데 불량”인 현상은 PE가 아니면 아무도 책임지지 않는다.
- AISK에서 “DRAM 리텐션 불량의 원인과 대책”, “tRCD fail은 왜 생기는가”, “로해머란 무엇인가”는 PE 직무 문항의 정석이다.

1.2 핵심 키워드

용어	한 줄 정의
리텐션(retention)	셀 커패시터의 전하가 판독 가능 수준으로 유지되는 시간. 스펙 64 ms(85°C), 리프레시 주기 근거
tREF/tREFI	리프레시 주기(64 ms) / 리프레시 명령 간격(DDR5 3.9 μ s, DDR4 7.8 μ s)
VRT(Variable Retention Time)	한 셀의 리텐션이 시간에 따라 두 개 이상의 준위로 무작위 전환되는 현상
GIDL(Gate Induced Drain Leakage)	게이트-드레인 겹침 영역의 밴드-투-밴드 터널링 누설. 셀 트랜지스터 오프 누설의 주범
BCAT(Buried Channel Array Transistor)	워드라인을 기판에 매립한 DRAM 셀 트랜지스터 구조
SNC(Storage Node Contact)	셀 트랜지스터 소스와 커패시터 하부전극을 잇는 컨택
서포터(supporter)	고종횡비 커패시터 하부전극이 쓰러지지 않게 잡아주는 SiN 지지막
센싱 마진(sensing margin)	전하 공유 후 비트라인 쌍에 생기는 전압차(ΔV_{BL})에서 센스앰프 오프셋과 노이즈를 뺀 값
tRCD/tRP/tWR/tRFC	행 활성화→열 접근 지연 / 프리차지 시간 / 쓰기 복구 시간 / 리프레시 사이클 시간
로해머(Row Hammer)	한 행을 반복 활성화하면 인접 행 셀의 전하가 손실되는 교란 현상
비트맵(bitmap)	fail 비트를 물리 주소(행·열) 좌표에 찍은 지도. FA의 출발점
PCM/WAT	스크라이브 라인 테스트 소자 측정치. 불량과 공정 변수를 잇는 다리
리페어(repair)	리던던시 행·열로 fail 셀을 대체하는 구제. 퓨즈/안티퓨즈로 주소 기록
가드밴드(guard band)	테스트 조건을 스펙보다 엄격하게 해 한계 셀을 미리 걸러내는 마진
ECC(on-die/system)	오류 정정 부호. DDR5부터 on-die ECC로 단일 비트 fail 은폐

2. 기초

2.1 DRAM 셀은 “새는 물통”이다


1T1C 셀은 커패시터 하나에 전하를 담고, 트랜지스터 하나로 문을 여닫는다. 비유는 여기까지다. 기술적으로는 커패시터 용량 C_s 에 V_{DD} 또는 0 V를 저장하고, 누설 전류 I_{leak} 가 시간 t 동안 전하 $Q = C_s \cdot V$ 를 깎아 먹는다.

- 예시 값: $C_s \approx 10 \text{ fF}$, $V_{DD} = 1.1 \text{ V} \rightarrow$ 저장 전하 $Q = 11 \text{ fC} \approx 69,000$ 개 전자.
- 리텐션 64 ms 동안 판독 한계(예: 저장 전압의 절반)까지 잃어도 되는 전하 = $5.5 \text{ fC} \rightarrow$ 허용 누설 $\approx 5.5 \text{ fC} / 64 \text{ ms} \approx 86 \text{ fA}$.
- 실제 대다수 셀의 누설은 1 fA 이하이지만, 10^{10} 개 셀 중 극소수가 수십 수백 fA를 새며 이것이 리텐션 꼬리(tail) 비트다.

[핵심]

DRAM 불량률의 절반은 “꼬리 분포”다. 평균 셀은 수 초를 버티지만 리프레시 주기는 가장 나쁜 셀 하나가 정한다. 그래서 PE는 평균이 아니라 10^{-9} 수준의 분포 꼬리를 다룬다.

2.2 셀 단면과 누설 경로



누설 경로	물리 메커니즘	지배 조건	대표 공정 원인
커패시터 유전막	푸울-프렌켈, 트랩 보조 터널링	고온, 고전계	고-k 결정성 불량, 핀홀, 두께 얇음
접합 누설	SRH 생성, TAT(Trap Assisted Tunneling)	고온에서 급증(활성화 에너지 0.5 1 eV)	주입 손상, 금속 오염, 식각 손상
서브스레숄드	확산 전류 $\exp(-V_t/nkT)$	V_t 낮음, 단채널	BCAT CD, 채널 도핑
GIDL	밴드-투-밴드 터널링	WL 음전압 크고 SN 고전압	게이트-드레인 겹침, GOX 얇음, 접합 급경사
인접 브리지	저항성 단락	항상	포토 CD 과대, 식각 잔류, 파티클

[예시]

리텐션 tail 셀의 활성화 에너지(E_a)를 온도별 리텐션 측정으로 구하면 원인이 갈린다. $E_a \approx 0.6 \text{ } 0.7 \text{ eV}$ 면 접합 SRH 생성(중간 갭 트랩), $E_a \approx 0.2 \text{ } 0.3 \text{ eV}$ 면 TAT 또는 GIDL, 온도 의존성이 거의 없으면 저항성 브리지가 유력하다.

2.3 센싱 원리와 마진 숫자

전하 공유(charge sharing)에서 비트라인 전압 변화는 다음과 같다.

$$\Delta V_{BL} = (C_s / (C_s + C_{BL})) \times (V_{cell} - V_{BL,pre})$$

- 예시 값: $C_s = 10 \text{ fF}$, $C_{BL} = 40 \text{ fF}$, $V_{DD} = 1.1 \text{ V}$, 프리차지 $V_{DD}/2 = 0.55 \text{ V}$.

- 완전 충전된 "1" 셀: $\Delta V_{BL} = (10/50) \times 0.55 \approx 110 \text{ mV}$.
- 리텐션으로 셀 전압이 0.8 V까지 떨어진 경우: $\Delta V_{BL} = 0.2 \times 0.25 = 50 \text{ mV}$.
- 센스앰프 오프셋(트랜지스터 쌍 V_t 미스매치) $3\sigma \approx 20 \sim 30 \text{ mV}$, 비트라인 커플링 노이즈 $\approx 10 \sim 20 \text{ mV}$.
- 따라서 정상 셀 마진 $\approx 110 - 40 = 70 \text{ mV}$, 리텐션 열화 셀 마진 $\approx 10 \text{ mV}$ 이하 $\rightarrow$ fail 경계.

[핵심]

C_s 가 1 fF 줄면 ΔV_{BL} 은 약 10 mV 준다. 커패시터 높이 1% 감소, 고-k 두께 0.1 nm 증가가 곧 센싱 마진 저하다. 커패시터 공정 산포는 "용량 산포 = 마진 산포"로 바로 번역된다.

2.4 DRAM 테스트 흐름과 불량 발견 지점

Wafer		Package			
+-----+	+-----+	+-----+	+-----+	+-----+	+-----+
PCM/	-> EDS	-> Burn-	-> Post	-> Final	-> Field
WAT	(hot/	in	BI	Test/	(RMA)
	cold)	(125C)	test	speed bin	
+-----+	+-----+	+-----+	+-----+	+-----+	+-----+
process	cell/	infant	latent	AC timing	VRT,
variables	core	mortality	defects	margin	RH, SER

단계	주요 측정	잡히는 불량	PE 액션
PCM/WAT	V_t , I_{off} , R_c , C_s , 접합 누설	공정 산포 이상(불량 예고)	로트 홀드, 공정 피드백
EDS 1차(고온)	DC, 기능(패턴), 리텐션	셀-코어 하드 fail, 리텐션 tail	리페어, 비트맵 분석
EDS 2차(저온/리페어 후)	리페어 확인, 저온 tail	저온 V_t 이상, 콘택 저항	스크리닝 조건 조정
번인(125°C, 고전압)	스트레스 후 기능	잠재 결함(GOX 약점, 얇은 유전막)	번인 시간-전압 최적화
패키지 최종	AC 타이밍, 스피드 빈	tRCD/tAA 마진, 패키지 결함	가드밴드, 빈 분포
필드	시스템 ECC 로그	VRT, 로해머, 소프트 에러	고장 분석, 리콜 판단


2.5 페일 카테고리 언어

카테고리	정의	비트맵 모양	1차 후보
SBF(Single Bit Fail)	고립된 1비트	점	셀 커패시터-접합-SNC 개별 결함
Paired/Twin bit	인접 2비트	점 2개	SNC-SNC 브리지, BE 쓰러짐
Row fail(WL)	한 행 전체	가로 선	WL 오픈-브리지, 서브 WL 드라이버
Column fail(BL)	한 열 전체	세로 선	BL 오픈-브리지, 센스앰프
Block/Mat fail	서브어레이 전체	사각형	로컬 드라이버, 전원, 페리
Cluster	국소 다수 비트	얼룩	파티클, 국소 CMP 스크래치
Checkerboard/Stripe	규칙적 패턴	격자-줄무늬	패턴 의존 커플링, 미스얼라인 주기
Chip kill	다이 전체	전면	전원, 페리 CMOS, 메탈

2.6 리프레시 산수와 리텐션 분포

- 16 Gb 다이,뱅크당 행 수를 합쳐 리프레시 대상 행 그룹이 8,192개라 하면, 64 ms 안에 모두 돌려야 하므로 $t_{REFI} = 64 \text{ ms} / 8,192 \approx 7.8 \mu\text{s}$ (DDR4). DDR5는 $t_{REFI} 3.9 \mu\text{s}$ 로 같은 시간에 두 배 촘촘히 리프레시하되 한 번에 절반 행만 처리(fine-grain refresh).
- 리프레시 1회에 $t_{RFC} \approx 350 \text{ ns}$ (16 Gb 기준 예시)가 소모되면, 대기 시간 비율 = $350 \text{ ns} / 3.9 \mu\text{s} \approx 9\%$. 이 시간 동안 그 뱅크는 접근 불가. 리텐션이 짧아져 t_{REFI} 를 절반으로 줄이면 성능 손실도 두 배다.

- 리텐션 분포는 대략 로그정규(log-normal) 주분포에 별도의 tail 분포가 겹친 형태다. 주분포 중앙값은 수 초, tail은 수십 ms까지 내려온다. tail 비트 수 $N_{tail}(t)$ 는 시간 t 를 절반으로 줄일 때 대략 수 배씩 감소하는 경향이 있다(세대·온도별 상이).



[예시]

85°C에서 리텐션 128 ms 이하 tail 비트가 다이당 300개, 64 ms 이하가 30개라 하자. 가드밴드를 128 ms(스펙의 2배)로 잡으면 300개를 리페어해야 하고, 64 ms 그대로면 30개만 리페어하지만 필드 온도·시간 변동에 대한 여유가 없다. 이 트레이드오프를 정량화하는 것이 PE의 일이다.

2.7 리던던시·리페어 산수

- 예시: 서버레이(mat) 하나가 1,024 WL × 1,024 BL, 여기에 리던던시 행 16개, 열 16개가 있다고 하자. 랜덤 SBF는 행 또는 열 하나를 통째로 교체해 잡으므로, mat당 SBF가 32개를 넘으면(행·열 모두 소진) 리페어 불가다.
- 다이 전체 리페어 예산은 대략 수천 수만 비트 수준(세대·설계별). EDS에서 리페어 불가 다이 비율이 곧 “리던던시 소진 수율 손실”이다.
- 행 fail 1개는 리던던시 행 1개를 소모하지만, twin bit 2개(같은 행)는 행 1개로 동시에 구제된다. 리페어 알고리즘은 이런 최적 배정을 계산한다.
- Post-Package Repair(PPR): 패키지 후 발견된 행 fail을 안티퓨즈로 교체. hPPR(영구)과 sPPR(휘발성). 필드 대응 수단이다.

[핵심]

리페어는 “공정 결함을 없애는 것”이 아니라 “결함 밀도를 리던던시 예산 안에 넣는 것”이다. 결함 밀도 D (개/다이)와 리페어 예산 B 의 비 D/B 가 0.3을 넘기 시작하면 리페어 불가 다이가 급증하는 것이 경험적 감각이다(포아송 분포 tail).

2.8 가드밴드(guard band) 개념

- 스펙 조건보다 더 가혹한 조건으로 테스트해 한계 셀을 미리 걸러낸다. 예: 리텐션 스펙 64 ms(85°C) → 테스트 128 200 ms(90 95°C). tRCD 스펙 13.75 ns → 테스트 12 ns.
- 가드밴드가 크면 필드 불량률은 줄지만 수율이 떨어진다. 가드밴드 크기는 (1) 테스트-필드 조건 차, (2) 시간 열화(HTOL 결과), (3) 테스터 측정 오차, (4) VRT 같은 시간 변동 성분을 합쳐 정한다.
- 예시 계산: 필드 최고 온도 95°C 대비 테스트 85°C이면 접합 누설(E_a 0.65 eV)은 약 1.9배 → 리텐션은 약 절반 → 테스트 리텐션은 스펙의 2배 이상 필요. 여기에 HTOL 열화 20%, 테스터 오차 10%를 곱하면 약 2.6배 → 170 ms 근처를 가드밴드로 설정.

2.9 비트맵 읽기 연습

아래는 한 매트(mat)의 일부를 물리 좌표로 그린 비트맵이다. 은 정상, x는 fail.

(A) random SBFX.....X.....X..... -> cell-level defect (cap, junction)	(B) twin bit (BL dir)XX.....XX..... -> SNC/LP bridge, BE leaning	(C) partial rowXXXXXXX -> WL open at col 8 (right side only)
(D) column + weakX.....X.....X...X.....X.....X..... -> BL open/SA; plus SNC-BL leak?	(E) checkerboard-onlyX.X.X.X.....X.X.X.X..... -> coupling (BL-BL spacer, air gap)	(F) clusterXXX.....XXXXX.....XXX..... -> particle / CMP scratch / supporter

- (A)에서 fail 밀도가 로트 평균의 3배 이상이면 파티클보다 누설 전반 증가를 먼저 의심한다. 온도 의존성을 본다.
- (B)에서 twin의 방향이 항상 같은 축이면 구조적 원인(브리지·쓰러짐), 방향이 섞이면 파티클성이다.
- (C)에서 끊긴 위치가 행마다 다르다면 랜덤 오픈, 같은 열 위치면 그 열 근처 구조(예: 서브 WL 드라이버 경계, 특정 컨택 열)를 본다.
- (D)에서 열 fail과 함께 그 열 근처에 약한 셀이 있으면 BL-SNC 누설이 겹친 경우가 있다.
- (E)는 데이터 배경을 바꿔 재시험하면 fail 위치가 이동한다. 브리지라면 이동하지 않는다.
- (F)는 클러스터 크기와 형상(둥근 얼룩 vs 선)으로 파티클과 스크래치를 나눈다.

3. 공정/기술 상세: 불량률 잡아내는 도구와 체계

3.1 테스트 항목과 불량 대응

테스트	측정 내용	검출 불량	조건 예시
DC 파라메트릭	I _{DD} 대기·동작, 입출력 누설, 핀 연속성	페리 단락, 패드·본딩 오픈, 전원 누설	V _{DD} ±10%, 25 90°C
기능(March, Checkerboard)	읽기·쓰기 논리 정확성	하드 셀 fail, 디코더 fail, 커플링	다양한 데이터 배경
리텐션(pause)	쓰기→대기→읽기	리텐션 tail, VRT 후보	64 ms 수 초, 85 95°C
디스터브	인접 행 반복 활성화	로해머, 패싱 게이트 효과	수십만 수백만 회 활성화
AC 타이밍 슈무(shmoo)	tRCD, tRP, tWR, tAA 스윙	타이밍 마진 tail	스펙 ±30% 스윙
전압 슈무	V _{DD} 스윙 기능	마진 부족 셀, 센스앰프 오프셋	V _{DD} 0.9 1.3 V
번인	고온·고전압 스트레스	잠재 GOX·유전막 결함	125°C, 1.4 1.6 V, 수 시간
리페어 해석	fail 주소→리던던시 매핑 가능성	리페어 불가 다이	행·열 리던던시 소진

3.2 웨이퍼맵 시그니처와 공정 지목

맵 패턴	시사 공정	확인 방법
에지 링(edge ring)	식각·증착 균일도, CMP 에지, 세정	반경별 PCM(C _s , CD) 상관
중심 집중	스핀 코팅 두께, CMP 중심 과연마, 가스 유량 분포	두께 맵 오버레이
샷 반복	레티클 결함, 노광 조건	샷 내 동일 위치 확인, 레티클 검사
방사형 줄무늬	스핀 세정·현상	회전 방향 일치 여부
척 자국(6점, 3점)	정전 척 온도 불균일, 리프트 핀	장비 척 도면 오버레이

맵 패턴	시사 공정	확인 방법
슬롯 의존(배치 퍼니스)	퍼니스 상하 온도·가스 구배	슬롯 번호 vs 수율
스크래치 선	CMP 패드·슬러리 응집물	광학 검사, 선 방향
랜덤 SBF 균일 증가	파티클 레벨, 오염, 접합 누설 전반	결함 밀도 vs SBF 밀도
사분면 편차	레티클 스테이지 기울기, 척 온도	오버레이·CD 맵

3.3 PCM 파라미터와 불량 상관

PCM 항목	결정 공정	연관 불량	감도 예시
셀 Tr V _t (BCAT)	WL 매립 깊이, 채널 주입, 게이트 일함수	리텐션(오프 누설), tRCD(온 전류)	V _t 50 mV 저하 → I _{off} 약 3.5배
셀 Tr I _{on}	BCAT CD, 채널 길이, 콘택 저항	tRCD, tWR	I _{on} 10% 저하 → tRCD 약 0.5~1 ns 증가
C _s (단위 셀 용량)	BE 높이, 고-k 두께, 표면적	센싱 마진, 리텐션	C _s 10% 저하 → ΔV _{BL} 약 10 mV 저하
커패시터 누설	고-k 결정성, 계면, 두께	리텐션(고온)	두께 0.1 nm 감소 → 누설 약 2~3배
SNC/BLC 저항	콘택 CD, 배리어, 세정	tRCD, tWR, 저온 fail	R _c 2배 → tWR 마진 소진 가능
접합 누설	주입 손상, 어닐, 오염	리텐션 tail	1 fA/셀 증가 → tail 비트 급증
WL 저항	매립 W 두께·CD	tRCD(먼 셀), WL 오픈 예고	저항 20% 증가 → 원단 셀 지연
BL 저항·용량	BL CD, 스페이서 두께	센싱 마진(C _{BL}), tRP	C _{BL} 10% 증가 → ΔV _{BL} 약 2 mV 저하
페리 Tr V _t /I _{off}	게이트, 주입, HKMG	대기 전류, 속도, 페리 fail	I _{off} 10배 → I _{DD6} 스펙 초과
메탈 시트 저항·비아 저항	배선 CD·두께, 비아 식각	메탈 RC, 오픈	비아 저항 상승 → 특정 बैं크 지연

3.4 불량 분석 흐름(비트맵 → FA)

```

EDS fail
|
v
Bitmap classification (SBF / row / col / cluster / block)
|
+--> Wafer map overlay (edge? shot? radial?)
|
+--> PCM correlation (which parameter tracks fail rate?)
|
+--> Lot history / tool commonality (which chamber? which date?)
|
v
Electrical characterization on fail die
(retention vs T -> Ea, VDD shmoo, timing shmoo, disturb)
|
v
Physical FA: address -> physical coordinate -> FIB cross-section
/ TEM / EDS(elemental) / nano-probing / EBAC / OBIRCH
|
v
Root cause -> corrective action -> screening / repair / guard band

```

FA 기법	용도	한계
비트맵-레이아웃 매핑	fail 주소를 물리 좌표로 변환	스크램블 테이블 필요

FA 기법	용도	한계
FIB 단면 + SEM	컨택 오픈, 브리지, 보이드 관찰	위치 정확도 수십 nm 필요
TEM/STEM + EDS	고-k 두께·결정성, 계면, 원소 분석	시편 제작 시간
나노프로빙	개별 셀 Tr-컨택 I-V 직접 측정	상부층 제거 후, 파괴적
EBAC/EBIRCH	오픈·고저항 배선 위치	접근 가능한 노드 필요
OBIRCH/TIVA	단락·누설 경로 위치	대면적 누설에 유효
전기적 리텐션 맵	온도·시간별 tail 셀 통계	물리 원인은 별도 FA 필요
딜레이어 + 광학/SEM 검사	층별 결함 분포	층 제거 균일성

3.5 공정 스텝 → 발생 가능 불량(역방향 표)

불량에서 공정을 찾는 표(4절)와 반대로, 공정 변경이 있을 때 “무엇을 지켜봐야 하는가”를 정리한 표다. PCN 평가에서 그대로 체크리스트로 쓴다.

공정 스텝(변수)	흔들리면 생기는 불량	1차 감시 항목
액티브 포토 CD·LER	BCAT V _t 산포, I _{on} 산포, 리텐션 랜덤 tail	PCM V _t σ , CD-SEM, 랜덤 SBF 밀도
STI/격리 식각 깊이·프로파일	로해머 취약, PGE, 격리 누설	해머 테스트, 인접 WL 디스터브
WL 트렌치 식각 깊이·코너	GIDL, 단채널, GOX 코너 박막	V _{BB} 스위치 tail, 번인 행 fail
WL W 충전·에치백	WL 오픈, 저항, 리세스 산포, WL-WL 브리지	행 fail율, WL 저항 PCM
채널·접합 주입(dose, energy, tilt)	V _t , 접합 누설, GIDL, 단채널	리텐션 E _a , V _t
접합 어닐(온도·시간)	잔류 결함(VRT), 접합 누설, 확산 과다	VRT 발생률, 고온 tail
BLC/SNC 컨택 식각·세정	오픈, 고저항(저온 fail), SNC-BL 브리지	저온 tWR, 나노프로빙
BL 메탈 CD·스페이서	BL-BL 브리지, C _{BL} 증가, 패턴 커플링	인접 열 fail, 저전압 슈무
랜딩패드 CD·W CMP	패드 브리지, 미스얼라인, 오픈	twin bit, 평면 검사
커패시터 몰드 HAR 식각	BE CD 산포, 보잉·브리지, 높이 부족	C _s 반경 분포, twin bit
BE TiN 증착	두께 산포(C _s), 거칠기(핀홀), 강도(쓰러짐)	C _s , 번인 fail, twin
서포터 SiN 두께·응력·개구	쓰러짐, 붕괴 클러스터	대면적 클러스터, 광학 검사
몰드 습식 제거·건조	잔류(C _s 저하), 쓰러짐	C _s , twin
고-k ALD 사이클·온도·전구체	두께(C _s 대 누설), 핀홀, 결정성	PCM C _s -I-V, 번인 fail, 고온 tail
결정화 어닐	누설, 계면 산화	I-V, TEM
플레이트 TiN/SiGe 충전	플레이트 오픈, 노이즈, BE 단락	블록 마진, 플레이트 저항
페리 게이트-HKMG	페리 V _t , SA 오프셋, RTN	링 오실레이터, 열 편향 fail
어레이-페리 단차 컨택	페리 컨택 오픈(블록 fail)	기능 그룹 fail
메탈 CD·두께·비아	RC, 오픈, 브리지, EM	스피드 빈, I _{DD}
패시베이션·패드	부식, 습기	HAST

3.6 스크리닝·리페어·가드밴드 결정 매트릭스

불량 성격	리페어	스크리닝	가드밴드	공정 수정
랜덤 SBF, 밀도 낮음(예산 30% 이하)	주 수단	보조	표준	추세 감시
랜덤 SBF, 밀도 높음(예산 초과)	불충분	불충분	무의미	필수(공정 원인 제거)
행·열 fail 소수	주 수단	불필요	표준	추세 감시
클러스터·블록	불가(예산 초과)	다이 폐기	무의미	필수
리텐션 tail(고정)	주 수단	고온·장시간	조건 강화	원인별
VRT	부분(발견 시)	반복 측정	시간 성분 추가	어닐·패시베이션
타이밍 마진(tRCD 등)	불가(셀 특정 어려움)	슈무 기반 빈 분류	주 수단	저항 개선

불량 성격	리페어	스크리닝	가드밴드	공정 수정
로해머	불가	임계 횡수 테스트	회로 임계 조정	격리 개선
소프트 에러	불가	불가	ECC	재료(저알파)
페리.메탈	불가	DC-기능	없음	필수

3.7 테스트 설계에서 PE가 정하는 것

- 테스트 온도: 고온(85 95°C)은 리텐션, 저온(-5 -40°C)은 컨택 저항·V_t 상승을 노린다. 두 온도를 모두 돌리면 테스트 시간이 두 배이므로 어느 불량이 지배적인지에 따라 순서와 커버리지를 정한다.
- 패턴: March C-, 체커보드, 행·열 스트라이프, 인접 행 디스터브 패턴. 커플링 fail은 특정 데이터 배경에서만 나타나므로 배경 선택이 검출력을 좌우한다.
- 리텐션 측정 시간: 예시 값 200 ms를 한 번 재는가, 100 ms를 두 번 재는가. VRT 검출은 후자가 유리하지만 시간 소모가 크다.
- 테스트 시간 비용: 300 mm 웨이퍼 1장 EDS가 수 시간이라 하면, 리텐션 테스트 시간 100 ms 추가 × 반복 횟수 × 패턴 수가 곧바로 테스트 용량과 원가다. 검출률 대비 시간의 한계 효용을 계산해 결정한다.

[면접]

“가드밴드는 어떻게 정하는가”에는 결론부터: “필드 조건과 테스트 조건의 차이, 시간 열화, 테스트 오차, 시간 변동 성분을 곁해서 정한다”고 답한 뒤, 리텐션 예시(95°C 대비 85°C 테스트면 접합 누설 약 1.9배 → 테스트 리텐션 스펙의 2배 이상)를 붙이면 30초 안에 끝난다.

3.8 인라인 검사·계측과 EDS의 연결

인라인 데이터	측정 시점	연결되는 EDS 불량	연결 방법
결함 검사(광학·e-beam) 좌표·크기	각 주요 레이어 후	랜덤 SBF, 클러스터, 행·열 fail	결함 좌표를 다이·비트 좌표로 변환해 EDS fail과 오버레이(kill ratio 산출)
CD-SEM(액티브, WL, BL, 홀)	포토·식각 후	V _t 산포, twin bit, C _s 산포	다이벌 CD와 다이벌 fail 밀도 회귀
오버레이	각 포토 후	SNC-BL 브리지, 랜딩패드 미스얼라인	오버레이 벡터 맵과 fail 맵 방향 일치
두께(고-k, 서포터, 스페이서)	증착 후	누설 tail, 쓰러짐, 커플링	반경별 두께와 반경별 fail
e-beam 전압 콘트라스트(VC)	컨택 형성 후	SNC 오픈·브리지	오픈 컨택은 어둡게(또는 밝게) 대비
CMP 후 잔류·디싱	CMP 후	랜딩패드 브리지, 메탈 브리지	디싱 맵
FDC(장비 센서)	공정 중	특정 시간대 로트 fail	센서 이상 시각과 로트 처리 시각 매칭

- kill ratio: 특정 레이어에서 검출된 결함이 실제 EDS fail로 이어지는 비율. 예: 커패시터 몰드 식각 후 100 nm 이상 결함의 kill ratio 60%, 30 nm 결함은 5%. 이 값으로 인라인 검사 임계와 샘플링을 결정한다.
- e-beam VC 검사는 SNC 오픈을 EDS보다 수 주 앞서 잡아낸다. 결과가 EDS와 잘 맞을수록 사이클 타임 지연을 보상하는 효과가 크다.

3.9 로트 이력·장비 공통성 분석 방법

- 공통성 분석(commonality analysis): fail 로트와 정상 로트가 지나간 장비·챔버·시각을 스텝별로 비교해 fail 로트에만 공통인 경로를 찾는다. 스텝이 1,000개, 챔버가 스텝당 2~6개면 조합이 방대하므로 통계적 유의성(예: 피셔 정확 검정)으로 순위를 매긴다.
- 함정: 로트가 특정 시기에 몰려 처리되면 여러 스텝의 챔버가 동시에 “공통”으로 잡힌다(공선성). 상위 후보 3~5개를 스플릿 실험(같은 로트를 챔버 A/B로 나눠 처리)으로 확인해야 한다.

- 시간 상관: fail 발생 시작 시점과 장비 정비(PM), 소모품 교체, 레시피 변경 시점을 겹쳐 본다. 특히 “정비 후 첫 로트”는 별도 관리 대상이다.
- 예시: 고온 리텐션 fail 로트 12개 중 11개가 ALD 챔버 3번 경유(정상 로트 중 3번 경유는 20%). 피셔 검정 $p < 0.001 \rightarrow 1$ 순위. 스플릿에서 3번 챔버 웨이퍼만 tail 증가 $\rightarrow$ 확정.

분석 도구	입력	출력	한계
공통성 순위표	로트별 경로, fail 여부	스텝·챔버별 유의성	공선성
시계열 오버레이	로트 처리 시각, 장비 이벤트	이벤트-fail 시작 일치	사이클 타임 지연
스플릿 실험	한 로트를 조건별 분할	원인 확정	시간·비용
웨이퍼 슬롯 분석	슬롯 번호 vs fail	배치 장비 위치 의존	단일 웨이퍼 장비엔 무의미
PCM 다변량 상관	다이별 PCM 벡터	fail과 가장 상관 큰 파라미터	상관 $\neq$ 원인

3.10 테스트 조건 $\rightarrow$ 검출 불량 매트릭스

조건	강조되는 불량	약해지는 불량
고온(85 95°C)	접합 누설, 유전막 누설, GIDL(일부), 리텐션 tail	컨택 저항, V_t 상승 fail
저온(-40 0°C)	컨택 저항, V_t 상승(I_{on} 부족), tWR/tRCD	열 누설
저전압($V_{DD} -10\%$)	센싱 마진, SA 오프셋, C_s 부족	스트레스성
고전압($V_{DD} +10\%$)	GOX 약점, GIDL, 유전막 스트레스	마진 부족
긴 리텐션 시간	약한 tail 셀	없음(시간 비용)
반복 리텐션	VRT	없음(시간 비용)
해머 패턴	로해머, PGE	없음
체커보드 배경	BL/WL 커플링	없음
다중 बैं크 동시 활성화	전원 IR 드롭, 리프레시 전력	없음
번인 후	잠재 결함(핀홀, GOX)	없음

4. 결함·불량 유형(망라)

4.1 셀 트랜지스터(BCAT) 관련


불량	현상(테스트)	발생 원인	검출/분석	대책
서브스레숄드 누설(V_t 저하)	고온 리텐션 tail, I_{DD} 대기 증가	채널 도핑 부족, WL 매립 과깊음(채널 짧아짐), 게이트 일함수 변동	PCM V_t 저하와 상관, 리텐션 E_a 낮음	채널 주입 dose 상향, WL 리세스 깊이 제어, WL 저전압(V_{BB}) 조정
GIDL 누설	리텐션 tail(WL 음전압 클수록 악화), 고온 민감	게이트-SN 겹침 과다, GOX 얇음, SN 접합 급경사, WL 상단 위치 높음	WL 오프 전압 스위치 tail 변화, TEM으로 겹침 측정	WL 리세스 최적화, 게이트 상단 저일함수 재료(듀얼 WL), SN 접합 완화
접합 누설(SRH)	리텐션 tail, E_a 0.6 0.7 eV	주입 손상 잔류, 금속 오염(Fe, Cu, Ni), 식각 플라즈마 손상	온도 의존 리텐션, DLTS(테스트 소자), TXRF 오염	어닐 최적화, 오염원 제거, 식각 후 손상 제거 세정
V_t 산포 과대	tRCD와 리텐션 동시 tail, 셀 위치 랜덤	BCAT CD 산포(포토·식각), RDF(random dopant fluctuation), 게이트 W 두께 산포	PCM $V_t \sigma$, CD-SEM 산포, 비트맵 랜덤 SBF	CD 균일도 개선, 채널 도핑 저감+일함수 제어, 리페어 예산

불량	현상(테스트)	발생 원인	검출/분석	대책
단채널 효과	V _t 저하-DIBL, 리텐션 악화 특정 영역	WL 리세스 과깊음, 액티브 CD 축소, 접합 확산	PCM 채널 길이 의존 V _t 에지 링 맵	리세스 식각 종점 제어, 접합 열예산 축소
패싱 게이트 효과(PGE)	인접 WL 활성화 시 리텐션 저하, 로해머와 유사	패싱 WL이 액티브 옆을 지나며 전위 교란, 고립 산화막 얇음	인접 WL 토글 테스트, 특정 패턴 의존	패싱 WL 부위 산화막 두께 증가, 매립 깊이 차등
셀 Tr I _{on} 부족	tRCD/tWR fail, 저온 악화	BCAT CD 작음, W 게이트 저항, 채널 도핑 과다, 콘택 저항	슈무에서 tRCD 마진 저하, PCM I _{on}	CD 상향, 도핑 조정, 콘택 개선
게이트 산화막 결함	번인 후 WL-SN 누설, 행 단위 열화	GOX 핀홀, 플라스마 손상, 리세스 코너 박막화	번인 전후 fail 비교, 코너 TEM	코너 라운딩, 산화 조건, 번인 스크리닝

[예시]

WL 오프 전압(V_{BB})을 -0.2 V에서 -0.4 V로 낮추면 서브스레숄드 누설은 줄지만 GIDL은 늘다. 어느 셀이 어느 메커니즘인지는 V_{BB} 스위치 시 tail 비트 수의 방향으로 판별한다. V_{BB}를 더 음전압으로 할 때 tail이 늘면 GIDL 지배, 줄면 서브스레숄드 지배다.

BCAT 구조의 GIDL을 그림으로 보면 다음과 같다.



- WL 상단이 SN 접합과 겹치는 길이가 5 nm 늘면 GIDL 전류는 대략 수 배 증가할 수 있다(전계 의존 지수 함수). 그래서 WL 상단 리세스 깊이(에치백 종점)와 SN 접합 깊이가 GIDL의 두 핵심 변수다.
- 듀얼 일함수 WL: 겹침 부위의 게이트 재료를 저일함수(n형 폴리 등)로 바꿔 전계를 낮추는 구조가 널리 알려져 있다. 공정 변수는 두 재료의 경계 높이다.

[트러블슈팅]

증상: 리텐션 tail이 "1" 저장 셀에서만 나타남. 원인: GIDL은 SN이 고전압일 때 WL과의 전계가 최대이므로 "1" 셀에서만 작동. 조치: V_{BB} 스위치로 확인 후 WL 에치백 종점 및 SN 접합 주입 energy를 점검. 참고로 유전막 누설도 "1" 편향이 가능하므로 플레이트 전압을 바꿔 두 메커니즘을 분리한다(플레이트 전압 변화에 반응하면 유전막).

4.2 커패시터 관련


불량	현상(테스트)	발생 원인	검출/분석	대책
유전막 누설(고-k 결정성)	고온 리텐션 tail, 번인 후 악화	ZrO ₂ 결정립계 누설, Al ₂ O ₃ 삽입층 두께 부족, 결정화 어닐 부적절	PCM 커패시터 I-V, TEM 결정성	ZAZ 적층 비 조정, 어닐 온도, 도핑

불량	현상(테스트)	발생 원인	검출/분석	대책
핀홀·국소 박막화	SBF, 번인 후 하드 fail 급증	ALD 핵생성 지연(BE 표면 오염), 파티클, BE 거칠기	번인 fail 증가율, TEM 국소 두께	BE 전처리 세정, ALD 초기 사이클 조정, 파티클 관리
두께 과대(C_s 저하)	센싱 마진 저하, V_DD 저전압 fail, 전면 약한 tail	ALD 사이클 오차, 전구 체 유량 변동	PCM C_s 저하, 두께 계측	ALD 사이클 피드백 (APC)
두께 과소	누설 증가, TDDDB 신뢰성 fail	ALD 사이클 부족, 상부 식각 손상	번인 fail, I-V	스펙 하한 강화
BE 높이 부족(C_s 저하)	에지 링 마진 저하	몰드 식각 깊이 부족, CMP 과연마	반경별 C_s	식각 종점, CMP 조건
BE 홀 CD 산포	C_s 산포, 특정 영역 마진 저하	포토 CD, HAR 식각 보잉-테이퍼	CD-SEM, 단면 프로파일	식각 프로파일 제어, EUV 적용
BE 쓰러짐(leaning)	인접 2비트 fail(twin bit), 클러스터	종횡비 과대(높이 1.5 μm, CD 40 nm 이하), 습식 세정 시 모세관력, 서포터 약함	비트맵 twin, 평면 SEM	서포터 구조 강화(2단 이상), 건식 세정, 기계강도 높은 BE
BE-BE 브리지	twin bit, 로컬 클러스터	몰드 식각 홀 합쳐짐 (hole merging), TiN 과증착, 서포터 개구 부정확	평면 SEM, 나노프로빙	홀 CD 하한 관리, 서포터 식각 정렬
서포터 붕괴·박리	대면적 클러스터, 블록 fail	서포터 SiN 응력·두께, 몰드 제거 습식 과도	광학 검사, 단면 SEM	서포터 두께·응력 조정, 습식 시간
몰드 잔류	C_s 저하 국소, 상부전극 오픈	몰드 산화막 습식 제거 불완전	TEM 잔류 확인	습식 시간·온도, 서포터 개구율
상부전극(플레이트) 오픈·박막화	블록 단위 마진 저하, 플레이트 노이즈	TiN 스텝 커버리지 부족, 깊은 갭 미충전	플레이트 저항 PCM, 단면	ALD TiN, SiGe 충전
플레이트-BE 단락	열 단위 또는 클러스터 하드 fail	유전막 결함, 서포터 개구부 노출 BE	I-V 단락, FIB	유전막 커버리지, 서포터 프로파일
BE 계면 산화·TiN 산소	C_s 저하, 누설 증가 동시	ALD 전 대기 노출 Q-time 초과	Q-time 로그 상관	Q-time 단축, 인시추 전처리
커패시터 TDDDB	장기 신뢰성 fail, 필드리텐션 악화	유전막 결함 밀도, 플레이트 전압 스트레스	HTOL, 번인 가속	유전막 품질, 플레이트 전압 최적화

[핵심]

커패시터 불량은 "C_s 부족(마진)"과 "누설(리텐션)"의 두 축으로 나뉘고, 물리적으로는 두께·표면적·결정성·기계적 안정성의 4가지 원인으로 귀결된다. 표를 외우지 말고 이 2x4 구조로 정리하라.

커패시터 구조와 결함 위치를 그림으로 정리한다.



- 용량 산수: 원통형 BE 하나의 외벽 표면적 $\approx \pi \times 70 \text{ nm} \times 1,200 \text{ nm} \approx 2.6 \times 10^5 \text{ nm}^2 = 0.26 \mu\text{m}^2$. EOT 0.5 nm이면 $C = \epsilon_0 A / \text{EOT} \approx 8.85 \times 10^{-12} \times 0.26 \times 10^{-12} / (0.5 \times 10^{-9}) \approx 4.6 \text{ fF}$. 내벽까지 쓰는 실린더 구조와 표면 거칠기까지 합치면 대략 6 10 fF가 나온다(세대별 상이). 높이 10% 손실은 그대로 C_s 10% 손실이다.
- 누설 산수: 유전막 누설 밀도 $1 \times 10^{-8} \text{ A/cm}^2$ 이면 $0.26 \mu\text{m}^2$ 셀에서 $2.6 \times 10^{-17} \text{ A} = 26 \text{ aA}$. 리텐션에는 충분히 작다. 하지만 핀홀 하나가 있으면 국소 전류가 pA 수준으로 뛰어 그 셀은 즉시 fail이다. 커패시터 누설은 “평균”이 아니라 “결함 밀도” 문제다.

[트러블슈팅]

증상: 번인 후 SBF가 로트별로 0.5 5배 편차. 원인 후보: BE 표면 자연산화·유기 오염으로 ALD 초기 핵생성 지연 → 국소 박막. 검증: ALD 전 Q-time과 번인 fail 증가율 상관(4시간 초과 로트에서 급증). 조치: Q-time 상한 2시간으로 단축, 인시추 플라즈마 전처리 추가. 재발 방지: Q-time 초과 시 자동 홀드 인터록.

4.3 콘택·비트라인·랜딩패드 관련

불량	현상(테스트)	발생 원인	검출/분석	대책
SNC 오픈	SBF(0 또는 1 고정), 저온 악화	콘택 홀 미개구(식각 부족), 배리어 하부 산화물, 폴리 플러그 보이드	나노프로빙 고저항, FIB 단면	식각 종점·오버에치, 세정, 충전 조건
SNC 고저항	tWR/tRCD fail, 저온 tail	계면 산화, 도핑 부족, 접촉 면적 축소(미스얼라인)	저온 타이밍 슈무, PCM R_c	세정 강화, 자기정렬 콘택, 오버레이 관리
SNC-SNC 브리지	twin bit(같은 WL 인접)	콘택 CD 과대, 스페이스 박막화, 폴리 잔류	비트맵 인접 쌍, 평면 SEM	CD 하향, 스페이스 두께, 리세스 식각
SNC-BL 브리지	열+행 혼합 fail, 누설 큼	BL 스페이스 손상, SNC 식각 시 BL 캡 노출	나노프로빙 SN-BL 누설	스페이스 재료(저-k SiN/에어갭) 두께, 식각 선택비
랜딩패드 브리지	twin/클러스터, 커패시터 사이 단락처럼 보임	패드 CD 과대, W CMP 부족(잔류)	평면 SEM, CMP 후 검사	CMP 종점, 패드 CD
랜딩패드-BE 미스얼라인	C_s 접속 불량, SBF	오버레이 이탈	오버레이 맵 vs fail 맵	오버레이 보정
BLC(비트라인 콘택) 오픈·고저항	열 fail, tRCD 열 방향 tail	홀 미개구, 폴리 계면 산화	열 비트맵, FIB	식각·세정
BL 오픈	열 전체 fail	BL 메탈(W) 식각 과다, 라인 끊김, 파티클	열 fail 비트맵, EBAC	식각 조건, 결함 관리
BL-BL 브리지	인접 2열 fail, 데이터 커플링 fail	BL CD 과대(피치 수십 nm), 스페이스 결함, 메탈 잔류	인접 열 동시 fail, 평면 SEM	CD 제어, 식각 잔류 세정
BL 스페이스 결함(C_BL 증가)	센싱 마진 저하 전면	에어갭 붕괴, 스페이스 두께 산포	PCM C_BL, 저전압 슈무	에어갭 공정 안정화
BL 저항 증가	원거리 열 tRP/tRCD 마진 저하	W 두께 부족, 배리어 비울	PCM BL 저항	W 증착 조건

콘택 계열 불량률의 위치 관계를 평면으로 보면 다음과 같다.

```

WL direction ->
+-----+-----+-----+-----+
| SNC | BL | SNC | BL |   SNC pitch ~ 2F, BL pitch ~ 2F
|  o  | ==  |  o  | ==  |   (1) SNC-SNC bridge (WL direction): twin bit
+-----+-----+-----+-----+   (2) SNC-BL bridge : cell leaks into BL
| SNC | BL | SNC | BL |   -> looks like weak row+col mixed fail
|  o  | ==  |  o  | ==  |   (3) BL-BL bridge : two adjacent columns
+-----+-----+-----+-----+   (4) SNC open : isolated SBF, stuck data
                                spacer (SiN / air gap) between SNC and BL ~ 5-8 nm
  
```


- 스페이스 두께 예시 값 6 nm가 1 nm 얇아지면 SNC-BL 누설 확률이 늘고 C_{BL}도 증가해 마진이 준다. 반대로 두꺼워지면 SNC 개구 면적이 줄어 R_c가 오른다. 스페이스는 브리지와 저항의 균형점에 있다.
- 에어갭 스페이스: C_{BL}을 대략 10~20% 낮춰 ΔV_{BL}을 수 mV 개선한다. 대신 후속 공정에서 에어갭 붕괴·충전 이 생기면 국소적으로 C_{BL}이 되돌아가 “특정 열 마진 저하”로 나타난다.

[트러블슈팅]

증상: 특정 열들이 저전압에서만 fail, 데이터 배경 반전과 무관. 원인 후보: SA 오프셋(열 그룹 공유) 또는 국소 에어갭 붕괴(C_{BL} 증가). 검증: 같은 SA를 쓰는 열이 모두 fail이면 SA, 산발적 열이면 스페이스. FIB 단면에서 에어갭이 산화막으로 채워진 것 확인. 조치: 후속 산화막 증착 조건(컨포멀도) 조정.

4.4 워드라인 관련

불량	현상(테스트)	발생 원인	검출/분석	대책
WL 오픈	행 전체 fail(끊긴 지점 이후만)	매립 W 미충진·보이드, 트렌치 단절(포토 결함), CMP 과연마	행 fail 위치 부분성, EBAC, FIB	W CVD 충전, 포토 결함 관리
WL-WL 브리지	인접 2행 동시 fail, 활성 시 이상 전류	WL 트렌치 사이 격리막 결함, W 리세스 부족, 파티클	인접 행 동시 fail, I _{DD} 증가	리세스 종점, 캡 SiN
WL-BL 단락	행+열 교차 fail, 대전류	WL 캡 손상 후 BLC 식각 침투	교차점 FIB	캡 두께, 식각 선택비
WL 저항 과대	원단 셀 tRCD 마진 저하	W 두께 부족, 라인 CD 작음, 배리어 두꺼움	PCM WL 저항, 열 위치별 슈무	W 두께, 배리어 박막화
WL 리세스 깊이 산포	행 단위 V _t /GIDL 차이	에치백 균일도	행 그룹별 리텐션, 단면	에치백 종점 제어
서브 WL 드라이버 fail	여러 행(드라이버 공유 그룹) fail	페리 Tr 결함, 콘택 오픈	드라이버 단위 fail 그룹 핑	페리 공정
WL 부스트 전압 부족	tRCD fail 전반, 저전압 악화	V _{PP} 펌프 용량, 페리 저항	V _{PP} 외부 인가 시 회복	펌프 설계·페리 저항

buried WL structure (cross-section along BL direction)

```

  SN  BL  SN          SN  BL  SN
  +--+ +--+ +--+      +--+ +--+ +--+
  |n+| |n+| |n+|      |n+| |n+| |n+|
  +-----+-----+   <- active
  | WL0 | cap SiN | WL1 |   WL recess depth: channel length, GIDL
  | W   |         | W   |   cap SiN: isolates WL from BLC etch
  +-----+         +-----+   (thin cap -> WL-BL short)
  STI      passing WL  STI      passing WL over STI: PGE / row hammer

```

[트러블슈팅]

증상: 인접 두 행이 함께 fail하고 활성 시 I_{DD}가 수십 μA 상승. 원인 후보: WL-WL 브리지. 검증: fail 행 쌍이 웨이퍼 특정 방향으로 편향 → 파티클 아님, 구조적. 단면에서 WL 트렌치 사이 격리 상단이 리세스 식각으로 얇아져 W 잔류가 연결. 조치: W 에치백 종점 강화, 격리 상단 보호막 두께 상향. 재발 방지: WL-WL 누설 DC 테스트를 전 다이로 확대.

4.5 코어·센스앰프·타이밍 관련

불량	현상(테스트)	발생 원인	검출/분석	대책
센스앰프 오프셋 과대	특정 열 마진 저하, 데이터 방향 편향(1 또는 0만 fail)	SA Tr 쌍 V _t 미스매치 (RDF, LER), GOX 두께차, 레이아웃 비대칭	저전압 슈무 열 의존, 데이터 방향 편향	SA Tr 크기 증가, 오프셋 보상 회로, 공정 산포

불량	현상(테스트)	발생 원인	검출/분석	대책
전하 공유 마진 부족	전면 약한 SBF, 리텐션·전압 동시 tail	C _s 작음, C _{BL} 큼, 프리차지 전압 이탈	PCM C _s /C _{BL} , V _{BL} 조정 시 회복	커패시터 공정, 스페이서, 프리차지 트림
tRCD fail	행 활성화 후 첫 접근 fail, 스피드 빈 하락	셀 I _{on} 부족, WL 저항·부스트, SA 속도, 컨택 저항	tRCD 슈무, 위치(원단) 의존	컨택·WL 저항 개선, 가드밴드, 빈 조정
tRP fail	프리차지 후 다음 활성화 fail	BL 이퀄라이즈 속도, BL 저항·용량, SA 리셋	tRP 슈무	BL 공정, 회로
tWR fail	쓰기 후 프리차지까지 짧을 때 데이터 손실	셀 Tr I _{on} 부족(쓰기 전류), SNC 고저항, WL 부스트	tWR 슈무, 저온 악화	컨택 저항, WL 전압, 가드밴드
tRFC 초과	리프레시 사이클 시간 부족, बैं크 불안정	리프레시 동시 활성화 행 수 증가, 전원 드롭	tRFC 스윙	전원 설계, 리프레시 스케줄
tRAS/tRC 마진	재저장(restore) 불완전	SA 구동력, 셀 쓰기 경로 저항	tRAS 슈무	컨택 저항, SA 설계
데이터 패턴 커플링	특정 패턴(체커보드)에서만 fail	BL-BL 커플링, WL-WL 커플링, 스페이서 두께	패턴 의존 fail	에어갭, 트위스트 BL
리프레시 전력 과대	I _{DD5} 스펙 초과	리텐션 짧아 tREFI 단축 필요, 펄프 효율	I _{DD} 측정	리텐션 개선, 회로

타이밍 파라미터와 물리 경로의 대응을 그림으로 잡아 둔다.

```

ACT ----tRCD----> READ/WRITE ----tWR/tRTP----> PRE ----tRP----> ACT
|               |               |               |
| WL rise (Vpp, WL R)| restore: SA drives BL | BL equalize to VDD/2
| cell Tr on (Ion)  | -> cell via SNC (Rc) | (BL RC, SA reset)
| charge share      | cell Tr must pass  |
| SA sensing (offset)| write current      |
v                   v                   v
fail: Ion low, WL R   fail: Rc high, Ion low   fail: BL RC high
Vpp low, offset      Vpp low (cold)           SA reset slow

```

- 예시 값(DDR5-4800 기준 대략): tRCD ≈ 16 ns, tRP ≈ 16 ns, tWR ≈ 30 ns, tRFC ≈ 295 410 ns(용량별). 가드밴드는 이 값의 10 20% 안쪽에서 설정.
- tRCD의 위치 의존성: WL 드라이버에서 가장 먼 셀은 WL RC 지연을 최대로 받는다. WL 저항 예시 값 수 kΩ/mm, 용량 수 fF/셀 × 1,024셀. 원단 셀 tRCD 마진이 근단보다 0.5 1 ns 나쁘게 나오는 것이 일반적이며, 이 차가 커지면 WL 저항 상승을 의심한다.

[트러블슈팅]

증상: 스피드 빈 최고 등급 비율이 로트별로 15% 하락. 1차 데이터: tRCD 슈무에서 원단 셀 마진만 악화, 근단은 동일. PCM WL 저항 +18%. 원인: WL W 증착 두께 감소(타겟 수명 말기). 조치: W 두께 하한 강화, 타겟 교체 주기 단축. 재발 방지: WL 저항 PCM에 빈 분포 예측 모델 연결.

4.6 신뢰성·시간 의존·환경 불량

불량	현상(테스트)	발생 원인	검출/분석	대책
VRT(Variable Retention Time)	리텐션이 두 준위 사이 무작위 전환, EDS 통과 후 필드 fail	접합 근처 단일 트랩(메타안정 결함)의 포획·방출, 산소 공공·주입 손상	반복 리텐션 측정 시 이중 분포, 온도·시간 통계	스크리닝 반복 측정, ECC, 열처리 최적화, 수소 패시베이션
로해머	인접 행 반복 활성화 시 피해 행 비트 플립	WL 커플링, 전자 이동(마이그레이션), 트랩 보조 누설, 채널 아래 캐리어 주입	해머 테스트(수만 수십만 회), 피해 행 거리별 통계	TRR/RFM, 격리 강화, 매립 깊이, 격리 도핑, ECC

불량	현상(테스트)	발생 원인	검출/분석	대책
소프트 에러(SER)	무작위 비트 플립, 리페어 불가, 재현 안 됨	알파 입파(패키지 재료 U/Th), 우주선 중성자	가속 알파 조사 시험, 중성자 빔	저알파 몰드·솔더, 임계 전하 확보, ECC
커패시터 TDDDB	장기 사용 후 리텐션 열화	유전막 스트레스, 결함 성장	HTOL 후 리텐션 재측정	유전막 품질, 플레이트 전압
셀 Tr HCI/BTI	사용 후 V _t 이동, tWR 열화	WL 고전압 스트레스, 계면 트랩	스트레스 전후 비교	GOX 품질, 전압 최적화
페리 NBTI/PBTI	속도 저하, 필드 타이밍 fail	HKMG 트랩, 고온 동작	HTOL, 링 오실레이터	게이트 스택, 가드밴드
저온 fail(cold fail)	-40 0°C에서만 fail	컨택 저항 증가, V _t 상승, 폴리 계면	저온 EDS, 슈무	컨택 개선, 저온 스크리닝
고온 fail	85 95°C에서만 fail	리텐션 누설 지수 증가	고온 EDS	리텐션 개선
습기·부식(패키지)	장기 보관 후 오픈	패시베이션 크랙, 습기 침투	HAST, 단면	패시베이션
EM(전자이동)	장기 후 메탈 오픈, 전원 강하	전류 밀도 과대, 배리어 결함	HTOL, 저항 상승	배선 폭, 재료

4.7 페리(peripheral) CMOS·메탈·패키지 관련

불량	현상(테스트)	발생 원인	검출/분석	대책
페리 Tr V _t 이상	속도 fail, I _{DD} 초과, 블록 fail	게이트 CD, 주입, HKMG 일함수 산포	PCM 페리 V _t , 링 오실레이터	게이트 공정
페리 GOX 핀홀	변인 후 대기 전류 급증, 다이 kill	산화막 결함, 플라스마 차징	I _{DD} 변인 전후	플라스마 손상 저감
페리 컨택·비아 오픈	블록·뱅크 fail, 특정 기능 상실	HAR 컨택 식각 부족(어레이-페리 단차), W 보이드	기능 fail 그룹핑, EBAC	식각 종점, 단차 저감
메탈 브리지	대전류, 다이 kill, 인접 신호 간섭	메탈 CD, 파티클, CMP 잔류(디싱)	OBIRCH, 광학	CMP, 결함 관리
메탈 오픈·보이드	기능 상실, 저항 상승	Cu/AI 보이드, 배리어, 스트레스	EBAC, 단면	증착·어닐
메탈 RC 지연	스피드 빈 하락, 고속 fail	배선 폭·두께 감소, low-k 손상(k 상승)	링 오실레이터, 타이밍 슈무	재료·두께, 설계
전원 그리드 IR 드롭	뱅크 동시 활성화 시 fail	전원 메탈 저항, 비아 부족	다중 뱅크 패턴	전원 배선 강화
퓨즈/안티퓨즈 불량	리페어 후 원복, 주소 오류	안티퓨즈 절연 파괴 불완전	리페어 검증 재판독	프로그램 전압·시간
패드·본딩·범프 오픈	핀 연속성 fail, 패키지 후 신규 fail	패드 부식, 범프 미접속, 와이어 리프트	연속성 테스트, X-ray	패드 세정, 본딩 조건
패키지 응력 fail	패키지 후 리텐션·타이밍 변동	몰드 응력이 셀 Tr에 압전 효과, 워페이징	웨이퍼 vs 패키지 fail 비교	응력 저감 몰드
TSV·마이크로범프(HBM)	특정 채널 fail, 열 사이클 후 오픈	TSV 보이드, 범프 균열	채널 단위 fail, 단면	TSV 충전, 본딩

[면접]

“로해머가 무엇이고 PE는 무엇을 하는가”에는 이렇게 답한다. 결론: 한 행을 수만 번 반복 활성화하면 인접 행 셀의 전하가 손실되어 비트가 뒤집히는 교란 현상이다. 근거: 셀 피치가 줄어 격리 폭이 좁아지면서 공격 WL 토글이 이웃 셀 하부에 전자를 주입하거나 커플링으로 누설을 키운다. PE의 일: 패턴을 고정한 해머 테스트로 임계 활성화 횟수를 정량화해 세대 간 비교하고, 격리 공정 개선 효과와 회로 대책(TRR, RFM)의 임계 설정을 데이터로 검증해 스펙에 반영한다. **[심화]** 센스앰프 오프셋의 통계: SA 트랜지스터 쌍의 V_t 미

스매치 σ 는 Pelgrom 법칙 $\sigma(\Delta V_t) \approx A_{vt} / \sqrt{W \cdot L}$ 로 근사한다. $A_{vt} \approx 2 \text{ mV} \cdot \mu\text{m}$, $W \cdot L = 0.05 \mu\text{m}^2$ 이면 $\sigma \approx 9 \text{ mV}$, $3\sigma \approx 27 \text{ mV}$. 다이당 SA 수가 수십만 개이므로 4 5σ 까지 봐야 하며, 이것이 오프셋 보상 회로(offset cancellation)가 도입되는 이유다. 공정 변수로는 페리 게이트 CD-GOX 두께·주입 산포가 A_{vt} 를 키운다. **[주의]** 패키지 후 새로 나타난 fail을 곧바로 패키지 공정 탓으로 보면 안 된다. 웨이퍼 테스트 온도·전압 조건과 패키지 테스트 조건이 달라 “원래 한계 셀”이 드러난 것일 수 있다. 웨이퍼 테스트 데이터에서 그 셀의 마진을 먼저 확인한다.

4.8 소프트 에러·알파·리프레시 전력 상세

항목	내용	숫자 예시
알파 입자 소스	패키지 몰드·솔더·범프의 U, Th 미량	저알파 재료: 0.001 0.002 $\alpha/\text{cm}^2 \cdot \text{h}$ 수준
알파 생성 전하	Si에서 3.6 eV당 전자·정공 쌍 1개	5 MeV 알파 $\rightarrow$ 약 1.4×10^6 쌍 $\approx 220 \text{ fC}$ (궤적 전체)
임계 전하 Q_{crit}	$C_s \times$ 판독 한계 전압	$10 \text{ fF} \times 0.3 \text{ V} = 3 \text{ fC}$
중성자(우주선)	고고도·지상 플럭스, Si 핵반응	해면 약 $13 \text{ n/cm}^2 \cdot \text{h}$ (10 MeV 이상)
SER 단위	FIT(10^9 시간당 fail 수)	시스템 요구 예시: 수백 FIT/Gb 이하
대책	저알파 재료, ECC, 셀 전하 확보, 웰 구조(전하 수집 억제)	on-die ECC로 SBU(단일 비트) 대부분 은폐
리프레시 전력 I_{DD5}	리프레시 시 전류, बैंक 동시 활성화	tREFI 절반 $\rightarrow$ 리프레시 전력 약 2배
자기 리프레시(I_{DD6})	대기 모드 전력, 온도 보상 리프레시	저온 시 리프레시 주기 연장으로 절감

- 온도 보상 리프레시: 45°C 이하에서는 리텐션이 길어져 tREFI를 2 4배 늘려도 안전하다. 이 기능이 정상 동작하려면 저온 리텐션 tail 데이터가 확보되어야 하며, 이것도 PE가 검증하는 항목이다.
- 부분 어레이 자기 리프레시(PASR): 사용 बैंक만 리프레시. 모바일(LPDDR) 대기 전력의 핵심.

4.9 분석에서 흔한 착시·오판

착시	실제	방지법
랜덤 SBF라서 “공정 파티클”로 단정	접합 누설·GIDL 전반 증가도 랜덤 SBF로 보임	온도·전압 의존성 먼저 확인
행 fail을 WL 오픈으로 단정	서브 WL 드라이버·컨택이면 그룹 단위로 나옴	fail 행의 그룹핑·부분성 확인
패키지 후 신규 fail을 패키지 탓	테스트 조건 차이로 한계 셀 노출	웨이퍼 데이터 마진 대조
리텐션 fail을 모두 커패시터로	절반 이상은 셀 Tr-접합	E_a , V_{BB} , 플레이트 전압 스윙
twin bit를 항상 쓰러짐으로	SNC·랜딩패드 브리지도 twin	이웃 방향(WL vs BL) 확인
로해머 fail을 리텐션 fail로	해머 없이는 정상, 접근 패턴 의존	디스터브 패턴 테스트 별도
특정 장비 로트 100% 일치를 곧 원인으로	우연한 공정 경로 일치일 수 있음	스플릿 실험으로 재현
PCM 정상이면 공정 정상	PCM은 평균 소자, 불량은 tail	PCM 산포(σ)와 결함 검사 병행
비트맵 논리 주소를 물리 위치로 착각	스크램블·미러링으로 뒤바뀜	스크램블 테이블 적용 필수

[주의]

비트맵의 “인접”은 반드시 물리 주소로 판단해야 한다. 논리 주소에서 인접한 두 비트가 물리적으로는 서로 다른 매트릭스에 있을 수 있고, 반대로 논리적으로 먼 두 비트가 물리적 이웃일 수 있다. 스크램블 테이블을 적용하지 않은 twin bit 통계는 무의미하다.

5. 공정 변수 ↔ 소자/제품 특성 상관관계

5.1 공정 변수 shift → 전기 특성 → 제품 영향(DRAM)

공정 변수 shift	소자 특성 변화	제품 특성	수율/신뢰성
BCAT WL 리세스 +5 nm(깊어짐)	유효 채널 길이 감소, V_t -30 50 mV, GIDL 겹침 변화	리텐션 tail 증가, tRCD 개선	고온 수율 저하
BCAT WL 리세스 -5 nm	V_t 상승, I_{on} 저하	tRCD/tWR 악화	저온 수율 저하, 빈 하락
액티브 CD -2 nm	I_{on} 저하, RDF 증가	tRCD tail, V_t 산포	리페어 소진
채널 주입 dose +10%	V_t +30 mV, 접합 전계 증가	리텐션 개선(서브스레숄드) 대 GIDL-접합 누설 악화	균형점 필요
고-k 두께 +0.2 nm	C_s -3 5%, 누설 -50%	마진 저하 대 리텐션 개선	저전압 fail 증가
고-k 두께 -0.2 nm	C_s +3 5%, 누설 +2 3배	마진 개선 대 고온 리텐션 악화	번인 fail 증가
BE 높이 -5%	C_s -5%	ΔV_{BL} -5 mV	에지 마진 저하
커패시터 홀 CD +2 nm	표면적 증가 C_s +, BE 간격 감소	마진 개선 대 브리지-쓰러짐 위험	twin bit 증가
SNC 식각 부족	R_c 증가	tWR/tRCD 저온 fail	저온 수율
BL 스페이서 -1 nm	C_{BL} 증가, BL-SNC 거리 감소	마진 저하, SN-BL 누설	저전압 fail
WL W 두께 -10%	WL 저항 +15%	원단 tRCD 마진 저하	빈 분포 이동
접합 어닐 온도 -20°C	결함 잔류, 접합 누설 증가	리텐션 tail, VRT 증가	필드 불량
페리 게이트 CD -2 nm	페리 I_{off} 증가, 속도 향상	I_{DD6} 증가, 타이밍 개선	대기 전류 스펙
메탈 CD -5%	RC +10%	고속 빈 감소	매출 믹스
몰드 제거 습식 과도	서포터 손상	쓰러짐 클러스터	대면적 수율 사고

5.2 온도·전압 의존성으로 원인 분류

관찰	해석	후보
고온에서만 tail 급증(E_a 0.6 eV 이상)	열 생성 누설	접합 SRH, 오염
고온 민감도 낮음(E_a 0.3 eV 이하)	터널링	GIDL, TAT, 유전막
저온에서만 fail	저항·이동도 문제	컨택 R_c , V_t 상승, 폴리 계면
V_{DD} 낮출 때만 fail	마진 부족	C_s 부족, SA 오프셋
V_{DD} 높일 때 fail	스트레스·누설	GOX 약점, GIDL
V_{BB} 더 음전압에서 악화	GIDL 지배	WL-SN 겹침
데이터 방향 편향(1만 fail)	비대칭	SA 오프셋, 플레이트 전압 이탈, GIDL(SN 고전압에서만)
리텐션이 시간에 따라 변함	VRT	접합 트랩
인접 행 활성화 횟수에 비례	로해머·PGE	격리, WL 커플링

5.3 공정 원인 카테고리별 물리와 대표 불량

PE가 가장 자주 마주치는 5대 공정 원인(포토 CD, 식각 프로파일, 고-k, 주입, CMP)을 물리 메커니즘 → 대표 불량 → 정량 감도로 정리한다.

공정 원인	물리 메커니즘	대표 불량	정량 감도(예시)
포토 CD(액티브·홀·라인)	CD 변화 → 채널 폭·컨택 면적·전극 면적 변화. LER은 RDF와 합쳐 V_t 산포	V_t 산포(리텐션·tRCD), 홀 CD 과대 시 브리지, 과소 시 오픈	CD ± 1 nm → BCAT V_t 약 ± 10 20 mV, 홀 CD +2 nm → BE 간격 -2 nm(브리지 확률 급증)

공정 원인	물리 메커니즘	대표 불량	정량 감도(예시)
포토 오버레이	층간 정렬 이탈 → 접촉 면적 감소, 격리 거리 감소	SNC-BL 브리지, 랜딩패드-BE 미접속, SNC 고저항	오버레이 3 nm 이탈 → 스페이서 유효 두께 3 nm 감소
식각 프로파일(HAR)	보잉-테이퍼-트위스팅 → 홀 하부 CD 축소, 인접 홀 접촉, 깊이 부족	BE 높이 부족(C _s), BE-BE 브리지, 하부 미개구(SNC 오픈)	테이퍼 1° → 1.2 μm 깊이에서 하부 CD 약 40 nm 축소(양쪽 합)
식각 종점-리세스	WL 에치백 깊이, 콘택 오버에치, 스페이서 손상	GIDL(WL 상단 위치), SNC-BL 누설, 접합 손상	리세스 ±5 nm → GIDL 수 배 변화
식각 플라즈마 손상-잔류	계면 트랩, 폴리머 잔류, 차징	접합 누설, 콘택 고저항, GOX 결함	잔류 폴리머 1 nm → 콘택 저항 수 배(터널링)
고-k 두께	터널링 누설 exp(-t), 용량 1/t	C _s 대 누설 트레이드오프	0.1 nm → 누설 약 2 3배, C _s 약 2%
고-k 결정성-조성	ZrO ₂ 결정립계 누설, Al ₂ O ₃ 층 비정질 차단, 결정화 어닐	고온 리텐션 tail, 번인 fail	Al ₂ O ₃ 삽입층 0.3 nm 부족 → 누설 10배 수준 가능
고-k 핵생성-계면	BE 표면 상태에 따른 ALD 초기 성장 지연, TiN 산화	핀홀 SBF, C _s 저하	Q-time 4시간 초과 → 번인 fail 증가될 수 배
주입 dose-energy	채널 도핑(V _t), 접합 깊이-농도(전계, 누설)	V _t 이동, GIDL, 접합 SRH, 단채널	dose ±5% → V _t ±15 25 mV
주입 손상-어닐	결함 클러스터 잔류, EOR 결함, 메타안정 트랩	접합 누설 tail, VRT	어닐 -20°C → 잔류 결함 증가 → tail 수 배
주입 tilt-채널링-새도잉	비대칭 접합, 매립 구조 하부 도핑 부족	데이터 방향 편향 fail, 위치 의존 V _t	tilt 1° 오차 → 한쪽 접합 겹침 수 nm 변화
CMP 제거량-균일도	과연마(높이 손실), 부족(잔류)	BE 높이 부족(C _s), 랜딩패드-메탈 브리지	과연마 50 nm → C _s 약 4% 손실(1.2 μm 기준)
CMP 스크래치-디싱	패드-슬러리 응집물, 패턴 밀도 의존 디싱	선형 클러스터, 국소 브리지	스크래치 1개 → 수백 수천 비트
세정-Q-time	자연산화, 유기 오염, 습식 모세관력	콘택 고저항, 핀홀, 쓰러짐	위 항목 참조

5.4 세대 스케일링과 불량 민감도 변화

항목	1x → 1b/1c nm 변화	불량 민감도 변화
셀 면적	6F ² 유지, F 축소	격리 폭 축소 → 로해머-PGE 악화
C _s	대략 20 ff 이상 → 10 ff 근처	마진 저하, SA 오프셋 비중 증가, Q _{crit} 감소(SER)
커패시터 종횡비	30 → 40 이상	쓰러짐-서포터 의존도 급증
EOT	0.6 → 0.4 0.5 nm	누설 결함 밀도 관리 극한
BL-WL 피치	축소	커플링(패턴 의존 fail) 증가, 에어갭 필수화
페리	폴리 게이트 → HKMG	RTN, PBTI, 일함수 산포 신규
포토	ArF 멀티 → EUV 단일	오버레이 불량 감소, 확률적 결함 증가
리던던시-ECC	리페어 위주 → on-die ECC 병행	raw 밀도 은폐 리스크

[핵심]

세대가 내려가면 “새 불량”이 생기는 것보다 “기존 불량의 민감도가 커지는” 쪽이 대부분이다. 로해머, 쓰러짐, 커플링, SA 오프셋은 모두 옛 현상이지만 스케일링이 이를 1차 수율 인자로 끌어올렸다. **[면접]** “리텐션 불량의 원인을 어떻게 구분하겠는가”라는 질문에는 이렇게 답한다. 결론: 온도-전압-시간 의존성으로 메커니즘을 먼저 나눈다. 근거: 접합 SRH는 활성화 에너지가 0.6 eV 이상으로 고온에서 급증하고, GIDL은 WL 오프 전압을 더 음으로 할 때 악화되며, 유전막 누설은 셀 저장 전압(데이터 방향) 의존이 크다. 예시: 85°C에서 tail이 3배 늘고 E_a가 0.65 eV였다면 접합 누설로 보고 주입-어닐-오염 항목을 조사하고, 그 뒤 비트맵-레이아웃 매핑으로 셀을 특정해 TEM으로 확인한다.

6. 트러블슈팅 케이스

6.1 케이스 1: 고온 리텐션 tail 급증, 에지 링

- 증상: 신규 로트 5개에서 85°C 리텐션 fail 비트가 평소의 4배. 리페어 후 수율 3% 저하.
- 1차 데이터: 웨이퍼맵은 반경 130 mm 이상 에지 링. 비트맵은 랜덤 SBF. PCM 커패시터 누설이 에지에서 2.5 배. C_s는 에지에서 오히려 2% 높음.
- 가설: (a) 고-k 두께가 에지에서 얇음(C_s 증가와 부합), (b) BE 표면 오염으로 핀홀, (c) 접합 누설 에지 증가, (d) 몰드 잔류.
- 검증: 에지 다이 TEM → 고-k 두께 중심 5.2 nm, 에지 4.9 nm. 온도별 리텐션 E_a 0.3 eV(터널링 계열). 접합 누설 PCM은 반경 무관. (a) 채택.
- 근본 원인: ALD 챔버 에지 히터 존 온도 5°C 상승 → 전구체 흡착량 감소 → 사이클당 성장률 저하. 챔버 정비 후 히터 보정 누락.
- 조치: 히터 존 캘리브레이션, 해당 챔버 처리 로트 홀드 후 고온 리텐션 가드밴드 강화 스크리닝.
- 재발 방지: 고-k 두께 반경 5점 계측을 SPC에 추가, 정비 후 첫 로트 PCM 누설 인터록.

6.2 케이스 2: 인접 2비트(twin bit) 클러스터 증가

- 증상: EDS 기능 테스트에서 같은 WL 상 인접 2비트 fail이 다이당 수십 개. 웨이퍼 중심 집중.
- 1차 데이터: 비트맵 twin bit이 항상 BL 방향 이웃. 커패시터 CMP 후 광학 검사에서 중심부 결함 카운트 소폭 증가. PCM 이상 없음.
- 가설: (a) BE 쓰러짐, (b) SNC-SNC 브리지, (c) 랜딩패드 브리지(W CMP 잔류), (d) BE-BE 홀 합쳐짐.
- 검증: 딜레이어 후 평면 SEM에서 BE 상단이 쌍으로 붙은 형상 관찰 → 쓰러짐. 서포터 두께 계측 중심부 -8%. 몰드 제거 습식 후 건조 단계 로그에서 중심부 잔류 수분 의심.
- 근본 원인: 서포터 SiN 증착 두께 중심 저하 + 습식 후 건조 시 모세관력. 두 요인 중첩 시 중형비 30 이상 BE 가 쓰러짐.
- 조치: 서포터 두께 상향 및 균일도 개선, 건조를 IPA 저표면장력 방식으로 변경.
- 재발 방지: 서포터 두께 하한 인터록, twin bit 비율을 EDS 자동 알람 항목으로 추가.

6.3 케이스 3: 저온 tWR fail, 특정 챔버 로트

- 증상: -5°C EDS에서 tWR 마진 fail 다이 급증. 85°C에서는 정상.
- 1차 데이터: tWR 슈무에서 fail 셀은 랜덤 분포, 단 다이 내 특정 매트(mat)에 편중. PCM SNC 저항 정상 범위 상한. 장비 이력 추적 시 SNC 세정 장비 특정 챔버 100% 일치.
- 가설: (a) SNC 계면 산화막 잔류(저온에서 저항 급증), (b) 폴리 플러그 도핑 부족, (c) WL 부스트 전압 부족, (d) 셀 Tr V_t 상승.
- 검증: 나노프로빙으로 fail 셀 SNC I-V → 비선형(쇼트키성) 특성, 저온에서 저항 3배. TEM에서 계면 1 nm 산화층. 정상 셀은 선형. (a) 채택. V_PP 외부 상향 시 일부 회복(보조 확인).
- 근본 원인: 세정 챔버 HF 농도 저하(약액 교체 지연) → 자연산화막 제거 불완전.
- 조치: 약액 교체 주기 단축, 해당 로트 저온 스크리닝 강화 후 출하 가능 다이만 선별.
- 재발 방지: 세정 후 접촉 저항 테스트 패턴 인라인 측정, 약액 농도 FDC.

6.4 케이스 4: 행 fail 증가, 부분 행 형태

- 증상: 특정 로트에서 WL 방향 행 fail 증가. 행의 절반(한쪽 끝부터)만 fail.
- 1차 데이터: fail 시작점이 행마다 다름. 웨이퍼맵 랜덤. 결함 검사에서 WL 트렌치 식각 후 국소 잔류 결함 증가.
- 가설: (a) WL 오픈(W 미충진), (b) 포토 브리지로 트렌치 단절, (c) 서브 WL 드라이버 fail(그러면 행 전체여야 함 → 배제).

- 검증: EBAC로 오픈 위치 지목 → FIB 단면에서 W 보이드 아닌 트렌치 자체가 끊김. 포토 결함(레지스트 잔류)이 식각 마스크로 작용.
- 근본 원인: 레지스트 현상 후 린스 부족으로 잔류 결함.
- 조치: 현상 레시피 린스 시간 연장, 결함 검사 임계 강화.
- 재발 방지: WL 포토 후 결함 검사 샘플링 100%로 일시 상향.

6.5 케이스 5: 필드 ECC 로그의 간헐 비트 플립

- 증상: 고객 서버에서 단일 비트 정정 이벤트가 특정 모듈에 반복. 출하 테스트에서는 전량 통과.
- 1차 데이터: 오류 주소가 매번 같은 셀. 온도 로그상 고온 부하 시간대. 회수 후 리텐션 반복 측정 시 리텐션이 200 ms와 40 ms 사이를 무작위 전환.
- 가설: (a) VRT, (b) 로해머(접근 패턴 확인), (c) 소프트 에러(주소 무작위여야 함 → 배제).
- 검증: 해머 패턴 없이도 재현 → 로해머 배제. 시간-리텐션 궤적이 이중 준위 → VRT.
- 근본 원인: 접합 근처 단일 메타안정 결함. 공정 원인은 특정 어닐 조건에서 결함 잔류 가능성이 높음(로트 이력 상관).
- 조치: 해당 셀은 시스템 ECC로 정정 가능하므로 필드 교체 불필요 판단. 후속 로트는 스크리닝 시 반복 리텐션 측정 횟수 증가.
- 재발 방지: VRT 발생률을 어닐 조건 변경 평가 항목에 포함.

[아이디어]

VRT는 발생 시점이 무작위여서 스크리닝으로 완전 제거가 불가능하다. 개선 아이디어: (1) 고온-고전압 짧은 스트레스로 메타안정 결함 상태를 강제 전이시킨 뒤 측정하여 검출 확률 상향, (2) 수소-중수소 어닐로 결함 패시베이션, (3) on-die ECC와 리페어를 연동해 정정 이력이 누적된 주소를 런타임에 리던던시로 스왑(post-package repair 확장).

6.6 케이스 6: 로해머 취약도 악화

- 증상: 신규 세대 평가에서 인접 행 활성 임계 횟수(RH threshold)가 이전 세대 대비 절반.
- 1차 데이터: 피해 행은 공격 행 바로 이웃(distance 1)이 대부분, distance 2도 소폭. 피해 셀은 "1" 저장 셀 편중.
- 가설: (a) 셀 피치 축소로 WL 커플링 증가, (b) 격리 산화막 얇아져 전자 이동 증가, (c) BCAT 리세스 깊이 증가로 채널 아래 캐리어 경로.
- 검증: 회로 시뮬레이션으로 WL 커플링 변화는 10% 수준 → 주요 아님. 테스트 소자에서 격리 폭 스플릿 시 임계 횟수 강한 상관. TCAD에서 공격 행 WL 토글 시 격리 아래 전자 주입 경로 확인.
- 근본 원인: 격리 폭 축소.
- 조치: 격리 영역 도핑 강화, 매립 WL 하단 프로파일 조정, 회로적으로 RFM(Refresh Management)-TRR 임계 조정.
- 재발 방지: RH 임계 횟수를 세대 개발 게이트 항목에 명시.

6.7 케이스 7: 체커보드 패턴에서만 나타나는 열 쌍 fail

- 증상: 기능 테스트 중 체커보드 배경에서만 인접 열 쌍이 fail. 솔리드 배경(전부 0 또는 1)에서는 통과.
- 1차 데이터: fail 열 쌍은 항상 물리적으로 이웃한 BL 쌍. 웨이퍼맵은 반경 중간 링. PCM C_{BL} 정상 범위 상한. BL 스페이스 두께 계측 링 위치에서 -1.2 nm.
- 가설: (a) BL-BL 저항성 브리지(그러면 솔리드에서도 fail → 배제), (b) BL-BL 커플링 증가(스페이스 박막화 또는 에어갭 미형성), (c) SA 오프셋(패턴 무관이어야 함 → 배제).
- 검증: 패턴 의존 fail은 커플링 특성. 단면 TEM에서 링 위치 에어갭 높이가 정상의 60%. 회로 시뮬레이션으로 커플링 용량 +25% 시 반대 데이터 이웃 BL 조건에서 ΔV_{BL} 15 mV 손실 → 한계 셀 fail 재현.
- 근본 원인: 에어갭 형성용 희생막 제거 식각의 반경 불균일.
- 조치: 식각 균일도 개선(가스 분포 튜닝), 해당 로트는 체커보드 패턴 커버리지 100% 테스트 후 리페어.
- 재발 방지: 에어갭 높이를 단면 계측 SPC에 추가, 패턴 의존 fail 비율을 EDS 알람에 추가.

6.8 케이스 8: 특정 뱅크 전체가 고온·고속에서 fail

- 증상: 8뱅크 중 하나가 고온(85°C) 고속 동작에서 전체 fail. 저속에서는 통과. 다이 위치 랜덤.
- 1차 데이터: fail 뱅크가 다이마다 다름. DC 대기 전류 정상. 링 오실레이터 PCM 정상. 실패 뱅크의 tAA(열 접근 지연) 마진만 악화.
- 가설: (a) 뱅크 로컬 전원 비아 오픈 일부(IR 드롭), (b) 뱅크 데이터 경로 메탈 고저항(비아 부분 오픈), (c) 뱅크 디코더 Tr 결함.
- 검증: 뱅크 동시 활성화 수를 줄이면 fail 완화 → 전원 계열 아님(전원이면 활성화 수에 강하게 의존하되 뱅크 위치 무관). 데이터 경로 신호선을 EBAC로 추적 → 특정 비아 체인에서 고저항. FIB 단면에서 비아 바닥 배리어 아래 잔류 폴리머.
- 근본 원인: 비아 식각 후 폴리머 잔류(세정 부족)로 접촉 면적 감소. 고온에서 저항 증가·고속에서 RC 부족.
- 조치: 비아 식각 후 세정 강화, 해당 로트 고온 고속 스크리닝.
- 재발 방지: 비아 체인 저항 PCM 상한 강화, 비아 잔류 검사 샘플링.

[아이디어]

부분 오픈 비아처럼 “저항이 조금 높은” 결함은 PCM 평균으로 안 잡힌다. 개선 아이디어: 비아 체인 PCM을 저항값 평균이 아니라 온도 계수(TCR)로 관리한다. 정상 W/Cu 비아는 TCR이 금속적이고, 계면 잔류가 있으면 TCR이 작거나 음이 되므로 두 온도 측정으로 잠재 결함을 조기에 가려낼 수 있다.

7. 응용·심화(최신 이슈)

7.1 로해머 메커니즘 개요(공개 수준)

```

Aggressor WL (toggled 10^4~10^5 times)
|       |       |
+-----+-----+----- WL coupling (capacitive)
|       |       |
[victim cell] <--- electrons migrate along isolation / channel bottom
|
charge loss -> bit flip when accumulated loss > sensing margin
  
```

- 공개된 설명은 대략 세 갈래다. (1) 공격 WL 토글이 이웃 셀 액티브 하부 전위를 흔들어 전자를 저장 노드로 주입(전자 이동/캐리어 주입), (2) 용량성 커플링으로 피해 WL이 순간 살짝 켜져 서브스레숄드 누설 증가, (3) 반복 활성이 트랩을 채우고 비우며 TAT 누설을 증가.
- 세대별 추세: 임계 횟수는 대략 DDR3 시절 십만 회 수준에서 최신 세대 수만 회 또는 그 이하로 보고된다(공개 논문 기준, 회사·세대별 상이).
- 대책 계층: 공정(격리 도핑·프로파일), 회로(TRR, RFM, 활성화 카운터 기반 선제 리프레시, PRAC), 시스템(ECC, 컨트롤러 완화). PE는 공정·회로 대책의 효과를 테스트로 정량화하고 스펙(예: 임계 횟수 하한)을 설정한다.

[심화]

로해머 테스트는 공격 패턴(single-sided, double-sided, many-sided), 데이터 배경, 온도에 따라 결과가 크게 달라진다. 최악 조건은 양측 공격 + 피해 셀 “1” + 고온 근처인 경우가 많다. 평가 시 패턴을 고정하고 세대 간 비교하는 것이 원칙이다.

VRT의 물리(보충)

```

leakage
^
| high state |___|___|
|             |___|___| two-level (or multi-level)
  
```

```

| low state _| |___| |___ random telegraph behavior
+-----> time (seconds ~ hours)
retention = f(leakage) flips between e.g. 200 ms and 40 ms

```

- 공개 문헌의 통설: 접합 공간전하 영역 근처의 단일 결함(예: 산소 공공·격자 결함 복합체)이 두 가지 구조적 상태를 갖고, 열적으로 상태를 바꿀 때 발생 전류(generation current)가 변한다. 전환 시간 상수는 초에서 수 시간까지 넓게 분포하고 온도에 민감하다.
- 어닐과의 관계: 결함이 완전히 제거되지 않고 메타안정 상태로 남는 조건(온도·시간·분위기)이 VRT 발생률을 좌우한다. 수소 어닐로 패시베이션하면 줄어든다는 보고가 있으나, 수소는 열에 의해 다시 빠질 수 있어 신뢰성 평가가 필요하다.
- 테스트 관점: N회 반복 리텐션 측정에서 검출 확률은 $1 - (1 - p)^N$ 형태로 오른다(p: 1회 측정에서 나쁜 상태일 확률). $p = 0.3$ 이면 $N = 5$ 회에 약 83%, 10회에 약 97%다. 반복 횟수와 테스트 시간의 균형이 여기서 나온다.

7.2 소프트 에러와 임계 전하

- 임계 전하 $Q_{crit} \approx C_s \times \Delta V_{min}$. C_s 10 fF, 판독 한계 0.3 V이면 $Q_{crit} \approx 3$ fC. 알파 입자 1개가 Si에서 생성하는 전하는 수십 fC 수준이므로 셀 하나는 쉽게 뒤집힌다. 대신 셀 면적이 작아 명중 확률이 낮다.
- 대책: 저알파(U/Th 수 ppb 이하) 몰드·솔더, 커패시터 전하 확보, on-die ECC. 서버용은 시스템 ECC까지 이중.

7.3 EUV 도입과 불량 양상 변화

- ArF 멀티패터닝에서 EUV 단일 노광으로 바뀌면 오버레이 누적 오차가 줄어 SNC-BL 미스얼라인 계열 불량이 감소한다. 대신 확률적(stochastic) 결함(미개구 홀, 브리지)이 새로운 랜덤 SBF·twin bit 원인으로 등장한다.
- PE 관점: EUV 레이어 확률적 결함 밀도(예: 10^{-9} 10^{-10} /홀 수준 목표)와 EDS 랜덤 SBF 밀도 상관을 세우야 한다. 리페어 예산(행·열 리던던시 수)이 이 밀도에 맞춰 설계된다.

7.4 HKMG 페리와 1b/1c nm

- 페리 트랜지스터에 HKMG를 적용하면 속도가 올라가지만 PBTI, 일함수 산포, 고-k 트랩에 의한 RTN(random telegraph noise)이 센스앰프 오프셋과 타이밍 산포의 새로운 원인이 된다.
- 1c nm 근처에서는 커패시터 중형비 상승으로 서포터 2단 이상, BE 재료 변화(TiN에서 저저항·고강도 재료 검토), 유전막 초박막화(EOT 0.4 nm 근처)로 누설 관리가 극한에 달한다. 불량 관점에서 “쓰러짐”과 “유전막 누설”이 최상위 리스크로 남는다.

7.5 3D DRAM 예고

- 셀을 수직 적층(VS-DRAM)하거나 수평 채널을 쌓는 3D DRAM이 연구·초기 개발 중이다. 불량 양상이 3D NAND와 유사해진다. 층별(tier) 산포, 수직 채널 홀 CD 산포, 층간 브리지, 적층 응력 워페이지, 층별 커패시터 용량 산포가 새 항목이 된다.
- PE 준비: 비트맵 좌표에 “층” 축이 추가되어 3차원 비트맵 분석, 층별 PCM 소자, 층 선택 디코더 불량이 새 카테고리 등장한다.

7.6 on-die ECC와 불량 관리의 변화

- DDR5 on-die ECC(예: 128비트+8비트 SEC)는 단일 비트 fail을 은폐한다. 수율은 오르지만 PE 입장에서는 “은폐된 fail”의 실제 밀도를 별도 테스트 모드로 파악해야 한다. 은폐 밀도가 높으면 필드에서 이중 비트 fail 확률이 급증한다.
- 관리 원칙: ECC 비활성 상태에서 raw fail 밀도를 측정·SPC 관리, ECC는 마지막 안전망으로만 사용.

7.7 HBM에서의 DRAM 불량 특수성

- 코어 다이는 일반 DRAM과 같지만 TSV, 마이크로범프, 베이스 다이 인터페이스가 추가된다. 열 저항 증가로 상단 다이 온도가 높아 리텐션 tail이 커진다. 적층 후 리페어(스택 레벨 리던던시)와 열 특성 반영 리프래시 스케줄이 불량 관리 포인트다.
- 적층 수율: 코어 다이 8 12장을 쌓을 때 다이 1장의 불량이 스택 전체를 폐기시킨다. 다이 수율 y 일 때 스택 수율은 대략 y^n . $y = 0.98$, $n = 12$ 이면 0.78. 그래서 HBM 코어 다이는 “KGD(Known Good Die)” 기준이 일반 DRAM보다 훨씬 엄격하고, 웨이퍼 단계 스크리닝 가드밴드가 크다.
- TSV 특유 불량: TSV 보이드(전기 오픈·열 사이클 후 크랙), TSV 주변 응력이 인접 셀 Tr V_t를 바꾸는 keep-out zone 위반, 마이크로범프 미접속·브리지, 채널 단위 fail 그룹핑이 1차 분류 도구다.

7.8 LPDDR·모바일에서의 불량 우선순위 차이

- 모바일 DRAM은 대기 전력(I_{DD6})이 최우선이다. 리텐션 tail이 조금 나빠져 자기 리프래시 주기를 줄여야 하면 곧바로 배터리 시간에 영향을 준다. 그래서 같은 리텐션 fail도 모바일에서는 “전력 스펙 fail”로 분류된다.
- 저전압 동작(V_{DD} 1.05 V 이하)에서는 센싱 마진이 줄어 SA 오프셋·C_s 산포 불량의 비중이 커진다. 서버용 DDR5와 같은 셀 공정이라도 모바일 제품에서 저전압 fail이 먼저 드러나는 이유다.
- 온도 범위가 넓어(-25 105°C 예시) 저온 컨택 저항 fail과 고온 리텐션 fail을 동시에 스크리닝해야 하며, 테스트 시간이 원가의 큰 부분이 된다.

온도 센서·리프래시 관리와 불량의 경계

- 현대 DRAM은 온도 센서로 리프래시 주기를 바꾼다(예: 85°C 초과 시 tREFI 절반). 센서 오차 5°C는 접합 누설 기준 약 1.4배 리텐션 오차에 해당하므로, 센서 캘리브레이션 불량은 “리텐션 fail처럼 보이는 필드 오류”를 만든다. PE는 센서 트림 정확도와 리텐션 가드밴드를 함께 설계한다.
- RFM·PRAC 같은 로해머 관리 기능은 활성 횟수를 카운트해 추가 리프래시를 요구한다. 이 기능이 자주 발동하면 성능이 떨어지므로, 로해머 임계 횟수(공정 특성)와 카운터 임계(회로 설정) 사이 마진도 PE가 데이터로 정한다.

7.9 불량 데이터 기반 공정 피드백 자동화

- EDS 비트맵 자동 분류(패턴 인식) → 카테고리별 fail 밀도 → PCM·장비 이력과 자동 상관 → 의심 챔버 알람. 이 파이프라인이 있으면 사이클 타임 2 3개월의 지연을 일부 보상할 수 있다.
- 한계: 새로운 불량 모드는 기존 분류기가 잡지 못한다. 미분류(unknown) 카테고리 비율이 올라가면 사람이 개입하는 규칙을 둔다.

[아이디어]

비트맵 분류기 학습 데이터에 FA로 원인이 확정된 케이스만 라벨로 쓰면 데이터가 적다. 개선 아이디어: TCAD·회로 시뮬레이션으로 특정 결함(예: SNC 저항 2배, 스페이서 -1 nm)을 심어 만든 합성 비트맵·슈무 데이터로 분류기를 사전 학습하고, 실제 FA 데이터로 미세 조정한다.

8. 셀프 체크 질문

8.1 개념

1. DRAM 리텐션 시간이 64 ms로 정해진 근거와 셀 누설 허용치를 숫자로 설명하라.
- 답: 결론: 리프래시 주기(tREF) 64 ms는 가장 나쁜 셀도 데이터를 유지하도록 정한 스펙이다. 근거: C_s 10 fF, V_{DD} 1.1 V일 때 저장 전하 11 fC이고, 절반을 잃어도 판독 가능하다고 보면 64 ms 동안 5.5 fC 누설 허용, 즉 약 86 fA다. 예시: 대부분 셀은 1 fA 이하로 새지만 10¹⁰개 중 수십 수백 개의 tail 셀이 이 한계에 걸리고, 이들이 리페어·가드밴드의 대상이다.

1. GIDL과 서브스레숄드 누설을 테스트에서 어떻게 구분하는가.
 - 답: 결론: WL 오프 전압(V_{BB}) 스위프로 구분한다. 근거: V_{BB} 를 더 음전압으로 하면 서브스레숄드 누설은 줄지만 게이트-드레인 전계가 커져 GIDL은 늘어난다. 예시: V_{BB} -0.2에서 -0.4 V로 낮췄을 때 리텐션 tail 비트가 늘면 GIDL 지배, 줄면 서브스레숄드 지배로 판단하고, 전자는 WL-SN 겹침·GOX, 후자는 채널 도핑·리세스 깊이를 조사한다.
1. 센싱 마진을 식으로 쓰고 숫자를 넣어 설명하라.
 - 답: 결론: $\Delta V_{BL} = C_s / (C_s + C_{BL}) \times (V_{cell} - V_{DD}/2)$ 이다. 근거: C_s 10 fF, C_{BL} 40 fF, V_{DD} 1.1 V이면 완전 충전 셀은 약 110 mV, 리텐션으로 0.8 V까지 떨어진 셀은 약 50 mV다. 예시: 센스앰프 오프셋 3σ 25 mV와 노이즈 15 mV를 빼면 정상 셀 마진 70 mV, 열화 셀은 10 mV로 fail 경계에 놓인다. C_s 1 fF 감소가 약 10 mV 마진 손실이라는 감각이 핵심이다.
1. twin bit(인접 2비트 fail)이 나오면 어떤 공정을 의심하는가.
 - 답: 결론: 인접 방향에 따라 BE 쓰러짐, SNC-SNC 브리지, 랜딩패드 브리지를 의심한다. 근거: 같은 WL 위 BL 방향 이웃이면 SNC나 랜딩패드 브리지 또는 BE 쓰러짐이고, 대각·WL 방향이면 BE 홀 합쳐짐 가능성이 있다. 예시: 딜레이어 평면 SEM으로 BE 상단이 붙어 있으면 쓰러짐이고, 서포터 두께·습식 건조 조건을 점검한다.
1. 웨이퍼맵 에지 링과 샷 반복 패턴은 각각 무엇을 지목하는가.
 - 답: 결론: 에지 링은 식각·증착·CMP·세정 등 반경 외존 공정, 샷 반복은 레티클·노광 조건을 지목한다. 근거: 에지 링은 챔버 가스·온도·연마 압력의 반경 분포가 원인이고, 샷 반복은 스캐너가 같은 레티클로 같은 위치를 반복 노광하기 때문이다. 예시: 에지 링 리텐션 fail에서 고-k 두께 반경 차가 확인되면 ALD 히터 존을, 샷 내 동일 위치 SBF는 레티클 결함 검사를 한다.

8.2 응용

1. tRCD fail이 저온에서 악화되고 고온에서 사라진다. 원인 후보와 검증 순서는.
 - 답: 결론: 컨택 저항(SNC/BLC 계면 산화) 또는 셀 $Tr V_t$ 상승이 유력하다. 근거: 저온에서 이동도는 오르지만 계면 산화막의 터널링 저항과 V_t 는 상승하므로 저항성 문제가 저온 fail로 나타난다. 예시: 저온 tRCD 슈무로 fail 셀을 특정하고 나노프로빙 I-V가 비선형이면 계면 산화이므로 세정 약액 농도와 Q-time을 추적한다. V_{PP} 외부 상향 시 회복 정도로 WL 부스트 요인을 분리한다.
1. 번인 후 SBF가 급증했다. 어떤 결함이며 어떻게 조치하는가.
 - 답: 결론: 커패시터 유전막 핀홀·국소 박막 또는 GOX 약점 같은 잠재 결함이 스트레스로 드러난 것이다. 근거: 번인은 고온·고전압으로 얇은 절연막을 조기 파괴시켜 필드 초기 불량을 앞당긴다. 예시: 번인 전후 fail 증가율이 로트별로 다르면 ALD 초기 핵생성(BE 표면 세정, Q-time) 조건을 조사하고, 증가율이 스펙 이상인 로트는 번인 시간을 늘려 스크리닝을 강화한다.
1. 커패시터 C_s 를 높이기 위해 고-k를 0.2 nm 얇게 했다. 예상되는 부작용과 판단 기준은.
 - 답: 결론: C_s 3~5% 증가로 마진은 좋아지지만 누설이 2~3배 늘어 고온 리텐션과 번인 fail이 악화될 수 있다. 근거: 유전막 누설은 두께에 지수적으로 민감하다. 예시: 저전압 fail 감소량과 고온 리텐션 tail 증가량을 동일 로트 스플릿으로 비교하고, 번인 fail 증가율과 HTOL 후 리텐션 열화를 확인해 총 수율·신뢰성이 개선될 때만 채택한다.
1. 행 fail이 늘었는데 일부는 행 전체, 일부는 행의 절반만 fail이다. 해석은.
 - 답: 결론: 행 전체 fail은 서브 WL 드라이버나 WL 컨택 문제, 절반 fail은 WL 라인 자체의 오픈이다. 근거: WL이 중간에서 끊기면 드라이버에서 먼 쪽만 구동되지 않는다. 예시: fail 시작 위치가 행마다 다르다면 랜덤 오픈이므로 W 충전 보이거나 포토 결함을 의심하고, EBAC로 위치를 찍어 FIB 단면으로 확인한다.
1. on-die ECC가 있는 DDR5에서 PE가 raw fail 밀도를 따로 관리해야 하는 이유는.
 - 답: 결론: ECC가 단일 비트 fail을 은폐해 실제 결함 밀도가 보이지 않기 때문이다. 근거: 은폐된 fail이 많으면 같은 코드워드에 두 번째 fail이 생길 확률이 급증해 필드에서 정정 불가 오류가 된다. 예시: ECC 비활성 테스트 모드로 raw SBF 밀도를 측정해 SPC로 관리하고, 밀도 상한을 넘는 로트는 ECC로 통과하더라도 원인 공정을 추적한다.

8.3 심화

1. VRT의 물리적 원인과 스크리닝 한계, 대응 전략을 설명하라.

- 답: 결론: VRT는 접합 근처 단일 메타안정 결함이 두 상태를 전환하며 누설이 바뀌는 현상으로, 스크리닝만으로는 완전 제거가 불가능하다. 근거: 전환 시점이 무작위여서 테스트 시점에 "좋은 상태"인 셀은 통과한다. 예시: 반복 리텐션 측정 횟수를 늘려 검출 확률을 높이고, 어닐·수소 패시베이션으로 결함 밀도를 줄이며, 필드에서는 ECC와 post-package repair로 정정 이력 누적 주소를 교체하는 다층 전략을 쓴다.

1. 로해머 취약도가 세대마다 나빠지는 이유와 공정·회로 대책을 구분해 말하라.

- 답: 결론: 셀 피치 축소로 격리 폭이 줄어 인접 행 활성화 시 전자 주입과 커플링이 커지기 때문이다. 근거: 공개 자료에서 임계 활성화 횟수가 세대별로 수십만에서 수만 회 이하로 감소한 것이 보고된다. 예시: 공정 대책은 격리 도핑·매립 WL 프로파일 조정이고, 회로 대책은 활성화 카운터 기반 TRR/RFM/PRAC로 임계 전에 피해 행을 선제 리프레이징하는 것이다. PE는 패턴을 고정한 해머 테스트로 임계 횟수를 정량화해 스펙을 설정한다.

1. 리텐션 tail 셀의 활성화 에너지를 구하는 방법과 해석을 설명하라.

- 답: 결론: 여러 온도에서 리텐션을 측정해 아레니우스 플롯 기울기로 E_a 를 구한다. 근거: 누설 메커니즘마다 온도 의존성이 다르다. 예시: 65, 85, 95°C 세 점에서 tail 비트 수 또는 개별 셀 누설을 측정해 E_a 0.6 0.7 eV면 SRH 접합 생성, 0.2 0.3 eV면 TAT나 GIDL, 온도 무관이면 저항성 브리지로 분류하고, 각각 어닐·오염, WL 겹침·GOX, 포토·식각 CD 방향으로 조사한다.

1. 3D DRAM으로 가면 불량 분석이 어떻게 달라질 것으로 보는가.

- 답: 결론: 비트맵에 층 축이 추가되어 3D NAND식 층별 산포 분석이 필요해진다. 근거: 수직 적층 시 채널 홀 CD가 상·중·하에서 다르고, 층간 브리지와 적층 응력이 새 불량이 된다. 예시: 층별 커패시터 용량 산포가 센싱 마진 층 의존성을 만들므로 층별 PCM 소자와 층 선택 디코더 fail 카테고리를 미리 설계하고, 3차원 비트맵·레이아웃 매핑 툴을 준비해야 한다.

1. 패키지 후 리텐션 fail이 새로 생겼다. 패키지 공정 문제인지 판단하는 절차는.

- 답: 결론: 먼저 웨이퍼 테스트 데이터에서 해당 셀의 마진을 확인해 "원래 한계 셀"인지 가른다. 근거: 웨이퍼·패키지 테스트의 온도·전압·시간 조건 차이가 한계 셀을 드러낼 수 있고, 몰드 응력이 셀 Tr 특성을 바꿀 수도 있다. 예시: 웨이퍼 단계 리텐션이 스펙 근처였으면 가드밴드 조정 문제이고, 넉넉했다면 패키지 응력·열 이력 습기를 의심해 디캡 후 재측정과 단면 분석으로 확인한다.

1. 센스앰프 오프셋이 커지는 공정 원인과 이를 fail 데이터로 어떻게 식별하는가.

- 답: 결론: SA 트랜지스터 쌍의 V_t 미스매치(RDF, LER, GOX 두께 차)가 원인이며, 데이터 방향 편향과 열 의존성으로 식별한다. 근거: 오프셋은 특정 극성으로 작용해 "1"만 또는 "0"만 fail하고, 같은 SA를 쓰는 열들이 함께 마진이 낮다. 예시: 저전압 슈무에서 fail이 특정 열 그룹에 몰리고 데이터 배경을 반전하면 fail 셀이 바뀌면 SA 오프셋이므로 페리 게이트 CD·주입 산포와 SA 레이아웃 대칭성을 점검한다.

1. 리페어 예산과 결함 밀도의 관계를 수율 관점에서 설명하라.

- 답: 결론: 리페어는 결함을 없애는 것이 아니라 결함 밀도를 리던던시 예산 안에 넣는 것이다. 근거: 랜덤 결함은 포아송 분포를 따르므로 평균 결함 수가 예산의 30% 정도를 넘으면 예산 초과 다이가 급증한다. 예시: mat 당 예산 32개인데 평균 SBF가 10개이면 대부분 구제되지만 20개가 되면 상당수 mat이 소진되어 다이 폐기가 늘어난다. 따라서 리페어 후 수율만 보지 말고 raw 결함 밀도를 SPC로 관리해야 한다.

1. 커패시터 누설이 "평균"이 아니라 "결함 밀도" 문제인 이유를 숫자로 설명하라.

- 답: 결론: 정상 유전막의 면적 누설은 리텐션에 무시할 수준이고, 핀홀 같은 국소 결함 하나가 셀을 fail시키기 때문이다. 근거: 누설 밀도 10^{-8} A/cm²이면 0.26 μm^2 셀에서 약 26 aA로 허용치 수십 fA의 1/1000 이하지만, 핀홀은 pA 수준 전류를 흘린다. 예시: 그래서 커패시터 누설 관리는 PCM 평균 I-V보다 번인 후 SBF 증가율(결함 밀도 지표)과 ALD 초기 핵생성 조건(Q-time, 전처리)에 집중한다.

1. 패턴 의존 fail(체커보드에서만 fail)의 원인과 검증 방법은.

- 답: 결론: 인접 BL 또는 WL 간 커플링이 원인이며, 저항성 브리지와 구분하는 것이 핵심이다. 근거: 브리지는 데이터 배경과 무관하게 fail하지만 커플링은 이웃이 반대 데이터일 때만 마진을 깬다. 예시: 스페이서 박막화나 에어갭 미형성으로 BL-BL 용량이 25% 늘면 ΔV_{BL} 이 10 15 mV 줄어 한계 셀이 체커보드에서 fail한다. 단면 TEM으로 에어갭 높이를 확인하고, 식각 균일도를 조정한다.

1. HBM 코어 다이의 스크리닝이 일반 DRAM보다 엄격해야 하는 이유를 수율식으로 설명하라.

- 답: 결론: 스택 수율이 다이 수율의 거둢제공이기 때문이다. 근거: 다이 수율 0.98로 12장을 쌓으면 스택 수율은 약 0.78로, 다이 불량 2%가 스택 손실 22%로 증폭된다. 예시: 그래서 KGD 기준을 높이고 웨이퍼 단계에서 고온 리텐션·타이밍 가드밴드를 더 크게 잡으며, 적층 후 상단 다이의 온도 상승(열 저항)까지 반영해 리텐션 스크리닝 조건을 정한다.

9. 한 페이지 요약

축	핵심
불량의 본질	10 ¹⁰ 개 셀 분포의 꼬리. 평균이 아니라 10 ⁻⁹ 수준을 다룬다
누설 5경로	유전막, 접합(SRH), 서브스레슬드, GIDL, 브리지. 온도·전압 의존성으로 구분
마진 숫자	$\Delta V_{BL} \approx 110$ mV(정상), SA 오프셋 25 mV, 노이즈 15 mV. C_s 1 fF = 약 10 mV
비트맵 문법	SBF=셀, twin=브리지·쓰러짐, 행=WL, 열=BL·SA, 블록=페리·전원
맵 문법	에지 링=반경 공정, 샷=레티클, 중심=스핀·CMP, 슬롯=퍼니스
커패시터 2×4	마진(C_s) 대 누설 × 두께·면적·결정성·기계 안정성
컨택 3종	SNC 오픈(SBF), SNC 브리지(twin), SNC 고저항(저온 tWR)
타이밍	tRCD= I_{on} ·WL 저항·부스트, tWR=컨택·쓰기 전류, tRP=BL RC
시간 의존	VRT(메타안정 트랩), 로해머(격리·커플링), SER(알파·중성자)
분석 흐름	비트맵 → 맵 오버레이 → PCM 상관 → 장비 이력 → 전기 특성(E_a , 슈무) → FIB/TEM/나노프로빙
조치 4단	레시피 수정 → 스크리닝(가드밴드) → 리페어(리던던시) → ECC
최신	EUV 확률 결함, HKMG 페리 RTN, on-die ECC 은폐, 3D DRAM 층 축

[면접]

“DRAM PE가 다루는 불량을 한 문장으로” 물으면: “수백억 셀의 공정 산포 꼬리가 리텐션·타이밍·마진 fail로 나타나는 것을, 비트맵과 PCM으로 공정 원인까지 추적하고, 레시피·스크리닝·리페어·ECC의 4단 대책으로 수율과 신뢰성을 동시에 확보하는 일”이라고 답한다.

14. NAND 공정에서 생길 수 있는 불량과 트러블슈팅

1. 한눈에 보기

1.1 왜 PE에게 중요한가


- 3D NAND는 200 300단이 넘는 적층을 한 번의 홀 식각으로 뚫고, 그 홀 하나가 수백 개 셀을 직렬로 잇는 구조다. 홀 하나의 결함이 스트링 전체(수백 비트)를, 워드라인 하나의 결함이 페이지 전체(수만 비트)를 죽인다. DRAM보다 "한 결함의 파급 범위"가 훨씬 크다.
- NAND는 셀에 저장하는 상태가 TLC 8개, QLC 16개다. 불량이 "동작 안 함"보다 " V_t 분포가 조금 넓어짐"으로 나타나며, 그것이 ECC 정정 한계를 넘는 순간 불량이 된다. 통계 분포를 읽고 ECC 마진을 계산하는 것이 PE의 일상이다.
- 프로그램·리드·패스 디스터브, 리텐션, 엔듀런스는 공정 결함이 아니라도 생기는 "동작 불량"이다. 이것을 스펙 안에 넣는 알고리즘·트림·스크리닝 설계가 PE 직무의 큰 부분이다.
- 인라인 계측으로는 홀 바닥, 층 중간, 리플레이스먼트 게이트 내부를 볼 수 없다. 전기 데이터(V_t 분포, 스트링 전류, WL 누설)로 거꾸로 추정하는 능력이 다른 어떤 제품보다 중요하다.
- AISK에서 "3D NAND에서 생길 수 있는 불량", "QLC가 어려운 이유", "program disturb란"은 NAND PE 문항의 기본이다.

1.2 핵심 키워드

용어	한 줄 정의
CTF(Charge Trap Flash)	절연체 SiN에 전하를 트랩해 저장하는 셀. 3D NAND의 표준
ONO / 플로킹·트랩·터널	플로킹 산화막($Al_2O_3+SiO_2$), 전하 트랩 SiN, 터널 산화막 3층 게이트 스택
채널 홀(channel hole)	적층을 관통해 채널·ONO를 형성하는 고종횡비 홀. AR 60 100
마카로니(macaroni) 채널	얇은 폴리 채널 안을 산화막으로 채운 중공 구조
RG(Replacement Gate)	희생 SiN을 제거하고 W로 채워 워드라인을 만드는 공정
슬릿(slot, WL cut)	블록을 나누고 RG 습식·W 충전의 통로가 되는 트렌치
스테어케이스(staircase)	각 WL에 컨택을 내리기 위한 계단 구조
SSL/GSL	스트링 선택 라인(드레인 측) / 그라운드 선택 라인(소스 측)
더미 WL	선택 트랜지스터와 셀 사이 완충 WL. 디스터브·GIDL 완화
ISPP	증분 스텝 펄스 프로그램. 스텝 0.2 0.5 V로 V_t 를 목표에 맞춤
디스터브(disturb)	프로그램·리드·패스 전압이 비선택 셀 V_t 를 흔드는 현상
FBC(Fail Bit Count)	페이지 읽기에서 ECC가 정정한 비트 수. 마진 지표
배드 블록(bad block)	사용 불가 판정 블록. 출하 시 허용 개수 스펙 존재
V_t 윈도우	소거 상태와 최고 프로그램 상태 사이 전압 범위. TLC 8, QLC 16 상태를 배치
덱(deck)	홀 식각 한계로 적층을 나눠 만든 단위. 2 3덱 적층
PUC/CUA·본딩	페리를 셀 아래(PUC/CUA) 또는 별도 웨이퍼 본딩으로 배치하는 구조

2. 기초

2.1 3D NAND 스트링 구조



- 셀 하나는 W 게이트가 폴리 채널을 원통형으로 감싼 GAA(gate-all-around) 구조다. 채널 반경이 작을수록 게이트 쪽보다 채널 쪽 전계가 강해지는 곡률 효과가 있어 프로그램·소거가 쉬워지고, 반대로 홀 CD가 크면 어렵다. 홀 CD 산포가 곧 V_t 산포인 이유다.
- 스트링 전류: 읽기 시 선택 셀 외 모든 셀에 패스 전압(V_{pass} 6~8 V)을 걸어 켜 상태로 두고, 선택 셀만 읽기 전압을 건다. 스트링 저항이 수백 개 셀의 직렬 합이므로 셀 전류는 대략 수백 nA 수준이다. 어느 셀 하나가 약하면 스트링 전체 전류가 준다.

2.2 CTF 셀의 프로그램·소거·읽기

동작	선택 WL 전압	비선택 WL	채널/기판	메커니즘	시간 예시
프로그램	V_{pgm} 15~22 V(ISPP)	V_{pass} 8~10 V	0 V(선택 스트링), 부스팅(비선택)	FN 터널링으로 전자가 SiN에 트랩	페이지 수백 μs ms
소거	0 V	0 V	채널 +18~22 V(GIDL 기반 채널 부스팅)	정공 주입·전자 방출	블록 수 ms
읽기	V_{read} (상태 경계)	V_{pass} 6~8 V	0 V, BL 프리차지	셀 V_t 대비 전류 유무 판별	페이지 수십 μs
검증(verify)	목표 V_t	V_{pass}	0 V	프로그램 완료 판정	스텝마다

- ISPP: V_{pgm} 를 0.3 V씩 올리며 펄스 → 검증을 반복. 셀마다 도달 스텝이 다르므로 최종 V_t 분포 폭은 대략 스텝 크기에 비례한다(이론상 폭 $\approx \Delta V_{step}$). TLC는 스텝 0.3~0.5 V, QLC는 0.1~0.3 V 수준으로 더 잘게 나뉘어야 해 프로그램이 느리다.
- 3D NAND 소거는 기판 전압을 직접 쓸 수 없어(채널이 기판에 붙어 있지 않음) GSL 근처 GIDL로 정공을 생성해 채널 전위를 올린다. 이 GIDL 효율이 소거 속도와 소거 상태 분포를 결정하며 공정 산포에 민감하다.

2.3 V_t 분포와 ECC 마진(숫자로)

```
# cells
^  E   P1  P2  P3  P4  P5  P6  P7      TLC (8 states)
|  /\   /\   /\   /\   /\   /\   /\   /\
|  /  \ /  \ /  \ /  \ /  \ /  \ /  \
+---|----|----|----|----|----|----|----> Vt
   -3V -1  0   1   2   3   4   5 (example)
   R1  R2  R3  R4  R5  R6  R7  read levels (7)
```

QLC: 16 states in ~ the same window -> spacing ~0.5 V, 15 read levels

- TLC 예시: 윈도우 약 8 V에 상태 8개 → 상태 간격 약 1 V. 각 상태 분포 $\sigma \approx 0.15$ V이면 인접 상태 경계에서 겹치는 비율은 대략 3σ 안쪽(0.45 V씩 양쪽)까지 여유가 있다.
- QLC 예시: 같은 윈도우에 16개 → 간격 약 0.5 V. $\sigma 0.15$ V면 $\pm 1.7\sigma$ 에서 이웃과 만나 겹침 비율이 수 %대로 폭증한다. σ 를 0.08 V 이하로 내려야 TLC와 비슷한 마진이 나온다. 이것이 QLC가 “더 아픈” 첫 번째 이유다.
- ECC 마진: 페이지 16 KB(131,072비트)에 LDPC 정정 능력 예시 약 1 2%(1,300 2,600비트)라 하면, 인접 상태 겹침 비율의 합이 이 값 근처에 오면 UECC(정정 불가)가 발생한다. PE는 FBC 분포(페이지별 fail bit 수)의 tail을 관리한다.

[핵심]

NAND 불량률의 대부분은 “V_t 분포가 넓어지거나 이동해 읽기 레벨을 넘는 것”이다. 원인이 공정(홀 CD 산포), 동작(디스터브), 시간(리텐션), 사용(엔듀런스) 어디에 있는 결과는 같은 형태다. 그래서 분석은 항상 “어느 상태 분포의 어느 쪽 꼬리가, 어느 조건에서, 얼마나 움직였는가”로 시작한다.

2.4 NAND 테스트 흐름과 불량 발견 지점


Inline	Wafer test (EDS)	Package/Final	Field
+-----+	+-----+	+-----+	+-----+
CD/OVL/	-> DC, WL leak,	-> full P/E cycle,	-> SSD
thickness	string current,	retention bake,	FW log
e-beam VC	P/E/R function,	disturb, speed,	(FBC,
X-section	Vt distribution,	bad block count,	UECC)
	bitmap, BB mark	trim final	
+-----+	+-----+	+-----+	+-----+

단계	핵심 측정	잡히는 불량
인라인	홀 상부 CD, 오버레이, 스택 두께, 슬릿 CD, W 충전 단면(샘플)	홀 CD 산포, 텍 정렬, 층 두께
EDS DC	WL-WL 누설, WL-채널 누설, 스트링 오프 전류, 페리 대기 전류	WL 브리지, ONO 결함, 선택 Tr 누설
EDS 기능	블록 소거, 페이지 프로그램·읽기, 프로그램 시간, V _t 분포 읽기(레벨 스윕)	오픈·브리지, 느린 셀, 분포 이상
EDS 비트맵	블록·WL·스트링·BL 좌표별 fail	결함 위치 → 구조 지목
패키지·번인	P/E 사이클, 고온 베이크 리텐션, 디스터브 패턴	엔듀런스·리텐션 tail, 잠재 결함
최종 트림	읽기 레벨·V _{pgm} ·ISPP 파라미터 설정	다이별 최적화
필드	FBC·UECC 로그, 배드 블록 증가	리텐션·RTN·리드 디스터브

2.5 NAND 파일 좌표계와 카테고리

카테고리	물리 단위	비트 수 규모	1차 후보
셀 fail	1비트	1	국소 트랩, RTN, 핀홀
스트링 fail	홀 1개(전 WL)	128 300	홀 결함(막힘, 채널 단절, 텍 미정렬)
WL fail(페이지)	WL 1개(블록 내 전 스트링)	수만 수십만	WL 오픈·브리지, 스테어케이스 컨택
WL 그룹 fail	인접 WL 2개 이상	xn	WL-WL 브리지(RG W 브리지)
블록 fail	블록 전체	수백만 수천만	슬릿·소스, SSL/GSL, 블록 디코더
플레인·다이 fail	전 블록	전체	페리, 전원, 본딩
위치 의존(상/중/하 WL)	특정 층 구간	층별	홀 CD 프로파일, 식각 보잉
데이터 의존	특정 상태(P7 등)	상태별	고전압 스트레스, 리텐션(높은 상태에서 큼)

2.6 고종횡비(HAR) 식각의 물리: 왜 홀이 휘고 막히는가



- 이온 각도 분포: 플라즈마 이온은 완전히 수직이 아니라 수 도(°)의 각도 분포를 가진다. 깊이 6 μm 에서 1°는 약 100 nm 옆으로 벗어나는 크기이므로, 홀 하부에서는 측벽 충격이 늘거나 반대로 바닥에 도달하는 이온이 줄어 테이퍼가 생긴다.
- 측벽 차징: 절연체 측벽에 전자가 먼저 쌓여 음전위가 되고, 뒤따르는 양이온이 밀려 꺾적이 된다. 비대칭 차징이면 벤딩, 시간에 따라 변하면 트위스팅이 된다. 펄스 플라즈마(이온과 전자 도달을 시간적으로 분리)가 완화 수단이다.
- 폴리머 재증착: 플루오로카본 가스가 측벽을 보호하는 동시에 홀 입구에 쌓여 목을 좁힌다(necking). 심하면 아래로 식각종이 못 들어가 클로킹이 된다. 보호와 막힘의 균형이 레시피의 핵심이다.
- 마스크 손실: 하드마스크(비정질 카본 등)가 수 μm 식각 동안 깎여 상부 CD가 커진다. 상부 CD 과대는 홀 합쳐짐과 SSL 특성 변동으로 이어진다.
- 로딩 효과: 웨이퍼 에지·다이 에지·패턴 밀도에 따라 식각률이 달라 반경 의존 CD 산포가 난다.

[예시]

128단 스택 6.5 μm , 상부 CD 120 nm, 하부 CD 90 nm면 테이퍼 반각 $\approx \text{atan}(15 \text{ nm} / 6,500 \text{ nm}) \approx 0.13^\circ$. 이 작은 각도가 상하 CD 30 nm 차, 곧 곡률 전개 10 20% 차를 만든다. 200단 이상에서 이 각도를 유지하려면 하부 CD가 70 nm 이하로 내려가 채널 저항과 ONO 충전 여유가 급격히 나빠지므로 텍을 나눈다.

2.7 FBC-ECC-배드 블록 산수

- 페이지 16 KB = 131,072비트. LDPC 정정 능력을 예시로 페이지당 1.5%(약 2,000비트)라 하면, FBC가 2,000을 넘는 페이지가 곧 UECC다. 실제 관리는 정정 한계의 50 70%를 경고선으로 둔다.
- 상태 겹침 비율 계산 예시(단순화: 셀이 8상태에 균등 분포, 모든 경계가 한 페이지에 영향): 인접 상태 간격 1 V, 각 σ 0.15 V, 읽기 레벨이 중간이면 각 분포가 경계를 넘는 비율은 약 $\Phi(-3.3) \approx 5 \times 10^{-4}$. 두 상태 합 $10^{-3} \rightarrow$ 경계 하나에 걸린 셀 $131,072/8 \times 2$ 중 약 33비트, 7개 경계 합쳐 약 230비트로 여유가 크다. σ 가 0.25 V가 되면 $\Phi(-2) \approx 0.023 \rightarrow$ 경계당 약 750비트, 7경계 5,000비트로 한계 초과. σ 가 1.7배 커지면 fail이다.
- 배드 블록: 다이당 블록 수 예시 4,000개, 출하 허용 배드 블록 예시 2%(80개). 블록 결함이 포아송 평균 40개면 80개 초과 확률은 매우 작지만, 평균이 60개가 되면 초과 다이가 수 % 나오고 70개면 수십 %로 뛴다.
- 스트링 fail은 대개 열(column) 리페어 또는 ECC로 흡수하고, WL fail은 블록을 배드 블록으로 만든다. 그래서 "스트링 fail 밀도"와 "WL fail 밀도"는 수율에 미치는 무게가 전혀 다르다.

[핵심]

NAND 수율은 (1) 배드 블록 개수 초과, (2) FBC tail 페이지 존재, (3) 다이-플레인 kill 세 가지로 읽는다. 각각 블록 결함 밀도, V_t 분포 σ , 페리·본딩 불량에 대응한다. 불량 모드를 이 세 바구니 중 어디에 넣을지 먼저 정하면 대책 방향이 바로 정해진다.

2.8 NAND 비트맵 읽기 연습

가로는 스트링(홀) 위치, 세로는 WL 번호다. $\bullet$ 은 정상, x 는 fail.

(A) string fail	(B) WL(page) fail	(C) adjacent WL pair
WL127X.....	WL127	WL127
WL100X.....	WL100	WL100
WL 64X.....	WL 64 XXXXXXXXXXXXX	WL 64 XXXXXXXXXXXXX
WL 32X.....	WL 32	WL 63 XXXXXXXXXXXXX
WL 0X.....	WL 0	WL 0
-> hole defect (clog, channel cut)	-> W open / contact open on WL64	-> WL-WL bridge (RG, punch-through)
(D) slit-distance	(E) layer band	(F) deck boundary
S.....S		
WL127XX.....	WL 75 .X..X.X..X..	WL 65 ..X..X..X..
WL100XX.....	WL 70 X.X..X.X..X..	WL 64 .X.X..X.X..
WL 64XX.....	WL 65 .X.X..X.X..	WL 63
WL 32XX.....	WL 60	WL 0
-> RG residue at slit center	-> bowing band / layer thickness	-> inter-deck plug misalignment

- (A)가 웨이퍼 에지 링이면 식각 로딩(클로징), 랜덤이면 파티클·국소 미개구, 방향성 클러스터면 벤딩을 본다.
- (B)에서 fail이 슬릿 원거리 스트링부터 부분적으로 시작하면 (D)와 합쳐 RG 문제, 전 스트링이면 콘택·W 오픈이다.
- (C)에서 쌍의 WL 번호가 스테어케이스 콘택 위치와 겹치면 펀치스루, 무작위면 층간 산화막·리세스 문제다.
- (E)의 띠 폭이 넓고 twin 스트링을 동반하면 보잉, 단일 WL이면 그 층 두께다.
- (F)는 정확히 데크 경계 WL에 국한되고 스트링 전류 tail을 동반한다.

2.9 스트링 전류와 읽기 센싱 산수

- 읽기 시 페이지 버퍼가 BL을 프리차지(예: 0.5 V)하고 일정 시간(수 μ s) 후 BL 전압 하강량 또는 전류를 판정한다. 셀이 켜진($V_t < V_{read}$) 스트링은 전류 $I_{cell} \approx$ 수백 nA로 BL을 방전한다.
- 예시: BL 용량 2 pF, 판정 임계 100 mV, 센싱 시간 2 μ s면 필요한 전류 $I = C \cdot \Delta V / t = 2 \text{ pF} \times 0.1 \text{ V} / 2 \mu\text{s} = 100 \text{ nA}$. I_{cell} 이 300 nA인 정상 스트링은 여유가 있고, 채널 고저항으로 80 nA가 된 스트링은 켜져 있어도 “꺼짐”으로 오판된다. 이것이 스트링 전류 부족이 하위 상태 오판독으로 나타나는 이유다.
- 스트링 저항 = 셀 저항 $\times$ 셀 수 + 선택 T_r + 소스·드레인 콘택. 셀 하나가 정상의 5배 저항이면 128셀 스트링 전체 저항은 약 3% 증가에 그치지만, 채널 전체가 결정립 문제로 균일하게 2배가 되면 전류가 절반이 된다. 국소 결함과 전역 특성이 스트링 전류에 미치는 영향이 다르다.
- 센싱 시간을 늘리면 마진은 늘지만 읽기 지연이 늘고 리드 디스터브 노출 시간도 늘어난다. 트림으로 조정하되 공정(채널 저항)이 근본이다.

[핵심]

NAND 읽기 마진은 “ V_t 마진”(분포 간격)과 “전류 마진”(스트링 전류 대 센싱 임계) 두 종류다. 홀·ONO 불량은 주로 전자에, 채널·소스·데크 플러그 불량은 주로 후자에 나타난다. 두 마진을 따로 보아야 원인 공정이 갈린다.

3. 공정/기술 상세: 불량을 만드는 공정 모듈과 검출 체계

3.1 3D NAND 셀 어레이 형성 흐름과 불량 발생 지점

1. ONON stack deposition ($\text{SiO}_2/\text{SiN} \times \text{N}$)	-> thickness variation, warpage
2. Staircase etch (trim-etch repeat)	-> step CD, landing area
3. Channel hole HAR etch	-> CD profile, bending, twist, clog
4. ONO + poly channel + core fill	-> thickness, pinhole, grain, void
5. Channel plug / inter-deck plug	-> misalignment, contact
6. Slit (WL cut) etch	-> profile, punch, not-open

- | | |
|---|---------------------------------|
| 7. SiN removal (hot H3PO4) via slit | -> residue, over-etch, collapse |
| 8. Blocking Al2O3 + TiN + W fill via slit | -> seam, void, WL bridge/open |
| 9. W recess / slit fill | -> WL-WL bridge, slit short |
| 10. Source contact / CSL | -> source resistance, open |
| 11. WL contact on staircase | -> punch-through, open, misland |
| 12. BL / metal / peri (or bonding) | -> RC, open, bond void |

3.2 핵심 공정 변수 표

공정	변수	조절 방향	영향 결과	모니터링
ONON 적층	각 층 두께·응력, 층수	SiN 두께 ↑ → WL 두께 ↑	셀 길이(채널 방향), WL 저항, 워페이지	엘립소미터, 워페이지
홀 식각	바이어스 파워, 가스비, 압력, 온도, 시간	파워 ↑ → 수직성 ↑, 마스크 손실 ↑	상/중/하 CD, 보잉, 벤딩, 클로킹	상부 CD-SEM, 단면(샘플), 전기(층별 V _t)
ONO ALD	사이클, 온도, 전구체	터널 두께 ↓ → P/E 빠름, 리텐션 ↓	V _t 윈도우, 리텐션, 엔듀런스	두께(평면 모니터), TEM
폴리 채널	두께, 결정화 어닐, 도핑	두께 ↓ → 서브스레슬드 급해짐, 결정립 영향 ↑	스트링 전류, RTN, V _t 산포	시트 저항, TEM 결정립
코어 충전	갭필 조건	보이드 없이 충전	채널 응력, 후속 손상	단면
슬릿 식각	프로파일, 깊이	수직·바닥 개구	RG 습식 통로, 소스 접촉	단면, 전기 소스 저항
SiN 제거	온도, 시간, 농도	과도 → ONO 손상, 부족 → 잔류	WL 오픈(잔류), 블로킹 손상	단면, WL 저항
W 충전	핵생성층, 유량, 온도	컨포멀·저저항	seam·보이드(오픈·저항), 브리지	WL 저항, 단면
W 리세스	에치백 양	슬릿 벽에서 W 제거	WL-WL 브리지, WL 폭 감소	단면, WL-WL 누설
스테어케이스	트림 CD, 랜딩 폭	랜딩 폭 ↑ → 콘택 마진 ↑, 면적 ↑	콘택 오픈·편치	CD-SEM, 콘택 저항
WL 콘택 식각	선택비, 종점	아래 WL 관통 방지	편치스루 브리지	콘택 체인 저항, WL-WL 누설
텍 정렬(멀티텍)	오버레이	상·하 홀 정렬	채널 단절, 플러그 저항	오버레이, 스트링 전류
본딩(PUC/CBA)	정렬, 온도, 압력	보이드 없이 접합	본딩 오픈, 정렬 fail	IR 검사, 전기 연속성

3.3 NAND 전기 테스트 항목과 불량 대응

테스트	내용	검출 불량
WL-WL 누설	인접 WL에 전압차 인가 후 전류	RG W 브리지, 콘택 편치, 절연막 결함
WL-채널(BL) 누설	WL과 채널 간 누설	ONO 핀홀, 블로킹 손상, 슬릿 단락
스트링 오프 전류	SSL/GSL 오프 시 BL 누설	선택 Tr 불량, 채널 누설
스트링 온 전류(I _{cell})	전 WL 패스 시 스트링 전류	채널 단절·고저항, 텍 플러그, 소스 저항
블록 소거 시간·분포	소거 펄스 수, 소거 상태 V _t	GIDL 효율, 소거 느린 스트링
프로그램 시간(t _{PROG})	ISPP 스텝 수	느린 셀(두꺼운 터널 ox, 큰 홀), 빠른 셀
V _t 분포 스위프(CDF)	읽기 레벨을 스위프해 상태별 분포	폭, 이동, tail, 층별 편차
디스터브 패턴	인접 페이지 반복 프로그램·읽기	프로그램·리드·패스 디스터브 취약
고온 베이크 리텐션	예: 125°C 수 시간 후 V _t 이동	전하 손실, 측면 이동, 트랩 얇음
P/E 사이클	수백 수천 회	엔듀런스 열화, 터널 ox 트랩 생성
페리 DC·기능	대기 전류, 펌프, 디코더	페리·본딩 불량
배드 블록 카운트	출하 기준 대비	블록 단위 결함 밀도

3.4 층별(WL 위치별) 분석의 중요성

3D NAND에서는 같은 스트링 안 셀들이 위치(상/중/하)에 따라 홀 CD, ONO 두께, 채널 결정립이 다르다. 그래서 V_t 분포, 프로그램 속도, 리텐션을 WL 번호별로 나눠 보는 것이 기본이다.

관찰	해석	후보 공정
하부 WL만 프로그램 느림·V _t 낮음	곡률 효과(하부 CD 작음 → 빠름)와 반대이므로 하부 ONO 두께 과다 또는 채널 저항 ↑가 유력	ALD 하부 과증착, 채널 하부 박막화
하부 WL 프로그램 빠름·소거 상태 넓음	하부 CD 작아 곡률 효과 강함	홀 테이퍼(정상 경향, 트림으로 보정)
중간 WL 특정 구간 이상	보잉 최대 지점, 텍 경계	식각 보잉, 텍 플러그
상부 WL 브리지 다발	마스크 손실로 상부 CD 과대, 홀 합쳐짐	하드마스크, 식각 후반
특정 WL 하나만 전체 이상	그 WL 층 두께·컨택	ONON 개별 층, 스테어케이스 컨택
SSL/GSL 인접 셀 이상	선택 Tr 커플링, 더미 WL 부족	더미 WL 설계, GIDL

[주의]

홀이 아래로 갈수록 좁아지면(테이퍼) 하부 셀은 곡률 효과로 프로그램이 빨라지고 소거도 빨라진다. 이것은 “정상 경향”이라 WL 그룹별 트림으로 보정한다. 불량은 이 경향에서 벗어난 국소 편차다. 정상 경향과 이상을 나누는 기준선(baseline)을 먼저 그려야 한다.

3.5 인라인에서 보이지 않는 것과 우회 계측

보고 싶은 것	직접 계측 한계	우회 방법
홀 하부 CD	상부만 SEM 가능	파괴 단면(샘플), 층별 V _t -프로그램 속도로 추정, 하부 CD 전용 테스트 패턴
홀 벤딩·트위스트	상부에서 안 보임	층별 오버레이(비파괴 X선·IR 일부), 스트링 fail 비트맵의 공간 패턴
ONO 각층 두께(홀 안)	평면 모니터만	TEM(샘플), 프로그램·소거 속도, C-V 테스트 소자
W 충전 내부 보이드	표면 불가	WL 저항(PCM), 단면, 고온 저항 변화
SiN 잔류	표면 불가	WL 오픈·저항, 단면
트랩 밀도	직접 불가	프로그램 포화 V _t , 리텐션 손실률, 테스트 소자 C-V 히스테리시스
채널 결정립	홀 안 불가	RTN 발생률, 스트링 전류 산포, 저온 전류

3.6 공정 스텝 → 발생 가능 불량(역방향 표)

공정 스텝(변수)	흔들리면 생기는 불량	1차 감시 항목
ONON 증착(층 두께·응력)	층별 V _t 편차, WL 저항, WL 커플링, 위페이지, 컨택 편치 마진	두께 맵, 위페이지, 층별 σ
하드마스크(두께·개구 CD)	상부 CD 과대, 홀 합쳐짐, 벤딩	상부 CD-SEM, twin 스트링
홀 식각(파워·가스·압력·온도·시간)	CD 프로파일, 보잉, 벤딩, 클로킹, 손상층	층별 σ -속도, 스트링 fail 맵, 단면 샘플
홀 세정(손상 제거)	잔류 폴리머 → ONO 계면 불량, 과도 → CD 확대	리텐션, 프로그램 속도
블로킹 ALD	게이트 주입, 소거 포화	소거 상태 폭, WL-채널 누설
SiN 트랩층(조성·두께)	윈도우, 리텐션(트랩 깊이), 측면 이동	포화 V _t , 베이크 이동량, E _a
터널 ox(두께·품질)	P/E 속도, 리텐션, 엔듀런스, 핀홀	t _{PROG} , 베이크, 사이클
채널 증착·결정화	스트링 전류, RTN, σ	I _{cell} 분포, 반복 읽기
코어 충전·플러그	채널 응력·단절, 드레인 접속	스트링 fail, 전류 tail
텍 정렬	경계 층 이상, 전류 tail	오버레이, 경계 WL 통계
스테어케이스 트림	컨택 랜딩 마진	컨택 체인 저항, 오픈
슬릿 식각	RG 통로, 소스 접촉, 블록 격리	블록 fail, 소스 저항

공정 스텝(변수)	흔들리면 생기는 불량	1차 감시 항목
SiN 제거 습식	잔류(WL 오픈), 과도(블로킹 손상)	WL 저항, 슬릿 거리 의존 fail
W 충전·리세스	seam·보이드(저항·오픈), 브리지	WL 저항, WL-WL 누설
슬릿 충전	WL-소스 단락, 크랙	블록 대기 전류
WL 컨택 식각	펀치스루, 오픈, 미스얼라인	WL-WL 누설, 컨택 체인
SSL 컷	SSL 그룹 V _t , 브리지	그룹별 오프 전류
BL-메탈	RC, 오픈, 브리지	읽기 시간, 열 fail
페리(PUC) 열예산	페리 V _t 이동	페리 PCM
본딩	정렬·보이드·응력	IR 검사, 패드 그룹 fail

3.7 트림·스크리닝·배드 블록·공정 수정 결정 매트릭스

불량 성격	트림	스크리닝	배드 블록·리페어	공정 수정
층별 체계적 V _t 편차(테이퍼)	주 수단(WL 그룹별 V _{pgm} ·읽기 레벨)	불필요	불필요	경향 관리
층별 국소 σ 확대(보잉)	부분(한계 있음)	등급 하향(QLC→TLC)	불필요	필수
스트링 fail 소수	불가	불필요	열 리페어·ECC 흡수	추세 감시
스트링 fail 다수(에지 링)	불가	다이 폐기	예산 초과	필수(식각)
WL fail·WL 쌍 fail	불가	배드 블록 마킹	블록 폐기	밀도 초과 시 필수
블록 fail(슬릿·소스)	불가	배드 블록	블록 폐기	밀도 초과 시 필수
SSL 그룹 V _t 이탈	주 수단(SSL 프로그램)	오프 전류	심하면 블록	오버레이
디스터브 취약	V _{pass} ·부스팅 트림	디스터브 패턴	불필요	SSL·터미 설계
리텐션 손실 큼	읽기 레벨 이동	베이킹	등급 하향	SiN·터널 ox
RTN	다중 읽기	반복 읽기	등급 하향	결정립
엔듀런스 부족	소거·프로그램 전압	사이클 샘플	등급 하향	터널 ox
페리·본딩	불가	DC·기능	다이 폐기	필수

3.8 인라인 검사·계측과 EDS의 연결(NAND)

인라인 데이터	시점	연결되는 EDS 불량	연결 방법
홀 상부 CD-SEM(다이 내 다점)	홀 식각 후	SSL·상부 셀 V _t , 홀 합쳐짐	다이별 CD vs 상부 WL 분포 회귀
e-beam VC(홀 개구·채널 연속)	채널 형성 후	스트링 fail	어두운 홀 좌표 → 스트링 주소 매핑, kill ratio
오버레이(텍, SSL 컷, 컨택)	각 포토 후	텍 경계 tail, SSL 그룹 V _t , 컨택 오픈	벡터 방향 vs fail 방향
스택 두께·위페이지	ONON 후	층별 편차, 오버레이 잔차	반경별 두께 vs 층별 σ
슬릿 CD·깊이	슬릿 식각 후	블록 fail, 소스 저항	블록 위치 vs 슬릿 CD
WL 저항 인라인(RG 후 테스트 패턴)	RG 후	WL 오픈·저항, 슬릿 원거리 fail	저항 분포 tail
WL-WL 누설 인라인	RG·컨택 후	WL 쌍 fail 블록	누설 블록 수
단면 SEM/TEM(샘플)	주요 모듈 후	프로파일·두께·충전	전기 데이터 교정용
FDC(식각 챔버 센서)	식각 중	특정 시간대 로트 홀 이상	중점 신호·RF 반사 vs 로트

- kill ratio 예시: e-beam VC “어두운 홀” 중 실제 스트링 fail로 이어지는 비율 70%, “회색 홀”(부분 개구) 15%. 이 비율을 알면 인라인 카운트만으로 EDS 스트링 fail 밀도를 예측해 로트 홀드를 결정할 수 있다.
- 수억 개 홀을 전수 검사할 수 없으므로 다이 내 대표 영역(에지·중앙·슬릿 인접)을 정해 샘플링하고, 로트 이상 신호가 나오면 검사 영역을 확대하는 2단계 전략이 일반적이다.

[면접]

“NAND에서 트림이 왜 그렇게 중요한가”에는: “3D NAND는 홀 프로파일 때문에 층별 특성 차이가 구조적으로 존재하고, 이를 공정으로 없애는 것보다 WL 그룹별 프로그램·읽기 조건으로 보정하는 것이 훨씬 효율적이기 때문”이라고 답한다. 단, 트림은 체계적 편차만 잡고 국소 산포(σ)는 못 잡으므로 σ 는 공정으로 풀어야 한다는 한계를 덧붙인다.

4. 결함·불량 유형(망라)

4.1 채널 홀 관련

불량	가능성(발생 조건)	검출(전기/비트맵/인라인/FA)	트러블슈팅 과정	해결 또는 아이디어
홀 CD 산포(상/중/하)	HAR 식각 로딩·마스크 손실·챔버 반경 불균일. 200단 이상에서 하부 CD 제어 난이도 급증	층별 V_t 분포 폭·중심 편차, 프로그램 속도 증의존, 상부 CD-SEM, 단면	층별 V_t 맵 → 반경 위치 상관 → 식각 챔버 이력 → 단면 확인	식각 레시피 다단화(상·하 조건 분리), 하드마스크 강화, WL 그룹별 트림 보정
홀 테이퍼 과다	이온 산란·폴리머 재증착, 바이어스 부족	하부 WL 프로그램 빠름·소거 넓음, 하부 CD 작아 채널 저항 ↑	층별 특성 기울기 vs 단면 테이퍼 각	바이어스 파워, 가스(플루오로카본) 비, 온도
보잉(bowing)	측벽 차징·이온 산란으로 중간부 확대	특정 층 구간 V_t 낮고 홀 간 브리지	중간 층 V_t -twin 스트링 → 단면	측벽 패시베이션 가스, 펄스 플라즈마
벤딩(bending)·트위스팅	비대칭 차징, 마스크 개구 비대칭, 응력	하부 스트링·슬릿 근접 누설, 스트링 fail의 방향성 클러스터	스트링 fail 방향 통계 → 층별 오버레이 → 단면	차징 완화(펄스, 저압), 응력 균형, 마스크 형상
클로킹(clogging)·미개구	폴리머 과다, 종점 부족, 하부 식각 정지	스트링 오픈(전 WL fail), 소스 미접촉	스트링 fail 비트맵(랜덤 vs 링) → 단면 하부	식각 시간·종점, 폴리머 제어, 세정
홀 합쳐짐(hole merging)	상부 CD 과대 또는 피치 축소	인접 스트링 쌍 fail, WL-채널 누설	twin 스트링 통계 → 평면 SEM	상부 CD 하한, 마스크 손실 저감
홀 바닥 잔류(에치 스톱 관통 불량)	하부 식각 정지층 두께 산포	소스 측 스트링 저항 ↑, GSL 이상	스트링 전류 vs 소스 저항	정지층 두께 균일도, 오버에치
홀 측벽 거칠기(LER/LWR)	식각 마스크 LER, 패시베이션 불균일	셀별 V_t 산포, RTN 증가	σ 층별 분석	마스크·식각 조건
홀 측벽 손상층	플라즈마 이온 충격	블로킹 ox 품질, 계면 트랩	리텐션 열화	손상 제거 세정(습식), 어닐

[예시]

128단 홀 상부 CD 120 nm, 하부 90 nm이면 테이퍼로 인해 하부 셀 게이트 전계가 상부보다 대략 10~20% 강하다. 같은 V_{pgm} 에서 하부 셀이 먼저 목표에 도달하므로 상부 셀 기준으로 ISPP를 돌리면 하부 셀은 과프로그램된다. 그래서 WL 그룹(예: 8개 구간)별로 V_{pgm} 시작값을 0.5~1 V씩 달리 주는 트림이 표준이다.

4.2 ONO(게이트 스택) 관련

불량	가능성(발생 조건)	검출	트러블슈팅 과정	해결 또는 아이디어
ONO 두께 불균일(상/하)	ALD 전구체 확산 한계로 홀 하부 두께 감소 또는 과다	층별 프로그램 속도· V_t 윈도우 편차	층별 특성 → TEM 하부·상부 두께 비교	ALD 펄스·퍼지 시간 연장, 압력 조정

불량	가능성(발생 조건)	검출	트러블슈팅 과정	해결 또는 아이디어
터널 산화막 핀홀	ALD 핵생성 지연, 채널 계면 오염, 파티클	SBF 급증(P/E 초기), 리텐션 급락 셀, 번인 후 fail	셀 위치 랜덤 → 초기 사이클 후 재측정 → TEM	계면 전처리, ALD 초기 사이클, 파티클
터널 산화막 두께 산포	ALD 사이클 오차, 홀 위치	프로그램 속도 산포(두꺼우면 느림), 리텐션(얇으면 나쁨)	t_PROG 분포 vs 위치	ALD APC
트랩 밀도 산포	SiN 조성(N/Si 비), 증착 온도, 두께	프로그램 포화 V _t 산포, 상위 상태(P7) 폭	포화 V _t 측정 → 조성 분석(XPS 모니터)	SiN 조성 제어, 어닐
트랩 깊이 얇음	SiN 조성·수소 함량	고온 리텐션 손실 큼	베이킹 활성화 에너지	조성·어닐로 깊은 트랩 비율 ↑
블로킹 산화막 결함	Al ₂ O ₃ 결정화 불균일, 슬릿 측 증착 두께 산포	WL-채널 누설, 프로그램 시 게이트 주입(back tunneling)	WL-채널 누설 테스트 → 층별	Al ₂ O ₃ 두께·결정화 어닐
블로킹 산화막 SiN 제거 시 손상	인산 습식 과도	특정 WL 구간 누설, 리텐션	습식 시간 상관	습식 종점 제어, 보호막
측면 전하 이동(lateral migration)	SiN이 WL 간 연속(컷 없음)이면 트랩 전하가 이웃 셀로 확산	리텐션 후 이웃 상태 의존 V _t 이동	데이터 패턴 의존 베이킹 결과	트랩층 컷 구조, 깊은 트랩
계면 트랩(터널 ox/채널)	플라즈마 손상, 어닐 부족	서브스레숄드 기율기 나쁨, 엔듀런스	기율기 측정	어닐, 수소·중수소

ONO 각 층의 두께가 어떤 특성을 정하는지 한 번에 정리한다.

층	두께 예시	두꺼워지면	얇아지면
블로킹 Al ₂ O ₃	3 5 nm	게이트 주입 억제, 전압 효율 저하(EOT ↑)	소거 포화(전자 역주입), WL-채널 누설
블로킹 SiO ₂	3 5 nm	전압 효율 저하	블로킹 누설
트랩 SiN	5 7 nm	트랩 총량 ↑(원도우 ↑), 측면 이동 경로 ↑	원도우 ↓, QLC 상위 상태 여유 ↓
터널 ox(단층 또는 O/N/O)	4 6 nm	P/E 느림, 리텐션 ↑, 엔듀런스 ↑	P/E 빠름, 리텐션·엔듀런스 ↓, 핀홀 확률 ↑
채널 폴리	8 12 nm	완전 공핍 약화, 전류 ↑, 서브스레숄드 완만	전류 ↓, 결정립 영향·RTN ↑

[트러블슈팅]

증상: 신규 로트 소거 상태가 목표보다 0.5 V 높게 포화(더 이상 내려가지 않음). 원인 후보: 블로킹 Al₂O₃ 박막화로 소거 시 게이트에서 전자가 역주입되어 정공 주입과 상쇄. 검증: 소거 전압을 올려도 V_t가 내려가지 않고 오히려 상승 → 역주입 확정. TEM에서 Al₂O₃ 4.2 → 3.4 nm. 조치: ALD 사이클 복구. 재발 방지: 소거 포화 V_t를 EDS 통계 항목으로.

4.3 폴리 채널·코어 관련

불량	가능성(발생 조건)	검출	트러블슈팅 과정	해결 또는 아이디어
채널 결정립(grain) 크기·경계 산포	비정질 Si 증착 후 결정화 어닐 조건, 두께	스트링 전류 산포, RTN 발생률, 저온 전류 급감	RTN 스크리닝 → 위치 통계 → TEM 결정립	결정립 대형화(MILC, 레이저 어닐), 채널 박막화, 도핑
채널 두께 불균일	ALD/CVD 하부 두께 감소	하부 스트링 저항 ↑, V _t 이동	층별 전류 기여	증착 조건
채널 단절(오픈)	텍 경계 미정렬, 홀 바닥 잔류, 코어 충전 시 손상	스트링 fail(전 WL), 전류 0	스트링 fail 위치 → 텍 경계 단면	오버레이, 플러그 구조

불량	가능성(발생 조건)	검출	트러블슈팅 과정	해결 또는 아이디어
채널 고저항	도핑 부족, 결정립 경계 다수, 계면 산화	스트링 전류 부족(읽기 마진 ↓), 하위 상태 오 판독	I _{cell} 분포 tail	도핑, 어닐
마카로니 코어 미충전·보이드	갭필 한계, 홀 하부 좁음	채널 응력 이상, 후속 열에서 채널 크랙	단면	갭필 조건(플로우어블 산화막), 홀 프로파일
코어 산화막 수소·수분	충전막 품질	트랩 특성 변동, 리텐션	어닐 전후	밀도화 어닐
채널 상부 플러그(드레인) 불량	플러그 도핑·컨택	SSL 특성, BL 연결 저항	스트링 전류 vs BL	플러그 공정
채널-소스 접속 불량	하부 채널과 소스 폴리 접합	스트링 전류 부족, GSL 이상, 소거 GIDL 효율 ↓	소거 속도 vs 스트링 전류	소스 구조(측면 접속), 에피

4.4 리플레이스먼트 게이트(RG)·WL 관련

불량	가능성(발생 조건)	검출	트러블슈팅 과정	해결 또는 아이디어
SiN 제거 잔류	인산 확산 한계(슬릿에서 먼 부위), 시간 부족	WL 저항 ↑, 국소 WL 오픈(슬릿 원거리 스트링)	WL 저항 PCM → 위치 의존 fail → 단면	습식 시간·온도, 슬릿 간격 축소
W 미충진·seam·보이드	리세스 깊은 곳 W 전구체 공급 한계, 핵생성층 불균일	WL 저항 ↑, 고온 저항 상승, WL 오픈	WL 저항 분포 → TCR → 단면	ALD W, 핵생성층, 유량·압력, 두 단계 충전
W 리세스 부족(슬릿 벽 W 잔류)	에치백 양 부족	WL-WL 브리지(인접 WL 동시 fail, 누설)	WL-WL 누설 테스트 → 어느 WL 쌍 → 단면	리세스 양 증가, 종점 제어
W 리세스 과다	에치백 과다	WL 폭 감소 → 저항 ↑, 셀 게이트 길이 감소	WL 저항, 증별 V _t	리세스 제어
WL-WL 브리지(RG 단락)	층간 산화막 얇음·핀홀, W 잔류	인접 두 WL 페이지 동시 fail, 누설 μ A	WL-WL 누설 → 비트맵 인접 WL	산화막 품질·두께, 리세스
WL 오픈	W 보이드 연속, SiN 잔류, 스테어케이스 컨택 오픈	페이지 전체 fail 또는 슬릿 원거리 부분 fail	부분성(어느 스트링부터) → 위치	충전·습식·컨택
WL 두께 산포(증별)	ONON SiN 층 두께 산포	증별 셀 길이 → V _t -서브스레숄드 편차	증별 특성 vs 층 두께 계측	증착 균일도
블로킹 Al ₂ O ₃ 슬릿측 두께	슬릿 통해 ALD → 원거리 얇음	위치 의존 게이트 주입·누설	슬릿 거리 vs fail	ALD 조건
WL 에지(슬릿 인접) 프로파일	리세스로 인한 W 형상 불균일	슬릿 인접 스트링 V _t 편차	스트링 위치 통계	리세스 균일도

[핵심]

RG 공정은 “슬릿에서 안쪽으로 얼마나 균일하게 들어가는가”의 문제다. 인산 습식, Al₂O₃ ALD, W 증착, W 리세스 모두 슬릿에서 멀어질수록 어려워진다. 그래서 NAND 비트맵에서 “슬릿 거리 의존성”은 RG 공정을 지목하는 핵심 시그니처다.

RG process viewed from top (one block between two slits)

```

slit                               slit
|| o o o o o o o o o o o ||   o = channel hole
|| o o o o o o o o o o o ||
||                               ||
|| <-- H3PO4 / Al2O3 / TiN / W all enter here --> ||
||               and must travel ~1-2 um inward      ||

```

```

||
|| worst point = block center (farthest) ||
||
side view of one WL after RG (slit at right):

oxide ===== ||
WL  [ W W W W W W W W (SiN residue) ]|| <- residue far from slit
oxide ===== ||
WL  [ W W W (void) W W W W W W ]|| <- seam / void
oxide ===== ||
WL  [ W W W W W W W W W W W W W ]|| <- recess short: W on wall
oxide ===== W || -> bridge to WL below
WL  [ W W W W W W W W W W W W W ]||

```

[트러블슈팅]

증상: WL 저항이 고온(85°C)에서 정상보다 훨씬 크게 증가(TCR 이상). 원인: W 내부 seam·보이드가 있으면 전류 경로가 좁아져 저항 온도 계수가 비정상적으로 나타난다. 검증: 두 온도 WL 저항 비율을 다이별로 플랫폼해 tail 다이를 단면 확인. 조치: W 핵생성층 두께 증가, 2단계 충전(컨포멀 ALD 후 CVD). 재발 방지: 상온 저항 대신 저항 온도 비를 SPC 항목으로 추가.

4.5 슬릿·소스·스테어케이스·컨택 관련

불량	가능성(발생 조건)	검출	트러블슈팅 과정	해결 또는 아이디어
슬릿 프로파일 이상(테이퍼·보잉)	HAR 트렌치 식각	RG 습식·충전 불균일, 슬릿 하부 소스 미접촉	블록 단위 fail, 소스 저항	식각 조건
슬릿 미개구(바닥 잔류)	종점 부족	소스 컨택 오픈 → 블록 소거·읽기 fail	블록 fail → 소스 저항 → 단면	오버에치
슬릿 충전막 결함	슬릿 절연 충전 보이드, 크랙	슬릿 통한 WL-소스 단락, 블록 누설	블록 대기 전류	충전 조건
소스 컨택(CSL) 고저항	슬릿 하부 접촉 면적, 계면 산화, 도핑	스트링 전류 ↓ (원거리), 소거 느림, 읽기 노이즈	스트링 위치 vs 전류	세정, 도핑, 소스 플레이트 구조
소스 플레이트 오픈(블록)	소스 폴리·메탈 결함	블록 전체 fail	블록 비트맵	소스 공정
스테어케이스 랜딩 폭 부족	트림 식각 CD 산포	컨택 미착지(오픈) 또는 이웃 계단 접촉	WL 컨택 체인 저항	트림 제어, 랜딩 폭 설계
WL 컨택 펀치스루	컨택 식각이 얇은 WL을 관통해 아래 WL과 단락	WL-WL 누설, 두 WL 동시 fail(비인접 아닐 수도)	어느 WL 쌍인지 → 컨택 위치 → 단면	선택비, 컨택 에치 스톱
WL 컨택 오픈	홀 미개구, 배리어	페이지 fail 전체	컨택 체인	식각·세정
WL 컨택 미스얼라인	오버레이	인접 계단 접촉(브리지) 또는 랜딩 부족	오버레이 맵 vs fail	오버레이
스테어케이스 잔류·언더컷	트림 식각 잔류	컨택 저항 산포	저항 분포	식각
어레이 관통 컨택(THV) 불량	어레이 관통 고종횡비 컨택	페리-어레이 신호 오픈, 블록군 fail	그룹 fail	식각·충전

4.6 선택 트랜지스터·더미 WL 관련

불량	가능성(발생 조건)	검출	트러블슈팅 과정	해결 또는 아이디어
SSL V _t 산포·누설	SSL 게이트 길이(층 두께), 채널 도핑, 홀 CD 상부	비선택 스트링 누설 → 읽기 오판, 프로그램 디스터브	스트링 오프 전류 분포	SSL 다층화, V _t 조정 프로그램(SSL 프로그램)
GSL V _t 이상	하부 홀 CD, 소스 접합	소거 GIDL 효율 변동, 스트링 오프 누설	소거 속도·오프 전류	GSL V _t 트림
SSL/GSL 컷 불량	SSL 분리 식각(스트링 선택 분할) 잔류·과다	이웃 스트링 그룹 동시 선택(브리지) 또는 SSL 오픈	스트링 그룹 fail	컷 식각
더미 WL 부족·이상	선택 Tr 인접 셀 전계 집중, 핫캐리어	에지 WL 셀 디스터브·GIDL 디스터브 큼	에지 WL fail 편중	더미 WL 수·전압 설계
SSL-셀 커플링	SSL과 인접 셀 간 전위 간섭	에지 WL V _t 이동	에지 WL 분석	더미 전압 최적화

4.7 동작·신뢰성 불량(디스터브·리텐션·엔듀런스·RTN)

불량	가능성(발생 조건)	검출	트러블슈팅 과정	해결 또는 아이디어
프로그램 디스터브(비선택 스트링, 같은 WL)	채널 부스팅 부족으로 비선택 스트링 셀에 V _{pgm} 스트레스 → 전자 주입. 부스팅 누설(SSL 누설, GIDL, 접합)	같은 WL 다른 스트링의 소거 상태 셀 V _t 상승, 블록 내 위치 의존	소거 상태 tail 상승량 vs 프로그램 횟수	부스팅 방식(로컬 부스팅), SSL 누설 저감, 더미 WL, 프로그램 순서
패스 디스터브(선택 스트링, 비선택 WL)	V _{pass} 가 높아 약한 프로그램	같은 스트링 다른 WL 셀 V _t 상승	V _{pass} 스위치 시 tail	V _{pass} 최적화(부스팅과 트레이드오프)
리드 디스터브	반복 읽기 시 V _{pass} (6~8 V) 스트레스 누적	많이 읽은 블록의 소거 상태 tail 상승, 읽기 횟수 비례	읽기 횟수 vs FBC	읽기 레벨 이동, 리프레시(재기록), V _{pass} 저감
핫캐리어 주입(HCI) 디스터브	부스팅 채널과 접지 채널 경계(SSL/GSL 근처)의 강한 측면 전계에서 캐리어 가속	에지 WL 셀 V _t 급변	에지 WL 편중	더미 WL, 전압 시퀀스
차지 손실(charge loss)	트랩 전하가 열·전계로 탈출(고온, 높은 상태)	베이크 후 V _t 하향 이동, 상위 상태에서 큼	베이크 온도·시간 → E _a	깊은 트랩, 블로킹·터널 두께, 읽기 레벨 이동
차지 게인(charge gain)	소거 상태 셀에 이웃 전하 유입·측면 이동	소거 상태 V _t 상향	데이터 패턴 의존	트랩층 컷
측면 전하 이동	연속 SiN 채널 방향 확산	이웃 상태 의존 리텐션	패턴 스플릿	컷 구조·조성
초기 V _t 이동(빠른 차지 손실)	프로그램 직후 얇은 트랩 전하 즉시 손실	프로그램 후 수 초 분 내 이동	시간 분해 측정	지연 검증, 읽기 레벨 보정
엔듀런스 열화	P/E 반복으로 터널 ox-트랩 생성, 계면 손상	사이클 수 증가에 따른 V _t 폭 증가, 소거 느려짐, 리텐션 악화	사이클 vs FBC·소거 시간	터널 ox 품질, 소거 전압 최적화, 웨어 레벨링
RTN(Random Telegraph Noise)	채널 결정립 경계·계면 트랩의 단일 전자 포획·방출	반복 읽기 시 V _t 가 수십 mV 무작위 전환, 읽기 간헐 fail	반복 읽기 통계 → 트랩 위치	결정립 대형화, 채널 박막, 다중 읽기
워드라인 스트레스(WL-TDDB)	고전압 반복으로 WL-WL 또는 WL-채널 절연 열화	사이클 후 WL 누설 증가, 블록 fail 전환	사이클 후 WL 누설 재 측정	절연막 품질, 전압 최적화
온도 교차(cross-temperature)	프로그램 온도와 읽기 온도 차 → V _t 이동	저온 쓰기·고온 읽기 fail	온도 조합 테스트	온도 보상 읽기 레벨

불량	가능성(발생 조건)	검출	트러블슈팅 과정	해결 또는 아이디어
소거 열화·소거 불가 블록	트랩 축적, GIDL 효율 감소	소거 펄스 한계 초과 → 배드 블록	소거 시간 추세	소거 알고리즘, 스크리닝

[예시]

프로그램 디스터브 산수: 비선택 스트링 채널 부스팅 전위가 이상적으로 V_{pass} 의 약 80%인 7 V라 하면 선택 WL의 V_{pgm} 20 V와의 차 13 V가 비선택 셀 게이트 스택에 걸린다. 정상 프로그램 20 V 대비 65% 전계지만 FN 터널링은 전계에 지수적이라 무시할 수 없다. 부스팅이 SSL 누설로 5 V까지 떨어지면 15 V 차가 되어 디스터브가 급증한다. 그래서 SSL 오프 누설이 프로그램 디스터브의 1차 공정 변수다.

Program of cell (WLn, string A). Stress on others:

```

                string A (selected)      string B (unselected, boosted)
SSL              on (BL=0V)              off (BL=VDD) <- leak kills boosting
WL127 Vpass [cell] <- pass disturb      [cell] channel ~7V boosted
...
WLn    Vpgm  [CELL] <- programmed       [cell] <- PGM DISTURB (Vpgm-Vboost)
...
WL0    Vpass [cell] <- pass disturb      [cell]
GSL     off   off
dummy WLS near SSL/GSL: absorb hot-carrier / GIDL disturb at edges

```

Read of WLn: all other WLs at V_{read_pass} (6-8V) → READ DISTURB accumulates

디스터브	피해 셀	스트레스 전압	1차 변수	시그니처
프로그램	같은 WL, 비선택 스트링	$V_{pgm} - V_{boost} \approx 13\ 15\ V$	SSL 누설, 부스팅 방식	스트링 그룹 의존, 소거 상태 tail
패스	같은 스트링, 비선택 WL	$V_{pass} \approx 8\ 10\ V$	V_{pass} 값, 셀 길이	프로그램 횟수 의존, 블록 전체
리드	읽은 블록의 비선택 WL	$V_{read_pass} \approx 6\ 8\ V \times$ 읽기 횟수	읽기 횟수, 온도	읽기 카운트 비례
핫캐리어	SSL/GSL 인접 셀	채널 전위 급변 구간 측면 전계	더미 WL 수, 전압 시퀀스	에지 WL 편중
GIDL 디스터브	선택 Tr 인접 셀	소거 시 GIDL 정공·전자	GSL 접합, 홀 하부 CD	소거 후 에지 WL 이동

[트러블슈팅]

증상: 특정 다이에서 리드 디스터브 임계 도달이 평균의 1/3. 원인 후보: 소거 상태가 처음부터 넓어(마진 부족) 같은 디스터브에도 먼저 R1을 침범. 검증: 초기 소거 상태 폭과 임계 횟수의 상관 → 강한 음의 상관. 소거 상태 폭은 GIDL 효율(GSL 접합) 산포 때문. 조치: 소거 검증 강화(소거 후 소프트 프로그램으로 폭 좁힘) 트림, GSL 접합 공정 점검. 재발 방지: 소거 상태 폭을 EDS 필수 통계로.

4.8 고단 적층·구조·집적 불량

불량	가능성(발생 조건)	검출	트러블슈팅 과정	해결 또는 아이디어
워페이저(웨이퍼 휨)	ONON 두께 수 μm 의 응력 누적, W 응력	오버레이 fail, 척킹 불량, 본딩 정렬 fail	워페이저 측정 vs 오버레이	응력 보상막(후면), SiN 응력 조정, 저응력 W
스택 크랙·박리	응력·열 사이클	블록군 fail, 광학 검사 크랙	검사	응력 관리
덱 간 미정렬	상·하 덱 홀 오버레이	스트링 전류 ↓·오픈, 덱 경계 WL 특성 이상	덱 경계 층 fail 편중	오버레이, 플러그 CD 확대
덱 간 플러그 저항	플러그 계면 산화·도핑	스트링 전류 tail	경계 층 vs 전류	세정, 도핑

불량	가능성(발생 조건)	검출	트러블슈팅 과정	해결 또는 아이디어
덱 간 산포	상·하 덱 홀 식각 별도 → CD·프로파일 다름	덱별 V _t ·속도 분포 차	덱 그룹 비교	덱별 트림, 식각 매칭
PUC/CUA 페리 열 손상	어레이 고온 공정이 아래 페리 CMOS에 열 스트레스	페리 V _t 이동, 속도 저하	페리 PCM	열예산 관리, 본딩 구조로 분리
본딩 정렬 불량	웨이퍼 간 오버레이	패드 미접속 그룹 fail	IR 정렬 계측	정렬 정밀도, 패드 크기
본딩 보이드·파티클	표면 파티클, 평탄도	국소 오픈, 열 저항	IR/초음파 검사	세정, CMP 평탄도
본딩 후 응력	열팽창 차	셀 V _t 미세 이동	본딩 전후 비교	저온 본딩
BL 저항·용량	BL CD·두께	읽기 속도, 센싱 마진	페이지 읽기 시간	배선 공정
페리 CMOS 불량	일반 로직 불량(게이트, 콘택, 메탈)	다이·플레인 fail, 펌프 전압 부족	페리 PCM·기능	로직 공정 대책
고전압 펌프 부족	페리 저항·소자	V _{pgm} 미달 → 프로그램 느림 전면	내부 전압 모니터	펌프 설계·페리

페리·페이지 버퍼·고전압 회로 관련

불량	가능성(발생 조건)	검출	트러블슈팅 과정	해결 또는 아이디어
고전압(HV) Tr 누설·파괴	V _{pgm} 20 V 이상을 다루는 HV Tr의 GOX·접합 결함	펌프 전압 미달, 대기 전류 ↑, 프로그램 느림 전면	내부 전압 모니터 → HV Tr PCM	HV GOX 품질, 접합 설계
펌프 효율 저하	커패시터 누설, 스위치 Tr 저항	프로그램 시간 ↑, 저전압 동작 fail	V _{DD} 스윙 t _{PROG}	펌프 소자 공정
페이지 버퍼 센싱 오프셋	래치·센스 Tr V _t 미스매치	특정 BL 열 그룹 오프셋, FBC 열 의존	열 그룹별 FBC	Tr 크기, 트림
BL 프리차지·방전 불균일	BL 저항·용량 산포, BL·BL 커플링	페이지 내 위치 의존 마진	BL 위치 vs FBC	배선 공정, 실드
디코더·블록 선택 fail	로직 Tr·콘택	블록군 접근 불가	블록 주소 패턴	로직 공정
온도 센서 오차	센서 회로 산포	온도 보상 읽기 레벨 오차 → 온도 교차 fail	센서 캘리브레이션	트림
I/O·인터페이스	고속 I/O Tr, ESD	인터페이스 fail, 속도 빈	인터페이스 테스트	로직 공정
PUC 페리 열 열화	어레이 고온 공정	페리 V _t 이동·속도 저하	페리 PCM 변화	열예산·본딩 구조

4.9 2D FG vs 3D CTF 불량 차이

항목	2D 플로팅 게이트(FG)	3D 차지 트랩(CTF)
저장 매체	도체 폴리 FG	절연체 SiN 트랩
셀 간 간섭	FG-FG 용량 결합(이웃 프로그램 시 V _t 이동)이 최대 불량. 1x nm에서 수백 mV	FG 결합 없음. 대신 측면 전하 이동·WL 간 커플링
저장 전자 수	1x nm에서 상태당 수십 개 → 전자 1개 손실이 큼	셀이 커서(홀 원주) 전자 수 수백 천 개
핀홀 영향	FG 전하 전체 소실(하드 fail)	국소 트랩만 손실(부분 이동)
리텐션 메커니즘	터널 ox SILC	트랩 깊이 의존 열 탈출, 측면 이동
V _t 산포 원인	리소 CD·FG 형상, RDF	홀 CD(곡률), 채널 결정립, ONO 두께
RTN	기판 채널 → 작음	폴리 채널 결정립 경계 → 큼
위치 의존성	평면이라 작음	층별(상/중/하) 체계적 편차
결함 파급	셀·WL 단위	스트링(홀), WL, 블록(슬릿) 단위
소거	기판 전압	GIDL 부스팅 → 선택 Tr 의존

항목	2D 플로팅 게이트(FG)	3D 차지 트랩(CTF)
스케일링 한계	리소, 전자 수	식각 AR, 워페이지, 층 두께

4.10 QLC가 왜 더 아픈가

요인	TLC	QLC	결과
상태 수·간격	8개, 약 1 V	16개, 약 0.5 V	같은 σ 면 겹침 급증
요구 σ	약 0.15 V	약 0.08 V 이하	홀 CD·결정립 산포 허용치 절반
읽기 레벨 수	7	15	읽기 시간·리드 디스터브 증가
ISPP 스텝	0.3 0.5 V	0.1 0.3 V	프로그램 시간 2~3배
리텐션 이동 허용	수백 mV	100~200 mV	고온 리텐션·초기 손실 민감
RTN 영향	수십 mV는 마진 안	수십 mV가 마진의 상당 부분	채널 결정립 관리 필수
엔듀런스	수천 회	약 1,000회 전후	터널 ox 열화 허용치 감소
ECC	LDPC 표준	더 강한 LDPC·소프트 디코딩 필수	컨트롤러 부담
공정 산포 의존	트림으로 흡수 가능 폭 넓음	층별·텍셀 트림이 필수, 그래도 부족	공정 개선 요구 커짐

[면접]

“QLC가 어려운 이유”는 결론부터: “같은 V_t 윈도우에 두 배의 상태를 넣어 상태 간격이 절반(약 0.5 V)이 되므로 분포 폭 σ 를 절반 이하로 줄여야 하는데, 홀 CD 산포·채널 RTN·리텐션 이동·리드 디스터브는 그대로라서 마진이 극단적으로 준다”고 답한다. 예시로 σ 0.15 V에서 0.08 V로 내려야 TLC 수준 마진이 나온다는 숫자를 붙인다.

4.11 분석에서 흔한 착사·오판(NAND)

착사	실제	방지법
층별 V_t 차이를 곧 불량으로	테이퍼에 의한 체계적 경향은 정상, 트림 대상	기준선(baseline) 대비 편차만 이상으로
소거 상태 tail을 모두 프로그램 디스터브로	리드 디스터브·차지 게인·초기 소거 폭도 같은 모양	스트링 그룹·읽기 횟수·패턴 의존성 분리
상위 상태 하향 이동을 모두 리텐션으로	온도 교차(쓰기·읽기 온도 차)도 같은 방향	읽기 온도 고정 재측정
WL 쌍 fail을 모두 RG 리세스로	컨택 펀치스루면 스테어케이스 위치와 상관	WL 번호 vs 컨택 위치
스트링 fail을 모두 홀 클로킹으로	채널 단절(텍)·플러그·드레인 접속도 스트링 fail	텍 경계 층 특성 동반 여부
PCM WL 저항 정상이면 RG 정상	PCM은 슬릿 인접 구간만 반영할 수 있음	원거리 구간 반영 테스트 패턴
상부 CD 정상이면 홀 정상	하부·중간 CD는 별개	층별 전기 특성 병행
FBC 증가를 셀 불량으로	BL·센싱 회로·페리 전원 노이즈도 FBC 증가	페이지 위치 vs 플레인 전체 비교
베이크 결과를 단일 E_a 로 환산	CTF는 트랩 깊이 분포라 E_a 가 하나가 아님	다중 온도 베이크
배드 블록 증가를 공정 탓으로만	스크리닝 기준 변경·테스트 프로그램 변경도 원인	테스트 조건 이력 확인

[주의]

3D NAND의 "정상 경향"은 DRAM보다 훨씬 크다. 층별 V_t 중심이 수백 mV 차이 나는 것이 정상이고, 텍셀 프로그램 속도가 다른 것도 정상이다. 정상 경향 위에 국소 편차가 없힌 것이 불량이므로, 세대·제품별 기준선 데이터베이스가 없으면 불량 판정 자체가 불가능하다.

5. 공정 변수 ↔ 소자/제품 특성 상관관계

5.1 공정 변수 shift → 특성 → 제품 영향(NAND)

공정 변수 shift	소자 특성 변화	제품 특성	수율/신뢰성
홀 CD +10 nm(전체)	곡률 효과 감소 → 프로그램·소거 느림, 셀 면적 증가	t_{PROG} 증가, V_{pgm} 상향 필요 → 디스터브 ↑	마진 저하, 트림 재설정
홀 하부 CD -10 nm(테이퍼 증가)	하부 셀 빠름·채널 저항 ↑	층별 편차 확대, 스트링 전류 ↓	층별 트림 한계 시 fail
터널 ox +0.3 nm	FN 전류 감소 → P/E 느림, 리텐션 개선	t_{PROG} ↑, V_{pgm} ↑	디스터브 악화 대 리텐션 개선
터널 ox -0.3 nm	P/E 빠름, 리텐션·엔듀런스 악화	초기 마진 좋음, 사이클 후 열화	신뢰성 fail
SiN 트랩층 두께 +1 nm	트랩 총량 ↑ → 윈도우 ↑, 측면 이동 경로 ↑	상위 상태 여유 ↑, 리텐션 이웃 의존 ↑	트레이드오프
SiN N/Si 비 변화	트랩 깊이 분포 변화	고온 리텐션·초기 손실 변화	베이킹 fail
블로킹 Al_2O_3 -0.5 nm	게이트 주입(back tunneling) ↑	소거 포화·프로그램 효율 저하	소거 상태 좁힘 실패
채널 두께 -2 nm	완전 공핍 강화, 결정립 영향 ↑	RTN ↑, 전류 ↓	읽기 간헐 fail
채널 결정립 크기 ↓	경계 트랩 ↑	스트링 전류 σ ↑, RTN ↑	QLC 마진
WL 두께(SiN 층) -2 nm	셀 채널 길이 감소 → 단채널, 서브스레숄드 완만	V_t 산포 ↑, 패스 디스터브 ↑	마진
층간 산화막 -2 nm	WL 간 커플링 ↑, 절연 ↓	이웃 WL 의존 V_t , WL-WL 누설	신뢰성
W 충전 보이드 증가	WL 저항 +30%	페이지 프로그램·읽기 지연, 원거리 스트링 V_t 이동	속도 빈
W 리세스 -3 nm	WL 폭 ↑, 슬릿 인접 W 잔류	WL-WL 브리지 확률 ↑	블록 fail
SSL V_t -0.3 V	오프 누설 ↑	부스팅 저하 → 프로그램 디스터브 ↑	소거 상태 tail
텍 오버레이 +10 nm	플러그 접촉 면적 ↓	스트링 전류 tail, 경계 층 이상	스트링 fail
워페이지 +100 μm	오버레이 잔차 ↑	컨택·텍 정렬 fail	수율

5.2 조건 의존성으로 원인 분류(NAND)

관찰	해석	후보
특정 층(WL 구간) 편차	구조적(홀 프로파일, 층 두께, 텍)	식각, 증착, 정렬
슬릿 거리 의존	RG 공정	습식, Al_2O_3 , W, 리세스
스트링 전체 fail	홀 단위 결함	클로킹, 채널 단절, 플러그
페이지 전체 fail	WL 단위	컨택, W 오픈
인접 WL 쌍 fail	WL-WL 브리지	절연막, 리세스, 편차

관찰	해석	후보
블록 fail	슬릿·소스·선택 Tr	슬릿, CSL, SSL 컷
소거 상태만 tail 상승	디스터브(프로그램·리드)	부스팅, SSL, V _{pass}
상위 상태만 하향 이동	차지 손실(리텐션)	트랩 깊이, 터널 ox
읽기마다 값 변함	RTN	채널 결정립
사이클 수 비례 악화	엔듀런스	터널 ox 품질
온도 조합 의존	온도 교차	읽기 레벨 보상
프로그램 직후 수 분 내 이동	초기 손실(얕은 트랩)	SiN 조성
데이터 패턴 의존 리텐션	측면 이동·WL 커플링	트랩층 연속성, 층간 산화막

[면접]

“3D NAND 불량률 분석할 때 첫 질문은?”에 대해: “fail의 물리 단위가 셀·스트링·WL·블록 중 무엇인가, 그리고 층(WL 번호)·슬릿 거리·텍 중 어떤 위치 의존성이 있는가”라고 답한다. 단위는 결함이 어느 공정 구조에 있는지를, 위치 의존성은 어느 공정 모듈인지를 바로 좁혀 준다.

5.3 공정 원인 카테고리별 물리와 정량 감도

공정 원인	물리 메커니즘	대표 불량	정량 감도(예시)
포토(홀 마스크 CD·LER)	마스크 개구가 홀 상부 CD와 원형도를 결정	상부 CD 산포, 타원 홀(비대칭 전계), 벤딩 시작점	마스크 CD ± 3 nm $\rightarrow$ 상부 CD ± 3 nm $\rightarrow$ SSL·상부 셀 V _t 수십 mV
포토 오버레이(텍·SSL 컷·컨택)	층 간 정렬	텍 플러그 접촉 감소, SSL 게이트 길이 변화, 컨택 미착지	텍 오버레이 10 nm $\rightarrow$ 플러그 접촉 면적 약 15~20% 감소
식각 프로파일(홀)	이온 각도·차장·폴리머	테이퍼·보잉·벤딩·클로킹	상하 CD 차 30 nm $\rightarrow$ 곡률 전계 10~20% 차
식각 프로파일(슬릿·컨택)	HAR 트렌치, 선택비	소스 미접촉, 펀치스루	WL 두께 -3 nm $\rightarrow$ 관통 마진 소진
증착 두께(ONON)	층별 두께 $\rightarrow$ 셀 길이·절연	WL 저항, 단채널, 커플링, 위 페이지	SiN -2 nm $\rightarrow$ WL 저항 +8%, 커플링 $\uparrow$
증착 두께(ONO in hole)	ALD 확산 한계	상하 두께 차 $\rightarrow$ 속도·리텐션 차	터널 ox ± 0.3 nm $\rightarrow$ t _{PROG} 수십 % 변화
증착 조성(SiN 트랩)	N/Si 비, 수소	트랩 깊이·밀도	N 부족 $\rightarrow$ 베이크 손실 1.5~2 배
증착(채널 폴리)	두께·결정화	결정립·RTN·전류	결정립 40% 감소 $\rightarrow$ RTN 발생률 수 배
습식(SiN 제거)	확산 제한 에칭	잔류(원거리), 과도(블로킹 손상)	시간 -10% $\rightarrow$ 슬릿 중앙 잔류 시작
습식(세정·손상 제거)	표면 산화·오염	계면 트랩, 핀홀	Q-time 초과 $\rightarrow$ 초기 fail $\uparrow$
금속(W 충전·리세스)	컨포멀 충전, 에치백	seam·보이드·브리지	리세스 -3 nm $\rightarrow$ WL-WL 누설 블록 수 배
열(결정화·어닐·PUC 열예산)	결정립 성장, 트랩 패시베이션, 페리 확산	RTN, 리텐션, 페리 V _t 이동	어닐 -15°C $\rightarrow$ 결정립 60%
응력(적층·W·본딩)	워페이저·크랙	오버레이·정렬 fail, 셀 V _t 미세 이동	100 μ m 워페이저 $\rightarrow$ 오버레이 잔차 수 nm 증가

5.4 세대 스케일링과 불량 민감도 변화(NAND)

항목	1xx단 → 2xx 3xx단 변화	불량 민감도 변화
스택 높이·AR	6 μm/AR 60 → 15 μm/AR 150(텍 분할)	벤딩·클로킹·테이퍼 제어 난이도 급증, 텍 경계 불량 신규
층 피치	50 nm → 40 nm 이하	WL 저항 ↑, 커플링·WL-WL 누설 ↑, 콘택 펀치 마진 ↓
홀 CD	120 nm → 100 nm 이하	곡률 효과 ↑(속도 ↑), ONO·채널 충전 여유 ↓
비트/셀	TLC → QLC/PLC	σ 허용치 절반 이하, RTN·리텐션 민감도 급증
워페이지	수백 μm 급	오버레이·본딩 정렬 리스크
페리	PUC → 본딩 분리	페리 열 손상 해소 대 본딩 불량 신규
블록 크기	증가	블록 fail 1개당 손실 비트 증가, 배드 블록 무게 ↑
채널 재료	폴리 Si → (연구) 단결정·산화물	RTN 감소 기대 대 새 안정성 불량

[핵심]

NAND 스케일링은 “층수 증가 → 높이 증가 → 식각·응력 문제”와 “층 피치 감소 → WL·절연 박막화 → 저항·누설·커플링 문제”의 두 축이 동시에 진행된다. 텍 분할은 첫 축을, 본딩은 페리 열예산을 우회하지만, 각각 텍 경계 불량과 본딩 불량을 새로 만든다.

6. 트러블슈팅 케이스

6.1 케이스 1: 특정 층 구간 V_t 분포 폭 확대(중간 WL)

- 증상: 신규 식각 챔버 적용 로트에서 TLC P5 P7 상태 폭이 WL 60 75 구간(128단 중)에서만 20% 넓음. 다른 층 정상.
- 1차 데이터: 층별 σ 플롯에서 중간 구간 봉우리. 웨이퍼 에지에서 더 심함. 상부 CD-SEM 정상. 인접 스트링 쌍 fail(twin) 소폭 증가, 같은 구간.
- 가설: (a) 홀 보잉 최대 지점이 이 구간(CD 확대 → 곡률 감소 → 느린 셀 + 홀 간 근접), (b) 이 구간 ONON 층 두께 이상, (c) 텍 경계(2텍이면 64 근처).
- 검증: 단면 SEM에서 WL 65 부근 홀 CD가 상부 대비 +15 nm 보잉. ONON 두께 계측 정상. 텍 경계는 WL 64 이나 fail 구간이 더 넓어 보잉과 부합. 에지 다이에서 보잉 더 큼 → 챔버 반경 불균일.
- 근본 원인: 신규 챔버 측벽 패시베이션 가스 분포가 에지에서 부족해 중간 깊이 측벽 식각 진행.
- 조치: 패시베이션 가스 유량·에지 링 조정, 해당 로트는 WL 구간별 트림으로 마진 회복 후 QLC 대신 TLC 등급 출하.
- 재발 방지: 챔버 승인 항목에 중간 깊이 CD(파괴 단면 샘플) 추가, 층별 σ 모니터를 EDS 자동 알람화.

6.2 케이스 2: 슬릿 원거리 스트링에서 페이지 부분 fail

- 증상: 특정 WL들이 슬릿에서 가장 먼 스트링 열에서만 fail. 해당 WL 저항 PCM +40%.
- 1차 데이터: fail 스트링이 슬릿 중앙(두 슬릿 사이 가운데)에 집중. WL 번호는 랜덤. WL-WL 누설 정상.
- 가설: (a) SiN 잔류(인산 확산 부족)로 원거리 W 미형성, (b) W 충전 seam으로 원거리 오픈, (c) 홀 밀도 높은 구간에서 RG 통로 협소.
- 검증: 단면 TEM에서 슬릿 중앙 부위 W 없음, SiN 잔류 확인. 습식 시간 로그에서 해당 로트 시간 단축(레시피 오류).
- 근본 원인: 인산 습식 레시피 시간 파라미터 오입력.
- 조치: 레시피 잠금, 해당 로트 폐기(리페어 불가: 다수 WL).
- 재발 방지: 레시피 변경 이중 승인, RG 후 WL 저항 인라인 인터록.

6.3 케이스 3: 프로그램 디스터브 급증, 소거 상태 tail

- 증상: 블록 전체 프로그램 후 소거 상태(E) 분포 우측 tail이 R1 레벨을 침범, FBC 증가.
- 1차 데이터: tail 셀은 마지막에 프로그램된 WL 근처가 아니라 블록 전체에 분포하되, 특정 스트링 그룹(SSL 그룹 3)에 편중. 스트링 오프 전류 테스트에서 그 그룹 누설 10배.
- 가설: (a) SSL V_t 저하로 비선택 스트링 부스팅 누설, (b) V_{pass} 과대, (c) GIDL(SSL 측) 증가.
- 검증: SSL V_t 분포에서 그룹 3만 -0.4 V 이동. SSL 컷 식각 후 검사에서 그룹 3 SSL 게이트 폭 감소(오버레이 이탈). V_{pass} 스위프는 그룹 무관 → (b) 배제.
- 근본 원인: SSL 컷 포토 오버레이 이탈로 특정 그룹 SSL 게이트 길이 감소 → V_t 저하 → 부스팅 누설.
- 조치: 오버레이 보정. 해당 로트는 SSL V_t 프로그램(SSL 재조정) 트림으로 그룹 3 V_t를 상향해 출하.
- 재발 방지: SSL V_t 그룹별 분포를 EDS 필수 항목으로, 오버레이 스펙 강화.

6.4 케이스 4: 고온 베이킹 후 상위 상태 하향 이동(리텐션)

- 증상: 125°C 10시간 베이킹 후 P7 상태 V_t가 평균 -350 mV 이동(기준 -200 mV), 일부 다이 UECC.
- 1차 데이터: 이동량이 층 무관, 로트 단위, 초기(수 분) 손실도 함께 증가. SiN 증착 장비 특정 챔버 이력 일치.
- 가설: (a) SiN 조성 변화(N 부족 → 얇은 트랩 비율 ↑), (b) 터널 ox 얇음, (c) 블로킹 손상.
- 검증: 테스트 소자 C-V와 XPS 모니터 웨이퍼에서 N/Si 비 저하. 터널 ox 두께 정상. 베이킹 온도별 이동량에서 E_a 저하(얇은 트랩).
- 근본 원인: SiN ALD 질소 소스(NH₃) 유량 저하(MFC 드리프트).
- 조치: MFC 교정, 해당 로트는 읽기 레벨 하향 보정 트림 + 리텐션 등급 하향 출하(소비자용).
- 재발 방지: NH₃ MFC FDC, 조성 모니터 웨이퍼 주기 단축.

6.5 케이스 5: RTN성 간헐 읽기 fail 증가(QLC)

- 증상: QLC 제품에서 같은 페이지를 반복 읽을 때 FBC가 읽기마다 ±30% 요동, 특정 다이 편중.
- 1차 데이터: 요동 셀은 위치 랜덤, 하부 WL 약간 편중. 반복 읽기에서 V_t가 40 60 mV 두 준위 전환. 저온 (-10°C)에서 스트링 전류 급감.
- 가설: (a) 채널 결정립 경계 트랩(RTN), (b) 터널 ox 계면 트랩, (c) 읽기 노이즈(회로).
- 검증: 회로 노이즈는 다이 무관 → 배제. 결정화 어닐 로그에서 해당 다이 로트 어닐 온도 -15°C. TEM 결정립 크기 정상 대비 60%.
- 근본 원인: 결정화 어닐 온도 저하로 소결정립 → 경계 트랩 밀도 ↑.
- 조치: 어닐 조건 복구. 해당 로트는 다중 읽기(read retry) 강화 트림과 TLC 모드 전환으로 출하.
- 재발 방지: 어닐 온도 FDC, RTN 스크리닝(반복 읽기 3회) 샘플링.

6.6 케이스 6: 인접 WL 쌍 fail, WL-WL 누설

- 증상: 특정 로트에서 WL n과 WL n+1이 함께 fail하는 블록 증가. WL-WL 누설 수 μ A.
- 1차 데이터: fail 쌍의 WL 번호가 스테어케이스 컨택 위치 근처(특정 계단 그룹)와 상관. 슬릿 인접 스트링 편중 없음 → RG 리세스 아님.
- 가설: (a) WL 컨택 펀치스루(위 WL 관통해 아래 WL 접촉), (b) 층간 산화막 핀홀, (c) W 리세스 부족.
- 검증: 컨택 위치 단면 FIB에서 컨택 바닥이 WL n을 관통해 n+1 상단에 접촉. 해당 계단 WL 두께 -3 nm(ONON 증착 산포)로 관통 마진 감소.
- 근본 원인: 컨택 식각 선택비 한계 + 얇은 WL 조합.
- 조치: 컨택 식각 종점 강화-에치 스톱 도입, 해당 로트 배드 블록 마킹 후 스펙 이내 다이만 출하.
- 재발 방지: WL 두께 하한 강화, WL-WL 누설 테스트를 전 블록으로 확대.

6.7 케이스 7: 텍 경계 층 스트링 전류 tail(2덱)

- 증상: 상부 텍 첫 WL과 하부 텍 마지막 WL 셀의 읽기 마진 저하. 스트링 전류 분포 tail 확대.
- 1차 데이터: tail 스트링이 웨이퍼 특정 방향(오버레이 벡터 방향)으로 편향. 상·하 텍 홀 오버레이 계측 +12 nm 잔차.

- 가설: (a) 텍 플러그 접촉 면적 감소, (b) 플러그 계면 산화, (c) 경계 층 ONO 두께 이상.
- 검증: 오버레이 잔차 큰 다이에서 tail 심함 → (a). 단면에서 상부 홀이 플러그 에지에 걸침.
- 근본 원인: 워페이지 증가로 하부 텍 후 오버레이 보정 모델 부적합.
- 조치: 고차 오버레이 보정 모델 적용, 플러그 CD 확대 설계 검토.
- 재발 방지: 워페이지-오버레이 연동 관리, 텍 경계 층 전류 모니터.

6.8 케이스 8: 웨이퍼 에지 링 스트링 fail 급증

- 증상: 특정 기간 로트에서 스트링 fail(전 WL 오픈)이 에지 20 mm 링에 집중, 다이당 열 리페어 예산 초과로 에지 다이 수율 급락.
- 1차 데이터: e-beam VC 인라인 검사(홀 형성 후)에서 같은 링 위치 “어두운 홀” 밀도 10배. 상부 CD-SEM은 에지에서 -5 nm. 식각 챔버 2대 중 1대 로트에 편중.
- 가설: (a) 에지 식각률 저하로 하부 미개구(클로징), (b) 에지 홀 벤딩으로 하부가 이웃과 접촉, (c) 채널 증착 에지 불균일.
- 검증: 단면에서 에지 홀 하부 300 nm가 미개구(바닥 잔류) → (a). 챔버 에지 링(포커스 링) 마모로 에지 플라즈마 시스 왜곡, 이온 각도 변화 → 에지 식각률 저하 확인.
- 근본 원인: 포커스 링 수명 관리 미흡.
- 조치: 포커스 링 교체 주기 단축, 해당 로트 에지 다이 폐기.
- 재발 방지: e-beam VC 에지 어두운 홀 밀도를 로트 홀드 인터록으로, 포커스 링 사용 시간 FDC 연동.

[아이디어]

텍 정렬 불량은 오버레이 계측만으로는 “전기적 영향”이 나오지 않는다. 개선 아이디어: 텍 경계 층 스트링 전류를 오버레이 벡터 방향과 크기에 회귀시킨 모델을 만들어, 오버레이 계측값만으로 EDS 전에 tail 비율을 예측하고 트림 등급을 사전 배정한다. [아이디어] 홀 하부 CD를 비파괴로 알 수 없는 문제에 대해: 하부 WL 몇 개를 “계측용 WL”로 지정해 프로그램 속도(ISPP 도달 스텝)를 웨이퍼 전면에서 측정하고, 이를 파괴 단면 데이터와 한 번 교정해 두면 이후 로트는 전기 데이터만으로 하부 CD 맵을 추정할 수 있다. 식각 챔버 간 매칭 지표로 쓸 수 있다.

7. 응용·심화(최신 이슈)

7.1 300단 이상: 식각과 워페이지의 벽

- 300단이면 스택 높이 대략 15 μm 이상, 홀 CD 100 nm 근처에서 AR 150에 달한다. 단일 식각은 불가능해 3 텍 이상으로 나누거나, 극저온 식각(cryogenic etch)으로 식각률·선택비를 높이는 방향이 알려져 있다.
- 불량 관점: 텍 수가 늘수록 텍 경계 불량(정렬·플러그)이 비례해 늘고, 텍별 산포가 트림 복잡도를 높인다. 워페이지는 층수에 비례해 커져 오버레이·본딩 정렬을 위협한다.
- 층 두께 축소: 층 피치를 줄여 높이를 억제하면 WL 두께 감소(저항 $\uparrow$, 단채널)와 층간 산화막 감소(커플링·누설 $\uparrow$)가 동시에 온다. 4.4.4.7절 불량이 모두 민감해진다.

7.2 본딩 구조(CBA/웨이퍼 본딩)와 새 불량

- 셀 어레이 웨이퍼와 페리 웨이퍼를 따로 만들어 하이브리드 본딩으로 합치면 페리 열 손상이 사라지고 페리 성능을 올릴 수 있다. 대신 본딩 정렬(수백 nm 수준), 본딩 보이드, Cu 패드 접합 불량, 본딩 후 응력이 새 불량 항목이다.
- PE 관점: 본딩 전 두 웨이퍼 각각의 KGD 판정이 어렵다(어레이만으로는 기능 테스트 불가). 어레이 웨이퍼 DC 테스트(WL 누설, 스트링 오프)와 페리 웨이퍼 기능 테스트를 각각 강화하고, 본딩 후 fail을 두 웨이퍼 이력으로 분리 귀속하는 데이터 체계가 필요하다.

7.3 QLC·PLC와 읽기 알고리즘

- PLC(5비트, 32상태)는 상태 간격이 약 0.25 V로 σ 0.04 V 이하가 필요하다. 공정만으로는 어렵고, 소프트 디코딩(여러 읽기 레벨로 신뢰도 정보 생성), 상태별 적응 읽기 레벨, 온도·사이클-리텐션 이력 기반 보정이 필요하다.
- PE는 이 알고리즘의 입력이 되는 “분포 이동 모델”(온도·시간·사이클에 따른 각 상태 중심과 σ)을 실측으로 만들고 트림에 반영한다.

7.4 채널 재료와 RTN 대책

- 폴리 Si 채널의 결정립 경계 트랩이 RTN과 전류 산포의 근원이다. 대안으로 단결정화(에피 성장), 산화물 반도체(IGZO 등) 채널이 연구된다. 산화물 채널은 결정립 문제는 없지만 이동도·안정성(수소 민감) 불량이 새로 생긴다.
- 현행 대책: 채널 박막화(8 nm 이하)로 결정립 경계가 채널을 가로지르는 확률 조정, MILC(금속 유도 측면 결정화) 등 대결정립화, 다중 읽기·평균화.

7.5 리드 디스터브와 데이터 관리 연동

- 리드 디스터브는 읽기 횟수에 누적된다. 컨트롤러는 블록별 읽기 카운트를 관리해 임계(예: 수십만 회) 도달 시 데이터를 이동(리프레시)한다. PE는 이 임계를 정하기 위해 읽기 횟수 vs FBC 곡선을 온도·사이클 조건별로 측정한다.
- 공정 개선(V_{pass} 저감이 가능한 셀 특성)과 알고리즘(임계 설정)의 트레이드오프를 정량화하는 것이 PE의 역할이다.

7.6 인라인 e-beam 검사와 홀 결함 조기 검출

- 채널 홀 형성 후 e-beam 전압 콘트라스트 검사로 미개구·채널 단절 홀을 EDS보다 수 주 앞서 잡을 수 있다. 수억 개 홀을 모두 볼 수 없어 샘플링과 다이 내 대표 영역 선정이 관건이다.
- PE는 e-beam 결함 밀도와 EDS 스트링 fail 밀도의 kill ratio를 계속 교정해, 인라인 판정만으로 로트 홀드 여부를 정할 수 있게 한다.

7.7 온도 교차와 자동차·산업용 요구

- 자동차용은 -40 105°C에서 프로그램·읽기 조합이 모두 나온다. 저온 프로그램·고온 읽기 조합에서 V_t 가 수백 mV 이동할 수 있어, 온도 센서 기반 읽기 레벨 보정 테이블이 필수이며 PE가 이 테이블을 실측으로 채운다.
- 산업용 리텐션 요구(예: 10년 55°C)를 가속 시험(125°C 베이크)으로 환산하려면 E_a 가 필요하고, CTF의 E_a 는 트랩 깊이 분포에 따라 달라 단일 값이 아니다. 여러 온도 베이크로 E_a 분포를 구하는 것이 정석이다.

[심화]

아레니우스 가속 계수 예시: E_a 1.1 eV(공개 문헌에서 흔히 쓰는 값)이면 125°C 대비 55°C 가속 계수는 $\exp[E_a/k \times (1/328 - 1/398)] \approx \exp(1.1/8.617 \times 10^{-5} \times 5.36 \times 10^{-4}) \approx \exp(6.85) \approx 940$ 배. 10년(87,600 시간)은 125°C 약 93시간에 해당한다. E_a 가 0.9 eV로 낮아지면 계수는 약 270배로 줄어 같은 베이크 시간이 보증하는 수명이 1/3이 된다. E_a 추정 오차가 수명 판정에 직결되는 이유다.

7.8 WL 저항·용량과 고속 동작

- 층 피치가 줄어 WL 두께가 25 nm 이하가 되면 W 저항이 급증하고, 블록이 커져 WL 길이도 늘어 WL RC가 프로그램 펄스 상승 시간과 읽기 시간을 제약한다. WL 원거리 셀은 근거리보다 전압이 늦게 도달해 실질 펄스 폭이 짧아지고, 이는 스트링 위치 의존 V_t 편차로 나타난다.
- 대책: 저저항 금속(Mo 등) 검토, WL 두께 대 산화막 두께 비율 최적화, 펄스 파형 보정. PE는 슬릿 거리(WL 상 위치)별 V_t 편차를 측정해 RC 영향과 RG 공정 영향을 분리해야 한다(둘 다 슬릿 거리 의존이라 혼동 가능).

7.9 불량 데이터 파이프라인과 기준선 관리

- NAND EDS는 다이당 수십억 셀의 V_t 통계를 만든다. 원 데이터를 모두 저장할 수 없어 층별·덱별·스트링 그룹별 요약 통계(중심, σ , tail 비율, FBC 분포)를 정의하고 기준선과의 편차를 자동 판정하는 체계가 필요하다.
- 기준선은 세대·제품·트림 버전마다 다르다. 트림이 바뀌면 기준선도 바뀌므로 “트림 버전 태깅” 없는 시계열 비교는 오판을 낳는다.

[아이디어]

층별 σ 확대와 슬릿 거리 의존 fail은 각각 식각과 RG를 지목하지만, 두 공정이 동시에 흔들리면 신호가 섞인다. 개선 아이디어: 2차원(층 × 슬릿 거리) fail 맵을 표준 출력으로 만들고, 식각 이상은 “층 방향 띠”, RG 이상은 “슬릿 거리 방향 기울기”로 나타나는 것을 이용해 두 성분을 행렬 분해(예: 낮은 랭크 근사)로 분리한다.

8. 셀프 체크 질문

8.1 개념

1. 3D NAND에서 홀 CD 산포가 V_t 산포로 이어지는 물리적 이유는.
 - 답: 결론: GAA 원통 구조의 곡률 효과 때문이다. 근거: 게이트가 바깥, 채널이 안쪽인 원통 커패시터에서는 반경이 작은 채널 쪽 전계가 강해지므로, 홀 CD가 작을수록 같은 V_{pgm} 에서 터널링이 빨라 V_t 가 높게 프로그램된다. 예시: 상부 120 nm, 하부 90 nm 테이퍼 홀에서 하부 셀 전계가 10~20% 강해 ISPP 도달 스텝이 앞당겨지고, 층별 트림으로 보정하되 국소 CD 편차는 그대로 σ 증가로 남는다.
1. 프로그램 디스터브·패스 디스터브·리드 디스터브를 구분해 설명하라.
 - 답: 결론: 세 디스터브는 “누가 스트레스를 받는가”로 구분한다. 근거: 프로그램 디스터브는 같은 WL의 비선택 스트링 셀이 부스팅 부족으로 V_{pgm} 일부를 받는 것, 패스 디스터브는 선택 스트링의 비선택 WL 셀이 V_{pass} (8~10 V)로 약하게 프로그램되는 것, 리드 디스터브는 반복 읽기 시 비선택 WL의 V_{pass} (6~8 V)가 누적되는 것이다. 예시: 셋 모두 소거 상태 우측 tail 상승으로 보이지만, 프로그램 디스터브는 스트링 그룹 의존, 리드 디스터브는 읽기 횟수 의존으로 나뉜다.
1. CTF에서 리텐션 손실이 일어나는 경로 세 가지는.
 - 답: 결론: 트랩 전하의 열 탈출(터널·블로킹 쪽), 측면 이동, 초기 얇은 트랩 손실이다. 근거: SiN 트랩 깊이 분포 중 얇은 트랩은 프로그램 직후 수 분 내에 비워지고, 깊은 트랩도 고온에서 시간과 함께 탈출하며, WL 간 연속된 SiN을 따라 이웃 셀로 전하가 퍼진다. 예시: 125°C 10시간 베이킹에서 P7 상태가 200 mV 내려가는 것이 기준이라면, SiN 질소 부족으로 얇은 트랩이 늘면 350 mV로 악화되고 E_a 가 낮아진다.
1. 스트링 fail, 페이지 fail, 블록 fail은 각각 어떤 공정 구조를 지목하는가.
 - 답: 결론: 스트링은 채널 홀, 페이지(WL)는 리플레이스먼트 게이트·WL 컨택, 블록은 슬릿·소스·선택 트랜지스터를 지목한다. 근거: 3D NAND는 홀 하나가 스트링, W 플레이트 하나가 WL, 슬릿 사이가 블록이라는 물리 단위로 만들어지기 때문이다. 예시: 스트링 fail이 슬릿 중앙에 몰리면 RG 습식 부족, 인접 WL 쌍 fail이면 WL-WL 브리지, 블록 소거 불가면 소스 컨택이나 GSL을 먼저 본다.
1. 2D FG와 3D CTF의 대표 불량 차이를 두 가지씩 말하라.
 - 답: 결론: FG는 셀 간 용량 결합과 적은 전자 수, CTF는 홀 CD 곡률 산포와 폴리 채널 RTN이 대표 불량이다. 근거: FG는 도체라 이웃 FG 전위에 결합해 V_t 가 수백 mV 이동하고 1x nm에서 상태당 전자 수십 개라 손실 하나가 크다. CTF는 절연체라 결합은 없지만 홀 형상과 결정립이 셀마다 달라 위치 의존 산포와 잡음이 생긴다. 예시: 그래서 FG 시대의 핵심 대책은 프로그램 순서·에어갭이었고, CTF의 핵심은 층별 트림과 결정립 관리다.

8.2 응용

1. 소거 상태 tail이 특정 SSL 그룹에서만 상승한다. 원인과 검증은.

- 답: 결론: 그 그룹의 SSL 오프 누설로 부스팅이 무너져 프로그램 디스터브가 커진 것이다. 근거: 비선택 스트링 채널 부스팅은 SSL이 완전히 꺼져야 유지되며, SSL V_t가 0.3 0.4 V만 낮아도 누설이 10배 늘어 부스팅 전위가 수 V 떨어진다. 예시: 스트링 오프 전류와 SSL V_t를 그룹별로 비교해 해당 그룹만 이상이면 SSL 컷 오버레이나 SSL 게이트 길이를 확인하고, 단기적으로는 SSL V_t 프로그램 트림으로 상향한다.
- 1. WL 저항 PCM이 40% 높고 슬릿 중앙 스트링에서 페이지 부분 fail이 난다. 무엇인가.
 - 답: 결론: RG 공정에서 슬릿 원거리까지 W가 형성되지 않은 것으로, SiN 잔류 또는 W seam이 후보다. 근거: 인산 습식·Al₂O₃·W 증착·리세스는 모두 슬릿에서 안쪽으로 진행하므로 부족하면 슬릿 중앙이 먼저 영향을 받는다. 예시: 단면 TEM에서 W 대신 SiN이 남아 있으면 습식 시간·온도 로그를, W가 있는데 끊겼으면 충전 조건을 조사하고, 다수 WL이면 리페어 불가라 로트 처리 판단을 한다.
- 1. 층별 σ 플롯에서 중간 WL 구간만 넓다. 후보와 구분 방법은.
 - 답: 결론: 홀 보잉 최대 지점, 텍 경계, 해당 층 두께 이상이 후보다. 근거: 보잉은 CD가 커져 프로그램이 느리고 홀 간 근접으로 twin 스트링이 동반되며, 텍 경계는 정확히 경계 WL에 국한되고 스트링 전류 tail을 동반하며, 층 두께 이상은 단일 WL에 국한된다. 예시: 구간이 10개 WL 이상으로 넓고 twin이 있으면 보잉으로 보고 단면 CD 프로파일을 확인해 측벽 패시베이션 조건을 조정한다.
- 1. 반복 읽기에서 FBC가 요동친다. 어떻게 접근하는가.
 - 답: 결론: RTN을 의심하고 셀 단위 V_t 시간 변동을 확인한다. 근거: RTN은 채널 결정립 경계·계면 단일 트랩의 전자 포획·방출로 V_t가 수십 mV 두 준위를 전환하므로 읽기마다 결과가 바뀐다. 예시: 반복 읽기 10회에서 전환 셀 비율이 로트별로 다르고 결정화 어닐 온도와 상관이면 어닐을 복구하고, 출하 제품은 다중 읽기·소프트 디코딩 트림을 강화하며 QLC 마진이 부족하면 TLC 모드로 등급을 낮춘다.
- 1. 고온 베이킹 후 상위 상태만 크게 내려온다. 공정 원인 후보와 조치는.
 - 답: 결론: SiN 트랩 깊이 분포가 얕아졌거나 터널·블로킹 두께가 얇아진 것이다. 근거: 차지 손실은 저장 전하가 많은 상위 상태에서 크고, 얕은 트랩은 낮은 활성화 에너지로 빠르게 비워진다. 예시: 베이킹 온도별 이동량으로 E_a를 구해 낮아졌으면 SiN 조성(N/Si), 정상인데 이동량만 크면 두께를 의심하고, 해당 로트는 읽기 레벨 하향 트림과 리텐션 등급 조정으로 출하 가능성을 판단한다.

8.3 심화

- 1. QLC에서 σ 목표를 숫자로 정하고 공정 산포 허용치를 역산하라.
 - 답: 결론: 상태 간격 0.5 V에서 겹침을 TLC 수준으로 맞추려면 σ 약 0.08 V 이하가 필요하다. 근거: TLC는 간격 1 V, σ 0.15 V로 약 $\pm 3.3\sigma$ 여유가 있고, QLC에서 같은 여유면 $\sigma = 0.5/6.6 \approx 0.076$ V다. 예시: 홀 CD 1 nm가 V_t 약 20 30 mV에 해당한다고 보면 CD 3 σ 허용은 수 nm 수준으로, 상·중·하 프로파일 차는 층별 트림으로 빼고 국소 산포만 이 예산 안에 넣어야 하므로 식각 LER·챔버 매칭이 QLC 수율의 핵심이 된다.
- 1. RG 공정 불량이 “슬릿 거리 의존성”으로 나타나는 이유와 이를 이용한 스크리닝을 설계하라.
 - 답: 결론: 인산 습식, Al₂O₃ ALD, W 충전, W 리세스가 모두 슬릿을 통로로 진행해 원거리에서 부족해지기 때문이다. 근거: 확산 제한 공정은 거리에 따라 성능이 단조 감소하므로 두 슬릿 사이 중앙 스트링이 항상 가장 취약하다. 예시: EDS에서 스트링을 슬릿 거리별로 그룹화해 WL 저항 유효값(페이지 프로그램 지연)과 fail율을 거리별로 플롯하고, 중앙 그룹과 에지 그룹 차이가 임계를 넘는 로트를 RG 이상으로 홀드하는 규칙을 둔다.
- 1. 300단 이상에서 텍 수가 늘 때 PE가 미리 준비할 데이터 체계는.
 - 답: 결론: 텍별·텍 경계별 분포 통계와 오버레이-전기 특성 회귀 모델이다. 근거: 텍마다 홀 식각이 별도라 CD·프로파일이 다르고, 경계마다 플러그 정렬 불량이 스트링 전류 tail을 만든다. 예시: WL을 텍·경계·일반으로 태깅해 σ ·중심·전류를 자동 집계하고, 오버레이 벡터와 경계 층 tail의 회귀로 인라인 계측만으로 EDS 결과를 예측해 트림·등급을 사전 배정하며, 텍별 트림 테이블을 설계 단계에서 확보한다.
- 1. 본딩 구조 NAND에서 불량 귀속(어레이 vs 페리) 문제를 어떻게 풀겠는가.
 - 답: 결론: 본딩 전 각 웨이퍼의 독립 테스트를 강화하고, 본딩 후 fail을 두 이력에 확률적으로 귀속하는 체계를 만든다. 근거: 어레이 웨이퍼는 페리 없이는 기능 테스트가 안 되므로 DC(WL 누설, 스트링 오프, 저항)만 가능하고, 페리는 별도 기능 테스트가 가능하다. 예시: 본딩 후 블록 fail은 어레이 DC 이상 다이와, 다이 kill·펄프 이상은 페리 fail과, 패드 그룹 fail은 본딩 정렬·IR 검사와 매칭해 귀속하고, 본딩 후 신규 fail 밀도를 본딩 공정 KPI로 관리한다.
- 1. 프로그램 디스터브와 패스 디스터브는 V_{pass}에 대해 반대 방향으로 움직인다. 최적화 논리를 설명하라.

- 답: 결론: V_{pass} 를 올리면 부스팅이 좋아져 프로그램 디스터브는 줄지만 패스 디스터브는 늘어 최적점이 존재한다. 근거: 비선택 스트링 부스팅 전위는 V_{pass} 에 비례하고, 선택 스트링 비선택 셀의 스트레스 전계도 V_{pass} 에 비례한다. 예시: V_{pass} 를 7 10 V로 스위칭하며 소거 상태 tail(두 디스터브 합)을 측정하면 U자 곡선이 나오고, SSL 누설이 큰 로트는 최적점이 높은 쪽으로 이동하므로 로트별 트림이 아니라 SSL 공정 개선이 근본 대책이다.
- 1. 리드 디스터브 임계 읽기 횟수를 정하는 실험 설계는.
 - 답: 결론: 온도·사이클·리텐션 조건 조합에서 읽기 횟수 vs FBC 곡선을 측정해 ECC 여유의 일정 비율에 도달하는 횟수를 임계로 정한다. 근거: 리드 디스터브는 V_{pass} 누적 스트레스라 횟수에 단조 증가하고, 사이클을 많이 겪은 블록과 고온에서 더 빠르다. 예시: 3,000회 사이클 블록을 85°C에서 읽기 10만·30만·100만 회 후 FBC를 재고 정정 한계의 50% 도달 횟수를 임계로 하며, 컨트롤러는 그 전에 데이터를 이동한다.
- 1. 홀 하부 CD를 비파괴로 관리할 방법을 제안하라.
 - 답: 결론: 하부 WL 프로그램 속도를 전기적 CD 지표로 쓰고 단면 데이터로 한 번 교정한다. 근거: 곡률 효과로 하부 CD가 작으면 ISPP 도달 스텝이 앞당겨지므로, 스텝 수가 CD의 단조 함수다. 예시: 하부 8개 WL의 평균 도달 스텝을 다이별로 집계해 파괴 단면 CD와 회귀식을 만들고, 이후 로트는 EDS 데이터만으로 하부 CD 맵을 추정해 식각 챔버 매칭과 반경 균일도를 관리한다.
- 1. 엔듀런스 열화가 리텐션을 악화시키는 연쇄를 설명하고 PE의 관리 지표를 제시하라.
 - 답: 결론: P/E 반복이 터널 산화막에 트랩을 만들고 이 트랩이 전하 탈출 경로(SILC성)와 소거 지연을 만들어 리텐션과 분포 폭을 동시에 나쁘게 한다. 근거: 사이클 후 소거 시간 증가, 소거 상태 폭 증가, 베이크 후 손실 증가가 함께 나타난다. 예시: 관리 지표는 사이클 수별 소거 펄스 수, 베이크 후 상태별 이동량, FBC 분포 99.99% 값이며, 이들이 스펙에 닿는 사이클 수가 제품 엔듀런스 등급을 정한다.
- 1. 3D NAND 소거가 GIDL에 의존하는 이유와 그로 인한 불량을 설명하라.
 - 답: 결론: 3D NAND 채널은 기판과 분리된 폴리 실린더라 기판 전압으로 소거할 수 없어, GSL(또는 SSL) 접합의 GIDL로 정공을 만들어 채널 전위를 올린다. 근거: GIDL 효율은 선택 트랜지스터 게이트-접합 겹침, 접합 농도, 홀 하부 CD에 좌우되므로 공정 산포가 곧 소거 속도·소거 상태 분포 산포가 된다. 예시: 소스 접합 도핑이 낮은 로트는 소거 펄스 수가 늘고 소거 상태가 넓어져 R1 마진이 줄며, 반대로 GIDL이 과하면 GSL 인접 셀에 핫캐리어 디스터브가 늘어난다.
- 1. 배드 블록 허용 개수와 공정 결함 밀도의 관계를 수율 관점에서 설명하라.
 - 답: 결론: 블록 단위 결함(슬릿·소스·선택 Tr·WL 브리지)은 리페어 대상이 아니라 배드 블록으로 마킹되므로, 블록 결함 밀도가 출하 허용 개수를 넘는 다이 비율이 곧 수율 손실이다. 근거: 다이당 블록 수 수천 개에 허용 배드 블록이 수십 개 수준이면, 블록 결함이 포아송 평균 허용치의 절반을 넘기 시작하면 초과 다이가 급증한다. 예시: WL-WL 브리지 블록이 다이당 평균 20개에서 40개로 늘면 허용 60개 기준에서 초과 다이가 수 %에서 수십 %로 뛰므로, 배드 블록 원인별 밀도를 SPC로 관리한다.
- 1. 스트링 전류 부족이 왜 “하위 상태 오판독”으로 나타나는지 센싱 산수로 설명하라.
 - 답: 결론: 커진 셀이라도 스트링 전류가 센싱 임계 아래면 페이지 버퍼가 “꺼짐”으로 판정해 V_t 가 실제보다 높게 읽히기 때문이다. 근거: BL 용량 2 pF, 판정 100 mV, 센싱 2 μ s면 필요한 전류는 100 nA이고, 채널 고저항으로 I_{cell} 이 80 nA가 되면 커진 셀도 방전이 부족하다. 예시: 이 현상은 소거·하위 상태 셀이 상위 상태로 보이는 방향이라 V_t 분포 우측 tail처럼 보이지만, 센싱 시간을 늘리면 사라진다는 점으로 진짜 V_t 이동과 구분한다.
- 1. 슬릿 거리 의존 V_t 편차가 RG 공정 문제인지 WL RC 문제인지 어떻게 나누는가.
 - 답: 결론: 프로그램 펄스 폭을 늘려 편차가 줄면 RC, 변하지 않으면 RG(W 형상· Al_2O_3 두께) 문제다. 근거: RC 문제는 원거리 WL 전압 도달 지연이라 시간을 주면 해소되지만, RG 공정 산포는 셀 자체의 게이트 스택·형상 차이로 시간과 무관하다. 예시: 펄스 폭 2배에서 편차가 절반 이하로 줄면 WL 저항(W 두께·보이드)을, 그대로면 슬릿 원거리 Al_2O_3 박막이나 W 리세스 형상을 단면으로 확인한다.

9. 한 페이지 요약

축	핵심
불량의 본질	V_t 분포의 이동·확대가 읽기 레벨을 넘는 것. 원인이 공정·동작·시간·사용 어디든 결과는 같은 형태
마진 숫자	TLC 간격 약 1 V- σ 0.15 V, QLC 간격 약 0.5 V- σ 0.08 V 이하 필요. ECC 정정 한계 페이지당 1 2%
물리 단위	셀(트랩·RTN) → 스트링(홀) → WL(RG·컨택) → 블록(슬릿·소스·SSL) → 다이(페리·본딩)
위치 시그니처	층별(홀 프로파일·층 두께·덱), 슬릿 거리(RG), 스트링 그룹(SSL), 반경(챔버)
홀 5대 불량	CD 산포, 테이퍼·보잉, 벤딩·트위스트, 클로킹, 합쳐짐
ONO 4대 불량	두께 불균일, 핀홀, 트랩 밀도·깊이, 측면 이동
채널 3대 불량	결정립(RTN·전류 산포), 단절(덱·바닥), 고저항
RG 4대 불량	SiN 잔류, W seam·보이드, 리세스 부족(브리지)·과다, Al ₂ O ₃ 원거리 박막
컨택·슬릿	스테어케이스 펀치스루·오픈·미스얼라인, 슬릿 미개구·충전 결함, 소스 저항
동작 불량	프로그램·패스·리드 디스터브(소거 상태 우측 tail), 핫캐리어(에지 WL)
시간·사용 불량	차지 손실(상위 상태 하향), 초기 손실, 엔듀런스(터널 ox 트랩), RTN, WL TDDb, 온도 교차
FG vs CTF	FG: 용량 결합·적은 전자. CTF: 곡률 산포·폴리 채널 RTN·측면 이동
QLC	간격 절반 → σ 절반 → 공정 산포 허용치 절반, 읽기 15레벨, ISPP 미세화, ECC 강화
대책 4단	공정 레시피 → 트림(층별·덱별·SSL) → 스크리닝·배드 블록 → ECC·읽기 알고리즘·컨트롤러
최신	300단·극저온 식각·다중 덱, 본딩 구조 귀속 문제, PLC 소프트 디코딩, 산화물 채널

[면접]

“NAND PE가 하는 일을 한 문장으로”: “수백 단을 관통한 홀·위드라인·블록 구조의 공정 산포와 디스터브·리텐션·엔듀런스 같은 동작 열화가 V_t 분포를 어떻게 흔드는지 층별·위치별 통계로 읽어내고, 공정 피드백과 트림·스크리닝·ECC 설계로 그 분포를 ECC 한계 안에 묶어 두는 일”이라고 답한다.

15. 열관리: 현대 메모리에서 가장 중요한 제약

1. 한눈에 보기

1.1 왜 PE에게 중요한가

- 메모리 제품의 거의 모든 신뢰성 파라미터가 온도의 지수 함수다. 접합 누설은 10°C당 약 2배, DRAM 리텐션은 10°C당 대략 절반, NAND 데이터 리텐션은 아레니우스(Arrhenius) E_a 약 1.1 eV로 가속된다. 온도를 모르면 스펙 마진을 말할 수 없다.
- HBM은 다이 12 16장을 11×10 mm 안에 쌓아 20 30 W를 쓴다. 다이 사이에 열전도율 0.3 W/m·K 수준의 수지가 12층 끼어 있다. 열이 나갈 길이 없다. 이 구조에서는 "성능 = 얼마나 열을 빼낼 수 있는가"가 된다.
- 온도가 오르면 누설이 늘고, 누설이 늘면 리프레시를 더 자주 해야 하며, 그러면 전력이 늘어 더 뜨거워진다. 이 양의 피드백(열폭주)을 컨트롤러가 스로틀링으로 끊는다. 즉 열은 수율 항목이 아니라 대역폭 항목이다.
- 패키지 열저항, TIM 보이드, 언더필 열전도, 워페이스지에 의한 접촉 불량은 모두 조립 변수인데, 결과는 리텐션 fail-에러율·성능 저하라는 제품 특성으로 나타난다. 12장 패키징과 01장 소자 물리를 잇는 장이다.
- AI/SK/면접에서 "HBM의 가장 큰 기술 난제는", "DRAM은 왜 고온에서 리프레시를 더 하나", "NAND 리텐션과 온도"는 자주 나오는 문항이다.

1.2 핵심 키워드

용어	한 줄 정의
열전도율 k (W/m·K)	단위 온도 기울기에서 단위 면적을 통과하는 열유속. Si 약 150, Cu 400, 수지 0.2 3
열저항 θ (°C/W)	열 1 W가 흐를 때 생기는 온도 차. $\theta = L/(k \cdot A)$. 전기 저항과 동형
θ_{JA} , θ_{JC} , θ_{JB}	접합-주위, 접합-케이스(상면), 접합-보드 열저항. JEDEC JESD51 정의
Ψ_{JT} (psi-JT)	접합-패키지 상면 특성 파라미터. 열이 여러 경로로 나갈 때 상면 온도로 T_j 추정용
접합 온도 T_j	다이 내부 트랜지스터 온도. 스펙의 기준. 센서는 T_j 에 가장 가깝다
전력밀도(W/cm²)	단위 면적 발열. HBM 스택 약 20 30 W/cm², GPU 50 100 W/cm² 이상
핫스팟(hotspot)	다이 내 국부 고온 영역. 평균보다 10 30°C 높을 수 있음
TIM(Thermal Interface Material)	다이-리드, 리드-히트싱크 사이 접촉재. 폴리머 k 3 8, 액체금속 20 80
자기가열(self-heating)	전류가 흐르는 소자 자체가 발열. 채널·배선 주열
tREFI	리프레시 명령 간격. DDR4 7.8 μ s(85°C 이하), 85°C 초과 시 절반
온도 가드밴드	센서 오차·핫스팟·지연을 감안해 스펙 온도에서 뺀 여유
스로틀링(throttling)	온도 한계 접근 시 컨트롤러가 대역폭/명령 빈도를 낮추는 동작
열폭주(thermal runaway)	온도 $\uparrow$ → 누설 $\uparrow$ → 전력 $\uparrow$ → 온도 $\uparrow$ 양의 피드백
교차 온도(cross-temperature)	NAND를 고온에서 쓰고 저온에서 읽을 때(또는 반대) 생기는 V_t 이동
TTV(Total Thickness Variation)	얇게 연삭한 웨이퍼/다이의 두께 편차. 접촉 열저항과 BLT 산포 원인
열 시험차량(thermal test vehicle)	히터와 센서만 넣은 더미 다이/스택. 패키지 열저항 측정용

2. 기초

2.1 왜 지금 열인가

2000s	DDR	1~2 W/die, planar pkg, air cooled	-> minor
2010s	DDR4/LPDDR4	<1 W/die, 8~16 die MCP, mobile skin	-> manage
2015~	HBM2	~5 W/8-Hi stack, next to 300 W GPU	-> design item
2023~	HBM3E	15~30 W/12-Hi, next to 700~1000 W GPU	-> THE limit
2026~	HBM4 16-Hi	~30 W+, 2048 I/O, logic base die	-> perf ceiling

- 전력밀도가 올랐다. HBM3E 스택 25 W가 약 1.1 cm² 위에 있으면 23 W/cm²다. 가정용 전기 히터 표면이 대략 1.2 W/cm²다.
- 열이 나갈 길이 좁아졌다. 평면 패키지는 다이 뒷면 전체가 히트싱크로 바로 이어진다. HBM 스택은 맨 아래 베이스 다이의 열이 위로 12장 다이와 12층 수지를 지나야 상면에 닿는다.
- 이웃이 뜨겁다. HBM은 700 1,000 W GPU에서 수 mm 떨어져 같은 인터포저/기판/리드를 공유한다. GPU 열이 HBM으로 흘러든다.
- 온다이 핫스팟이 생겼다. 베이스 다이 PHY(수 W가 좁은 영역에), 코어 다이의 동시 활성 뱅크, 3D NAND의 페이지 버퍼/차지 펌프.
- 그리고 성능이 열로 환산된다. HBM 대역폭 1 TB/s에 3.5 pJ/bit이면 28 W. 대역폭을 두 배 쓰면 열도 두 배. 온도 한계에 닿으면 컨트롤러가 대역폭을 낮춘다. “성능 = 전력 = 열”이다.

[핵심]

예전에는 열이 “신뢰성 부서의 문제”였다. 지금은 열이 “얼마나 빨리 동작시킬 수 있는가”를 결정한다. PE는 열을 성능 스펙의 일부로 다뤄야 한다.

2.2 열전달 세 경로

경로	법칙	메모리 패키지에서 어디에	대략 크기 감각
전도(conduction)	푸리에: $q = -k \cdot \nabla T$, $Q = k \cdot A \cdot \Delta T / L$	다이 내부, 범프, 언더필, 기판, TIM	패키지 내부 열 이동의 거의 전부
대류(convection)	뉴턴 냉각: $Q = h \cdot A \cdot \Delta T$	히트싱크 표면 → 공기/물	자연대류 h 5 10, 강제 공기 20 100, 수랭 1,000 10,000 W/m ² ·K
복사(radiation)	스테판-볼츠만: $Q = \epsilon \cdot \sigma \cdot A \cdot (T^4 - T_a^4)$	패키지 표면 → 주위	100°C 표면에서 대략 h 등가 5 7 W/m ² ·K, 강제냉각에선 무시


- 패키지 안에서는 전도만 생각하면 된다. 대류/복사는 히트싱크 표면에서만 의미가 있다.
- 전도 열저항은 전기 저항과 같은 꼴이다. $\theta = L / (k \cdot A)$. 길고(L ↑), 좁고(A ↓), 열전도 낮으면(k ↓) 열저항이 크다. 여러 층은 직렬로 더하고, 나란한 경로는 병렬로 합친다.

[예시]

실리콘 다이 두께 50 μm, 면적 100 mm²(1e-4 m²), k 150 W/m·K. $\theta = 50e-6 / (150 \times 1e-4) = 3.3e-3$ °C/W. 10 W가 흘러도 0.03°C. 실리콘 자체는 열저항이 아니다. 문제는 그 사이 수지와 계면이다. [예시] NCF 층 두께 20 μm, 같은 면적, k 0.3 W/m·K. $\theta = 20e-6 / (0.3 \times 1e-4) = 0.67$ °C/W. 12층이면 8 °C/W. 실리콘의 200 배다. 다만 마이크로범프가 병렬로 열을 통과시키므로 실제로는 이보다 작다(3.2절 계산).

2.3 열저항 네트워크: θ_{JA} , θ_{JC} , θ_{JB}

$$T_j \text{ (junction)}$$



θ_{JA} = total (junction to ambient), depends on both paths and environment

파라미터	정의	어떻게 구하나	쓰는 곳	함정
θ_{JA}	$(T_j - T_a)/P$, 전체	JESD51-2 자연대류 보드 위 측정	패키지 간 상대 비교	보드·바람에 크게 의존. 시스템 T_j 예측에 그대로 쓰면 틀림
θ_{JC}	$(T_j - T_c)/P$, 상면으로만 열이 나간다고 가정	JESD51-14 과도 이중 계면법, 냉판 접촉	히트싱크 설계	상면 냉각 패키지에서만 의미
θ_{JB}	$(T_j - T_b)/P$, 보드로만	JESD51-8 링 냉판	히트싱크 없는 패키지 (FBGA DRAM)	보드 구리 면적에 의존
Ψ_{JT}	$(T_j - T_{top})/P$, 실제 다경로 상황	시스템 조건에서 측정	상면 온도로 T_j 역산	열저항이 아님(열이 전부 상면으로 안 감)
Ψ_{JB}	$(T_j - T_{board})/P$, 다경로	마찬가지	보드 온도로 T_j 역산	마찬가지

- $T_j = T_a + P \cdot \theta_{JA}$. 이 한 줄이 열 설계의 전부이자 함정이다. θ_{JA} 는 상수가 아니다. 바람, 보드, 옆 부품, 히트싱크에 따라 수 배 달라진다.

[예시]

DDR5 FBGA 다이 1개, $P = 1.0\text{ W}$, θ_{JA} (JEDEC 자연대류) $40\text{ }^{\circ}\text{C/W}$, $T_a = 45^{\circ}\text{C}$. $T_j = 45 + 1.0 \times 40 = 85^{\circ}\text{C}$. 85°C 는 DDR 리프레시 2배 구간의 경계다. 서버 팬으로 강제 냉각하면 θ_{JA} 가 $20\text{ }^{\circ}\text{C/W}$ 로 떨어져 T_j 65°C . 같은 부품이 냉각 조건만으로 리프레시 배율이 바뀐다. **[예시]** HBM3E 스택 $P = 25\text{ W}$, 리드까지 유효 θ_{JC} $1.2\text{ }^{\circ}\text{C/W}$, TIM+냉판 θ_{CA} $0.8\text{ }^{\circ}\text{C/W}$, 냉각수 온도 $T_a = 40^{\circ}\text{C}$. T_j (하부) $\approx 40 + 25 \times (1.2 + 0.8) = 90^{\circ}\text{C}$. 여기에 GPU에서 흘러드는 열과 스택 내부 구배(상하 $5\text{--}15^{\circ}\text{C}$)가 더해진다. 100°C 근처에서 컨트롤러가 리프레시 배율을 올리고 스로틀을 검토한다. 숫자는 예시 값이며 실체는 시스템마다 다르다. **[주의]** 데이터시트의 θ_{JA} 를 자기 시스템에 대입해 T_j 를 계산하면 거의 항상 틀린다. θ_{JA} 는 JEDEC 표준 보드 위 자연대류 값이다. 시스템에서는 Ψ_{JT} 와 상면 온도 실측, 또는 온다이 센서를 쓴다.

손계산 예제: HBM 하부 다이에서 냉각수까지 직렬 네트워크

구간	두께/조건	열저항($^{\circ}\text{C/W}$, 예시)	누적	비고
베이스 다이 PHY → 코어 다이 #1 계면	NCF $20\text{ }\mu\text{m}$ + 범프	0.10	0.10	층 실효값
코어 다이 #1 #12 (12층 계면 + Si)	층당 0.10×12	1.20	1.30	실제로는 열이 층마다 조금씩 빠져 이보다 작음
상부 다이(두꺼운 Si)	$300\text{ }\mu\text{m}$, 확산 유리	0.02	1.32	수평 확산으로 유효 면적 증가
TIM1	폴리머 $k\ 5$, $80\text{ }\mu\text{m}$, 접촉 포함	0.35	1.67	보이드 시 0.5 이상
리드(Cu)	1 mm	0.02	1.69	—
TIM2	그리스 $50\text{ }\mu\text{m}$	0.15	1.84	리드리스면 생략
냉판 → 냉각수	유량 정상	0.15	1.99	유량 절반이면 0.25

- 25 W 중 위로 20 W가 간다고 하면 하부 다이와 냉각수 온도 차는 약 $20 \times 2.0 = 40^{\circ}\text{C}$. 냉각수 40°C 면 하부 다이 80°C 에 GPU 열 유입과 핫스팟 국부 가산이 붙는다.
- 이 표에서 개선 여지가 큰 항목은 스택 계면(1.2)과 TIM1(0.35)이다. 실리콘·리드·냉판은 이미 작다. 그래서 열 대책이 “갭 재료와 TIM”에 집중되는 것이다.
- 동일 계산을 DDR5 FBGA에 하면 다이 → 몰드(0.7 mm, k 0.9) → 공기 경로가 지배적이며 θ_{JA} 30 50 $^{\circ}\text{C}/\text{W}$ 가 나온다. 구조가 다르면 지배 항이 다르다.

2.4 재료 열전도율 표

재료	k(W/m·K, 대략, 상온)	패키지 내 역할	비고
Cu(벌크)	385 400	TSV, 필러, 배선, 리드, 히트싱크	100°C에서 약 5% 감소
Si(벌크, 도핑 낮음)	130 150	다이	100°C에서 약 100, 두께 10 μm 이하 박막은 더 낮음
Al	200 240	히트싱크, 구 배선	가볍고 저렴
SnAg 솔더	50 65	범프, 볼	IMC Cu ₆ Sn ₅ 는 약 30 35
Ni	90	배리어	얇아 열저항 기여 작음
인듐(In)	80	고성능 TIM(솔더 TIM)	연성, 고가, 산화 관리
액체 금속(Ga계)	20 80	고성능 TIM	Al 부식, 펌프아웃
폴리머 TIM(그리스/젤/패드)	1 8	다이-리드(TIM1), 리드-히트싱크(TIM2)	필러(Al ₂ O ₃ , BN, Ag) 함량 의존
몰드 컴파운드(EMC)	0.7 1.0	봉지	고필러 고k형 1 3
MUF	1 3	다이 간/다이 하부 충전	필러 크기 제약
CUF 언더필	0.3 0.8	다이 하부	필러 50 70 wt%
NCF	0.2 0.5	HBM 다이 간	얇지만 12층
실리콘 갭필/포팅	0.2 3	갭 충전, 진동 완화	필러 의존
유기 기판(BT/ABF, 두께 방향)	0.3 0.8(z), Cu 비아 포함 시 유효 1 5	열이 보드로 가는 경로	열 비아 밀도가 지배
Si 인터포저	130 150	수평 확산 유리	TSV Cu가 수직 강화
유리 인터포저	1 1.4	수평 확산 매우 불리	열 비아 필요
공기(정지)	0.026	보이드, 갭	어떤 재료보다 10배 이상 나쁨
물(정지)	0.6	수랭 매체	대류로 실효 열전달 매우 큼
다이아몬드	1,000 2,000	연구용 히트스프레더	비용, 접합
그래파이트 시트	면 방향 400 1,500, 두께 방향 5 10	모바일 열 확산	이방성

[핵심]

이 표에서 외울 것은 세 가지 자릿수다. 금속 100단위, 실리콘 100단위, 수지 1단위 이하, 공기 0.03. 패키지 열 설계는 “수지 층을 얇게, 금속 경로를 넓게, 공기를 없게”의 반복이다.

2.5 온도가 소자 물리에 미치는 영향(01장 복습, 제품 관점)

물리량	온도 의존(대략)	메모리 제품에서 나타나는 곳
접합 누설(생성 전류)	8 10°C당 2배(E_a 0.5 0.7 eV)	DRAM 셀 스토리지 노드 누설 → 리텐션
서브스레숄드 누설	10°C당 대략 2배(S_g T에 비례, V_t 감소)	셀 트랜지스터 오프 누설, 주변회로 대기 전력
GIDL	온도에 완만히 증가	DRAM 리텐션 tail, NAND 이레이즈 보조

물리량	온도 의존(대략)	메모리 제품에서 나타나는 곳
Vt	-0.7 ~ -2 mV/°C	센싱 마진, 타이밍 shift
이동도 μ	$\propto T^{(-1.5 \sim -2)}$, 25→100°C에 약 30~40% 감소	Ion ↓, tRCD/tAA 느려짐, NAND 스트링 전류 ↓
Cu 저항	+0.4%/°C, 25→100°C에 +30%	RC 지연, IR-drop, 전력
유전체 누설/TDDb	아레니우스 가속	커패시터 누설, 게이트 신뢰성
밴드갭	-0.27 meV/°C	내부 기준전압 드리프트
디트래핑/디텐션(NAND)	Ea 약 1.1 eV(JEDEC 인용값)	데이터 리텐션 가속, 고온이 나쁨
사이클링 손상(NAND)	고온에서 트랩 일부 어닐	고온 사이클링이 오히려 endurance에 유리

[예시]

리텐션 시간 t_{ret} 가 65°C에서 200 ms인 셀. 10°C당 절반 가정이면 85°C에서 50 ms, 95°C에서 25 ms. DDR 리프레시 주기 64 ms(t_{REFI} 7.8 μ s $\times$ 8,192)는 85°C까지 유효하고 그 위에서는 32 ms(2배 리프레시)가 필요하다. JEDEC의 85°C 경계는 이 물리에서 나왔다.

2.6 열용량과 시간 상수: 정상 상태만 보면 놓치는 것

열저항만 알면 정상 상태 온도가 나오지만, 실제 워크로드는 초 단위로 바뀐다. 각 층의 열용량 $C_{th}(J/°C)$ 와 열저항의 곱이 시간 상수 $\tau = \theta \cdot C_{th}$ 다.

요소	열용량(대략)	시간 상수(대략)	의미
트랜지스터 채널(자기가열)	pJ/°C 수준	ns μ s	펄스 전류마다 국부 온도가 뛰고 식음
다이(100 mm ² , 50 μ m)	Si 비열 1.6 J/cm ³ ·°C $\times$ 0.005 cm ³ $\approx$ 0.008 J/°C	ms 수준	뱅크 활성화 패턴 변화에 ms로 반응
HBM 스택 전체	0.1 ~ 0.3 J/°C	수십 ~ 수백 ms	리프레시 정책 반응 속도 기준
리드 + TIM	수 J/°C	수 초	부하 스파이크를 수 초 흡수
히트싱크/냉판	수십 ~ 수백 J/°C	수십 초 ~ 분	시스템 평균 온도

- 센서 읽기 주기가 수십 ms이고 다이 시간 상수가 ms면, 센서는 다이 내부 짧은 스파이크를 놓친다. 그래서 가드밴드에 “응답 지연” 뒀이 들어간다.
- 반대로 부하가 수 초 이내로 끝나면 리드/냉판의 열용량이 흡수해 T_j 가 정상 상태값까지 오르지 않는다. 벤치마크 성능은 이 과도 구간에서 나오고, 지속 부하 성능은 정상 상태가 결정한다. 열 설계는 둘을 구분해 말해야 한다.

[예시]

스택 열용량 0.2 J/°C, 유효 θ 2 °C/W이면 $\tau = 0.4$ 초. 25 W 부하가 갑자기 걸리면 T_j 가 최종 50°C 상승분의 63%(약 32°C)에 도달하는 데 0.4초, 95%에 1.2초. 컨트롤러가 100 ms마다 센서를 읽으면 첫 읽기에서는 상승의 22%만 보인다.

2.7 HBM 전력 분해와 pJ/bit

항목	대략 비율(예시)	물리	열 관점 위치
I/O(PHY, 드라이버, 종단)	30~50%	$C \cdot V^2 \cdot f$, 채널 커패시턴스(TSV 100 fF/층 포함)	베이스 다이 집중 → 하부 핫스팟
어레이 활성화(ACT/PRE/RD/WR)	30~40%	워드라인/비트라인 충방전, 센스 앰프	코어 다이, 활성화 뱅크 위치 따라 이동
리프레시	5~15%(고온 시 2배)	전 로우 순차 ACT/PRE	코어 다이 전체, 온도 피드백 고리
대기/누설	5~15%(고온에서 증가)	서브스레슬드, 접합 누설	전 다이

항목	대략 비율(예시)	물리	열 관점 위치
컨트롤·기타	수 %	클록, 로직	베이스 다이

- 에너지 효율 3 4 pJ/bit(HBM) vs 7 8 pJ/bit(GDDR)가 흔히 인용된다. 같은 대역폭이면 HBM이 절반 전력이지만, HBM은 그 전력을 1/10 면적에 몰아 넣어 전력밀도는 더 높다. “효율이 좋다”와 “열이 쉽다”는 다른 말이다.
- I/O 전력은 핀 속도에 비례하고 TSV 커패시턴스가 층 수만큼 더해진다. 16단은 12단보다 TSV 부하가 33% 커져 같은 대역폭에서도 I/O 전력이 는다.

[예시]

1 TB/s = 8×10^{12} bit/s. 3.5 pJ/bit이면 28 W, 그중 I/O 40%면 11 W가 베이스 다이 PHY 영역(수십 mm²)에 집중된다. 20 mm²에 11 W면 55 W/cm²로 GPU 코어 수준의 국부 전력밀도다. 이것이 스택 하부 핫스팟의 크기 감각이다. **[면접]** “온도가 오르면 DRAM에 무슨 일이 생기나”(60초). 결론: 누설이 지수적으로 늘어 리텐션이 줄고, 그래서 리프레시를 더 자주 해야 하며, 그 전력이 다시 온도를 올린다. 근거: 접합 누설 10°C당 약 2배, 리텐션도 10°C당 대략 절반. 예시: 65°C에서 200 ms 셀이 95°C에서 25 ms. JEDEC은 85°C 위에서 tREFI를 절반으로 줄이도록 한다. 그리고 이동도 감소와 Cu 저항 증가로 tRCD/tAA 마진이 준다. PE는 온다이 센서 값과 리텐션 분포를 온도별로 묶어 가드밴드를 정하고, HBM에서는 층별 온도 차까지 본다.

3. 공정/기술 상세

3.1 온다이 발열원

발열원	메커니즘	대략 크기(예시)	위치	PE 관점
I/O 드라이버/PHY	고속 스위칭 $P = C \cdot V^2 \cdot f$ + 중단	HBM 베이스 다이 수 W, 전체의 30 50%	베이스 다이 PHY 영역	스택 하부 핫스팟의 주범
어레이 활성화(ACT/PRE)	워드라인 구동, 비트라인 충방전	뱅크당 수십 mW, 동시 활성화 수 뱅크	코어 다이 뱅크	뱅크 그룹 패턴에 따라 이동하는 핫스팟
리프레시	전 뱅크 순차 ACT/PRE	대기 전력의 10 30%(고밀도), 고온에서 2배	코어 다이	열폭주 루프의 고리
배선 주열	$I^2 R$, Cu 저항 +30% at 100°C	전원 메시, 글로벌 배선	전 다이	IR-drop과 결합
셀 트랜지스터 누설	서브스레솔드 + 접합	셀당 fA, 다이 전체 mA	어레이	온도에 지수적
주변 로직 누설	대기 전력	수십 수백 mW	주변	고온에서 증가
NAND 차지 펌프	20 V급 승압, 효율 20 40%	프로그램 중 다이 수백 mW	주변회로 한 곳	다층 스택에서 국부 핫스팟
NAND 페이지 버퍼/센싱	수 만 비트 동시 센싱	수십 수백 mW	어레이 옆	프로그램/리드 시 스파이크
자기가열(트랜지스터)	채널 전류가 얇은 채널/폴리를 가열	국부 수 수십 °C	3D NAND 폴리 채널, 주변 FinFET	채널 온도 > 다이 온도

- HBM 스택에서 베이스 다이(PHY, TSV 드라이버, 컨트롤 로직)가 스택 전체 전력의 큰 몫을 차지하고, 그 위에 코어 다이가 쌓여 있다. 열은 위로도 나가지만 베이스 다이는 아래(인터포저)와 위(코어 다이) 양쪽에 막혀 있다.
- 자기가열은 “다이 온도 센서가 정상인데 소자가 뜨거운” 상황을 만든다. 3D NAND 폴리실리콘 채널은 k가 벌크 Si의 1/10 이하(수 수십 W/m·K)이고 주위가 산화막이라 채널 온도가 다이 평균보다 수십 °C 높을 수 있다.

[예시]

HBM3 스택 15 W 중 베이스 다이 5 W, 코어 다이 12장 각 0.83 W(합 10 W)라 하자. 베이스 다이 면적 100 mm²이면 5 W/cm². 그런데 PHY가 그중 20 mm²에 3 W면 국부 15 W/cm². 이 국부 영역이 스택 하부 핫스팟이 되어 바로 위 코어 다이 #1의 해당 영역 셀이 가장 먼저 리텐션 tail을 보인다.

메모리 제품군별 열 특성 비교

항목	DDR5 DIMM	LPDDR5(모바일)	GDDR6/7	HBM3E
다이당 전력(대략)	0.3 1 W	0.1 0.5 W	2 4 W	코어 0.5 1.5, 베이스 3 8 W
패키지	FBGA 1 2 다이, 몰드	PoP/MCP 다층, 얇음	FBGA 단일, 고속	12단 스택, 인터포저
열경로	몰드 → 공기, 보드	스킨 온도 제한, 그래파이트	히트싱크 접촉	스택 → 리드 → 냉판
지배 열저항	몰드와 공기(θ_{JA} 30 50)	폰 스킨 열 예산	TIM 접촉	스택 계면 + TIM1
온도 구간 정책	85°C 2배 리프레시	MR4 8단계 배율	컨트롤러 스로틀	층별 센서, 배율, 스로틀
대표 열 불량	슬롯 위치 CE	스킨 온도 스로틀, 배율 진동	TIM 열화	하부 층 리텐션, 핫스팟, 지속 대역폭 저하
PE 관심	필드 온도 분포와 가드밴드	저온 배율 축소의 리텐션 근거	고속 고온 마진	층별 분포, θ , 정책 결합

3.2 HBM 스택의 수직 열경로

```

Heat spreader / lid <---- TIM1 (k 3~8, 50~150 um)
+-----+-----+-----+-----+-----+-----+
| core die #12 Si 30~50um (k~120) | top die (thicker, no TSV)
+----- NCF 15~25um (k 0.3) + ubumps -----+ <- layer resistance
| core die #11 |
+-----+-----+-----+-----+-----+-----+
| ... x12 |
+-----+-----+-----+-----+-----+-----+
| core die #1 |
+----- NCF + ubumps -----+
| base die (PHY hotspot 3~5 W) <-- heat source at bottom
+----- large bumps + CUF/MUF -----+
| Si interposer (k~130, spreads laterally, but shared with GPU)
+----- C4 + underfill -----+
| organic substrate (z-k ~0.5, thermal vias)
+-----+-----+-----+-----+-----+-----+
| PCB

```

층 하나의 열저항(예시 계산)

- 다이 면적 $A = 1e-4 \text{ m}^2 (100 \text{ mm}^2)$. 마이크로범프: 직경 25 μm , 피치 50 μm 가정 → 범프 면적 비율 $\approx \pi(12.5)^2 / (50)^2 \approx 0.20$. 실제 HBM은 신호 범프가 어레이 일부에만 있어 평균 비율은 이보다 낮다(더미 범프를 넣는 이유). 여기서는 0.1로 둔다.
- NCF 층 두께 $t = 20 \mu\text{m}$.
- 범프 경로: Cu+IMC 유효 $k \approx 100 \text{ W/m-K}$ 로 두면 $\theta_{\text{bump}} = 20e-6 / (100 \times 0.1 \times 1e-4) = 0.020 \text{ }^\circ\text{C/W}$.
- NCF 경로: $k = 0.3$, 면적 비율 0.9 → $\theta_{\text{NCF}} = 20e-6 / (0.3 \times 0.9 \times 1e-4) = 0.74 \text{ }^\circ\text{C/W}$.
- 병렬: $1/\theta = 1/0.020 + 1/0.74 \rightarrow \theta \approx 0.0195 \text{ }^\circ\text{C/W}$. 범프가 거의 전부를 담당한다.
- 그런데 이것은 “범프 아래 위 다이가 열을 옆으로 잘 퍼뜨린다”는 전제다. 다이가 30 μm 로 얇으면 수평 확산이 제한되어 범프 사이 영역은 NCF 열저항을 그대로 본다. 실효 층 열저항은 0.05 0.2 $^\circ\text{C/W}$ 대가 될 수 있다(예시 값).
- 12층이면 0.6 2.4 $^\circ\text{C/W}$. 하부 발열 15 25 W가 전부 위로 나간다고 하면 상하 온도 차 10 30°C 범위가 나온다. 실제로는 일부가 아래 인터포저로도 빠져 이보다 작지만, “스택 내부에 10°C 이상 구배가 생길 수 있다”는 감각이 중요하다.

층 재료 조합	층당 실효 $\theta(^{\circ}\text{C}/\text{W}, \text{예시})$	12층 합	비고
NCF(k 0.3) + 범프 10%	0.05 0.2	0.6 2.4	얇은 다이에서 상한 쪽
MUF(k 2) + 범프 10%	0.02 0.08	0.25 1.0	고필러 몰드가 수지 경로를 살림
NCF + 더미 범프로 범프 비율 30%	0.02 0.07	0.25 0.85	더미 범프/열 TSV 설계
하이브리드 본딩(갭 0, SiO ₂ 수 μm + Cu)	0.005 0.02	0.06 0.25	갭 재료 제거 효과

[핵심]

스택 수직 열저항은 “다이 두께 $\times$ 층 수”가 아니라 “갭 재료 $k \times$ 층 수 $\div$ 범프 면적 비율”이 지배한다. 그래서 열 대책은 (1) 갭 재료 $k \uparrow$ (MUF), (2) 범프 면적 $\uparrow$ (더미 범프, 열 TSV), (3) 갭 제거(하이브리드 본딩) 세 갈래다.

수평 확산과 히트스프레더

- 열은 뜨거운 곳에서 수직으로만 가지 않는다. 다이 안에서 옆으로 퍼진 뒤 위로 간다. 확산 길이는 대략 다이 두께 크기다. 다이 30 μm 이면 30 μm 옆까지만 퍼진다. 그래서 얇은 다이는 핫스팟을 위로 그대로 전달한다.
- 상부 다이(top die)를 두껍게(수백 μm) 두면 그 층에서 수평 확산이 커져 리드 접촉 면적을 넓게 쓴다. 이것이 스택 높이 맞춤 외에 두꺼운 상부 다이의 열적 이유다.
- 인터포저는 Si라 수평 확산에 좋지만, GPU와 공유한다. GPU 발열이 인터포저를 통해 HBM 하부로 유입된다. 인터포저 온도가 HBM 베이스 다이의 “주위 온도” 역할을 한다.

3.3 패키지 열경로: TIM, 리드, 기판

요소	열저항 기여(예시, 100 mm ² 기준)	변수	결함/열화
TIM1(다이-리드)	폴리머 k 5, 두께 100 $\mu\text{m} \rightarrow 0.2^{\circ}\text{C}/\text{W}$. 접촉 저항 포함 0.3 0.5	두께(BLT), k, 압력, 표면 거칠기	보이드, 펌프아웃, 건조(dry-out), 박리
리드(Cu)	두께 1 mm, k 400 $\rightarrow 0.025$	재료, 두께	미미
TIM2(리드-히트싱크)	그리스 k 3, 50 $\mu\text{m} \rightarrow 0.17$	도포량, 압력	펌프아웃, 건조
히트싱크/냉판 $\rightarrow$ 유체	공기 1 5, 수랭 0.05 0.2	유량, 핀 면적	막힘, 유량 저하
기판 z 방향	0.5 mm, 유효 k 2 $\rightarrow 2.5$	열 비아 밀도	보이드 비아
보드 $\rightarrow$ 주위	5 30(자연), 2 10(강제)	구리 면적, 바람	시스템 의존

- HBM 스택은 GPU와 같은 리드 아래에 있다. 스택 상면과 GPU 상면의 높이 차만큼 TIM1 두께가 달라진다. 높이 차 50 μm 면 TIM 두께가 50 μm 늘어 열저항이 0.1 $^{\circ}\text{C}/\text{W}$ 늘 수 있다. 그래서 HBM 상부 다이 두께로 높이를 맞추고, TTV/워페이저로 접촉 불균일이 생기면 국부 열저항이 뛴다.
- TIM 보이드: 면적 10%가 공기이면 그 부분 열저항은 100배 이상. 전체 유효 열저항은 보이드 비율보다 훨씬 나빠질 수 있다(보이드 아래 핫스팟이 생기면). SAT/IR로 검출.
- 펌프아웃(pump-out): 온도 사이클에 따른 워페이저 변화로 다이-리드 간격이 숨 쉬듯 변하면서 그리스형 TIM이 밖으로 밀려 나간다. 수천 사이클 후 열저항이 2배 이상 증가하는 사례가 보고된다. 젤/패드/솔더 TIM으로 대체.

3.4 언더필·몰드의 열 trade-off(12장 교차)

항목	NCF	MUF	하이브리드 본딩
갭 재료 k	0.2 0.5	1 3	갭 없음(SiO ₂ 1.4, Cu 400)
층 두께	15 25 μm	15 30 μm (갭 필요)	다이 두께만
보이드가 열에 주는 영향	범프 옆 보이드가 범프 열경로도 차단	미충전이 큰 면적 공기층	파티클 보이드가 mm 크기
열 관점 약점	낮은 k	얇은 갭 충전 어려움	표면 준비

항목	NCF	MUF	하이브리드 본딩
응력 관점	저모듈러스로 완충 유리	고필러 저CTE로 피로 유리	무기물 직접 접합, 다이 응력 직결
PE가 볼 데이터	층별 온도 구배, 상부/하부 리텐션 차	미충전 SAT 맵과 국부 온도	IR 보이드 맵과 국부 온도

- NCF의 k를 올리기 위해 필러를 넣으면 범프가 필름을 뚫기 어렵고 접합면에 필러가 끼어 non-wet이 된다(12장). 열과 접합 수율의 직접 trade-off.
- MUF는 k가 높지만 얇은 갭에서 미충전 보이드가 생기면 그 자리가 공기층이 되어 국부적으로 NCF보다 나빠진다. “평균 k”가 아니라 “보이드 없는 k”가 중요하다.

3.5 DRAM의 온도 관리 메커니즘

T up -> leakage up -> retention down -> need more refresh (tREFI down)
 -> refresh power up -> T up (positive feedback)
 -> controller: temp sensor -> refresh multiplier -> throttle if needed

항목	내용	대략 값
tREFI(기본)	리프레시 명령 평균 간격	DDR4 7.8 μ s($T \leq 85^{\circ}\text{C}$), DDR5 3.9 μ s
tREFI(고온)	85°C 초과 시 절반	DDR4 3.9 μ s, DDR5 1.95 μ s
리프레시 주기	전 로우 1회	64 ms(정상), 32 ms(고온)
온도 센서	온다이 밴드갭/다이오드 기반	정밀도 $\pm$ 수 °C, MR4(LPDDR)나 MPR로 읽음
온도 등급	상용 0 85, 산업 -40 95, 오토 -40 105/125	등급별 리텐션 스펙 다름
가드밴드	센서 오차 + 핫스팟 - 센서 위치 차 + 응답 지연	수 °C 10°C
스로틀	온도 초과 시 명령 빈도 제한	컨트롤러 정책
리텐션 스크린 온도	최악 온도 + 가드밴드에서 테스트	예: 95°C 스펙이면 100°C 이상에서 스크린

- 온도 센서는 다이 한 곳(또는 몇 곳)에 있다. 핫스팟이 센서에서 멀면 센서는 실제 최고 온도보다 낮게 읽는다. 그래서 가드밴드가 필요하다. 가드밴드가 크면 성능(리프레시 전력, 스로틀)을 손해 보고, 작으면 리텐션 fail 위험이다.
- HBM은 베이스 다이와 코어 다이 각각에 센서가 있고, 컨트롤러가 최고 온도를 기준으로 리프레시 배율을 정한다. 층별 온도 차가 크면 가장 뜨거운 층이 전체 스택의 리프레시 전력을 결정한다.

온도 구간별 리프레시 배율(LPDDR류 MR4 방식의 개념 예시)

센서 구간(예시)	리프레시 배율	컨트롤러 동작	PE 관점
< 45°C 이하 구간	0.25 0.5배	리프레시 간격 확대(저전력)	저온 리텐션이 충분히 길다는 스크린 근거 필요
45 85°C	1배(기본)	표준 tREFI	스펙 기준 구간
85 95°C	2배	tREFI 절반	상용 등급 상한 접근
95 105°C	4배(또는 4배+경고)	전력 급증, 스로틀 후보	산업/오토 등급만 허용
> 105°C	동작 보장 없음	스로틀/차단	데이터 무결성 위험

- 구간 경계에서 배율이 계단식으로 바뀌므로, 경계 근처에서 온도가 오락가락하면 전력이 진동한다. 히스테리시스를 두는 이유다.
- 저온 구간 배율 축소는 모바일 대기 전력에 크다. 하지만 “저온에서 리텐션이 길다”는 전제가 VRT(가변 리텐션) 비트에는 안 맞을 수 있어, PE는 저온 리텐션 분포도 별도로 확인한다.

3.5.1 온도 스크린과 테스트 조건 설계

항목	웨이퍼 테스트(EDS)	패키지/스택 테스트	시스템/필드
온도 제어	척(chuck) 온도, -40 125°C	챔버/소켓, 열 헤드	냉각 조건 의존

항목	웨이퍼 테스트(EDS)	패키지/스택 테스트	시스템/필드
실제 T_j 와 설정 차	다이 자기가열 수 $^{\circ}\text{C}$ (프로브 접촉 열저항)	소켓 열저항 크면 10°C 이상 차 가능	센서 가드밴드
리텐션 스크린	고온(스펙 + 가드밴드)에서 tail 리페어	응력·열저항 변화 반영 재스크린	리프레시 정책이 흡수
저온 항목	저온 타이밍(V_t 상승, 속도)	콜드 부팅	콜드 스타트
열 관점 함정	척 온도 $\neq T_j$. 고전력 패턴에서 자기가열	소켓/열 헤드 접촉 산포 → 다이별 온도 차	센서 오차, 핫스팟

- 테스트 중 다이가 소비하는 전력(수 W)이 프로브 카드/소켓의 열저항(수 $^{\circ}\text{C}/\text{W}$ 이상)을 지나면 T_j 가 설정보다 수 수십 $^{\circ}\text{C}$ 높다. “ 95°C 스크린”이 실제로 105°C 스크린이면 과잉 리페어, 85°C 면 tail 누락이다. 테스트 조건 T_j 보정은 PE의 숨은 필수 업무다.
- 스택 테스트는 12층 위 열 헤드로 온도를 걸기 때문에 하부 층은 설정 온도보다 낮거나(냉각 시), 자기가열로 높다(가열 시). 층별 센서로 실제 분포를 확인한 뒤 스크린 조건을 정한다.

[주의]

“고온 스크린을 더 세게 하면 안전하다”는 오해. 온도를 과하게 올리면 리페어 자원이 tail 비트에 소모되어 다른 불량률 구제할 여유가 줄고, 수율이 떨어진다. 스크린 온도는 필드 최악 온도 분포와 가드밴드에서 역산하는 것이며, 가드밴드를 줄이는 방법은 온도를 정확히 아는 것이다.

3.5.2 리드(히트스프레더) vs 리드리스, 냉각 인터페이스 비교

항목	리드형(TIM1 + Cu 리드 + TIM2)	리드리스(다이 직접 냉판, TIM 1층)	솔더/액체금속 TIM
열저항	TIM 2층 + 리드 → θ 0.4 0.8(예시)	TIM 1층 → 0.2 0.4	TIM 저항 1/3 1/5
기계 보호	리드가 다이 보호, 압력 분산	다이 노출, 냉판 압력 균일 필요	—
높이 차 대응	리드 아래 TIM 두께로 흡수	냉판이 GPU-HBM 높이 차를 동시에 맞춰야	두께 얇아 높이 차에 민감
워페이스 영향	리드가 일부 평탄화	직접 노출	솔더는 응력 전달
신뢰성	TIM 펌프아웃(그리스형)	다이 크랙 위험, 취급	액체금속 부식·유출, 인듐 산화
HBM 의미	상부 다이 두께로 높이 맞춤	스택 높이 산포가 접촉 압력 산포로	스택 상면 평탄도 요구

[면접]

“HBM에서 상부 다이를 두껍게 하는 이유”(45초). 결론: 높이 맞춤과 열 확산 두 가지다. 근거: GPU와 HBM이 같은 리드/냉판을 공유하므로 상면 높이 차가 TIM 두께 차가 되고, $50\mu\text{m}$ 차가 θ 0.1 $^{\circ}\text{C}/\text{W}$ 수준의 국부 증가를 만든다. 또 얇은 다이는 수평 확산 거리가 두께 정도라 핫스팟을 그대로 전달하는데, 두꺼운 상부 다이는 열을 퍼뜨려 리드 접촉 면적을 넓게 쓴다. 상부 다이는 위로 연결할 필요가 없어 TSV를 생략해도 되므로 두께 자유도가 있다. 제약은 총 높이 720 775 μm 다. **[예시]** 16 Gb 다이의 리프레시 전력이 정상 온도에서 100 mW, 85°C 초과 시 200 mW로 두 배. 스택 12장이면 1.2 W → 2.4 W. 이 1.2 W 증가는 스택 열저항 2 $^{\circ}\text{C}/\text{W}$ 에서 2.4 $^{\circ}\text{C}$ 추가 상승을 만든다. 이 정도면 발산하지 않지만, 열저항이 5 $^{\circ}\text{C}/\text{W}$ 이고 누설 전력도 함께 늘면 폭주에 가까워진다. 열저항이 클수록 피드백 이득이 커진다.

3.6 NAND의 온도 관리 메커니즘

현상	메커니즘	온도 방향	제품 영향	대책
데이터 리텐션	트랩된 전자의 열적 디트래핑, 터널링	고온에서 가속(E_a 1.1 eV)	장기 보존 V_t 하강 → 리드 에러	온도 기반 리프레시(재기록), 리드 리트라이
사이클링(endurance)	터널 산화막 트랩 생성	고온 사이클링이 트랩 어닐로 오히려 유리	저온 사이클링이 최악	스펙은 저온 사이클링 + 고온 리텐션 조합으로 평가

현상	메커니즘	온도 방향	제품 영향	대책
프로그램 방해/속도	터널링 전류, 트랩	고온에서 프로그램 빨라지고 Vt 분포 넓어짐	인접 셀 방해 증가	온도 보상 프로그램 전압
교차 온도(cross-temp)	프로그램 온도와 리드 온도 차이로 Vt 이동(수십 수백 mV)	차이가 클수록	리드 에러 급증	온도 보상 리드 레벨, 리드 리트라이
콜드 스타트 리드	고온에서 기록 후 저온 부팅 시 리드	저온 리드	부팅 에러, 재시도 지연	온도 인지 리드 레벨 테이블
스로틀	컨트롤러/NAND 온도 초과	고온	쓰기 속도 제한	히트싱크, 방열 그래파이트
다이 스택 열	16장 스택 상층이 컨트롤러 열까지 받음	층별 차	층별 리텐션/에러 차	배치, 방열

SSD 온도 정책 단계(개념 예시)

단계	트리거(예시)	동작	사용자 체감	PE 관점
정상	컨트롤러 < 70°C, NAND < 70°C	풀 성능	없음	기준
경고	70 80°C	백그라운드 작업(GC) 연기	미미	열 여유 확보
1단 스로틀	80 85°C	쓰기 큐 제한, 클럭 하향	쓰기 속도 30 50% 저하	지속 쓰기 벤치마크 저하
2단 스로틀	85 90°C	강한 제한	수 배 저하	데이터 보호 우선
보호	> 90 95°C	쓰기 중단, 리드만	사실상 정지	NAND 리텐션 보호

- 고온에서 NAND에 기록하면 교차 온도 리스크와 고온 리텐션 가속이 동시에 생기므로, 스로틀은 성능 보호가 아니라 데이터 보호 장치다.
- 컨트롤러 → NAND 열 유입 때문에 NAND 온도가 컨트롤러 온도를 따라간다. 히트싱크가 컨트롤러 위에만 있으면 NAND는 그대로다. M.2 얇은 폼팩터에서 그래파이트 시트(면 방향 k 400 1,500)로 옆으로 퍼뜨리는 이유다.
- NAND는 DRAM과 반대로 “고온에서 쓰고 저온에서 읽는” 시나리오가 최악 중 하나다. 프로그램 시 셀 온도가 높으면 Vt 분포가 특정 위치에 잡히고, 저온에서는 셀 전류-Vt 관계가 달라져 리드 기준 전압이 어긋난다.
- SSD는 컨트롤러가 NAND보다 뜨거우므로, 컨트롤러 바로 옆 NAND 패키지가 더 뜨겁고, 같은 패키지 안에서도 상층/하층 차가 난다. 컨트롤러가 다이별 온도 보상 테이블을 갖는다.

[예시]

JEDEC JESD47/JESD22-A117식 아레니우스 가속. $E_a = 1.1 \text{ eV}$, 사용 온도 $40^\circ\text{C}(313 \text{ K})$, 시험 온도 $85^\circ\text{C}(358 \text{ K})$. $AF = \exp[(E_a/k)(1/T_{\text{use}} - 1/T_{\text{stress}})] = \exp[1.1/8.617 \times 10^{-5} \times (1/313 - 1/358)] = \exp[12,765 \times 4.02 \times 10^{-4}] = \exp(5.13) \approx 170$. 85°C 1주일이 40°C 약 3년에 해당한다(예시 값). 시험 온도를 10°C 올리면 AF가 약 2.5 3배 더 커진다.

3.7 측정과 시뮬레이션

방법	무엇을	해상도/정밀도(대략)	한계	PE 사용처
온다이 온도 센서	T _j 근처 실시간	±2 5°C, 수 ms	위치 고정, 핫스팟 못 봄	스크린 조건, 필드 로그
열화상(IR 카메라)	노출 표면 온도 맵	공간 10 50 μm, ±1 2°C(방사율 보정 후)	리드 덮이면 불가, 방사율 오차(Si는 IR 투과)	리드 없는 시험 샘플, 핫스팟 위치
열전대/RTD	케이스/보드 온도	±0.5 1°C	점 측정, 접촉 영향	θ 측정, ψ _{JT}
다이오드/열 시험차량(TTV)	패키지 열저항 정량	±0.5°C	실제 다이 발열 분포와 다름	재료/구조 비교

방법	무엇을	해상도/정밀도(대략)	한계	PE 사용처
과도 열 응답 (JESD51-14)	구조 함수로 층별 열저항 분리	층 분해 가능	해석 숙련 필요	TIM 보이드, 박리 정량
열반사 (thermoreflectance)	다이 표면 μm 급 온도 맵	공간 $<1 \mu\text{m}$	표면 노출 필요	핫스팟 연구
라만 열측정	국부 채널 온도	서브 μm	연구용	자기가열
FEA 시뮬레이션(정상/과도)	3D 온도장	모델 정확도 의존	계면 열저항, 재료 k 입력 불확실	설계 초기, 가설 검증
컴팩트 모델(DELPHI류)	시스템 레벨 빠른 계산	수 %	세부 없음	시스템 협의
SAT(C-SAM)	TIM/언더필 보이드·박리	수십 μm	온도 아님(원인 검출)	열저항 이상 원인

온다이 온도 센서의 종류

센서	원리	정밀도(트리밍 후, 대략)	면적/전력	장단점
다이오드/BJT 밴드갭	V_{BE} 의 $-2 \text{ mV}/^\circ\text{C}$ 선형성, PTAT 전류	$\pm 1.3^\circ\text{C}$	작음, μW	표준. 트리밍 필요, 위치 고정
링 오실레이터	주파수의 온도·전압 의존	$\pm 3.5^\circ\text{C}$ (전압 보정 후)	매우 작음	다수 분산 배치 가능, 전압과 분리 필요
폴리 저항 TCR	저항 온도 계수	$\pm 2.4^\circ\text{C}$	작음	공정 산포에 민감
서미스터/RTD(외부)	저항 변화	$\pm 0.5.1^\circ\text{C}$	패키지 외부	T_J 가 아니라 케이스/보드
리텐션 기반 간접	특정 셀의 리텐션 시간 측정	상대값	어레이 활용	연구용, 실제 누설을 직접 반영

- 센서 트리밍은 웨이퍼 테스트에서 기준 온도 12점으로 한다. 트리밍 오차 1°C 가 곧 가드밴드 1°C 이고, 12단 스택 전체 리프래시 전력의 수 %다. 센서 정밀도가 곧 전력이다.
- TTV(두께 편차)와 워페이지는 열 접촉을 바꾼다. 다이 뒷면 TTV가 $5 \mu\text{m}$ 이고 TIM이 $30 \mu\text{m}$ 이면 두께 산포 $\pm 17\%$. 워페이지 $50 \mu\text{m}$ 이면 리드와 다이 사이 간격이 중앙과 가장자리에서 $50 \mu\text{m}$ 다르고, 얇은 쪽은 접촉 압력 과다(TIM 밀려남), 두꺼운 쪽은 열저항 증가.
- 시뮬레이션의 가장 큰 불확실성은 계면 열저항(접촉 저항)과 얇은 층의 실제 k다. 데이터시트 k는 벌크 값이고 얇은 필름·보이드 포함 값은 다르다. 그래서 과도 열 응답 측정으로 실제 층 저항을 역산해 모델을 보정한다.

[면접]

“HBM의 열 문제를 어떻게 측정하고 해석하나”(60초). 결론: 스택 내부는 직접 볼 수 없으므로 층별 온다이 센서, 과도 열 응답(구조 함수), 시뮬레이션 보정을 함께 쓴다. 근거: IR은 리드에 가려 불가하고 센서는 위치가 고정되어 핫스팟을 놓친다. 예시: 베이스 다이 센서와 상부 다이 센서 차가 15°C 면 층당 실효 열저항을 역산해 NCF 보이드나 범프 접합 불량을 의심하고, 구조 함수에서 특정 층 저항 증가를 확인한 뒤 SAT로 보이드를 찍는다. 조치는 재료(MUF/고k), 구조(더미 범프), 정책(리프래시/스로틀 가드밴드) 세 층이다.

3.8 핵심 변수 표

변수	조절 방향	영향 받는 결과	모니터링/계측
갭 재료 k(NCF/MUF)	높이면 수직 $\theta \downarrow$, 접합 수율 위험	상하 온도 차, 상부 리텐션	층별 센서 차, 열 시험차량
범프/더미 범프 면적 비율	높이면 $\theta \downarrow$, 설계 면적 소모	스택 열저항	시뮬레이션, 센서
다이 두께	얇으면 높이 $\downarrow$, 수평 확산 $\downarrow$, 핫스팟 $\uparrow$	국부 온도, 강도	두께/TTV, IR(시험 샘플)
상부 다이 두께	두꺼우면 확산 $\uparrow$, 높이 맞춤	TIM 두께 균일	높이 측정
TIM 종류/두께(BLT)	얇고 k 높게, 펌프아웃 저항	θ_{JC} 실효	과도 열 응답, SAT
워페이지/TTV	작게	TIM 접촉 균일도	shadow moiré, 두께 맵

변수	조절 방향	영향 받는 결과	모니터링/계측
베이스 다이 전력 배치	PHY 분산, 열 TSV 배치	하부 핫스팟	열 시물, 센서
리프레시 배율 정책	온도 구간별	전력 vs 리텐션 마진	필드 온도 로그, 에러 로그
온도 센서 가드밴드	핫스팟-센서 차 반영	리텐션 fail vs 성능	핫스팟 매핑
냉각 조건(유량, 냉각수 온도)	시스템	T_a 기준	시스템 센서

4. 결함·불량 유형

4.1 열 기인 불량 총람

결함명	현상	발생 원인	검출/분석	대책
열폭주(thermal runaway)	온도가 계속 상승, 전력 폭증, 최종 스로틀/셧 다운	높은 θ + 누설·리프레시 양의 피드백, 냉각 이상	온도·전력 로그의 발산 곡선	스로틀 임계 하향, θ 개선, 냉각 점검
TIM 보이드	국부 θ 증가, 특정 영역 온도 10°C 이상 높음	도포 패턴, 갇힌 공기, 표면 오염	SAT, 과도 열 응답, IR(리드 제거 샘플)	도포 패턴/진공, 표면 세정
TIM 펌프아웃	사이클 후 θ 증가, 가장 자리에 TIM 유출	워페이스 사이클로 간격 변동, 저점도 그리스	사이클별 θ 추적, 외관	겔/패드/솔더 TIM, 워페이스 감소
TIM 건조/균열	장기 고온 후 θ 증가	오일 분리, 산화	HTS 후 θ 측정	재료 선정
TIM 박리	갑작스러운 θ 증가	접착력 부족, 흡습	SAT	표면 처리
다이 간 보이드(NCF/MUF)	특정 층 위 온도 상승, 해당 층 리텐션 tail	12장 참조	층별 센서, SAT	12장 대책
핫스팟 국부 리텐션 fail	특정 बैं크/영역 리텐션 에러가 고온에서만	PHY/뱅크 활성 집중, 얇은 다이	에러 주소 맵 vs 레이아웃, 핫스팟 시물	가드밴드, 어드레스 매핑, 리프레시 정책
핫스팟 국부 타이밍 마진 fail	특정 영역 tRCD/tAA 고온 fail	이동도·Cu 저항 국부 증가	온도별 슈무(shmoo) 맵	타이밍 가드밴드, 설계
솔더 피로 가속	TCT 수명 예상보다 짧음	실제 ΔT 가 시물보다 큼 (핫스팟 위 범프), 고온 유지	사이클 후 저항, 단면	열 설계, 언더필
EM 가속	HTOL에서 특정 범프/배선 저항 증가	핫스팟 위 전원 범프	저항 모니터, 단면	전원 범프 분산, 열 개선
온도 센서 오차	실제보다 낮게 읽어 리텐션 fail, 또는 높게 읽어 불필요 스로틀	센서 트리밍 오차, 위치	외부 기준 대비 교정	트리밍, 다중 센서
스로틀링 성능 저하	고부하에서 대역폭 저하, 지연 증가	온도 한계 도달	성능 로그 vs 온도 로그	θ 개선, 냉각, 워크로드 분산
NAND 교차 온도 에러	저온 부팅 시 리드 에러 급증	고온 기록 후 저온 리드 V_t 이동	온도별 에러율, V_t 분포	온도 보상 리드, 리트라이
NAND 고온 리텐션 fail	고온 보관 후 에러	아레니우스 가속	베이킹 시험	데이터 리프레시 정책, ECC 강화
3D NAND 채널 자기가열	프로그램 중 인접 셀 방해 증가, V_t 산포	폴리 채널 낮은 k, 고전류	라만/시물, 프로그램 패턴 의존	프로그램 전류 제한, 펄스 조정
인터포저 열 유입 (GPU→HBM)	GPU 부하만 늘려도 HBM 온도 상승	공유 인터포저/리드	HBM 센서 vs GPU 부하 상관	열 차단 구조, 배치, 리드 설계
냉각 불균형(다중 스택)	특정 스택만 뜨거움	냉판 유로 위치, TIM 두께 차	스택별 센서 비교	냉판 설계, 높이 맞춤
워페이스 기인 접촉 불균일	중앙/가장자리 θ 차	온도별 워페이스	shadow moiré, IR	재료 균형, 상부 다이 두께

열 기인 불량과 비열 불량의 구별

관찰	열 기인 가능성 높음	비열(공정·설계) 가능성 높음
온도 의존	고온(또는 저온)에서만 fail, 온도 스위에 연속 변화	온도 무관 또는 계단식
부하 의존	고부하·지속 부하에서 시간 지연 후 fail	부하 무관, 즉시 fail
위치	발열 맵(PHY, 활성 बैं크, 상/하층)과 겹침	웨이퍼맵 좌표, 특정 마스크/레이아웃 반복
시간	수 초 분 지연(시간 상수) 후 발생, 냉각 후 회복	즉시, 비가역
회복성	냉각하면 재통과	냉각해도 fail(단, HIP·크랙은 온도로 접촉 변화 가능)
유닛 간	같은 슬롯/위치 유닛이 공통	같은 로트/웨이퍼가 공통

[주의]

“고온에서만 fail”이 항상 열 기인은 아니다. 부분 접촉된 범프(HIP, 크랙)는 온도에 따라 팽창·수축으로 접촉이 불거나 떨어져 온도 의존 fail을 만든다. 이때는 저항의 온도 계수(TCR)가 Cu의 0.4%/°C에서 크게 벗어나거나 불연속으로 뚫다. TCR 스위프로 소자 열 민감도와 접합 문제를 구분한다.

4.2 열이 개입하는 신뢰성 가속 모델

모델	식(개념)	적용 대상	대표 파라미터(대략)	PE 사용
아레니우스	$AF = \exp[(E_a/k)(1/T_{use} - 1/T_{stress})]$	NAND 리텐션, IMC 성장, 트랩 생성, 부식	NAND 리텐션 E_a 1.0 1.2 eV, DRAM 누설 0.5 0.7 eV	HTS/베이크 시간 설계
블랙(Black)	$MTTF = A \cdot j^{-n} \cdot \exp(E_a/kT)$	배선·범프 EM	n 1 2, E_a 0.8 1.0 eV(슬더/Cu)	HTOL 전류·온도 설계
코핀-맨슨	$N_f \propto (\Delta\gamma)^{-n}$	슬더 피로	n 2 3	TCT 사이클 수
노리스-랜즈버그	코핀-맨슨에 주파수·최고 온도 항 추가	슬더 피로 가속계수	—	시험 조건 → 필드 환산
펙(Peck)	$AF = (RH_{use}/RH_{stress})^{-n} \cdot \exp[\dots]$	습기 부식	n 2.5 3, E_a 0.7 0.9 eV	uHAST 환산
아이링(Eyring)	온도 + 전압(또는 전계) 결합	TDDb, 유전체	전압 가속 지수 별도	HTOL 전압 가속

- 이 모델들은 모두 “온도가 정확할 때” 맞는다. 시험 중 T_j 가 자기가열로 설정보다 10°C 높으면 아레니우스 E_a 1.1 eV에서 AF가 약 2.5 3배 달라져, 수명 예측이 그만큼 틀어진다. 신뢰성 시험의 첫 검증 항목이 “시험의 실제 T_j ”인 이유다.
- 핫스팟 위 범프는 평균 온도가 아니라 국부 온도로 EM·피로가 진행된다. 시뮬레이션 평균 온도로 수명을 계산하면 낙관적이다.

[핵심]

열 불량의 공통 시그니처는 “온도·부하·위치 의존성”이다. 상온에서 통과하고 고온에서 fail, 저부하에서 통과하고 고부하에서 fail, 그리고 fail 위치가 레이아웃의 특정 영역(PHY 위, बैं크 그룹, 상층/하층)에 대응한다. 이 세 축을 항상 함께 그린다.

5. 공정 변수 ↔ 소자/제품 특성 상관관계

5.1 DRAM

변수/조건 shift	1차 변화	소자 파라미터	제품 특성	수율/신뢰성
T _j +10°C	접합·서브스레솔드 누설 2배	셀 누설 ↑	리텐션 tail 절반	리프레시 2배 구간 진입, 리텐션 fail
T _j +10°C	이동도 -5 8%, V _t -10 20 mV	I _{on} ↓, 센싱 속도 ↓	tRCD/tAA 마진 ↓, tWR 마진 ↓	고속 빈에서 fail
T _j +75°C(25→100)	Cu 저항 +30%	RC ↑, IR-drop ↑	글로벌 타이밍 shift, 어레이 전압 강하	마진 감소
스택 상하 구배 10°C	층별 리텐션 2배 차	—	하부 다이 tail	스택 리페어 소모, 가드밴드
TIM θ +0.3 °C/W(보이드)	25 W에서 T _j +7.5°C	누설 1.7배	리텐션 마진 ↓	필드 에러 증가
겉 재료 NCF→MUF	층당 θ 절반	상하 구배 절반	상부 리텐션 균일화	가드밴드 축소 가능
리프레시 배율 2배	리프레시 전력 2배	—	대기 전력 ↑, 온도 ↑	열폭주 이득 증가
센서 가드밴드 -3°C(과소)	실제 핫스팟 스펙 초과	—	국부 리텐션 fail	필드 SER
알파/열 결합	고온에서 소프트 에러 감도 ↑	임계 전하 ↓	SER ↑	ECC 부담

- 리텐션 스크린은 최악 온도에서 한다. 스펙 95°C 제품은 95°C + 가드밴드에서 리텐션을 측정해 tail 비트를 리페어하거나 다이를 걸러낸다. 온도가 정확하지 않으면 스크린 자체가 무의미해진다. 테스트 챔버/프로버 온도 정확도, 다이 자기가열(테스트 중 전력)까지 포함해 실제 T_j를 알아야 한다.
- 웨이퍼 테스트 온도와 패키지/스택 테스트 온도의 차이, 그리고 필드 온도 분포를 연결하는 것이 PE의 리텐션 가드밴드 업무다.

5.2 NAND

변수/조건 shift	1차 변화	셀 파라미터	제품 특성	수율/신뢰성
보관 온도 +10°C(Ea 1.1)	디트래핑 2.5 3배 가속	V _t 하강 속도 ↑	리텐션 수명 ↓	고온 보관 후 에러
프로그램 온도 ↑	터널링 ↑, 프로그램 빨라짐	V _t 분포 폭 ↑	방해 증가	리드 마진 ↓
사이클링 온도 ↑	트랩 일부 어닐	V _t 산포 완화	endurance 겉보기 개선	저온 사이클링이 최악
리드 온도 - 프로그램 온도 = -50°C	셀 전류-V _t 관계 변화	겉보기 V _t 이동 수십 수백 mV	리드 에러 급증(콜드 스타트)	리트라이, 온도 보상
채널 자기가열	폴리 채널 국부 +수십 °C	프로그램 속도/방해 국부 변화	페이지 내 V _t 산포	패턴 의존 에러
컨트롤러 열 유입	인접 NAND 패키지 +10 20°C	위 항목들	패키지 위치별 에러율 차	배치 최적화
스택 층별 온도 차	층별 리텐션 차	—	층별 에러율	다이별 보상 테이블
스로틀	쓰기 성능 제한	—	대역폭 저하	고객 체감 성능

5.3 리텐션 분포와 온도: 예시 계산

리텐션은 분포다. 온도가 오르면 분포 전체가 짧은 쪽으로 이동하고, tail이 리프레시 주기를 넘는 비트 수가 지수적으로 늘어난다.

조건	리텐션 중앙값(예시)	64 ms 미달 비트(예시, 16 Gb)	32 ms 미달 비트	의미
65°C	2 s	0	0	여유
75°C	1 s	수 개	0	리페어로 흡수
85°C	0.5 s	수십 개	수 개	리페어 한계 근접, 2배 리프레시 시작
95°C	0.25 s	수백 개	수십 개	2배 리프레시로 tail 대부분 구제
105°C	0.12 s	수천 개	수백 개	4배 리프레시 또는 등급 외

- 숫자는 예시이며 세대·설계에 따라 자릿수가 달라진다. 중요한 것은 (1) 중앙값이 10°C당 절반, (2) tail 비트 수는 그보다 훨씬 급하게(분포 꼬리가 지수형이므로) 증가한다는 두 감각이다.
- 스택 하부 층이 상부보다 10°C 높으면 하부 층은 위 표에서 한 칸 아래 행을 산다. 리페어 자원과 리프레시 정책을 층별로 배분해야 하는 이유다.
- VRT(Variable Retention Time) 비트는 온도에 따라 리텐션이 두 상태 사이를 오가므로, 고온 스크린에서 잡히지 않고 필드에서 나타날 수 있다. 온도 스크린만으로 못 잡는 tail이 존재한다는 점을 ECC/리프레시 정책이 보완한다.

5.4 열 변수 → 테스트 항목 매핑

열 변수	검출되는 테스트 항목	검출되지 않는 곳	보완
스택 수직 θ 증가	스택 고온 리텐션(하부 층 tail), 층별 센서 차	웨이퍼 EDS	스택 테스트 필수
TIM 보이드	시스템 부하 테스트 온도, 과도 열 응답	스택 테스트(TIM 이전)	조립 후 샘플링
핫스팟 국부	영역별 리텐션 맵, 온도별 슈무	단일 센서 온도	핫스팟 매핑, 영역 가드밴드
센서 오차	외부 기준 대비 교정 데이터	기능 테스트	트리밍 검증
리프레시 정책 부적합	온도 스위치 에러율, 전력 측정	상온 테스트	온도 스위치 검증
NAND 교차 온도	기록 온도 × 리드 온도 매트릭스	단일 온도 테스트	매트릭스 시험
자기가열(테스트 중)	T _j 보정 후 재해석	설정 온도만 기록	열저항 캘리브레이션

5.5 HBM 스택 요약 도식

```

base die PHY power up
  -> bottom hotspot (+10~15C vs top)
  -> core die #1 leakage x2 -> retention tail -> refresh multiplier up
  -> stack refresh power up -> whole stack T up -> throttle
NCF k 0.3 x 12 layers
  -> vertical theta 1~2 C/W -> gradient -> per-layer guardband
TIM void 10%
  -> theta_JC +0.3 C/W -> +7.5C at 25W -> above 85/95C boundary
top die thin / height mismatch with GPU
  -> TIM BLT +50um -> theta up locally

```

6. 트러블슈팅 케이스

6.0 열 트러블슈팅의 첫 갈림길

증상	첫 질문	1차 데이터	갈림길
고온에서만 fail	실제 T _j 가 얼마인가(센서·보정)	온도 스위치 fail률, 센서 vs 외부 기준	온도 자체 문제 vs 온도 민감도 문제
특정 위치(층·영역)만 fail	발열 맵과 겹치나	에러 주소 맵 vs 레이아웃/PHY 위치	핫스팟 vs 국부 열저항(보이드)

증상	첫 질문	1차 데이터	갈림길
시간이 지나며 악화	열저항이 변했나	사이클별 θ , 과도 열 응답	TIM 열화 vs 소자 열화
특정 유닛/슬롯만 뜨거움	환경인가 조립인가	위치 교체 시험, θ 비교	시스템 냉각 vs 패키지 θ
성능 저하(스로틀)	온도 로그와 부하 로그의 상관	시간축 겹친 로그	열 한계 vs 정책 오설정
저온에서 fail	교차 온도인가 저온 특성인가	기록 온도 이력, V_t 분포	NAND 교차 온도 vs 저온 타이밍

[핵심]

열 트러블슈팅의 첫 단계는 항상 “실제 온도를 확인하는 것”이다. 설정 온도, 센서 온도, 실제 T_j , 핫스팟 온도는 모두 다른 숫자다. 이 넷을 구분하지 않으면 가설이 전부 흔들린다.

케이스 1: 12단 HBM, 하부 2개 층에서만 고온 리텐션 fail

- 증상: 스택 테스트 95°C 리텐션에서 코어 다이 #1, #2에 tail 비트가 상부 다이 대비 5배. 웨이퍼 EDS에서는 12장 모두 동등.
- 1차 데이터: 층별 온다이 센서 값 — 테스트 중 #1이 #12보다 12°C 높음. fail 비트의 다이 내 위치가 베이스 다이 PHY 바로 위 영역에 집중. 상온 리텐션은 층 간 차이 없음.
- 가설: (a) 베이스 다이 PHY 발열이 #1, #2를 국부 가열 (b) #1, #2 본딩층 NCF 보이드로 열저항 증가 (c) #1, #2 다이가 다른 웨이퍼 로트(누설 큰 로트) (d) 하부 층 IR-drop으로 셀 전압 저하.
- 검증: (a) 테스트 패턴에서 PHY 부하를 낮추자 #1 온도 8°C 하강, tail 60% 감소 → 강한 상관. (b) SAT에서 #1-#2 계면 보이드 정상 수준. (c) 로트 이력 동일. (d) 전압 모니터 정상.
- 근본 원인: 베이스 다이 PHY 핫스팟(국부 15 W/cm²)이 얇은 코어 다이 #1, #2의 해당 영역을 가열. 웨이퍼 테스트에서는 이 열원이 없어 검출 불가.
- 조치: 단기 — 스택 테스트 리텐션 스크린을 PHY 최대 부하 조건에서 수행, 해당 영역 리페어 배분 확대. 중기 — 층별 리프레시 배율(하부 층만 상향) 정책. 장기 — 베이스 다이 PHY 배치 분산, 열 TSV/더미 뎀프 삽입, 겹재료 k 향상.
- 재발 방지: 스택 테스트 항목에 “층별 온도 차”와 “PHY 위 영역 리텐션”을 SPC로 추가. 열 시뮬레이션에 PHY 전력 맵 반영을 설계 리뷰 필수 항목으로.

케이스 2: 필드 GPU 모듈, 특정 HBM 스택만 스로틀링 빈발

- 증상: 데이터센터 GPU 보드 일부에서 특정 위치(4번) HBM 스택이 온도 임계에 먼저 닿아 스로틀. 다른 3개 스택은 10°C 낮음. 출하 테스트는 통과.
- 1차 데이터: 필드 로그 — 4번 스택 온도가 부하와 무관하게 항상 +10°C. 회수 보드 과도 열 응답 측정에서 4번 스택 θ_{JC} 상당분이 0.4 °C/W 높음. 리드 제거 후 SAT: 4번 스택 위 TIM에 20% 보이드.
- 가설: (a) TIM 도포 패턴이 4번 위치에서 부족 (b) 4번 스택 상부 다이 높이가 낮아 TIM 두께 증가 (c) 냉판 유로 4번 위치가 하류(냉각수 온도 높음) (d) 워페이지로 4번 위치 리드 간격 큼.
- 검증: (a) 도포 패턴 검토 — 4번 위치는 패턴 끝단으로 공기 갇힘 경로. (b) 높이 측정 — 4번 스택 30 μ m 낮음 (스펙 내). (c) 유로 설계상 4번이 하류이나 차이 2°C. (d) 워페이지 측정 — 기판 코너인 4번 위치 간격 +40 μ m.
- 근본 원인: 복합. 기판 코너 워페이지로 4번 위치 간격이 크고, TIM 도포 패턴 끝단에서 공기가 갇혀 보이드 20%. 두 요인이 합쳐져 국부 θ 증가.
- 조치: TIM 도포 패턴을 코너까지 덮는 형태로 변경, 도포량 코너 증량, 상부 다이 두께 스펙 하한 상향 검토. 출하 테스트에 스택별 온도 차 규격 추가.
- 재발 방지: 과도 열 응답을 출하 샘플링 항목으로, 워페이지 온도 스윙과 TIM BLT 시뮬레이션을 조립 설계 리뷰에 포함.

케이스 3: SSD 콜드 부팅 시 리드 에러 급증(NAND 교차 온도)

- 증상: 고온 환경(70°C)에서 대량 기록 후 전원을 끄고, 저온(0°C) 창고에서 부팅하면 초기 수 분간 리드 리트라이 급증, 일부 UECC.

- 1차 데이터: 에러 블록의 V_t 분포 측정 — 전체 분포가 저온에서 수십 백 mV 이동, 기본 리드 레벨과 어긋남. 상온에서 기록-리드한 블록은 정상. 특정 다이(컨트롤러 인접)가 더 심함.
- 가설: (a) 교차 온도 V_t 이동에 대한 리드 레벨 보상 부족 (b) 컨트롤러 인접 다이가 기록 시 실제 온도가 센서보다 높았음(보상 테이블 입력 오차) (c) 저온 리텐션 아님(시간 짧음) (d) 특정 다이 로트 품질.
- 검증: (a) 온도 보상 테이블 적용 후 에러 80% 감소. (b) 기록 시 다이별 센서와 실제(열전대) 비교 — 컨트롤러 인접 다이가 8°C 과소 측정. (c) 시간 의존성 없음. (d) 로트 무관.
- 근본 원인: 기록 시 컨트롤러 인접 다이의 실제 온도가 센서보다 높아 보상 테이블이 잘못된 기준으로 작동하고, 저온 리드에서 교차 온도 이동을 충분히 보상하지 못함.
- 조치: 다이별 온도 보상 오프셋(컨트롤러 인접 다이 +8°C), 저온 부팅 시 리드 레벨 사전 조정, 리트라이 순서 최적화.
- 재발 방지: 교차 온도 시험(기록 온도 × 리드 온도 매트릭스)을 제품 검증 항목으로 고정, 패키지 배치 변경 시 열 시물 필수.

케이스 4: 서버 DIMM, 특정 슬롯에서 리프레시 전력 증가와 correctable error 증가

- 증상: 서버 8슬롯 중 CPU에 가까운 2슬롯 DIMM에서 correctable error(CE)가 5배, 전력 측정에서 DIMM 전력 +15%.
- 1차 데이터: DIMM 온다이 센서 88 92°C(다른 슬롯 70 75°C). CE 주소가 특정 다이(DIMM 중앙, 바람 그늘)에 집중. 리프레시 배율 2배 구간 진입 로그.
- 가설: (a) CPU 배기열과 바람 그늘로 T_j 상승 → 리텐션 tail → CE (b) 해당 DIMM 다이 자체 품질 (c) 전압 마진 (d) 로우 해머류 패턴.
- 검증: (a) 슬롯 교체 시 문제가 슬롯을 따라감 → 환경 원인. 팬 속도 상향 시 T_j 78°C, CE 1/4. (b) 다이 교체 무관. (c) 전압 정상. (d) 패턴 무관.
- 근본 원인: 해당 슬롯의 공기 흐름 부족과 CPU 열 유입으로 T_j 가 85°C를 넘어 리프레시 2배 진입(전력 +15%), 그래도 핫스팟 다이의 tail 비트가 리텐션 마진 밖으로 나가 CE 발생.
- 조치: 시스템 — 에어 가이드/팬 커브 조정. 제품 — 해당 온도 등급의 리텐션 가드밴드 재검토, 95°C 스크린 강화.
- 재발 방지: 고객 시스템 열 프로파일(슬롯별 온도 분포)을 제품 검증 조건에 반영, 필드 CE와 온도 로그 상관 분석을 정기 리포트로.

케이스 5: 스택 신뢰성 시험 후 θ 증가와 HTOL 범프 저항 상승

- 증상: TCT 1,000사이클 후 샘플의 스택 유효 θ 가 초기 대비 25% 증가. 같은 로트 HTOL 샘플에서 하부 층 전원 범프 저항이 10% 상승.
- 1차 데이터: 과도 열 응답 구조 함수에서 리드-TIM 구간과 스택 하부 층 구간 두 곳의 열저항 증가. SAT에서 TIM 가장자리 박리와 하부 층 NCF 계면 미세 박리. HTOL 샘플 단면에서 PHY 위 전원 범프에 EM 보이던 시작.
- 가설: (a) TIM 펌프아웃(워페이스 사이클) (b) 하부 층 NCF 박리로 열저항 증가 → 국부 온도 상승 → EM 가속(열-EM 결합) (c) 범프 IMC 성장만의 저항 증가 (d) 측정 재현성.
- 검증: (a) 사이클별 워페이스 스윙에서 리드-다이 간격 변동 30 μm 확인, TIM 유출 흔적. (b) 박리 위치가 PHY 핫스팟 위와 일치. HTOL 중 하부 센서가 초기보다 6°C 상승 기록. (c) IMC 두께 증가는 저항 2% 수준으로 설명 부족. (d) 재측정 일치.
- 근본 원인: 두 메커니즘의 결합. 워페이스 사이클로 TIM 펌프아웃이 진행되어 θ 증가, 동시에 하부 NCF 핫스팟 위 계면이 열피로로 미세 박리되어 국부 온도가 더 올라가고, 그 위 전원 범프의 EM이 아레니우스로 가속.
- 조치: TIM을 겔형으로 변경, 하부 층 NCF 접착력 개선(플라즈마 처리), PHY 위 전원 범프 수 증가(전류 밀도 분산).
- 재발 방지: 신뢰성 시험 중간 시점(250, 500사이클)에 과도 열 응답 측정을 넣어 θ 변화를 조기 검출, 핫스팟 위 범프의 EM 수명 계산에 국부 온도(평균 +15°C) 적용.

[트러블슈팅]

미니 케이스: 벤치마크에서는 스펙 대역폭을 내는데 30분 지속 부하에서 15% 저하. 온도 로그를 겹치면 8분 시점부터 스택 센서가 임계에 닿아 스로틀. 가설은 냉판 유량 부족, TIM θ , 워크로드 편중. 유량은 정상, θ 는 스펙 내, 워크로드가 특정 채널(특정 층)에 편중되어 그 층만 뜨거움. 조치: 컨트롤러 채널 인터리빙 변경으로 발열 분산 → 지속 대역폭 회복. 열 문제가 "패키지"가 아니라 "주소 매핑"으로 풀린 예다. **[아이디어]** 3D 열경로. 지금 열은 아래(베이스)에서 위(리드)로 12층을 뚫고 가야 한다. 다이 사이에 열 전용 TSV와 더미 Cu 범프를 격자로 넣어 수직 금속 경로 비율을 30% 이상으로 올리는 방법, 스택 측면에 금속 열 벽(thermal wall)을 세워 옆으로 빼는 방법, 베이스 다이 열을 인터포저 열 TSV로 아래 기판·냉판으로 빼는 양방향 냉각이 논의된다. 병목은 설계 면적, TSV 밀도에 따른 KOZ, 인터포저 아래 냉각 경로의 부재다. PE가 볼 데이터: 더미 범프 비율별 층 실효 θ , 열 TSV 주변 셀 특성 shift. **[아이디어]** 다이 사이 고k 본드. NCF 0.3 → MUF 2 → 하이브리드 본딩(SiO_2 1.4 + Cu 400, 갭 0)으로 가는 흐름의 끝은 "다이 사이에 수지가 없는 것"이다. 중간 단계로 고k 필러(BN, AlN)를 넣은 NCF, 필러 없이도 k가 높은 결정성 수지, 얇은 Cu 시트를 삽입한 본드 라인 등이 검토된다. 상층은 접합 수율(필러 끼임), 응력 완충(고모듈러스), 비용이다. 하이브리드 본딩이 열 관점 최종 해답이지만 12장의 수율 문제를 함께 풀어야 한다. **[아이디어]** 워크로드 인지 리프레시. 리프레시 배율은 지금 "최고 온도 센서 하나"로 스택 전체를 결정한다. 층별·뱅크별 온도와 리텐션 tail 위치를 알면 뜨거운 층/뱅크만 더 자주 리프레시하고 나머지는 늦출 수 있다. 실제 필요한 리프레시 전력은 지금의 절반 이하일 수 있다. 병목은 표준 인터페이스(컨트롤러가 세밀 제어를 지원해야), 리텐션 tail의 시간 변동(VRT), 온도 센서 밀도다. PE가 준비할 데이터: 층×뱅크×온도 리텐션 맵, VRT 빈도.

7. 응용·심화(최신 이슈)

7.1 HBM4 16단과 열 한계

- 16단, 2,048 I/O, 로직 베이스 다이. 전력은 30 W 안팎 이상으로 예상되고, 베이스 다이가 로직 공정이면 전력 밀도가 더 높다. 층 수 증가로 수직 열저항도 33% 늘어난다(12→16).
- 대응: MUF/고k 갭 재료, 하이브리드 본딩 도입 시점 검토, 더미 범프 확대, 상부 다이 두께 최적화, 그리고 시스템 수랭 전제.
- 성능 관점: 열 한계에 걸리면 2 TB/s 스펙을 지속 유지하지 못한다. "피크 대역폭"과 "지속 대역폭"이 갈라지고, 후자를 열이 결정한다.

7.2 시스템 냉각의 변화(개요)

방식	열전달 능력(대략)	HBM에 주는 의미	제약
강제 공랭	h 20 100 W/m ² ·K, 모듈 수백 W 한계	700 W급 GPU에선 한계	소음, 크기
냉판 수랭(direct-to-chip)	h 수천 수만	1 kW급 모듈 가능, 냉각수 온도가 T_{a}	누수, 유량 균형
액침(immersion)	단상/2상	균일 냉각, 보드 전체	유체 호환성(TIM, 몰드 팽윤)
리드리스(lidless)	TIM1 제거	θ 0.2 0.5 감소	다이 노출, 압력 균일도, 스택 높이 차
마이크로채널(연구)	다이/인터포저 내 채널	핫스팟 직접 냉각	제조, 신뢰성

- 냉각수 온도가 곧 T_{a} 다. 40°C 냉각수와 25°C 냉각수는 T_j 15°C 차이이고, 이는 리텐션 2배 이상의 차이이다. 데이터센터 에너지 효율(따뜻한 물 냉각)과 메모리 신뢰성이 직접 충돌한다.
- 액침 냉각은 TIM·몰드·언더필의 유체 호환성(팽윤, 추출)을 새로 검증해야 한다. 패키지 재료 PE의 새 항목이다.

7.3 온도 정책과 표준

- JEDEC DDR/LPDDR/HBM 표준은 온도 구간별 리프레시 배율과 센서 읽기(MR4 등)를 정의한다. 컨트롤러는 이를 읽어 리프레시 간격을 조정한다.

- LPDDR은 -40 105°C 등 넓은 등급을 갖고, 온도 구간이 8단계(MR4 3비트)로 세분되어 있어 배율이 0.25배에서 4배까지 바뀐다. HBM도 유사한 구간 정의를 가진다.
- 향후 방향: 층별/뱅크별 리프레시(위 아이디어), 온도 이력 기반 리텐션 예측, ECC와 리프레시의 결합(on-die ECC가 tail을 흡수하면 리프레시를 늦춰도 됨).

7.4 3D DRAM과 열

- 수직 적층 셀(3D DRAM)이 오면 셀 어레이 자체가 두꺼워지고 내부 발열(리프레시)이 3차원으로 분포한다. 셀 사이 절연막이 열 경로를 막아 내부 온도가 표면보다 높아진다. 3D NAND의 폴리 채널 자기가열 문제가 DRAM에도 온다.
- HBM에서 3D DRAM 코어 다이를 쓰면 단수는 줄지만 다이당 발열 밀도는 오른다. 열 설계는 “층 수”보다 “발열 밀도 × 열저항”이 본질이라는 점이 다시 확인된다.

7.5 온다이 센서와 핫스팟 매핑

- 센서를 여러 개(뱅크별) 배치하고, 링 오실레이터 주파수(온도·전압 의존)를 분산 센서로 활용하는 방향. 정밀도는 트리밍 비용과 상충.
- 테스트 단계에서 핫스팟 맵을 만들어 가드밴드를 영역별로 다르게 두는 방식. PE의 리텐션 스크린이 “온도 한점”에서 “온도 맵”으로 바뀐다.

7.5.1 리텐션·리프레시·ECC의 결합

접근	원리	열 관점 이득	비용/리스크
온다이 ECC(DDR5 기본)	다이 내부 SEC로 1비트 에러 정정	tail 비트 일부를 정정으로 흡수 → 리프레시 여유	정정 은닉으로 열화 추적 어려움
리텐션 인지 리프레시	약한 로우만 자주 리프레시	리프레시 전력 절감 → 열 감소	약한 로우 프로파일 관리, VRT
온도 기반 배율(현행)	센서 구간별 배율	단순, 표준	최고 온도 하나가 전체 결정
층별·뱅크별 배율(제안)	위치별 온도·리텐션	전력 절반 이하 가능성	컨트롤러·표준 변경
에러 로그 기반 적응	필드 CE 위치로 정책 갱신	실제 열화 반영	로그 신뢰성, 프라이버시

- 열·리텐션·ECC·리프레시는 하나의 예산이다. ECC가 강하면 리프레시를 늦춰 열을 줄일 수 있고, 열이 줄면 리텐션이 늘어 ECC 부담이 준다. PE는 이 예산을 “온도 구간별 tail 비트 수 vs 정정 능력 vs 리프레시 전력”으로 표를 만들어 관리한다.

7.6 열과 시그널/전원 무결성의 결합

온도 효과	전기적 결과	HBM에서의 증상	대응
Cu 저항 +0.4%/°C	채널 저항 ↑, IR-drop ↑	고온에서만 아이 마진 감소, 특정 층 전압 강하	온도별 트레이닝, 전원 범프 증설
드라이버 이동도 ↓	에지 느려짐, 타이밍 shift	고온 고속 빈 fail	온도 보상 드라이버, 재트레이닝
기준전압 드리프트(밴드갭)	리드 레벨/기준 이동	데이터 종속 에러	온도 보상 기준
층별 온도 차	층별 타이밍 스큐	채널 간 마진 산포	채널별 트레이닝
TSV 저항·C 온도 의존	전파 지연 변화	층 위치 의존 지연	층별 지연 보정

- 시스템은 부팅 시 상온에서 트레이닝하고 부하 중 온도가 30 50°C 오른다. 트레이닝 값이 고온에서 최적이지 아니게 되므로 주기적 재트레이닝이나 온도 트리거 재트레이닝이 필요하다. PE는 “상온 통과, 고온 마진 부족” 채널을 온도 스위치 아이 마진으로 골라낸다.

7.7 인터포저·기판 재료 변화의 열 영향

재료 방향	열 장점	열 단점	PE 확인 항목
Si 인터포저(현 주류)	k 150 수평 확산	GPU 열이 HBM으로 유입	HBM 센서 vs GPU 부하 상관
유기 RDL 인터포저	GPU 열 차단 효과	수평 확산 없음, 자체 k 0.3	베이스 다이 온도 상승 폭
유리 인터포저/코어	저CTE로 워페이스·TIM 접촉 개선	k 1 수준, 열 비아 필수	열 비아 밀도별 θ
로컬 Si 브리지 + RDL	열 유입 부분 차단	브리지 위치 국부 확산	브리지 위 온도
기판 열 비아 증설	아래 방향 열경로 확보	배선 면적 손실	z 방향 유효 k

- “GPU 열 유입 차단”과 “HBM 자체 열 확산”은 같은 재료 변수(k)에서 반대 방향으로 움직인다. 유리처럼 k가 큰 인터포저는 GPU 열을 덜 받지만 HBM 자체 열도 덜 퍼뜨린다. 어느 쪽이 지배적인지는 GPU 전력과 HBM 전력의 비율, 거리에 달려 있어 시뮬레이션이 필요하다.

[면접]

“HBM 열 문제 해결의 우선순위를 PE 관점에서 말하라”(60초). 결론: 측정 → 정책 → 구조 → 재료 순으로 쓴 것부터. 첫째, 층별 실제 온도와 핫스팟을 정확히 알아 가드밴드를 최소화한다(측정). 둘째, 층별·영역별 리프레시 배율과 채널 인터리빙으로 발열과 마진을 분산한다(정책). 셋째, 더미 범프·열 TSV·상부 다이 두께로 열경로를 넓힌다(구조). 넷째, 갭 재료 k↑와 하이브리드 본딩으로 층 열저항 자체를 낮춘다(재료). 각 단계에서 확인할 데이터는 층별 센서 차, 리텐션 층별 분포, 과도 열 응답 구조 함수다. **[심화]** 열폭주 조건의 간단한 해석. 전력이 온도의 함수 $P(T) = P_0 + a \cdot (T - T_0)$ (누설·리프레시의 선형 근사, a는 W/°C), 열저항 θ . 정상 상태 $T = T_a + \theta \cdot P(T)$. 정리하면 $T = (T_a + \theta \cdot P_0 - \theta \cdot a \cdot T_0) / (1 - \theta \cdot a)$. 분모 $1 - \theta \cdot a$ 가 0에 가까워지면 온도가 발산한다. 즉 폭주 조건은 $\theta \cdot a \rightarrow 1$. 예: $a = 0.3 \text{ W/}^\circ\text{C}$ (25 W 제품이 10°C당 3 W 증가), $\theta = 2 \text{ }^\circ\text{C/W}$ 이면 $\theta \cdot a = 0.6$ 으로 안정적이지만 이득 $1/(1-0.6) = 2.5$ 배로 외부 온도 1°C 상승이 T_j 2.5°C 상승이 된다. $\theta = 3 \text{ }^\circ\text{C/W}$ 이면 $\theta \cdot a = 0.9$, 이득 10배. 열저항 개선은 온도만 낮추는 것이 아니라 시스템의 민감도를 낮춘다.

8. 셀프 체크 질문

개념(5)

- 열저항 $\theta = L/(k \cdot A)$ 를 설명하고, Si 다이와 NCF 층의 열저항을 비교하라.
 - 답: 열저항은 열 1 W가 흐를 때 생기는 온도 차로, 두께에 비례하고 열전도율과 면적에 반비례한다. 100 mm² Si 다이 50 μm 는 k 150이라 0.003 °C/W인데, 같은 면적 NCF 20 μm 는 k 0.3이라 0.67 °C/W로 200배 크다. 범프가 병렬로 열을 통과시켜 실효값은 낮아지지만, 스택 열저항을 결정하는 것은 실리콘이 아니라 다이 사이 수지층이라는 결론은 바뀌지 않는다.
- θ_{JA} , θ_{JC} , ψ_{JT} 의 차이와 각각을 쓰는 상황은.
 - 답: θ_{JA} 는 접합-주위 전체 열저항으로 JEDEC 표준 보드 자연대류 조건 값이어서 패키지 간 비교에만 쓴다. θ_{JC} 는 열이 상면으로만 나간다고 가정한 접합-케이스 열저항으로 히트싱크 설계에 쓴다. ψ_{JT} 는 실제 다경로 상황에서 상면 온도와 T_j 차를 전력으로 나눈 특성 파라미터로, 시스템에서 상면 온도를 측정해 T_j 를 역산할 때 쓴다. 데이터시트 θ_{JA} 로 시스템 T_j 를 계산하면 틀린다.
- $T_j = T_a + P \cdot \theta_{JA}$ 예시 계산을 하라.
 - 답: 1 W DDR5 다이, θ_{JA} 40 °C/W, T_a 45°C면 $T_j = 85^\circ\text{C}$ 로 리프레시 2배 경계에 닿는다. 강제 냉각으로 θ_{JA} 20이면 65°C다. HBM3E 스택 25 W, 유효 θ 2 °C/W, 냉각수 40°C면 T_j 90°C. 이 식의 핵심은 θ 가 조건에 따라 수 배 변한다는 점이다.
- 재료 열전도율의 자릿수 감각 세 가지는.
 - 답: 금속(Cu 400, Al 200) 100단위, 실리콘 150도 100단위, 수지(언더필 0.3 0.8, NCF 0.2 0.5, 몰드 1, TIM 3 8) 1단위 이하, 공기 0.026. 패키지 열 설계는 수지를 얇게, 금속 경로를 넓게, 공기(보이드)를 없게 만드는 일이다.

1. DRAM이 85°C 위에서 리프레시를 2배로 하는 물리적 이유는.

- 답: 셀 스토리지 노드의 접합 누설과 서브스레숄드 누설이 온도에 지수적으로 늘어(약 10°C당 2배) 리텐션 시간이 10°C당 절반으로 준다. 65°C에서 200 ms 셀이 95°C에서 25 ms가 된다. 64 ms 리프레시 주기가 85°C 근처까지 유효하도록 설계·스크린되어 있으므로 그 위에서는 32 ms로 줄여야 tail 비트를 지킬 수 있다.

응용(5)

1. HBM 스택에서 상하 온도 차가 왜 생기고 얼마나 되나.

- 답: 발열이 베이스 다이(PHY)와 하부에 몰려 있고 열은 12층의 수지+범프 층을 지나 위로 나간다. 층당 실효 열저항 0.05 0.2 °C/W, 12층 0.6 2.4 °C/W에 15 25 W면 10 30°C 구배가 계산되고, 일부가 아래로 빠져 실제로 그보다 작지만 10°C 안팎은 흔하다. 10°C 차는 하부 층 리텐션 2배 악화라서 층별 가드밴드나 리프레시 정책이 필요하다.

1. TIM 보이드 10%가 왜 열저항 10% 증가로 끝나지 않는가.

- 답: 보이드는 공기라 k 0.026으로 TIM보다 100배 이상 나쁘다. 보이드 아래 열은 옆으로 우회해야 하는데 얇은 다이는 수평 확산이 짧아 우회가 어렵고 그 아래 핫스팟이 생긴다. 그래서 평균 열저항 증가보다 국부 온도 상승이 훨씬 크다. 검출은 SAT와 과도 열 응답(구조 함수), 대책은 도포 패턴·진공·표면 세정이다.

1. NCF에서 MUF로 바꾸면 열 관점에서 어떤 변화가 예상되고 무엇을 확인해야 하나.

- 답: 갭 재료 k가 0.3에서 1 3으로 올라 층당 열저항이 절반 이하가 되고 상하 구배가 줄어 상부/하부 리텐션 차가 완화된다는 것을 확인할 것은 첫째 층별 센서 차의 실제 감소, 둘째 MUF 미충전 보이드가 국부적으로 NCF보다 나쁜 공기층을 만들지 않는지(SAT), 셋째 고필러 고모듈러스로 범프 응력이 달라져 TCT 수명이 바뀌지 않는지다.

1. NAND 교차 온도 문제를 설명하고 대책을 말하라.

- 답: 고온에서 프로그램한 셀을 저온에서 읽으면 셀 전류-Vt 관계 변화로 겹보기 Vt가 수십 수백 mV 이동해 기본 리드 레벨과 어긋나 에러가 급증한다. 콜드 스타트가 대표 사례다. 대책은 기록 시 온도를 메타데이터로 저장하고 리드 시 온도 차에 따라 리드 레벨을 보상하는 테이블, 리트라이 순서 최적화, 그리고 다이별 실제 온도(컨트롤러 인접 다이 보정)를 정확히 아는 것이다.

1. 열폭주가 생기는 조건을 간단한 식으로 설명하라.

- 답: 전력이 온도에 따라 $a(W/^{\circ}C)$ 만큼 늘고 열저항이 θ 이면 정상 상태 온도의 분모가 $1 - \theta \cdot a$ 다. $\theta \cdot a$ 가 1에 가까워지면 온도가 발산한다. 예로 a 0.3, θ 2면 0.6으로 안정적이지만 외부 1°C 상승이 T_j 2.5°C 상승이 되고, θ 3이면 이득 10배다. 열저항 개선은 온도만 아니라 시스템 민감도를 낮추며, 컨트롤러 소로틀은 a 를 강제로 줄이는 안전장치다.

심화(5)

1. HBM 스택 수직 열저항을 줄이는 세 갈래와 각 상충은.

- 답: 첫째 갭 재료 k↑(MUF, 고k NCF) — 필러가 접합면에 끼어 non-wet, 얇은 갭 충전 난이도. 둘째 금속 경로 비율↑(더미 범프, 열 TSV) — 설계 면적, TSV KOZ로 셀 손실, 범프 수 증가에 따른 본딩 부담. 셋째 갭 제거(하이브리드 본딩) — 파티클 보이드, nm급 표면 준비, W2W 수율 급. 열 관점 최종 해답은 셋째지만 12장의 수율 문제와 함께 풀어야 한다.

1. 온다이 온도 센서 하나로 리프레시를 결정하는 방식의 문제와 개선 방향은.

- 답: 센서는 한 곳에 있어 핫스팟(PHY 위, 활성 बैंक)을 놓치므로 가드밴드를 크게 잡아 리프레시 전력을 낭비하거나, 작게 잡아 리텐션 fail 위험을 진다. 개선은 बैंक별 다중 센서와 링 오실레이터 분산 센싱, 테스트 단계 핫스팟 맵 기반 영역별 가드밴드, 층별·뱅크별 리프레시 배율(위크로드 인지)이다. 병목은 표준 인터페이스와 VRT 같은 리텐션의 시간 변동이다.

1. 아레니우스 가속계수를 계산하고 NAND 리텐션 시험에 적용하라.

- 답: $AF = \exp[(E_a/k)(1/T_{use} - 1/T_{stress})]$. E_a 1.1 eV, 40°C(313 K) 사용, 85°C(358 K) 시험이면 지수는 $12,765 \times (1/313 - 1/358) \approx 5.13$, $AF \approx 170$. 85°C 1주일(168h)이 40°C 약 3년이다. 시험 온도를 95°C로 올리면 AF가 약 2.5 배 더 커져 시험 시간을 줄일 수 있지만, 너무 높으면 다른 메커니즘(재료 열화)이 개입해 외삽이 틀어진다.

1. 얇은 다이가 열적으로 불리한 이유와 상부 다이를 두껍게 하는 이유는.

- 답: 열은 다이 안에서 두께 정도의 거리만큼 수평으로 퍼진 뒤 위로 간다. 30 μm 다이는 핫스팟을 거의 그대로 위층에 전달해 국부 온도가 높아진다. 상부 다이를 수백 μm 로 두껍게 하면 그 층에서 수평 확산이 커져 리드 접촉 면적을 넓게 쓰고, GPU와 높이를 맞춰 TIM 두께를 균일하게 한다. 다만 스택 높이 제한(720 775 μm) 안에서 코어 다이 두께와 나눠 써야 한다.
- 1. 냉각수 온도 40°C와 25°C는 메모리 신뢰성에 어떤 차이를 만드는가.
 - 답: 수랭에서는 냉각수 온도가 T_a 다. 15°C 차는 그대로 T_j 15°C 차가 되어 누설은 약 2.8배, 리텐션은 1/3 수준, NAND 리텐션 가속은 5배 이상 달라진다. 데이터센터는 에너지 효율을 위해 따뜻한 물(40 45°C)을 선호하므로, 메모리 온도 등급·가드밴드·리프레시 정책이 이 조건에서 검증되어야 한다. 시스템 효율과 메모리 신뢰성이 직접 충돌하는 지점이다.
- 1. (추가) 과도 열 응답(구조 함수)이 TIM 보이드 진단에 유용한 이유는.
 - 답: 다이에 전력 스텝을 주고 온도 상승 곡선을 시간에 따라 기록하면, 열이 각 층을 지나는 시간 상수가 달라 층별 열저항·열용량을 분리(구조 함수)할 수 있다. TIM 층에 보이드가 있으면 해당 구간의 열저항이 커져 구조 함수에서 그 위치만 늘어난다. 비파괴이고 리드를 제거하지 않아도 되며, 정상 샘플과 비교하면 어느 층이 문제인지 지목할 수 있어 SAT로 확인하기 전 1차 계측으로 적합하다.
- 1. (추가) 3D NAND 채널 자기가열이 다이 온도 센서에 안 보이는 이유와 영향은.
 - 답: 폴리실리콘 채널은 k가 벌크 Si의 1/10 이하이고 주위가 산화막이라 프로그램/리드 전류가 흐를 때 채널 국부 온도가 다이 평균보다 수십 °C 높아질 수 있다. 센서는 다이 평균에 가까운 곳에 있어 이를 보지 못한다. 영향은 프로그램 속도·방해의 국부 변화와 페이지 내 V_t 산포, 패턴 의존 에러다. 대책은 프로그램 전류/펄스 제한과 시뮬레이션·라만 측정으로 채널 온도를 별도 관리하는 것이다.
- 1. (추가) 테스트 중 자기가열이 리텐션 스크린을 어떻게 왜곡하는가.
 - 답: 스크린은 척/챔버 설정 온도로 하지만 다이가 테스트 패턴으로 수 W를 소비하면 프로브·소켓 열저항(수 °C/W)을 지나 T_j 가 설정보다 수 수십 °C 높다. 95°C 스크린이 실제 105°C면 과잉 리페어로 수율 손실, 반대로 저전력 패턴이면 85°C 스크린이 되어 tail 누락이다. 대책은 테스트 조건에서 온다이 센서로 실제 T_j 를 읽어 설정 온도를 보정하고, 패턴별 전력을 기록하는 것이다. 스택 테스트에서는 층별로 차이가 나므로 층별 보정이 필요하다.
- 1. (추가) 고온에서만 fail하는 유닛을 열 기인과 접합 기인으로 어떻게 구분하나.
 - 답: 온도 스위치에서 fail이 연속적으로 변하고 발열 맵과 위치가 겹치고 냉각 시 회복하면 열 기인(누설·타이밍)이다. 반면 저항이 온도에 따라 불연속으로 뛰거나 TCR이 Cu의 0.4%/°C에서 크게 벗어나면 부분 접촉 범프(HIP·크랙)가 온도에 따라 붙고 떨어지는 접합 기인이다. 후자는 X-ray·SAT·단면으로 확정하고, 전자는 센서·시뮬레이션·리텐션 맵으로 확정한다.

9. 한 페이지 요약

항목	핵심
왜 열인가	HBM 20 30 W/1.1 cm ² , 12 16층 수지 갭, GPU 이웃, 핫스팟. 성능 = 전력 = 열
기초식	$\theta = L/(k \cdot A)$, $T_j = T_a + P \cdot \theta$. θ_{JA} 는 비교용, 시스템은 Ψ_{JT} /센서
k 자릿수	금속 100단위, Si 150, 수지 0.2 3, TIM 3 8(액체금속 20 80), 공기 0.026
온도 물리	누설 10°C당 2배, 리텐션 10°C당 절반, μ -30 40%(25→100°C), Cu R +30%, NAND Ea 1.1 eV
스택 열저항	갭 k × 층 수 ÷ 범프 비율. NCF 층 0.05 0.2 °C/W, 12층 0.6 2.4, 구배 10°C 안팎
대책 3갈래	갭 k ↑ (MUF), 금속 경로 ↑ (더미 범프·열 TSV), 갭 제거(하이브리드)
TIM	보이드·펌프아웃·건조. 높이 차 50 μm = θ +0.1. 과도 열 응답으로 층 분리
DRAM 정책	tREFI 7.8→3.9 μs (85°C), 센서+가드밴드, 스로틀, 열폭주 조건 $\theta_a \rightarrow 1$
NAND 정책	고온 리텐션 가속, 저온 사이클링 최악, 교차 온도/콜드 스타트 보상
측정	온다이 센서(위치 한계), IR(리드 불가), 과도 열 응답(층 분리), 시물(계면 보정 필수), TTV/워페이징
불량 시그니처	온도·부하·위치 의존. 조립 직후 vs 사이클 후 vs 고온 장기
미해결	3D 열경로(열 TSV·측면 벽·양방향), 다이 사이 고k 본드, 워크로드 인지 층별 리프레시

16. 분석 기법 (인라인·전기·FA)

1. 한눈에 보기

1.1 왜 PE에게 중요한가

- PE(Product Engineering)의 일은 “제품에서 관찰된 이상”을 “공정·설계의 원인”으로 되돌리는 것이다. 그 사이를 이어 주는 유일한 다리가 분석(analysis)이다. 분석 기법을 모르면 가설은 세워도 검증할 수 없다.
- 분석은 세 층으로 나뉜다. 인라인(in-line) 계측·검사는 공정 중에 “지금 만들어지는 것”을, 전기(electrical) 분석은 완성된 다이가 “어떻게 동작하는가”를, 물성 FA(Failure Analysis)는 불량 위치를 열어 “무엇이 실제로 거기 있는가”를 본다. PE는 이 셋을 순서대로, 그리고 서로 대조해 쓴다.
- 분석 하나가 수십만 원에서 수천만 원, 수 시간에서 수 주가 든다. 어느 기법을 어떤 순서로 쓰느냐가 트러블슈팅 속도와 비용을 결정한다. “가장 싸고 빠른 비파괴 기법부터, 가장 비싸고 느린 파괴 기법으로”가 원칙이다.
- 잘못 고른 기법, 잘못 준비한 시편은 존재하지 않는 결함을 만들어 내거나(아티팩트, artifact) 진짜 결함을 지운다. 오진(misdiagnosis) 한 번이면 공정팀이 엉뚱한 변수를 몇 주 동안 흔들게 된다. 기법의 한계를 아는 것이 기법 자체를 아는 것보다 중요하다.
- A!SK에서 “불량 분석 절차를 설명하라”, “SEM과 TEM의 차이”, “비파괴 분석에는 무엇이 있나”, “웨이퍼맵을 보고 다음에 무엇을 할 것인가”는 PE 직무 문항의 단골이다.

1.2 핵심 키워드

용어	한 줄 정의
계측(metrology)	치수·두께·조성 등 수치를 재는 것. 정밀도(precision)와 정확도(accuracy)로 평가
검사(inspection)	결함의 존재와 위치를 찾는 것. 감도(sensitivity)와 포착률(capture rate)로 평가
CD-SEM	저에너지 전자빔으로 패턴 선폭(Critical Dimension)을 재는 인라인 SEM
OCD(Optical CD)	분광 산란 스펙트럼을 모델에 피팅해 CD·높이·측벽각을 비파괴로 재는 기법
오버레이(overlay)	현재 층 패턴과 아래 층 패턴의 위치 어긋남. 1x nm DRAM에서 허용 수 nm
BF/DF 검사	명시야(Bright Field)/암시야(Dark Field) 광학 결함 검사. 패턴 웨이퍼 결함의 주력
e-beam 검사	전자빔 기반 결함 검사. 수 nm 감도, 전기적(VC, voltage contrast) 결함 검출 가능
PCM/WAT	스크라이브 라인 테스트 소자 전기 측정. 공정과 제품을 잇는 첫 전기 데이터
FBM(Fail Bit Map)	불량 비트의 어레이 내 위치 지도. 단일 비트·행·열·블록 패턴으로 원인 분류
Shmoo	두 변수(전압·타이밍 등)를 축으로 pass/fail 영역을 그린 2차원 지도
FIB(Focused Ion Beam)	집속 이온빔으로 국소 단면 가공·TEM 시편 제작·회로 수정
TEM/STEM	투과 전자 현미경. 0.1 nm급 분해능, 원자 배열·박막 두께·계면 관찰
EDX/EELS	특성 X선/전자 에너지 손실로 조성 분석. EELS는 경원소·결합 상태에 강함
SIMS	이차 이온 질량분석. 도펀트 깊이 프로파일, ppm ppb 검출 한계
EMMI/OBIRCH	발광 현미경/레이저 유도 저항 변화. 누설·쇼트 위치를 비파괴로 지목
나노프로빙(nanoprobng)	디레이터(delayer) 후 개별 트랜지스터·컨택에 탐침을 대고 I-V 측정
아티팩트(artifact)	시편 준비나 측정 자체가 만든 가짜 신호. 오진의 주범

2. 기초

2.1 분석은 3계층이다

-----+ In-line metrology / inspection "what is being made" CD, OVL, THK, DEF during process +-----+	-----+ Electrical analysis "how does it behave" PCM, EDS FBM, shmoo I-V, C-V, noise +-----+	-----+ Physical FA "what is really there" SEM/TEM/EDX/SIMS +-----+
fast, non-destructive 100% or sampled	fast~medium, mostly non-destructive	slow, mostly destructive, N=1~10

- 인라인은 웨이퍼가 공정 중일 때 찍는다. 빠르고 파괴하지 않으므로 많이 찍을 수 있다. 대신 "이 CD가 제품 불량을 일으킬지"는 직접 말해 주지 않는다.
- 전기 분석은 소자가 완성된 뒤(PCM은 M1 이후, EDS는 전 공정 완료 후) 동작을 본다. 제품 불량과 직접 연결되지만 "어디가 어떻게 깨졌는지"는 간접 추론이다.
- 물성 FA는 불량 위치를 물리적으로 열어 본다. 가장 확실하지만 가장 느리고 비싸며 시편을 잃는다. 표본 수가 10개이므로 통계적 대표성이 없다.

[핵심]

세 층 중 하나만 보면 반드시 틀린다. 인라인은 "가능성", 전기는 "증상", FA는 "한 점의 실체"다. 세 층이 같은 이야기를 할 때만 근본 원인이라고 부른다.

2.2 파괴 vs 비파괴, 비용과 시간

구분	대표 기법	시편 상태	대략 소요	대략 비용(1건)	표본 수
비파괴 인라인	CD-SEM, OCD, 엘립소, BF/DF, 파티클	그대로 다음 공정 진행	웨이퍼당 수 분	장비 감가 외 미미	웨이퍼 전수 샘플
비파괴 전기	PCM, EDS, FBM, shmoo	그대로(다이는 소팅)	웨이퍼당 수십 분 수 시간	테스트 시간 비용	다이 전수
비파괴 FA	OM, EMMI, OBIRCH, SAT, X-ray, TDR	패키지-다이 유지	수 시간 1일	수십만 원대	1 수 개
반파괴 FA	디캡(decap), 디레이어, 나노프로빙	패키지 파손, 다이 일부 층 제거	1~3일	수십만 수백만 원	1 수 개
파괴 FA	FIB 단면, TEM, SIMS, XPS	시편 소멸	1일 2주	수백만 원대	1 수 개

비용은 회사·외주 여부에 따라 크게 다르므로 예시 값이다. 중요한 것은 순서다. 비파괴로 위치를 최대한 좁힌 뒤 파괴로 들어간다. 위치를 모른 채 FIB로 자르면 확률적으로 결함을 놓치고 시편만 잃는다.

[예시]

16 Gb DRAM 다이 한 개는 대략 60 mm² 안에 약 170억 개 셀이 있다. 단일 비트 불량 하나의 물리적 크기는 수십 nm다. 위치를 모르는 상태에서 FIB로 찾는 것은 축구장에서 모래알 하나를 삽으로 찾는 것과 같다. 그래서 FBM으로 행/열 주소를 얻고, 레이아웃 좌표로 변환하고, EMMI/OBIRCH로 재확인한 뒤에야 FIB를 댄다. 이 순서를 지키면 한 번에 맞히고, 어기면 세 번 잘라도 못 찾는다.

2.3 분해능·검출 한계·샘플링

분석 기법을 고를 때 항상 세 숫자를 확인한다.

- 공간 분해능(spatial resolution): 얼마나 작은 것을 구별하나. 광학 현미경 대략 0.2 0.3 μm , SEM 1 3 nm, TEM 0.1 nm 이하.
- 검출 한계(detection limit): 얼마나 적은 양을 감지하나. EDX 대략 0.1 1 at%, XPS 대략 0.1 at%, SIMS ppm ppb.
- 정보 깊이(information depth): 어디까지 보나. XPS/Auger 표면 수 nm, SEM SE 수 nm 수십 nm, EDX(벌크 SEM) 대략 1 μm , SIMS는 스퍼터하며 깊이 방향 프로파일.

기법	공간 분해능	검출 한계	정보 깊이
OM	0.2 0.3 μm	형상만	표면
SEM(SE)	1 3 nm	형상만	수 nm 수십 nm
TEM/STEM	0.05 0.2 nm	형상·격자	시편 두께(50 100 nm)
EDX(SEM)	대략 1 μm	0.1 1 at%	대략 1 μm
EDX(STEM)	1 5 nm	0.5 1 at%	시편 두께
EELS	0.1 1 nm	0.1 1 at%, 경원소 가능	시편 두께
SIMS	수 μm (스폿), 깊이 1 2 nm	ppm ppb	스퍼터 깊이
XPS	10 μm 수백 μm	0.1 1 at%	5 10 nm
Auger	10 50 nm	0.1 1 at%	1 5 nm


샘플링 문제도 함께 본다. 웨이퍼 한 장에 CD-SEM 측정점을 9점 찍으면 반경 방향 경향은 보이지만 샷 내 편차는 놓친다. FA에서 다이 1개의 TEM 결과를 로트 전체로 일반화하면 오진이 된다.

[주의]

“TEM에서 결함이 보였다”는 “그 다이의 그 위치에 그것이 있었다”까지만 말한다. 같은 불량 시그니처의 다이 3 5개에서 같은 결함이 재현될 때 비로소 “이 불량 모드의 원인”이라고 말할 수 있다.

2.4 신호가 생기는 원리: 전자·광자·이온

거의 모든 분석은 “프로브(probe)를 시편에 쏘고 나오는 신호를 읽는다”로 요약된다. 프로브와 신호의 종류가 기법을 결정한다.



- 전자가 시편에 들어가면 이차전자(SE, Secondary Electron), 후방산란전자(BSE, Backscattered Electron), 특성 X선, 오제(Auger) 전자, 에너지를 잃은 투과 전자가 나온다. SE는 표면 형상, BSE는 원자번호 대비(무거운 원소가 밝음), X선과 EELS는 조성이다.
- 전자의 침투 깊이는 가속 전압에 비례한다. 1 kV면 수십 nm, 30 kV면 수 μm . 그래서 CD-SEM은 300 800 V의 저에너지로 표면 패턴만 보고, 벌크 EDX는 10 20 kV로 깊게 본다.
- 광자는 표면을 깨지 않는다. 반사·편광 변화(엘립소메트리), 산란 스펙트럼(OCD), 회절(XRD), 비탄성 산란(Raman), 광전자 방출(XPS)로 두께·형상·결정·응력·결합을 읽는다.
- 이온은 시편을 깎는다. 깎이며 나오는 이차 이온의 질량을 분석하면 깊이별 조성(SIMS)이 된다. Ga 또는 Xe 이온빔을 집속하면 국소 가공(FIB)이 된다.

2.5 전기 측정 기초

- I-V: 게이트 전압을 훑으며 드레인 전류를 읽는다(I_D - V_G). V_t , 서브스레숄드 스윙(SS, subthreshold swing), I_{off} , I_{on} , DIBL을 뽑는다. 선형 영역 I_D 는 $I_D \approx \mu \cdot C_{ox} \cdot (W/L) \cdot (V_{GS} - V_{th}) \cdot V_{DS}$, 포화 영역은 $I_D \approx (1/2) \cdot \mu \cdot C_{ox} \cdot (W/L) \cdot (V_{GS} - V_{th})^2$.
- V_t 추출법: 정전류법(예: $I_D = 100 \text{ nA} \times W/L$ 일 때의 V_G), 선형 외삽법(gm 최대점 접선의 x절편), 상수 gm법. 방법이 다르면 같은 소자라도 V_t 가 수십 mV 다르므로 PCM 스펙과 방법을 함께 적어야 한다.
- C-V: 게이트에 DC 바이어스 + 소신호 AC(10 kHz ~ 1 MHz)를 걸어 커패시턴스를 읽는다. 축적(accumulation) 영역 C에서 EOT(Equivalent Oxide Thickness)를, 공핍(depletion) 영역에서 기판 도핑을, 고주파-저주파 차이(또는 컨덕턴스법)에서 계면 트랩 밀도 D_{it} 를 얻는다. $C_{ox} = \epsilon_{ox} \cdot A / t_{ox}$ 이므로 면적 $100 \mu\text{m} \times 100 \mu\text{m}$, $t_{ox} = 2 \text{ nm}$ 면 $C \approx 3.45 \times 10^{-11} \times 10^{-8} / 2 \times 10^{-9} \approx 173 \text{ pF}$.
- 4단자(Kelvin) 측정: 전류 인가 단자와 전압 측정 단자를 분리해 접촉 저항을 배제한다. 콘택 저항 R_c , 면저항 R_s 측정의 기본.
- 면저항(R_s , sheet resistance): 단위 Ω/sq . $R = R_s \times (L/W)$. 4점 프로브로 무패턴 웨이퍼 측정, 반데르파우(van der Pauw)나 브리지 구조로 패턴 측정.

[예시]

W 콘택 플러그 하나의 저항이 100Ω 스펙에서 300Ω 로 올랐다. 켈빈 구조 PCM으로 재면 접촉 저항과 플러그 저항이 분리된다. 접촉 저항 증가면 계면 잔류물(세정·에치 문제), 플러그 저항 증가면 보이드나 핵생성층(nucleation layer) 문제로 가설이 걸린다. 측정 구조를 어떻게 설계했느냐가 가설 분기를 결정한다.

2.6 분석 결과를 읽는 통계 습관

분석 장비가 준 숫자는 항상 “측정값 = 참값 + 공정 산포 + 측정 오차”다. 세 성분을 분리하지 않으면 측정 오차를 공정 변화로 읽는다.

개념	정의	예시 값	PE 실무
반복성(repeatability)	같은 조건 같은 점 반복 측정 산포	CD-SEM 0.3 nm(3σ)	스펙 대비 P/T 30% 이하 확인
재현성(reproducibility)	장비·오퍼레이터·일자 간 산포	장비 간 오프셋 0.5 nm	장비 매칭(matching) 관리
정확도(accuracy)	참값(기준 시편)과의 오프셋	TEM 대비 +1.2 nm	오프셋 보정, 절대값 비교 금지
게이지 R&R	반복성+재현성 합산	스펙 폭의 10~30%	신규 계측 도입 시 필수
검출력	진짜 변화를 잡아낼 확률	샘플 9점으로 1 nm shift 검출	샘플링 계획 설계

- 장비 두 대의 CD가 0.5 nm 다르다면 그것은 공정 차이가 아니라 장비 매칭 문제일 수 있다. 같은 기준 웨이퍼를 두 장비에 돌려 오프셋을 먼저 확정한다.
- 시간 축 추세를 볼 때는 계측 장비 자체의 드리프트(예: 전자빔 열화, 광원 수명)를 기준 시편 일일 측정으로 분리한다.
- “스펙 안”과 “정상”은 다르다. 스펙 안이지만 평균이 3 nm 이동했다면 공정은 이미 변한 것이고 제품 특성도 따라 움직인다. PE는 스펙 판정이 아니라 분포 이동을 본다.

[면접]

“계측 데이터가 흔들릴 때 공정 문제인지 계측 문제인지 어떻게 구분합니까?” 1분 답변. “먼저 기준 시편의 같은 기간 측정값을 봅니다. 기준 시편도 같이 움직였으면 계측 장비 드리프트입니다. 기준은 그대로인데 제품만 움직였으면 공정 변화입니다. 다음으로 다른 원리의 계측, 예를 들어 CD-SEM이 흔들리면 OCD, 엘립소가 흔들리면 XRR로 교차 확인합니다. 마지막으로 그 변화가 전기 데이터, 즉 PCM이나 EDS에 같은 방향으로 나타나는지 봅니다. 계측만 움직이고 전기가 그대로면 계측 쪽을, 전기도 같이 움직이면 공정 쪽을 먼저 의심합니다. 계측 능력 지표 P/T가 30%를 넘는 항목은 애초에 작은 변화를 판단할 근거가 약하다는 점도 함께 말합니다.”

3. 기술 상세

3.1 인라인 계측·검사

3.1.1 기법 비교표

기법	측정 대상	대략 성능	처리량	장점	한계
CD-SEM	선폭, 홀 직경, LER/LWR	정밀도 대략 0.2 0.5 nm(3 σ)	웨이퍼당 수 분(수 십 점)	직접 관찰, 국소 측정	레지스트 수축, 차징, 2D 정보만
OCD(scatterometry)	CD, 높이, 측벽각, 다층 두께	정밀도 대략 0.1 0.3 nm	점당 수 초	3D 프로파일, 비파괴, 빠름	모델 의존, 주기 패턴만
오버레이 계측	층간 정렬 오차	정밀도 대략 0.1 0.3 nm	웨이퍼당 수 분	스캐너 보정 직결	타겟과 실제 소자 차이
BF 검사	패턴 결함(브리지, 오픈, 파티클)	감도 대략 20 30 nm	웨이퍼당 수 분 수 십 분	패턴 웨이퍼 주력	뉴슨스(nuisance), 색 노이즈
DF 검사	파티클, 스크래치	감도 대략 10 30 nm	빠름	파티클에 강함	평탄 패턴 결함에 약함
e-beam 검사	미세 결함, 전기적 결함(VC)	대략 3 10 nm	웨이퍼당 수 시간 (일부 영역)	광학 한계 이하, 매립 오픈/쇼트	느림, 차징
분광 엘립소메트리	박막 두께, 굴절률	정밀도 대략 0.01 0.05 nm	점당 1초 미만	초박막에 최적	다층 상관성, 광학 상수 가정
XRR	두께, 밀도, 표면·계면 거칠기	두께 0.1 nm급, 밀도 1 2%	점당 수 분	밀도 정보(엘립소 불가)	느림, 평탄 시편 필요
4점 프로브 Rs	면저항	대략 0.5 1% 반복성	점당 수 초	도핑·금속 두께 대리 지표	접촉식, 모니터 웨이퍼 위주
파티클 카운터(무 패턴)	베어 웨이퍼 파티클	대략 20 nm 이상	웨이퍼당 1분 미만	장비 청정도 모니터	패턴 웨이퍼 불가

3.1.2 CD-SEM

- 원리: 300 800 V 저에너지 전자빔을 주사하며 SE 신호 프로파일을 읽는다. 패턴 에지에서 SE 방출이 급증(에지 효과)해 밝은 선이 생기고, 그 간격을 알고리즘(threshold, 예: 50%)으로 CD로 환산한다.
- 성능: 정밀도(반복성) 대략 0.2 0.5 nm(3 σ). 절대 정확도는 알고리즘·빔 조건에 따라 수 nm 오프셋이 있어 TEM 단면과 매칭(캘리브레이션)한다.
- 핵심 변수: 가속 전압(높으면 침투 깊어 하부 정보 섞임), 빔 전류(높으면 S/N 좋지만 손상), 프레임 수(적분 횟수), 배율, 측정 알고리즘.
- 함정: 레지스트 수축(shrinkage). ArF 레지스트는 전자빔 1회 조사에 대략 1 3 nm 줄어든다. 같은 점을 두 번 재면 두 번째가 작다. EUV 레지스트는 얇아 더 민감하다. 차징(charging)으로 상이 흐르거나 CD가 편향된다.
- 부가 정보: LER(Line Edge Roughness)/LWR(Line Width Roughness). 1x nm DRAM 워드라인 LWR 3 σ 대략 1 2 nm 수준이 관리 대상이다.

[예시]

DRAM 액티브 CD 타겟 20 nm, 스펙 ± 1.5 nm. CD-SEM 반복성 0.3 nm(3 σ)면 측정 불확도가 스펙의 20%다. 계측 능력 지표 P/T(Precision/Tolerance) = 0.3/3.0 = 10%. 일반적으로 P/T 30% 이하를 요구하므로 사용 가능. 스펙이 ± 0.5 nm로 조여지면 P/T가 30%로 한계에 닿아 OCD 병행이나 프레임 수 증가가 필요하다.

3.1.3 OCD(Optical Critical Dimension, scatterometry)

- 원리: 주기 패턴에 광대역(대략 200 1,000 nm) 편광 빛을 쏘고 반사 스펙트럼(엘립소메트리 파라미터 Ψ , Δ 또는 윌러 행렬)을 받는다. RCWA(Rigorous Coupled-Wave Analysis) 등으로 모델 구조의 스펙트럼을 계산해 실측과 피팅, 구조 파라미터(CD, 높이, 측벽각, 하부 막 두께)를 역산한다.

- 장점: 3D 프로파일을 비파괴로, 점당 수 초에. 매립 구조(예: 리세스 게이트 깊이, 캡 홀 바닥 CD)를 볼 수 있어 CD-SEM이 못 보는 것을 본다.
- 한계: 모델이 틀리면 답도 틀린다. 파라미터 간 상관(correlation)이 높으면 CD가 변한 것을 높이 변화로 잘못 피팅한다. 새 구조·새 재료마다 모델을 세우고 TEM으로 검증해야 한다.
- PE 관점: OCD 결과가 흔들리면 “정말 구조가 변했나, 모델이 깨졌나”를 먼저 묻는다. 예: 하부 막 굴절률이 공정 변경으로 바뀌면 OCD가 CD 변화로 오보한다.

3.1.4 오버레이(overlay)

- 정의: 현재 층 패턴 중심과 기준(하부) 층 패턴 중심의 위치 차. x, y 각각 측정. 스캐너 보정 모델(선형: 이동, 배율, 회전; 고차: 샷 내 왜곡)의 입력.
- 방식: IBO(Image-Based Overlay, 박스-인-박스 타깃을 광학 이미지로), DBO(Diffraction-Based Overlay, 회절 격자 쌍의 비대칭 세기로). DBO가 더 작은 타깃과 높은 정밀도.
- 성능: 정밀도 대략 0.1 0.3 nm. 하지만 타깃과 실제 소자 패턴 사이 차이(타깃-디바이스 오프셋)와 툴 유도 시프트(TIS, Tool Induced Shift)가 nm 단위로 존재한다.
- 예산: 1x nm DRAM에서 층간 오버레이 허용치는 대략 2 4 nm(3σ)로 알려졌다. 워드라인-엑티브, 비트라인 컨택-엑티브, 스토리지 노드 컨택 등 핀치(pinch) 위험 층이 핵심.
- 검증: 인라인 오버레이 값과 EDS 수율 맵의 상관, 필요하면 e-beam VC 검사나 단면 TEM으로 실제 정렬 확인.

[트러블슈팅]

증상: 특정 샷 열(column)에서 오버레이 x 방향 3 nm 편향, 같은 위치 EDS 수율 저하. 원인: 스캐너 스테이지 그리드(grid) 왜곡 또는 레티클 열팽창. 조치: 스캐너 매칭 재측정, 고차 보정 모델 업데이트, 해당 레티클 교체 여부 판단. 확인: 보정 후 오버레이와 수율 동시 회복.

3.1.5 결함 검사: BF / DF / e-beam

- BF(명시야): 넓은 파장 조명을 수직 입사·정반사 수집. 다이-투-다이(die-to-die) 또는 셀-투-셀 비교로 차이를 결함으로 표시. 패턴 결함(브리지, 오픈, 잔류 레지스트, 패턴 붕괴)에 유효. 감도 대략 20 30 nm.
- DF(암시야): 경사 조명, 산란광만 수집. 파티클·스크래치가 밝게 뜬다. 평탄한 결함(예: 미세 CD 편차)은 놓친다. 감도 대략 10 30 nm(배경 패턴에 따라).
- e-beam 검사: 전자빔 주사 이미지 비교. 광학 한계 이하 결함, 그리고 전압 대비(VC, Voltage Contrast) 결함. 플로팅된 컨택은 차징돼 어둡거나 밝게 튀어 매립 오픈/쇼트를 검출한다. 대신 느려서 웨이퍼 일부 영역(예: 몇 %)만 샘플링하거나 핫스팟(hot spot) 좌표만 찍는다.
- 결함 분류: 검사 장비는 좌표와 크기만 준다. 이어서 리뷰 SEM(review SEM)이 좌표로 가서 고배율 이미지를 찍고 ADC(Automatic Defect Classification)가 브리지·파티클·스크래치 등으로 분류한다.
- 지표: 포착률(capture rate), 뉴슨스율(nuisance rate, 결함이 아닌데 결함이라 표시), 킬러(killer) 비율. 감도를 올리면 뉴슨스가 폭증한다. 레시피 튜닝은 감도와 뉴슨스의 타협이다.
- 킬 비율(kill ratio): 결함 종류별로 그 결함이 있는 다이가 실제 EDS에서 죽는 비율. 인라인 결함 밀도 $\times$ 킬 비율 = 예상 수율 손실. PE가 인라인 검사팀과 대화하는 언어다.

[예시]

어떤 층에서 BF 검사 결함 밀도 0.3 ea/cm², 다이 면적 0.6 cm²면 다이당 평균 0.18개. 포아송 모델로 무결함 확률 $e^{(-0.18)} \approx 0.84$. 그런데 킬 비율이 30%라면 실제 수율 손실은 대략 $1 - e^{(-0.18 \times 0.3)} \approx 5\%$. 킬 비율을 모르면 결함 밀도만으로 수율 영향을 과대·과소 평가한다.

3.1.6 두께 계측: 분광 엘립소메트리, XRR

- 분광 엘립소메트리(SE, Spectroscopic Ellipsometry): 편광된 빛이 박막에서 반사될 때 편광 상태 변화(Ψ , Δ)를 파장별로 측정. 광학 모델(굴절률 n, 소광계수 k)에 피팅해 두께를 얻는다. 게이트 산화막 2 nm를 0.01 0.05 nm 정밀도로 잰다.

- 함정: 두께와 굴절률은 상관이 크다. 막이 얇을수록(수 nm) n 을 고정해야 두께가 안정된다. 조성 변화(예: SiON의 N 농도 변화)는 n 을 바꿔 두께 오보를 만든다. 다층막(ONO)에서는 각 층 두께가 서로 보상되어 총 두께는 맞아도 개별 두께는 틀릴 수 있다.
- XRR(X-Ray Reflectivity): X선을 임계각 근처 저각으로 입사해 반사율 진동(Kiessig fringe)을 측정. 진동 주기에서 두께, 임계각에서 밀도, 감쇠에서 거칠기를 얻는다. 엘립소가 못 주는 밀도를 준다. 예: ALD TiN 밀도가 5.2에서 4.8 g/cm³로 떨어지면 저항 상승·배리어 성능 저하를 의심한다.
- 기타: XRF(X-Ray Fluorescence)로 금속막 두께·조성(예: W, Cu 두께, SiGe의 Ge 농도). 4점 프로브 Rs로 도핑 웨이퍼 활성화나 금속 두께의 전기적 대리값.

3.1.7 파티클 모니터

- 베어 웨이퍼(모니터 웨이퍼)를 장비에 통과시켜 전후 파티클 수 차이(adder)로 장비 청정도를 본다. 레이저 산란 방식, 감도 대략 20 nm 이상(세대에 따라 더 작게).
- 파티클 맵의 패턴이 원인을 말한다. 중심 집중은 가스 샤워헤드/척, 에지 링은 링·클램프, 직선 흔적은 로봇 암 접촉, 랜덤 증가는 챔버 오염 누적.
- PE 관점: 파티클 adder가 스펙 안이어도 제품에 킬러가 될 수 있다(모니터 웨이퍼와 패턴 웨이퍼의 표면 상태가 다름). 패턴 웨이퍼 BF/DF 결과와 교차 확인한다.

3.1.8 핵심 계측 변수 표

변수	조절 방향	영향 받는 결과	모니터링 항목
CD-SEM 가속 전압	낮추면 표면 정보만, 수축 감소	CD 절대값 오프셋, 하부 패턴 혼입	TEM 매칭 오프셋, 반복성
CD-SEM 프레임 수	늘리면 S/N 향상, 수축 증가	정밀도 vs 레지스트 손상	1회차-2회차 CD 차이
OCD 모델 파라미터 자유도	늘리면 피팅 좋아지나 상관 증가	파라미터 오보	피팅 잔차, 파라미터 상관 행렬, TEM 대조
오버레이 타깃 설계	디바이스 유사 피치로	타깃-디바이스 오프셋	e-beam VC, 단면
검사 감도(threshold)	올리면 포착률 ↑ 뉴슨스 ↑	리뷰 부하, 킬러 누락	포착률, 뉴슨스율, 킬 비율
엘립소 광학 모델 n, k	고정 vs 피팅	두께 정확도	기준 시편, XRR/TEM 대조
샘플링 계획(점 수·웨이퍼 수)	늘리면 검출력 ↑ 처리량 ↓	이상 검출 시점	SPC 검출 지연, 탈출(escape) 건수

3.2 전기 분석

3.2.1 I-V 분석

파라미터	추출 방법	대표 값(예시)	무엇을 말하나
Vt	정전류/외삽	DRAM 셀 Tr 대략 0.5 1.0 V, 주변 Tr 0.3 0.6 V	채널 도핑, 게이트 산화막, 일함수, 채널 길이
Ion(I _{dsat})	V _g =V _d =V _{dd}	주변 nMOS 수백 $\mu\text{A}/\mu\text{m}$	이동도, 기생 저항, EOT
I _{off}	V _g =0, V _d =V _{dd}	대략 pA nA/ μm 수준	단채널 효과, 접합 누설, GIDL
SS	서브스레숄드 기울기	이상값 60 mV/dec(상온), 실제 70 100	계면 트랩, 채널 제어력
DIBL	V _t (V _d 저)-V _t (V _d 고)	수십 mV/V	채널 길이, 접합 깊이
GIDL	V _g 음, V _d 양 시 누설	드레인-게이트 오버랩 영역	접합 급준도, 산화막 계면, DRAM 리텐션과 직결
BV	접합/산화막 파괴 전압	접합 수 V 수십 V, GOX 2 nm 대략 3 4 V	접합 프로파일, 산화막 품질

- Id-V_g 곡선의 형태 자체가 진단이다. 험프(hump, 두 번 꺾임)는 채널 코너나 STI 에지의 기생 트랜지스터. 서브스레숄드 기울기 악화는 계면 트랩. 오프 전류가 V_d에 강하게 의존하면 GIDL 또는 펀치스루.
- 게이트 누설(I_g-V_g): 산화막 두께·품질. 직접 터널링 vs 파울러-노드하임(F-N) 영역 구분. 2 nm SiO₂에서 1 V 인가 시 대략 10⁻² A/cm² 수준의 직접 터널링(예시 값).

3.2.2 C-V 분석

- 무엇을 얻나: EOT(축적 C), 기판 도핑 프로파일(공핍 C의 $1/C^2$ 기울기), 플랫폼 전압(일함수·고정 전하), 계면 트랩 밀도 Dit(고저주파법, 컨덕턴스법), 산화막 트랩(히스테리시스).
- 예: 고정 전하 Q_f 가 $1 \times 10^{11} \text{ cm}^{-2}$ 늘면 플랫폼이 $\Delta V = Q/C_{ox}$ 만큼 이동. C_{ox} 가 $1.7 \mu\text{F}/\text{cm}^2$ (EOT 2 nm)면 $\Delta V \approx 1.6 \times 10^{-19} \times 10^{11} / 1.7 \times 10^{-6} \approx 9 \text{ mV}$.
- 주파수 분산(frequency dispersion): 1 kHz와 1 MHz의 C가 다르면 계면 트랩이 저주파에 응답한 것. Dit 대략 $10^{10} \text{ cm}^{-2}\text{eV}^{-1}$ (좋은) $10^{12} \text{ cm}^{-2}\text{eV}^{-1}$ (나쁨).
- DRAM 커패시터 C-V: 셀 커패시터(대략 10 20 fF/셀 급, 예시)와 유전체 누설. 인가 전압에 따른 C 변화(비선형)로 유전체 상태 판단.

3.2.3 차지 펌핑(charge pumping)

- 원리: 게이트에 펄스(축적↔반전)를 주면 계면 트랩이 매 주기 전자·정공을 교대로 포획해 기판으로 재결합 전류가 흐른다. $I_{cp} = q \cdot f \cdot A \cdot D_{it} \cdot \Delta E$. f는 주파수, A는 게이트 면적, ΔE 는 스캔되는 에너지 폭.
- 예: $f = 1 \text{ MHz}$, $A = 10 \mu\text{m} \times 1 \mu\text{m} = 10^{-7} \text{ cm}^2$, $D_{it} = 10^{11} \text{ cm}^{-2}\text{eV}^{-1}$, $\Delta E = 0.6 \text{ eV} \rightarrow I_{cp} \approx 1.6 \times 10^{-19} \times 10^6 \times 10^{-7} \times 10^{11} \times 0.6 \approx 1 \text{ pA}$. 피코암미터로 잰다.
- 장점: C-V보다 작은 소자에서 Dit를 직접, 감도 좋게. 펄스 상승·하강 시간을 바꾸면 에너지 위치별 트랩 분포도 얻는다. HCl/NBTI 후 계면 손상 정량에 쓴다.

3.2.4 노이즈: 1/f와 RTN

- 1/f(플리커) 노이즈: 산화막 트랩이 캐리어를 포획·방출해 채널 전류가 흔들린다. 스펙트럼 밀도 $S_{Id}/I_d^2 \propto N_t/(f \cdot W \cdot L)$. 트랩 밀도 N_t 의 척도. 게이트 산화막 품질, 고유전율 막의 트랩 평가에 쓴다.
- RTN(Random Telegraph Noise): 소자가 작아지면 트랩 1개가 전류를 두 준위로 뒤흔친다. 전류 시간 파형이 계단형. 포획 시간·방출 시간에서 트랩 위치(산화막 깊이)와 에너지를 얻는다.
- 제품 영향: DRAM 셀 트랜지스터 RTN은 리텐션 시간이 시간에 따라 튀는 VRT(Variable Retention Time)로 나타나 리프레시 마진의 꼬리(tail)를 만든다. NAND는 RTN이 V_t 산포에 더해져 읽기 마진을 갉는다. 셀 트랜지스터 폭 20 nm급에서 단일 트랩의 V_t 영향 대략 수십 mV.

3.2.5 PCM 파라미터 해석

PCM 항목	대표 구조	결정하는 공정 모듈	흔들릴 때 의심
$V_t(n/p, \text{셀/주변})$	단일 Tr	게이트 스택, 채널 임플란트, 열 이력	임플란트 도즈, GOX 두께, 어닐 온도
I_{dsat}, I_{off}	단일 Tr	채널 길이(게이트 CD), S/D	포토/에치 CD, 스페이서 두께
$R_s(\text{액티브, 폴리, 금속})$	반데르파우, 브리지	도핑·실리사이드·금속 두께	임플란트, 어닐, CMP 과연마
$R_c(\text{컨택, 비아})$	켈빈, 체인	컨택 에치·세정·배리어	에치 잔류, 언더에치, 배리어 두께
체인 저항(수천 개 컨택)	컨택 체인	컨택 오픈 확률	오픈 한 개면 무한대, 부분 오픈이면 상승
콤(comb)·서펜테인 누설	인접 배선	브리지, 잔류물	포토 결함, 에치 잔류, CMP 스크래치
GOX BV, 누설	MOS 캡	산화막 품질	두께 균일도, 플라스마 손상, 파티클
접합 누설	다이오드	접합 프로파일, 결함	임플란트 손상, 금속 오염
셀 캡 C, 누설	커패시터 어레이	유전체, 전극	유전체 두께, 결정화, 전극 계면

해석 요령: 한 파라미터가 아니라 세트를 본다. nMOS V_t 만 오르고 pMOS V_t 는 그대로면 n채널 임플란트 또는 n 전용 공정. 둘 다 같은 방향이면 게이트 산화막 또는 공통 열 공정. V_t 는 그대로인데 I_{dsat} 만 떨어지면 기생 저항(컨택, 실리사이드) 또는 이동도.

[핵심]

PCM은 “공정이 스펙 안인가”를 말하고, EDS는 “제품이 되는가”를 말한다. PCM이 다 스펙 안인데 수율이 나쁠 수 있다(PCM 구조가 실제 셀 어레이를 대변하지 못함). PCM이 스펙 밖인데 수율이 좋을 수도 있다(스펙이 과보수적). 둘의 상관관계를 항상 데이터로 확인한다.

3.2.6 페일 비트맵(FBM)

패턴	형태	대표 원인	다음 단계
단일 비트(SBF)	흩어진 점	셀 커패시터/채널 결함, 파티클, RTN, 리텐션 tail	리던던시로 구제. 밀도가 스펙 넘으면 FA
행(row) 불량	가로 줄	워드라인 오픈/쇼트, 서브 워드라인 드라이버	워드라인 공정(게이트 에치, 콘택)
열(column) 불량	세로 줄	비트라인 오픈/쇼트, 센스앰프	비트라인 공정, BLC
페어 비트(쌍)	인접 2비트	스토리지 노드 브리지, 액티브 브리지	SNC 에치, 캡 하부 전극 브리지
블록·매트 단위	사각 영역	디코더, 전원, 로컬 회로	주변 회로 검토, 레이아웃
클러스터	국소 덩어리	파티클·스크래치·국소 결함	인라인 결함 맵과 좌표 매칭
체커보드·주기	규칙적 반복	특정 셀 위상(짝/홀), 설계 민감도	레이아웃-공정 상호작용
다이 내 그라데이션	한쪽으로 증가	다이 내 공정 불균일(에치 로딩, 열)	다이 내 CD/두께 분포

FBM은 다이 좌표 → 어레이 물리 주소로 변환해야 한다. 논리 주소와 물리 주소는 스크램블되어 있으므로 설계 팀의 주소 맵이 필요하다. 테스트 조건(전압, 온도, 타이밍, 패턴)을 바꾸며 FBM이 어떻게 변하는지 보는 것이 가설 분기의 핵심이다.

3.2.7 Shmoo

- 두 축(예: VDD vs tRCD, 온도 vs VDD, Vpgm vs 펄스 폭)에서 pass/fail을 그린다. pass 영역의 경계 형태가 메커니즘을 말한다.
- 해석 예: VDD를 낮추면 tRCD 마진이 급격히 줄어드는 곡선 경계 → 센스앰프 구동력·비트라인 RC. 온도 상승에 fail 영역이 늘면 누설(리텐션)형. 전압과 무관하게 특정 타이밍에서 절벽이면 로직 타이밍 문제.
- 가드밴드 평가: 스펙 조건 대비 pass 경계까지 거리가 마진. 마진이 부족하면 스크리닝을 세게(가드밴드 확대)하거나 공정을 고친다(17장).

3.2.8 온도·전압 가속 측정

- 리텐션·누설류 불량은 온도로 가속한다. 대략 10°C 상승에 누설 2배(Ea 대략 0.6 0.7 eV 가정) 수준을 기본 감으로 둔다. 85°C에서 64 ms 리텐션은 25°C에서 대략 수 초일 수 있다.
- 산화막·유전체 신뢰성은 전압으로 가속한다(TDDb, 18장). 테스트에서 VDD보다 높은 전압으로 짧은 시간에 약한 셀을 걸러낸다(번인, 스트레스 테스트).
- 가속의 함정: 가속 조건에서만 나타나는 메커니즘(다른 Ea, 다른 전압 의존성)이 끼면 실사용 예측이 틀린다. 두 온도 이상, 두 전압 이상에서 재어 기울기(Ea, 전압 가속계수)를 실측한다.

3.3 물성 FA

3.3.1 기법 총람

기법	원리	분해능·정보	파괴	소요(대략)	주 용도
OM	가시광 반사·투과	0.2 0.3 μm , 색·형상	비파괴	분	패키지 외관, 크랙, 변색, 큰 이물
SAT/CSAM	초음파 반사(계면 임피던스 차)	대략 10 50 μm , 박리·보이드	비파괴	수십 분	패키지 박리, 언더필 보이드, 다이 크랙
2D X-ray	X선 투과 밀도 대비	대략 1 수 μm	비파괴	분	솔더볼·범프 보이드, 와이어, 브리지
3D X-ray CT	다각도 투과 재구성	대략 0.5 수 μm	비파괴	시간	적층 범프 오픈·크랙·비대칭
TDR/EOTPR	반사 펄스 시간	mm 수십 μm (EOTPR 더 정밀)	비파괴	시간	패키지 배선 오픈·쇼트 위치

기법	원리	분해능·정보	파괴	소요(대략)	주 용도
EMMI/PEM	핫캐리어·재결합 발광	대략 1 μm (적외선 후면)	비파괴	시간	누설 접합, 래치업, 새추 레이션 Tr
OBIRCH/TIVA	레이저 가열 저항 변화	대략 1 μm	비파괴	시간	금속 쇼트, 고저항 비아, 누설 경로
디캡·디레이어	화학·플라즈마·기계 제거	층 단위	파괴	시간 일	다이 노출, 특정 층 관찰
SEM	SE/BSE	1 3 nm 형상, Z 대비	반파괴	분 시간	표면 형상, 단면 개관
FIB	Ga/Xe 이온 가공	수 nm 가공 정밀도	파괴	시간	국소 단면, TEM 시편, 회로 수정
TEM/STEM	투과 전자	0.05 0.2 nm	파괴	일	박막 두께, 계면, 결함, 격자
EDX	특성 X선	at% 조성, STEM에서 nm	부가	분	원소 조성 맵
EELS	전자 에너지 손실	0.1 1 nm, 경원소, 결합	부가	시간	N, O, B 분포, 산화 상태
AFM	탐침·표면 힘	수직 0.1 nm 이하	비파괴(표면)	시간	거칠기, 스텝 높이, CMP 디싱
SCM	탐침 C-V	대략 10 20 nm, 캐리어 농도	파괴(단면)	일	2D 도핑 분포
SSRM	탐침 저항	대략 수 nm, 저항률	파괴(단면)	일	2D 도핑 정량, 접합 위치
SIMS	스퍼터+질량분석	깊이 1 2 nm, ppm ppb	파괴	시간 일	도펀트·오염 깊이 프로파일
XPS	광전자 결합에너지	5 10 nm 깊이, 화학 상태	준파괴	시간	표면 조성·산화 상태
Auger	오제 전자	1 5 nm 깊이, 10 nm 스폿	준파괴	시간	미세 영역 표면 조성
XRD	X선 회절	결정상·격자·응력·결정 크기	비파괴	시간	유전체 결정화, 금속 상, 응력
Raman	비탄성 광 산란	대략 1 μm , 응력·결정성	비파괴	시간	Si 응력, a-Si/poly 구분, 카본
나노프로빙	미세 탐침 I-V	탐침 팁 수십 nm	파괴(디레이어)	일	개별 셀 Tr·컨택 전기 특성

3.3.2 광학·비파괴 패키지 계열

- OM: 첫 관문. 패키지 외관 크랙, 몰드 변색(과열), 핀 오염, 다이 표면 스크래치·변색. 광학 한계 0.2 μm 라 소자 결함은 못 보지만 “어디를 더 볼지”를 정한다.
- SAT(Scanning Acoustic Tomography)/CSAM(C-mode Scanning Acoustic Microscopy): 물에 담근 패키지에 15 230 MHz 초음파를 주사. 재료 경계에서 반사, 특히 공기층(박리, 보이드)은 위상이 반전되어 뚜렷하다. HBM-FC 패키지의 언더필 보이드, 다이-몰드 박리, TSV 인터포저 박리 검출. 주파수가 높으면 분해능은 좋고 투과 깊이는 얕다.
- 2D X-ray: 밀도 차. 솔더(Sn, 무거움)는 어둡고 보이드는 밝다. 범프 보이드율(면적 %), 브리지, 와이어 스위프. 겹친 층은 구분 못한다.
- 3D X-ray CT(Computed Tomography): 시편을 회전하며 수백 수천 장을 찍어 3D 재구성. HBM처럼 8 16단 범프가 겹친 구조에서 특정 단의 범프만 잘라 볼 수 있다. 분해능 서브 μm 급 장비는 시야가 좁아 관심 영역(ROI)을 먼저 좁혀야 한다.
- TDR(Time Domain Reflectometry): 빠른 전기 펄스를 핀에 넣고 반사 파형을 읽는다. 오픈은 양의 반사, 쇼트는 음의 반사. 반사 시간 $\times$ 전파 속도 / 2 = 거리. 기존 TDR은 mm급, EOTPR(Electro-Optical Terahertz Pulse Reflectometry)은 대략 10 μm 급으로 HBM TSV·마이크로범프 구간 구분 가능.

[예시]

HBM 스택에서 특정 채널 오픈. EOTPR로 반사 지점을 재니 베이스 다이 위 약 3번째 코어 다이 높이. 3D X-ray CT를 그 높이로 좁혀 보니 마이크로범프 하나가 비접촉(non-wet). 그 뒤 FIB 단면으로 범프 표면 산화막과 언더필 침투를 확인. 비파괴 두 기법으로 위치를 좁혔기에 FIB를 한 번만 썼다.

3.3.3 전기적 위치 추적(fault localization)

- EMMI/PEM(Photon Emission Microscopy): 소자에 바이어스를 걸면 역방향 누설 접합, 포화 영역 트랜지스터, 산화막 터널링 전류에서 미약한 빛(가시 근적외선)이 난다. 냉각 CCD/InGaAs 카메라로 수 분 수십 분 적분해 위치를 찍는다. 다층 금속에 가려지므로 보통 다이 후면(back side)을 연마·박형화해 Si를 통해 적외선(1,000 nm 이상)으로 본다.
- 함정: 정상 동작 회로(예: 클록 버퍼, 레퍼런스)도 빛을 낸다. 정상 다이와 불량 다이의 발광 이미지를 같은 조건으로 비교해 “차이”만 본다. 저항성 쇼트(금속-금속)는 빛이 거의 없어 EMMI에 안 잡힌다.
- OBIRCH(Optical Beam Induced Resistance Change)/TIVA(Thermally Induced Voltage Alteration): 1,300 nm 레이저를 주사하며 국소 가열. 금속의 저항이 온도로 변하는데(TCR), 전류가 흐르는 경로에서만 저항 변화가 전체 전류 변화로 나타난다. 쇼트 경로·고저항 비아·보이드 있는 배선을 지목한다. EMMI가 못 잡는 금속성 쇼트에 강하다.
- LVP/LVI(Laser Voltage Probing/Imaging): 후면에서 레이저로 트랜지스터 노드 파형을 읽는다. 로직 타이밍 불량 위치 추적. 메모리에서는 주변 회로 디버그에 쓴다.
- 나노프로빙: 디레이어로 컨택 또는 M1 층을 노출한 뒤 SEM 안에서 6 8개 탐침(팁 수십 nm)을 대고 개별 트랜지스터 I-V를 잰다. FBM으로 지목한 불량 셀 트랜지스터의 V_t , I_{off} , 컨택 저항을 이웃 정상 셀과 직접 비교한다. “이 셀이 진짜 전기적으로 다른가”를 결정하는 마지막 전기 증거이며, 그 뒤 같은 위치를 FIB/TEM으로 잘라 물리 원인을 맞춘다.

[핵심]

위치 추적의 순서는 “넓고 빠른 것 → 좁고 느린 것”이다. FBM(주소) → EMMI/OBIRCH(μm) → 나노프로빙(개별 소자) → FIB/TEM(nm). 한 단계를 건너뛰면 다음 단계의 성공 확률이 급락한다.

3.3.4 시편 준비: 디캡, 디레이어, FIB

- 디캡(decapsulation): 몰드 컴파운드를 발연 질산·황산(화학), 레이저, 플라즈마로 제거해 다이를 노출. 과하면 본드 패드·범프 손상. HBM은 스택 구조라 위 다이를 제거하면 아래 다이 신호를 잃으므로 후면 접근이나 측면 단면을 선택한다.
- 디레이어(delayering): 위층부터 금속·절연막을 CMP, 습식 에치, 플라즈마로 한 층씩 제거. 층 두께가 수십 nm 라 층 정지(stop)가 어렵다. 균일도 실패 시 다이 한쪽은 M2, 다른 쪽은 M1이 노출되는 “우물” 현상.
- FIB: Ga^+ (30 kV) 또는 Xe^+ 플라즈마(대면적 고속) 이온빔으로 밀링. 단면 관찰(cross-section), TEM 라멜라(lamella, 두께 50 100 nm) 제작, 금속 절단·연결(회로 수정). 보호막(Pt, C)을 먼저 증착해 상부 손상을 막는다.
- FIB 아티팩트: 커튼(curtaining, 밀도 차로 생기는 세로 줄무늬, 보이드로 오해), 재증착(red deposition, 파낸 물질이 벽에 붙음, 브리지로 오해), Ga 주입(EDX에서 Ga 피크, 비정질화 층 수 nm), 열·전하에 의한 저용점 금속(Al, Sn, In) 변형. 저전압 마무리 밀링(2 5 kV)으로 손상층을 줄인다.
- 단면 위치 정밀도: 목표 결함이 20 nm면 FIB 슬라이스 위치 오차도 수 nm 안이어야 한다. 좌표계 정합(FBM 주소 → 레이아웃 → SEM 정렬 마크), 그리고 “슬라이스 앤 뷰(slice and view)”로 수 nm씩 깎으며 연속 관찰한다.

3.3.5 전자현미경: SEM과 TEM

- SEM: 1 30 kV 전자빔 주사, SE는 형상, BSE는 조성 대비. 저전압(1 kV 이하)이면 표면 민감·차징 감소. 인렌즈(in-lens) 검출기로 1 nm급. 단면 SEM으로 개관(수 μm 시야)을 먼저 잡고, 필요한 곳만 TEM으로 간다.
- TEM: 80 300 kV 전자가 50 100 nm 두께 시편을 투과. BF(명시야) TEM에서 질량·두께·회절 대비, HRTEM(고분해능)에서 격자 무늬. STEM(주사 투과) 모드의 HAADF(고각 환형 암시야)는 원자번호 Z^2 에 비례하는 대비로

- W, Ti, Hf는 밝고 Si, O는 어둡다. 두께 측정(GOX 1.5 nm, ONO 각 층), 계면 거칠기, 결정 결함(전위, 적층 결함), 보이드, 심(seam)을 본다.
- 시편 두께 아티팩트: 두꺼운 시편은 여러 층이 겹쳐 보여 계면이 흐려지고 두께가 과대 평가된다. 얇게 갈면 Ga 손상층 비율이 커진다. 시편 두께를 EELS 로그비로 확인한다.
 - 3D 정보: 단면 하나는 2D 투영이다. 홀 형상(타원, 보임)을 알려면 평면(plan-view) TEM과 단면을 함께 보거나 STEM 토모그래피를 쓴다.

3.3.6 조성 분석: EDX, EELS, SIMS, XPS, Auger

- EDX(EDS, Energy Dispersive X-ray Spectroscopy): 전자빔이 내각 전자를 튕겨내고 채워질 때 나오는 특성 X선의 에너지로 원소 식별. SEM에서는 상호작용 부피가 μm 급이라 박막 분석이 어렵고, STEM-EDX는 시편이 얇아 nm급 맵이 된다. 경원소(B, N, O)는 감도가 낮고 피크 겹침(예: W M선과 Si K선, Ti과 N)이 잦다.
- EELS(Electron Energy Loss Spectroscopy): 투과 전자가 잃은 에너지 스펙트럼. 코어 손실 에지에서 원소, 미세 구조(ELNES)에서 결합 상태(Si^0 vs Si^{4+} , 산화 정도). N, O, B, Li 같은 경원소에 강하다. 1 nm 이하 분해능으로 GOX/고유전율 계면의 SiO_x 중간층 두께를 잰다.
- SIMS: O_2^+ 또는 Cs^+ 1차 이온으로 표면을 깎으며 튀어나온 이차 이온을 질량 분석. B, P, As 도펀트의 깊이 프로파일(농도 vs 깊이)을 10^{15} 10^{21} cm^{-3} 동적 범위로 준다. 접합 깊이, 도펀트 확산, 금속 오염(Fe, Cu, Ni) 검출. 매트릭스 효과(같은 원소도 주변 재료에 따라 이온화율이 달라 정량 오차)와 노크온(knock-on, 스퍼터로 도펀트가 밀려 프로파일이 깊게 보임)이 함정. 표준 시편으로 정량한다. 측정 면적이 수십 μm 이상이라 개별 소자가 아닌 테스트 패드나 넓은 어레이에서 쓴다.
- ToF-SIMS: 시간 비행형, 표면 분자 정보. 유기 잔류물(레지스트, 세정 잔류) 식별.
- XPS(X-ray Photoelectron Spectroscopy): X선으로 방출된 광전자의 결합 에너지에서 원소와 화학 상태(예: Si-O vs Si-N, Ti 산화 여부). 정보 깊이 5 10 nm. 스폿 10 μm 이상이라 국소 소자 분석은 어렵고, 표면 오염·자연 산화막·질화 정도 평가에 쓴다.
- Auger(AES): 전자빔 유도 오제 전자. 표면 1 5 nm, 스폿 10 50 nm로 XPS보다 국소적. 컨택 바닥 잔류물, 본드 패드 오염 분석. 화학 상태 정보는 XPS보다 약하다.

[주의]

EDX에서 Ga 피크가 나오면 대부분 FIB 주입이다. Cu가 뜬다면 FIB 그리드(Cu)일 수 있다. Pt/C는 보호막이다. 이런 “시편 준비 기원 원소”를 공정 오염으로 보고하면 공정팀이 존재하지 않는 오염원을 찾게 된다. 항상 기준 시편(정상 위치)에서 같은 조건으로 스펙트럼을 찍어 비교한다.

3.3.7 탐침 계열: AFM, SCM, SSRM

- AFM(Atomic Force Microscopy): 나노 탐침이 표면을 훑으며 힘을 읽어 높이 지도를 만든다. 수직 분해능 0.1 nm 이하. CMP 후 디싱(dishing)·이로전(erosion), 표면 거칠기(RMS 0.1 1 nm), 스텝 높이, 패턴 붕괴. 팁 마모와 팁 곡률 반경(대략 5 10 nm)이 좁은 홈 깊이를 과소 측정하게 한다.
- SCM(Scanning Capacitance Microscopy): 도전성 탐침에 AC를 걸어 국소 dC/dV를 읽는다. 캐리어 농도가 높으면 dC/dV가 작다. 단면 시편에서 n/p 영역과 접합 위치, 채널 도핑 분포를 2D로 본다. 정량은 어렵다(반정량).
- SSRM(Scanning Spreading Resistance Microscopy): 다이아몬드 코팅 탐침으로 단면을 세게 눌러 국소 저항을 읽는다. 저항률은 캐리어 농도의 함수이므로 표준 시편으로 정량 도핑 지도를 얻는다. 분해능 수 nm, 동적 범위 10^{15} 10^{20} cm^{-3} . 3D NAND 채널 폴리 도핑, DRAM 셀 트랜지스터 채널·접합 프로파일 분석에 쓴다.

3.3.8 구조·응력: XRD, Raman

- XRD(X-Ray Diffraction): 브래그 조건 $n\lambda = 2d \cdot \sin\theta$ 로 결정면 간격 d를 얻는다. 결정상 식별(ZrO_2 의 정방/입방/단사정, HfO_2 결정화 여부, TiN 배향), 결정 크기(피크 폭, Scherrer), 잔류 응력(피크 이동), 박막 두께(XRR 모드). DRAM 커패시터 유전체(ZAZ 등)의 결정화 정도는 유전율과 누설을 동시에 결정하므로 XRD가 표준 도구다.

- Raman: 레이저(예: 532 nm)를 쏘고 포논에 의한 진동수 이동을 읽는다. Si 피크(약 520 cm^{-1})가 압축 응력에서 높은 쪽으로, 인장 응력에서 낮은 쪽으로 이동. 대략 1 cm^{-1} 이동이 수백 MPa 응력에 해당. a-Si는 넓은 피크(약 480 cm^{-1}), poly-Si는 날카로운 피크로 결정성 구분. STI-컨택 주변 응력, 3D NAND 채널 폴리 결정성 평가.

3.3.9 FA 요청서와 보고서에 반드시 들어갈 것

FA는 PE가 요청하고 분석팀이 수행한다. 요청서가 부실하면 분석팀은 “어디를 어떻게 잘라야 할지” 모른 채 시작한다.

요청서 항목	내용	빠지면 생기는 일
증상과 데이터	FBM, shmoo, 온도-전압 의존, PCM 상관	목표 위치 불명, 랜덤 절단
가설과 우선순위	가설 3개 이상, 각 가설이 예측하는 관찰	결과가 나와도 해석 불가
목표 좌표	물리 주소, 레이아웃 좌표, 레이아웃 이미지	엉뚱한 셀 절단
절단 방향-깊이	워드라인 방향/비트라인 방향, 관심 층	관심 구조가 단면에 없음
기준 시편	같은 웨이퍼 정상 다이, 같은 좌표	아티팩트와 결함 구별 불가
요청 기법과 순서	예: EMMI → FIB S&V → STEM-EDX/EELS	비파괴 정보 소실
시편 이력	테스트 조건, 열 이력, 디캡 방법	이력에 의한 변화를 결함으로 오독

보고서에는 관찰(observation)과 해석(interpretation)을 분리해 쓴다. “컨택 바닥에 2 nm 저밀도 층 관찰(관찰), EELS에서 C-F 검출(관찰), 에치 후 폴리머 잔류로 해석(해석), 기준 시편에는 없음(대조), N=3/3 재현(통계)”. 이 형식이면 읽는 사람이 증거의 강도를 스스로 판단할 수 있다.

3.4 언제 무엇을 쓰는가: 결정 트리

```

START: symptom observed
|
+-- Where? (in-line / PCM / EDS / FT / reliability / customer)
|
+-- Is there a spatial signature? (wafer map, FBM)
|   yes -> match with in-line defect/metrology map (same layer? same tool?)
|   no  -> random -> statistics first (lot/wafer/site), then sample dies
|
+-- Is it electrical-parametric (Vt, R, C shift) or functional (bit fail)?
|   parametric -> PCM correlation -> in-line metrology (CD/THK/OVL)
|               -> if still open: cross-section TEM + composition (EDX/EELS)
|   functional -> FBM pattern -> address -> layout coordinate
|
+-- Package-level suspicion? (HBM/FC: open/short channel, no wafer-level clue)
|   yes -> OM -> SAT -> 2D X-ray -> TDR/EOTPR -> 3D X-ray CT -> FIB
|
+-- Die-level localization needed?
|   leakage/short -> EMMI (junction) or OBIRCH (metal) from back side
|   open/resistive -> OBIRCH, nanoprobeing
|   single cell    -> nanoprobeing (compare with neighbor)
|
+-- Physical root cause
|   shape/size     -> FIB-SEM (overview) -> TEM/STEM (detail)
|   composition    -> STEM-EDX (heavy), EELS (light, bonding)
|   doping         -> SIMS (1D, large area), SSRM/SCM (2D, local)
|   surface chem   -> XPS (area), Auger (spot)
|   crystal/stress -> XRD, Raman
|
+-- Verify: reproduce on 3+ dies with same signature, and on reference die

```

기법 선택의 원칙 다섯 가지.

1. 비파괴 먼저, 파괴 나중. 파괴는 되돌릴 수 없다.
2. 위치를 좁힌 뒤 자른다. 위치 없는 FIB는 도박이다.
3. 항상 기준(정상) 시편을 같은 조건으로 함께 분석한다. 차이만이 증거다.

4. 결과가 가설과 일치해도 다른 기법으로 교차 확인한다(예: TEM 두께 ↔ 엘립소 두께, EDX ↔ EELS).
5. 표본 수를 기록한다. N=1은 관찰, N≥3 재현은 증거다.

3.5 제품별 대표 시퀀스

3.5.1 DRAM: 리텐션 tail 비트

EDS retention test fail (tREF margin low)

- > FBM: single-bit scatter, density vs wafer position (center heavy?)
- > temperature / voltage dependence (Ea extraction, GIDL vs junction)
- > PCM correlation: cell Tr Vt, GIDL, cap C, cap leakage by site
- > in-line correlation: GOX THK, WL recess depth (OCD), SNC CD, cap dielectric THK
- > address -> layout -> nanoprobe on 3~5 tail cells + neighbors
(cell Tr Ioff? cap leakage? contact R?)
- > FIB slice-and-view -> STEM: WL recess, junction, SNC, cap bottom electrode
- > STEM-EDX/EELS: dielectric composition, interface layer
- > SSRM (optional): 2D junction profile

전기적 분기가 먼저다. 온도 의존성(Ea)이 접합 누설형(대략 0.6 1.0 eV)인지, GIDL형(약한 온도 의존, 강한 전압 의존)인지, 유전체 누설형인지에 따라 FA 목표 위치가 셀 트랜지스터인지 커패시터인지 갈린다.

3.5.2 NAND: 특정 워드라인(단)의 Vt 분포 이상

EDS / FT: program or read fail concentrated on WL k (or WL group)

- > Vt distribution (histogram) per WL: shift? widening? tail?
- > cycling/retention dependence (intrinsic vs reliability)
- > in-line: mold ONON THK per layer (XRR/ellipso on monitor), channel hole CD
vs depth (OCD/CD-SEM at top; cross-section for depth profile),
WL replacement (W fill) monitoring
- > FIB cross-section along channel hole through WL k: hole CD, bowing,
ONO thickness (STEM), W fill void, blocking oxide
- > STEM-EELS on charge trap nitride and tunnel oxide at WL k vs others
- > plan-view TEM at WL k depth: hole shape (ellipticity), pitch walking
- > (bulk) SIMS on channel poly doping if all WLs affected

3D NAND에서 “특정 단”은 깊이 방향 위치다. 채널 홀 에치의 깊이별 CD 변화(상부 넓고 하부 좁거나, 중간 보임), 몰드 적층 두께의 단별 편차, 텅스텐 치환 시 특정 단의 채움 부족이 후보다. 단면은 반드시 해당 단을 관통해야 하고, 이웃 단과 동일 시편에서 비교한다.

3.5.3 HBM: 스택 간 채널 오픈/고저항

Package FT: channel open / high resistance / marginal timing on die k

- > boundary scan / loopback test: which die-to-die link?
- > OM (external), SAT/CSAM (delamination, underfill void)
- > 2D X-ray (quick), then 3D X-ray CT focused on die k microbumps
- > TDR/EOTPR: distance to discontinuity (which bump level?)
- > thermal / mechanical stress test: does it recover/worsen? (TCT)
- > mechanical cross-section (polish) or Xe-FIB large-area cross-section
- > SEM/EDX on bump: non-wet, IMC thickness, void, crack, Cu pillar tilt
- > TSV: void, seam, liner crack (FIB-SEM, TEM if needed)
- > hybrid bonding (if applicable): Cu-Cu interface void, dishing (AFM on reference), particle at interface

패키지 FA는 열-기계적 이력이 증상을 바꾼다. 분석 전 온도 사이클을 몇 번 돌렸는지, 리플로우를 거쳤는지 기록한다. 또 3D X-ray CT 결과가 있어도 단면으로 확인해야 IMC(Intermetallic Compound) 두께·크랙 같은 μm 이하 정보를 얻는다.

[면접]

“불량이 발생했을 때 어떤 순서로 분석하겠습니까?”에 대한 1분 답변. “먼저 어디서 발견된 불량인지, 웨이퍼맵이나 페일 비트맵에 공간 패턴이 있는지 봅니다. 패턴이 있으면 같은 층의 인라인 결함·계측 맵과 대조해 공정 후보를 좁힙니다. 다음으로 전기 데이터, 즉 PCM 상관과 온도·전압 의존성으로 메커니즘을 접합 누설, GIDL, 저항성 오픈 등으로 분기합니다. 그 뒤 비파괴 위치 추적, 예를 들어 EMMI나 OBIRCH, 패키지면 SAT와 3D X-ray로 μm 수준까지 좁히고, 마지막에 FIB 단면과 TEM, EDX로 물리 원인을 확인합니다. 이때 정상 시편을 같은 조건으로 함께 분석하고 최소 3개 이상 재현되는지 확인해 아티팩트를 배제합니다. 비파괴에서 파괴로, 넓은 곳에서 좁은 곳으로 가는 것이 핵심입니다.”

4. 결함·불량 유형: 무엇으로 잡히고, 무엇이 가짜인가

4.1 결함 유형별 최적 검출 기법

결함명	현상	발생 원인	검출/분석 방법	대책
패턴 브리지	인접 선 연결, 쇼트	포토 초점/도즈, 레지스트 붕괴, 에치 부족	BF 검사 + 리뷰 SEM, e-beam VC, 콤 누설 PCM	포토 윈도우 재설정, 에치 시간
패턴 오픈	선 끊김	레지스트 결함, 파티클 마스크, 과에치	BF, e-beam VC, 체인 저항	결함 소스 제거, 에치 조건
컨택 언더에치(미개방)	컨택 바닥 절연막 잔류	에치 시간·로딩, 하부 두께 편차	e-beam VC(어두운 컨택), 켈빈 Rc, FIB 단면	에치 EPD, 두께 관리
컨택 바닥 잔류물	고저항 컨택	세정 불충분, 폴리머 잔류	Rc 상승, Auger/EELS 바닥 조성, TEM 계면	세정 레시피, 큐타임
보이드(W, Cu 필)	플러그 저항 상승, EM 취약	배리어·핵생성 조건, 오버행	OBIRCH, FIB 단면, TEM(커튼과 구분)	증착 스텝 커버리지
심(seam)	갭필 중앙 틈	컨포멀 증착 합류	TEM 단면, 후속 습식에 확대되면 SEM	증착·리플로우 조건
박막 두께 편차	Vt, C, 누설 변화	증착 균일도, 온도	엘립소 맵, XRR, TEM 단면	챔버 매칭, 온도 프로파일
조성 편차	유전율·저항 변화	전구체 유량, 플라즈마	XPS, EELS, XRF, RBS	레시피 관리
결정화 이상	유전체 누설, 저항 상	열 이력, 두께	XRD, HRTEM 격자, EELS	어닐 조건
접합 프로파일 이상	누설, Vt, DIBL	임플란트 에너지·도즈, 어닐	SIMS, SSRM/SCM, PCM 다이오드	임플란트·어닐 관리
금속 오염	접합 누설, 리텐션	장비 부품, 세정액	SIMS, TXRF(표면), 리텐션 tail Ea	오염원 제거, 게터링
계면 트랩	SS 약화, 1/f, RTN, NBTI	플라즈마 손상, 수소 부족	C-V Dit, 차지 펌핑, 노이즈	어닐(H_2/D_2), 플라즈마 조건
스크래치	선형 결함 열, 클러스터 불량	CMP 패드·슬러리 응집, 핸들링	DF 검사, FBM 클러스터, AFM 깊이	슬러리 필터, 패드 관리
파티클	국소 패턴 결함, 쇼트	챔버 박리, 로봇, 웨트	DF/BF, 리뷰 SEM+EDX 조성	소스 추적(조성으로)
패키지 박리	간헐 오픈, 습기 침투	접착 불량, CTE 불일치, 흡습	SAT, 단면	재료·큐어 조건
범프 비접촉(non-wet)	채널 오픈	산화, 플렉스, 휨(warping)	3D X-ray, EOTPR, 단면 SEM/EDX	리플로우 프로파일, 휨 관리
범프 크랙	TCT 후 오픈	열응력, IMC 취화	SAT(간접), 단면	재료, 언더필
TSV 보이드/라이너 크랙	누설·오픈, 신뢰성	전해도금, 응력	3D X-ray(큰 보이드), FIB 단면	도금 조건, 어닐

4.2 분석 아티팩트 유형(가짜 결함)

아티팩트	어떻게 보이냐	진짜 원인	구별법	예방
FIB 커튼(curtainning)	단면에 세로 줄무늬·어두운 띠, 보이드처럼	밀도 차 재료를 이온이 불균일하게 깎음	로킹(rocking) 밀링, 반대 방향 밀링 후 비교	보호막 두껍게, 저각 마무리
재증착(redeposition)	벽면에 붙은 물질, 브리지처럼	스퍼터된 물질 재부착	단면을 얇게 재밀링해 사라지면 아티팩트	밀링 순서·가스 어시스스트
Ga 주입·비정질층	EDX Ga 피크, 계면 흐림	30 kV Ga ⁺ 손상	기준 시편에도 같은 피크, 저전압 마무리 후 감소	2.5 kV 마무리, Xe FIB
SEM 차징	밝은 번짐, 상 흐름, CD 편향	절연체 대전	저전압·저전류·빠른 주사로 변화 확인	도전성 코팅(FA 한정), 저전압
레지스트 수축	반복 측정 시 CD 감소	전자빔 유도 수축	1회차-2회차 차이 측정	최소 프레임, 첫 측정만 사용
TEM 시편 두께 효과	계면 흐림, 두께 과대	투영 겹침	EELS 두께 측정, 얇은 영역 재촬영	목표 두께 50 nm 이하
TEM 시편 위치 오차	결함 없음 또는 다른 구조	좌표 정합 실패	슬라이스 앤 뷰로 앞뒤 확인	정렬 마크, 마커 증착
EDX 피크 겹침	없는 원소 검출	W-M/Si-K, Ti-L/N-K 등	EELS 교차 확인, 고분해능 EDX 디컨볼루션	표준 스펙트럼
SIMS 노크온·매트릭스 효과	접합이 깊게, 농도 오보	스퍼터 물리	저에너지 1차 이온, 표준 시편	RSF 보정
EMMI 정상 발광	핫스팟이 결함처럼	정상 회로 동작 발광	기준 다이와 차이 이미지	동일 바이어스 비교
OBIRCH 전원선 신호	넓은 영역 신호	큰 전류 경로 자체	바이어스 조건 변경, 국소 신호만 취함	전류 제한
디레이터 불균일	층 혼재, 없는 오픈	연마 불균일	다층 동시 관찰로 판단	종점 모니터
SAT 위상 오독	박리 아님을 박리로	재료 임피던스 조합	단면 확인	기준 패키지
X-ray 겹침	범프 보이드 과대·과소	2D 투영	3D CT	각도 변경
AFM 팁 컨볼루션	홈 깊이 과소, 폭 과대	팁 곡률	팁 검사 시편	새 팁, 고종횡비 팁

[핵심]

아티팩트 판별의 공통 원칙은 “조건을 바꿔 다시 찍어도 남는가”와 “기준 시편에는 없는가”다. 조건을 바꾸면 사라지거나 기준 시편에도 있으면 아티팩트다.

5. 계측값 shift ↔ 소자/제품 특성 상관관계

5.1 DRAM

계측 항목 shift	전기 특성 변화(예시)	제품 영향	어디서 잡히냐
GOX 두께 -0.1 nm(엘립소)	셀 Tr Vt -10 20 mV, GIDL 증가	리텐션 tail 증가, tREF 마진 저하	PCM Vt/GIDL, EDS 리텐션, EMMI(셀 Tr)
워드라인 리세스 깊이 +2 nm(OCD)	채널 길이 변화, Vt shift, 커플링	로우 해머(row hammer) 민감도, 리텐션	OCD, PCM Vt, 단면 TEM
액티브 CD -1 nm(CD-SEM)	채널 폭 감소, Ion 감소, Vt 상승(협채널)	tRCD-tWR 마진 감소	CD-SEM, PCM Idsat, shmoo
BLC-액티브 오버레이 +2 nm	컨택 저항 상승, 인접 쇼트	열 불량, 센싱 마진	오버레이, 켈빈 Rc, FBM 열 패턴

계측 항목 shift	전기 특성 변화(예시)	제품 영향	어디서 잡히나
SNC CD +1 nm	인접 SNC 브리지 확률 증가	페어 비트 불량	CD-SEM, FBM 쌍 패턴, e-beam VC
캡 유전체 두께 -0.2 nm(엘립소/TEM)	C 증가, 누설 급증(터널링)	리텐션 tail, 열 스트레스 취약	PCM 캡 누설, XRD 결정화
캡 유전체 결정화도 변화(XRD)	유전율 변화, 누설 경로	리텐션 분포 전체 이동	XRD, PCM C
하부 전극(TiN) 두께 편차(XRR)	캡 면적·저항 변화, 기울어짐	셀 간 C 산포	XRR, TEM, 밴딩 검사
W 비트라인 Rs +5%	비트라인 RC 증가	tRCD, 센싱 속도	4점 Rs, shmoo VDD-tRCD
금속 오염 Fe 10 ¹⁰ cm ⁻² 검출(TXRF)	접합 누설 증가	리텐션 tail Ea 상승	TXRF, SIMS, 리텐션 온도 의존

5.2 NAND

계측 항목 shift	전기 특성 변화(예시)	제품 영향	어디서 잡히나
채널 홀 CD 상부 +3 nm(CD-SEM)	상부 셀 게이트 필드 감소, 프로그램 느림	상부 WL Vt 분포 이동	CD-SEM, WL별 Vt, 단면
채널 홀 보잉(단면 OCD·TEM)	해당 단 커플링 변화	특정 단 Vt 이상, 셀 간 간섭	단면 TEM, WL별 Vt
터널 산화막 두께 +0.3 nm(TEM/EELS)	프로그램/이레이즈 속도 저하	Vpgm 상승, 사이클링 마진 변화	TEM, P/E 속도, 리텐션
차지 트랩 질화막 두께 -0.5 nm	트랩 용량 감소, 윈도우 축소	Vt 윈도우 축소, 리텐션 악화	STEM-EELS N 분포
블로킹 산화막 두께 -0.3 nm	이레이즈 시 게이트 주입, 백터널링	이레이즈 포화, 리텐션	TEM, 이레이즈 특성
몰드 ONON 단별 두께 편차 +1 nm(XRR)	WL 두께·간격 변화, 필드 변화	특정 단 Vt 간섭	XRR 모니터, 단면
W 치환 채움 보이드(단면)	WL 저항 상승	느린 WL, 읽기 타이밍 마진	WL 저항 PCM, FIB 단면
채널 폴리 결정성 저하(Raman)	이동도 저하, 셀 전류 감소	읽기 마진, 스트링 전류	Raman, 셀 전류
채널 폴리 도핑 편차(SIMS/SSRM)	Vt 분포 폭 증가	읽기 마진	SSRM, Vt 분포
슬릿-홀 오버레이 +3 nm	에지 홀 WL 얇음, 누설	특정 스트링 불량	오버레이, 플랜뉴 TEM

5.3 HBM·패키지

계측 항목 shift	전기 특성 변화	제품 영향	어디서 잡히나
마이크로범프 높이 편차 +2 μm	비접촉 범프 발생	채널 오픈, 간헐 불량	범프 높이 계측(WLI), 3D X-ray
웨이퍼 휨(warp) 증가	에지 범프 비접촉	에지 다이 채널 불량	휨 계측, SAT
TSV 보이드율 증가	TSV 저항·용량 변화	타이밍 마진, 신뢰성	3D X-ray, FIB 단면
IMC 두께 과다(>수 μm)	취성 증가	TCT 후 크랙	단면 SEM/EDX
언더필 보이드	열 경로 차단, 응력 집중	열 불량, 크랙	SAT, 단면
하이브리드 본딩 Cu 디싱 편차	Cu-Cu 미접촉	오픈, 고저항	AFM(본딩 전), 단면 TEM

[면접]

“인라인 계측 데이터와 전기 데이터를 어떻게 연결합니까?” 1분 답변. “저는 사이트(site) 단위 상관을 기본으로 합니다. 웨이퍼 안 같은 위치의 인라인 값, 예를 들어 GOX 두께나 액티브 CD와, 같은 위치의 PCM Vt, 그리고 그 위치 다이들의 EDS 수율을 나란히 놓고 상관계수와 산점도를 봅니다. 예를 들어 GOX가 0.1 nm 얇은 사이트에서 Vt가 15 mV 낮고 리텐션 fail이 두 배라면 인과 사슬이 성립합니다. 상관이 없으면 그 계측

항목은 용의선상에서 지우고, 상관이 있으면 스플릿 로트로 그 변수만 의도적으로 흔들어 재현하는 것이 확증입니다. 계측 하나만 보고 결론 내리지 않고 반드시 전기 데이터로 닫는 것이 원칙입니다.”

6. 트러블슈팅 케이스

6.1 케이스 A: DRAM 컨택 저항 상승, FIB “보이드”의 함정

- 증상: 신규 세대 램프업 중 특정 로트 그룹에서 열(column) 불량 증가. PCM 비트라인 컨택 켈빈 Rc가 평균 대비 2배.
- 1차 데이터: FBM에서 열 불량이 다이 에지 쪽 집중. 인라인 BLC 홀 CD-SEM은 스펙 내. 오버레이도 스펙 내. 컨택 체인 저항 상승.
- 가설: (1) 컨택 바닥 잔류물(세정 불충분), (2) W 플러그 보이드, (3) 배리어 TiN 두께 과다, (4) 컨택 언더에치.
- 1차 FA: 불량 다이 FIB 단면에서 W 플러그 중앙에 어두운 세로 띠 관찰. “보이드”로 보고됨. 공정팀이 W 증착 조건 조사 착수.
- 재검토: 기준(정상) 다이 단면에도 같은 위치에 같은 띠. 밀링 방향을 90° 바꿔 재밀링하니 띠가 사라짐. FIB 커튼 아티팩트로 판정. 2주 손실.
- 재분석: 저전압 마무리 밀링 후 STEM-HAADF로 컨택 바닥 관찰. 바닥에 두께 약 2 nm의 어두운 층. EELS에서 C, F 신호. 에치 후 폴리머 잔류물. Auger로 바닥 조성 확인.
- 근본 원인: 컨택 에치 후 세정과 배리어 증착 사이 큐타임(Q-time)이 특정 로트 그룹에서 초과. 잔류 폴리머가 굳어 세정 효율 저하.
- 조치: 큐타임 인터록 강화, 세정 레시피 보강. 해당 로트 그룹 Rc 회복 확인.
- 재발 방지: FA 보고서 템플릿에 “기준 시편 동일 조건 분석 여부” 필수 항목 추가. 커튼 의심 시 반대 방향 밀링 절차화.

[주의]

이 케이스의 교훈은 FA 결과가 가설 중 하나와 “그렇듯하게” 맞을 때가 가장 위험하다는 것이다. 보이드 가설이 있었기에 커튼을 보이드로 읽었다. 기준 시편이 없는 FA 결과는 증거가 아니다.

6.2 케이스 B: NAND 특정 단 리텐션 열화, TEM 단면이 지목한 것

- 증상: 고온 리텐션 베이크 후 특정 워드라인 그룹(중간 단 근처)에서 Vt 하향 shift 과다.
- 1차 데이터: WL별 Vt 분포에서 해당 단만 하향 tail. 사이클링 전에도 약하게 존재. 인라인 몰드 ONON 두께 (모니터 XRR)는 정상.
- 가설: (1) 해당 단 채널 홀 보잉으로 블로킹 산화막·질화막 실효 두께 변화, (2) 해당 단 W 치환 시 블로킹 산화막 손상, (3) 몰드 특정 단 질화막 조성 이상, (4) 채널 폴리 결정 결함이 해당 깊이에 집중.
- 가장 싼 검증: 이레이즈·프로그램 속도의 단별 분포. 해당 단이 프로그램은 빠르고 이레이즈 후 리텐션이 나쁘다면 터널 산화막 박막화 또는 트랩 질화막 이상 방향.
- FA: 채널 홀을 따라 해당 단을 관통하는 FIB 단면. STEM-HAADF에서 해당 단 홀 CD가 이웃 단보다 약 4 nm 크고(보잉), 터널 산화막 두께는 동일. EELS 라인 프로파일에서 해당 단 차지 트랩 질화막의 N/Si 비가 낮음.
- 교차 확인: 플랜뷰 TEM으로 해당 깊이 홀 형상 확인. 다이 3개 재현.
- 근본 원인: 채널 홀 에치 중 보잉 구간에서 홀 측벽에 증착된 질화막이 상대적으로 얇고 조성이 다름(측벽 각도에 의한 ALD 컨포멀리티 한계). 얇고 산소 비율이 높은 질화막은 트랩 밀도가 낮고 리텐션이 약함.
- 조치: 에치 보잉 억제(가스 비·바이어스 프로파일 조정), ALD 질화막 사이클 보정.
- 재발 방지: 단면 TEM에서 단별 CD 프로파일과 EELS 조성 프로파일을 신규 세대 인수 항목으로 추가.

6.3 케이스 C: HBM 채널 간헐 불량, 위치 추적의 순서

- 증상: 시스템 고객에서 특정 HBM 스택 한 채널이 온도 사이클 후 간헐적으로 오픈.

- 1차 데이터: 패키지 FT에서 상온 pass, 고온에서 fail. 루프백 테스트로 특정 코어 다이 링크 지목.
- 가설: (1) 마이크로범프 크랙, (2) 범프 비접촉(부분 접촉), (3) TSV 라이너 크랙, (4) 언더필 박리로 응력 집중.
- 비파괴 순서: OM 외관 정상. SAT에서 해당 다이 근처 언더필 국소 보이드. 2D X-ray는 겹침으로 불명. EOTPR로 반사 거리 측정, 해당 코어 다이 상부 범프 레벨. 3D X-ray CT를 그 범프 옆에 집중, 범프 하나가 다른 것보다 얇고 비대칭.
- 파괴 확인: 기계 연마 단면 + SEM/EDX. 해당 범프에 미세 크랙, IMC 두께가 정상보다 약 2배. 크랙 경로가 IMC-Cu 계면. 이웃 정상 범프는 IMC 얇고 크랙 없음.
- 근본 원인: 언더필 보이드 근처 범프가 리플로우-TCT 중 국소 응력 집중과 열 이력 차이로 IMC 과성장, 취성 파괴.
- 조치: 언더필 도포-큐어 조건 조정, 보이드 SAT 전수 검사 강화.
- 재발 방지: SAT 보이드 크기 기준 설정, TCT 후 EOTPR 샘플링을 신뢰성 인수 항목에 추가.

[아이디어]

3D X-ray CT는 분해능과 시야가 상충한다. 전체 스택 저분해능 스캔에서 이상 후보 범프를 AI로 자동 선별하고, 그 좌표만 고분해능 재스캔하는 2단계 스킴이면 HBM 16단에서도 분석 시간이 크게 줄 수 있다. 또 EOTPR 반사 파형을 정상 스택 라이브러리와 비교해 “범프 레벨 확률”을 주는 방법도 검토 가치가 있다.

6.4 케이스 D: 오버레이 “정상”인데 콘택 쇼트, 타깃과 디바이스의 차이

- 증상: DRAM 스토리지 노드 콘택(SNC)과 비트라인 사이 쇼트로 페어 비트·열 불량 증가.
- 1차 데이터: 오버레이 계측(DBO 타깃)은 스펙 내. SNC CD 스펙 내. e-beam VC 검사에서 다이 특정 영역 SNC가 밝음(비트라인과 연결).
- 가설: (1) 타깃-디바이스 오버레이 오프셋(타깃은 맞고 소자는 틀림), (2) SNC 에치 측벽 각도로 바닥에서 인접, (3) 스페이서 두께 부족.
- 검증: e-beam VC 밝은 SNC 좌표에서 FIB 단면. SNC가 비트라인 스페이서 쪽으로 약 3 nm 치우쳐 스페이서 두께가 국소적으로 얇음. 오버레이 타깃 위치는 다이 스크라이브 라인이고, 소자는 다이 중앙. 샷 내 고차 왜곡이 스크라이브와 중앙에서 다름.
- 근본 원인: 스캐너 샷 내 고차 왜곡 변화. 타깃은 샷 가장자리(스크라이브)라 중앙의 왜곡을 대변하지 못함.
- 조치: 다이 내 디바이스 유사 오버레이 타깃 추가, 샷 내 고차 보정 모델 갱신, e-beam VC를 오버레이 검증 수단으로 정례화.
- 재발 방지: 오버레이 스펙 검증에 “타깃-디바이스 오프셋 측정”을 세대 초기 필수 항목으로.

6.5 잘못된 FA가 오진을 만드는 대표 예 요약

상황	오진	실제	방지
FIB 단면 세로 띠	W 보이드	커튼 아티팩트	기준 시편, 반대 밀링
EDX Ga·Cu 피크	금속 오염	FIB 주입, 그리드	기준 스펙트럼
얇은 TEM 시편 계면 흐림	계면 산화층	두께-손상 효과	EELS 두께, 저전압 마무리
EMMI 핫스팟	누설 결함	정상 회로 발광	기준 다이 차이 이미지
SIMS 접합 깊이 과대	도펀트 과확산	노크온	저에너지 1차 이온
CD-SEM 2회차 측정	CD 감소 공정 이상	레지스트 수축	1회 측정 원칙
OCD 파라미터 튜닝	구조 변화	하부 막 n 변화(모델 깨짐)	TEM 대조, 모델 갱신
단면 1개로 결론	로트 전체 원인	N=1 우연	N≥3 재현
디레이어 후 오픈 관찰	배선 오픈	연마 불균일	층 종점 확인
2D X-ray 보이드율	범프 불량	투영 겹침	3D CT

7. 응용·심화(최신 이슈)

7.1 EUV 시대의 계측: 확률적 결함과 CD-SEM 한계

- EUV(13.5 nm) 노광은 광자 수가 적어 확률적(stochastic) 결함(랜덤 브리지, 미싱 홀)이 생긴다. 발생률 10^{-6} 10^{-9} 수준이라 CD-SEM 몇십 점 측정으로는 못 잡고, 대면적 e-beam 검사(수 mm² 이상)로 통계를 모아야 한다.
- 얇은 EUV 레지스트(20 30 nm)는 전자빔 수축·손상에 더 민감. 저전압(300 V 이하)·저도즈 CD-SEM, 그리고 OCD와 병행이 표준화된다.
- LER/LWR이 CD 자체보다 중요해진다. LWR 3σ 1 nm가 셀 트랜지스터 Vt 산포 수십 mV로 이어질 수 있다. 계측 자체의 노이즈(SEM 이미지 노이즈)를 LWR에서 분리하는 PSD(Power Spectral Density) 기반 분석이 필요하다.

7.2 HAR(High Aspect Ratio) 구조 계측

- 3D NAND 채널 홀(종횡비 50 100 이상), DRAM 커패시터 홀(종횡비 수십)은 CD-SEM이 상부만 본다. 바닥 CD·보잉·틸트는 OCD(모델 기반), 저에너지 X선 산란(CD-SAXS, 연구 단계), 또는 파괴 단면에 의존한다.
- 인라인 단면 대체: 웨이퍼 한 장을 희생해 여러 위치 FIB 단면을 자동으로 찍는 “인라인 FIB” 샘플링이 신규 세 대 램프업에 도입되고 있다.
- 틸트(tilt) 계측: 수 μm 깊이 홀이 0.1° 기울면 바닥이 수십 nm 이동. 상부·하부 오버레이 타깃 비교, 또는 e-beam 후방산란(BSE) 고전압 이미징으로 바닥 위치를 투시하는 기법이 검토된다.

7.3 e-beam 검사의 확장과 VC(전압 대비)

- 멀티빔 e-beam 검사(수십 수백 빔 동시)로 처리량이 개선되어 EUV 층 전면 검사에 근접하고 있다.
- VC 검사는 매립 컨택의 전기 상태를 인라인에서 본다. 플로팅 컨택은 빔 전하가 빠지지 않아 밝거나(양 전하) 어둡게(음 전하) 보인다. 오픈/쇼트/누설 컨택을 EDS 두 달 전에 잡는다. DRAM SNC, BLC, 3D NAND 셀 컨택에 적용.
- 한계: 차징 조건에 따라 신호가 뒤집힐 수 있고, 하부 회로 연결 상태(접지 여부)에 따라 정상도 이상처럼 보인다. 레퍼런스 다이·레이아웃 정보를 함께 쓴다.

7.4 3D DRAM·하이브리드 본딩 FA

- 3D DRAM(수직 적층 셀)은 3D NAND처럼 깊이 방향 위치 정보가 필요하다. 셀 트랜지스터가 수평 채널로 누워 있어 기존 단면 방향과 다른 시편 절단 계획이 필요하다.
- 하이브리드 본딩(Cu-Cu 직접 접합)은 범프가 없어 X-ray로 오픈을 볼 수 없다. 본딩 계면의 Cu 디상·파티클·보이드는 본딩 전 AFM/검사와 본딩 후 SAT(고주파, 분해능 μm 급 필요), IR 현미경, 그리고 단면 TEM에 의존한다. 접합 계면 μm 이하 보이드를 비파괴로 찾는 것이 미해결 과제다.

7.5 데이터 기반 분석: 맵 매칭과 자동 분류

- 인라인 결함 맵, 계측 맵, PCM 맵, EDS 맵을 웨이퍼 좌표계로 정합해 공간 상관을 자동 계산하는 시스템이 표준이 되고 있다. 특정 결함 종류의 킬 비율을 매 로트 자동 갱신한다.
- FBM 패턴 자동 분류(CNN 기반), 리뷰 SEM 이미지 ADC, TEM 이미지 두께 자동 측정 등은 분석 처리량을 높이지만, 학습 데이터에 없는 신규 결함을 놓칠 수 있다. PE는 “미분류(unknown)” 버킷을 반드시 사람이 검토하도록 운영해야 한다.

7.6 원자 수준 계측의 한계

- GOX 1.5 nm, 유전체 각 층 수 옹스트롬 시대에 TEM 두께 측정 불확도(0.1 0.2 nm)가 스펙의 10% 이상이다. 시편 두께·초점·정렬 조건을 표준화하고, 여러 위치 평균으로 통계를 만들어야 한다.

- 원자 프로브 토모그래피(APT, Atom Probe Tomography): 팁 형태 시편을 전계 증발시켜 원자 하나하나의 3D 위치와 질량을 얻는다. 도펀트의 3D 분포(10 nm 채널 안 B 원자 수 세기)가 가능하다. 시편 제작 난이도가 높고 처리량이 매우 낮아 연구·핵심 이슈에만 쓴다.

[심화]

STEM-EELS 스펙트럼 이미징으로 $\text{HfO}_2/\text{SiO}_2/\text{Si}$ 스택의 계면 SiO_x 층을 0.3 nm 단위로 정량하는 것이 고유전율 게이트 스택 분석의 표준이 되었다. O K-edge ELNES의 형태가 Si-O 결합 vs Hf-O 결합에 따라 다르므로, 계면 층 두께뿐 아니라 화학 상태 분포까지 얻는다. 이것이 C-V EOT와 맞는지 확인하는 것이 PE와 분석팀의 공동 작업이다. **[면접]** “SEM과 TEM의 차이를 설명하고 어떤 상황에 각각 쓰겠습니까?” 1분 답변. “SEM은 전자빔을 표면에 주사해 이차전자나 후방산란전자로 표면 형상을 보며 분해능은 1~3 nm 수준이고 시편 준비가 간단해 빠릅니다. TEM은 50~100 nm로 얇게 만든 시편을 전자가 투과하며 0.1 nm급으로 단면 내부 구조, 박막 두께, 계면, 격자까지 봅니다. 대신 FIB로 시편을 만들어야 해서 하루 이상 걸리고 시편이 파괴됩니다. 그래서 저는 SEM으로 단면 개관을 잡아 컨택 오픈이나 큰 보이드처럼 수십 nm 이상 결함을 먼저 확인하고, 게이트 산화막 두께나 계면층, 유전체 결정 상태처럼 nm 이하 정보가 필요할 때 TEM으로 갑니다. TEM에서는 EDX나 EELS로 조성까지 같이 봅니다.”

8. 셀프 체크 질문

8.1 개념

1. 계측(metrology)과 검사(inspection)의 차이는 무엇인가?
 - 답: 계측은 치수·두께 같은 수치를 재고 정밀도·정확도로 평가한다. 검사는 결함의 존재와 위치를 찾고 감도·포착률·뉴슨스율로 평가한다. 예: CD-SEM은 계측, BF 검사는 검사. 둘은 연결된다. 검사 결함 좌표를 리뷰 SEM으로 분류하고 킬 비율을 붙여야 수율 손실 예측이 된다.
1. CD-SEM과 OCD는 각각 무엇을 잘 보고 무엇을 못 보나?
 - 답: CD-SEM은 표면 패턴을 직접 관찰해 국소 CD·LER을 0.2~0.5 nm 반복성으로 재지만 2D 정보만이고 레지스트 수축·차징이 있다. OCD는 산란 스펙트럼을 모델에 피팅해 CD·높이·측벽각·매립 두께를 비파괴로 빠르게 얻지만 모델이 틀리면 답도 틀리고 주기 패턴에만 쓴다. 신규 구조에서는 TEM으로 OCD 모델을 검증한다.
1. 파괴 분석과 비파괴 분석을 순서대로 쓰는 이유는?
 - 답: 파괴 분석은 시편을 잃고 $N=1$ 이며 위치를 틀리면 결함을 놓친다. 비파괴(EMMI, OBIRCH, SAT, X-ray)로 위치를 μm 까지 좁히면 FIB 한 번에 맞힐 확률이 높아진다. 비용·시간도 비파괴가 훨씬 적다. 원칙은 “넓고 빠른 것에서 좁고 느린 것으로”.
1. EDX와 EELS의 차이는?
 - 답: EDX는 특성 X선 에너지로 원소를 식별하며 중원소에 강하고 사용이 쉽다. 경원소(N, O, B) 감도가 낮고 피크 겹침이 있다. EELS는 투과 전자의 에너지 손실로 원소와 결합 상태(산화 정도)를 1 nm 이하 분해능으로 얻어 경원소와 계면 화학 분석에 강하다. 둘을 교차 확인하면 피크 겹침 오진을 피한다.
1. FBM에서 행 불량과 열 불량은 각각 어디를 의심하나?
 - 답: 행 불량은 워드라인 방향 전체가 죽은 것이므로 워드라인 오픈·쇼트, 서브 워드라인 드라이버, 게이트 에치·컨택을 의심한다. 열 불량은 비트라인 오픈·쇼트, 비트라인 컨택, 센스앰프다. 논리 주소를 물리 주소로 변환한 뒤 판단해야 하며, 테스트 조건(전압·온도)에 따른 변화로 저항성인지 완전 오픈인지 분기한다.

8.2 응용

1. 컨택 저항이 올랐다. 켈빈 구조와 체인 구조를 어떻게 함께 해석하나?
 - 답: 켈빈은 컨택 하나의 저항을 정확히 재고, 체인은 수천 개의 합으로 오픈 확률을 본다. 켈빈 평균이 2배 올랐는데 체인은 정상이면 전체적으로 균일하게 저항이 오른 것(계면 잔류물, 배리어 두께)이다. 켈빈은 정상인데 체인이 튼다면 일부 컨택만 오픈·부분 오픈(에치 미개방, 파티클)이다. 전자는 세정·증착, 후자는 에치·결함을 본다.

1. 인라인 오버레이가 스펙 안인데 컨택 쇼트가 난다. 무엇을 의심하나?
 - 답: 타깃-디바이스 오프셋을 의심한다. 오버레이 타깃은 스크라이브 라인에 있고 소자는 다이 중앙이어서 샷 내 고차 왜곡이 다를 수 있다. 검증은 e-beam VC 검사로 쇼트 컨택 좌표를 얻고 그 위치 FIB 단면에서 실제 정렬을 재는 것이다. 대책은 다이 내 디바이스 유사 타깃 추가와 고차 보정 모델 갱신이다.
1. EMMI에서 핫스팟이 보였다. 바로 FIB로 가도 되는가?
 - 답: 안 된다. 정상 회로도 발광하므로 기준 다이를 같은 바이어스로 찍어 차이 이미지를 만들어야 한다. 또 금속성 쇼트는 EMMI에 안 잡히므로 OBIRCH로 교차 확인한다. 핫스팟이 불량 다이에만 있고 두 기법이 같은 위치를 가리키면 그때 좌표를 레이아웃에 정합하고 FIB 슬라이스 앤 뷰로 들어간다.
1. HBM 채널 오픈에서 비파괴 분석 순서를 설계하라.
 - 답: OM 외관 → SAT로 박리·언더필 보이드 → 2D X-ray 신속 확인 → EOTPR로 불연속 지점 거리(어느 다이 레벨) → 3D X-ray CT를 그 레벨 범프에 집중 → 이상 범프 좌표 확정 후 단면(연마 또는 Xe-FIB) SEM/EDX로 크랙·IMC·비접촉 확인. 분석 전 열 이력(TCT, 리플로우 횟수)을 기록한다.
1. 리텐션 tail 비트의 온도 의존성이 왜 FA 목표 위치를 바꾸나?
 - 답: 활성화 에너지가 0.6 1.0 eV급이면 접합 누설(SRH 생성)이라 셀 트랜지스터 접합·금속 오염을 본다. 온도 의존이 약하고 전압 의존이 강하면 GIDL 또는 유전체 터널링이라 게이트 에지·산화막·커패시터 유전체를 본다. 즉 FIB 절단면을 트랜지스터 쪽으로 잡을지 커패시터 쪽으로 잡을지가 전기 데이터에서 결정된다.

8.3 심화

1. FIB 커튼 아티팩트를 진짜 보이드와 어떻게 구별하나?
 - 답: 커튼은 밀도 차 재료 아래로 이어지는 세로 줄무늬로 밀링 방향을 따라 생긴다. 시편을 회전하거나 로킹 밀링으로 방향을 바꾸면 사라지거나 위치가 변한다. 진짜 보이드는 방향과 무관하게 같은 위치에 있고 STEM-HAADF에서 경계가 뚜렷하다. 기준 시편 동일 조건 분석과 반대 방향 재밀링을 절차로 둔다.
1. SIMS 도펀트 프로파일이 실제보다 깊게 나오는 이유와 대책은?
 - 답: 1차 이온이 도펀트 원자를 앞으로 밀어 넣는 노크온과, 스퍼터 초기 과도 영역, 표면 거칠기 발달이 깊이 분해능을 악화시킨다. 매트릭스 효과로 농도도 왜곡된다. 대책은 저에너지(수백 eV) 1차 이온, 경사 입사, 표준 시편으로 RSF 보정, 그리고 SSRM 등 다른 방법과 교차 확인이다.
1. 차지 펌핑 전류 식을 쓰고 Dit 정량 절차를 설명하라.
 - 답: $I_{cp} = q \cdot f \cdot A \cdot D_{it} \cdot \Delta E$. 게이트에 축적↔반전 펄스를 주며 기판 전류를 재고, 주파수 f 를 바꿔 I_{cp} 가 f 에 비례하는지 확인해 기하 전류를 분리한다. 게이트 면적 A 와 스캔 에너지 폭 ΔE (펄스 진폭·상승 시간에서 결정)를 넣어 D_{it} 를 얻는다. 예: 1 MHz, 10^{-7} cm^2 , ΔE 0.6 eV에서 1 pA면 $D_{it} \approx 10^{11} \text{ cm}^{-2} \text{ eV}^{-1}$. HCI 전후 비교로 계면 손상을 정량한다.
1. 킬 비율(kill ratio)을 어떻게 구하고 어디에 쓰나?
 - 답: 인라인 검사에서 결함 좌표를 얻고, 그 좌표를 포함하는 다이의 EDS 결과를 매칭한다. 결함 종류별로 “결함 있는 다이 중 불량 다이 비율”에서 배경 불량을 빼면 킬 비율이다. 결함 밀도 × 킬 비율로 수율 손실 기여를 계산해 우선 개선 결함을 정하고, 검사 레시피 감도 기준을 킬러 중심으로 조정한다. 세대·층마다 갱신한다.
1. 하이브리드 본딩 계면의 미세 보이드를 비파괴로 찾기 어려운 이유와 접근은?
 - 답: 범프가 없어 X-ray 밀도 대비가 거의 없고, 보이드가 μm 이하라 SAT 분해능($10 \mu\text{m}$ 급)에도 못 미친다. 접근은 본딩 전 AFM/검사로 Cu 디싱·파티클을 관리하고, 본딩 후 고주파 SAT나 IR 투과 현미경으로 큰 이상을 걸러낸 뒤, 전기 테스트(데이지 체인 저항)로 후보를 좁히고 단면 TEM으로 확인하는 것이다. 근본적으로는 본딩 전 검사 강화가 답이다.
1. OCD 결과가 갑자기 튀었다. 구조 변화인지 모델 문제인지 어떻게 가르나?
 - 답: 먼저 피팅 잔차(GOF)를 본다. 잔차가 커졌으면 모델이 현실을 못 따라간 것이다. 다음으로 상관이 높은 파라미터(CD와 높이, 하부 막 두께)가 반대 방향으로 함께 움직였는지 본다. 그러면 파라미터 교환일 가능성이 크다. 최종적으로 같은 위치 CD-SEM·엘립소, 필요하면 TEM으로 대조한다. 하부 막 공정이 바뀐 이력이 있으면 모델 광학 상수를 갱신한다.
1. 나노프로빙이 FIB/TEM 앞에 놓이는 이유는?

- 답: TEM은 한 점의 구조만 보여 주고 “그 구조가 전기적으로 문제인가”를 말하지 못한다. 나노프로빙은 FBM이 지목한 셀 트랜지스터·컨택에 직접 탐침을 대어 이웃과 I-V를 비교하므로, 불량이 그 소자에 있다는 마지막 전기 증거를 준다. 이 증거가 있어야 TEM에서 발견된 미세 구조 차이를 원인으로 연결할 수 있고, 반대로 나노프로빙이 정상이면 FIB 위치를 바꿔야 한다.

9. 한 페이지 요약

항목	핵심
분석 3계층	인라인(무엇이 만들어지는가) → 전기(어떻게 동작하는가) → 물성 FA(무엇이 실제 있는가). 셋이 일치할 때만 근본 원인
순서 원칙	비파괴 → 파괴, 넓고 빠른 것 → 좁고 느린 것, 위치 좁힌 뒤 절단, 기준 시편 동반, N≥3 재현
인라인 계측	CD-SEM(0.2 0.5 nm 반복성, 수축·차징), OCD(3D 프로파일, 모델 의존), 오버레이(DBO 0.1 0.3 nm, 타깃-디바이스 오프셋), 엘립소(0.01 nm급, n 상관), XRR(밀도), Rs, 파티클
인라인 검사	BF(패턴 결함 20 30 nm), DF(파티클), e-beam(수 nm, VC로 매립 전기 결함), 리뷰 SEM+ADC, 킬 비율
전기 분석	I-V(Vt, Ioff, SS, GIDL), C-V(EOT, Dit, 도핑), 차지 펌핑(Dit 직접), 1/f-RTN(트랩), PCM 세트 해석, FBM 패턴, shmoo 경계, 온도·전압 가속(Ea 실측)
위치 추적	FBM 주소 → EMMI(접합 누설)/OBIRCH(금속 쇼트·고저항) 후면 → 나노프로빙(개별 소자) → FIB
구조 FA	FIB(단면, 라멜라, 커튼·재증착·Ga 주의) → SEM 개관 → TEM/STEM(0.1 nm, HAADF Z 대비, 두께·계면·격자)
조성 FA	STEM-EDX(중원소, 피크 겹침), EELS(경원소·결합, 1 nm), SIMS(도펀트 깊이, ppm ppb, 노크온), XPS(표면 화학, 10 μm), Auger(표면 국소)
도핑·응력·결정	SSRM/SCM(2D 도핑 단면), AFM(거칠기·디싱), XRD(결정상·응력), Raman(Si 응력·결정성)
패키지 FA	OM → SAT(박리·보이드) → 2D X-ray → TDR/EOTPR(거리) → 3D X-ray CT(범프 레벨) → 단면 SEM/EDX(IMC, 크랙)
DRAM 시퀀스	리텐션 tail → FBM 밀도·온도 의존(Ea) → PCM 상관 → 인라인 상관 → 나노프로빙 → FIB/STEM(셀 Tr vs 캡 분기)
NAND 시퀀스	단별 Vt 이상 → P/E-리텐션 의존 → 해당 단 관통 단면 → STEM/EELS(ONO 두께·조성) → 플랜뷰
HBM 시퀀스	채널 오픈 → 루프백 → SAT → EOTPR → 3D CT → 단면(IMC·크랙·비접촉)
오진 방지	아티팩트 판별: 조건 바꿔 다시 찍어도 남는가, 기준 시편에는 없는가. Ga-Cu 피크, 커튼, 정상 발광, 수축, 노크온
최신 이슈	EUV 확률 결함(대면적 e-beam), HAR 계측(OCD·인라인 FIB), 멀티빔 VC, 하이브리드 본딩 계면 비파괴 공백, APT, 맵 정합 자동화

17. Product Engineering 트러블슈팅 방법론

1. 한눈에 보기

1.1 왜 PE에게 중요한가

- 앞 챕터들이 “공정과 소자가 어떻게 동작하는가”라는 지식이라면, 이 챕터는 그 지식을 “문제를 푸는 순서”로 바꾸는 운영체제다. 지식은 많은데 문제를 못 푸는 엔지니어는 순서가 없어서 그렇다.
- PE가 다루는 문제는 항상 “증상은 제품에서, 원인은 두 달 전 공정에서” 구조다. 데이터는 인라인·PCM·EDS·FT·신뢰성·고객까지 여섯 계층에 흩어져 있고 단위(웨이퍼, 다이, 비트, 패키지)가 다르다. 이를 하나의 인과 사슬로 엮는 절차가 없으면 회의는 길고 결론은 없다.
- 잘못된 순서의 비용은 크다. 가설 하나에 스플릿 로트 하나를 태우면 웨이퍼 수십 장, 2~3개월이 든다. FA 한 번은 며칠에 수백만 원. “가장 싼 검증부터”라는 원칙은 예산의 문제가 아니라 속도의 문제다.
- 트러블슈팅의 절반은 커뮤니케이션이다. 공정팀·설계팀·테스트팀·고객이 각자 다른 언어를 쓴다. 1페이지 보고 서로 증상-가설-증거-조치를 정렬해 주는 사람이 PE다.
- ASK와 면접에서 “수율이 떨어졌다. 어떻게 접근하겠는가”, “웨이퍼맵이 이렇게 나왔다. 무엇을 의심하나”, “고객 불량이 들어왔다. 첫 24시간에 무엇을 하나”는 지식이 아니라 방법론을 묻는 문항이다.

1.2 핵심 키워드

용어	한 줄 정의
가설 검증 루프	증상 정의 → 가설 → 예측 → 가장 싼 검증 → 갱신을 반복하는 사고 절차
IS / IS NOT	증상이 나타나는 조건과 나타나지 않는 조건을 나란히 적어 원인 공간을 좁히는 표
데이터 계층	인라인 → PCM → EDS → FT → 신뢰성 → 고객. 시간·단위·정보량이 다른 6개 층
맵 시그니처	웨이퍼맵·FBM의 공간 패턴. 센터, 에지, 링, 노치, 레티클 반복, 스크래치, 클러스터, 슬롯 등
커머널리티(commonality)	불량 로트들이 공유하는 장비·챔버·시간·재료를 찾는 이력 분석
스플릿(split)	한 로트 안 웨이퍼를 나눠 조건을 달리 처리, 다른 변수를 고정한 비교
DOE	실험 설계. 여러 변수를 동시에, 교락 없이, 최소 실험으로 효과를 추정
교락(confounding)	두 변수가 항상 함께 변해 효과를 분리할 수 없는 상태
유의차	관찰된 차이가 우연 산포로 설명되지 않는 정도. p값·효과 크기·표본 수로 판단
8D	8단계 문제 해결(팀, 정의, 봉쇄, 원인, 시정, 검증, 재발 방지, 종결)
5 Why	원인의 원인을 다섯 번 묻되, PE에서는 “검증 가능한 Why”로 제한
스크리닝(screening)	테스트 조건 강화로 불량 다이를 걸러내는 단기 조치. 수율 비용 발생
가드밴드(guard band)	스펙 대비 테스트 조건의 여유. 과다하면 수율 손실, 과소하면 고객 불량
PCN	공정 변경 통지. 변경 전 제품 영향 평가와 승인이 PE 책임
봉쇄(containment)	원인 확정 전 불량 유출을 막는 조치(홀드, 스크리닝, 로트 격리)
1페이지 보고	증상-영향-가설-증거-조치-요청을 한 장에. 의사결정자용

“수율 저하”라는 보고에 IS/IS NOT을 적용했더니, IS: 제품 A, 챔버 3, 5월 12일 이후, 센터, 85°C 리텐션. IS NOT: 제품 B, 챔버 1·2, 5월 11일 이전, 에지, 25°C. 이 표만으로 가설 공간이 “5월 12일 전후 챔버 3의 변경점 중 센터 분포에 영향을 주고 제품 A 셀 누설을 키우는 것”으로 좁혀진다. 회의 시간이 절반으로 줄었다.

2.3 데이터 계층: 여섯 층의 시간·단위·정보

process time ----->					field time
In-line	PCM/WAT	EDS	Assembly/FT	Reliability	Customer
per step	after M1~	wafer end	package end	sample HTOL	system
wafer/site	site(5~13)	die/bit	package/die	100~1000 ea	ppm
CD, THK,	Vt, R, C,	yield,	speed bin,	fail rate	RMA,
OVL, DEF	leakage	FBM, shmoo	function	vs stress	field
delay: 0	~1 month	~2~3 mo	~3~4 mo	~4~6 mo	6 mo~yrs

계층	단위	정보	장점	한계
인라인	웨이퍼·사이트·결함 좌표	치수·두께·결함	가장 빠름, 원인에 가장 가까움	제품 영향 직접 안 보임
PCM/WAT	사이트(웨이퍼당 5~13점)	소자 전기 파라미터	공정과 전기의 다리	실제 셀 어레이와 다름, 표본 적음
EDS	다이·비트	수율, FBM, shmoo, 파라메트릭	제품 증상 직접, 전수	원인까지 거리 멀
조립/FT	패키지	속도 등급, 기능, 패키지 불량	최종 제품 상태	패키지 변수 추가로 혼재
신뢰성	표본(수백 수천)	스트레스 후 fail율, 열화 속도	수명 예측	표본 적음, 시간 오래
고객	ppm, RMA	실사용 fail	진짜 최종 판정	조건 불명, 지연 최대, 표본 극소

- 위 계층 데이터는 아래 계층 증상을 “예측”해야 하고, 아래 계층 증상은 위 계층 데이터로 “설명”되어야 한다. 이 양방향 정합이 안 되면 어딘가 데이터가 틀렸거나 가설이 틀렸다.
- 지연(delay)이 핵심이다. 오늘 EDS 문제는 두 달 전 공정, 오늘 고객 불량은 반년 전 공정이다. 그때의 로트 이력·장비 이력·계층 이력을 꺼낼 수 있는 시스템과 습관이 필요하다.
- 단위 변환이 필요하다. 인라인 사이트 ↔ PCM 사이트 ↔ 다이 좌표 ↔ FBM 물리 주소 ↔ 패키지 ID. 좌표 정합이 틀리면 모든 상관이 무의미하다.

변환	방법	흔한 오류
인라인 사이트 → 다이	사이트 좌표(mm) 주변 반경 내 다이 평균 또는 반경 방향 보간	노치 방향 불일치로 90° 회전
PCM 사이트 → 다이	스크라이브 라인 위치 인접 다이 그룹 매핑	사이트 수(5~13)가 적어 국소 패턴 못 봄
다이 → FBM 물리 주소	설계 주소 스크램블 테이블	논리 주소로 패턴 해석(체커보드 오독)
FBM 주소 → 레이아웃 좌표	셀 피치 × 주소 + 매트 오프셋	리던던시 치환된 주소를 원래 위치로 착각
다이 → 패키지 ID	다이 트레이서빌리티(웨이퍼 ID + 다이 x,y 각인·DB)	트레이서빌리티 누락 시 로트 단위로만 추적
패키지 → 고객 시스템 위치	고객 로그(슬롯, 채널)	고객 정보 부족

2.4 상관 vs 인과, 교락

- 상관은 두 데이터가 함께 움직인다는 것이고, 인과는 하나가 다른 것을 만든다는 것이다. 트러블슈팅에서 상관은 가설을 만들고, 인과는 스플릿 실험으로만 확정된다.
- 교락(confounding): 변수 A와 B가 항상 함께 바뀌면 효과를 나눌 수 없다. 예: 챔버 3만 새 소모품을 쓰고, 챔버 3만 특정 제품을 많이 처리했다면 “챔버 3 불량”이 소모품 때문인지 제품 때문인지 알 수 없다.

- 심슨의 역설(Simpson's paradox): 부분집합에서는 A가 좋는데 전체에서는 B가 좋게 보이는 현상. 예: 장비 X가 어려운 제품을 주로 처리하면 장비 X 수율이 낮게 보인다. 제품별로 나누면 X가 더 좋을 수 있다. 층별화(stratification)가 필수.
- 역인과: 수율이 낮은 로트가 재작업(rework)을 많이 받아 특정 장비 이력이 많아 보이면, 그 장비가 원인이 아니라 결과다.

[주의]

커머널리티 분석에서 “불량 로트 10개 중 8개가 장비 X를 거쳤다”는 장비 X가 전체 로트의 몇 %를 처리했는지와 비교해야 의미가 있다. X가 전체의 80%를 처리했다면 아무 정보도 없다. 항상 기저율(base rate)과 비교한다.

2.5 검증 비용과 정보량

검증 방법은 비용(시간·웨이퍼·돈)과 정보량(얼마나 가설을 갈라내는가)의 두 축으로 평가한다. 가장 좋은 검증은 “싼데 가설을 반으로 가르는 것”이다.

검증 방법	대략 비용	대략 시간	정보량	언제
기존 데이터 재분석(맵·PCM·이력)	0	시간 1일	중 높음	항상 첫 번째
테스트 조건 변경 재측정(온도·전압·타이밍)	낮음	1일	높음(메커니즘 분기)	전기적 가설이 있을 때
커머널리티·변경점 조회	0	시간 1일	중	시점 변화가 있을 때
인라인 추가 계측(보관 웨이퍼)	낮음	1 2일	중	계측 데이터가 부족할 때
비파괴 FA(EMMI, OBIRCH, SAT)	중	1 3일	중 높음	위치 후보가 있을 때
파괴 FA(FIB/TEM/SIMS)	중 높음	3일 2주	높음(단, N 작음)	위치가 좁혀진 뒤
스플릿 로트	높음(웨이퍼 수십 장)	2 3개월	매우 높음(인과 확정)	가설 1 3개로 좁혀진 뒤
풀 DOE	매우 높음	3개월 이상	매우 높음(상호작용)	다변수 최적화

- 스플릿은 인과를 확정하는 유일한 방법이지만 결과가 2 3개월 뒤에 나온다. 그래서 스플릿을 태우는 순간부터 그 결과를 기다리지 않고 다른 검증을 병행한다.
- 정보량이 큰 싼 검증의 대표는 “테스트 조건 변경”이다. 온도를 25→85°C로 바꿔 fail이 얼마나 늘었는지만 봐도 누설형인지 타이밍형인지 갈린다.

2.6 트러블슈팅을 망치는 인지 편향

방법론은 사람의 사고 습관을 교정하기 위해 존재한다. 자주 걸리는 편향과 그에 대응하는 절차를 짚지어 둔다.

편향	현장에서의 모습	결과	절차적 대응
앵커링(anchoring)	처음 들은 가설(“에치 문제 같다”)에 고정	다른 가설 검토 생략	가설 3개 이상 규칙, 다른 메커니즘 강제
확증 편향	가설에 맞는 데이터만 수집	반증 데이터 무시	“틀리면 보일 것” 열을 가설 표에 필수로
가용성 편향	최근 겪은 이슈로 해석	다른 원인 놓침	케이스 DB에서 유사 시그니처 전수 조회
매몰 비용	스플릿을 태웠으니 그 가설을 밀어붙임	시간 낭비	스플릿과 병행 검증, 중간 기각 허용
이야기 편향	그럴듯한 인과 스토리를 사실로 믿음	5 Why가 소설이 됨	각 Why에 데이터 요구
권위 편향	선임·타 부서 결론을 검증 없이 수용	오진 전파	근거 데이터·N·통계 요구를 표준으로
결과 편향	수율이 회복됐으니 조치가 맞았다고 판단	우연 회복을 원인 확정으로	회복 시점과 조치 시점 정합, 되돌리기 실험

편향	현장에서의 모습	결과	절차적 대응
표본 편향	FA 시편이 모두 한 위치	다른 위치 원인 배제	시편 선정 시 IS/IS NOT 대표성 확인

[주의]

“조치 후 수율이 회복됐다”는 가장 설득력 있는 동시에 가장 위험한 증거다. 조치와 무관한 요인(PM 주기, 재료 배치 교체)이 같은 시기에 바뀌었을 수 있다. 가능하면 되돌리기(reversal) 실험, 최소한 조치 로트와 비 조치 로트의 동일 기간 비교로 확정한다.

2.7 로트 이력·커머넬리티 분석 절차

```

bad lots (N_b) + good lots (N_g), same product, same period
|
v
for each process step s:
  for each tool/chamber/slot/recipe/consumable value v:
    count bad lots with v (b_v) vs good lots with v (g_v)
    ratio = (b_v / N_b) / (g_v / N_g) <- enrichment vs base rate
    p = Fisher exact test on 2x2 table
    |
    v
  rank by (ratio, p), filter ratio > 2 and p < 0.01
  |
  v
  cross-check: is the top hit confounded with another top hit?
  (same time window? same product mix? same slot pattern?)
  |
  v
  align with change-point date: PM log, consumable swap, recipe version, PCN

```

단계	산출	흔한 실수
모집단 정의	같은 제품·같은 기간의 불량/정상 로트	정상 로트를 다른 기간에서 뽑아 시기 교락
이력 추출	스텝별 장비·챔버·슬롯·레시피 버전·소모품 배치	챔버 단위가 아닌 장비 단위로만 봄
농축도 계산	기저율 대비 비율과 유의성	비율만 보고 기저율 무시
교락 점검	상위 후보 간 상호 상관	첫 번째 후보만 보고 종료
변경점 정합	후보 장비의 그 시점 변경 기록	변경 기록이 없다고 배제(비공식 변경 존재)
검증	후보 장비 회피·분리 로트에서 회복	회복 확인 없이 원인 공표

- 스텝 수가 수백이고 장비 값이 수천이면 다중 비교 문제가 있다. 상위 후보는 “가설”이고, 확정은 해당 장비 회피 로트나 스플릿에서 한다.
- 불량 로트가 3개 이하면 통계가 성립하지 않는다. 이때는 커머넬리티 대신 “그 로트들만 겪은 사건”(재작업, 홀드 기간 초과, 비정상 큐타임)을 이력에서 직접 찾는다.

3. 방법론 상세

3.1 맵 시그니처 사전

웨이퍼맵(EDS 수율맵, PCM 맵, 인라인 결함맵)과 FBM의 공간 패턴은 공정 장비의 물리적 지문이다. 패턴을 보면 공정 후보가 나온다.

Center	Edge/Ring	Notch-related	Reticle repeat
+-----+ 	+-----+ #####	+-----+ 	+-----+ x x x

<pre> #### #### +-----+ </pre>	<pre> # # # # ##### +-----+ </pre>	<pre> ## +---vv---+ notch </pre>	<pre> x x x x x x +-----+ </pre>
Scratch <pre> +-----+ \ \ \ \ \ \ \ \ +-----+ </pre>	Cluster <pre> +-----+ ## ### +-----+ </pre>	Slot/wafer # (lot level) wafer 1: ok wafer 2: ok ... wafer 13: bad wafer 25: bad	Gradient <pre> +-----+ # ## ### #### +-----+ </pre>

시그니처	형태	대표 공정 원인	첫 확인 사항	검증
센터(center)	중심 원형 집중	단일 웨이퍼 장비의 가스 샤워헤드·온도 중심 편차, 스핀 코팅·세정 중심 유량, CMP 중심 압력, 플라즈마 밀도 중심	인라인 CD·두께 맵의 반경 방향 프로파일	반경 방향 상관, 챔버별 비교
에지(edge)	외곽 링 또는 부분 호	에지 링·클램프, 에지 배제(EBR), 온도 에지 손실, 플라즈마 시스 왜곡, 베벨 오염, CMP 에지 과연마	에지 3 5 mm 다이만인가, 방향성 있는가	에지 배제 폭 변경 이력, 링 교체 이력
링(ring)	특정 반경 띠	배치 퍼니스 웨이퍼 간격·가스 고갈, 척 히터 존 경계, 스핀 공정 유체 경계, 임플란트 빔 스캔	반경 위치와 장비 존(zone) 대응	존 온도 로그, 히터 존 경계
노치(notch) 기준	노치 근처 또는 노치 기준 특정 각도	로봇 핸들링 접촉, 얼라이너, 에지 그립, 이온 임플란트 각도 채널링, 척 핀	노치 기준 각도 고정 여부	웨이퍼 회전 이력, 척 도면
레티클 반복(reticle repeat)	샷 피치로 반복	레티클 결함·오염, 펠리클, 스캐너 슬릿 위치 불균일, 특정 샷 위치 렌즈 왜곡	샷 내 같은 다이 위치인가	레티클 검사, 다른 스캐너 교차
샷 내 위치	모든 샷의 같은 위치 다이	레티클 국소 CD 오류, 슬릿 조도 불균일, 샷 내 고차 오버레이	샷 내 다이 위치별 수율 표	샷 내 CD 맵, 레티클 CD 측정
스크래치	직선·곡선 궤적	CMP 패드·슬러리 응집, 웨이퍼 핸들링, 브러시 세정	궤적 곡률(CMP는 호, 핸들링은 직선)	DF 검사 맵과 좌표 매칭, AFM 깊이
클러스터	국소 덩어리	파티클 낙하, 국소 결함, 물방울(워터마크), 레지스트 결함	인라인 결함 좌표와 일치	리뷰 SEM 조성(EDX)
슬롯(slot)	로트 내 특정 웨이퍼 번호	배치 장비 슬롯 위치(퍼니스 상·하단), FOUP 슬롯, 특정 챔버 배정(멀티 챔버 라운드로빈)	웨이퍼 번호 vs 수율	슬롯 이력, 챔버 배정 로그
그라데이션	한 방향 기울기	척 틸트, 가스 흐름 방향, 배치 퍼니스 가스 입구·출구, 스핀 비대칭	기울기 방향의 장비 대응	동일 장비 다른 로트에서 방향 재현

시그니처	형태	대표 공정 원인	첫 확인 사항	검증
반쪽(half)	웨이퍼 절반	이중 샤워헤드·이중 노즐 한쪽, 척 히터 절반	경계가 직선인가	장비 구조 도면
랜덤	패턴 없음	랜덤 결함(파티클 밀도), 본질 산포, 설계 마진	결함 밀도 포아송 적합 여부	결함 밀도 vs 수율 모델
로트 단위 시간	특정 시간대 로트 전체	소모품 교체, PM, 재료 배치(lot), 레시피 변경, 계절·습도	변경점 목록	변경 전후 비교
다이 내 패턴(FBM)	매트·블록 단위	설계 민감 회로, 다이 내 공정 불균일(에치로딩)	다이 내 위치 고정인가	레이아웃 대조

- 하나의 맵에 두 패턴이 겹칠 수 있다(예: 에지 링 + 랜덤). 패턴을 분해해 각각의 기여를 정량한다.
- 시그니처는 “어느 장비 종류”까지 지목한다. “어느 장비”를 찍으려면 커머널리티가 필요하다.
- 패턴이 시간에 따라 이동하면(링 반경이 커짐) 장비 열화 방향을 말한다.

3.1.1 웨이퍼 레벨 × 다이 레벨 시그니처 결합

웨이퍼맵(어느 다이가 죽었나)과 FBM(다이 안 어느 비트가 죽었나)을 결합하면 후보가 한 번 더 좁아진다.

웨이퍼 레벨	다이 레벨(FBM)	해석	대표 후보
센터 집중	단일 비트 산재 밀도 ↑	센터에서 셀 본질 특성 열화	두께·도핑 반경 분포(GOX, 유전체, 임플란트)
센터 집중	특정 매트·블록	센터에서 다이 내 특정 회로 마진 부족	반경 방향 CD 변화 × 설계 민감 회로
에지 링	행/열 라인 fail	에지에서 라인 오픈·쇼트	에지 포토 초점, 에지 CMP 과연마, EBR
레티클 반복	다이 내 고정 좌표 클러스터	레티클 국소 결함이 특정 셀 위치에	레티클 결함(수리 또는 교체)
랜덤	클러스터(수십 수백 비트)	파티클성 결함	결함 검사 좌표 매칭
랜덤	단일 비트 산재	본질 산포·리던던시 한계	설계 마진, 공정 전반 산포
슬롯 의존	전 다이 균일 shift	배치 장비 슬롯 조건	퍼니스 온도·가스 위치
시간(로트) 의존	페어 비트	특정 시점 이후 인접 브리지	해당 시점 에치·CD 변경
전 웨이퍼 균일	특정 WL·단(NAND)	구조·설계 기원	깊이 방향 공정(홀 프로파일, 몰드)

- 웨이퍼 레벨 패턴은 “장비·챔버”를, 다이 레벨 패턴은 “구조·층”을 지목한다. 둘을 교차하면 “어느 장비의 어느 층 스텝”이 나온다.

3.1.2 맵을 볼 때 첫 5분 체크리스트

1. 축과 단위를 확인한다(수율 %인가, fail 밀도인가, PCM 값인가). 색 스케일이 자동이면 미세 차이가 과장된다.
2. 노치 방향을 맞춘다. 장비마다 웨이퍼 방향이 다르면 같은 패턴이 회전되어 보인다.
3. 로트 내 웨이퍼 25장을 한 화면에 나열한다. 슬롯 의존·웨이퍼 간 재현성이 한눈에 보인다.
4. 정상 로트의 같은 맵을 옆에 둔다. 배경 패턴(설계상 늘 약한 위치)을 빼야 이번 이슈의 패턴이 남는다.
5. 두 개 이상의 지표 맵(수율, 특정 fail 항목, PCM 후보 파라미터)을 같은 배열로 놓고 공간 상관을 눈으로 확인한다.

[면접]

“웨이퍼맵에 링 패턴이 보이면 무엇을 의심합니까?” 1분 답변. “링은 특정 반경에서만 조건이 다르다는 뜻입니다. 저는 먼저 링의 반경과 폭을 재고, 그 반경이 어떤 장비의 물리 구조와 대응하는지 봅니다. 예를 들어 척 히터 존 경계, 스피ن 세정의 유체 경계, 배치 퍼니스의 가스 고갈 위치가 후보입니다. 다음으로 인라인 계측 맵에서 같은 반경에 CD나 두께 변화가 있는지 확인하고, 불량 로트와 정상 로트의 장비 이력을 비교해 커머널리티를 찍습니다. 확정은 해당 장비의 다른 로트에서 같은 반경에 재현되는지, 그리고 존 온도나 유

량 로그가 그 시점에 변했는지로 합니다. 링은 랜덤 결함이 아니라 시스템적 원인이므로 한 장비를 찍으면 즉시 회복된다는 점이 중요합니다.”

3.2 가설 생성: 3개 이상, 서로 다른 메커니즘

- 가설은 “무엇이 어떻게 이 증상을 만드는가”까지 써야 한다. “에치 문제”는 가설이 아니다. “컨택 에치 시간이 부족해 바닥 절연막 2 3 nm가 남아 접촉 저항이 2배 증가”가 가설이다.
- 3개 이상, 서로 다른 물리 메커니즘에서 뽑는다. 예: 저항 상승이면 (a) 계면 잔류물, (b) 금속 보이드, (c) 배리어 과다, (d) 접합 도핑 부족. 같은 범주(에치 시간 vs 에치 파워)만 나열하면 다른 범주를 놓친다.
- 각 가설이 “예측하는 관찰”을 적는다. 이것이 검증 계획의 씨앗이다.

가설	메커니즘	예측(맞으면 보일 것)	예측(틀리면 보일 것)	검증 방법	비용
A. 컨택 바닥 잔류	세정 부족으로 폴리머 잔류	켈빈 Rc 균일 상승, 체인 정상, 큐타임 초과 로트와 상관	Rc 산포 큼, 큐타임 무관	큐타임 이력, Auger 바닥	낮음
B. W 보이드	핵생성 불량	Rc 산포 큼, 일부 컨택 오픈, OBIRCH 신호	Rc 균일	체인 저항 분포, FIB 단면 $N \geq 3$	중
C. 배리어 과다	TiN 두께 증가	모든 로트 점진 상승, TiN 두께 계속 추세	특정 로트만	XRR 두께 추세	낮음
D. 접합 도핑 부족	임플란트 도즈 저하	접합 Rs 동반 상승, 다이오드 특성 변화	접합 정상	PCM 접합 Rs-다이오드	0

- 위 표에서 가설 D는 기존 PCM 데이터로 비용 0에 검증된다. 그러니 D를 먼저 본다. C는 계속 추세 조회, A는 이력 조회로 싸다. B가 가장 비싸므로 마지막이다.

3.3 가장 싼 검증부터: 표준 순서

Step 0	Re-read existing data (maps, PCM, test logs, history)	cost 0
Step 1	Change test condition and re-measure (temp, voltage, timing, pattern, refresh interval)	cost low
Step 2	Commonality / change-point search (tool, chamber, slot, consumable, PCN, PM, material lot)	cost 0~low
Step 3	Add in-line metrology on held wafers or monitors	cost low
Step 4	Non-destructive localization (EMMI/OBIRCH/SAT/X-ray)	cost mid
Step 5	Destructive FA on localized dies ($N \geq 3$ + reference)	cost mid~high
Step 6	Split lot on 1~3 surviving hypotheses	cost high, slow
Step 7	DOE for optimization	cost very high

- Step 0에서 절반이 풀린다. 이미 있는 데이터를 다른 축(사이트, 슬롯, 시간, 챔버)으로 다시 자르는 것만으로 시그니처가 드러난다.
- Step 1은 PE 고유의 무기다. 공정팀은 웨이퍼를 다시 만들어야 하지만 PE는 같은 다이를 다른 조건으로 다시 측정할 수 있다. 온도·전압·타이밍 의존성은 메커니즘을 가른다.
- Step 6 스플릿은 살아남은 가설에만 태운다. 가설 6개에 스플릿 6개는 예산도 시간도 없다.

[예시]

DRAM tWR fail 증가. Step 0: 사이트별 PCM에서 비트라인 Rs가 +6%. Step 1: VDD를 50 mV 올리니 fail 80% 회복 → 구동 마진형. Step 2: 비트라인 W 증착 챔버 2 경유 로트에 집중. Step 3: 보관 모니터 웨이퍼 XRF로 W 두께 -4%. 여기서 가설 “챔버 2 W 두께 저하 → BL 저항 상승 → 쓰기 시간 부족”이 사실상 확정. FA 없이 3일에 끝났다. 챔버 2 PM 후 두께 회복 확인.

3.4 스플릿과 DOE 설계

3.4.1 스플릿 로트 설계 원칙

- 한 로트(25장)를 나눠 관심 변수만 다르게 처리한다. 다른 모든 공정은 같은 장비·같은 시간에 진행해 교락을 없앤다.
- 최소 구성: 기준(POR, Process Of Record) + 변경 1 2 수준. 웨이퍼 배분은 통계 검출력을 고려한다. 웨이퍼 간 수율 산포가 $\sigma = 2\%p$ 이고 검출하려는 효과가 $3\%p$ 면, 각 그룹 8장 정도가 필요하다(대략 $n \approx 2 \cdot (2\sigma/\Delta)^2$ 수준의 어림).
- 슬롯 교락 방지: 스플릿 그룹을 슬롯 번호로 몰아 두지 않는다(1 8번 = A, 9 16번 = B이면 배치 장비 슬롯 효과와 교락). 교대로 배정한다.
- 챔버 교락 방지: 멀티 챔버 장비에서 그룹별로 챔버가 갈리지 않도록 지정하거나 균등 배분한다.
- 응답 변수를 미리 정한다. 인라인(CD, 두께), PCM(Vt, Rc), EDS(수율, 특정 fail 항목, FBM 밀도), 신뢰성(필요 시). 스플릿이 끝난 뒤 “무엇을 볼지” 정하면 편향이 생긴다.

3.4.2 DOE 기초

- 2^k 요인 설계: k개 변수를 각 2수준으로 모든 조합. k=3이면 8조합. 주효과와 상호작용을 모두 추정. 웨이퍼 수가 부담이면 부분 요인(2^{k-1})으로 줄이되, 어떤 상호작용이 교락되는지(해상도, resolution) 미리 안다.
- 중심점(center point) 추가로 곡률(비선형) 확인.
- 예: 컨택 에치 시간(-, +) × 세정 시간(-, +) × 배리어 두께(-, +) = 8조합 × 3장 = 24장 + 기준 1장.
- 응답 표면(RSM)은 최적화 단계에서. 트러블슈팅 초기에는 스크리닝 설계(적은 실험으로 큰 효과만 짚기)가 맞다.

설계	실험 수(k=3)	얻는 것	잃는 것	쓰는 때
OFAT(한 번에 하나)	4	단순	상호작용 못 봄, 비효율	변수 1개 확인 시
2^3 완전 요인	8	모든 주효과·상호작용	웨이퍼 수	변수 3개 이하
2^{3-1} 부분 요인	4	주효과	상호작용 교락	스크리닝
2^3 + 중심점	9 11	곡률	소폭 추가	비선형 의심

[주의]

스플릿 결과에서 “차이가 없다”는 결론은 표본 수와 산포를 함께 써야 의미가 있다. 각 그룹 3장으로 $2\%p$ 차이를 못 봤다면 그것은 “효과가 없다”가 아니라 “이 실험으로는 못 본다”이다. 검출력(power)을 미리 계산하는 습관이 필요하다. **[면접]** “스플릿 로트를 설계할 때 무엇을 주의하겠습니까?” 1분 답변. “세 가지입니다. 첫째, 관심 변수 하나만 바꾸고 나머지는 같은 장비·같은 시간에 처리해 교락을 없앱니다. 특히 슬롯 번호와 챔버가 그룹과 겹치지 않도록 교대 배정합니다. 둘째, 웨이퍼 수를 검출력으로 정합니다. 웨이퍼 간 수율 산포가 $2\%p$ 이고 $3\%p$ 차이를 보고 싶으면 그룹당 8장 정도가 필요하다는 식으로 계산합니다. 셋째, 응답 변수를 사전에 정합니다. 인라인 CD, PCM 저항, EDS 수율과 특정 fail 항목, 필요하다면 신뢰성까지 미리 적어 두고, 결과를 본 뒤 유리한 지표를 고르지 않습니다. 그리고 결과가 두세 달 뒤에 나오므로 그동안 다른 실험을 병행합니다.”

3.5 8D와 5 Why, PE 버전

3.5.1 8D를 PE 데이터 계층에 맞추기

D	원래 의미	PE 버전 실무	산출물
D1 팀 구성	팀 만들기	PE(리드) + 공정 모듈 + 테스트 + 설계 + 신뢰성(필요 시) + 품질	역할표
D2 문제 정의	문제 기술	IS/IS NOT 표, 정량 지표, 시작 시점, 영향 범위(수율 %p, 출하 리스크)	1페이지 초안

D	원래 의미	PE 버전 실무	산출물
D3 임시 봉쇄	유출 방지	의심 로트 홀드, 스크리닝 강화(가드밴드), 고객 통보 판단	봉쇄 계획, 수율 비용
D4 근본 원인	원인 분석	가설 검증 루프(3.1 3.4), 인과 확정 증거(스플릿 또는 재현)	가설 표, 증거
D5 시정 조치 선정	대책 선정	공정 변경안 + 스크리닝 해제 조건 + 부작용 평가	PCN 초안
D6 시정 조치 실행·검증	실행	변경 적용 로트의 계층별 데이터로 회복 확인(인라인 →PCM→EDS→신뢰성)	검증 데이터
D7 재발 방지	시스템화	SPC 항목·한계 추가, 인터록, FMEA 갱신, 검사 레시피, 인수 항목	표준 개정
D8 종결·공유	인정	교훈(lesson learned) 문서, 다른 제품·라인 전파	종결 보고

- D3 봉쇄는 D4보다 먼저 시작한다. 원인을 모르는 채로도 유출은 막아야 한다. 봉쇄 비용(수율 손실, 출하 지연)을 정량화해 경영진 결정을 받는다.
- D6 검증은 “변경 후 수율 회복”만으로 끝내지 않는다. 신뢰성(리텐션, 사이클링)까지 확인해야 한다. 스크리닝을 세계 해서 수율만 좋아 보일 수 있다.

3.5.2 5 Why를 “검증 가능한 Why”로

- 5 Why는 답을 아는 사람이 쓰면 강력하지만, 모르는 사람이 쓰면 그럴듯한 이야기를 만든다. PE 버전은 각 Why에 “이 Why를 지지하는 데이터”를 붙인다. 데이터 없는 Why에서 멈춘다.

Why 1: retention fail up? → cell leakage up (temp dependence, Ea 0.7 eV) [data: shmoo]
 Why 2: cell leakage up? → junction leakage of cell Tr (not cap: cap leak PCM normal) [data: PCM]
 Why 3: junction leakage up? → metal contamination (SIMS Fe up 5x at center) [data: SIMS]
 Why 4: Fe contamination? → chamber 3 part corrosion after PM (part material change) [data: PM log]
 Why 5: part material changed? → vendor substitution without PCN [data: purchasing record]
 Root : change control gap for consumable parts → D7: PCN scope extension

- 마지막 Why가 “시스템(절차)”에 닿아야 재발 방지가 된다. “담당자 실수”에서 멈추면 재발한다.

3.6 단기 스크리닝 vs 장기 공정 개선

- 스크리닝(단기): 테스트 조건을 강화(온도 상승, 전압 마진 확대, 리텐션 시간 연장, 번인 추가)해 약한 다이를 걸러낸다. 즉시 유출을 막지만 수율 손실과 테스트 시간이 든다. 원인을 없애지 않으므로 “임시”다.
- 공정 개선(장기): 원인 공정을 고쳐 약한 다이가 안 생기게 한다. 2 3개월 이상 걸리고 PCN이 필요하다.
- 두 가지를 병행하되, 스크리닝 해제 조건을 처음부터 정한다. “공정 변경 로트 3개 연속에서 리텐션 fail 밀도가 기준 이하이고 HTOL 샘플 pass면 스크리닝 원복”.

항목	스크리닝	공정 개선
효과 시점	즉시(다음 테스트 로트)	2 3개월 이후
비용	수율 손실(예: -1 3%p), 테스트 시간 +10 30%	개발 공수, 스플릿 웨이퍼, PCN 절차
리스크	과다 스크리닝(양품 폐기), 스크리닝 탈출(escape)	부작용(다른 특성 악화), 검증 기간
필요 데이터	스트레스 조건 vs 필드 fail 상관(가속 모델)	인과 증거, 계층별 회복 데이터
종료 조건	공정 개선 검증 완료	신뢰성 확인, 표준 개정

- 스크리닝 설계 시 필수: “이 스트레스가 진짜 약한 다이만 걸러내고 양품은 손상하지 않는가”. 번인 전압이 과하면 양품의 산화막 수명을 갉아먹는다(18장 TDDb).

3.6.1 스크리닝 설계 절차

- Identify failure mechanism (from Ea, voltage dependence, FBM)
- Choose stress that accelerates THAT mechanism only
 - leakage/retention → high temp, long retention time
 - oxide weakness → elevated voltage (short), burn-in

- contact/bump -> temperature cycle, then re-test
3. Set stress level from acceleration model: target = field condition x margin
 4. Validate on known-bad and known-good populations
capture rate on bad >= 95%, false kill on good <= 0.1% (example targets)
 5. Estimate yield cost and test time; get approval
 6. Define exit criteria (process fix verified on N lots + reliability sample)
 7. Monitor: screened-out rate trend = process health indicator

- 스크리닝으로 걸려진 다이의 비율(screen-out rate)은 그 자체가 공정 건강 지표다. 공정 개선 후 이 비율이 배경 수준으로 내려오는 것이 해제 신호다.
- 걸려진 다이 일부는 FA 시편으로 확보한다. 원인 분석의 좋은 표본이 된다.
- 스크리닝이 오래 유지되면 “정상”으로 굳는다. 트래커에 만료일을 두어 재검토를 강제한다.

[예시]

NAND 특정 블록 초기 사이클 fail. 단기: 출하 전 사이클링 스크리닝을 100→300 사이클로 늘려 초기 불량 블록을 배드 블록으로 마킹. 블록 여유(spare) 소모 +0.3%. 장기: 원인(특정 단 W 치환 보이드)을 에치·증착 조건으로 개선, 3개월 후 스플릿 검증 통과, 스크리닝 원복. 이 기간 동안 스크리닝 비용은 테스트 시간 +8%였다.

3.7 PCN(공정 변경) 평가

공정팀이 변경을 제안하면 PE가 제품 영향을 평가하고 승인한다. 변경 이유는 보통 비용 절감, 생산성, 장비 노후, 재료 공급 변경, 수율 개선이다.

평가 항목	확인 내용	데이터
변경 범위	무엇이 바뀌나(레시피, 재료, 장비, 소모품, 벤더)	변경 기술서
영향 경로	이 변수가 어떤 소자 특성 → 제품 특성에 닿나(5절 상관표)	이론·과거 데이터
인라인 동등성	CD·두께·조성·결함 밀도가 변경 전과 동등한가	계측 비교, 통계
PCM 동등성	Vt·R·C·누설 분포 동등성(평균·산포 모두)	사이트별 비교
EDS 동등성	수율, fail 항목별, FBM 패턴, shmoo 마진	스플릿 로트 ≥ 3
신뢰성	변경이 닿는 메커니즘의 가속 시험(예: 유전체 변경 → TDDB, 리텐션 베이크)	샘플 시험
고객 통보 필요성	고객 규격(자동차 등)상 통보 대상 변경인가	계약·규격
롤백 계획	문제 시 되돌릴 수 있나, 되돌리는 데 며칠	계획서

- “동등성”은 평균만이 아니라 산포와 꼬리(tail)까지 본다. 리텐션 tail 비트 밀도처럼 평균이 안 움직여도 꼬리가 두 배가 되는 변경이 있다.
- 변경이 여러 개 동시에 들어오면 교락된다. 한 번에 하나, 또는 DOE로 설계한다.
- 소모품·부품 벤더 변경은 흔히 PCN 범위 밖으로 새어 나간다(3.5.2 예). PE는 변경 관리 범위 자체를 검토 대상에 넣어야 한다.

3.7.1 변경 등급과 요구 검증 수준(예시)

등급	변경 예	요구 검증	승인
경미(레벨 1)	레시피 파라미터 스펙 내 미세 조정, 동일 규격 소모품 교체	인라인 동등성, PCM 1 로트	모듈 + PE 담당
보통(레벨 2)	레시피 구조 변경, 장비 추가·이설, 계측 모델 변경	인라인 + PCM + EDS 스플릿 ≥ 1 로트	PE 리더
중대(레벨 3)	재료·화학품 변경, 신규 장비 도입, 공정 순서 변경	스플릿 ≥ 3 로트 + 해당 신뢰성 항목	PE·품질·신뢰성 위원회
고객 통보(레벨 4)	고객 규격상 통보 의무 변경(재료, 조립 사이트, 다이 리비전)	레벨 3 + 고객 승인 기간(수 주 수 개월)	고객

- 등급 판정에서 자주 틀리는 것은 “동일 규격”의 해석이다. 규격 문서에 없는 속성(금속 불순물, 표면 마감, 미량 첨가물)이 제품에 영향을 줄 수 있으므로, 벤더 변경은 최소 레벨 2로 다룬다.
- 검증 로트는 “변경 적용”과 “미적용”이 같은 시기-같은 장비를 거쳐야 한다. 시간이 다른 두 로트 비교는 시기 교락이다.

3.8 통계: 유의차와 교락

3.8.1 유의차 판단의 세 요소

- p값: 차이가 우연일 확률. 관례로 0.05 이하를 유의. 그러나 표본이 많으면 아무 차이도 유의해진다.
- 효과 크기(effect size): 차이가 실무적으로 의미 있는가. 수율 0.1%p 차이가 $p=0.01$ 이어도 행동할 가치가 없을 수 있다.
- 표본 수와 산포: 차이 Δ 를 σ 로 나눈 값과 n 이 검출력을 결정한다. 어림으로 두 그룹 각 n 장에서 검출 가능한 최소 차이 $\approx 2.8 \cdot \sigma \cdot \sqrt{(2/n)}$ ($\alpha=0.05$, 검출력 80%). $\sigma=2\%p$, $n=8$ 이면 약 2.8%p.

상황	적절한 검정	주의
두 그룹 평균(수율, Vt)	t 검정(분산 다르면 Welch)	정규성, 이상치
여러 그룹(챔버 4개)	ANOVA + 사후 검정	다중 비교 보정
비율(fail율)	카이제곱, Fisher 정확 검정	기대 빈도 5 미만
분포 형태(꼬리)	KS 검정, 분위수 비교	평균 검정으로는 꼬리 못 봄
시간 추세 변화점	CUSUM, 변화점 탐지	자기상관
상관	피어슨/스피어먼 + 산점도	이상치 하나가 상관 만들

[예시]

챔버 A 로트 12개 평균 수율 91.2%(σ 1.8), 챔버 B 로트 10개 평균 89.9%(σ 2.1). 차이 1.3%p. Welch t 검정 $p \approx 0.13$ 으로 유의하지 않다. 하지만 효과 크기 1.3%p는 월 물량 기준으로 무시할 수 없다. 결론은 “현재 데이터로는 판단 불가, 각 챔버 로트 25개까지 축적 후 재검정”이다. 유의하지 않음을 “차이 없음”으로 보고하면 틀린다. [예시] 불량 로트 8개 중 6개(75%)가 장비 X 경유. 장비 X의 기간 내 전체 처리 비율은 40%. 농축도 1.9배. Fisher 정확 검정(정상 로트 40개 중 14개 X 경유)으로 $p \approx 0.06$. 강한 후보지만 확정은 아니다. 다음 단계는 X의 그 기간 변경점 조회와 X 회피 로트 3개의 수율 확인이다.

3.8.2 흔한 통계 함정

- 다중 비교: PCM 파라미터 200개를 불량/정상으로 비교하면 우연히 10개가 $p < 0.05$ 로 나온다. 본페로니 보정 또는 “가설이 예측한 파라미터만” 본다.
- 이상치 주도 상관: 산점도에서 한 점이 상관계수를 만들면 무의미하다. 항상 산점도를 그린다.
- 층별화 누락: 제품·챔버·시간을 섞어 비교하면 심슨의 역설. 층별로 나눈 뒤 비교한다.
- 사후 가설(HARKing): 데이터를 본 뒤 그에 맞는 가설을 세우고 같은 데이터로 검증하는 것. 검증은 새 데이터(스플릿, 다음 로트)로 한다.
- 표본 편향: FA 시편 3개가 모두 센터 다이였다면 예지 원인은 볼 수 없다.

[핵심]

통계는 “차이가 있는가”를 묻는 도구다. “왜 차이가 나는가”는 물리 가설과 스플릿이 답한다. p값이 작다고 원인이 확정되는 것이 아니다.

3.9 커뮤니케이션: 1페이지 보고

의사결정자는 1페이지만 읽는다. 순서는 결론부터.


```

+-----+
| Title: [Product A] Retention yield -4%p, root cause & action |
+-----+
| 1. Bottom line (2 lines) |
|   Root cause = Fe contamination from chamber 3 part (post-PM). |
|   Containment in place; fix verified on 3 lots; screening ends W+2 |
| 2. Symptom (IS / IS NOT, numbers, since when) |
| 3. Impact (yield %, lots at risk, shipment, customer) |
| 4. Evidence chain (in-line -> PCM -> EDS -> FA), each with N and |
|   statistic; one figure max |
| 5. Hypotheses considered and how rejected (1 line each) |
| 6. Actions: containment / correction / prevention, owner, date |
| 7. Risks & open items, decision requested |
+-----+

```

- 숫자 없는 문장은 쓰지 않는다. “개선됨”이 아니라 “fail 밀도 3.2 → 0.9 ea/Mb, N=3 로트”.
- 기각된 가설을 적는다. 이것이 “다른 원인은 아닌가”라는 질문을 미리 막는다.
- 요청 사항(결정)을 명시한다. “스크리닝 해제 승인 요청”, “PCN 승인 요청”, “추가 스플릿 웨이퍼 24장 승인 요청”.
- 상대에 따라 언어를 바꾼다. 공정팀에는 변수와 계측값, 설계팀에는 주소와 회로, 고객에는 리스크와 봉쇄, 경영진에는 영향과 결정.

3.9.1 이슈 트래킹과 회의 운영

운영 요소	내용	빈도	PE 역할
일일 수율 회의	전날 EDS 로트 수율, 이상 로트, 홀드 로트	매일	이상 로트 1차 분류(시그니처·fail 항목), 홀드/릴리즈 판단
이슈 트래커	이슈별 상태(정의/봉쇄/원인/시정/검증/종결), 담당, 기한	상시	이슈 오너, 상태 갱신
주간 이슈 리뷰	상위 이슈 진척, 스플릿 결과, 결정 사항	주간	1페이지 보고 발표
PCN 심의	변경 요청 평가·승인	주간 또는 수시	제품 영향 평가서
신뢰성 리뷰	스트레스 시험 결과, 필드 데이터	월간	가드밴드·스크리닝 조정 제안
고객 회의	불량 접수·8D 보고	수시	8D 문서, 봉쇄·시정 설명

- 이슈에 우선순위를 매기는 기준은 “영향(수율 %p × 물량, 출하·고객 리스크) × 긴급도(진행 중 로트 수)”. 낮은 우선순위 이슈는 데이터만 모으고 회의 시간을 쓰지 않는다.
- 홀드 판단은 비용이다. 홀드 1일은 사이클 타임 1일이고 창고 비용이다. 홀드 기준(수율 하한, 특정 fail 항목 상한, 맵 이상 점수)을 사전에 정해 두어 회의에서 매번 논쟁하지 않는다.
- 한 이슈에 최대 두 명이 리드한다. 리드가 없거나 다섯 명이면 아무도 안 한다.

[면접]

“분석 결과를 다른 부서에 어떻게 전달하겠습니까?” 1분 답변. “결론을 먼저, 근거를 그다음, 요청을 마지막에 한 페이지로 씁니다. 결론은 근본 원인과 현재 상태를 두 줄로, 근거는 인라인에서 PCM, EDS, FA까지 데이터 계층 순서로 각 데이터의 표본 수와 통계를 붙여서 씁니다. 검토했지만 기각한 가설도 한 줄씩 적어 상대가 같은 질문을 반복하지 않게 합니다. 그리고 상대에 맞게 언어를 바꿉니다. 공정팀에는 어떤 변수를 얼마나 바꿔야 하는지, 설계팀에는 어느 회로가 민감한지, 경영진에는 수율 영향과 필요한 결정을 말합니다. 마지막으로 담당자와 날짜가 붙은 조치 목록으로 끝냅니다.”

4. 증상 유형 사전

트러블슈팅의 첫 분기는 “어떤 종류의 증상인가”다. 유형별로 첫 데이터와 첫 가설군이 다르다.

증상 유형	현상	대표 원인군	첫 데이터	첫 조치
파라메트릭 shift(전체)	PCM Vt·R·C 평균 이동, 수율은 유지	공정 조건 드리프트, 장비 PM, 재료 배치	PCM 추세, 변경점	공정 SPC 확인, 마진 평가
파라메트릭 산포 증가	평균 같고 분포 폭 증가	챔버 매칭, 웨이퍼 내 불균일	사이트별·챔버별 PCM	챔버 분리 분석
기능 fail(하드)	특정 비트·행·열 항상 fail	오픈·쇼트·결함	FBM 패턴	인라인 결함 맵 매칭
마진 fail(소프트)	조건에 따라 pass/fail	타이밍·구동·누설 마진 부족	shmoo, 온도·전압 의존	조건별 재측정
리텐션·누설형	고온에서 fail 증가	접합 누설, GIDL, 유전체, 오염	온도 가속 Ea	셀 Tr vs 캡 분기
타이밍형	저전압·고속에서 fail	저항·용량 증가, 구동력 저하	shmoo VDD-타이밍	RC 경로 PCM
간헐(intermittent)	재측정 시 pass/fail 뒤바뀜	RTN, VRT, 접촉 불량, 노이즈	반복 측정 통계	반복 횟수 늘려 분포
신뢰성 열화	스트레스 후 fail	TDDb, HCI, EM, 리텐션 열화	스트레스 시간 vs fail	가속 모델, 18장
패키지·조립	FT에서만 fail, EDS 정상	범프, 와이어, 몰드, 휨	패키지 FT vs EDS 매칭	SAT, X-ray
고객 필드 fail	시스템 사용 중 fail	위 모든 것 + 사용 조건	RMA 분석, 사용 이력	재현 테스트
수율 급락(cliff)	특정 시점부터 큰 폭 하락	장비 이상, 잘못된 변경	변경점, 장비 알람	로트 홀드
수율 완만 하락(drift)	몇 주에 걸쳐 서서히	소모품 마모, 계절, 누적 오염	추세, PM 주기	PM 조기 실시

- 하드 fail은 위치(공간)를, 소프트 fail은 조건(전기)을 먼저 본다.
- 간헐 fail은 가장 어렵다. 재측정 횟수를 늘려 분포를 만들고(예: 같은 다이 100회), 시간 상수(RTN이면 ms s, 접촉이면 온도 사이클)를 추정한다.

4.1 증상 유형별 첫 질문

증상 유형을 정했으면 아래 질문에 답하는 것이 Step 0 1의 실행이다.

유형	첫 질문 1	첫 질문 2	첫 질문 3
파라메트릭 shift	n/p, 셀/주변 중 어느 조합이 움직였나(공정 모듈 특정)	평균인가 산포인가	시작 시점의 변경점은
기능 hard fail	FBM 패턴은(비트·행·열·블록)	웨이퍼맵 패턴은	인라인 결함 좌표와 겹치나
마진 soft fail	어느 축(전압·타이밍·온도)에서 마진이 줄었나	경계 모양이 곡선인가 절벽인가	PCM RC 경로 파라미터는
리텐션·누설	Ea는(접합 vs GIDL vs 유전체)	셀 Tr PCM과 캡 PCM 중 어느 쪽이 움직였나	공간 패턴은
간헐	재측정 시 fail 확률은	조건(온도·전압)에 따라 확률이 변하나	시간 상수는
패키지	EDS-KGD는 정상인가	조립 라인·재료 배치 커머넬리티는	열·기계 이력 후 변하나
고객 필드	고객 조건을 우리 테스트로 번역하면	같은 로트·기간 제품 재고는	우리 테스트에서 재현되나
수율 cliff	그 시점 장비 알람·PM·PCN은	해당 로트 홀드했나	다른 제품도 같은 장비에서 영향 받나
수율 drift	소모품 수명·PM 주기와 상관은	인라인 추세가 동행하나	계절·환경 변수는

5. 데이터 계층별로 무엇이 보이는가: DRAM / NAND

같은 공정 변수 shift가 각 데이터 계층에서 어떤 얼굴로 나타나는지 알아야 계층 간 정합을 확인할 수 있다.

5.1 DRAM

공정 변수 shift	인라인	PCM	EDS	FT/신뢰성
셀 Tr GOX -0.1 nm	엘립소 두께	셀 Vt -15 mV, GIDL ↑	리텐션 tail 밀도 ↑ (센터 등 두께 맵 따라)	고온 리텐션 fail, VRT ↑
WL 리세스 +2 nm	OCD 깊이	셀 Vt 변화, 커플링	로우 해머 민감도 ↑, 리텐션 변화	필드 로우 해머
액티브 CD -1 nm	CD-SEM	Idsat ↓, Vt ↑	tRCD-tWR 마진 ↓, 저전압 fail	저전압 필드 fail
BLC 오버레이 +2 nm	오버레이	켈빈 Rc ↑	열 불량, 센싱 마진 ↓	저온-저전압 fail
캡 유전체 -0.2 nm	엘립소, XRD	캡 C ↑, 캡 누설 ↑	리텐션 tail ↑ (전체)	고온 리텐션, 유전체 TDDB
BL W 두께 -4%	XRF, Rs	BL Rs ↑	tWR fail, VDD-tRCD shmoo 축소	고속 등급 저하
금속 오염 Fe ↑	TXRF(모니터)	접합 누설 ↑	리텐션 tail ↑ (Ea 0.7 eV급)	고온 리텐션
컨택 에치 잔류	e-beam VC	켈빈 Rc ↑	열-비트 fail, 저전압	저항성 간헐 fail

5.2 NAND

공정 변수 shift	인라인	PCM	EDS	FT/신뢰성
채널 홀 상부 CD +3 nm	CD-SEM	상부 WL 셀 전류·Vt	상부 WL Vt 분포 이동, 프로그램 느림	상부 WL 리텐션-간섭
홀 보잉(특정 단)	단면(샘플)	해당 단 Vt	특정 단 Vt 분포 폭 ↑	해당 단 리텐션 열화
터널 산화막 +0.3 nm	TEM(샘플)	P/E 속도 ↓	Vpgm ↑, 프로그램 시간 ↑	사이클링 마진 변화
트랩 질화막 조성(N ↓)	EELS(샘플)	윈도우 ↓	Vt 윈도우 축소	리텐션 shift ↑
W 치환 보이드	단면(샘플)	WL 저항 ↑	특정 WL 읽기 타이밍 fail	고온 저항 변화, 간헐
채널 폴리 결정성 ↓	Raman	셀 전류 ↓	읽기 마진 ↓, 스트링 전류 ↓	저온 fail
몰드 단별 두께 편차	XRR 모니터	해당 단 Vt	특정 단 간섭·Vt	해당 단 신뢰성
슬릿-홀 오버레이	오버레이	에지 스트링 누설	특정 스트링 fail	블록 조기 fail

- 표를 거꾸로 읽으면 진단표가 된다. EDS에서 “특정 단 Vt 분포 폭 증가”를 봤으면 인라인·샘플 단면에서 “홀 보잉, 몰드 단별 두께”를 확인하러 간다.

[핵심]

계층 간 정합의 방향은 양쪽이다. 인라인 이상이 있으면 PCM·EDS에 예측되는 증상이 실제로 있어야 하고, EDS 증상이 있으면 인라인에 그 원인 후보가 있어야 한다. 한쪽만 있는 경우, 계측이 못 보는 변수(조성, 계면, 매립 구조)이거나 가설이 틀린 것이다.

6. 워크드 케이스

6.1 케이스 1: DRAM 리텐션 센터 fail

- 증상 정의(IS/IS NOT): IS — 제품 A, 85°C 리텐션 테스트 fail 비트 밀도 3배(0.8 → 2.4 ea/Mb, 리던던시 한계 근접), 웨이퍼 센터 반경 60 mm 이내, 5월 12일 이후 로트. IS NOT — 25°C 테스트, 에지, 제품 B, 5월 11일 이전, tRCD-tWR 항목.
- 1차 데이터(비용 0): 리텐션 fail 밀도 맵이 뚜렷한 센터 원형. 사이트별 PCM 중 셀 Tr GIDL과 접합 누설이 센터 사이트에서 +40%, 캡 누설은 사이트 무관 정상. 온도 의존 재측정(비용 낮음): 55/70/85°C 3점에서 Ea ≈ 0.75

- eV → 접합 SRH 누설형. 커머넬리티: 5월 12일 이후 불량 로트 12개 중 11개가 세정 장비 챔버 3 경유(챔버 3의 전체 처리 비율은 35%) → 강한 커머넬리티.
- 가설(3개 이상, 다른 메커니즘): (H1) 챔버 3 세정 후 금속 오염(Fe, Ni) → 접합 생성 누설. (H2) 챔버 3 세정 과다로 액티브 실리콘 손실 → 접합 위치 변화·GIDL. (H3) 게이트 산화 전 표면 거칠기 증가(세정 케미컬 농도) → 계면 트랩·GIDL. (H4) 5월 12일 다른 변경(임플란트 도즈) 우연 일치.
 - 각 가설의 예측: H1이면 TXRF 모니터·SIMS에서 Fe 센터 증가, Ea 0.6 0.8 eV, 게터링(어닐)으로 일부 회복. H2면 액티브 높이(AFM 스텝) 센터 감소, Vt 변화 동반. H3면 Dit(차지 펌핑) 센터 증가, SS 악화. H4면 챔버 3 무관하게 모든 로트 영향.
 - 가장 싼 검증 순서: H4 — 변경점 목록 조회: 임플란트 변경 없음, 챔버 3 PM 5월 11일 실시(부품 교체) → H4 기각, H1 H3 모두 챔버 3 PM과 연결. H2 — 기존 PCM Vt 센터 shift 없음, AFM 보관 웨이퍼 스텝 차이 없음 → 약함. H3 — 차지 펌핑 PCM 센터 Dit 정상 → 기각. H1 — 챔버 3 PM 후 TXRF 모니터 웨이퍼 Fe $3 \times 10^{10} \text{ cm}^{-2}$ (기준 5×10^9) 센터 집중 → 강한 지지.
 - 확정: 불량 다이 3개 + 기준 1개 SIMS(테스트 패드 영역) Fe 농도 센터 5배. 챔버 3 교체 부품이 벤더 대체품으로 스테인리스 등급이 다름(구매 기록). 부품 원복 후 모니터 Fe 정상, 이후 로트 리텐션 fail 밀도 0.9 ea/Mb 회복(N=4 로트).
 - 조치: 봉쇄 — 5월 12일 이후 챔버 3 경유 로트 85°C 리텐션 가드밴드 +20% 스크리닝(수율 -1.2%p), 부품 원복. 시정 — 부품 규격 명시, 벤더 대체품 PCN 대상 포함. 재발 방지 — TXRF 모니터를 PM 후 필수 항목으로, 리텐션 fail 밀도 맵 센터/에지 비를 SPC 항목으로.
 - 소요: 증상 정의 부품 원복 6일, 회복 확인 3주(공정 지연 포함), 스크리닝 해제 8주.

[아이디어]

금속 오염은 인라인에서 TXRF 모니터로만 보이고 제품 웨이퍼에서는 두 달 뒤 리텐션으로 나타난다. 제품 웨이퍼 스크라이브 라인에 접합 누설 전용 대면적 다이오드 PCM을 두고 M1 직후 측정하면 지연을 한 달로 줄일 수 있다. 또 리텐션 fail 밀도 맵의 공간 패턴을 자동 분류해 “센터+Ea 0.7 eV급”이면 오염 가설을 자동 제안하는 규칙 기반 보조도 검토할 수 있다.

6.2 케이스 2: NAND 특정 단 Vt shift

- 증상 정의: IS — 3D NAND 제품 C, 워드라인 그룹 k(중간 단 근처 8개 WL)에서 프로그램 후 Vt 분포 상단 tail, 사이클링 1k 후 리텐션 Vt 하향 shift가 다른 단 대비 2배. 모든 웨이퍼·모든 위치에서 동일. 신규 세대 램프업 초기부터. IS NOT — 다른 단, 이레이즈 Vt, 다른 제품.
- 1차 데이터: WL별 Vt 히스토그램(비용 0)에서 k 그룹만 분포 폭 +30%. 프로그램 속도(비용 낮음): k 그룹이 약 10% 빠름 → 게이트 필드가 강하거나 터널 산화막이 얇은 방향. 인라인 몰드 XRR 모니터 단별 두께 정상. 웨이퍼 위치 무관 → 장비 불균일이 아닌 구조·설계 기원.
- 가설: (H1) 채널 홀 에치 보잉이 k 깊이에 위치 → 홀 CD 크고 게이트 곡률 변화 → 필드·트랩막 실패 두께 변화. (H2) k 깊이 몰드 질화막 조성 이상(증착 중간 단 전구체 변동). (H3) W 치환 시 k 그룹 블로킹 산화막 손상(치환 에치 로딩이 중간 단에서 최대). (H4) k 그룹 WL 저항·RC로 프로그램 펄스 파형 왜곡(설계·회로).
- 예측: H1이면 단면에서 k 깊이 홀 CD 최대, 트랩막 두께·조성 변화 동반. H2면 홀 CD는 정상, 질화막 EELS 조성만 이상. H3이면 블로킹 산화막 두께·EELS 이상, 이레이즈 특성도 변화. H4면 k 그룹 WL 저항 PCM 이상, 펄스 폭 늘리면 회복.
- 가장 싼 검증: H4 — WL 저항 PCM 정상, 펄스 폭 변경 재측정에도 tail 유지 → 기각. 이레이즈 Vt는 IS NOT이므로 H3 약화. 남은 H1, H2 → 단면 TEM(중 비용)으로 동시 분기 가능.
- FA: 채널 홀을 따라 k 그룹 관통 FIB 단면 + STEM. k 깊이 홀 CD가 이웃 대비 +4 nm(보잉 정점), 터널 산화막 두께 동일, 트랩 질화막 두께 -0.4 nm, EELS N/Si 비 -8%. 기준 단은 정상. 다이 3개 재현. 플랜뷰 TEM으로 k 깊이 홀 타원율 확인 → H1 지지, H2의 조성 이상은 H1의 결과(측벽 각도에 의한 ALD 컨포멀리티)로 해석.
- 확정: 스플릿 — 채널 홀 에치 보잉 억제 조건(바이어스 램프·가스비 조정) 2수준 × 8장 vs POR 8장. 결과: 보잉 -60% 조건에서 k 그룹 Vt 분포 폭 정상 단 수준, 리텐션 shift 1.1배로 회복. 단면에서 홀 CD 프로파일 평탄화 확인.
- 조치: 에치 조건 PCN, ALD 질화막 사이클 미세 보정. 단기 스크리닝은 k 그룹 읽기 레벨 오프셋(펌웨어 트림)으로 마진 확보 후 PCN 로트부터 원복.

- 재발 방지: 신규 세대 인수 항목에 “단별 홀 CD 프로파일 + 단별 EELS 조성” 추가, WL별 Vt 분포 폭을 EDS 자동 리포트 항목으로.

6.3 케이스 3: HBM 스택 간 오픈

- 증상 정의: IS — HBM 제품 D, 특정 코어 다이(3단) 채널의 데이터 핀 오픈 또는 고저항, 패키지 FT 상온 pass 후 TCT 200 사이클에서 fail 0.4%(목표 0.05% 이하), 패키지 기판 에지 쪽 스택에 편중. IS NOT — 다른 단, 파워 핀, TCT 전, 기판 중앙 스택.
- 1차 데이터(비용 0 낮음): 루프백·바운더리 스캔으로 3단↔4단 링크 지목. FT 온도 의존: 고온에서 저항 증가, 상온 복귀 시 일부 회복 → 기계적 접촉·크랙형. 조립 이력: 불량 스택 대부분이 특정 리플로우 라인 B 경유. 웨이퍼 EDS-KGD(Known Good Die) 정상 → 웨이퍼 원인 아님.
- 가설: (H1) 마이크로범프 IMC 과성장·크랙(리플로우 라인 B 열 프로파일 차이). (H2) 언더필 보이드로 국소 응력 집중 → 범프 크랙. (H3) 기판 휨(warping)으로 에지 스택 범프 비접촉(부분 접촉). (H4) TSV 라이너 크랙(3단 다이 TSV 공정 이상).
- 예측: H1이면 단면 IMC 두께 2배, 크랙이 IMC-Cu 계면. H2면 SAT에 보이드, 보이드 근처 범프만 불량. H3이면 에지 스택 에지 범프에 집중, 범프 높이 편차·기판 휨 데이터 이상. H4면 TSV 위치 저항 이상, 3단 다이 웨이퍼 TSV 인라인 데이터 이상, TCT 무관하게 초기 fail도 있어야.
- 가장 싼 검증: H4 — 3단 다이 웨이퍼 TSV 인라인·PCM 정상, TCT 전 fail 없음 → 기각. H3 — 기판 휨 계측(조립 이력): 라인 B 기판 배치가 다른 벤더 로트, 휨 +15 μm → 지지. H2 — SAT(비파괴, 중): 불량 스택 5개 중 2개만 보이드 → 부분 기여. H1 — 리플로우 라인 B 프로파일 로그: 피크 온도 +8°C, 시간 +20 s → 지지.
- 위치 추적·FA: EOTPR로 3단 범프 레벨 확인, 3D X-ray CT에서 에지 범프 2개 비대칭·얇음. 단면 SEM/EDX: IMC 두께 정상 대비 1.8배, 크랙이 IMC-Cu 계면, 범프 높이 상대적으로 낮음(휨으로 갭 증가 → 얇게 늘어난 접합). 기준 스택(중앙, 라인 A)은 IMC 정상, 크랙 없음. N=4/5 재현.
- 근본 원인: 기판 휨 증가(벤더 로트) + 리플로우 라인 B 과열 프로파일 → 에지 범프 갭 증가와 IMC 과생장이 겹쳐 TCT 취성 파괴. 두 요인이 교락되어 있어 스플릿으로 분리: 휨 정상 기판 × 라인 B 프로파일 → fail 0.12%, 휨 큰 기판 × 라인 A → 0.15%, 둘 다 정상 → 0.03%. 상호작용 존재(둘 다 나쁠 때 0.4%).
- 조치: 봉쇄 — 해당 기판 로트·라인 B 경유 스택 TCT 100 사이클 후 재테스트 스크리닝. 시정 — 라인 B 프로파일 매칭(피크 온도 -8°C), 기판 휨 입고 스펙 강화. 재발 방지 — 리플로우 프로파일 라인 간 매칭을 주간 SPC 항목으로, 기판 휨을 입고 검사 항목으로, TCT 후 EOTPR 샘플링 정례화.

[주의]

이 케이스는 두 원인이 교락된 전형이다. 커머넬리티가 “라인 B”를 찍었지만 라인 B가 우연히 휨 큰 기판을 많이 받았을 수 있다. 스플릿으로 2×2를 나눠 보지 않으면 한 요인만 고치고 재발한다.

6.4 케이스 4: 테스트 가드밴드 과다

- 증상 정의: IS — DRAM 제품 E, EDS 특정 속도 등급(bin) 수율이 설계 예측 대비 -3%p, fail 항목은 tAA(액세스 타임) 마진 테스트. 모든 웨이퍼 균일, 공간 패턴 없음. 세대 초기부터. 필드 tAA fail 보고는 0. IS NOT — 기능 fail, 리텐션, 특정 위치.
- 1차 데이터(비용 0): shmoo(VDD vs tAA)에서 pass 경계가 스펙 대비 평균 마진 15%인데, 테스트 가드밴드가 스펙의 25%로 설정. 즉 스펙은 만족하지만 가드밴드에 걸리는 다이가 3%. PCM 파라미터는 설계 목표 범위. 테스터 간 상관: 테스터 3대 중 1대에서 fail율 1.5배 → 테스터 편차도 존재.
- 가설: (H1) 가드밴드가 세대 초기 보수적 설정 그대로이고 실제 필드 상관 데이터로 갱신 안 됨(과다 가드밴드). (H2) 테스터 간 타이밍 캘리브레이션 편차로 일부 테스터가 실제보다 엄격. (H3) 실제 tAA 마진이 설계 예측보다 작은 공정 원인(BL 저항, 센스앰프 Vt 미스매치) → 가드밴드는 정당. (H4) 테스트 패턴이 필드 조건보다 훨씬 가혹(최악 케이스 패턴).
- 예측: H1이면 가드밴드 경계 근처 fail 다이를 FT-시스템 레벨에서 재측정 시 대부분 pass하고 필드 상관 없음. H2면 테스터 간 같은 다이 재측정 시 tAA 값 차이. H3이면 PCM(BL Rs, SA Vt 미스매치)이 설계값 대비 나쁨. H4면 패턴 완화 시 fail 대폭 감소.

- 가장 싼 검증: H3 — PCM 설계 대비 정상, shmoo 경계 자체는 설계 예측과 일치 → 기각. H2 — 골든 다이 3개를 테스터 3대에서 교차 측정: 테스터 C가 tAA를 평균 0.15 ns 느리게 읽음(캘리브레이션 오차) → 부분 지지. H1-H4 — 가드밴드 경계 fail 다이 200개 표본을 패키지 후 FT 및 시스템 레벨 테스트: 198개 pass, 2개 마진 fail(가드밴드 5% 이내). 필드 데이터 6개월 tAA 관련 RMA 0 → H1 지지.
- 통계 검증: 가드밴드를 25% → 15%로 낮췄을 때 유출 위험 추정. 경계 fail 다이의 FT 재측정 분포에서 스펙 초과 확률 < 0.01%(200개 중 0, 신뢰구간 상한 약 1.5%이므로 표본 추가 1,000개로 확인 → 0/1,000, 상한 0.3%). 신뢰성 HTOL 후 tAA 열화량 측정: 평균 3%, 최대 6% → 가드밴드 15%는 열화 여유 포함해도 충분.
- 근본 원인: 세대 초기 보수적 가드밴드가 데이터 축적 후 갱신 절차 없이 유지 + 테스터 C 캘리브레이션 편차.
- 조치: 테스터 C 재캘리브레이션(즉시). 가드밴드 25% → 15% 단계적 조정(먼저 20%로 2주 모니터, 필드 fail 0 확인 후 15%). 수율 +2.5%p 회복. 재발 방지 — 가드밴드 갱신 리뷰를 분기 정례화, 테스터 간 골든 다이 교차 측정을 주간 SPC로.

[아이디어]

가드밴드는 “필드 fail 확률 × 비용”과 “수율 손실 × 비용”의 균형이다. 이를 정량 최적화하려면 shmoo 경계 분포, 신뢰성 열화 분포, 테스터 오차 분포를 합성한 유출 확률 모델이 필요하다. 각 다이의 shmoo 마진을 기록해 두면 다이 단위 위험도 기반의 적응형 가드밴드(마진 큰 다이는 짧은 테스트)도 가능하다.

6.5 네 케이스에서 반복된 것

요소	케이스 1	케이스 2	케이스 3	케이스 4
첫 분기 데이터	온도 의존(Ea)	WL별 Vt-P/E 속도	온도 의존·이력	shmoo·테스터 교차
비용 0 검증으로 기각된 가설	H4(변경점)	H4(WL 저항)	H4(TSV 인라인)	H3(PCM)
확정 수단	부품 원복 + 모니터	스플릿	2×2 스플릿	대표본 재측정
교락 이슈	챔버 vs PM 시점	보잉 vs 조성(원인-결과)	기판 vs 라인	가드밴드 vs 테스터
단기 조치	스크리닝 +20%	읽기 레벨 트림	TCT 후 재테스트	캘리브레이션
장기 조치	부품 규격·PCN 범위	에치 PCN	프로파일 매칭·입고 스펙	가드밴드 갱신 절차

6.6 미해결 문제와 아이디어

현업에서 방법론이 잘 안 먹는 영역을 정리한다. 면접에서 “어려운 문제를 어떻게 접근하겠는가”에 쓸 재료다.

미해결 영역	왜 어려운가	현재 접근	아이디어
계층 간 지연(2~3개월)	원인 시점의 조건이 이미 바뀔	이력 DB, 보관 웨이퍼	M1 직후 조기 전기 모니터(접합 누설 다이오드, 셀 어레이 미니 매크로)로 지연 1개월로 단축
계측 사각지대(조성·계면·매립)	인라인 비파괴로 못 봄	샘플 TEM, 모니터 XPS	인라인 FIB 샘플링 자동화, 라만·XRR 인라인화
간헐·확률적 불량	위치 → FA가 안 먹힘	반복 측정 분포	다이별 shmoo 마진·RTN 지표 저장 후 필드 fail과 후향 매칭
다변수 교락	변경이 동시에 여러 개	순차 도입	변경 관리 시스템에 “동시 변경 금지 창” 인터록
신규 세대 모델 부재	감도 데이터 없음	선제 스플릿	이전 세대 감도 계수를 스케일링한 사전 확률 모델
HBM 책임 경계	웨이퍼·패키지·고객 시스템 혼재	단계별 테스트 매칭	스택 내 다이별 내장 모니터(온도·전압·타이밍) 로그 활용
자동화의 미분류	학습 밖 패턴	사람 검토	미분류 비용 자체를 SPC 항목으로, 급증 시 신규 모드 알람

미해결 영역	왜 어려운가	현재 접근	아이디어
지식 휘발	케이스가 개인에 남음	종결 보고	시그니처-원인-검증-결과 구조화 DB, 신규 이슈 Step 0에서 자동 검색

[아이디어]

데이터 계층의 지연을 근본적으로 줄이는 방법은 “제품 웨이퍼 위의 조기 전기 모니터”다. 스크라이브 라인에 실제 셀 어레이와 같은 구조의 소형 어레이(수 kb)를 두고 M1 직후 측정하면 리텐션·Vt 분포의 조기 신호를 EDS보다 4~6주 먼저 얻는다. 면적 비용과 측정 시간이 들지만 램프업 기간에는 그 비용보다 조기 발견 가치가 훨씬 크다. **[아이디어]** 케이스 DB는 자유 서술이 아니라 필드 구조(제품, 시그니처 유형, 데이터 계층 별 증상, 가설 목록, 검증 결과, 근본 원인 카테고리, 조치, 소요 기간)로 저장해야 검색과 통계가 된다. 몇 년 쌓이면 “이 시그니처에서 이 원인이었던 비율”이라는 사전 확률이 생기고, 가설 우선순위를 데이터로 정할 수 있다.

7. 응용·심화(최신 이슈)

7.1 데이터 규모와 자동화

- 1 로트에서 나오는 데이터는 인라인 계측 수만 점, 결함 좌표 수십만, PCM 수천, EDS 비트 단위 수천억이다. 사람이 맵을 넘기며 보는 방식은 한계다. 맵 자동 분류(패턴 라이브러리 + CNN), 계층 간 자동 상관(사이트 정합 후 상관 행렬), 변화점 자동 탐지가 표준화되고 있다.
- 자동화의 함정: 학습되지 않은 신규 패턴, 두 패턴 중첩, 좌표 정합 오류. PE는 자동 결과를 “가설 후보 목록”으로 받고 검증은 사람이 한다. 미분류 버킷을 매일 사람이 본다.

7.2 가상 계측(virtual metrology)과 FDC

- 장비 센서(FDC, Fault Detection and Classification) 데이터로 계측값을 예측(가상 계측)하면 전수 웨이퍼의 CD·두께 추정치가 생긴다. 실제 계측이 9점인 것과 달리 전 웨이퍼·전 스텝을 커버한다.
- PE 활용: EDS 불량 로트의 FDC 이상(RF 반사파, 챔버 압력 스파이크, 온도 오버슈트)을 역추적해 계측에 안 잡힌 순간 이상을 찾는다. 예: 특정 웨이퍼만 fail인데 계측은 정상 → 그 웨이퍼 에치 중 RF 매칭 알람 1회.

7.3 신규 세대 램프업에서의 방법론 차이

- 양산 제품은 “무엇이 변했나”를 묻고, 신규 세대는 “무엇이 원래부터 부족한가”를 묻는다. 변경점 검색이 효과 없고, 설계-공정 상호작용(레이아웃 민감 위치), 신규 재료의 미지 특성, 계측 모델 미성숙(OCD)이 원인 후보로 올라온다.
- 램프업에서는 스플릿을 미리 태운다. 결과 지연 2~3개월을 고려해 이슈가 예상되는 변수(홀 CD, 유전체 두께, 오버레이)의 스플릿을 선제적으로 진행해 “감도 데이터”를 확보한다. 이것이 트러블슈팅 시 가설 우선순위의 근거가 된다.

7.4 HBM·이종 집적의 책임 경계

- HBM은 웨이퍼(코어 다이, 베이스 다이) + TSV + 마이크로범프/하이브리드 본딩 + 인터포저 + 기판 + 고객 SoC가 결합된다. 불량이 어느 경계에서 났는지가 첫 질문이고, 각 경계의 데이터(KGD, 스택 테스트, 패키지 FT, 시스템 테스트)를 매칭해야 한다.
- 고객 시스템에서만 나타나는 불량(열 조건, 전원 노이즈, 신호 무결성)은 재현 환경이 필수다. PE는 고객 사용 조건을 테스트 조건으로 번역하는 역할을 한다.

7.5 로우 해머·VRT 같은 “통계적” 불량

- 로우 해머(row hammer), VRT, RTN은 특정 비트가 항상 fail이 아니라 확률적으로 fail한다. 하드 fail 방법론(위치 → FA)이 잘 안 먹는다. 접근은 통계 분포(fail 확률 vs 조건)를 만들고, 분포를 바꾸는 공정 변수를 스플릿으로 찍는 것이다. FA는 “확률이 높은 비트”에 대해 하되, 결함이 안 보일 수 있음을 전제한다.

7.6 고객 8D 응답과 산업별 요구

- 고객(특히 자동차·서버)은 8D 보고서를 요구하며 응답 기한이 정해져 있다(예: 초기 봉쇄 보고 24 48시간, 근본 원인 보고 2 주, 종결 1 3개월, 계약에 따라 다름).
- 자동차용 메모리는 AEC-Q100 등 규격에 따라 변경 통보(PCN) 의무와 신뢰성 시험 항목이 엄격하다. 같은 이슈라도 자동차 등급 제품은 봉쇄 범위와 통보 판단이 다르다.
- 서버·데이터센터 고객은 필드 fail을 ppm-FIT(Failures In Time, 10⁹ 시간당 fail 수)로 관리한다. PE는 EDS-FT 데이터를 필드 FIT 예측으로 번역할 수 있어야 한다(18장).
- 고객 재현이 안 되는 불량(“우리 테스트에서는 pass”)이 가장 어렵다. 고객 시스템 조건(온도 프로파일, 전원 노이즈, 접근 패턴)을 테스트 조건으로 번역하고, 필요하면 시스템 레벨 테스트 환경을 만든다.

7.7 트러블슈팅 지식의 축적

- 케이스는 개인 경험으로 남으면 사라진다. 맵 시그니처 → 원인 → 검증 방법 → 결과의 구조화된 케이스 DB가 조직 자산이다. 새 이슈 발생 시 DB 검색이 Step 0의 일부가 된다.
- FMEA(Failure Mode and Effects Analysis)와 연결: 발견된 원인을 FMEA의 발생도·검출도에 반영하고, 검출 수단(SPC 항목, 검사 레시피)을 갱신한다. D7의 핵심.

[심화]

베이지안 관점에서 가설 검증 루프는 사전 확률(가설별 그럴듯함)을 검증 결과(우도)로 갱신하는 과정이다. 검증 방법의 가치는 “결과가 가설들 사이 확률을 얼마나 크게 벌리는가”(정보 이득)와 비용의 비다. 가설 두 개가 같은 결과를 예측하는 검증은 정보 이득이 0이다. 검증 계획 표에 “이 검증이 어느 가설을 어떻게 가르는가” 열을 넣으면 이 원리가 실무에 들어온다. **[면접]** “고객 불량이 접수되었습니다. 첫 24시간에 무엇을 하겠습니까?” 1분 답변. “첫째, 증상을 정량적으로 정의합니다. 어떤 조건에서 어떤 fail이 몇 개, 어느 로트·날짜 코드의 제품인지, IS와 IS NOT을 표로 만듭니다. 둘째, 봉쇄 범위를 정합니다. 같은 로트·같은 기간 제품이 출하 대기 중이면 홀드하고, 유사 위험을 스크리닝으로 막을 수 있는지 판단해 보고합니다. 셋째, 기존 데이터를 다시 봅니다. 그 로트의 EDS 맵, FT 결과, PCM, 인라인 이력에서 이상 징후가 있었는지, 커머넬리티가 있는지 확인합니다. 넷째, 반품 샘플의 재현 테스트 계획을 세웁니다. 고객 조건을 우리 테스트 조건으로 번역하고 온도·전압 의존성을 먼저 봅니다. 그리고 이 네 가지를 한 페이지로 정리해 관련 부서와 공유하고 역할을 나눕니다. 첫날 목표는 원인 확정이 아니라 유출 봉쇄와 가설 3개 이상 정리입니다.”

8. 셀프 체크 질문

8.1 개념

- 가설 검증 루프의 단계와 각 단계의 산출물은?
 답: 증상 정의(IS/IS NOT 표) → 싼 데이터 수집(맵·이력·PCM) → 가설 3개 이상(가설 표: 메커니즘·예측·검증법·비용) → 각 가설의 예측 → 가장 싼 검증부터 실행(검증 계획) → 조치·검증(봉쇄·시정·재발 방지) → 종결(1페이지 보고, 교훈). 결과에 따라 가설 또는 증상 정의로 되돌아가며 보통 3 5회 순환한다.
- IS/IS NOT 표가 왜 가설 공간을 줄이나?
 답: 원인은 IS와 IS NOT의 경계에 있기 때문이다. “센터에서만, 85°C에서만, 5월 12일 이후, 챔버 3에서만”이라는 IS와 그 반대의 IS NOT이 있으면, 원인은 “5월 12일 챔버 3 변경 중 센터 분포에 영향을 주고 온도 활성 누설을 키우는 것”으로 좁아진다. 예지·상온·다른 챔버에 없는 원인은 후보에서 지운다.

1. 데이터 계층 여섯 개와 각 계층의 지연 시간은?

- 답: 인라인(공정 중, 지연 0) → PCM(M1 이후, 약 1개월) → EDS(웨이퍼 완료, 2 3개월) → FT(패키지 후, 3 4개월) → 신뢰성(샘플 스트레스, 4 6개월) → 고객(6개월 수년). 오늘의 증상은 계층별 지연만큼 과거의 공정이므로 그 시점 이력 조사가 필수다. 위 계층은 아래를 예측하고 아래는 위로 설명되어야 한다.

1. 맵 시그니처 중 레티클 반복과 샷 내 위치 패턴의 차이는?

- 답: 레티클 반복은 샷 피치로 같은 결함이 반복되는 것으로 레티클 자체의 결함·오염, 펠리클을 의심한다. 샷 내 위치 패턴은 모든 샷의 같은 상대 위치 다이가 나쁜 것으로 레티클 국소 CD 오류, 슬릿 조도 불균일, 샷 내 고차 오버레이를 의심한다. 둘 다 노광 계열이지만 전자는 레티클 검사·교체, 후자는 레티클 CD 측정과 스케너 보정으로 간다.

1. 스크리닝과 공정 개선의 관계는?

- 답: 스크리닝은 테스트 조건 강화로 약한 다이를 걸러 즉시 유출을 막는 단기 조치이고, 수율·테스트 시간 비용이 들며 원인을 없애지 않는다. 공정 개선은 원인을 제거하는 장기 조치로 2 3개월 이상 걸린다. 둘을 병행하며, 스크리닝 해제 조건(개선 로트 N개 연속 정상 + 신뢰성 확인)을 처음부터 정한다. 스크리닝 스트레스가 양품을 손상하지 않는지도 확인해야 한다.

8.2 응용

1. 커머넬리티 분석에서 "불량 로트 10개 중 8개가 장비 X"라는 결과를 어떻게 평가하나?

- 답: 장비 X의 전체 처리 비율(기저율)과 비교해야 한다. X가 전체의 30%를 처리했는데 불량률의 80%면 강한 신호이고, 80%를 처리했다면 정보가 없다. 카이제곱이나 Fisher 검정으로 유의성을 보고, 제품·시기 층별화로 심층의 역설을 배제한다. 그다음 X의 그 기간 변경점(PM, 소모품)을 찾는다.

1. 스플릿 로트를 설계할 때 슬롯 교락을 어떻게 피하나?

- 답: 그룹 A를 슬롯 1 8, B를 9 16으로 몰면 배치 장비의 슬롯 위치 효과(퍼니스 상하단 온도)와 그룹 효과가 섞인다. 교대 배정(A, B, A, B) 또는 무작위 배정으로 슬롯을 그룹 간 균등하게 나눈다. 멀티 챔버 장비도 그룹별 챔버를 균등 배분한다. 응답 변수와 필요한 웨이퍼 수는 산포와 검출하려는 효과 크기로 미리 계산한다.

1. 온도를 25°C에서 85°C로 올렸을 때 fail이 3배 늘었다. 무엇을 말하나?

- 답: 온도 활성 메커니즘, 즉 누설(접합 SRH, 유전체)이나 리텐션형이다. 세 온도에서 재어 Ea를 뽑으면 접합 누설(0.6 1.0 eV급)인지 GIDL-터널링(약한 온도 의존)인지 갈린다. 타이밍·구동 마진형은 보통 온도 의존이 약하거나 반대 방향이다. 이 한 번의 재측정으로 FA 목표(셀 Tr 접합 vs 커패시터 vs 회로)가 갈린다.

1. PCN 평가에서 "평균은 동등"인데 승인을 보류해야 하는 경우는?

- 답: 산포나 꼬리가 변한 경우다. 리텐션 tail 비트 밀도, Vt 분포의 하위 0.1% 분위, 컨택 체인 저항의 최대값 등은 평균이 같아도 두 배가 될 수 있고 이것이 수율·신뢰성을 결정한다. 또 변경이 닿는 신뢰성 메커니즘(유전체 변경이면 TDDb, 금속이면 EM)의 가속 시험이 없으면 보류한다. 여러 변경이 동시에 들어와 교락된 경우도 분리 요청한다.

1. 가드밴드가 과다한지 어떻게 판단하나?

- 답: shmoo 마진 분포와 필드 fail 데이터를 대조한다. 가드밴드 경계에서 fail한 다이를 대표본(수백 수천)으로 FT·시스템 재측정해 스펙 초과 확률과 신뢰구간을 구하고, 신뢰성 스트레스 후 열화량(예: tAA +3 6%)을 더해 도 여유가 있는지 본다. 테스터 간 골든 다이 교차 측정으로 테스터 오차를 분리한다. 필드 RMA 0이 오래 유지되면 단계적으로 줄이며 모니터한다.

8.3 심화

1. 상관에서 인과로 가는 조건은?

- 답: (1) 시간 순서(원인이 먼저), (2) 교락 변수 통제(층별화 또는 무작위 배정), (3) 용량·반응 관계(변수를 더 흔 들면 효과도 더 커짐), (4) 메커니즘 설명(물리적으로 그럴 수 있음), (5) 개입 실험 재현(스플릿에서 변수를 바꾸면 결과가 바뀌고 되돌리면 돌아옴). 관찰 데이터는 (1) (4)까지, 스플릿만이 (5)를 준다.

1. 두 원인이 교락된 HBM 케이스에서 2×2 스플릿이 왜 필요한가?

- 답: 기판 힘과 리플로우 프로파일이 같은 라인에 몰려 있으면 관찰 데이터로는 어느 것이 원인인지, 둘의 상호작용이 있는지 알 수 없다. 2×2로 네 조합을 만들면 주효과 두 개와 상호작용을 분리한다. 실제로 각각 단독

으로는 0.12 0.15%인데 둘이 겹치면 0.4%라는 상호작용이 나오면, 한 요인만 고치면 절반만 개선되고 두 요인의 관리 기준을 모두 정해야 함을 안다.

1. 다중 비교 문제가 PE 데이터 분석에서 어떻게 나타나고 어떻게 막나?

· 답: PCM 파라미터 200개, 인라인 항목 수백 개를 불량·정상 로트 간 일괄 비교하면 우연히 5%가 유의하게 나와 가짜 원인이 생긴다. 방지는 (1) 가설이 예측한 파라미터만 사전 지정해 검정, (2) 탐색적 스크리닝은 본페로니-FDR 보정, (3) 탐색에서 나온 후보는 새 로트 데이터로 재검증. 탐색과 확증을 같은 데이터로 하지 않는다.

1. 신규 세대 램프업과 양산 이슈의 방법론 차이는?

· 답: 양산은 “무엇이 변했나”이므로 변경점-커머널리티가 강력하다. 램프업은 변한 것이 없고 원래 부족한 것을 찾으므로 설계-공정 상호작용, 신규 재료 미지 특성, 계측 모델 미성숙이 후보다. 램프업에서는 예상 민감 변수의 스플릿을 선제적으로 태워 감도 데이터를 확보하고, 이것이 이슈 발생 시 가설 우선순위의 근거가 된다.

1. 확률적 불량(VRT, 로우 해머, RTN)에 하드 fail 방법론이 안 먹는 이유와 대안은?

· 답: 특정 비트가 항상 fail하지 않으므로 위치 → FA 경로에서 “결함이 안 보이는” 경우가 많다. 대안은 fail 확률 분포(조건별, 비트별 반복 측정)를 응답 변수로 삼고, 분포를 움직이는 공정 변수를 스플릿으로 찍는 것이다. FA는 확률이 높은 비트에 대해 하되 트랩 하나 수준의 결함은 TEM에도 안 보일 수 있음을 전제하고, 나노 프로빙 RTN 측정 같은 전기적 증거로 보완한다.

1. 1페이지 보고서에 기각한 가설을 적는 이유는?

· 답: 읽는 사람의 첫 질문이 “다른 원인은 아닌가”이기 때문이다. 검토한 가설과 기각 근거(어느 데이터, 어느 통계)를 한 줄씩 적으면 질문이 미리 답해지고, 결론의 신뢰도가 드러나며, 나중에 재발 시 “그때 뭘 봤는지”가 남는다. 또 팀이 실제로 3개 이상 가설을 검토했다는 절차 준수 증거가 된다.

1. FDC 데이터가 트러블슈팅에서 계측을 보완하는 상황은?

· 답: 계측은 웨이퍼당 몇 점, 특정 스텝 후에만 찍힌다. 특정 웨이퍼 한 장만 fail인데 계측이 정상이면, 그 웨이퍼 처리 중 장비 센서(RF 반사파, 압력, 온도, 유량)의 순간 이상을 FDC에서 찾는다. 예: 에치 중 RF 매칭 알람 1회가 그 웨이퍼에서만 발생. 가상 계측으로 전수 추정치를 만들면 계측 샘플링 틈을 메운다. 단 센서 이상이 제품 이상으로 이어졌는지는 전기 데이터로 알아야 한다.

9. 한 페이지 요약

항목	핵심
운영체제	증상 정의 → 싼 데이터 → 가설 3+ → 예측 → 가장 싼 검증 → 조치·검증 → 종결. 3 5회 순환
증상 정의	IS/IS NOT 표(무엇·어디·언제·얼마나·제품·장비·조건). 정량, 시작 시점, 범위
데이터 계층	인라인(0) → PCM(1개월) → EDS(2 3개월) → FT(3 4개월) → 신뢰성(4 6개월) → 고객(6개월). 양방향 정합, 좌표 변환
맵 시그니처	센터(샤워헤드·중심 온도), 에지(링·EBR), 링(존 경계·가스 고갈), 노치(핸들링·각도), 레티클 반복(레티클), 샷 내 위치(레티클 CD·슬릿), 스크래치(CMP·핸들링), 클러스터(파티클), 슬롯(배치·챔버 배정), 그라데이션(틸트·흐름), 랜덤(결함 밀도)
가설 규율	3개 이상, 서로 다른 메커니즘, 각 가설의 예측(맞으면/틀리면)과 검증 비용을 표로
검증 순서	기존 데이터 재분석(0) → 테스트 조건 변경(낮음) → 커머널리티·변경점(0) → 인라인 추가(낮음) → 비파괴 FA(중) → 파괴 FA $N \geq 3$ (중·높음) → 스플릿(높음, 2 3개월) → DOE
스플릿·DOE	관심 변수만 변경, 슬롯·챔버 교락 방지, 응답 변수 사전 지정, 검출력 계산($n \approx 2 \cdot (2\sigma/\Delta)^2 \cdot 2^k$), 부분 요인, 중심점
8D PE 버전	D3 봉쇄는 D4 전에, D6 검증은 신뢰성까지, D7은 SPC·인터록·FMEA·인수 항목 갱신
5 Why	각 Why에 데이터를 붙인다. 데이터 없는 Why에서 멈춘다. 마지막은 시스템(절차)에 닿아야
스크리닝 vs 개선	단기 스크리닝(즉시, 수율 비용, 해제 조건 사전 정의) + 장기 공정 개선(PCN, 2 3개월) 병행
PCN 평가	변경 범위·영향 경로·인라인/PCM/EDS 동등성(평균+산포+꼬리)·신뢰성·고객 통보·롤백. 벤더·소모품도 범위에
통계	p값 + 효과 크기 + 표본 수. 기저율 비교, 증별화(심슨), 다중 비교 보정, 산점도, 탐색과 확증 분리
1페이지 보고	결론 2줄 → 증상(IS/IS NOT) → 영향 → 증거 사슬(N, 통계) → 기각 가설 → 조치(담당·날짜) → 요청 결정

항목	핵심
케이스 1	DRAM 리텐션 센터: Ea 0.75 eV → 접합 누설 → 챔버 3 PM 부품 Fe 오염 → 부품 규격·PCN 범위
케이스 2	NAND 특정 단 Vt: 홀 보잉 → 질화막 얇고 N 부족 → 에치 조건 스플릿 → 인수 항목 추가
케이스 3	HBM 스택 오픈: 기판 힘 × 리플로우 과열 상호작용 → 2×2 스플릿 → 프로파일 매칭·입고 스펙
케이스 4	가드밴드 과다: 대표본 재측정 + 테스터 교차 → 25→15% 단계 조정, 분기 리뷰
최신	맵 자동 분류·자동 상관, FDC·가상 계측, 램프업 선제 스플릿, HBM 책임 경계, 확률적 불량량의 분포 기반 접근, 케이스 DB

18. 신뢰성과 품질

1. 한눈에 보기

1.1 왜 PE에게 중요한가


- 수율은 “출하 시점에 동작하는가”이고 신뢰성은 “10년 뒤에도 동작하는가”다. PE는 둘 다 책임진다. 수율 100% 인 로트가 필드에서 1년 뒤 fail하면 그 비용은 수율 손실의 수십 배(리콜, 고객 신뢰)다.
- 신뢰성은 시간을 살 수 없으므로 가속(acceleration)한다. 온도·전압·습도·사이클을 올려 몇 주 안에 몇 년을 흉 내 낸다. 가속 모델(Arrhenius, 전압 가속, Coffin-Manson)의 가정이 틀리면 예측도 틀린다. 모델의 한계를 아는 것이 PE의 몫이다.
- 신뢰성 fail의 대부분은 수율 fail과 같은 결함에서 시작한다. 조금 얇은 산화막, 조금 작은 컨택, 조금 오염된 접합은 출하 테스트를 통과하지만 필드에서 먼저 죽는다. 그래서 신뢰성은 공정 꼬리(tail) 관리다.
- 품질 시스템(SPC, OCAP, 변경점 관리)은 신뢰성을 “사후 시험”이 아니라 “사전 통제”로 바꾸는 장치다. PE는 어떤 공정 파라미터를 어떤 한계로 관리해야 신뢰성이 보장되는지를 정하는 사람이다.
- A!SK와 면접에서 “HTOL이 무엇인가”, “Arrhenius 식으로 가속 계수를 계산해 보라”, “DRAM 리프레시 마진과 신뢰성의 관계”, “NAND 사이클링 스펙이 왜 TLC에서 낮은가”, “SPC와 Cpk”는 정기 출제 문항이다.

1.2 핵심 키워드

용어	한 줄 정의
욕조 곡선(bathtub curve)	시간에 따른 고장률: 초기 고장(감소) → 우발 고장(일정) → 마모 고장(증가)
FIT	Failures In Time. 10 ⁹ 소자-시간당 고장 수. 1 FIT = 10억 시간에 1건
DPPM	Defective Parts Per Million. 출하 100만 개당 불량 수(출하 품질)
MTTF	평균 고장 시간. 마모 고장 분포의 대표값
가속 계수(AF)	스트레스 조건 수명 대비 사용 조건 수명의 비. AF 100이면 1,000시간 시험 = 10만 시간
Arrhenius	온도 가속 모델. $AF = \exp[(E_a/k) \cdot (1/T_{use} - 1/T_{stress})]$, E_a 는 활성화 에너지
활성화 에너지(E_a)	메커니즘의 온도 민감도. 0.3 eV(약) 1.1 eV(강)
Weibull 분포	고장 시간 분포. 형상 모수 $\beta < 1$ 초기, $\beta \approx 1$ 우발, $\beta > 1$ 마모
HTOL	High Temperature Operating Life. 125°C, 동작 바이어스, 1,000시간 대표
HAST	Highly Accelerated Stress Test. 130°C/85% RH 가압 습도, 바이어스
TCT	Temperature Cycling Test. -55 125°C 등 온도 사이클, 패키지 열응력
TDDDB	Time Dependent Dielectric Breakdown. 절연막이 시간·전압에 따라 파괴
BTI(NBTI/PBTI)	Bias Temperature Instability. 게이트 바이어스·온도로 V_t 가 이동
HCI	Hot Carrier Injection. 고에너지 캐리어가 산화막에 손상
EM	Electromigration. 전류로 금속 원자가 이동해 보이드·hillock
소프트 에러(SER)	방사선(알파, 중성자)으로 저장 데이터가 일시 반전
스크리닝	변인·스트레스로 초기 고장 소자를 출하 전 제거
SPC/Cpk	통계적 공정 관리 / 공정 능력 지수. $Cpk \geq 1.33$ 이 일반 목표
OCAP	Out of Control Action Plan. SPC 이탈 시 정해진 대응 절차
변경점 관리	4M(Man, Machine, Material, Method) 변경을 기록·평가·승인

2. 기초

2.1 고장률과 욕조 곡선



- 초기 고장: 제조 결함(약한 산화막, 부분 오픈 콘택, 파티클)이 초기 사용에서 드러난다. 스크리닝(번인)의 대상.
- 우발 고장: 시간과 무관한 확률적 사건(소프트 에러, 외부 서지). 일정한 FIT로 표현.
- 마모 고장: 본질 메커니즘(TDDDB, EM, BTI, NAND 산화막 열화)이 누적되어 수명 끝에 급증. 설계·공정 마진으로 사용 기간 밖으로 밀어내야 한다.
- 제품 수명 목표(예시): 소비자용 5~7년, 서버·산업용 10년, 자동차 15년 이상. 사용 온도도 다르다(소비자 40~55°C, 자동차 그레이드에 따라 105~125°C 접합 온도).

2.2 FIT, DPPM, MTTF의 계산

- FIT = 고장 수 / (소자 수 × 시간) × 10⁹. 예: 1,000개를 1,000시간 시험해 1개 fail이면 1 / (10⁶) × 10⁹ = 1,000 FIT(사용 조건 환산 전). AF 100이면 사용 조건 FIT = 10.
- 시스템 관점: 서버 한 대에 DRAM 칩 수백 개. 칩당 10 FIT면 칩 500개 시스템은 5,000 FIT = 연간(8,760시간) 고장 확률 약 4.4%. 데이터센터 10만 대면 매일 12건. 그래서 서버용 요구 FIT는 매우 낮고 ECC가 필수다.
- DPPM: 출하 100만 개 중 불량 수. 출하 테스트 탈출(escape)과 초기 고장이 합쳐진 값. 소비자용 수십 수백 DPPM, 자동차용 1 DPPM 미만 목표(예시).
- MTTF와 FIT: 고장률이 일정하면 MTTF = 10⁹/FIT 시간. 10 FIT → MTTF 10⁸ 시간(11,400년). 이 숫자는 "개별 칩이 1만 년 산다"가 아니라 "모집단 고장률"이다. 오해하기 쉽다.

[주의]

MTTF 1억 시간은 칩 하나의 수명이 아니다. 마모 고장이 시작되기 전 우발 고장률의 역수다. 마모(TDDDB, EM)는 별도로 "사용 기간 내 누적 고장 확률 < 0.1%" 같은 식으로 다룬다.

2.3 가속 모델

2.3.1 Arrhenius(온도)

$AF = \exp[(E_a/k) \cdot (1/T_{use} - 1/T_{stress})]$, $k = 8.617 \times 10^{-5}$ eV/K, T는 켈빈.

Ea(eV)	55°C → 125°C	85°C → 125°C	55°C → 150°C
0.3	6.4	2.8	10
0.5	22	5.6	47
0.7	78	11	220
0.9	270	22	1,000
1.1	940	44	4,800

- 계산 예: E_a 0.7 eV, 55°C(328 K) $\rightarrow$ 125°C(398 K). $1/328 - 1/398 = 5.36 \times 10^{-4}$. $E_a/k = 8,124$. 곱 4.35. $e^{4.35} \approx 78$. 따라서 125°C 1,000시간 HTOL은 55°C 약 78,000시간(8.9년)에 해당한다.
- E_a 가 두 배면 AF는 제곱이 된다. E_a 를 0.2 eV 잘못 잡으면 수명 예측이 수 배 틀린다. 그래서 E_a 는 문헌값이 아니라 두 온도 이상 실측으로 정한다.

메커니즘	대략 E_a (eV, 예시)	비고
접합 누설·DRAM 리텐션(SRH 생성)	0.6 1.0	밴드갭 절반 근처, 트랩 준위에 따라
NAND 전하 손실(리텐션)	1.0 1.2	JEDEC 리텐션 시험이 1.1 eV 가정
금속 확산·오염	0.7 1.0	Cu, Fe 등
EM(Cu)	0.8 1.0	계면 확산 지배
EM(Al)	0.5 0.7	결정립계 확산
TDDB(SiO_2)	0.6 0.8	전압 가속과 결합
NBTI	0.1 0.2	온도 의존 약함, 전압 의존 강함
HCI	음(-0.1 -0.2)	저온에서 악화(이동도 증가)
솔더 IMC 성장	0.8 1.0	확산 지배
습기 부식	0.7 0.9	Peck 모델과 결합
소프트 에러	≈ 0	온도 무관

2.3.2 전압 가속(TDDB)

- E 모델: $TF \propto \exp(-\gamma \cdot E_{ox})$, γ 는 필드 가속 계수(대략 1 4 cm/MV 수준). 얇은 산화막에는 파워 법칙 $TF \propto V^n$ (n 대략 30 50)이 더 잘 맞는다는 보고가 많다.
- 예: $n = 40$, 사용 1.1 V, 스트레스 1.5 V $\rightarrow AF = (1.5/1.1)^{40} \approx 2.5 \times 10^5$. 즉 1.5 V에서 1시간이면 사용 조건 약 28년. 이렇게 큰 가속은 모델 선택(E vs $1/E$ vs 파워)에 따라 수 배 이상 갈린다.
- 면적 스케일링: TDDB는 최약점(weakest link)이므로 면적이 넓으면 수명이 짧다. Weibull 통계로 테스트 구조 (예: 10^{-4} cm^2)에서 칩 전체(예: 10^{-1} cm^2)로 환산한다.

2.3.3 습도(Peck), 온도 사이클(Coffin-Manson), 전류(Black)

- Peck: $AF = (RH_{use}/RH_{stress})^{(-n)} \times \exp[(E_a/k)(1/T_{use} - 1/T_{stress})]$, n 대략 2.5 3, E_a 0.7 0.9. 85°C/85% 1,000시간 $\approx$ HAST 130°C/85% 96시간 정도로 환산되는 것이 관례적 등가.
- Coffin-Manson(솔더 피로): $N_f \propto (\Delta T)^{(-m)}$, m 대략 1.9 2.5. ΔT 180°C(-55 125) 사이클 1,000회는 ΔT 60°C 사용 사이클로 $(180/60)^{2.2} \approx 11$ 배, 약 11,000회(하루 3회면 10년).
- Black(EM): $MTTF = A \cdot J^{(-n)} \cdot \exp(E_a/kT)$, n 대략 1 2. 전류 밀도를 두 배로 하면 수명 1/2 1/4. 설계 규칙의 최대 전류 밀도(예: Cu 대략 1 2 MA/cm² 수준, 온도·구조 의존)는 이 식에서 나온다.

[예시]

HTOL 125°C, $1.1 \times VDD$, 1,000시간, 표본 231개, 0 fail. Arrhenius(E_a 0.7) AF 78과 전압 AF(파워 법칙, 보수적으로 3)를 합쳐 $AF \approx 230$. 사용 조건 등가 시간 = $231 \times 1,000 \times 230 \approx 5.3 \times 10^7$ 소자-시간. 0 fail에서 60% 신뢰 상한 고장 수 $0.92 \rightarrow FIT \approx 0.92 / 5.3 \times 10^7 \times 10^9 \approx 17$ FIT. 90% 신뢰면 상한 2.3 $\rightarrow 43$ FIT. 요구 FIT에 맞추려면 표본을 늘리거나 시간을 늘린다.

2.4 고장 통계: Weibull과 표본 수

- Weibull 누적 고장 확률 $F(t) = 1 - \exp[-(t/\eta)^\beta]$. η 는 특성 수명(63.2% 고장 시점), β 는 형상 모수. Weibull 플롯($\ln(-\ln(1-F))$ vs $\ln t$)에서 기울기가 β .
- $\beta < 1$: 초기 고장 지배(결함성). $\beta \approx 1$: 우발. $\beta > 1$: 마모. TDDB에서 β 가 낮으면(예: 1 근처) 외인성 결함, 높으면(예: 2 4) 본질 파괴.
- 두 모집단 혼합(bimodal): 플롯이 꺾인다. 결함성 초기 고장 + 본질 마모. 초기 부분을 스크리닝으로 떼어내는 것이 목표.

- 0 fail 표본 수: 신뢰 수준 C에서 불량률 p 이하를 보이려면 $n = \ln(1 - C) / \ln(1 - p)$. C 90%, p 1% → 230개. p 0.1% → 2,303개. p 3% → 76개. 그래서 JEDEC 계열 시험이 흔히 3 로트 × 77개 = 231개(LTPD 약 1%, 90%)를 쓴다.

목표 불량률(LTPD)	90% 신뢰 0 fail 표본 수	60% 신뢰
5%	45	18
3%	76	30
1%	230	92
0.5%	460	183
0.1%	2,303	916

- 표본 231개 0 fail은 “불량률 1% 이하를 90% 신뢰로 보였다”는 뜻이다. 100 DPPM을 보이려면 23,000개가 필요하다. 그래서 신뢰성 시험은 “인정(qualification)”이고, DPPM 수준 보장은 공정 관리(SPC)와 스크리닝으로 한다.

2.5 스크리닝 vs 본질 개선

구분	스크리닝(번인·스트레스 테스트)	본질 개선(공정·설계)
대상	조기 고장(결함성, $\beta < 1$)	마모 고장($\beta > 1$) 및 조기 고장 근원
원리	약한 소자를 먼저 죽여 걸러냄	약한 소자가 안 생기게
효과 시점	즉시	개월
비용	번인 시간·장비, 수율 손실, 양품 수명 일부 소모	개발·PCN
한계	마모 고장에는 무력, 과다 스트레스 시 양품 손상	시간
지표	번인 fall-out율, 번인 후 필드 FIT	Weibull $\beta \cdot \eta$ 개선, tail 밀도

- 번인은 사용 조건 수개월 수년치 스트레스를 수 시간에 준다. 예: 125°C, 1.3 × VDD, 12시간 → AF 수백이면 사용 1년 안팎 등가. 조기 고장 대부분이 이 구간에서 드러난다.
- 번인의 부작용: 양품도 TDD·BTI 수명이 소모된다. 사용 수명 10년 대비 번인 소모가 1% 이내가 되도록 조건을 정한다.
- 번인 fall-out율(fail 비율)이 공정 건강 지표다. 정상 0.1%인 것이 0.5%가 되면 공정 어딘가의 tail이 커진 것이다.

[핵심]

스크리닝은 결함성 조기 고장을 “치우는” 것이고, 본질 개선은 그 결함이 “생기지 않게” 하는 것이다. 스크리닝 fall-out이 늘면 그것은 성공이 아니라 공정 경보다.

2.6 신뢰성 데이터 읽기: 파라메트릭 drift와 카타스트로픽 fail

신뢰성 시험 결과는 두 종류다. 하나는 “죽었다/살았다”(카타스트로픽), 다른 하나는 “얼마나 변했다”(파라메트릭 drift). PE는 후자를 더 중요하게 본다. 죽기 전에 변하기 때문이다.

읽기 시점	카타스트로픽	파라메트릭 drift	해석
0 h(초기)	기능·DC-AC 전수	Vt, Idd, 속도, 리텐션 분포 기준선	기준선 없으면 drift 계산 불가
48 168 h	조기 fail 발생 여부	초기 급변(BTI 초기 t^n 구간)	조기 fail → 결함성, $\beta < 1$
500 h	누적 fail	drift 기울기(로그-로그)	기울기로 1,000 h-수명 외삽
1,000 h	최종 판정	최종 drift, 분포 폭 변화	스펙 마진 대비 잔여 여유
연장(2,000 h+)	마모 시작 여부	기울기 변화(가속)	마모 구간 진입 확인

- drift의 시간 지수: BTI $\Delta V_t \propto t^{0.15}$ 0.25, EM 저항 변화는 보이드 핵생성 후 급증, 리텐션 tail 밀도는 오염 확산이면 $\sqrt{t}$ 에 가깝다. 로그-로그 플롯의 기울기가 메커니즘을 말한다.

- 분포 폭: 평균 drift가 작아도 분포 폭이 두 배가 되면 tail 다이가 스펙을 벗어난다. 평균과 분위(예: 99%)를 함께 본다.
- 판정은 “1,000 h에 스펙 내”가 아니라 “외삽 수명(예: 10년)에서 스펙 내 + 마진”이다. 1,000 h에 스펙의 90% 까지 왔다면 외삽 시 실패다.

[예시]

HTOL 중 주변 pMOS $|V_t|$ 가 168 h에 +12 mV, 1,000 h에 +18 mV. 로그-로그 기울기 $n \approx \log(18/12)/\log(1000/168) \approx 0.176/0.775 \approx 0.23 \rightarrow$ NBTI 전형. 10년(87,600 h)으로 외삽: $18 \times (87,600/1,000)^{0.23} \approx 18 \times 2.8 \approx 50$ mV. 가속 계수를 감안해 사용 조건에서는 그 일부. 센스앰프 미스매치 예산이 30 mV면 설계·공정 검토가 필요하다.

2.7 인정(qualification) 절차의 흐름

```

New product / process change
|
v
Reliability plan: which mechanisms are at risk? (from change scope, 5.x tables)
|
v
Test matrix: tests x conditions x sample (3 lots x 77 typical) x read points
|
v
Pre-conditioning (MSL: soak + 3x reflow) for package tests
|
+--> HTOL ---- 0/168/500/1000 h reads ---- drift + fail
+--> HTST, TCT, HAST/uHAST, PCT ---- reads ---- fail + SAT
+--> Product-specific: retention bake, cycling, read disturb, row hammer
+--> SER, ESD, latch-up
|
v
Fail analysis (any fail) -> root cause -> corrective action -> re-test
|
v
Report: FIT estimate with model + confidence, drift extrapolation, open risks
|
v
Approval (internal committee, then customer if required)

```

- 시험 전 “무엇이 위험한가”를 먼저 정한다. 유전체가 바뀌면 TDDb·리텐션, 금속이 바뀌면 EM·SM, 패키지 재료가 바뀌면 HAST·TCT·MSL. 전 항목을 매번 다 돌리는 것은 자원 낭비이고, 위험 항목을 빼면 인정 실패다.
- 인정은 “fail 0”만이 아니라 drift 외삽·FIT 추정·개방 리스크까지 보고한다. 0 fail이어도 drift 외삽이 스펙에 닿으면 조건부 승인이다.
- 양산 중에도 주기적 신뢰성 모니터(예: 월 1 로트 샘플 HTOL 168 500 h)를 돌려 공정 드리프트를 감시한다. 인정 시점의 공정과 1년 뒤의 공정은 다르다.

3. 시험과 메커니즘 상세

3.1 제품·패키지 레벨 신뢰성 시험

시험	대표 조건(예시, JEDEC 계열)	가속하는 것	잡는 고장	표본(예시)
HTOL	125°C, VDD max, 1,000 h, 동작	온도 + 전압(TDDb, BTI, HCI, EM, 리텐션)	소자 마모, 조기 고장	3 로트 × 77
LTOL	-40°C 등 저온 동작	HCI(저온 악화), 타이밍	저온 마진	필요 시

시험	대표 조건(예시, JEDEC 계열)	가속하는 것	잡는 고장	표본(예시)
HTST(HTS)	150°C, 1,000 h, 무바이어스	확산(IMC, 금속 오염), 리텐션	접합 열화, 데이터 손실	3 × 77
리텐션 베이크	NAND 예: 사이클 후 고온 베이크(Ea 1.1 가정)	전하 손실	리텐션 fail	3 × 77 이상
TCT	-55 125°C 또는 -40 125°C, 500 1,000 사이클	열팽창 차(CTE) 응력	범프·솔더 크랙, 박리, 와이어	3 × 77
HAST	130°C, 85% RH, 2 atm, 96 h, 바이어스	습기 침투 + 전기화학 부식	패드·배선 부식, 누설	3 × 77
uHAST	110°C, 85% RH, 264 h, 무바이어스	습기 침투	박리, 부식	3 × 77
PCT(오토클레이브)	121°C, 100% RH, 2 atm, 96 168 h	습기	패키지 박리, 부식	3 × 77
MSL(흡습 민감도)	흡습 후 리플로우 3회	흡습 팽윤	패키지 크랙, 박리	등급별
사이클링(endurance)	NAND P/E 사이클 스펙까지	터널 산화막 열화	Vt 윈도우 축소, 배드 블록	블록 단위
리드 디스터브	반복 읽기	약한 프로그램	인접 셀 Vt 이동	블록
솔더 접합(보드 레벨)	TC, 드롭(drop), 벤드(bend)	기계·열 피로	솔더 크랙	보드 단위
ESD(HBM/CDM)	인체·대전 소자 모델 방전	정전기	입출력 파괴	소수
래치업	과전류 주입	기생 바이폴라	전원 쇼트	소수
소프트 에러(SER)	알파 소스, 중성자 빔 가속	방사선	비트 반전	칩

- HTOL은 “동작”이 핵심이다. 무바이어스 HTST와 달리 트랜지스터가 스위칭하고 전류가 흘러 BTI·HCI·EMI 모두 가속된다. 시험 중·후 파라미터(Vt, 속도, 누설)를 읽어 열화율(drift)을 얻는다.
- TCT는 패키지 시험이다. 다이와 기판·몰드의 CTE 차(Si 약 3 ppm/°C, 기판 15 17, 몰드 8 12, Cu 17)로 사이클마다 범프·솔더가 전단 변형을 받는다. HBM처럼 층이 많으면 응력 경로가 복잡해진다.
- HAST 바이어스는 인접 배선 간 전위차를 걸어 전기화학 부식(Al 부식, Cu 덴드라이트)을 가속한다. 몰드-다이 계면 박리가 있으면 습기가 빨리 닿아 fail이 앞당겨진다. 그래서 HAST 전 SAT 검사와 짝을 이룬다.

3.1.1 시험 조건 등가 환산 예시

시험	조건	가정 모델	사용 조건 등가(예시)
HTOL 125°C 1,000 h	Ea 0.7	Arrhenius	55°C 약 8.9년
HTOL 125°C 1,000 h	Ea 0.7 + 전압 1.1×(파워 n=40 → ×45)	Arrhenius × 전압	55°C 수백 년(TDDb 한정, 모델 민감)
HTST 150°C 1,000 h	Ea 0.9	Arrhenius	55°C 약 110년(확산 계열)
TCT -40 125°C 1,000 cyc	m 2.2	Coffin-Manson	ΔT 50°C 약 13,800 cyc
HAST 130°C/85% 96 h	Ea 0.8, n 2.7	Peck	85°C/85% 약 1,000 h ≈ 30°C/60% 수십 년
NAND 베이크 125°C 10 h	Ea 1.1	Arrhenius	40°C 약 1.3년
번인 125°C 1.3×VDD 12 h	Ea 0.7 + 전압	Arrhenius × 전압	55°C 수개월 1년(모델 의존)

- 표의 숫자는 모두 모델·Ea 가정에 크게 의존하는 예시다. 인정 보고서에는 사용한 Ea·n·m과 그 출처(실측 또는 문헌)를 반드시 적는다.
- 전압 가속은 TDDb에만 적용한다. 리텐션·EM·IMC 같은 다른 메커니즘에 전압 AF를 곱하면 과대 평가다. 메커니즘별로 AF를 따로 계산하고, 최종 FIT는 메커니즘별 FIT의 합이다.

[주의]

“HTOL 1,000 h = 10년”이라는 관용구는 E_a 0.7 eV, 55°C 사용, 125°C 시험이라는 특정 가정에서만 맞다. 사용 온도가 85°C(서버 고온부)면 AF는 11로 떨어져 1,000 h는 1.3년밖에 안 된다. 사용 조건을 먼저 묻는 것이 PE의 첫 질문이다.

3.2 소자 레벨 마모 메커니즘

3.2.1 TDDDB

- 물리: 산화막에 전계가 걸리면 트랩이 서서히 생성(전자·정공 주입, 수소 방출)되고, 트랩이 퍼콜레이션(percolation) 경로를 이루면 국소 파괴. 얇은 막(2 nm)은 소프트 브레이크다운(누설 증가)에서 하드 브레이크다운으로 진행.
- 관찰: 누설 전류 vs 시간에서 계단형 증가(SILC, Stress Induced Leakage Current)와 최종 급증. Weibull β 는 두께가 얇을수록 낮아진다(파괴에 필요한 트랩 수가 적어 통계적 분산이 크다).
- 제품 영향: DRAM 셀 커패시터 유전체(ZAZ 등, 물리 두께 수 nm) TDDDB는 리텐션 tail과 필드 비트 fail. 주변 트랜지스터 GOX TDDDB는 회로 fail. NAND 터널 산화막은 사이클링에서 TDDDB와 유사한 트랩 생성이 endurance 한계를 만든다.
- 공정 연결: 두께 균일도(얇은 곳이 최약점), 플라즈마 손상(안테나 효과), 파티클·결함(외인성 조기 파괴), 계면 거칠기, 유전체 결정립계.

3.2.2 BTI(NBTI/PBTI)

- NBTI: pMOS에 음의 게이트 바이어스 + 온도 → Si-H 결합 해리로 계면 트랩 생성과 산화막 정공 포획 → $|V_t|$ 증가. 시간 의존 $\Delta V_t \propto t^n$ (n 대략 0.15 0.25). 스트레스 제거 시 부분 회복(recovery)이 있어 측정 방법(측정 지연)에 따라 값이 달라진다.
- PBTI: nMOS 고유전율(HfO_2) 게이트에서 전자 포획으로 V_t 증가. SiO_2 시대엔 작았으나 고유전율에서 중요해졌다.
- 제품 영향: 주변 회로 트랜지스터 V_t 가 10년간 수십 mV 이동 → 센스앰프 미스매치 증가, 타이밍 마진 감소, 속도 등급 저하. DRAM 셀 트랜지스터도 워드라인 바이어스 스트레스를 받는다.
- 공정 연결: 계면 수소 패시베이션(H_2/D_2 어닐), 질소 농도($SiON$ 에서 N이 계면에 가까우면 NBTI 악화), 고유전율 막 트랩 밀도.

3.2.3 HCI

- 물리: 드레인 근처 고전계에서 캐리어가 에너지를 얻어(핫) 산화막 계면에 충돌 이온화·결합 파괴 → 계면 트랩·산화막 전하 → V_t 이동, gm 감소, SS 악화. 최악 조건은 $V_g \approx V_d/2$ (nMOS 기판 전류 최대) 또는 $V_g = V_d$ (단 채널).
- 온도: 저온에서 이동도가 높아 캐리어 에너지가 커져 악화(음의 E_a). 그래서 저온 동작 시험(LTOL)이 있다.
- 제품 영향: 고전압 스위칭 회로(DRAM 워드라인 드라이버 V_{pp} , NAND 고전압 펌프·디코더)에서 중요. NAND는 V_{pgm} 20 V 이상을 다루는 트랜지스터가 있어 HCI 설계 마진이 크다.
- 공정 연결: LDD(저농도 드레인) 프로파일, 스페이서 두께, 채널 길이, 게이트 산화막 질.

3.2.4 EM과 SM

- EM: 전류의 전자가 금속 원자에 모멘텀을 전달해 원자가 전자 흐름 방향으로 이동. 음극 쪽에 보이드(오픈), 양극 쪽에 힐록(쇼트). Cu는 Ta/TaN 배리어와 캡 계면이 주 확산 경로. 짧은 배선은 백스트레스로 EM에 강함(Blech 길이).
- SM(Stress Migration): 전류 없이 열응력만으로 보이드가 비아 아래에 모인다(스트레스 유도 보이드). HTST에서 드러난다.
- 제품 영향: 전원선·비트라인 등 전류 밀도가 높은 배선의 고저항·오픈. DRAM 셀 어레이 배선은 전류가 작아 EM 위험이 낮고, 주변 전원 메시와 패드 주변이 위험.

- 공정 연결: 배리어 두께·연속성, Cu 결정립 크기(큰 것이 유리), 캡층(CoWP 등) 접착, 비아 바닥 접착 면적, 배선 CD(좁으면 전류 밀도 증가).

3.2.5 소프트 에러

- 소스: 패키지 재료의 알파 입자(U, Th 불순물), 우주선 유래 중성자(고도에 따라 지상 대비 수백 배). 알파 입자 하나가 실리콘에서 수십 fC의 전하를 만든다. DRAM 셀 전하가 수 fC(예: $15 \text{ fF} \times 0.5 \text{ V} \approx 7.5 \text{ fC}$)면 단일 입자가 비트를 뒤집는다.
- 경향: 셀 전하가 줄어 비트당 민감도는 높아지지만 셀 면적이 줄어 입자에 맞을 확률이 줄어 비트당 SER은 세 대별로 대략 유지·감소. 칩당 비트 수가 늘어 칩당 SER은 증가. 다중 비트 반전(MCU, 인접 셀 동시)이 증가하는 것이 문제.
- 대책: ECC(온다이 ECC, 시스템 ECC), 인접 비트가 다른 ECC 워드에 속하도록 비트 인터리빙, 저알파 패키지 재료(몰드·솔더·언더필의 알파 방출 $< 0.001 \text{ counts/cm}^2\cdot\text{h}$ 등급), 셀 전하 확보.
- 측정: 알파 소스 근접 시험, 중성자 빔 가속 시험, 실시간(수천 칩 수개월) 시험. 단위 FIT/Mb.

3.2.6 메커니즘별 스트레스 조건과 시간 의존 요약

메커니즘	가속 변수	최악 조건	시간 의존(대략)	회복	테스트 구조
TDDDB	전압(전계), 온도	최대 VDD, 고온, 대면적	Weibull, 최약점	없음	MOS 캡(면적 여러 종), 안테나
NBTI	음의 Vg 크기, 온도	pMOS 온, 고온	$t^{0.15-0.25}$	있음(부분)	pMOS 단일 Tr
PBTI	Vg, 온도	nMOS 고유전율 온	$t^{0.1-0.2}$	있음	nMOS 고유전율 Tr
HCI	Vd(전계), 저온	$V_g \approx V_d/2$ 또는 $V_g = V_d$, 저온	$t^{0.3-0.5}$	거의 없음	단채널 nMOS
EM	전류 밀도, 온도	좁은 긴 배선, 비아 아래	잠복 후 급증, 로그 정규	없음	배선·비아 체인(Blech 길이 이상)
SM	온도(응력)	넓은 배선 위 단일 비아, 150-200°C	수백 시간 후	없음	비아 체인
DRAM 리텐션	온도, 시간	고온, 긴 tREF	오염 확산 $\sqrt{t}$, VRT 확률	VRT 왕복	셀 어레이
NAND endurance	사이클, 온도(교차)	저온 사이클 후 고온 리텐션	트랩 누적	일부 어닐 회복	블록
SER	방사선	저전압, 큰 칩	일정	재기록으로 소멸	칩

- “회복” 열이 중요하다. 회복이 있는 메커니즘(BTI)은 측정 방법에 따라 값이 달라지고, 실동작(AC)에서는 DC 스트레스보다 열화가 작다. 회복이 없는 메커니즘(TDDDB, EM, HCI)은 누적만 된다.

3.3 DRAM 신뢰성: 리프레시 가드밴드와 리텐션

- 리텐션 분포: 셀 커패시터 전하가 접합·GIDL·유전체 누설로 빠진다. 셀 리텐션 시간은 로그 정규에 가깝고 꼬리(tail)에 수십 수백 ppm의 약한 셀이 있다. 스펙 tREF(예: 64 ms, 85°C)는 이 꼬리의 최악 셀도 만족해야 한다(리던던시·ECC로 일부 구제).
- 가드밴드: 테스트 시 tREF의 여유(예: 스펙 64 ms → 테스트 100-150 ms 이상)를 두어 출하 후 열화(VRT, 온도 상승, 노화)에도 스펙을 지키게 한다. 가드밴드가 크면 수율 손실, 작으면 필드 리텐션 fail.
- VRT(Variable Retention Time): 셀 트랜지스터 근처 트랩 하나가 상태를 바꾸며 리텐션이 두 값 사이를 뛴다. 테스트 시 좋은 상태여서 pass한 셀이 필드에서 나쁜 상태로 뛰면 fail. 가드밴드가 VRT 진폭(수 배)을 흡수해야 한다. 발생률 ppm 수준, 온도 의존.
- 온도 의존 리프레시: 고온에서 리텐션이 짧아지므로 온도 센서 기반 리프레시 주기 조정(예: 85°C 이상에서 tREF 절반). 리텐션 Ea(0.6-1.0 eV)가 이 스케일링의 근거.
- 로우 해머(row hammer): 인접 워드라인을 반복 활성화하면 커플링·전하 주입으로 희생 행 셀 전하가 빠진다. 세대가 미세화될수록 임계 활성화 횟수가 줄어 보안·신뢰성 이슈. 대책은 TRR(Target Row Refresh), 워드라인 리세스·격리 설계, 리프레시 관리.

- 신뢰성 시험과 연결: HTOL 후 리텐션 분포 재측정(tail 이동량), HTST 후 리텐션(금속 확산·수소 손실), 필드 반환품 리텐션 분석.

3.3.1 DRAM 신뢰성 시험 매트릭스(예시)

항목	조건	읽는 것	판정
리텐션 분포	25/55/85/95°C, tREF 스윙	온도별 tail 밀도, Ea	가드밴드 마진
VRT 스크린	85°C, 동일 셀 반복 N회	점프 셀 비율·진폭	가드밴드 흡수 여부
HTOL 후 리텐션	1,000 h 후 재측정	tail 이동량	필드 열화 예측
로우 해머	활성화 횟수 스윙, 인접 행 패턴	임계 활성화 횟수, 희생 행 위치	TRR 마진
온도 사이클 후 리텐션	TCT 후	패키지 응력 → 셀 변화	응력 민감 셀
데이터 패턴 의존	체커보드, 솔리드, 랜덤	커플링 민감 셀	패턴 마진
저전압 리텐션	VDD min	센싱 마진 × 리텐션	전압 가드밴드

- 로우 해머 임계는 세대별로 급감해 왔다(수십만 → 수만 → 수천 회 수준으로 보고). 임계가 낮을수록 TRR과 리프레시 관리가 더 자주 개입해야 하고 성능 비용이 든다. 공정(워드라인 격리, 리세스 형상)과 설계(TRR, 리프레시 관리)가 마진을 나눠 진다.

[예시]

16 Gb DRAM에서 리텐션 tail 셀 밀도 1 ppm이면 약 17,000셀. 리턴던시(행·열 대체)로 수천 셀을 구제하고 온다이 ECC(예: 128비트당 8비트 패리티)로 단일 비트 오류를 실시간 정정한다. 가드밴드는 이 두 장치가 감당 못하는 필드 열화(VRT 전환, 노화)를 위한 것이다. 가드밴드를 150 → 100 ms로 줄이면 수율은 오르지만 VRT 진폭이 큰 셀이 필드 fail로 넘어갈 위험이 생긴다. 이 균형은 필드 데이터로 정한다.

3.4 NAND 신뢰성: 사이클링, 리텐션, 디스터브

셀 타입	비트/셀	Vt 상태 수	대략 P/E 사이클 스펙(예시)	리텐션 요구(JEDEC 계열 예시)
SLC	1	2	50k 100k	소비자 1년(30°C), 기업용 3개월(40°C)
MLC	2	4	3k 10k	동일
TLC	3	8	1k 3k	동일
QLC	4	16	수백 1k	동일

- 사이클링 열화 메커니즘: P/E마다 터널 산화막을 통과하는 고전계 전하가 산화막·계면 트랩을 만든다. 트랩은 (1) Vt 산포 증가(랜덤 트랩 전하), (2) SILC로 리텐션 악화(트랩 보조 터널링으로 전하 손실), (3) 프로그램 속도 변화(트랩 전하로 실효 필드 변화)를 만든다.
- 리텐션 열화: 사이클 후 시간이 지나면 트랩 질화막의 전하가 터널 산화막 트랩을 거쳐 빠지고(전하 손실), 산화막 트랩 자체가 방전(detrapping)되어 Vt가 낮은 쪽으로 이동. 상태 간 간격이 좁은 TLC/QLC는 같은 Vt 이동에도 오류가 많다. 온도 가속 Ea 약 1.1 eV → 사용 40°C 1년 ≈ 125°C 수 시간 수십 시간 베이킹(모델 의존).
- 리드 디스터브: 읽을 때 선택되지 않은 워드라인에 패스 전압(Vpass, 6 8 V 등)이 걸려 약한 프로그램이 누적된다. 읽기 횟수 수십만 회 이상에서 하위 상태 셀 Vt가 올라간다. 대책은 읽기 카운트 기반 리프레시(재기록), ECC.
- 프로그램 디스터브: 프로그램 중 인접 셀·같은 워드라인 비선택 셀에 스트레스. 3D NAND에서는 채널 부스팅(boosting) 효율이 핵심.
- 셀 간 간섭: 인접 셀 프로그램이 커플링으로 내 셀 Vt를 이동. 3D 차지 트랩은 플로팅 게이트보다 간섭이 작지만 단 간(수직) 간섭이 있다.
- 시스템 대책: 강한 ECC(LDPC), 읽기 레벨 트래킹(Vt 이동 추적), 웨어 레벨링(블록 간 사이클 균등), 배드 블록 관리, 리프레시. 신뢰성 스펙은 "ECC 교정 후" 기준이므로 raw BER 목표(예: 10^{-3} 10^{-2} 이하)를 ECC 능력에 맞춘다.

- 시험: 사이클링(스펙 사이클까지) → 리텐션 베이크 → 읽기 → raw BER·Vt 분포. 블록 위치(에지·센터), 워드라인 위치(상·중·하단), 온도(사이클 온도와 리텐션 온도 조합, 교차 온도 효과)에 따라 결과가 달라 매트릭스로 시험한다.

Vt distribution (TLC, 8 states) : fresh vs after cycling + retention

```
fresh:      | E | P1 | P2 | P3 | P4 | P5 | P6 | P7 |
             |/_\|/_\|/_\|/_\|/_\|/_\|/_\|/_\| narrow, well separated
             ^read levels between states

cycled +    | E | P1 | P2 | P3 | P4 | P5 | P6 | P7 |
retention:  |/_\|/_\|/_\|/_\|/_\|/_\|/_\|/_\| wider (traps),
             <-- shifted down (charge loss / detrap), tails overlap
             overlap area = raw bit errors -> must be < ECC capability
```

- 위 그림에서 “겹치는 면적”이 raw BER이다. 사이클링은 분포를 넓히고(트랩 전하 랜덤성), 리텐션은 분포를 아래로 밀며(전하 손실), 리드 디스터브는 하위 상태(E, P1)를 위로 민다. 읽기 레벨 트래킹은 겹침이 최소인 위치로 읽기 전압을 옮겨 BER을 줄인다.

3.4.1 NAND 신뢰성 시험 매트릭스(예시)

항목	조건	읽는 것	판정
사이클링	스펙 사이클, 저온·상온·고온	사이클별 raw BER, Vt 분포 폭, 배드 블록	스펙 사이클에서 BER < 한계
리텐션(사이클 후)	베이크(Ea 1.1), 사용 조건 등가	Vt 하향 이동, BER	등가 기간에서 BER < 한계
교차 온도	저온 사이클 → 고온 리텐션	최악 조합	최악 조건 통과
리드 디스터브	블록 반복 읽기(수십만 백만 회)	하위 상태 Vt 상승, BER	읽기 카운트 리프레시 임계
프로그램 디스터브	인접 페이지 반복 프로그램	비선택 셀 Vt	부스팅 마진
WL 그룹별	상·중·하단 그룹 분리	그룹별 BER 편차	그룹별 트림 필요성
블록 위치	플레인·에지 블록	위치별 편차	에지 블록 마진
서스펜드·전원 차단	프로그램 중 전원 차단	부분 프로그램 페이지	펌웨어 복구

[핵심]

NAND 신뢰성은 “사이클 × 리텐션 × 온도 × 읽기 횟수”의 4차원이다. 스펙 사이클 후 스펙 리텐션에서 raw BER이 ECC 한계 안에 있어야 한다. 공정은 raw BER의 분포 꼬리를, 시스템은 ECC와 관리 알고리즘을 책임진다. PE는 둘의 경계에서 마진을 배분한다.

3.5 HBM·패키지 신뢰성

- 구조적 특징: 8 16단 다이 스택, 다이당 수천 개 TSV, 다이 간 마이크로범프(피치 수십 μm) 또는 하이브리드 본딩, 베이스 다이, 인터포저, 기판. 층마다 CTE·강성이 다르고 두께가 얇아(다이 수십 μm) 힘과 응력에 민감하다.
- 주요 고장 모드와 시험: 마이크로범프 크랙·IMC 취화(TCT), 비접촉 범프(초기 + TCT), TSV Cu 펌핑(HTST에서 Cu가 열팽창으로 밀려 나와 상부 배선 손상)·라이너 크랙·보이드(HTOL/TCT), 언더필 박리(HAST/uHAST), 다이 크랙(TCT-기계), 열 저항 증가로 상단 다이 온도 상승(리텐션 악화).
- 열 문제: 스택 내부 다이는 방열 경로가 길어 베이스 대비 수 십수 $^{\circ}\text{C}$ 높을 수 있다. 상단 다이 리텐션이 먼저 한계에 닿는다. 다이별 온도 센서와 리프레시 관리가 필요.
- TSV 신뢰성: Cu와 Si의 CTE 차로 TSV 주변 응력, 트랜지스터 특성 변화(KOZ, Keep-Out Zone 규칙), 열 사이클 후 라이너·배리어 계면 크랙. Cu 펌핑은 TSV 형성 후 어닐로 미리 안정화.
- 하이브리드 본딩: 범프가 없어 IMC·솔더 피로가 없지만 Cu-Cu 계면 보이드·산화·파티클이 고저항·오픈을 만들고, 유전체-유전체 접합 강도가 박리를 결정. 본딩 후 어닐 조건과 표면 청정도가 핵심.

- KGD(Known Good Die)와 스택 수율: 다이 하나가 죽으면 스택 전체가 죽으므로 스택 전 다이 테스트가 엄격해야 한다. 스택 후에는 접근이 제한되어 내장 자체 테스트(BIST)와 리페어(TSV 리던던시, 레인 리페어)가 신뢰성 수단이 된다.

3.5.1 HBM 고장 모드 × 시험 매트릭스


고장 모드	HTOL	HTST	TCT	HAST/uHAST	MSL
마이크로범프 크랙·IMC	약	중(IMC 성장)	강	약	중
비접촉 범프	초기	약	강(악화)	약	중
TSV Cu 펌핑	중	강	중	약	약
TSV 라이너 크랙·누설	강(바이어스)	약	중	약	약
언더필 박리	약	약	강	강	강
다이 크랙	약	약	강	약	중
상단 다이 리텐션	강(열)	중	약	약	약
하이브리드 본딩 계면	중	중	강	중	중
몰드·기판 팽창·휨	약	중	강	강	강

- “강”은 그 시험이 해당 모드를 주로 드러낸다는 의미다. 인정 계획에서 변경 범위에 따라 어느 시험을 강화할지 이 표로 정한다. 예: 언더필 재료 변경이면 TCT·HAST·MSL, TSV 공정 변경이면 HTST·HTOL.
- 시험 순서도 중요하다. MSL 전처리(흡습 + 리플로우) 후 TCT·HAST를 하는 것이 표준이다. 전처리 없이 통과한 결과는 실제 조립 이력을 반영하지 않는다.

3.6 품질 시스템

3.6.1 SPC(통계적 공정 관리)

- 관리도(control chart): 공정 파라미터(CD, 두께, PCM Vt)를 시간 순으로 찍고 관리 한계(UCL/LCL, 보통 $\pm 3\sigma$)를 둔다. 스펙 한계(USL/LSL)와 다르다. 관리 한계는 “공정이 평소와 다르다”를, 스펙 한계는 “제품이 불량이다”를 말한다.



- 위 예에서 L10은 스펙 안이다. 스펙만 보면 아무 일도 없다. 그러나 관리 한계를 벗어났고, GOX -0.1 nm는 리텐션 tail을 두 배로 만들 수 있다. 이것이 관리 한계와 스펙을 분리하는 이유다.
- 관리도 종류: 개별값(I-MR, 로트당 1점), Xbar-R/S(로트 내 여러 사이트 평균과 범위), p/np(불량률), c/u(결함수). 사이트 평균만 보면 웨이퍼 내 불균일(범위 R)을 놓치므로 Xbar와 R을 함께 본다.
- 이탈 규칙(Western Electric 등): 한 점이 3σ 밖, 연속 2/3점이 2σ 밖, 연속 4/5점이 1σ 밖, 연속 8점이 중심선 한쪽, 연속 6점 추세 등. 평균 shift·산포 증가·드리프트를 각각 잡는다.
- 공정 능력 지수: $C_p = (USL - LSL) / 6\sigma$, $C_{pk} = \min(USL - \mu, \mu - LSL) / 3\sigma$. Cpk 1.0은 3σ (불량 약 2,700 ppm 양측), 1.33은 4σ (약 63 ppm), 1.67은 5σ (약 0.6 ppm). 신뢰성 민감 파라미터는 Cpk 1.67 이상을 요구하는 경우가 많다.

- PE 관점: 어떤 파라미터를 SPC에 올릴지, 한계를 얼마로 할지가 신뢰성과 직결된다. 예: GOX 두께 -0.1 nm가 리텐션 tail을 두 배로 만들면 그 파라미터의 관리 한계는 ± 0.05 nm 수준이어야 한다. 스펙은 넓어도 관리 한계는 좁게.

지표	의미	예시 목표	합정
Cp	산포 대비 스펙 폭	≥ 1.33	중심 이탈 무시
Cpk	중심 이탈 포함 능력	≥ 1.33 (일반), ≥ 1.67 (신뢰성 민감)	비정규 분포, 단기 σ 만 사용
Ppk	장기 산포 포함	Cpk와 비교해 안정성 판단	표본 기간 짧으면 과대
이탈률	관리 한계 이탈 빈도	월 N건 이하	한계를 넓혀 숫자만 맞춤

3.6.2 OCAP(Out of Control Action Plan)

- SPC 이탈 시 “누가 무엇을 언제까지”를 미리 정한 절차. 예: (1) 즉시 재측정(계측 오류 배제), (2) 재현되면 장비 홀드·후속 로트 차단, (3) 모듈 엔지니어 원인 조사, (4) PE에 제품 영향 평가 요청, (5) 영향 로트 처분(진행·홀드·재작업·폐기), (6) 원인·조치 기록, (7) 해제 조건.
- OCAP이 없으면 이탈이 “메일 한 통”으로 끝나고 로트는 흘러간다. OCAP은 SPC를 행동으로 바꾸는 장치다.
- PE 역할: 이탈 파라미터가 제품 특성에 미치는 영향의 크기를 정량(예: “Vt +30 mV $\rightarrow$ tRCD 마진 -5%, 수율 영향 -0.3%p, 신뢰성 영향 없음”)해 로트 처분을 결정한다.

3.6.3 변경점 관리(4M)와 FMEA

- 4M: 사람(Man, 작업자·교대), 장비(Machine, PM·부품·소프트웨어), 재료(Material, 배치·벤더·유효기간), 방법(Method, 레시피·절차). 모든 변경을 기록하고 등급에 따라 평가·승인(17장 PCN).
- 변경 후 첫 로트 모니터링(FAI, First Article Inspection): 변경 후 첫 N 로트는 인라인·PCM·EDS를 강화 감시한다.
- FMEA: 고장 모드별 심각도(S)·발생도(O)·검출도(D) 점수 곱(RPN)으로 우선순위. 트러블슈팅에서 밝힌 원인을 FMEA에 반영해 발생도·검출도를 갱신하고, 검출 수단(SPC 항목, 검사 레시피, 스크리닝)을 추가한다.
- MRB(Material Review Board): 스펙 이탈 로트의 처분(진행·특채·재작업·폐기)을 PE·품질·공정이 합의하는 회의. 특채(waiver)는 신뢰성 영향 평가와 기록이 필수.

FMEA 항목(예시)	고장 모드	S / O / D(각 1 10)	RPN	조치 후
게이트 산화	국소 박락화 $\rightarrow$ 조기 TDDDB	9 / 4 / 6	216	두께 최소값 SPC 추가 $\rightarrow$ D 3, RPN 108
게이트 전 세정	파티클 $\rightarrow$ GOX 핀홀	9 / 3 / 5	135	adder 한계 강화 $\rightarrow$ O 2, RPN 90
H ₂ 어닐	온도 이탈 $\rightarrow$ Dit $\uparrow$ $\rightarrow$ VRT	8 / 3 / 7	168	Dit PCM SPC + OCAP PE 평가 $\rightarrow$ D 3, RPN 72
언더필 디스펜스	공극 $\rightarrow$ 박리 $\rightarrow$ 범프 크랙	8 / 4 / 4	128	SAT 전수 기준 강화 $\rightarrow$ D 2, RPN 64
BEOL ILD 변경	응력 $\rightarrow$ SM 보이드	7 / 5 / 8	280	HTST 비아 체인 인정 필수 $\rightarrow$ D 3, RPN 105

- RPN이 높은 항목부터 검출 수단(D)을 낮추는 것이 PE가 가장 빨리 할 수 있는 일이다. 발생도(O)는 공정 개선이 필요해 느리다.
- 트러블슈팅에서 밝힌 새 고장 모드는 반드시 FMEA에 행으로 추가한다. 그렇지 않으면 다음 세대에서도 같은 모드를 다시 “발견”한다.

3.6.4 양산 중 신뢰성 모니터

인정은 한 번이지만 공정은 계속 변한다. 양산 중 주기 시험이 인정과 필드 사이의 공백을 메운다.

모니터	주기(예시)	표본	목적
샘플 HTOL(단축)	월 1 2 로트	로트당 수십 개, 168 500 h	조기 fail-drift 추세
리텐션 tail 모니터(DRAM)	매 로트 EDS	전수	tail 밀도 SPC
사이클링 샘플(NAND)	주 1회	블록 수백	raw BER 곡선 추세
번인 fall-out	매 로트	전수	공정 건강
TDDDB-BTI-EM 테스트 구조	월	PCM 샘플	소자 마모 마진 추세

모니터	주기(예시)	표본	목적
TXRF-SIMS 오염 모니터	PM 후, 주	모니터 웨이퍼	오염원 조기 감지
SAT 샘플(패키지)	매 로트	샘플	박리·보이드 추세
필드 CE/RMA 매칭	월	전 필드 데이터	후향 원인 추적

- 모니터 결과는 SPC 관리도로 관리한다. 인정 시점 값을 기준으로 두고, 이탈 시 OCAP이 작동한다.
- 모니터의 가치는 "이상을 필드보다 먼저 본다"에 있다. 지연이 인라인보다 크지만 필드보다 훨씬 작다.

3.6.5 품질 지표와 고객 인터페이스

지표	정의	누가 보나
출하 DPPM	출하 후 고객 수입 검사·조립 불량	고객 품질
필드 FIT	사용 중 고장률	고객 신뢰성, 시스템
RMA율	반품 비율	영업·품질
번인 fall-out	번인 fail 비율	PE(공정 건강)
신뢰성 인정 결과	시험별 fail 수/표본 수	인정 위원회, 고객
Cpk 대시보드	핵심 파라미터 능력	공정·PE
8D 응답 준수율	고객 불만 응답 기한 준수	품질·고객

3.7 핵심 변수 표(신뢰성 관점)

변수	조절 방향	영향 받는 신뢰성 항목	모니터링
GOX·유전체 두께 균일도	최약점 두께 확보(균일도 ↑)	TDDb, 리텐션 tail	엘립소 맵, 캡 누설 PCM, TDDb 샘플
계면 수소 패시베이션	H ₂ /D ₂ 어닐 최적화	NBTI, 1/f, 리텐션	차지 펌핑 Dit, NBTI 샘플
LDD-접합 프로파일	드레인 전계 완화	HCI, GIDL	PCM 기판 전류, HCI 샘플
배리어 두께·연속성	연속 확보(과다는 저항)	EM, SM, Cu 확산	TEM, EM 샘플, 비아 체인 HTST
금속 오염	최소화	리텐션(접합 누설), TDDb	TXRF, SIMS, 리텐션 Ea
플라즈마 손상(안테나)	차징 억제	TDDb, BTI	안테나 구조 PCM, 차지 모니터
범프 높이·기판 휨	편차 최소화	비접촉, TCT 크랙	범프 계측, 휨 계측, SAT
리플로우 프로파일	IMC 두께 적정	TCT 피로	단면 IMC, 프로파일 로그
언더필·몰드 흡습	저흡습 재료, 큐어	HAST, MSL	흡습률, SAT
저알파 재료	알파 방출 억제	SER	재료 알파 카운트
NAND 터널 산화막 질	트랩 생성 억제	endurance, 리텐션	사이클링 raw BER
테스트 가드밴드	필드 열화 흡수	리텐션·타이밍 필드 fail	shmoo 마진 분포, 필드 FIT

4. 신뢰성 고장 모드 사전

고장 모드	현상	발생 원인	검출/분석 방법	대책
GOX TDDb(외인성)	초기 수백 시간 내 게이트 쇼트	파티클, 얇은 점, 플라즈마 손상	HTOL 조기 fail, Weibull $\beta < 1$, EMMI → FIB	결함 감소, 번인 스크리닝
GOX TDDb(본질)	수명 후반 누설 증가	두께·전계 설계 마진 부족	Weibull $\beta > 1$, 전압 가속 시험	두께·전압 설계, 재료
캡 유전체 TDDb	리텐션 tail 시간 의존 증가	유전체 결함, 결정립계, 전극 거칠기	HTOL 후 리텐션 재측정, 캡 누설 PCM	유전체 조성·어닐, 전극 표면
NBTI/PBTI	Vt 이동, 속도 저하, SA 미스매치	계면 Si-H, 고유전율 트랩	HTOL 파라미터 drift, 스트레스 측정	어닐, 질소 프로파일, 설계 마진

고장 모드	현상	발생 원인	검출/분석 방법	대책
HCI	Vt-gm 변화, 고전압 회로 fail	드레인 고전계	LTOL, 기판 전류 PCM	LDD, 채널 길이, 전압
EM	배선 오픈·고저항, 힐록 쇼트	전류 밀도, 계면 확산	HTOL 후 저항, EM 테스트 구조, OBIRCH	전류 밀도 규칙, 배리어·캡
SM	비아 아래 보이드	열응력, 넓은 배선 위 비아	HTST 후 비아 체인 저항, FIB	비아 레이아웃, 어닐
DRAM 리텐션 열화	tREF fail 증가	접합 누설, 오염, VRT	HTOL/HTST 후 리텐션 분포	오염 관리, 가드밴드, ECC
VRT	리텐션 시간 두 값 사이 점프	셀 근처 단일 트랩	반복 리텐션 측정	가드밴드, 트랩 저감
로우 해머	인접 행 반복 접근 시 비트 반전	워드라인 커플링, 전하 주입	해머 테스트(활성화 횟수 vs fail)	TRR, 구조 격리, 리프레시
NAND endurance	사이클 후 raw BER 급증, 배드 블록	터널 산화막 트랩	사이클링 시험	산화막 질, ECC, 웨어 레벨링
NAND 리텐션	사이클 후 시간 경과 시 Vt 하향	전하 손실, detrapping	베이킹 시험	블로킹·터널 산화막, 읽기 레벨 트레이킹
리드 디스터브	다독 블록 하위 상태 Vt 상승	Vpass 스트레스	읽기 반복 시험	읽기 카운트 리프레시
소프트 에러	랜덤 단일·다중 비트 반전	알파, 중성자	알파·중성자 가속 시험	ECC, 인터리빙, 저알파 재료
범프 크랙	TCT 후 채널 오픈	CTE 응력, IMC 취화	TCT 후 FT, EOTPR, 단면	언더필, 프로파일, 범프 설계
비접촉 범프	초기 또는 열 후 간헐 오픈	휨, 높이 편차, 산화	X-ray CT, 단면	휨 관리, 플렉스·리플로우
TSV Cu 펌핑	상부 배선 손상, 누설	Cu 열팽창	HTST 후 AFM·단면	TSV 어닐 안정화
언더필·몰드 박리	습기 침투 후 부식·누설	접착 불량, 흡습	SAT, HAST	재료, 표면 처리, MSL 관리
패드 부식	HAST 후 누설·오픈	습기 + 바이어스 + 이온 오염(Cl, F)	HAST, EDX(Cl)	패시베이션, 세정, 저이온 재료
솔더 조인트 피로	보드 레벨 TC·드롭 후 오픈	열·기계 피로	보드 TC, 데이지 체인 저항	솔더 합금, 패드 설계
ESD 손상	입출력 누설·오픈	정전기 방전	ESD 시험, EMMI	보호 회로, 취급
래치업	전원 쇼트, 과열	기생 바이폴라 트리거	래치업 시험	가드링, 웰 탭

5. 공정 변수 ↔ 신뢰성 상관관계

5.1 DRAM

공정 변수 shift	소자 특성 변화	신뢰성 영향	시험에서의 열굴
셀 Tr GOX -0.1 nm	GIDL ↑, Vt ↓	리텐션 tail ↑, VRT 민감도 ↑, GOX TDDDB 수명 ↓	HTOL 후 리텐션 fail ↑, 고온 리텐션
캡 유전체 -0.2 nm	누설 ↑ (터널링)	캡 TDDDB 수명 수 배 감소	HTOL 후 tail 이동, 전압 가속
캡 유전체 결정화 과다	결정립계 누설 경로	리텐션 tail ↑, TDDDB β ↓	초기 리텐션 분포 폭 ↑
접합 오염(Fe 10 ¹⁰ cm ⁻²)	생성 누설 ↑ (Ea 0.7)	고온 리텐션 ↓	온도 가속 Ea 상승
워드라인 리세스·격리 부족	커플링 ↑	로우 해머 임계 ↓	해머 테스트 fail
주변 pMOS SiON N 프로파일	계면 트랩	NBTI drift ↑ → SA 미스매치	HTOL 후 tRCD·속도 저하

공정 변수 shift	소자 특성 변화	신뢰성 영향	시험에서의 얼굴
Vpp 드라이버 LDD 얇음	드레인 전계 ↑	HCI 수명 ↓	LTOL fail, 워드라인 드라이버 열화
전원 메시 CD 감소	전류 밀도 ↑	EM 수명 ↓	HTOL 후 고저항, IR drop 증가
컨택 부분 오픈(잔류물)	Rc ↑, 열 민감	조기 고장(간헐 오픈)	변인 fall-out ↑, TCT 후 fail
패시베이션 크랙	습기 경로	HAST 부식	HAST fail, EDX CI

5.2 NAND

공정 변수 shift	소자 특성 변화	신뢰성 영향	시험에서의 얼굴
터널 산화막 -0.3 nm	P/E 빠름, 트랩 보조 터널링 ↑	리텐션 ↓ (전하 손실), endurance 변화	베이크 후 Vt 하향 ↑
터널 산화막 질(트랩 생성률 ↑)	사이클 당 트랩 ↑	endurance ↓, raw BER 조기 상승	사이클링 곡선 기울기 ↑
트랩 질화막 N 부족	트랩 밀도 ↓, 얇은 트랩	리텐션 ↓, 윈도우 ↓	베이크 후 상위 상태 shift
블로킹 산화막 얇음	게이트 주입, 백터널링	이레이즈 포화, 리텐션	이레이즈 Vt 상승, 리텐션
채널 홀 보잉(특정 단)	해당 단 필드·두께 변화	해당 단 리텐션·간섭	WL별 리텐션 편차
채널 폴리 결정 결함	셀 전류 ↓, RTN ↑	읽기 마진 ↓, 노이즈성 오류	저온·고사이클 BER
W 워드라인 보이드	WL 저항 ↑	타이밍·디스터브 편차	고온 저항 변화, 간헐
고전압 Tr GOX	HCI·TDDB	펌프·디코더 수명	HTOL 고전압 회로 fail
블록 에지 슬릿 오버레이	에지 스트링 누설	블록 조기 배드	초기 사이클 배드 블록

5.3 HBM·패키지

공정 변수 shift	특성 변화	신뢰성 영향	시험에서의 얼굴
범프 높이 편차 ↑	갭 편차, 부분 접촉	TCT 조기 크랙, 간헐	TCT 100 300 사이클 fail
리플로우 피크 온도 ↑	IMC 과성장	취성 파괴	TCT 크랙, IMC 두께 2배
기판 휨 ↑	에지 범프 갭 ↑	비접촉, 초기 fail	초기 FT + TCT 후 증가
언더필 보이드	응력 집중, 습기 경로	TCT·HAST fail	SAT 보이드 위치 = fail 위치
TSV 어닐 부족	Cu 펌핑	HTST 후 상부 배선 손상	HTST fail, AFM 돌출
TSV 라이너 두께 부족	누설, 응력 크랙	누설·오픈	HTOL 누설 ↑, TCT 오픈
하이브리드 본딩 표면 오염	계면 보이드	고저항, 박리	초기 저항 ↑, TCT 후 오픈
몰드 흡습률 ↑	팝콘, 박리	MSL 등급 저하	리플로우 후 SAT 박리
스택 열 저항 ↑	상단 다이 온도 ↑	상단 다이 리텐션 ↓	다이별 리텐션 편차

[면접]

“Arrhenius 식을 사용해 HTOL 결과를 필드 수명으로 환산하는 과정을 설명하라.” 1분 답변. “Arrhenius 가속 계수는 $AF = \exp[(E_a/k)(1/T_{use} - 1/T_{stress})]$ 입니다. 예를 들어 메커니즘의 활성화 에너지가 0.7 eV이고 사용 온도 55°C, 시험 온도 125°C면 $1/328 - 1/398 \approx 5.4 \times 10^{-4}$, $E_a/k \approx 8,100$ 이므로 지수가 약 4.35, AF는 약 78입니다. 즉 125°C에서 1,000시간 HTOL은 55°C 약 78,000시간, 9년에 해당합니다. 여기에 전압 가속을 곱하고, 표본 231개 0 fail이면 신뢰 수준에 따른 상한 고장 수를 총 소자·시간으로 나눠 FIT를 구합니다. 주의 할 점은 E_a 를 문헌값으로 가정하면 0.2 eV 차이에 AF가 몇 배 달라지므로 두 온도 이상에서 실측하는 것, 그리고 가속 조건에서만 나타나는 다른 메커니즘이 끼지 않았는지 확인하는 것입니다.”

6. 트러블슈팅 케이스

6.1 케이스 A: HTOL 조기 fail, 외인성 TDDB

- 증상: 신규 DRAM 제품 인정 HTOL(125°C, 1.1 × VDD, 1,000 h)에서 168시간 시점 231개 중 3개 fail. 목표는 0 fail. 인정 지연 위기.
- 1차 데이터: fail 3개 모두 특정 बैं크 주변 회로의 기능 fail(전체 बैं크 접근 불가). 리텐션·비트 fail 아님. 168 h 이전(48 h) 읽기에서는 pass. Weibull 플롯(3점이지만)에서 기울기 $\beta \approx 0.8 \rightarrow$ 조기 고장형. 같은 웨이퍼의 EDS는 정상 수율.
- 가설: (H1) 주변 회로 GOX 외인성 결함(파티클·얇은 점)에 의한 조기 TDDB. (H2) 플라스마 안테나 손상으로 특정 회로 GOX 약화. (H3) 워드라인 드라이버 HCI(고전압 회로). (H4) 번인 조건 과다로 양품 손상.
- 예측: H1이면 fail 위치가 랜덤한 큰 게이트, EMMI로 게이트 누설 위치, FIB에서 파티클·핀홀. H2면 fail 위치가 특정 안테나 비율 큰 게이트로 고정, 안테나 PCM 이상. H3이면 fail 위치가 Vpp 드라이버, LTOL에서 더 약화. H4면 번인 전 대비 후 모든 다이의 파라미터가 열화.
- 가장 싼 검증: H4 — 번인 전후 파라미터 비교: Vt drift 5 mV, 정상 범위 $\rightarrow$ 기각. H3 — fail 회로가 Vpp 드라이버 아님(디코더 로직) $\rightarrow$ 기각. H1 vs H2 — fail 3개의 회로 위치: 3개가 다른 위치 $\rightarrow$ H2 약화(안테나면 같은 위치 반복).
- FA: EMMI(후면)에서 3개 모두 게이트 누설 핫스팟, 각각 다른 트랜지스터. FIB/TEM: 1개에서 GOX 안 약 20 nm 파티클 포함(EDX: Si, O, 미량 Al), 2개에서 GOX 국소 박막화(정상 2.0 nm 대비 1.4 nm). 기준 다이 정상. $\rightarrow$ H1 지지.
- 근본 원인 추적: 게이트 산화 전 세정 장비의 특정 시기 파티클 adder 증가(모니터 기록) + 산화 퍼니스 특정 슬롯 두께 균일도 저하. 두 요인이 조기 TDDB 결함 밀도를 올렸다.
- 조치: 세정 장비 필터·PM, 퍼니스 슬롯 프로파일 보정. 인정 재시험 로트는 개선 공정 + 번인 조건 강화(스크리닝) 후 0 fail 통과. 재발 방지 — 게이트 전 파티클 adder SPC 한계 강화, GOX 두께 균일도(최소값) SPC 추가, 안테나·대면적 GOX TDDB 모니터 PCM을 월간 샘플링.

[주의]

조기 fail 3개로 Weibull 기울기를 말하는 것은 통계적으로 약하다. 그러나 “48 h pass $\rightarrow$ 168 h fail”이라는 시간 정보와 “기능 fail·게이트 누설”이라는 모드 정보가 조기 고장형을 지지했다. 표본이 적을 때는 통계보다 모드·위치 정보에 무게를 둔다.

6.2 케이스 B: NAND 사이클링 후 리텐션 스펙 미달, 온도 교차 효과

- 증상: TLC NAND 인정 시험에서 스펙 사이클(예: 3k) 후 리텐션 베이크(Ea 1.1 가정, 사용 1년 등가)에서 raw BER이 ECC 한계의 90%에 근접. 마진 부족. 특히 하단 워드라인 그룹.
- 1차 데이터: 사이클링을 25°C에서 수행하고 리텐션을 고온 베이크. WL별 raw BER: 하단 그룹 1.5배. Vt 분포: 상위 상태가 하향 이동(전하 손실) + 분포 폭 증가. 인라인 데이터 정상.
- 가설: (H1) 하단 WL 터널 산화막 질(홀 바닥 근처 증착 조건)로 트랩 생성률 높음. (H2) 저온 사이클링이 고온 사이클링보다 트랩을 더 만들어 실사용(고온 사이클) 대비 과대 열화(교차 온도 효과, 시험 조건 문제). (H3) 하단 WL 채널 홀 CD 작아 필드 강해 사이클 스트레스 과다. (H4) 읽기 레벨 트래킹 알고리즘이 하단 그룹 이동량을 못 따라감(시스템).
- 예측: H1이면 하단 WL 초기(0 사이클) 리텐션도 나쁨. H2면 고온(예: 85°C) 사이클링 표본에서 리텐션이 개선. H3이면 하단 WL 프로그램 속도 빠름, 단면 CD 작음. H4면 최적 읽기 레벨로 재판독 시 BER 회복.
- 가장 싼 검증: H4 — 오프라인 최적 읽기 레벨 스위치: BER 20% 개선되나 여전히 하단 열위 $\rightarrow$ 부분 기여, 주원인 아님. H3 — 프로그램 속도 WL별: 하단이 약 8% 빠름, 단면 CD -3 nm $\rightarrow$ 지지. H2 — 85°C 사이클링 추가 표본(비용 중): 리텐션 BER 30% 개선 $\rightarrow$ 실사용 근사 조건에서는 마진 확보되나 인정 조건(저온 사이클, 최악 케이스)은 여전히 필요. H1 — 0 사이클 리텐션 WL별: 하단 약간 열위(1.1배)지만 사이클 후 차이(1.5배)보다 작음 $\rightarrow$ 사이클 스트레스 의존이 주.
- 근본 원인: 하단 WL 채널 홀 CD 감소(에치 테이퍼)로 터널 산화막 필드가 강해 사이클당 트랩 생성이 많고, 저온 사이클링 조건이 이를 증폭. 공정(테이퍼)과 시험 조건(온도) 두 요인.

- 조치: 공정 — 채널 홀 에치 테이퍼 개선 스플릿(하단 CD +2 nm) → 하단 WL raw BER 1.5 → 1.15배. 설계·시스템 — 하단 WL 그룹 프로그램 펄스 조정(필드 완화), 읽기 레벨 트래킹 그룹별 강화. 시험 — 인정 조건에 실 사용 온도 프로파일 표본을 병행하되 최악 조건 기준은 유지. 재발 방지 — WL 그룹별 raw BER을 인정 리포트 표준 항목으로, 채널 홀 하단 CD SPC.

6.3 케이스 C: HBM TCT 후 채널 fail, 상단 다이 리텐션

- 증상: HBM 인정 TCT(-40 125°C, 1,000 사이클) 500 사이클 시점에서 표본 2/77 채널 fail, 그리고 별도로 HTOL 중 상단(최상층) 다이에서 리텐션 fail 비트 증가.
- 1차 데이터: TCT fail 2개는 특정 코어 다이 링크 오픈(루프백), 상온 복귀 후에도 오픈 유지(영구). HTOL 리텐션 fail은 최상단 다이에 집중, 하단 다이는 정상. 다이별 온도 센서 로그: 최상단이 베이스 대비 +9°C.
- 가설(TCT): (T1) 마이크로범프 IMC 크랙(리플로우·범프 설계). (T2) TSV 라이너 크랙. (T3) 언더필 박리 후 응력 집중. 가설(HTOL 리텐션): (R1) 상단 다이 온도 상승으로 리텐션 감소(정상 물리, 열 설계 이슈). (R2) 상단 다이 웨이퍼 자체 리텐션 열위(KGD 선별 문제). (R3) 스택 공정 열 이력(본딩 온도)이 상단 다이에 누적되어 셀 특성 변화.
- 검증(TCT): 비파괴 SAT — 2개 모두 fail 다이 근처 언더필 국소 박리 → T3 지지. EOTPR-3D X-ray → 범프 레벨 확인. 단면: 박리 인접 범프 크랙, IMC 두께는 정상 → T1의 IMC 과성장 아님, T3 주원인(박리가 응력 집중 유발). TSV 정상 → T2 기각.
- 검증(리텐션): R2 — 상단 다이 웨이퍼 EDS 리텐션 이력: 정상, 다른 스택의 같은 웨이퍼 다이가 하단에 배치된 경우 정상 → 기각. R3 — 스택 열 이력은 모든 다이 유사(본딩은 순차지만 온도 노출 총량 비슷) → 약함. R1 — 리텐션 fail 비트의 온도 의존: +9°C에서 Ea 0.8 eV로 예측한 리텐션 감소량(약 1.9배)과 실측(1.8배) 일치 → R1 지지.
- 근본 원인: TCT — 언더필 도포 공극(디스펜스 패턴)으로 국소 박리 → 인접 범프 응력 집중 → 크랙. 리텐션 — 스택 열 저항으로 상단 다이 고온, 리프्रेस리 관리가 다이별 온도를 반영하지 않음.
- 조치: 언더필 디스펜스 패턴·큐어 조정, SAT 전수 검사 기준(박리 면적) 강화. 리텐션 — 다이별 온도 센서 기반 리프्रेस리 주기 조정 펌웨어, 열 설계(TIM, 스택 열 경로) 개선 과제화. 인정 재시험 통과. 재발 방지 — 인정 리포트에 다이별 온도·리텐션 편차 항목 추가.

[아이디어]

HBM 상단 다이 온도 문제는 구조적이다. 다이별 리프्रेस리 차등화가 즉효지만 대역폭·전력 비용이 있다. 장기적으로는 상단 다이에 리텐션 마진이 큰 셀(약간 큰 커패시터 또는 낮은 GIDL 트랜지스터 옵션)을 배치하는 “위치 인지 다이 선별”(KGD 단계에서 리텐션 여유가 큰 다이를 상단에 배정) 같은 조립 최적화가 검토 가치가 있다.

6.4 케이스 D: 필드 리텐션 fail과 가드밴드 재설정

- 증상: 출하 6개월 후 서버 고객에서 DRAM 정정 가능 오류(CE) 증가 보고. RMA 12개. 모두 특정 월 생산 로트.
- 1차 데이터: RMA 모듈 재테스트 — 상온 pass, 85°C 리텐션 테스트에서 가드밴드 경계 근처 fail 비트 수 배 증가. 특정 비트가 반복 측정에서 pass/fail을 오간다(VRT). 해당 월 로트의 EDS 리텐션 tail 밀도는 다른 월 대비 1.4배(스펙 내).
- 가설: (H1) 해당 월 공정 변화로 VRT 민감 셀 증가(트랩 밀도 ↑), 가드밴드가 이를 못 흡수. (H2) 고객 시스템 온도가 예상보다 높음(사용 조건 문제). (H3) 테스트 가드밴드 자체가 VRT 진폭 대비 부족(설계 문제). (H4) 소프트웨어 증가(패키지 재료 알파).
- 예측: H1이면 해당 월 로트에 국한, 트랩 지표(1/f-RTN PCM, Dit) 이상. H2면 모든 월 로트에서 유사 CE. H3이면 모든 월 로트에서 VRT형 CE가 있어야 하고 해당 월만 두드러지지 않음. H4면 CE가 랜덤 비트·시간 무관, 리텐션 재테스트에서 재현 안 됨.
- 검증: H4 — RMA 비트가 리텐션 테스트에서 재현 → 기각. H2 — 고객 로그 온도 정상 범위 → 기각. H3 — 다른 월 로트 CE율은 기준 수준 → H3 단독은 아님. H1 — 해당 월 PCM 차지 펌핑 Dit 1.3배, 1/f 노이즈 1.5배, 해당 시기 게이트 후 어닐(H2) 퍼니스 온도 프로파일 이탈(SPC 이탈 기록 있으나 OCAP에서 “스펙 내”로 진행) → 지지.

- 근본 원인: 어닐 온도 이탈로 계면 패시베이션 부족 → 셀 트랜지스터 근처 트랩 ↑ → VRT 셀 증가 → 가드밴드 경계 셀이 필드에서 나쁜 상태로 전환 → CE. OCAP이 “스펙 내”만 보고 제품 영향(리텐션 tail) 평가를 생략한 절차 문제.
- 조치: 봉쇄 — 해당 월 로트 재고 85°C 리텐션 가드밴드 +30% 재스크리닝, 고객 통보·교체. 시정 — 어닐 퍼니스 수리, 관리 한계 재설정. 가드밴드 — VRT 진폭 분포 실측(1,000셀 반복 측정)으로 가드밴드를 tail 셀 진폭의 99.9% 분위 이상으로 재설정. 재발 방지 — OCAP에 “PE 제품 영향 평가 필수” 단계 추가, Dit-1/f PCM을 리텐션 예측 SPC 항목으로, 필드 CE 데이터와 로트 이력 자동 매칭.

6.5 케이스 E: HTST 후 비아 저항 상승, 스트레스 마이그레이션

- 증상: 신규 BEOL 재료(저유전율 ILD 변경) PCN 인정에서 HTST(150°C, 1,000 h) 후 비아 체인 PCM 저항이 +25%(기준 로트 +3%). 기능 fail은 없음.
- 1차 데이터: 500 h 읽기에서 이미 +15%. 저항 증가가 넓은 하부 배선 위의 단일 비아 체인에 집중, 좁은 배선 위 비아 체인은 정상. HTOL(125°C, 바이어스)에서는 +6%로 덜함.
- 가설: (H1) 스트레스 마이그레이션 — 새 ILD의 열팽창·강성 변화로 넓은 배선의 응력이 비아 아래에 보이드를 모음. (H2) 배리어 확산 — 고온에서 Cu가 배리어를 뚫고 ILD로 확산해 비아 단면 감소. (H3) 계면 접착 저하 — 새 ILD와 캡층 접착이 약해 계면 확산 가속. (H4) 측정 오차 — 고온 이력에 의한 패드·프로브 접촉 변화.
- 예측: H1이면 넓은 배선 위 비아만, 무바이어스 고온(HTST)에서 최대, FIB에서 비아 바닥 보이드. H2면 배선 폭 무관, ILD 안 Cu 검출(EDX/SIMS). H3이면 EM 시험도 악화, 캡 계면 박리 관찰. H4면 켈빈 재측정 시 회복.
- 가장 싼 검증: H4 — 켈빈 4단자 재측정 동일 → 기각. 배선 폭 의존성(기준 데이터) → H1 지지, H2 악화. H3 — EM 샘플 시험 중이나 시간 소요.
- FA: 넓은 배선 위 비아 5개 FIB 단면. 4개에서 비아 바닥 아래 배선 상부에 보이드(수십 nm), 좁은 배선 비아는 정상. STEM-EDX: ILD 내 Cu 없음 → H2 기각. 캡 계면 박리 없음 → H3 악화. → H1 스트레스 마이그레이션 확정. 새 ILD의 CTE·탄성 계수가 기존과 달라 넓은 Cu 배선에 인장 응력 증가, 공공(vacancy)이 비아 아래로 이동해 보이드 형성.
- 조치: PCN 보류. 대책 옵션 — (a) 넓은 배선 위 비아를 다중 비아·리던던트 비아로(설계 규칙), (b) ILD 증착 후 응력 완화 어닐 조건, (c) 배선 폭 상한 규칙과 슬롯(slot) 삽입. (a)+(b) 적용 스플릿에서 HTST 1,000 h +5%로 회복. PCN 조건부 승인(설계 규칙 변경 동반).
- 재발 방지: BEOL 재료 변경 시 인정 필수 항목에 “넓은 배선 위 단일 비아 HTST 체인”을 명시. 비아 체인 저항 drift를 양산 모니터에 추가.

[핵심]

케이스 E는 HTOL만 돌렸으면 놓쳤을 모드다. 스트레스 마이그레이션은 전류가 아니라 열응력이 구동하므로 무바이어스 HTST가 최악 조건이다. “변경이 닿는 메커니즘을 먼저 정하고 그 메커니즘의 최악 조건 시험을 고른다”는 원칙의 실례다.

6.6 다섯 케이스의 공통 교훈

교훈	케이스 A	케이스 B	케이스 C	케이스 D	케이스 E
모드·위치가 통계를 보완	3개 fail의 시간·모드	WL 위치	다이 위치·온도	VRT 반복 측정	배선 폭 의존
시험 조건 자체를 의심	변인 과다 가설	저온 사이클 교차 효과	다이별 온도	고객 온도	HTOL vs HTST 차이
물리 모델로 정량 검증	Weibull β	Ea 1.1 배이크 등가	Ea 0.8로 1.9배 예측	VRT 진폭 분위	응력 구동 보이드
공정 + 설계·시스템 이중 대책	공정 + 변인	에치 + 읽기 레벨	언더필 + 리프레이시	어닐 + 가드밴드	어닐 + 다중 비아
품질 시스템 갱신	SPC 항목 추가	인정 항목 추가	인정 항목 추가	OCAP 절차 수정	인정 필수 항목·모니터

7. 응용·심화(최신 이슈)

7.1 미세화와 신뢰성 마진의 충돌

- DRAM 1x → 1c nm: 셀 커패시터 전하 감소(수 fC), 셀 트랜지스터 GIDL 누설 증가, 로우 해머 임계 감소. 리텐션 tail이 두꺼워지고 소프트 에러·VRT 민감도가 커진다. 온다이 ECC가 표준이 된 배경이다.
- 3D NAND 300단 이상: 단 수가 늘면 채널 홀 깊이·테이퍼가 커져 단별 신뢰성 편차가 커진다. WL 그룹별 관리(프로그램·읽기 조건 차등)가 설계 표준이 되고, 인정 시험도 WL 그룹별 리포트가 필수다.
- QLC-PLC: 상태 간격이 좁아 리텐션·디스터브 마진이 급감. 시스템(LDPC 강화, 읽기 재시도)과 공정(터널 산화막·트랩막 최적화) 양쪽 부담. 기업용 리텐션 스펙(예: 3개월 40°C)과 소비자용(1년 30°C) 요구를 사이클 스펙과 함께 트레이드오프.

7.2 HBM4와 하이브리드 본딩 신뢰성

- 스택 단수 증가(12 16단)로 열 저항과 힘이 커진다. 상단 다이 온도 관리, 다이 두께 감소(수십 μm)에 따른 크랙 위험, TSV 밀도 증가에 따른 KOZ 문제가 신뢰성 과제.
- 하이브리드 본딩 도입 시 IMC·솔더 피로 모드가 사라지고 Cu-Cu 계면·유전체 접합 모드가 대신 들어온다. TCT 기준·SAT 검출 한계·단면 분석 방법을 새로 정립해야 한다. 접합 계면 μm 이하 보이드의 장기 거동(열 사이클에 따른 성장 여부)이 아직 충분히 알려지지 않았다.
- 베이스 다이 로직 기능 강화(HBM4)로 로직 신뢰성(BTI, EM, HCI)이 메모리 스택 인정에 들어온다.

7.3 온다이 ECC와 신뢰성 스펙의 재정의

- 온다이 ECC 시대에는 “raw 비트 fail”과 “ECC 후 fail”이 분리된다. 스펙은 후자지만 공정 건강은 전자로 본다. ECC가 raw 열화를 가리므로 PE는 raw fail 밀도를 별도 모니터링해야 한다(ECC 카운터 로그, 테스트 모드).
- ECC로 구제되는 tail은 “무료”가 아니다. 다중 비트 오류(정정 불가)가 늘고, 리페어 여유가 소모되며, 필드 CE 증가가 고객 시스템 로그에 노출된다. 고객은 CE율도 품질 지표로 본다.

7.4 실시간 신뢰성 모니터링과 예측

- 서버·데이터센터의 대규모 필드 데이터(CE/UE 로그, 온도, 접근 패턴)가 제조사에 피드백된다. 로트·웨이퍼 위치·PCM과 필드 CE의 후향 매칭으로 “어떤 공정 tail이 필드에서 문제되는가”를 정량하는 시대다.
- 예측 모델: PCM·EDS 지표에서 필드 FIT를 예측하는 회귀·기계학습 모델. 훈련 데이터의 조건 범위 밖에서는 외삽이 위험하므로 물리 모델(Arrhenius, Weibull)과 결합해 쓴다.
- 인정 시험의 진화: 고정 조건(125°C 1,000 h) 인정에서 사용 프로파일 기반(미션 프로파일) 인정으로. 자동차용은 이미 미션 프로파일(온도 분포 × 시간)로 등가 스트레스를 계산한다.

7.5 자동차·산업용 요구와 제로 디펙트

- 자동차용 메모리는 AEC-Q100 등급(온도 그레이드), 제로 디펙트 목표(1 DPPM 미만), PPAP(생산 부품 승인), 변경 통보 의무가 따른다. 신뢰성 시험 표본과 조건이 소비자용보다 엄격하다.
- 제로 디펙트 접근: 통계적 아웃라이어 스크리닝(PAT, Part Average Testing — 파라미터가 분포 밖인 다이를 스펙 내여도 폐기), 웨이퍼맵 인접 다이 폐기(GDBN, Good Die in Bad Neighborhood), 강화 번인. 수율을 희생해 tail을 잘라낸다.
- PE는 어느 파라미터에 PAT를 적용할지(필드 fail과 상관 있는 것만), 한계를 얼마로 할지(수율 비용 대비 FIT 개선)를 데이터로 정한다.

7.6 PE·신뢰성·품질팀의 역할 분담

업무	PE	신뢰성팀	품질팀	공정팀
신뢰성 계획(위험 메커니즘 선정)	주도(변경 범위 → 메커니즘)	시험 설계	규격 확인	변경 내용 제공

업무	PE	신뢰성팀	품질팀	공정팀
시험 수행·데이터	파라미터 drift 해석	수행, 1차 판정	기록	—
fail 분석	전기적 분기, FA 요청	가속 모델	—	원인 공정 조사
가드밴드·스크리닝	주도(수율 vs 필드)	가속 근거	승인	—
SPC 항목·한계	제품 영향 기반 제안	신뢰성 민감 항목 제안	시스템 운영	측정·유지
OCAP 제품 영향 평가	주도	지원	절차 관리	조치
PCN 승인	제품 영향 평가	신뢰성 영향 평가	절차·고객 통보	제안
고객 8D	원인·조치 기술	신뢰성 데이터	문서·응답	시정 조치
필드 데이터 매칭	로트 이력 상관	FIT 갱신	RMA 관리	—

- PE는 “제품 특성과 수율”이라는 언어로 신뢰성과 품질을 공정에 번역하는 위치에 있다. 어느 팀도 혼자서는 tail을 관리할 수 없다.

[면접]

“신뢰성 시험은 통과했는데 필드에서 불량률이 났습니다. 어디부터 보겠습니까?” 1분 답변. “먼저 필드 fail 모드와 인정 시험이 본 모드가 같은지 확인합니다. 인정은 231개 표본으로 1% 수준만 보장하므로 DPPM 수준 결함은 원래 못 봅니다. 다음으로 fail 제품의 로트·생산 시기를 인정 로트와 비교합니다. 인정 이후 공정 드리프트나 누락된 변경점이 있으면 그것이 첫 후보입니다. 셋째, 사용 조건을 확인합니다. 온도, 워크로드, 로우 해머 같은 접근 패턴이 가정과 다르면 가속 모델의 전제가 깨집니다. 넷째, 가속 모델 자체를 봅니다. Ea나 전압 지수를 문헌값으로 가정했다면 실측으로 재검토합니다. 그리고 반품 샘플의 재현 테스트와 FA로 모드를 확정한 뒤, 같은 위험의 재고를 봉쇄하고, 양산 모니터와 인정 항목을 갱신합니다. 인정 통과는 ‘치명 결함 없음’이지 ‘필드 무결함 보장’이 아니라는 점을 명확히 말합니다.” **[심화]** TDDDB 전압 가속 모델 선택(E, 1/E, 파워 법칙)은 얇은 산화막에서 수명 예측을 10배 이상 갈라 놓는다. 물리적으로 E 모델은 열화학적 결합 파괴(고전계·두꺼운 막), 1/E는 애노드 정공 주입(FN 터널링 영역), 파워 법칙은 저전압 직접 터널링 영역의 트랩 생성(수소 방출 다중 진동 모델)에 대응한다. 2 nm급 GOX와 수 nm 고유전율 캡 유전체는 파워 법칙 영역에 가깝다는 보고가 많지만, 재료·두께마다 실측으로 n을 정해야 한다. 인정 보고서에 “어느 모델, 어느 실측 데이터로 n을 정했는가”가 없으면 예측은 의미가 없다. **[면접]** “SPC와 신뢰성은 어떤 관계입니까?” 1분 답변. “신뢰성 fail은 대부분 공정 분포의 꼬리에서 옵니다. 조금 얇은 산화막, 조금 오염된 접합은 출하 테스트를 통과하지만 필드에서 먼저 죽습니다. SPC는 그 꼬리가 커지기 전에 평균 이동과 산포 증가를 잡는 장치입니다. 그래서 신뢰성에 민감한 파라미터, 예를 들어 게이트 산화막 두께 최소값이나 계면 트랩 밀도는 스펙보다 훨씬 좁은 관리 한계와 Cpk 1.67 이상을 요구합니다. 그리고 SPC 이탈 시 OCAP에 PE의 제품 영향 평가를 넣어, 스펙 안이라도 리텐션 tail이나 TDDDB 수명에 영향이 있으면 로트를 홀드하거나 스크리닝을 강화합니다. 사후 신뢰성 시험은 표본 수백 개로 1% 수준밖에 보장하지 못하므로, DPPM 수준의 품질은 결국 SPC와 변경점 관리 같은 사전 통제로만 달성됩니다.” **[면접]** “NAND의 P/E 사이클 스펙이 TLC에서 SLC보다 낮은 이유는?” 1분 답변. “같은 셀에서 사이클링으로 생기는 터널 산화막 트랩과 Vt 산포 증가는 셀 타입과 무관하게 비슷합니다. 하지만 SLC는 두 상태 사이 간격이 수 V로 넓어 Vt가 수백 mV 이동해도 오류가 없고, TLC는 여덟 상태를 같은 창에 넣어 간격이 수백 mV라 같은 이동에도 인접 상태와 겹칩니다. 또 리텐션에서 전하 손실에 의한 Vt 하향 이동도 간격이 좁을수록 오류로 이어집니다. 그래서 동일 raw 열화에 SLC의 raw BER이 훨씬 빨리 ECC 한계에 닿아 허용 사이클이 SLC 수만 회에서 TLC 수천 회로 줄어듭니다. QLC는 열여섯 상태라 더 낮습니다. 이 한계는 LDPC 같은 강한 ECC와 읽기 레벨 트래킹으로 일부 보상됩니다.”

8. 셀프 체크 질문

8.1 개념

1. 육조 곡선의 세 구간과 각 구간의 대책은?

- 답: 조기 고장(제조 결함, Weibull $\beta < 1$)은 번인·스트레스 스크리닝으로 출하 전 제거한다. 우발 고장($\beta \approx 1$, 소프트웨어 에러 등)은 ECC·설계 강건성으로 영향을 줄인다. 마모 고장($\beta > 1$, TDD·EM·BTI·NAND 산화막 열화)은 공정·설계 마진으로 사용 기간 밖으로 밀어낸다. 신뢰성 시험은 조기 구간을 드러내고 마모 시점을 추정하는 두 목적을 가진다.

1. FIT와 DPPM의 차이는?

- 답: DPPM은 출하 시점 불량 비율(100만 개당)로 테스트 탈출과 극초기 고장을 나타내는 “품질” 지표다. FIT는 사용 중 시간당 고장률(10^9 소자·시간당)로 “신뢰성” 지표다. 예: 10 FIT 칩 500개 시스템은 연간 약 4.4% 고장 확률. 서버 고객은 두 지표를 모두 요구하며, DPPM은 스크리닝·SPC로, FIT는 공정 마진과 가속 시험으로 관리한다.

1. Arrhenius 식에서 E_a 0.7 eV, $55^\circ\text{C} \rightarrow 125^\circ\text{C}$ 의 가속 계수를 계산하라.

- 답: $AF = \exp[(E_a/k)(1/T_{\text{use}} - 1/T_{\text{stress}})]$. $E_a/k = 0.7/8.617 \times 10^{-5} \approx 8,124$. $1/328 - 1/398 \approx 5.36 \times 10^{-4}$. 곱 ≈ 4.35 , $AF \approx e^{4.35} \approx 78$. 125°C 1,000시간은 55°C 약 78,000시간(8.9년)에 해당한다. E_a 가 0.9면 $AF \approx 270$ 으로 3.5배 커지므로 E_a 실측이 중요하다.

1. HTOL과 HTST의 차이와 각각 잡는 고장은?

- 답: HTOL은 125°C 에서 동작 바이어스를 걸어 1,000시간 운전하므로 TDD·BTI·HCI·EM처럼 전계·전류가 필요한 마모와 조기 고장을 가속한다. HTST는 150°C 무바이어스 보관으로 확산 지배 현상(IMC 성장, 금속 오염 확산, 스트레스 마이그레이션, 데이터 리텐션)을 본다. HTOL은 시험 중 파라미터 drift를 읽을 수 있고, HTST는 패키지·금속 계열에 강하다.

1. Cpk 1.33과 1.67의 의미 차이는?

- 답: $Cpk = \min(USL - \mu, \mu - LSL)/3\sigma$. 1.33은 가까운 스펙 한계까지 4σ 로 불량률 약 63 ppm(단측 32 ppm), 1.67은 5σ 로 약 0.6 ppm이다. 일반 파라미터는 1.33이 목표지만 신뢰성 민감 파라미터(GOX 두께 최소값, 접합 누설)는 tail이 필드 fail로 이어지므로 1.67 이상을 요구한다. Cpk는 정규 분포·단기 σ 가정이므로 장기 Ppk와 함께 본다.

8.2 응용

1. 신뢰성 시험 표본 231개 0 fail이 보장하는 것은?

- 답: $n = \ln(1 - C)/\ln(1 - p)$ 에서 C 90%, n 231이면 $p \approx 1\%$. 즉 “불량률 1% 이하를 90% 신뢰로 보였다”이다. 100 DPPM을 보이려면 23,000개, 1 DPPM은 230만 개가 필요하다. 그래서 인정 시험은 설계·공정의 “치명 결함 부재” 확인이고, DPPM 수준의 보장은 SPC·스크리닝·필드 데이터로 한다.

1. 번인 조건을 정할 때 고려할 것은?

- 답: 첫째, 대상 메커니즘의 가속 모델로 사용 조건 등가 시간(예: 1년)을 확보하는 온도·전압·시간. 둘째, 양품 수명 소모가 사용 수명의 1% 이내가 되도록 상한. 셋째, 알려진 불량·양품 모집단으로 포착률(예: 95% 이상)과 오펜기율(0.1% 이하)을 검증. 넷째, 번인 fall-out율을 공정 건강 지표로 모니터하고 원인 개선 후 완화하는 해제 조건.

1. DRAM 리프레시 가드밴드를 정하는 근거는?

- 답: 스펙 tREF 대비 테스트 리텐션 시간의 여유로, 필드에서의 열화를 흡수해야 한다. 구체적으로 VRT 진폭 분포(tail 셀 반복 측정으로 99.9% 분위), 온도 상승분(E_a 기반), HTOL 후 리텐션 tail 이동량, 노화를 합쳐 정한다. 가드밴드가 과하면 수율 손실, 부족하면 필드 CE 증가이므로 필드 데이터(CE율 vs 로트 가드밴드 마진)로 주기적으로 갱신한다.

1. NAND 리텐션 베이크 시험을 설계할 때 결정할 요소는?

- 답: 사이클 수(스펙까지, 저온·고온 조건), 베이크 온도·시간(E_a 1.1 eV 가정으로 사용 조건 등가, 예: 40°C 1년), 표본의 블록·WL 위치 대표성(상·중·하단 그룹), 읽기 조건(최적 읽기 레벨 적용 여부), 판정 기준(raw BER의 ECC 한계 대비 마진). 저온 사이클링이 고온보다 가혹할 수 있는 교차 온도 효과를 알고 최악 조건과 실사용 조건을 함께 본다.

1. HBM에서 상단 다이 리텐션이 열위인 이유와 대책은?

- 답: 스택 열 저항으로 상단 다이 온도가 베이스 대비 수 십수 $^\circ\text{C}$ 높고, 리텐션 E_a 0.6 1.0 eV에 따라 10°C 당 약 2배 리텐션이 짧아지기 때문이다. 대책은 다이별 온도 센서 기반 리프레시 차등화(즉효), 열 경로 개선(TIM, 다

이 두께, 스택 설계), 리텐션 여유가 큰 다이를 상단에 배치하는 선별 최적화다. 인정 시험에서 다이별 리텐션 편차를 별도로 봐야 한다.

8.3 심화

1. TDDDB에서 Weibull β 가 낮으면 무엇을 의미하고 어떻게 대응하나?
 - 답: β 가 1 근처 이하면 고장 시간 분산이 커서 외인성 결함(파티클, 핀홀, 국소 박막화)이 최약점을 만드는 결함성 파괴다. 본질 파괴는 $\beta \geq 4$ 수준. 대응은 결함 밀도 저감(세정·파티클·두께 균일도), 번인 스크리닝, 그리고 두 모집단이 섞인 bimodal 플롯이면 조기 부분만 분리해 원인 분석한다. 얇은 막은 본질적으로 β 가 낮아지므로 두께별 기준을 둔다.
1. NBTI 측정에서 회복(recovery) 현상이 왜 문제이고 어떻게 다루나?
 - 답: 스트레스를 멈추고 측정하는 사이(ms s)에 포획된 정공 일부가 빠져 ΔV_t 가 작게 측정된다. 측정 지연이 다르면 같은 소자도 값이 달라 데이터 비교가 불가하다. 대응은 초고속 측정(μ s급 on-the-fly), 측정 지연 표준화, 회복 성분과 영구 성분(계면 트랩)을 분리해 보고. 제품 수명 예측에는 실동작 듀티(스트레스·회복 반복)를 반영한 AC 스트레스 모델을 쓴다.
1. 소프트 에러율이 세대에 따라 어떻게 변하고 대책은?
 - 답: 셀 전하가 줄어 비트당 임계 전하는 낮아지지만 셀 면적이 줄어 입자 충돌 확률도 줄어 비트당 SER은 대략 유지·감소한다. 그러나 칩당 비트 수 증가로 칩당 SER은 늘고, 하나의 입자가 인접 여러 셀을 뒤집는 다중 비트 반전(MCU)이 증가한다. 대책은 온다이·시스템 ECC, 인접 비트를 다른 ECC 워드로 나누는 인터리빙, 저알파 패키징 재료, 셀 전하 확보다. 측정은 알파 소스·중성자 빔 가속 시험으로 FIT/Mb.
1. TCT 결과를 Coffin-Manson으로 필드 등가 사이클로 환산하라.
 - 답: $N_f \propto (\Delta T)^{-m}$, 솔더 $m \approx 2.2$ 가정. TCT -40 125°C(ΔT 165) 1,000 사이클 통과 → 사용 ΔT 50°C(예: 20 70°C) 등가 사이클 = $1,000 \times (165/50)^{2.2} \approx 1,000 \times 13.8 \approx 13,800$ 회. 하루 2회 사이클이면 약 19년. 단 m 은 재료·구조에 따라 1.9 2.5로 달라 예측이 수 배 차이 나고, 체류 시간(dwell)과 램프 속도도 영향을 준다. 하이브리드 본딩에는 다른 모델이 필요하다.
1. 온다이 ECC 시대에 PE가 raw fail을 별도로 봐야 하는 이유는?
 - 답: ECC가 단일 비트 fail을 실시간 정정하므로 출하 테스트와 필드 로그에서 raw 열화가 가려진다. 공정 tail이 커져도 ECC 후 fail은 늦게 나타나고, 그때는 다중 비트 오류(정정 불가)로 폭발적으로 드러난다. 그래서 테스트 모드에서 ECC 오프 raw fail 밀도, ECC 정정 카운터, 리페어 여유 소모율을 SPC로 모니터해 공정 건강을 직접 본다. 고객도 CE율을 품질 지표로 보므로 raw 관리가 곧 고객 지표 관리다.
1. PAT(Part Average Testing)를 어떤 파라미터에 적용해야 하나?
 - 답: 필드 fail과 상관인 실증된 파라미터에만 적용한다. 예: 대기 전류(IDDQ)가 분포 중심에서 크게 벗어난 다이는 스펙 내여도 미세 결함 가능성이 높아 필드 FIT가 높다는 데이터가 있으면 PAT 대상이다. 상관이 없는 파라미터에 PAT를 걸면 수율만 잃는다. 한계는 보통 로트·웨이퍼 분포의 중앙값 $\pm k\sigma$ (k 4 6)로 동적 설정하고, 폐기율 대비 FIT 개선을 정기 검증한다.
1. 신뢰성 인정 시험이 통과했는데 필드 fail이 나는 경우의 원인은?
 - 답: (1) 표본 수 한계: 231개는 1% 수준만 보장, DPPM 수준 결함은 못 본다. (2) 가속 모델 오차: E_a-n 가정이 틀리거나 가속 조건에서 다른 메커니즘이 지배. (3) 인정 로트와 양산 로트의 차이: 이후 공정 드리프트·변경점(PCN 누락). (4) 사용 조건이 가정과 다름(온도, 접근 패턴, 로우 해머 같은 워크로드 의존). (5) 시험 항목 누락(새 모드). 대응은 필드 데이터와 로트 이력 매칭, 주기적 신뢰성 모니터(양산 로트 샘플 HTOL), 미션 프로파일 기반 인정이다.
1. 스트레스 마이그레이션과 일렉트로마이그레이션을 어떻게 구별하고 각각 어떤 시험으로 보나?
 - 답: EM은 전류가 구동하므로 바이어스가 걸린 HTOL·전용 EM 시험(고전류 밀도, 고온)에서 나타나고 전류 방향에 따라 음극 보이드·양극 힐록이 생긴다. SM은 열응력이 구동하므로 무바이어스 HTST(150 200°C)에서 최악이고, 넓은 배선 위 단일 비아 아래에 보이드가 모여서 전류 방향과 무관하다. 배선 폭 의존성(넓을수록 SM 악화)과 바이어스 유무의 차이로 구별한다. 대책은 EM은 전류 밀도 규칙·배리어·캡, SM은 다중 비아·응력 완화 어닐·배선 슬롯이다.
1. 관리 한계와 스펙 한계가 다른 이유를 예로 설명하라.

- 답: 스펙 한계(USL/LSL)는 제품이 불량이 되는 경계이고 관리 한계(UCL/LCL, $\pm 3\sigma$)는 공정이 평소와 다른지의 경계다. 예: GOX 스펙 1.9 2.2 nm, 공정 평균 2.05, σ 0.023이면 관리 한계 1.98 2.12. 어느 로트가 1.95면 스펙 안이지만 관리 이탈이다. GOX -0.1 nm는 리텐션 tail을 두 배로 만들 수 있으므로 스펙만 보면 신뢰성 위험을 놓친다. OCAP은 관리 이탈에서 작동해야 하고, PE가 제품 영향(tail 증가량)을 평가해 로트 처분을 정한다.
- 1. 온다이 ECC가 있는 DRAM에서 리텐션 가드밴드를 정할 때 ECC를 어떻게 반영하나?
- 답: ECC는 워드당 1비트(예: 128+8)를 정정하므로 단일 tail 셀은 구제되지만 같은 워드에 두 셀이 fail하면 정정 불가다. 가드밴드는 "ECC 후 fail 확률"이 목표 FIT 이하가 되도록 정한다. tail 셀 밀도 p에서 워드 내 2비트 이상 fail 확률은 대략 $C(136,2) \cdot p^2$ 이므로, p가 두 배면 UE 확률은 네 배다. 그래서 ECC가 있어도 raw tail 밀도 자체를 SPC로 관리하고, 가드밴드는 VRT·온도·노화에 의한 p 증가를 흡수하도록 필드 CE 데이터로 갱신한다.

9. 한 페이지 요약

항목	핵심
육조 곡선	조기($\beta < 1$, 결함, 스크리닝) → 우발($\beta \approx 1$, SER, ECC) → 마모($\beta > 1$, TDDb-EM-BTI, 마진)
지표	FIT(10° 소자-시간당 고장), DPPM(출하 100만 개당), MTTF= 10° /FIT(모집단 고장률, 개별 수명 아님)
Arrhenius	$AF = \exp[(E_a/k)(1/T_{use} - 1/T_{stress})]$, $k=8.617 \times 10^{-5}$. E_a 0.7, 55→125°C: $AF \approx 78$. E_a 0.2 차이에 수 배
E_a 예시	접합 누설·DRAM 리텐션 0.6 1.0, NAND 리텐션 1.0 1.2, EM Cu 0.8 1.0, TDDb 0.6 0.8, NBTI 0.1 0.2, HCI 음, IMC 0.8 1.0, SER ≈ 0
기타 모델	TDDb 파워 법칙 V^n (n 30 50)·E 모델, Peck($RH^{-2.7}$, E_a 0.8), Coffin-Manson($\Delta T^{-2.2}$), Black($J^n \sim \exp(E_a/kT)$)
통계	Weibull $F=1-\exp[-(t/\eta)^\beta]$. 0 fail 표본 $n=\ln(1-C)/\ln(1-p)$: 90%·1% → 230, 0.1% → 2,303
시험	HTOL 125°C·VDDmax·1,000 h(동작), HTST 150°C(무바이어스), TCT -55 125°C 1,000cyc, HAST 130°C/85%/96 h, uHAST 110/85/264 h, MSL, 사이클링, 리텐션 베이킹, SER
소자 메커니즘	TDDb(트랩 퍼콜레이션, 면적 스케일링), NBTI/PBTI($t^{0.2}$, 회복), HCI(저온 약화, LDD), EM/SM(배리어·캡, Blech), SER(알파·중성자, MCU)
DRAM	리텐션 tail·가드밴드(VRT 진폭·온도·노화 흡수), 온도 기반 리프레시, 로우 해머(TRR), 온다이 ECC, HTOL 후 tail 이동
NAND	사이클×리텐션×온도×읽기. SLC 50k 100k, TLC 1k 3k, QLC 1k. 리텐션 E_a 1.1, 교차 온도, 리드 디스터브, WL 그룹별 관리, raw BER vs ECC
HBM	범프 크랙·IMC(TCT), 비접촉(휨), TSV 펌핑·라이너, 언더필 박리(HAST), 상단 다이 온도→리텐션, 하이브리드 본딩 새 모드, KGD·BIST·리페어
스크리닝 vs 개선	번인은 초기 고장 제거(수명 소모 1% 이내), fall-out은 공정 경보. 본질 개선은 tail 자체 축소
SPC	관리 한계($\pm 3\sigma$) ≠ 스펙. 이탈 규칙. $Cpk=\min(USL-\mu, \mu-LSL)/3\sigma$, 1.33(63 ppm), 1.67(0.6 ppm, 신뢰성 민감)
OCAP·변경점	이탈 시 재측정→홀드→원인→PE 제품 영향 평가→처분→기록→해제. 4M 변경 기록·등급·FAI. FMEA S·O·D 갱신, MRB 특채 기록
케이스	A: HTOL 초기 TDDb(파티클·박막, $\beta < 1$) B: NAND 하단 WL 사이클 후 리텐션(테이퍼+저온 사이클) C: HBM 언더필 박리 크랙 + 상단 다이 온도 리텐션 D: 어닐 이탈→VRT→필드 CE, OCAP·가드밴드 수정
최신	미세화 마진 축소(온다이 ECC 표준), 300단 WL 그룹 관리, QLC 트레이드오프, HBM4·하이브리드 본딩 신 모드, 필드 데이터 후향 매칭, 미션 프로파일 인정, 자동차 제로 디펙트(PAT, GDBN)

19. 최신 기술 이슈 (EUV, 3D DRAM, 300단 NAND, HBM4)

이 장은 앞 18개 장에서 배운 공정·소자·불량의 언어로 **지금 산업이 공개적으로 부딪히고 있는 기술 이슈**를 읽는다. 목적은 두 가지다. 첫째, ASK나 면접에서 “최근 관심 있는 기술”을 물었을 때 유행어가 아니라 **물리와 PE 관점의 인과**로 답하기. 둘째, 실무에 들어가서 새 세대 제품의 가드밴드·불량 모드를 미리 상상해 두기.

[주의]

이 장의 숫자는 모두 **학회(IEDM, VLSI, ISSCC), 표준 문서(JEDEC), 장비사·메모리사의 공개 발표, 공개 기사**에서 나온 범위다. 특정 회사의 미공개 스펙·수율·레시피는 다루지 않으며, 그런 것을 아는 것처럼 말하는 것은 면접에서도 실무에서도 감점이다. “공개된 방향은 이렇고, 내부 숫자는 모른다”가 정답이다.

1. 한눈에 보기

1.1 왜 PE에게 중요한가

- 새 세대는 공정 변수의 **허용 폭(process window)** 이 줄어드는 세대다. 같은 ± 1 nm CD 변동이 1a nm에서는 리텐션 tail로, 1c nm에서는 리페어 불가 다이로 나타날 수 있다.
- EUV의 확률적(stochastic) 결함은 “평균은 정상, 극소수 비트만 죽는” 불량이다. 이것은 SPC 평균이 아닌 **비트 맵과 tail 분포**를 보는 PE의 눈이 있어야 잡힌다.
- 300단 NAND, 16단 HBM은 층·다이가 늘어 **적층 경계와 계면**이 새 불량 축이 된다. 웨이퍼 맵 시그니처 분류에 “덱(deck) 경계”, “본딩 계면” 축이 추가된다.
- HBM4-CXL-AI 서버는 메모리를 **더 뜨겁고, 더 넓은 온도·전압 범위**에서 쓴다. PE가 정하는 테스트 가드밴드가 곧 고객 필드 불량률이다.
- 최신 이슈를 물리로 설명할 수 있어야 “공정 변경점(PCN) 평가”에서 무엇을 먼저 재야 하는지 스스로 정할 수 있다.

1.2 핵심 키워드

용어	한 줄 정의
EUV(extreme ultraviolet)	파장 13.5 nm 노광. 광자 에너지 약 92 eV, 반사형 광학계·마스크 사용
High-NA EUV	개구수(NA) 0.33 → 0.55. 해상도 약 1.7배 개선, 이미지 필드는 절반(half-field)
Stochastic defect	광자·산 확산·현상 등의 통계적 요동으로 생기는 확률적 패턴 결함(브리지, 굽김, 홀 미형성)
LER/LWR(line edge/width roughness)	선 가장자리/선폭의 무작위 거칠기. 3σ 값으로 표기, 수 nm 수준
1a/1b/1c nm DRAM	10 nm대 4·5·6세대 DRAM 공정 노드의 업계 관행 표기(대략 14 → 12 → 11 nm급 하프피치)
BCAT / VCT	매립 채널 어레이 트랜지스터($6F^2$ 셀) / 수직 채널 트랜지스터($4F^2$ 셀 후보)
3D DRAM / VS-DRAM	셀을 수직으로 적층해 셀당 면적 대신 층수로 밀도를 올리는 차세대 DRAM 개념
IGZO	In-Ga-Zn 산화물 반도체 채널. 오프 전류가 매우 낮아 리텐션 유리, 이동도는 실리콘보다 낮음
Row hammer	인접 워드라인 반복 활성화로 이웃 셀 전하가 새는 현상. TRR, RFM, PRAC 등으로 완화
Multi-deck(multi-stack) NAND	채널 홀을 2·3번 나눠 뚫어 300단 이상을 구현. 덱 경계 정렬이 새 변수

용어	한 줄 정의
Cryogenic etch	-40 ~ -70°C 급 저온 플라즈마 식각. HAR 홀 식각 속도·프로파일 개선에 공개적으로 사용
Wafer bonding NAND	셀 어레이 웨이퍼와 페리(CMOS) 웨이퍼를 따로 만들어 본딩(Xtacking, CBA 계열 공개 개념)
Hybrid bonding	Cu 패드와 유전체를 동시에 직접 접합. 뎀프 없이 피치 수 μm 이하
MR-MUF / NCF	매스 리플로우 몰디드 언더필 / 비전도성 필름. HBM 다이 적층 접합·충전 방식
HBM4	JEDEC JESD270-4(2025 공개). I/O 2048개, 스택당 최대 16단·64 GB, 대역폭 약 2 TB/s 급
CXL(Compute Express Link)	PCIe 물리층 기반 메모리 확장·풀링 인터커넥트. 지연 증가 대신 용량·유연성
가드밴드(guardband)	스펙 대비 테스트에서 더 엄격하게 잡는 여유. 온도·전압·시간 축에서 설정

1.3 7개 이슈 지도

이슈	핵심 물리	PE에게 보이는 증상	관련 장
EUV / High-NA	광자 수 부족, 마스크 3D 효과, 레지스트 화학	랜덤 단일 비트/컨택 페일, LER 기인 V_t 산포	05, 13
1a/1b/1c DRAM	커패시터 종횡비, 누설, 셀 T_r 단채널	리텐션 tail, VRT, tRCD/tWR 마진 축소	02, 07, 13
3D DRAM / IGZO	수직 적층, 산화물 반도체 채널	층별 산포, 새 리텐션 모델	02, 08
300단+ NAND	HAR 식각, 텍 경계, 저온 식각	층별 V_t /전류 산포, 텍 경계 WL 불량	06, 14
Hybrid bonding	Cu 확산 접합, 표면 평탄도, 파티클	본딩 보이드, 다이/블록 단위 오픈	09, 12
HBM3E → HBM4	I/O 2배, 전압 하향, 16단 열	채널 단위 페일, 온도 의존 타이밍 마진	12, 15
CXL / AI 메모리	대역폭·전력·온도 요구	고온 리텐션, 가드밴드 재설정	11, 13, 15

2. 기초

2.1 해상도와 광자 통계 — EUV가 왜 “확률”의 문제인가

노광 해상도는 레일리(Rayleigh) 식으로 근사한다.

$$R = k_1 \cdot \lambda / NA$$

노광	λ (nm)	NA	k_1 예시	단일 노광 하프피치 (nm)
ArF immersion	193	1.35	0.28	약 40
EUV 0.33 NA	13.5	0.33	0.30 0.40	약 13 16
High-NA EUV	13.5	0.55	0.30 0.40	약 8 10

파장이 14배 짧아지면 광자 하나의 에너지는 14배 커진다($6.4 \text{ eV} \rightarrow 92 \text{ eV}$). 같은 도즈(mJ/cm^2)라면 광자 수는 **14배 줄어든다**. 이것이 stochastic의 출발점이다.

[예시]

도즈 $30 \text{ mJ}/\text{cm}^2$ 에서 EUV 광자 수를 계산해 보자. 광자 1개 에너지 $\approx 92 \text{ eV} \approx 1.47 \times 10^{-17} \text{ J}$. $1 \text{ mJ}/\text{cm}^2 = 10^{-3} \text{ J}/\text{cm}^2 \rightarrow$ 광자 약 $6.8 \times 10^{13} \text{ 개}/\text{cm}^2 =$ 약 $0.68 \text{ 개}/\text{nm}^2$. $30 \text{ mJ}/\text{cm}^2$ 이면 약 $20 \text{ 개}/\text{nm}^2$. 컨택 홀 가장자리 $2 \text{ nm} \times 2 \text{ nm}$ 영역에 들어오는 광자는 약 80개, 포아송 표준편차 $\sqrt{80} \approx 9$ 개, 상대 요동 약 11%다. ArF라면 같은 영역에 약 1,100개가 들어오고 요동은 3%로 떨어진다.

광자 요동에 더해 레지스트 안의 광산(photoacid) 발생 수, 산 확산, 키펠(quencher) 분포, 현상 과정이 모두 통계적이다. 결과는 세 가지로 나타난다.

현상	정의	대략 크기	제품 영향
LER/LWR	선 가장자리/선폭의 무작위 거칠기	3σ 약 2 4 nm	게이트 길이·BL CD 국부 변동 → V_t , 저항 산포
LCDU(local CD uniformity)	인접 홀 간 CD 산포	3σ 약 1 3 nm	컨택 저항 산포, 커패시터 면적 산포
Stochastic defect	홀 미형성(missing), 병합(merge), 선 브리지/끊김	10^{-2} 10^{-4} 개/cm ² 급을 목표로 관리	단일 비트/컨택 패일 → 리페어 소모, 수율

[핵심]

Stochastic 결함은 도즈를 올리면 줄지만(광자 수 $\propto$ 도즈) 처리량(throughput)이 떨어진다. 도즈 2배 → 광자 요동 $1/\sqrt{2}$ → 결함률은 지수적으로 감소하지만 시간당 웨이퍼 수는 대략 절반. 이 트레이드오프를 PE는 "리페어 예산 vs 웨이퍼 비용"으로 번역한다.

2.2 커패시터 스케일링 물리 — 1x nm DRAM이 어려운 이유

DRAM 셀 커패시터 정전용량은 평행판 근사로 $C = \epsilon_0 \cdot \epsilon_r \cdot A/d$ 다. 실린더형이면 면적 $A \approx \pi \cdot D \cdot H$ (한 면 기준).

[예시]

직경 $D = 30$ nm, 높이 $H = 1,000$ nm, 유전막 ZrO_2 계열($\epsilon_r \approx 30$, 물리 두께 $d \approx 5$ nm)이라 하자. $A \approx 3.14 \times 30 \times 1000 \approx 9.4 \times 10^4$ nm² = 9.4×10^{-14} m². $C \approx 8.85 \times 10^{-12} \times 30 \times 9.4 \times 10^{-14} / 5 \times 10^{-9} \approx 5 \times 10^{-15}$ F = 5 fF. 안팎 양면을 쓰면 약 10 fF. 이것이 업계에서 흔히 말하는 "셀당 대략 10 fF 내외"의 출처다.

셀 면적이 줄면 D 가 줄고, 같은 C 를 지키려면 H 를 올려야 한다. 종횡비(aspect ratio) H/D 가 $30 \rightarrow 50 \rightarrow$ 그 이상으로 커진다. 몰드 식각·세정·ALD 모두가 어려워진다.

항목	감각 값	스케일링 방향	걸리는 물리
C_s	약 8 15 fF	유지 또는 완만 감소	센싱 마진
C_b (비트라인 커패시턴스)	약 30 60 fF	감소 노력	센싱 마진
ΔV 센싱 = $(V_{DD}/2) \cdot C_s / (C_s + C_b)$	약 80 120 mV	감소	센스앰프 오프셋(수십 mV) 대비
유전막 EOT	약 0.5 0.7 nm	감소	터널링 누설 급증
종횡비	대략 40 100	증가	식각 프로파일, 기울어짐, 세정 시 쓰러짐

[예시]

리텐션 64 ms 동안 ΔV 를 100 mV 이내로 유지해야 한다면 허용 누설 $I = C \cdot \Delta V / t = 10$ fF $\times$ 0.1 V / 64 ms $\approx 1.6 \times 10^{-14}$ A = 16 fA. 이 fA 급 누설이 커패시터 유전막 터널링, 접합 누설, 셀 트랜지스터 서브문턱, GIDL 다섯 경로로 나뉜다. 어느 하나가 10 fA를 넘으면 tail 비트가 된다.

2.3 셀 트랜지스터와 로해머 물리

BCAT는 워드라인을 기판 안에 묻어 채널 길이를 확보하지만, 피치가 줄면 인접 워드라인 간 거리도 줄어 **결합(coupling)**이 커진다. 공개된 학술 설명에 따르면 로해머는 공격 WL의 반복 on/off로 (1) 인접 셀 채널 근처 전하 펌핑, (2) 전자의 확산·트랩 재방출로 이웃 커패시터 전하를 흘리는 현상이다.

세대(공개 학술 자료 기준)	페일까지 필요한 활성화 횟수(대략)
DDR3 (2014 보고)	약 139,000
DDR4 (2020 보고)	약 10,000 이하
LPDDR4 일부 (2020 보고)	약 4,800
이후 세대	스케일링에 따라 더 낮아지는 경향이 공개 논문에서 보고됨

완화 수단은 회로/표준 쪽에서 나온다. TRR(target row refresh), RFM(refresh management, DDR5), PRAC(per row activation counting, DDR5 2024 개정)이 공개된 표준 방향이다. PE 관점에서는 “몇 번 때리면 어느 비트가 어느 온도에서 죽는가”를 **분포로 재서 가드밴드**에 넣는 것이 일이다.

완화 기술(공개)	원리	한계	PE 확인
TRR	공격 감지 시 이웃 row 추가 리프레시	감지 로직 우회 패턴 보고됨	우회 패턴 테스트
RFM(DDR5)	활성화 횟수 누적 시 호스트가 리프레시 관리 명령	성능 오버헤드	임계 횟수 분포
PRAC(DDR5 개정)	row별 활성화 카운터로 정밀 관리	면적·타이밍 비용	카운터 임계와 물리 임계 여유
취약 row 리페어	테스트에서 발견한 취약 row를 여분으로 대체	여분 소모	해머 테스트 커버리지

[심화]

공개 연구에서 로해머 물리는 두 갈래로 설명된다. (1) 공격 WL 스윙 시 전자가 이웃 셀 접합으로 확산·수집 되는 전하 유출(electron migration). (2) 공격 WL과 이웃 셀 사이 결합(capacitive coupling)으로 이웃 접근 트랜지스터가 순간적으로 약하게 열려 커패시터 전하가 빠지는 현상. 두 기여의 비율은 구조·온도에 따라 달라 온도 의존 방향이 세대마다 다르게 보고된다. 면접에서는 “두 메커니즘이 공개돼 있고 비율은 구조에 따라 다르다”로 답하면 충분하다.

2.4 3D NAND 스케일링 기초 — 층수 ≠ 자유

층당 ONON 피치가 대략 40 50 nm라 하면 300단 스택 높이는 $300 \times 45 \text{ nm} \approx 13.5 \mu\text{m}$ 다. 채널 홀 상부 CD가 약 100 120 nm라면 종횡비는 100 이상. 단일 식각으로 뚫기 어려워 2 3개 덱(deck)으로 나눈다.

층수(공개 세대)	예시 덱 수	덱당 대략 층수	덱당 종횡비 감각
128 176단	1 2	90 176	40 70
200 240단	2	100 120	40 50
280 330단	2 3	100 110	40 50

덱을 나누면 식각은 쉬워지지만 **덱 경계에서 상하 홀의 정렬 오차**(수 nm 수십 nm)와 경계층의 채널 폴리 연결이 새 변수가 된다. 경계 근처 워드라인을 더미(dummy)로 두는 것이 공개된 일반 대책이다.

2.5 본딩·인터커넥트 기초

방식	최소 피치 감각	접합 원리	대표 용도
솔더 마이크로뱀프	약 25 55 μm	솔더 용융-IMC 형성	HBM3/3E(TC-NCF, MR-MUF)
Cu 필러 + 솔더 캡	약 20 40 μm	동일	고성능 플립칩
Hybrid bonding(W2W)	약 1 μm 이하 가능	유전체 상온 접합 후 어닐 시 Cu 팽창·확산 접합	이미지센서, 본딩형 NAND
Hybrid bonding(D2W)	약 5 10 μm (공개 데모)	동일, 다이 단위 정렬	HBM 후속 세대 후보

Cu의 선팽창 계수(약 17 ppm/K)는 SiO₂(약 0.5 ppm/K)보다 크다. 상온에서 Cu 패드를 유전체보다 수 nm 낮게(recess) 두고, 어닐(대략 200 400°C)에서 Cu가 팽창해 맞닿아 접합한다. **리세스 깊이 몇 nm, CMP 평탄도, 파티클 1 μm** 가 성패를 가른다.

2.6 대역폭·전력·열 기초

$$\text{대역폭(B/s)} = \text{I/O 수} \times \text{핀당 속도(bit/s)} / 8$$

세대(공개 스펙)	I/O 수	핀당 속도	스택 대역폭	단수·용량
HBM3	1024	6.4 Gbps	약 0.82 TB/s	8 12단, 최대 24 GB
HBM3E	1024	약 8 9.6 Gbps	약 1.0 1.2 TB/s	8 12단, 24 36 GB

세대(공개 스펙)	I/O 수	핀당 속도	스택 대역폭	단수·용량
HBM4 (JESD270-4)	2048	최대 8 Gbps	약 2.0 TB/s	최대 16단, 최대 64 GB

에너지는 $E = (\text{에너지/비트}) \times \text{비트 수}$ 로 본다. 1 TB/s = 8×10^{12} bit/s. 비트당 3 pJ이면 약 24 W, 2 pJ이면 16 W. 대역폭이 2배가 되면 비트당 에너지를 반으로 줄여야 스택 전력이 유지된다. 그래서 HBM4는 **핀당 속도를 크게 올리지 않고 I/O를 2배로 늘렸고**, I/O 전압(VDDQ)을 낮췄다(공개 스펙: 약 0.7 0.9 V 범위, HBM3E 약 1.1 V). 열은 $\Delta T = P \times R_{th}$. 스택이 높아지면 아래쪽 다이의 열이 위로 빠져나가야 하는 경로가 길어진다. 실리콘 열전도율 약 150 W/m·K, 언더필/몰드 약 0.3 1 W/m·K로 두 자릿수 차이다. 즉 **다이 사이 접합층이 열 병목**이다.

[예시]

다이 두께 50 μm 실리콘의 단위 면적 열저항은 $t/k = 50 \times 10^{-6} / 150 \approx 3.3 \times 10^{-7} \text{ m}^2\text{K/W}$. 접합층 20 μm ($k \approx 0.5 \text{ W/mK}$)는 $20 \times 10^{-6} / 0.5 = 4 \times 10^{-5} \text{ m}^2\text{K/W}$. 접합층 하나가 실리콘 다이 120장 두께에 해당하는 열저항이다. 12단이면 접합층 11개가 직렬이다. 왜 접합층을 얇게, 열전도율을 높게, 열 범프를 촘촘히 놓으려 하는지 이 숫자 하나로 설명된다.

2.7 HAR 식각 물리 — 종횡비가 커지면 무엇이 변하나

현상	물리	종횡비 증가 시	제품 영향
ARDE(aspect ratio dependent etching)	깊은 홀 바닥에 이온·라디칼 도달 감소	식각 속도 저하, 큰 홀과 작은 홀 깊이 차	컨택 미개통, 층별 깊이 편차
보잉(bowing)	측벽에서 반사된 이온이 중간 깊이를 옆으로 깎음	최대 폭이 상부 아래에 형성	인접 홀 쇼트, 층별 CD 산포
트위스팅(twisting)	전하 축적·비대칭 산란으로 홀이 휨	하부에서 인접 홀과 접촉	스트링 쇼트, 커패시터 브리지
테이퍼링(tapering)	측벽 보호막 축적으로 하부 CD 감소	상부 CD 차 증가	NAND 층별 V_t , DRAM C_s 감소
마스크 소모	긴 식각 시간 동안 하드마스크 침식	상부 CD 확대, 마스크 예산 부족	상부 쇼트, 깊이 미달
차징(charging)	절연막 측벽 대전으로 이온 궤적 왜곡	하부 식각 정지·휨	홀 미개통

종횡비 100의 홀에서는 바닥까지 도달하는 이온 플럭스가 상부의 수 % 수준까지 떨어질 수 있다. 그래서 (1) 이온 에너지를 높이고(고바이어스), (2) 펄스로 차징을 풀고, (3) 저온으로 측벽 보호막 화학을 바꾸는 세 방향이 공개된 대응이다. PE는 이 셋이 각각 “층별 V_t 분포의 어떤 층을 움직이는가”로 번역해서 본다.

2.8 온도와 신뢰성 — 아레니우스 감각

누설·리텐션·확산은 대체로 아레니우스 식 $\text{rate} \propto \exp(-E_a/kT)$ 를 따른다. 활성화 에너지 E_a 가 0.5 1.0 eV이면 10°C 상승에 rate가 약 1.5 2.5배 증가한다.

항목	대략 E_a	10°C당 변화 감각	PE 활용
DRAM 셀 누설(접합·서브문턱)	0.6 1.0 eV	리텐션 약 절반	고온 리텐션 가드밴드
NAND 데이터 리텐션(전하 손실)	1.0 1.2 eV	가속 계수 큼	베이크 가속 시험
Cu 확산(EM)	0.8 1.0 eV	수명 절반	HTOL 가속
솔더 IMC 성장	0.7 0.9 eV	성장 속도 2배	열 사이클 시험

[예시]

85°C에서 리텐션 마진이 64 ms 스펙 대비 2배(128 ms)라면, 95°C에서는 약 1.4배(90 ms)로 줄어든 상태다. HBM 상부 다이가 8°C 더 뜨겁다면 마진이 다시 1.3배 이상 깎인다. 그래서 상부 다이 tail이 먼저 노출된다.

2.9 통계 기초 — 적층·tail·리페어

- 스택 수율: 독립 다이 n 개가 모두 정상일 확률은 Y_{die}^n . 여기에 본딩·조립 수율을 곱한다.
- tail: 셀 파라미터가 정규분포라도 결함 기인 성분이 섞여 실제 분포는 한쪽 꼬리가 길다. 리텐션·Vt 분포는 로그 스케일에서 두 개의 직선(주 분포 + tail)으로 보이는 경우가 많다.
- 리페어 예산: 다이당 여분 row/column 수는 설계에서 고정. 랜덤 단일 비트가 늘면 여분이 먼저 소진되어, 다이가 정상 셀 대다수인데도 페일 판정된다.

상황	계산	결과
다이 수율 99%, 12단	0.99^{12}	약 89%
다이 수율 99%, 16단	0.99^{16}	약 85%
다이 수율 98%, 16단	0.98^{16}	약 72%
다이 수율 99.5%, 16단	0.995^{16}	약 92%

[핵심]

16단에서는 다이 수율 0.5%가 스택 수율 7%로 증폭된다. HBM PE가 웨이퍼 단계 스크린을 극단적으로 강화하는 수학적 이유다.

3. 기술 상세

3.1 EUV와 High-NA

3.1.1 장비·광학 비교

항목	ArF immersion	EUV 0.33 NA	High-NA EUV 0.55
광원	ArF 엑시머 레이저	LPP(Sn 플라스마), 공개 출력 수백 W급	동일 계열, 더 높은 출력 요구
광학계	굴절 렌즈	반사 미러(Mo/Si 다층막, 미러당 반사율 약 70%)	반사, 애너모픽(anamorphic) 4×/8× 배율
마스크	투과형	반사형, 흡수체 두께 수십 nm → 3D 효과	반사형, 더 얇은 흡수체 방향
필드 크기	26 × 33 mm	26 × 33 mm	26 × 16.5 mm(half-field)
도즈 감각	20 40 mJ/cm ²	30 60 mJ/cm ²	더 높은 도즈 요구 경향
시간당 웨이퍼	250 300장	공개 발표 기준 150 220장 급	도입 초기
레지스트	CAR	CAR, 금속산화물 레지스트(MOR) 확대	얇은 레지스트(약 20 nm 이하) 요구

3.1.2 EUV 특유의 이슈

이슈	내용	PE 관점 영향
Mask 3D effect	흡수체 두께 때문에 입사각(약 6°) 방향으로 그림자·초점 이동. 수평/수직 패턴 CD 차, best focus 차	방향성 CD 편차 → 셀/페리 방향별 Vt-저항 편차
펠리클(pellicle)	마스크 보호막, 투과율 약 90% 전후. 없으면 파티클이 곧 반복 결함	반복(repeater) 결함 맵 → 마스크 기인 판정
플레어(flare)	미러 산란광이 배경 노광. 국부 패턴 밀도에 따라 CD 변동	밀도 다른 영역(어레이 vs 페리 경계) CD 편차
아웃오브밴드(OoB)	DUV 대역 잡광이 레지스트 노광	콘트라스트 저하 → LER 증가
레지스트 두께	해상도 위해 30 nm 이하로 얇아짐 → 식각 마스크 예산 부족	하드마스크 전사 편차 → CD 편차
Stochastic	2.1 참조. 도즈·PEB·현상에 민감	단일 비트, 단일 컨택 페일. 리페어 예산

3.1.2a 레지스트 화학: CAR vs MOR

항목	화학종족 레지스트(CAR)	금속산화물 레지스트(MOR)
원리	광산 발생 → PEB에서 산 확산·축매 반응으로 용해도 변화	금속(예: Sn) 산화물 클러스터가 직접 반응, 확산 단계 없음
감도	높음(도즈 낮아도 됨)	상대적으로 낮음(도즈 더 필요)
LER	산 확산으로 흐려짐(blur) 존재	blur 작아 LER 유리
식각 내성	보통	금속 함유로 높음 → 얇게 써도 됨
결함	스کم, 브리지	잔류 금속 오염, 현상 잔류
PE 관점	PEB 온도 $\pm 0.5^{\circ}\text{C}$ 가 CD 수 nm	금속 오염이 소자 누설로 이어질 가능성 관리

[주의]

“도즈를 올리면 stochastic이 무조건 준다”는 반만 맞다. 도즈를 올리면 CD가 함께 움직이므로 마스크 바이어스나 OPC를 같이 바꿔야 한다. 그리고 레지스트가 두꺼워질 수 없는 EUV에서는 도즈를 올려도 하드마스크 전사 편차가 남는다. PE가 포토 팀에 “도즈 올려 달라”고만 말하면 안 되는 이유다.

3.1.3 High-NA가 바꾸는 것

- 해상도 약 8 nm 하프피치 단일 노광 가능 → SADP/SAQP 스텝을 줄일 수 있어 **오버레이 항목 수가 감소**하고 비용·결함 소스가 준다.
- 애너모픽 광학이라 마스크 패턴이 한 방향으로 2배 늘어난다. 필드가 절반이므로 큰 다이는 **두 번 노광(stitching)**이 필요할 수 있다. 스티칭 경계는 새로운 CD/오버레이 축이다.
- 초점 심도(DOF)는 NA^2 에 반비례해 줄어든다($0.33 \rightarrow 0.55$ 이면 약 1/2.8). 웨이퍼 평탄도, 레지스트 두께, 하부 토포그래피 관리가 더 엄격해진다.

[면접]

“EUV가 왜 어렵냐”를 40초로: “파장이 13.5 nm라 해상도는 좋지만, 광자 하나 에너지가 92 eV로 ArF의 14 배여서 같은 도즈에서 광자 수가 14배 적습니다. 광자 수의 포아송 요동이 레지스트 화학 요동과 겹쳐 LER, 국부 CD 산포, 홀 미형성 같은 확률적 결함이 나옵니다. 도즈를 올리면 줄지만 처리량이 떨어집니다. PE 관점에서는 평균 CD는 정상인데 비트맵에 랜덤 단일 비트 패일이 늘어나는 형태로 보이고, 리페어 예산과 수율에 직접 닿습니다.”

3.1.4 핵심 공정 변수 표

변수	조절 방향	영향 받는 결과	모니터링 항목/계측
도즈	증가	stochastic 감소, 처리량 감소, CD 변화	CD-SEM, 결함 검사(e-beam), 처리량
포커스	최적화	CD-프로파일, DOF 여유	FEM(focus-exposure matrix), 스캐너 레벨링 로그
PEB 온도·시간	최적화	산 확산 → LER vs 감도	핫플레이트 균일도, CD
레지스트 종류(CAR/MOR)	선택	감도, LER, 식각 내성	결함 밀도, 잔막
언더레이어/하드마스크	두께·재질	반사·접착·식각 예산	두께 계측, 패턴 붕괴
마스크 CD/결함	관리	반복 결함, 방향성 CD	마스크 검사, 웨이퍼 repeater 맵
펠리클 상태	교체 주기	투과율·파티클	투과율 측정, 결함 추세

3.1.5 EUV가 들어가는 레이어와 PE 관심(공개 일반론)

레이어 후보	왜 EUV인가	stochastic이 만드는 불량	PE 확인 데이터
DRAM 액티브/WL/BL 급 미세 피치	다중 패턴링 스텝 축소, 오버레이 항목 감소	LER → 셀 Tr Vt 산포, BL 저항 산포	셀 Vt 분포, tRCD 산포

레이어 후보	왜 EUV인가	stochastic이 만드는 불량	PE 확인 데이터
DRAM 스토리지 노드 콘택.커패시터 홀	홀 LCDU 개선	홀 미형성 → 단일 비트, 홀 병합 → 쌍 비트	비트맵 단일/쌍 비트 비율
페리 게이트/콘택	속도용 페리 미세화	콘택 오픈 → 회로 블록 페일	PCM 콘택 저항, 기능 페일
NAND 일부 페리·BL(공개 논의)	층수 대비 이점 제한적이라 적용 범위 좁음	-	-

3.1.6 PE ↔ 포토 협업 체크리스트

- 페일 비트 좌표를 노광 샷·필드 내 위치로 변환해 **필드 내 위치 의존성**(slit/scan 방향, 필드 엣지)을 확인했는가.
- 반복 결함(repeater) 분석으로 마스크·펠리클 기인을 배제했는가.
- 도즈·포커스 FEM 데이터와 페일 비트율의 상관을 봤는가(도즈 -3%에서 페일 2배면 stochastic 의심).
- e-beam 결함 밀도 샘플링 결과와 비트맵 좌표를 매칭했는가.
- 레지스트·현상액 로트 변경 이력을 페일 시점과 대조했는가.
- 조치 후 처리량 손실을 리페어 예산 절감과 함께 정량화해 보고했는가.

3.2 1a/1b/1c nm DRAM

3.2.1 세대 개요(공개 관행 기준)

세대	대략 하프피치	공개된 방향	PE 도전
1z	약 15 16 nm	ArF 다중 패터닝 중심	커패시터 종횡비 상승 시작
1a	약 14 nm	EUV 일부 레이어 도입 공개	리텐션 tail, 로해머 강화
1b	약 12 13 nm	EUV 레이어 확대, DDR5/LPDDR5X/HBM3E 코어	센싱 마진, HKMG 페리 확대
1c	약 11 12 nm	공개 발표 기준 EUV 확대, DDR5 고속화	커패시터 누설, 로해머, tRCD/tWR 가드밴드
이후	10 nm 근접	4F ² VCT, 3D DRAM 논의 공개	새 소자 구조의 불량 모델

3.2.2 커패시터 도전 과제

과제	물리	공개된 대응 방향
종횡비	H/D 증가 → 식각 프로파일 기울어짐, 하부 CD 축소, 세정 시 기울어짐(leaning)	지지대(supporter) 구조, 몰드 재질 개선, 저온·펄스 식각
유전막 누설	EOT 0.5 nm대에서 터널링 급증	ZAZ(ZrO ₂ /Al ₂ O ₃ /ZrO ₂) 최적화, 고유전율 신물질 연구 공개(예: 페로브스카이트 계열은 연구 단계)
전극	TiN 일함수·계면 산화 → 누설·C 감소	전극 재질/계면 처리 개선
하부 콘택 저항	스토리지 노드 콘택 CD 감소	콘택 재질·도핑 최적화

[예시]

유전막 물리 두께를 5.0 nm에서 4.5 nm로 줄이면 C는 약 11% 증가하지만, 직접 터널링에 가까운 영역에서는 누설이 두께 0.1 nm당 대략 2 3배씩 늘 수 있다. 0.5 nm 감소는 누설 수십 배. 리텐션 tail 비트 수가 급증하는 이유다.

3.2.3 셀 트랜지스터와 누설 5경로

경로	스케일링에서 악화 이유	나타나는 불량
서브문턱 누설	채널 길이 감소, Vt 산포 증가	리텐션 tail
GIDL	WL 오프 전압과 BL 전압 차 유지, 접합 전계 증가	리텐션, 대기 전류
접합 누설	도핑 고농도화, 결함	VRT(variable retention time)

경로	스케일링에서 악화 이유	나타나는 불량
커패시터 유전막 누설	EOT 감소	리텐션
인접 셀 간섭(로해머 포함)	피치 감소	활성화 의존 페일

3.2.4 페리 회로: HKMG 확대

DDR5 고속화(4800 → 8800 MT/s 방향 공개)에 맞춰 페리 트랜지스터에 HKMG(high-k metal gate)를 적용한 제품이 공개되었다. 폴리/SiON 대비 게이트 누설을 낮추고 구동 전류를 높여 속도·전력에 유리하다. PE는 페리 Vt 산포와 셀 타이밍(tRCD, tAA) 상관을 새로 잡아야 한다.

항목	폴리/SiON 게이트	HKMG
EOT	약 2.3 nm 급	약 1 nm 급
게이트 누설	기준	수십 수백 배 감소
Vt 결정	폴리 도핑	금속 일함수 + 캡핑층
공정 민감 변수	산화 두께, 도핑	일함수 금속 ALD 두께(수 Å), 어닐
PE 새 항목	-	일함수 금속 두께 ↔ Vt ↔ tAA 상관, NBTI/PBTI 스크린

3.2.5 제품 스펙이 공정에 요구하는 것(공개 표준 기준)

제품	공개 스펙 감각	셀·공정에 걸리는 요구
DDR5	4800 8800 MT/s, 1.1 V, on-die ECC, RFM/PRAC	페리 속도(HKMG), 로해머 내성, 리페어 예산
LPDDR5X / LPDDR6	8.5 10.7 Gbps 급, 저전압	저전압 Vmin 마진, 리텐션(모바일 고온)
GDDR7	32 Gbps 급, PAM3 시그널링	I/O 페리 트랜지스터 속도, 채널 노이즈
HBM3E/HBM4	3.6, 3.7 절 참조	코어 다이 박형화, TSV, 열

[면접]

“1c nm급 DRAM이 왜 어렵나” 45초: “셀 면적이 줄면 커패시터 직경이 줄어 같은 10 fF를 얻기 위해 높이를 올려야 하고 종횡비가 수십에서 100에 가까워집니다. 식각 프로파일, 세정 시 기울어짐, ALD 단차 피복이 모두 어려워집니다. 유전막 EOT는 0.5 nm대라 두께를 조금만 줄여도 터널링 누설이 수 배씩 늘어 리텐션 tail이 생깁니다. 워드라인 피치가 줄어 로해머 임계 횡수도 낮아집니다. 그래서 공개된 방향은 EUV 레이저 확대, HKMG 페리, 표준의 로해머 완화 기능이고, PE는 리텐션 tail과 로해머 임계 분포로 가드밴드를 잡습니다.”

3.3 3D DRAM / VS-DRAM / IGZO — 공개 개념

3.3.1 왜 3D인가

2D에서 셀 면적을 $6F^2 \rightarrow 4F^2$ 로 줄이면 약 1.5배지만, 그다음은 F를 줄이는 것뿐이고 커패시터 종횡비가 한계에 닿는다. 3D DRAM은 셀을 수평으로 넓혀 층으로 쌓는 개념이다. 학회(IEDM, VLSI)에서 여러 회사와 연구기관이 공개 발표했다.

2D BCAT ($6F^2$)	VCT ($4F^2$)	3D DRAM (VS-CAT concept)
<pre> +++++ +---+ Cap Cap ++---+ ++---+ [WL]--[WL] buried ----- substrate </pre>	<pre> +++ +++ +++ C C C a a a p p p +++ +++ +++ vertical ch. </pre>	<pre> layer N [Tr][==Cap==] layer .. [Tr][==Cap==] layer 2 [Tr][==Cap==] layer 1 [Tr][==Cap==] [vertical BL / WL] (cells laid flat) </pre>

개념	핵심	장점	공개된 어려움
4F ² VCT	수직 채널 트랜지스터 위에 커패시터	셀 면적 약 33% 감소	채널 재료·바디 플로팅, WL 저항
3D DRAM(수평 셀 적층)	실리콘/절연막 다층 에피 후 셀을 층별로 형성	F를 안 줄이고 밀도 상승	층별 균일도, 수평 커패시터 형성, 다층 에피 결함
VS-DRAM(수직 적층 기술 통칭)	위와 유사한 계열 표현	동일	동일
IGZO 채널 DRAM	산화물 반도체 채널로 오프 전류 극소화	리텐션 대폭 개선 가능, BEOL 호환 저온 공정	이동도(약 10 cm ² /V·s 급) 낮음, 신뢰성(수소, 산소 공공)
2T0C 게인셀	커패시터 없이 트랜지스터 게이트 전하로 저장	커패시터 제거	리텐션 짧음(IGZO로 보완 연구), 센싱

[심화]

IGZO의 오프 전류는 공개 논문에서 10^{-18} ~ 10^{-20} A/μm 급으로 보고된다. 실리콘 셀 Tr의 fA(10^{-15} A)급 대비 수천 배 낮다. 그래서 커패시터를 작게 하거나 리프레시 주기를 크게 늘릴 수 있다는 것이 공개된 매력이다. 반대로 이동도가 낮아 쓰기 속도와 센싱 전류가 약하고, 수소가 산소 공공을 도핑처럼 작용시켜 Vt를 흔든다. PE 관점에서는 “리텐션 분포는 좋아지지만 tWR과 Vt 드리프트라는 새 tail이 생긴다”로 정리한다. **[주의]** “3D DRAM”은 3D NAND처럼 셀을 수직 스트링으로 잇는 구조가 아니다. DRAM 셀은 1T1C라 각 셀이 독립적으로 트랜지스터와 커패시터를 가져야 하고, 커패시터가 크다. 그래서 3D DRAM은 “셀을 얹혀 층마다 하나씩” 만드는 방향이고, 층수도 NAND의 수백 층이 아니라 공개 데모 기준 수십 층 수준에서 논의된다. 면접에서 “3D DRAM은 3D NAND처럼 쌓는 것”이라고 말하면 바로 감점이다.

비교	3D NAND	3D DRAM(공개 개념)
셀	CTF 트랜지스터 1개	트랜지스터 + 커패시터
연결	수직 스트링(직렬)	층별 독립 셀, 수직 BL
층수 감각	200 300+	수십(데모)
핵심 공정	ONON 몰드, HAR 홀, 교체 게이트	Si/SiGe 에피, 선택 제거, 수평 커패시터
새 불량 축	택 경계	층별 Cs·Vt, 에피 결함

3.3.1a 3D DRAM 공개 개념 공정 흐름(학회 발표 기준 일반화)

순서	공정	왜 어려운가	PE가 볼 파라미터
1	Si/SiGe 다층 에피 성장(수십 층)	층 두께 균일도, 에피 결함(전위, 스택 폴트)	층별 두께(XRR/TEM), 결함 밀도
2	수직 홀/트렌치 HAR 식각	2.7 절과 동일	층별 CD
3	SiGe 선택 제거 → 실리콘 채널 층만 남김	선택비, 채널 표면 거칠기	채널 두께, 표면
4	층별 게이트(WL) 형성	층별 WL 저항·일함수 균일도	층별 Vt
5	수평 커패시터 형성(층별 공간에 유전막·전극)	좁은 공간 ALD, 층별 Cs 균일도	층별 Cs
6	수직 BL-컨택	다층 관통, 정렬	컨택 저항

[아이디어]

3D DRAM에서 층별 Cs 편차는 리텐션 분포에 층 번호를 따라 계단 형태로 나타날 것이다. 2D에서는 없던 “층별 리프레시 그룹” 같은 회로적 보상(층별 다른 리프레시 우선순위)을 초기 시제품에 넣어 두면, 공정이 성숙하기 전에도 제품 스펙을 지키면서 PE가 층별 마진 데이터를 얻을 수 있다.

3.3.2 PE가 미리 생각해 둘 불량 축

축	2D DRAM	3D DRAM 예상
맵 시그니처	웨이퍼 반경, 샷, 다이 내 위치	위에 층(layer) 축 추가. 상층/하층 Vt-Cs 산포
리텐션	커패시터 누설·접합 누설 지배	층별 커패시터 형상 차, 층간 절연 누설
로해머	인접 WL 결합	수직 이웃 결합이 새 축
계측	CD-SEM, OCD, TEM 단면	다층 OCD 모델, 층별 TEG 필수

3.4 NAND 300단+ Multi-deck과 본딩

3.4.1 공개 세대 감각

공개 세대(업계 발표)	층수 대략	특징(공개)
176단	176	2-deck 보편화, PUC/CuA(페리를 셀 아래)
232 238단	230대	2 3-deck, TLC 2.4 3.2 Gbps 인터페이스
280 290단	280대	3-deck 또는 개선 2-deck, 셀 피치 축소
300 330단	300대	3-deck 공개, 저온 식각·본딩 방식 확대
400단 이상	로드맵	4-deck 또는 새 식각·본딩 조합(공개 로드맵)

3.4.2 Multi-deck 핵심 변수

변수	조절 방향	영향 받는 결과	모니터링 항목/계측
덱 간 홀 오버레이	축소	경계 채널 연결, 경계 WL 특성	오버레이 계측, 경계 WL TEG
덱 경계 채널 폴리 연결	계면 세정·증착	스트링 전류, 경계 셀 Vt	스트링 전류 분포, 경계 WL Vt 맵
홀 상하 CD 차(tapering)	축소	층별 Vt/전류 산포	층별 Vt 분포, TEM 단면
식각 온도(cryogenic)	저온화	식각 속도, 보잉, 선택비	식각률, 프로파일, 챔버 온도 로그
몰드 응력	최적화	웨이퍼 휨, 오버레이	휨 계측, 오버레이
슬릿·WL 컨택 정렬	축소	WL 쇼트/오픈	전기 테스트, 결합 검사

[예시]

300단 스택 13.5 μm 를 3-deck으로 나누면 덱당 약 4.5 μm . 상부 CD 110 nm, 하부 CD 90 nm면 덱당 종횡 비 약 40 50, 상하 CD 차 20 nm. 두 번째 덱 정렬 오차가 15 nm이면 경계 채널 유효 단면이 국부적으로 좁아져 경계 인접 WL 셀 전류가 10 20% 낮아질 수 있다. 이런 셀은 프로그램이 느리고 리드 마진이 작다. 더 미 WL로 회피하는 이유다.

3.4.2a 층수 외의 스케일링 축

300단대부터는 층수만 늘리지 않고 다른 축도 함께 움직인다는 것이 공개 발표의 공통 방향이다.

축	방향	걸리는 문제	PE 파라미터
층 피치(ONON 두께)	축소(WL 얇게)	WL 저항 증가, 층간 커플링, 트랩 층 간섭	WL RC, 인접 WL 간섭 Vt 시프트
홀 피치(셀 밀도)	축소	홀 간 쇼트, 채널 폴리 결정립	인접 스트링 간섭, RTN
셀당 비트(TLC → QLC → PLC 연구)	증가	Vt 상태 간격 축소, 리텐션·리드 마진	Vt 분포 폭, 리드 리트라이
페리 위치(PUC → 본딩)	분리	3.4.4 참조	본딩 계면
스택 응력	증가	웨이퍼 휨 수백 μm	오버레이
스테어케이스 면적	축소	계단 폭 축소 → WL 컨택 관통 위험	WL 컨택 오픈/쇼트

[예시]

WL 두께를 30 nm에서 25 nm로 줄이면 단면적이 약 17% 감소해 W 저항이 약 20% 증가한다(격자 산란·계면 효과로 얇을수록 비저항 자체도 오른다). 블록 끝단 WL의 RC 지연이 늘어 프로그램 펄스가 셀에 도달하는 시간이 달라지고, 니어(near)/파(far) 셀 Vt 차가 커진다. PE는 WL 위치별 Vt 분포에서 이 기울기를 본다.

3.4.3 저온(cryogenic) 식각 — 공개된 방향

- 장비사 공개 자료 기준, 웨이퍼를 -40 ~ -70°C 급으로 냉각하면 HAR 홀 식각 속도가 크게 오르고(발표 기준 2배 이상), 측벽 보호막 형성이 달라져 보잉이 줄어든다.
- PE 관점: 온도 안정성이 새 FDC 항목이다. 척(chuck) 온도 ± 1 2°C 드리프트가 홀 CD·프로파일 변화로 나타난다. 로트 간 층별 Vt 분포 시프트와 척 온도 로그를 함께 본다.

3.4.3a 층별 Vt 분포 읽는 법

```

mean Vt (a.u.)
^
|      deck 2 (upper)      deck 3
|      -----|-----
|      |dip
|      |v
|      -----
|      deck 1 (lower)
|      -----
|      (lower WL: small hole CD -> strong field -> fast program)
+-----> WL index
      <- deck boundary dip: channel narrowing / misalignment ->
  
```

읽는 법: 하부 WL은 홀 CD가 작아 전계가 강해 낮은 펄스에서 Vt에 도달한다(빠른 프로그램). 덱 경계의 dip은 채널 단면 축소 또는 정렬 오차의 신호다.

분포 형태	의심	확인
덱 안에서 완만한 기울기	홀 테이퍼링(상하 CD 차)	단면 TEM, 층별 CD
덱 경계에서 dip 또는 점프	오버레이 오차, 계면 잔류물	오버레이 계측, 경계 TEM
특정 층만 튼	해당 층 ONO 두께·WL 갭 필	층별 두께, WL 저항
로트 간 전체 시프트	식각 온도·도즈·두께 드리프트	FDC, SPC
블록 끝단 WL 기울기	WL RC(니어/파 셀)	WL 저항 TEG

3.4.4 웨이퍼 본딩 NAND

방식(공개 개념)	구조	장점	새 불량 축
PUC/CuA	페리를 셀 어레이 아래에 같은 웨이퍼로 형성	다이 면적 절약	셀 고온 공정이 페리 트랜지스터에 열 부담
웨이퍼 본딩(Xtacking, CBA 계열 공개)	셀 웨이퍼와 CMOS 웨이퍼를 따로 만들어 hybrid bonding	페리 성능·셀 공정 독립, I/O 속도 상승	본딩 정렬, 보이드, 계면 열저항, 두 웨이퍼 수율 곱

[핵심]

본딩 방식은 “수율이 두 웨이퍼의 곱”이다. 셀 웨이퍼 95% × CMOS 웨이퍼 95% = 약 90%. 그리고 본딩 자체 수율이 곱해진다. 그래서 본딩 전에 각 웨이퍼를 골라내는 KGD(known good die) 개념과 웨이퍼 단위 전기 검사가 중요해진다. **[면접]** “300단 NAND가 왜 어렵나” 45초: “300단이면 스택 높이가 대략 13 μm를 넘고 채널 홀 중횡비가 100을 넘어 한 번에 뚫기 어렵습니다. 그래서 2 3개 덱으로 나눠 뚫는데, 덱 경계에서 상하 홀 정렬 오차와 채널 폴리 연결이 새 불량 축이 됩니다. 식각 자체도 바닥에 이온이 덜 도달해 보잉·트위스팅이 생기고, 저온 식각으로 속도와 프로파일을 개선하는 방향이 공개돼 있습니다. PE 관점에서는 층별 Vt 분포, 특히 덱 경계 WL의 셀 전류와 프로그램 속도를 오버레이 계측과 상관으로 관리하는 것이 핵심입니다.”

3.5 Hybrid Bonding 양산 이슈

3.5.1 공정 흐름과 실패 포인트

[Cu pad damascene] -> [CMP: flat dielectric + Cu recess (few nm)]
 -> [plasma activation (surface -OH)] -> [clean / particle control]
 -> [align + RT dielectric bond (vdW / H-bond)]
 -> [anneal 200-400 C: Cu expands -> Cu-Cu diffusion bond]
 -> [thin / TSV reveal / next die]

순서대로: Cu 패드 다마신 → CMP(유전체 평탄, Cu 리세스 수 nm) → 플라즈마 표면 활성화 → 세정·파티클 제어 → 정렬 후 상온 유전체 접합 → 어닐(200 400°C)에서 Cu 팽창·확산 접합, 유전체 공유결합 → 박형화·TSV 노출·다음 다이.

단계	핵심 변수	실패 모드	계측/검출
CMP	Cu 리세스(수 nm), 디싱, 스크래치	리세스 과대 → Cu 미접촉(오픈), 과소 → 유전체 미접합	AFM, 광학 프로파일러
표면 활성화	플라즈마 조건, 대기 시간(Q-time)	접합 에너지 저하, 계면 보이드	접촉각, 접합 에너지(블레이드 시험)
파티클	크기·수	파티클 1 μm → 보이드 수 mm 규모 가능	적외선/초음파(SAM) 이미지
정렬	W2W 약 100 200 nm, D2W 약 1 μm 급(공개)	패드 오정렬 → 저항 증가·오픈	적외선 정렬 계측, 전기 TEG
어닐	온도·시간·램프	Cu 미확산(저항), 과도 응력(크랙)	저항 TEG, 단면 SEM
웨이퍼 힘	응력	접합 불가 영역(엣지 미접합)	힘 계측

3.5.1a W2W와 D2W

항목	W2W(wafer-to-wafer)	D2W(die-to-wafer)
정렬 정밀도(공개)	약 100 200 nm	약 0.5 1 μm 급
처리량	높음(한 번에 전체)	다이 수만큼 반복 → 낮음
다이 크기 제약	두 웨이퍼 다이 크기 동일 필수	다른 크기 가능
KGD 활용	불가(불량 다이 위에 양품 붙음)	가능(양품만 선별 배치)
적용	본딩형 NAND, 이미지센서	HBM·로직 3D 적층 후보
PE 시사점	웨이퍼 수율 급, 웨이퍼 맵 상관	다이 개별 이력 추적, 픽애플레이스 파티클

D2W에서는 다이를 개별로 다루므로 다이싱 잔해(debris), 다이 엣지 칩핑, 픽업 툴 접촉 오염이 파티클 소스가 된다. 공개된 대응은 플라즈마 다이싱, 본딩 직전 다이 세정, 집합적(collective) D2W(다이를 캐리어에 먼저 배치한 뒤 웨이퍼 단위로 본딩)다.

3.5.2 마이크로범프 대비

항목	마이크로범프(TC-NCF, MR-MUF)	Hybrid bonding
피치	약 25 55 μm	약 1 10 μm
접합 높이	수십 μm(범프+언더필)	거의 0(다이 두께만)
열 경로	범프/언더필(열전도 낮음) 통과	Cu-Cu, 유전체 직접 → 열저항 유리
전기	솔더·IMC 저항, 인덕턴스	Cu 직접, 저저항
요구 청정도	상대적 완화	극청정(파티클 치명)
양산 성숙도(HBM)	성숙(HBM3E)	공개적으로 검토·데모 단계

[면접]

“HBM에 hybrid bonding이 왜 논의되냐”: “16단 이상으로 쌓으면 패키지 높이 규격(JEDEC HBM4 기준 최대 약 775 μm) 안에 다이를 더 얇게, 접합층을 더 얇게 넣어야 합니다. 범프+언더필은 접합층이 수십 μm 인데 hybrid bonding은 거의 0이고 열저항도 낮습니다. 대신 CMP 평탄도 수 nm, 파티클 1 μm 수준의 청정도, 다이 단위 정렬 1 μm 급이 필요해 양산 수율 확보가 관건입니다. 공개된 바로는 12~16단 HBM4는 개량된 범프 방식(예: advanced MR-MUF)이 먼저, hybrid bonding은 그 다음 후보로 논의됩니다.”

3.6 HBM3E → HBM4

3.6.1 공개 스펙 감각

항목	HBM3E(공개)	HBM4(JEDEC JESD270-4, 2025 공개)	PE 시사점
I/O 수	1024	2048	인터포저-베이스 다이 배선 밀도 2배, 채널별 테스트 항목 2배
핀당 속도	약 8 9.6 Gbps	최대 8 Gbps	속도 대신 폭으로 대역폭 확보
스택 대역폭	약 1.0 1.2 TB/s	약 2 TB/s	전력 밀도 상승
채널	16 채널 / 32 PC	32 채널 / 64 PC	채널 독립성 → 부분 불량 격리
단수	8/12단	4/8/12/16단	코어 다이 박형화, 열
용량	최대 36 GB	최대 64 GB	셀 수 증가 → 리페어 예산
I/O 전압	약 1.1 V	약 0.7 0.9 V 범위	신호 마진 축소, 레퍼런스/트레이닝
패키지 높이	약 720 μm	최대 약 775 μm 허용	16단에서도 두께 예산 확보
베이스 다이	DRAM 공정	로직 파운드리 공정 채택 발표(공개)	베이스 다이 테스트·열 모델 변경
신뢰성 기능	ECC, DA 포트	강화된 RAS, on-die ECC, 진단	테스트 시 ECC 마스킹 주의

3.6.2 열: 왜 16단이 어렵나

- 다이당 열 발생이 같아도 단수가 2배면 스택 전체 발열 2배, 열 경로 길이도 길어진다. 맨 아래 다이(베이스 다이 위)와 맨 위 다이 온도 차가 공개 시뮬레이션에서 수 $^{\circ}\text{C}$ 10 $^{\circ}\text{C}$ 이상 보고된다.
- DRAM은 온도 85 $^{\circ}\text{C}$ 초과 시 리프레시 주기를 절반으로 줄인다(tREFI 3.9 $\rightarrow$ 1.95 μs). 리프레시가 잦아지면 대역폭·전력 손실. 그래서 열은 곧 **성능 스펙**이다.
- 코어 다이 두께는 16단에서 공개적으로 30 40 μm 급으로 논의된다. 얇을수록 휨·핸들링 크랙·TSV 노출 편차가 커진다.

열 관련 변수	영향	계측/모니터
접합층 두께·재질(NCF/MUF)	층간 열저항	단면, 열저항 TEG
더미 범프/열 범프 밀도	수직 열 경로	설계 규칙, 열 시뮬레이션
다이 두께	열 확산, 기계 강도	두께 계측, 휨
베이스 다이 로직 발열	하부 온도 상승	온도 센서 다이별
시스템 냉각(GPU 히트스프레더)	스택 상면 온도	고객 환경 시험

3.6.2a 접합·충전 방식 비교(공개 개념)

항목	TC-NCF(열압착 + 비전도성 필름)	MR-MUF(매스 리플로우 + 몰디드 언더필)	Hybrid bonding
접합	다이마다 열·압력으로 범프 접합, 필름이 동시에 충전	다이 여러 장을 리플로우로 일괄 접합 후 액상 몰드 충전	Cu-Cu 직접
층간 재료	NCF(수지 필름)	MUF(필러 포함 수지, 열전도 상대적 유리)	유전체·Cu
처리량	다이당 시간 소요	일괄 처리로 유리	W2W 유리, D2W 불리

항목	TC-NCF(열압착 + 비전도성 필름)	MR-MUF(매스 리플로우 + 몰디드 언더 필)	Hybrid bonding
열	필름 열전도 낮음	필러로 개선	최유리
주요 불량	필름 보이드, 범프 미접합(압력·힘)	MUF 보이드, 흐름 불균일, 범프 브리지	파티클 보이드, 리세스
단수 확대 시	누적 시간·힘	힘 관리, 충전 경로 길어짐	청정·정렬

[면접]

“NCF와 MUF 차이” 30초: “둘 다 HBM 다이 사이를 채우는 방식인데, NCF는 필름을 다이에 붙여 열압착으로 한 장씩 접합하면서 채우고, MUF는 여러 다이를 리플로우로 한 번에 접합한 뒤 액상 몰드로 채웁니다. MUF는 처리량과 열전도에서 유리하고, 대신 보이드와 흐름 균일도가 관리 포인트입니다. PE 관점에서는 접합층 보이드가 열저항과 상부 다이 리텐션 마진으로 이어지는지를 SAM과 다이별 온도 데이터로 봅니다.”

3.6.3 HBM PE 항목이 늘어나는 이유

항목	HBM3E	HBM4
채널 수	16	32
테스트 벡터 시간	기준	채널 2배, I/O 2배로 증가
적층 후 수율	다이 수율의 n제곱	16단이면 감도 더 큼
KGSD(known good stack die)	기준	베이스 다이 로직 공정 추가로 협업 축 증가
온도 코너	대략 -10 95°C 범위 시험	고온 마진 강화

[핵심]

적층 수율 감각. 코어 다이 개별 수율 99%라도 12단 스택이면 $0.99^{12} \approx 89\%$, 16단이면 $0.99^{16} \approx 85\%$. 여기에 본딩 수율까지 곱한다. 그래서 HBM PE는 “웨이퍼 단계에서 얼마나 확실하게 KGD를 고르는가”가 최종 수율을 결정한다.

3.6.4 HBM 테스트 흐름과 PE 관문

```

[core die wafer EDS]  -> KGD (retention / speed / hot / low-V corners)
|
[thinning / TSV reveal] -> TSV resistance TEG, wafer warpage
|
[stack on base die]    -> per-tier channel continuity (optional mid-test)
|
[stack done -> KGSD]   -> DA port / IEEE 1500: all channels, margin, temp
|
[customer interposer] -> system-level test (next to GPU, real thermal)

```

관문	무엇을 보나	못 잡으면
웨이퍼 EDS	셀 기능, 리텐션 tail, 페리 속도, 리페어	스택 후 다이 하나가 스택 전체를 죽임
TSV TEG	Cu 충전, 저항, 누설	채널 타이밍·누설 페일
중간 적층 테스트	접합 직후 오픈/쇼트	상단까지 쌓은 뒤 하단 불량 발견 → 손실 최대
KGSD	채널 32개 마진, 다이별 온도, ECC 오프 RBER	고객 시스템에서 페일
시스템 시험	실제 열·전원 노이즈	필드 fail

[주의]

HBM은 패키지 후 리페어가 매우 제한적이다. 코어 다이 하나의 tail 비트가 웨이퍼 단계에서 통과하면, 그 다이를 포함한 스택 전체(코어 12 16장 + 베이스 다이)가 손실된다. 웨이퍼 단계 스크린 비용이 아무리 커도 스택 손실보다 싸다.

3.7 CXL과 AI 메모리 요구 — PE 가드밴드 관점

3.7.1 CXL 개요(공개)

항목	내용
물리층	PCIe 5.0/6.0 기반
버전	CXL 1.1/2.0(메모리 확장·풀링), 3.x(패브릭, 공유)
지연	로컬 DDR5 대비 대략 +100 200 ns 급(공개 벤치마크 범위)
제품 형태	CXL 메모리 모듈(E3.S 등), 컨트롤러 + DDR5 DRAM
PE 시사점	DRAM 자체 스펙은 DDR5지만 컨트롤러가 다른 환경 (온도, 전원, 접근 패턴) → 필드 fail 모델 재점검

3.7.1a AI 서버 메모리 계층(공개 제품 형태 기준)

계층	제품	대역폭 감각	지연 감각	PE 관심 축
가속기 근접	HBM3E/HBM4	스택당 1 2 TB/s	가장 낮음	열, 저전압 마진, 적층 수율
CPU 메인	DDR5 RDIMM/MRDIMM	채널당 수십 GB/s, MRDIMM 8800 MT/s 급 공개	낮음	리텐션, 로해머, 고용량 리페어
저전력 서버 모듈	LPDDR5X 기반 모듈(공개 발표된 SOCAMM 계열)	모듈당 수백 GB/s	낮음	저전압 Vmin, 모바일 셀의 서버 온도 환경
확장·풀링	CXL 메모리 모듈	PCIe 대역폭	+100 200 ns	컨트롤러 환경, 모듈 열
스토리지	고층 NAND SSD(QLC 확대)	수 GB/s	μs	리텐션·endurance, 리드 리트라이

[주의]

LPDDR은 원래 모바일용으로 상온·간헐 부하에 최적화된 제품이다. 서버에서 24시간 고온 부하로 쓰이면 리텐션·Vt 드리프트 가드밴드를 서버 기준으로 다시 잡아야 한다. “같은 다이라도 쓰이는 환경이 바뀌면 PE 스크린이 바뀐다”는 원칙의 사례다.

3.7.2 AI 서버가 메모리에 요구하는 것

요구	구체	가드밴드 영향
대역폭	HBM 스택당 1 2 TB/s, GPU당 6 8 스택	I/O 마진(전압·타이밍) 가드밴드
용량	HBM 최대 64 GB/스택, CXL로 TB급 확장	리페어 예산·ECC 의존도
전력	비트당 pJ 감소 요구	저전압 동작 마진(Vmin) 가드밴드
열	GPU 인접, 스택 온도 상승	고온 리텐션·타이밍 가드밴드
가용성	24시간 학습, 오류 = 재학습 비용	필드 불량률(FIT) 목표 강화, 로해머·VRT 스크린
접근 패턴	순차 대량 접근, 특정 row 집중 가능	로해머·리프레시 관리 가드밴드

[핵심]

가드밴드는 “스펙 - 테스트 조건”이다. 예: 스펙 tRCD가 14 ns면 테스트에서 13 ns로 재서 1 ns 마진을 확인. 온도 95°C 스펙이면 테스트 100°C 또는 리프레시 주기 연장으로 등가 스트레스. 가드밴드를 넓히면 필드 불량률은 줄지만 수율 손실, 좁히면 반대. PE는 **tail 분포의 기울기**로 이 폭을 정한다.

3.7.2a CXL 메모리에서 PE가 새로 보는 항목

항목	기존 DIMM	CXL 모듈	이유
컨트롤러	CPU 내장 메모리 컨트롤러	모듈 내 CXL 컨트롤러	트레이닝·리프레시·에러 처리 주체 변경

항목	기존 DIMM	CXL 모듈	이유
온도 환경	CPU 근처 표준 에어플로우	E3.S 등 밀집 슬롯, 컨트롤러 발열 인접	고온 가드밴드
에러 처리	호스트 ECC	컨트롤러 ECC + 호스트	ECC 마스킹 이중화 → RBER 관리
접근 패턴	OS 페이지	티어링/폴링으로 특정 영역 집중 가능	로해머·리프्रेस
필드 데이터	서버 로그	컨트롤러 텔레메트리	필드 fail 재현 자료 확대

3.7.3 가드밴드 설정 예시(가상 숫자)

항목	고객 스펙	테스트 조건(가드밴드)	근거
리텐션(리프्रेस)	64 ms at 85°C	등가 128 ms at 85°C 또는 64 ms at 95°C	필드 온도 편차 + 열화 여유
tRCD	14 ns	13 ns	전압·온도 코너 + 노화
VDDQ 하한	0.75 V	0.72 V	전원 노이즈
로해머 임계	표준 완화 기능 가정	임계 횟수 하위 분포 스크린	접근 패턴 집중
원시 비트 에러율	on-die ECC로 스펙 만족	ECC 오프에서 정정 가능 수의 절반 이하	필드 열화 여유

가드밴드 폭을 정하는 논리는 세 가지다. (1) 필드 환경이 테스트보다 얼마나 가혹한가(온도, 전원, 접근 패턴). (2) 출하 후 열화가 얼마나 진행되는가(HTOL·사이클 데이터). (3) tail 분포의 기울기 — 기울기가 완만하면 조금만 가드밴드를 넓혀도 수율 손실이 크고, 급하면 넓혀도 손실이 작다. 새 세대에서는 tail이 완만해지는 경향(랜덤 결함 증가)이라 가드밴드와 수율의 충돌이 커진다.

[면접]

“가드밴드가 뭐냐” 30초: “고객 스펙보다 테스트를 얼마나 더 엄격하게 하느냐의 폭입니다. 예를 들어 리프्रेस 64 ms 스펙이면 테스트에서는 2배 시간을 버티는지 확인합니다. 필드 온도 편차와 출하 후 열화를 미리 흡수하기 위해서입니다. 넓히면 필드 불량률은 줄지만 수율이 떨어지므로, 리텐션 같은 파라미터 분포의 tail 기울기를 보고 폭을 정하는 것이 PE의 판단입니다.”

4. 결함·불량 유형

결함명	현상	발생 원인	검출/분석 방법	대책
EUV 홀 미형성(missing contact)	컨택 오픈, 단일 비트/컬럼 페일	국부 광자 부족, 산 확산 부족, 현상 잔류	e-beam 검사, 비트맵 랜덤 단일 비트, 단면 SEM	도즈 상향, 레지스트/PEB 최적화, 하드마스크 예산
EUV 마이크로브리지	인접 라인 쇼트, 컬럼/로우 쌍 페일	레지스트 스크, LER 극단	브리지 검사, 전기 쇼트 TEG	현상·린스 최적화, 레지스트 변경
LER 기인 Vt 산포	페리 Vt σ 증가, 셀 Tr 산포	게이트 CD 국부 변동	CD-SEM LER 측정, PCM Vt 분포	도즈·PEB, 식각 스무딩, 하드마스크
마스크 반복 결함	동일 샷 위치 반복 페일	마스크 파티클, 펠리클 손상	repeater 맵 분석, 마스크 검사	펠리클 교체, 마스크 세정/수리
Mask 3D CD 편차	H/V 패턴 CD 차, 방향별 저항 차	흡수체 그림자	방향별 CD 계측, 저항 TEG	OPC 보정, 흡수체 개선
커패시터 leaning/bridge	인접 셀 쇼트, 쌍 비트 페일	종횡비 상승, 세정 표면 장력, 지지대 부족	SEM 상면, 비트맵 인접 쌍	지지대 설계, 건조 방식 개선
커패시터 하부 CD 축소	Cs 감소 → 리텐션 tail	HAR 식각 tapering	단면 TEM, Cs TEG	식각 프로파일 개선, 몰드 재질
유전막 누설 tail	리텐션 분포 tail, 고온 악화	EOT 감소, 결정립 경계, 계면 산화	리텐션 bake 분포, 누설 TEG	ALD 조건, 계면 처리
VRT	리텐션이 시간에 따라 두 상태로 토글	접합 근처 결함 트랩	반복 리텐션 테스트, 온도 의존	결함 저감(어닐, 주입 조건), 스크린

결함명	현상	발생 원인	검출/분석 방법	대책
로해머 취약 row	인접 row 반복 접근 시 비트 플립	WL 피치 감소, 결함 증가	해머 테스트 패턴, 활성화 횟수 분포	TRR/RFM/PRAC, 취약 row 스크린-리페어
HKMG 페리 Vt 시프트	스피드 빈 하락, tAA 마진	일함수 금속 두께, 계면 산화	PCM Vt/Ion, 스피드 상관	ALD 두께, 어닐 조건
NAND 텍 경계 오정렬	경계 WL 셀 전류 저하, 프로그램 느림	상하 홀 오버레이 오차	경계 WL Vt 맵, 단면 SEM	오버레이 보정, 더미 WL
NAND 텍 경계 채널 단선	스트링 오픈, 블록 페일	계면 잔류물, 폴리 미연결	스트링 전류 0, 단면	계면 세정, 증착 조건
HAR 홀 보잉/트위스팅	층별 Vt 산포, 인접 홀 쇼트	이온 산란, 측벽 보호 부족	층별 Vt, TEM	저온 식각, 펄스 바이어스, 가스 조성
저온 식각 온도 드리프트	로트 간 홀 CD 시프트	척 온도 제어 편차	FDC 온도 로그, CD 추세	척 교정, 온도 SPC
본딩 보이드(파티클)	국부 다이/블록 오픈, 원형 미접합	파티클, 표면 오염	SAM, 적외선, 전기 맵 원형 시그니처	클린 강화, 활성화 후 Q-time 단축
본딩 엣지 미접합	웨이퍼 엣지 다이 오픈	휨, 엣지 평탄도	엣지 링 시그니처, SAM	응력 보정, 엣지 CMP
Cu 리세스 과대	본딩 패드 오픈/고저항	CMP 과연마	AFM, 저항 TEG	CMP 종점 제어
Cu 미확산(어닐 부족)	초기 정상, 열 사이클 후 저항 증가	어닐 온도-시간 부족, 산화막	열 사이클 후 저항, 단면	어닐 조건, 표면 산화 억제
HBM TSV 보이드/크랙	채널 페일, 열 사이클 후 오픈	Cu 충전 불량, 박형화 응력	TSV 저항 TEG, X-ray	전해 도금 조건, 박형화 공정
HBM 뱀프 미접합/브리지	채널 오픈/쇼트	접합 압력-온도, NCF 흐름, 휨	전기 테스트 채널 맵, X-ray	접합 프로파일, 재료
MUF 보이드	열저항 증가, 열 사이클 크랙	충전 흐름 불량	SAM, 단면	충전 조건, 필러 크기
고온 리텐션 페일 (HBM)	상부 다이 온도 상승 시 리텐션 마진 부족	스택 열저항	다이별 온도 센서, 고온 테스트	열 뱀프, 접합층 개선, 리프레시 관리
저전압 I/O 마진 부족	특정 채널 고속 페일	VDDQ 하향, 채널 레이아웃 편차	슈무(shmoo) 플롯, 아이 다이어그램	트레이닝, 레퍼런스 설정, 채널 리페어
ECC 마스킹	테스트 통과 후 필드 fail 누적	on-die ECC가 약한 비트 가림	ECC 오프 테스트, 에러 카운트	원시 비트 에러율 스크린
필드 로해머/VRT(AI 서버)	장기 운용 중 간헐 오류	접근 패턴 집중, 온도	필드 로그, 재현 테스트	스크린 강화, 표준 완화 기능 활용
CXL 모듈 열 환경 fail	특정 슬롯에서만 오류	냉각 편차, 컨트롤러 발열	모듈 온도 로그	고온 가드밴드, 모듈 열 설계

4.1 이슈별 검출 기법 — 어떤 결함에 어떤 눈을 쓰나

검출 기법	잘 보는 것	못 보는 것	새 세대에서의 위치
e-beam 결함 검사	수 nm 홀 미형성, 브리지	느려서 전수 불가	EUV 컨택 레이어 샘플링 필수
광학 결함 검사(BF/DF)	파티클, 큰 패턴 결함	수 nm stochastic	빠른 1차 스크린
CD-SEM(LER/LCDU 포함)	국부 CD 산포	매립 구조	EUV 레이어 SPC
OCD(scatterometry)	다층 구조 두께·프로파일 평균	국부 결함	3D DRAM-HAR 홀 프로파일
오버레이 계측	층간 정렬	텍 내부 휨	multi-deck 경계 관리
단면 TEM/SEM	실제 형상, 계면	통계 부족(수 개소)	가설 확정용
SAM(초음파)	본딩 보이드, 박리	수 μm 이하	hybrid bonding 전수
적외선 투과	본딩 정렬, 큰 보이드	미세 결함	본딩 정렬 SPC
X-ray(CT 포함)	TSV-뱀프 보이드	계면 접합 품질	HBM 패키지

검출 기법	잘 보는 것	못 보는 것	새 세대에서의 위치
전기 TEG(저항·누설)	접합·컨택 전기 품질	위치 특정 어려움	모든 세대 기본
비트맵 + 좌표 매칭	패일 위치 통계	물리 원인 자체	모든 세대의 출발점
슈무/아이 다이어그램	I/O 마진	셀 물리	HBM4 채널 관리
다이별 온도 센서	스택 내 온도 분포	국부 핫스팟	16단 HBM

[핵심]

새 세대에서는 “느리지만 잘 보는 기법(e-beam, TEM, SAM)”을 어디에 샘플링할지가 PE의 실력이다. 비트맵과 웨이퍼 맵으로 위치를 먼저 좁히고, 그 좌표에만 느린 기법을 쓴다.

5. 공정 변수 ↔ 소자/제품 특성 상관관계

5.1 DRAM

변수 shift	소자 파라미터 변화	제품 특성/불량	수율·신뢰성
EUV 도즈 -5%	홀 CD 감소, LCDU 증가, 결함 증가	컨택 저항 상승, 랜덤 단일 비트	리페어 소모, 수율 저하
EUV 포커스 편차	CD:프로파일 변화, LER 증가	페리 Vt σ 증가, 스피드 산포	스피드 빈 하락
커패시터 홀 하부 CD -5 nm	Cs 약 -10%	센싱 ΔV 감소, 리텐션 tail	약 비트 증가
유전막 두께 -0.3 nm	Cs +6%, 누설 수 배	리텐션 tail 증가, 고온 악화	리텐션 스크린 손실
셀 Tr Vt -50 mV	서브문턱 누설 수 배	리텐션 감소	tail 비트
셀 Tr Vt +50 mV	쓰기 전류 감소	tWR 마진 감소	타이밍 페일
WL 피치 -5%	인접 결함 증가	로해머 임계 횡수 감소	필드 위험
접합 누설 결함 증가	누설 fA급 증가, 트랩	VRT 증가	스크린 어려움
HKMG 일함수 금속 두께 편차	페리 Vt ± 30 mV	tAA/tRCD 산포	스피드 빈
온도 +10°C	누설 약 2배	리텐션 절반 감각	고온 가드밴드

5.2 NAND

변수 shift	소자 파라미터 변화	제품 특성/불량	수율·신뢰성
텍 경계 오버레이 +10 nm	경계 채널 단면 감소	경계 WL 셀 전류 -10 20%, 프로그램 지연	경계 WL 마진 축소
홀 상하 CD 차 증가	층별 전계 차이	하부 WL 프로그램 빠름·Vt 산포	층별 마진 불균일
식각 온도 +3°C(저온 식각)	식각 속도·보잉 변화	홀 CD 시프트	로트 간 산포
터널 산화막 -0.2 nm	터널링 전류 증가	프로그램 빠름, 리텐션 악화	endurance 감소
트랩 SiN 두께 편차	트랩 밀도 변화	Vt 창 변화	리드 마진
W 갭필 보이드(WL)	WL 저항 증가	WL 끝단 프로그램 지연, RC	타이밍 페일
본딩 보이드	국부 페리-어레이 연결 오픈	블록/플레인 페일	다이 손실
본딩 정렬 오차	패드 접촉 면적 감소	I/O 저항 증가, 고속 페일	인터페이스 빈
스택 응력 증가	웨이퍼 휨	오버레이 악화	위 항목 연쇄

5.3 HBM / 패키지

변수 shift	물리 변화	제품 특성/불량	수율·신뢰성
다이 두께 -10 μ m	강성 감소, 열 확산 변화	휨·크랙, 온도 분포 변화	핸들링 손실

변수 shift	물리 변화	제품 특성/불량	수율·신뢰성
접합층 두께 +5 μm	층간 열저항 증가	상부 다이 온도 상승	고온 리텐션
범프 접합 온도 -10°C	IMC 부족	초기 저항 정상, 열 사이클 후 오픈	신뢰성 fail
MUF 보이드 증가	열 경로 결손	국부 핫스팟	열 사이클 크랙
TSV Cu 보이드	저항 증가	채널 타이밍 페일	채널 리페어
Cu 리세스 +2 nm(HB)	접촉 면적 감소	저항 증가·오픈	본딩 수율
VDDQ -0.1 V	신호 스윙 감소	아이 마진 축소	고속 채널 페일
베이스 다이 발열 +2 W	하부 온도 상승	하부 다이 리프레시 부담	성능 저하

5.4 온도·전압 코너에서 새 세대 파라미터가 움직이는 방향

파라미터	고온(+)	저온(-)	저전압(-)	새 세대에서의 민감도
DRAM 리텐션	악화(10°C당 약 절반)	개선	약간 악화(센싱 마진)	커짐(EOT·접합)
tRCD/tAA	악화(이동도 감소)	개선	악화	커짐(저전압 I/O)
tWR	약간 개선(전류)	악화(저온에서 셀 Tr Vt 상승)	악화	IGZO 도입 시 큼
로해머 임계	공개 연구에서 온도 의존 보고, 방향은 구조별 상이	동일	-	커짐(피치)
NAND 프로그램 속도	빠름	느림	느림	층별 편차
NAND 리텐션	악화(E_a 약 1.1 eV)	개선	-	QLC에서 큼
HBM I/O 아이 폭	악화(저항·지터)	개선	악화	커짐(VDDQ 하향)
본딩 저항	열 사이클 후 증가 가능	-	-	어닐 부족 시

[예시]

크로스 코너의 함정. 저온·저전압에서는 셀 Tr Vt가 올라가 tWR이 나빠지고, 고온·저전압에서는 리텐션과 I/O 마진이 동시에 나빠진다. 새 세대 테스트 프로그램은 코너 조합(온도 3 × 전압 3 = 9 코너)을 다 보지 못하므로, PE는 파라미터별 최악 코너를 미리 정해 코너 수를 줄인다.

6. 트러블슈팅 케이스

케이스 1. EUV 레이어 도입 후 랜덤 단일 비트 페일 증가

- 증상: 신제품 EDS에서 리페어 후 수율은 유지되지만 **리페어 소모율**이 이전 세대보다 크게 증가. 페일 비트가 웨이퍼 어디에도 몰리지 않고 랜덤.
- 1차 데이터: 비트맵 → 단일 비트 위주, 컬럼 페일 소량. 웨이퍼 맵 시그니처 없음. PCM Vt/Cs 정상. 인라인 CD 평균 정상, LCDU 3 σ 가 목표 대비 약 20% 큼.
- 가설: (a) EUV 컨택 홀 stochastic 미형성, (b) 커패시터 하부 컨택 저항 tail, (c) 리페어 알고리즘 변경 효과, (d) 테스트 조건 강화.
- 검증: (c)(d)는 이전 로트 재테스트로 배제. e-beam 검사로 컨택 레이어 미형성 결함 밀도 측정 → 이전 대비 5 배. 페일 비트 좌표를 e-beam 결함 좌표와 매칭 → 60% 이상 일치.
- 근본 원인: 도즈·처리량 균형점에서 도즈가 낮게 설정되어 홀 미형성 확률 증가. 레지스트 로트 교체 후 감도 편차도 기여.
- 조치: 도즈 상향(처리량 손실 감수), PEB 조건 재최적화, 레지스트 로트 입고 검사 항목에 결함 밀도 추가.
- 재발 방지: e-beam 결함 밀도를 컨택 레이어 SPC 항목으로 등록, 리페어 소모율을 조기 경보 지표로 추가.

[아이디어]

e-beam 검사는 느려서 전 웨이퍼를 볼 수 없다. 리페어 소모율 맵과 인라인 결함 맵을 통계적으로 연결해 “리페어 소모율 상승 = stochastic 결함 밀도 상승”을 로트 단위로 추정하는 가상 계측(virtual metrology) 모델을 만들면, 검사 없이도 도즈 드리프트를 조기에 잡을 수 있다.

케이스 2. 300단 NAND 특정 워드라인 대역의 프로그램 지연

- 증상: 신규 3-deck 제품에서 특정 WL 번호 구간(텍 경계 ± 3 WL)만 프로그램 루프 수가 평균 대비 20% 많고, 일부 블록에서 프로그램 타임아웃.
- 1차 데이터: WL별 Vt 분포 → 경계 WL 하한 tail 넓음. 스트링 전류 → 경계 근처 셀 on 전류 15% 낮음. 웨이퍼 맵 → 엣지 방향 심함.
- 가설: (a) 텍 간 오버레이 오차(엣지에서 큼), (b) 경계 계면 잔류물로 채널 폴리 단면 축소, (c) 경계 층 ONO 두께 이상.
- 검증: 오버레이 계측 데이터 → 엣지 방향 12 18 nm 오차. 단면 TEM(엣지 다이) → 경계에서 채널 폴리 단면이 30% 좁아짐, 잔류물 없음. ONO 두께 정상.
- 근본 원인: 2차 텍 노광 시 웨이퍼 휨(몰드 응력)에 의한 엣지 오버레이 오차.
- 조치: 스캐너 웨이퍼 별 오버레이 보정(고차 보정) 강화, 몰드 응력 완화 조건 적용, 더미 WL 범위 재검토(회로/설계 협의).
- 재발 방지: 텍 경계 WL의 Vt 분포와 오버레이 계측을 로트 단위 상관 차트로 관리.

[트러블슈팅]

경계 WL 문제는 “설계 더미로 덮여 안 보이는” 경우가 많다. 더미 WL 전기 데이터도 TEG로 읽어 SPC에 넣어야 실제 셀로 번지기 전에 잡힌다.

케이스 3. 본딩 NAND 웨이퍼에서 원형 다이 클러스터 페일

- 증상: 웨이퍼 본딩 방식 로트에서 웨이퍼 한 지점을 중심으로 직경 5 8 mm 원형 영역 다이가 통째로 페일(전체 블록 접근 불가).
- 1차 데이터: 다이 맵 원형 시그니처. 페일 다이는 I/O 통신은 되지만 어레이 접근 페일. SAM(초음파 현미경) → 동일 위치 미접합 보이드.
- 가설: (a) 본딩 전 파티클, (b) 표면 활성화 후 Q-time 초과로 접합 에너지 저하(국부), (c) CMP 국부 단차.
- 검증: 보이드 중심 디본딩 후 SEM/EDX → 약 1 μm 유기 파티클 발견. Q-time 로그 정상. CMP 프로파일 정상.
- 근본 원인: 활성화 후 이송 구간 파티클 오염.
- 조치: 이송 경로 청정도 점검, 활성화-본딩 간 시간 단축, 본딩 전 파티클 검사 추가.
- 재발 방지: 본딩 후 SAM 전수 검사 결과를 다이 맵과 자동 매칭, 원형 시그니처 자동 분류.

[핵심]

파티클 1 μm 가 보이드 수 mm를 만든다. 웨이퍼가 얇고 단단하기 때문에 파티클 주변이 들러 접합되지 않는 반경이 파티클 크기의 수천 배다. 본딩 공정 청정도는 일반 공정과 차원이 다르다.

케이스 4. HBM 16단 시제품 상부 다이 고온 리텐션 마진 부족

- 증상: 고온(스펙 상한 근처) 테스트에서 상부 4개 다이만 리텐션 관련 페일 비트 증가. 저온에서는 정상.
- 1차 데이터: 다이별 온도 센서 → 상부 다이가 하부 대비 약 8°C 높음. 다이별 리텐션 분포 → 상부 다이 tail이 온도 차만큼 이동(10°C당 약 절반 리텐션 감각과 일치).
- 가설: (a) 스택 열저항이 설계 예측보다 큼(접합층 보이드), (b) 상부 다이 웨이퍼 자체 리텐션 열세, (c) 상부 리프레시 제어 오류.
- 검증: 상부 다이 웨이퍼 EDS 리텐션 데이터 → 정상. 리프레시 로그 정상. SAM → 상부 접합층 보이드 밀도 하부 대비 3배.
- 근본 원인: 상부 다이 접합 시 하부 스택 누적 힘으로 MUF 흐름 불균일 → 보이드 → 열저항 증가.

- 조치: 상부 다이 접합 압력·온도 프로파일 조정, MUF 충전 조건 변경, 상부 다이 리프레시 관리 전략(설계 협의).
- 재발 방지: 다이별 온도 센서 차이를 KGSD 항목으로 추가, 열저항 TEG로 접합층 품질 SPC.

[아이디어]

상부 다이에 리텐션 마진이 큰 다이(EDS 리텐션 분포 상위)를 배치하는 “스택 위치별 다이 선별(binning by position)”을 하면 스택 전체 고온 마진을 올릴 수 있다. 단, 물류 복잡도와 다이 재고 균형이 문제다.

케이스 5. HBM4 시제품 특정 채널 저전압 고속 페일

- 증상: VDDQ 하한 코너에서 32채널 중 2 3개 채널만 최고 속도 페일. 채널 위치가 다이 엿지 쪽.
- 1차 데이터: 채널별 슈무 → 해당 채널 아이 폭 20% 좁음. TSV 저항 TEG → 해당 채널 경로 저항 약 15% 높음.
- 가설: (a) TSV 보이드, (b) 범프 IMC 저항, (c) 베이스 다이 배선 길이 편차, (d) 트레이닝 알고리즘 한계.
- 검증: X-ray → TSV 보이드 없음. 단면 → 범프 IMC 정상. 베이스 다이 레이아웃 → 엿지 채널 배선이 길어 RC 큼. 트레이닝 파라미터 확장 시 페일 감소.
- 근본 원인: 저전압 하향으로 마진이 줄어 설계 배선 길이 편차가 노출됨.
- 조치: 트레이닝 범위 확장, 채널별 레퍼런스 보정, 다음 리비전 배선 균등화 요청.
- 재발 방지: 채널별 아이 폭을 EDS/KGSD 데이터로 남기고 채널 위치 상관을 상시 모니터.

케이스 6. 1c급 DRAM 시제품 VRT 비트 증가와 로해머 임계 하락 동시 발생

- 증상: 신규 노드 시제품에서 리텐션 스크린 통과 후 재테스트 시 페일로 바뀌는 비트(VRT)가 이전 노드 대비 3배. 동시에 로해머 임계 횡수 하위 1% 값이 목표 대비 30% 낮음.
- 1차 데이터: VRT 비트 위치 → 특정 WL 방향 엿지 다이 집중. 로해머 취약 row → 웨이퍼 전체 랜덤. PCM → 셀 Tr Vt 평균 -20 mV, 접합 누설 TEG 2배.
- 가설: (a) 셀 Tr 채널 주입 조건 변화로 접합 결함 증가(VRT), (b) WL 매립 깊이 편차로 인접 결함 증가(로해머), (c) 두 현상 모두 WL 식각 깊이가 원인(깊이 얇음 → 채널 짧음 → Vt 하락, 접합 근접 → 누설, 결함 증가).
- 검증: WL 리세스 깊이 계측(OCD) → 엿지 방향 -4 nm. 단면 TEM → 접합과 WL 하단 거리 감소. 깊이를 목표로 맞춘 스플릿 로트 → Vt 회복, VRT 60% 감소, 로해머 임계 회복.
- 근본 원인: WL 리세스 식각 챔버 간 깊이 편차(특정 챔버 엿지 식각률 저하).
- 조치: 챔버 매칭, 엿지 식각률 보정, WL 깊이 SPC 강화.
- 재발 방지: WL 깊이 계측 → 셀 Tr Vt → 로해머 임계 상관 차트를 로트 단위로 관리. 챔버별 로해머 임계 분포 비교를 정기화.

[아이디어]

로해머 임계 횡수 측정은 시간이 많이 든다. 셀 Tr Vt와 WL 깊이가 로해머 임계와 강한 상관을 보이면, PCM Vt를 대리 지표(proxy)로 써서 전 로트를 스크린하고, 로해머 직접 측정은 상관 이탈 로트에만 집중하는 “대리 지표 + 예외 측정” 체계를 만들 수 있다.

7. 응용·심화(최신 이슈)

7.1 PE 가드밴드 재설계 — AI 메모리 시대

축	기존 감각	AI 서버·HBM4 감각	PE가 바꿀 것
온도	85°C 이하 상시, 95°C 상한	95°C 근처 장시간, 다이별 편차	다이별 고온 가드밴드, 위치별 선별
전압	VDDQ 1.1 V, 여유 큼	0.7 0.9 V, 노이즈 민감	Vmin 가드밴드, 채널별 마진
시간	스펙 타이밍 -1 ns	동일하지만 온도 의존 커짐	온도 코너별 타이밍 스크린
리프레시	표준 주기	고온 2배 리프레시 빈번	리텐션 tail 스크린 강화

축	기존 감각	AI 서버·HBM4 감각	PE가 바꿀 것
활성화 패턴	일반 워크로드	특정 row 집중 가능	로해머 임계 분포 스크린
ECC	옵션	on-die ECC 상시	원시 비트 에러율 관리

[심화]

on-die ECC가 켜진 상태로 테스트하면 약한 비트가 가려진다. 필드에서는 그 비트가 더 약해지면 ECC 정정 능력을 넘어 오류가 된다. PE는 **ECC 오프 상태의 원시 비트 에러율(RBER)**을 재고, 정정 가능 에러 수의 분포 tail로 가드밴드를 잡아야 한다. HBM4가 진단·RAS 기능을 강화한 것도 이런 관리 요구의 반영이다.

7.2 스케일링 대안의 PE 합의

대안	공개 상태	PE 사전 준비
4F ² VCT DRAM	학회 발표, 로드맵 언급	바디 플로팅 효과에 의한 리텐션·tWR 새 모델
3D DRAM	학회 데모	층 축 맵 분류, 다층 OCD 계측 협업
IGZO 채널	학회 데모	수소 신뢰성, Vt 드리프트 스크린
400단+ NAND	로드맵	4-deck 경계 관리, 저온 식각 FDC
HBM hybrid bonding	검토·데모	SAM 전수, 원형 시그니처 자동 분류
High-NA EUV	장비 출하 공개	스티칭 경계 CD 측, 얇은 레지스트 결함

7.3 데이터 관점: 무엇을 새로 기록해야 하나

- 층/텍/다이 위치 측: 페일 좌표에 “몇 번째 텍, 몇 번째 다이”를 반드시 붙인다.
- 온도 측: 다이별 온도 센서 값을 테스트 결과와 함께 저장.
- 채널 측: HBM4 32채널 각각의 아이 마진.
- 결함 검사 좌표 ↔ 비트맵 좌표 자동 매칭 파이프라인.
- APC 보정량 추세(계측값이 정상인데 보정량이 밀리면 근본 변화).

7.3a 새 세대 공정 변경점(PCN) 평가 체크리스트

순서	확인	새 세대에서 추가되는 항목
1	변경 변수와 예상 영향 소자 파라미터 명시	층·텍·다이 위치별 영향 여부
2	스플릿 로트 설계(기준 vs 변경, 웨이퍼 수)	챔버·스캐너 교차 배치
3	인라인 계측 항목	LCDU, 오버레이(텍 간), 척 온도, 리세스
4	PCM/TEG	경계 WL TEG, 본딩 저항 TEG, 열저항 TEG
5	EDS 항목	리페어 소모율, 랜덤 단일 비트율, 층별 Vt
6	신뢰성	고온 리텐션, 로해머 임계, 열 사이클 후 저항
7	패키지/스택	KGSD 채널 마진, 다이별 온도
8	판정 기준	평균이 아닌 tail 지표(하위 0.1%)
9	롤아웃	단계적 확대, 모니터 로트 지정

[트러블슈팅]

PCN 평가에서 가장 흔한 실수는 “평균이 같으니 통과”다. 새 세대 변경점은 대부분 tail만 바꾼다. 스플릿 로트의 리텐션 하위 0.1% 값, 리페어 소모율, 채널 최소 아이 폭을 반드시 비교 항목에 넣는다.

7.4 공개 로드맵을 읽는 법 — 면접에서 “모르는 것”을 말하는 방식

정보 종류	어디서 공개되나	말할 수 있는 수준	말하면 안 되는 것
표준 스펙	JEDEC(HBM4, DDR5, LPDDR), CXL 컨소시엄	I/O 수, 속도, 전압 범위, 단수, 높이	특정 회사 제품의 실제 마진
기술 방향	IEDM, VLSI, ISSCC 논문·기조연설	구조 개념, 학회 보고 수치 범위	양산 적용 시점, 수율
장비 방향	장비사 공개 자료(High-NA, 저온 식각, 본딩 장비)	장비 능력 범위	특정 Fab 도입 대수·레시피
제품 발표	메모리사 보도자료·전시	층수, 용량, 세대명, 대략 성능	내부 노드 치수, 원가
사고·이슈	공개 기사	“이런 방향의 이슈가 보고됐다” 수준	확인 안 된 추정

[면접]

내부 정보를 묻는 것처럼 느껴지는 질문에는 이렇게 답한다. “공개된 JEDEC 스펙과 학회 발표 기준으로 이렇게, 실제 양산 마진이나 수율은 제가 알 수 없습니다. 다만 PE로서 그 문제를 만나면 이런 데이터로 이렇게 접근하겠습니다.” 모르는 것을 모른다고 말하고 접근법으로 전환하면 신뢰가 올라간다.

7.5 이슈별 “첫 30초” 문장 모음

이슈	첫 문장(결론)	이어지는 근거 한 줄
EUV	“EUV의 본질적 어려움은 광자 수 부족에서 오는 확률적 결함입니다.”	92 eV, 14배 적은 광자, 랜덤 단일 비트
High-NA	“High-NA는 해상도를 사고 DOF와 필드 크기를 지불하는 기술입니다.”	NA 0.55, half-field, DOF 1/2.8
1c DRAM	“커패시터 종횡비와 누설, 로해머 세 가지가 동시에 좁아지는 세대입니다.”	10 fF, 16 fA, 임계 횡수 하락
3D DRAM	“면적 대신 층수로 밀도를 얻되, 층 축 산포라는 새 관리 대상이 생깁니다.”	수평 셀 적층, 층별 Cs
IGZO	“오프 전류를 수천 배 낮춰 리텐션을 사고, 이동도와 Vt 드리프트를 지불합니다.”	10^{-18} A/ μ m, 10 cm ² /V·s
300단 NAND	“한 번에 못 뚫어 텍을 나누고, 텍 경계가 새 불량 축이 됩니다.”	13.5 μ m, 종횡비 100, 3-deck
Hybrid bonding	“범프 없이 Cu를 직접 붙여 열과 피치를 얻지만 청정도가 극단적으로 필요합니다.”	파티클 1 μ m → 보이드 mm
HBM4	“I/O를 2배로 늘려 대역폭을 얻고, 전압을 낮추고 16단을 쌓아 열·마진·수율이 어려워집니다.”	2048 I/O, 2 TB/s, 0.991 ⁶
CXL/AI	“메모리를 더 뜨겁고 더 낮은 전압에서 더 오래 쓰게 되어 가드밴드를 다시 잡아야 합니다.”	95°C 근처, 0.7 0.9 V, RBER

[면접]

“최근 관심 기술을 PE 관점에서 말해 보라”의 60초 답: “HBM4에 관심이 큼니다. I/O를 2048개로 늘려 대역폭을 2 TB/s급으로 올리면서 I/O 전압을 낮추고 16단까지 쌓는 것이 공개 스펙인데, PE 관점에서는 세 가지가 어려워집니다. 첫째 16단의 열입니다. 상부 다이가 수 °C 이상 뜨거워 리텐션 마진이 줄고 리프레시가 잦아집니다. 둘째 저전압 I/O 마진입니다. 채널별 아이 마진이 좁아져 배선 편차가 노출됩니다. 셋째 적층 수율입니다. 다이 수율 99%라도 16단이면 85% 수준으로 떨어져 웨이퍼 단계 KGD 선별이 결정적입니다. 그래서 다이별 온도 센서, 채널별 슈무, 리텐션 분포를 함께 보는 가드밴드 설계가 PE의 핵심 일이 될 것이라 생각합니다.”

8. 셀프 체크 질문

개념

1. EUV에서 stochastic 결함이 ArF보다 심한 물리적 이유를 숫자로 설명하라.
 - 답: 결론은 광자 수다. EUV 광자 에너지는 92 eV로 ArF(6.4 eV)의 14배이므로 같은 도즈에서 광자 수가 14배 적다. 도즈 30 mJ/cm²에서 약 20 개/nm²로 2×2 nm 영역에 약 80개, 포아송 요동 약 11%다. 여기에 광산 발생·확산·현상의 통계가 겹쳐 홀 미형성·브리지가 확률적으로 나온다. PE에게는 랜덤 단일 비트 패일과 리페어 소모 증가로 보인다.
1. High-NA EUV가 0.33 NA 대비 바꾸는 세 가지를 말하라.
 - 답: 해상도(약 13 → 8 nm 하프피치), 필드 크기(half-field 26 × 16.5 mm → 큰 다이는 스티칭), 초점 심도(NA²에 반비례해 약 1/2.8로 감소). 다중 패터닝을 줄여 오버레이 항목이 감소하지만, 얇은 레지스트와 평탄도 요구가 엄격해진다.
1. 1x nm DRAM에서 커패시터 정전용량 10 fF를 어떻게 얻는지 식으로 설명하라.
 - 답: $C = \epsilon_0 \cdot \epsilon_r \cdot A/d$, 실린더 면적 $A \approx \pi \cdot D \cdot H$. D 30 nm, H 1 μm, ϵ_r 30, d 5 nm면 한 면 약 5 fF, 양면 약 10 fF. 셀 면적이 줄면 D가 줄어 H를 올려야 하고 중형비가 커진다. 두께를 줄이면 C는 늘지만 터널링 누설이 급증한다.
1. 로해머의 물리와 공개된 완화 기술 세 가지를 말하라.
 - 답: 인접 WL 반복 on/off로 채널 근처 전하 펌핑과 전자 확산이 이웃 커패시터 전하를 흘린다. 피치가 줄어 결함이 커지면 임계 횡수가 낮아진다(공개 자료: DDR3 약 14만 → 이후 세대 수천 회). 완화는 TRR, DDR5의 RFM, 2024 개정 PRAC 등 표준 기능이다. PE는 임계 횡수 분포를 재서 취약 row 스크린과 가드밴드를 정한다.
1. Hybrid bonding과 마이크로범프의 차이를 피치·열·청정도로 말하라.
 - 답: 피치는 범프 약 25 55 μm, hybrid 약 1 10 μm. 열은 hybrid가 Cu-Cu·유전체 직접 접합으로 접합층 두께가 거의 0이라 열저항이 낮다. 청정도는 hybrid가 파티클 1 μm에 보이든 수 mm가 생기므로 극청정이 필요하다. HBM에서는 12·16단은 개량 범프가 먼저, hybrid는 후속 후보로 공개 논의된다.

응용

1. EUV 레이어 도입 후 리페어 소모율이 늘었다. 어떤 데이터를 어떤 순서로 보나.
 - 답: 먼저 비트맵으로 단일 비트 vs 컬럼/로우 분류, 웨이퍼 맵 시그니처 유무 확인. 랜덤 단일 비트면 e-beam 결함 밀도와 좌표 매칭. 인라인 LCDU 추세와 도즈·레지스트 로트 이력 대조. 테스트 조건 변경 여부는 이전 로트 재테스트로 배제. 결론이 stochastic이면 도즈·PEB 조정과 결함 밀도 SPC 등록.
1. 3-deck NAND에서 텍 경계 WL만 프로그램이 느리다. 가설과 검증을 말하라.
 - 답: 가설은 텍 간 오버레이 오차, 경계 계면 잔류물, 경계 ONO 두께 이상. 검증은 오버레이 계측의 반경 방향 분포, 경계 WL Vt 맵과의 상관, 단면 TEM으로 채널 폴리 단면 확인. 오차가 원인이라면 스캐너 고차 보정과 몰드 응력 완화, 더미 WL 범위 협의로 조치한다.
1. 16단 HBM에서 상부 다이만 고온 리텐션이 나쁘다. 원인 후보와 분리 방법은.
 - 답: 후보는 스택 열저항(접합층 보이든), 상부 다이 웨이퍼 자체 열세, 리프레시 제어 오류. 다이별 온도 센서로 온도 차를 확인하고, 상부 다이의 웨이퍼 EDS 리텐션 데이터로 웨이퍼 열세를 배제, SAM으로 보이든 밀도를 비교한다. 열저항이 원인이라면 접합 프로파일·MUF 조건을 바꾸고 위치별 다이 선별을 검토한다.
1. HBM4에서 VDDQ가 낮아지면 PE 테스트가 어떻게 바뀌나.
 - 답: 신호 스윙이 줄어 채널별 아이 마진이 좁아지고 배선 길이 편차·TSV 저항 편차가 노출된다. 채널별 슈무와 Vmin 코너 테스트를 32채널 전부에 대해 남기고, 트레이닝 범위·레퍼런스 보정을 검증한다. 채널 위치와 마진의 상관을 상시 모니터링한다.
1. 본딩 방식 NAND의 수율 구조를 설명하고 PE가 할 일을 말하라.
 - 답: 최종 수율 ≈ 셀 웨이퍼 수율 × CMOS 웨이퍼 수율 × 본딩 수율. 95% × 95% × 본딩이면 90% 미만. PE는 본딩 전 각 웨이퍼의 KGD 판정 정확도를 높이고, 본딩 후 SAM과 다이 맵의 원형 시그니처를 자동 분류해 파티클·엣지 미접합을 조기에 분리한다.

심화

1. IGZO 채널 DRAM이 리텐션에 유리한 이유와 새로 생기는 불량 축을 말하라.
 - 답: 오프 전류가 10^{-18} ~ 10^{-20} A/ μ m 급으로 실리콘 셀 Tr 대비 수천 배 낮아 커패시터 누설만 남으면 리프레시 주기를 크게 늘릴 수 있다. 대신 이동도가 약 10 cm²/V·s로 낮아 쓰기 전류·tWR이 약하고, 수소가 산소 공공을 통해 Vt를 드리프트시킨다. 리텐션 tail 대신 tWR tail과 Vt 드리프트 스크린이 새 축이다.
1. 저온(cryogenic) 식각이 NAND PE의 모니터링에 추가하는 항목은.
 - 답: 척 온도가 새 핵심 변수다. ± 1 2°C 드리프트가 식각 속도·보잉·홀 CD를 바꿔 층별 Vt 분포를 로트 간 시프트시킨다. FDC 척 온도 로그를 층별 Vt 분포와 상관 차트로 관리하고, 온도 SPC 이탈 시 로트 홀드 규칙을 둔다.
1. on-die ECC가 PE 스크린에 미치는 함정과 대책은.
 - 답: ECC가 켜진 채 테스트하면 약한 비트가 정정되어 통과하고, 필드에서 더 약해지면 정정 한계를 넘어 오류가 된다. 대책은 ECC 오프 원시 비트 에러율을 재고, 정정 가능 에러 수의 분포 tail로 가드밴드를 잡는 것. HBM4의 강화된 진단 기능을 활용해 필드 에러 카운트를 회수·분석한다.
1. 적층 수율을 식으로 설명하고 16단에서 KGD가 왜 결정적인지 말하라.
 - 답: 스택 수율 $\approx$ (다이 수율)ⁿ × 본딩 수율. 다이 99%면 12단 89%, 16단 85%. 다이 수율이 98%로 1%만 떨어지면 16단은 72%로 급락한다. 그래서 웨이퍼 단계에서 고온·저전압·리텐션 코너를 다 본 KGD 선별이 스택 수율의 대부분을 결정한다.
1. High-NA 도입 시 PE가 새로 잡아야 할 CD·오버레이 축은.
 - 답: half-field로 큰 다이를 두 번 노광하면 스티칭 경계가 생겨 경계 양쪽 CD·오버레이 편차가 새 축이다. 애너모픽 배율로 방향별 마스크 오차 전달이 달라져 H/V CD 편차 항목을 별도 관리한다. DOF 감소로 웨이퍼 평탄도·하부 토포그래피가 CD 편차로 직결되므로 CMP 단차 데이터와 CD 상관을 함께 본다.

추가(면접 대비)

1. "HBM4의 베이스 다이를 로직 파운드리 공정으로 만든다"는 공개 방향이 PE에 의미하는 것은.
 - 답: 베이스 다이가 DRAM 공정이 아닌 로직 공정이므로 테스트 접근(DA 포트, 진단 로직), 발열 모델, 신뢰성 모델이 달라진다. 코어 다이 PE와 베이스 다이 공급자가 다른 조직이 되어 KGSD 판정 기준·데이터 포맷을 합의해야 한다. 베이스 다이 발열이 하부 코어 다이 온도를 올리므로 하부 다이 리텐션 가드밴드를 재점검한다.
1. 접합층 하나의 열저항이 실리콘 다이 두께 얼마에 해당하는지 계산하라.
 - 답: 접합층 20 μ m, k 0.5 W/m·K $\rightarrow 4 \times 10^{-5}$ m²·K/W. 실리콘 k 150 W/m·K에서 같은 열저항이 되는 두께는 $4 \times 10^{-5} \times 150 = 6$ mm, 즉 50 μ m 다이 120장 두께다. 결론은 접합층이 열 병목이며, 얇게·열전도 높게·열 범프 촘촘히가 공개된 대응이다.
1. 새 세대에서 tail 분포가 완만해지는 이유와 가드밴드에 미치는 영향은.
 - 답: 랜덤 결함(stochastic, 접합 결함, 텍 경계)이 늘어 정규 분포 주변에 결함 기인 성분이 더 넓게 섞인다. tail이 완만하면 가드밴드를 조금 넓혀도 잘려 나가는 비트·다이가 급증해 수율 손실이 크다. 그래서 새 세대에서는 가드밴드 폭보다 결함 밀도 자체를 낮추는 공정·설계 협업이 우선이고, PE는 그 근거 데이터를 만든다.
1. HBM 중간 적층 테스트를 하는 이유와 하지 않는 이유를 균형 있게 말하라.
 - 답: 하는 이유는 하단 다이 접합 불량을 조기에 잡아 그 위에 양품 다이를 더 쌓는 손실을 막는 것이다. 하지 않는 이유는 테스트 시간·접촉에 의한 손상 위험·처리량 손실이다. 절충은 접합 직후 채널 연속성 같은 짧은 테스트만 넣고, 전체 마진은 KGSD에서 보는 방식이다.
1. 저온 식각 도입 후 "계측값은 정상인데 APC 보정량이 밀린다"면 무엇을 의심하나.
 - 답: 챔버의 근본 상태 변화다. 척 온도 센서 교정 드리프트, 냉각 유량 변화, 챔버 벽 온도 변화로 실제 웨이퍼 온도가 바뀌었는데 APC가 식각 시간으로 보상해 CD는 맞추고 있는 상황. 보정량 추세를 FDC 온도 로그와 대조하고, 보정 한계에 닿기 전에 챔버 점검을 요청한다.

9. 한 페이지 요약

이슈	핵심 물리 한 줄	숫자 하나	PE가 보는 데이터	대책 방향(공개)
EUV stochastic	광자 수 14배 부족 → 포아송 요동	30 mJ/cm ² 에서 약 20 광자/nm ²	랜덤 단일 비트, e-beam 결함 밀도, LCDU	도즈·PEB·레지스트, 결함 밀도 SPC
High-NA	NA 0.55, half-field, DOF 1/2.8	하프피치 약 8 nm	스티칭 경계 CD, H/V 편차	평탄도·얇은 레지스트 관리
1a/1b/1c DRAM	커패시터 종횡비·EOT 한계, 누설 5경로	Cs 약 10 fF, 허용 누설 약 16 fA	리텐션 tail, VRT, tRCD/tWR	ZAZ·지지대·HKMG·표준 로해머 완화
3D DRAM/IGZO	셀을 얹혀 적층, 오프 전류 극소 채널	IGZO 오프 10 ⁻¹⁸ A/μm ² 급	층 축 맵, Vt 드리프트	다층 계측·새 신뢰성 모델
300단 NAND	13.5 μm 스택, 3-deck, 저온 식각	텍당 종횡비 약 40 50	경계 WL Vt, 척 온도 FDC	오버레이 보정, 더미 WL
본딩 NAND / HB	Cu 팽창 확산 접합, 파티클 치명	파티클 1 μm → 보이드 수 mm	SAM 원형 시그니처, 리세스 AFM	청정·Q-time·CMP 종점
HBM4	I/O 2048, VDDQ 하향, 16단 열	약 2 TB/s, 0.99 ¹⁶ ≈ 85%	다이벌 온도, 채널별 슈무, RBER	KGD 강화, 위치별 선별, 열 범프
CXL/AI	고온·저전압·집중 접근	지연 +100 200 ns	고온 리텐션, 로해머 분포	가드밴드 재설계, ECC 오프 스크린

숫자 카드(백지 재현용)

숫자	의미
13.5 nm / 92 eV	EUV 파장 / 광자 에너지(ArF의 14배)
0.33 → 0.55	EUV NA. High-NA는 half-field, DOF 약 1/2.8
약 20 개/nm ²	30 mJ/cm ² EUV 광자 밀도
3σ 2 4 nm	EUV LER/LWR 감각
약 10 fF / 16 fA	DRAM Cs / 64 ms 리텐션 허용 누설
0.5 0.7 nm	커패시터 유전막 EOT 감각
14만 → 수천 회	로해머 임계 횡수 공개 추이(DDR3 → 이후)
10 ⁻¹⁸ A/μm ² , 10 cm ² /V·s	IGZO 오프 전류 / 이동도 감각
13.5 μm / 100	300단 스택 높이 / 홀 종횡비
3-deck, 종횡비 40 50	300단 텍 분할 감각
-40 -70°C	저온 식각 척 온도 범위(공개)
1 10 μm vs 25 55 μm	hybrid bonding vs 마이크로범프 피치
1 μm → 수 mm	본딩 파티클 → 보이드
2048 / 8 Gbps / 2 TB/s	HBM4 I/O / 핀 속도 / 대역폭
16단 / 64 GB / 775 μm	HBM4 최대 단수 / 용량 / 높이
0.7 0.9 V	HBM4 VDDQ 범위(HBM3E 약 1.1 V)
0.99 ¹⁶ ≈ 0.85	16단 스택 수율 감각
접합층 20 μm ≈ Si 6 mm	열저항 증가
10°C ≈ 리텐션 절반	아레니우스 감각
+100 200 ns	CXL 지연 증가 감각

[핵심]

새 기술은 새 물리가 아니라 **좁아진 process window와 늘어난 측(층·택·다이·채널·온도)** 이다. PE의 일은 그 측마다 분포를 재고, tail의 기울기로 가드밴드를 정하고, 인라인 데이터와 전기 데이터를 좌표로 이어 근본 원인을 좁히는 것이다. 공개된 방향은 말하고, 모르는 내부 숫자는 모른다고 말한다.

20. 공정 변수와 제품 특성 상관 총람

이 장은 01 19장을 표 한 장씩으로 접어 넣은 색인이다. 각 공정 변수가 어느 소자 파라미터를 거쳐 DRAM·NAND·HBM의 어떤 제품 항목으로 나타나는지를 역방향으로도 찾을 수 있게 만들었다. 새 개념은 거의 없다. 대신 “로트가 이상하다”는 말을 들었을 때 어느 표의 어느 행부터 보느냐를 훈련하는 장이다. 각 행의 근 거·숫자·케이스는 괄호 안의 장에 있다.

[핵심]

PE의 사고는 항상 한 방향 사슬을 양방향으로 오간다. 순방향: 공정 변수 → 구조 치수/막질 → 소자 파라미터 → 제품 항목 → 수율/신뢰성. 역방향: 제품 항목 폐일 → 어떤 파라미터가 움직였나 → 어떤 구조가 바뀌었나 → 어떤 공정·장비·시점인가. 이 장의 표는 두 방향 모두 한 번에 찾히도록 짰다.

1. 한눈에 보기

1.1 왜 PE에게 중요한가

- 현업 PE는 매일 “이 폐일이 어느 공정 때문인가”를 묻는다. 후보를 빠르게 좁히는 사람과 모든 공정을 다 뒤지는 사람의 차이는 **머릿속 상관표**의 유무다.
- AISK 직무 문항의 절반은 결국 “변수 X가 흔들리면 제품에서 무엇이 보이냐”다. 표의 한 행을 외우면 답변 하나가 나온다.
- 상관표는 가설 목록이다. 가설이 표로 정리되어 있어야 검증 순서(무엇을 먼저 재야 가장 많이 배제되느냐)를 설계할 수 있다.
- 같은 변수가 DRAM·NAND·HBM에서 다른 항목으로 나타난다. 제품을 옮겨도 사고가 이어지려면 세 열을 나란히 봐야 한다.
- 새 세대(19장)의 축(층·택·다이·채널·온도)이 늘어도 표의 골격은 같다. 골격을 갖고 있으면 새 행만 추가하면 된다.

1.2 핵심 키워드

용어	한 줄 정의
인과 사슬(causal chain)	공정 변수 → 구조 → 소자 파라미터 → 제품 항목 → 수율/신뢰성의 5단계
감도(sensitivity)	변수 단위 변화당 파라미터 변화량. 예: GOX 0.1 nm당 Vt 약 10 20 mV
가드밴드(guardband)	스펙과 테스트 조건 사이의 여유 폭
맵 시그니처(map signature)	웨이퍼/다이/비트 맵에 나타나는 공간 패턴. 공정·장비 기인 분류의 첫 단서
PCM/WAT	스크라이브 라인 TEG의 전기 파라미터. 소자 단계의 공정 감시
EDS	다이 기능·마진 테스트. 제품 항목의 1차 데이터
tail	분포의 꼬리. 제품을 죽이는 것은 평균이 아니라 하위 0.1%
교란 변수(confounder)	상관을 만들지만 원인이 아닌 변수(예: 챔버, 시간, 웨이퍼 위치)
스플릿 로트(split lot)	한 로트 안에서 조건을 나눠 인과를 검증하는 실험
챔버 매칭(chamber matching)	동일 공정 다챔버 간 결과 편차 관리
코너(corner)	온도·전압·타이밍의 극단 조합
대리 지표(proxy)	직접 측정이 어려운 항목을 대신하는 상관 높은 지표
재발 방지(containment)	원인 제거 후 같은 문제가 다시 못 나오게 하는 SPC·규칙

용어	한 줄 정의
8대 공정	웨이퍼 제조, 산화, 포토, 식각, 증착(박막), 이온주입(확산), 금속배선, EDS/패키징, 세정·CMP 는 각 단계 사이에 반복

1.3 이 장의 표 지도

절	표	어디에 쓰나
3	8대 공정 × 변수 × 계측 × DRAM × NAND × HBM	순방향: 공정 변경점(PCN) 평가, 인라인 이상 시 제품 영향 예측
4.1	소자 파라미터 × 제품 항목	중간: PCM 이상 시 어떤 EDS 항목을 볼지
4.2	제품 항목 → 민감 파라미터(역방향)	역방향: EDS 패일 시 어떤 PCM/구조를 볼지
5.1 5.2	맵 시그니처 × 의심 공정	공간 패턴으로 후보 공정 축소
5.3 5.5	온도·전압·시간 × 파라미터	코너 패일의 물리 해석과 최악 코너 선정
6.1	로트 이상 시 보는 순서 체크리스트	실전 절차

2. 기초 — 상관을 읽는 원리

2.1 인과 사슬 5단계

```
[1] process var [2] structure [3] device param [4] product item [5] yield
dose, temp,    CD, thickness, Vt, Ion, Ioff,   tRCD, tWR,      EDS yield,
time, pressure, profile, I/F,  SS, Cs, Rc,   retention,      repair rate,
RF, gas flow   defect, stress  R_WL, trap    tPROG, margin  HTOL, FIT

-----> forward : PCN evaluation, inline anomaly -> product prediction
<----- reverse : fail -> parameter -> structure -> process/tool/time
```

단계	내용	대표 데이터
[1] 공정 변수	도즈, 온도, 시간, 압력, RF, 가스 유량	장비 레시피, FDC
[2] 구조/막질	CD, 두께, 프로파일, 계면, 결함, 응력, 조성	인라인 계측, 결함 검사
[3] 소자 파라미터	Vt, Ion, Ioff, SS, Cs, Rc, R_WL, trap	PCM/WAT, TEG
[4] 제품 항목	tRCD, tWR, retention, tPROG, Vt 창, 채널 마진, 열저항	EDS, KGSD
[5] 수율/신뢰성	EDS 수율, 리페어율, HTOL, 필드 FIT	수율 시스템, 신뢰성 시험, 필드 로그

각 화살표에는 **감도**와 **지연**이 있다. 감도는 “얼마나”, 지연은 “언제 보이냐”다. 산화 두께 이상은 PCM에서 며칠 뒤, EDS에서 몇 주 뒤, 필드에서 몇 달 뒤 보인다. 그래서 앞 단계 데이터(인라인·PCM)를 먼저 보는 것이 빠르다 (03장 3.4절).

2.2 감도 계수 감각

변수 → 파라미터	감도 예시(대략)	근거 장
GOX 두께 → 페리 Vt	+0.1 nm → Vt 약 +10 20 mV	04
게이트 CD → Vt	-1 nm(단채널) → Vt 수 mV 수십 mV 하락	05, 08
채널 도즈 → Vt	+2% → Vt 약 +10 15 mV	08
커패시터 유전막 → Cs	-0.3 nm → Cs 약 +6%, 누설 수 배	07, 19
홀 하부 CD → Cs	-5 nm(30 nm 기준) → Cs 약 -10%	06
W 두께 → WL 저항	-15% 단면 → 저항 약 +20%	07, 10

변수 → 파라미터	감도 예시(대략)	근거 장
터널 산화막 → NAND 프로그램	-0.2 nm → 프로그램 속도 상승, 리텐션 악화	04, 14
온도 → DRAM 리텐션	+10°C → 약 절반	13, 15
접합층 두께 → 스택 열저항	+5 μm → 상부 다이 수 °C 상승	12, 15
CMP 디싱 → 콘택 저항	잔막 편차 → Rc 산포	09

[주의]

감도 계수는 세대·구조에 따라 다르다. 위 값은 “자릿수 감각”이다. 실무에서는 스플릿 로트나 과거 PCN 데이터로 자기 제품의 감도를 직접 구한다(17장).

2.3 평균·산포·tail 세 가지 눈

눈	보는 것	대표 지표	어떤 문제를 잡나
평균	목표 대비 shift	X-bar, 중심값	레시피·장비 세팅 드리프트
산포	웨이퍼 내/간 균일도	σ , 범위, Cpk	챔버 균일도, 웨이퍼 위치 의존
tail	극단값 비율	하위 0.1%, 리페어 소모율	랜덤 결함, 국부 이상

제품 수율은 대개 tail이 결정한다. 평균 Vt가 목표 정중앙이어도 tail 비트 100개가 리페어 예산 50개를 넘으면 다이가 죽는다(01장 통계, 11장 리페어).

2.4 상관과 인과를 구분하는 법

합정	예시	배제 방법
챔버 교란	특정 챔버 로트만 나쁜데 그 챔버가 특정 시간대만 돌아옴	챔버 × 시간 교차표
시간 교란	두 변수가 같은 시점에 함께 바뀜	스플릿 로트로 한 변수만 분리
위치 교란	엠티 다이가 나쁜데 엠티는 여러 공정이 동시에 편차	반경 프로파일을 공정별로 비교
선택 편향	이상 로트만 골라 상관 계산	정상 로트 포함 전 모집단
테스트 변경	페일 증가가 테스트 조건 변경 시점과 일치	이전 로트 재테스트

2.5 8대 공정 정의(이 장의 열 기준)

공정	이 장에서 포함하는 것	주 장
웨이퍼 제조	잉곳, 웨이퍼 결함(COP, BMD), 에피	04
산화	열산화, GOX, 터널 산화막, ISSG, 라디칼 산화	04
포토	노광(ArF, EUV), CD, 오버레이, LER, 레지스트	05
식각	건식/습식, HAR, 프로파일, 선택비, 플라즈마 손상	06
증착(박막)	CVD, ALD, PVD, 에피, high-k, ONO, W, 갭필	07
이온주입·확산	도즈, 에너지, 틸트, 어닐(RTA, 스파이크, 레이저)	08
금속배선	Cu/W/Al, 배리어, 비아, RC, EM, 스트레스	10
EDS·패키징	프로브, 리페어, 번인, 박형화, TSV, 범프, NCF/MUF, 본딩	11, 12
(보조) 세정·CMP	파티클, 금속 오염, 디싱, 스크래치, 잔막	09

2.6 제품 항목 정의(표에서 쓰는 약어)

약어/항목	정의 한 줄	제품	주 장
tRCD	행 활성화 → 열 접근 가능까지 시간(셀 전하가 BL로 나와 센싱 완료)	DRAM	02, 13

약어/항목	정의 한 줄	제품	주 장
tRP	프리차지 시간(BL을 기준 전압으로 복귀)	DRAM	02, 13
tWR	쓰기 후 프리차지까지 시간(셀에 충전 완료)	DRAM	02, 13
tRAS/tRC	행 활성화 유지/행 사이클	DRAM	02
tREF/리텐션	리프레시 주기(64 ms at 85°C 이하, 초과 시 32 ms)와 셀 데이터 유지 시간	DRAM	13
VRT	리텐션이 시간에 따라 토글하는 비트	DRAM	13
로해머	인접 행 반복 활성화로 비트 플립	DRAM	13, 19
IDD(대기/동작 전류)	표준 정의 전류 항목	DRAM	11
tPROG / tERASE	프로그램/소거 시간(루프 수)	NAND	02, 14
tR	리드 시간(센싱)	NAND	14
Vt 창(window)	상태 간 Vt 분포 간격과 폭	NAND	14
endurance	P/E 사이클 수명	NAND	14
리텐션(NAND)	전하 손실에 의한 Vt 시프트	NAND	14
disturb	리드/프로그램 시 이웃 셀 Vt 변화	NAND	14
RTN	랜덤 텔레그래프 노이즈, 셀 전류 요동	NAND	01, 14
채널 마진	I/O 채널의 타이밍·전압 아이 폭	HBM	12
TSV/범프 저항	수직 연결 저항·연속성	HBM	12
열저항	스택 내 온도 상승/전력	HBM	15
KGD/KGSD	웨이퍼/스택 단계 양품 판정	HBM	11, 12

2.7 데이터 소스와 지연 시간

데이터	언제 나오나(공정 기준)	무엇을 말해 주나	한계
FDC 센서 로그	실시간	장비 상태 이상	웨이퍼 결과와 직접 연결 아님
APC 보정량	로트 단위	숨은 드리프트	보정 성공 시 계측값에 안 보임
인라인 계측(CD·두께·오버레이)	수 시간	구조 치수	샘플링(로트당 1 3장, 웨이퍼당 수 수십 점)
결함 검사	수 시간	파티클·패턴 결함 위치	전기적 치명성 모름
PCM/WAT	공정 완료 후(수 주)	소자 파라미터	사이트 수 제한, 어레이 내부 미반영
EDS	PCM 직후	제품 항목, 비트맵	원인 물리 직접 안 보임
신뢰성(HTOL, TC 등)	수 주 수 개월	시간 축 열화	늦음, 샘플 적음
필드 데이터	수 개월 수 년	실제 환경 fail	가장 늦고 가장 비쌈

[핵심]

지연이 짧은 데이터(FDC, APC, 인라인)에서 이상을 잡을수록 영향 로트 수가 적다. PE가 EDS 이후 데이터만 보면 이미 수십 로트가 그 공정을 지나갔다. 그래서 상관표의 각 행에는 “인라인에서 볼 수 있는 계측 항목”이 반드시 붙어 있어야 한다.

3. 대형 표 I — 8대 공정 × 핵심 변수 × 계측 × DRAM × NAND × HBM/패키지

각 행은 “변수가 목표에서 벗어났을 때”의 영향이다. 방향은 대표 방향 하나만 적었고, 반대 방향은 대체로 반대 영향이다.

3.1 웨이퍼 제조 (04장)

공정	핵심 변수	계측	DRAM 영향	NAND 영향	HBM/패키지 영향
웨이퍼	COP-결정 결함 밀도	파티클 카운터, 라이프타임	접합 누설 → 리텐션 tail, VRT	페리 누설, 기판 누설	-
웨이퍼	산소 농도-BMD	FTIR, 에칭 후 카운트	게터링 부족 → 금속 오염 누설	동일	-
웨이퍼	저항률·도핑 균일도	4-point probe	웰 Vt 편차, 바디 효과	페리 Vt 편차	-
웨이퍼	두께·TTV·휨	두께/휨 계측	노광 DOF 편차 → CD	동일, 300단 스택 휨 가중	박형화 후 크랙·TSV 노출 편차
웨이퍼	에피 두께·결함	엘립소미터, 결함 검사	페리 트랜지스터 특성	동일	-
웨이퍼	표면 금속 오염	TXRF, VPD-ICPMS	접합 누설, GOX 열화	터널 산화막 열화	-

3.2 산화 (04장)

공정	핵심 변수	계측	DRAM 영향	NAND 영향	HBM/패키지 영향
GOX	두께(+)	엘립소미터, C-V	페리 Vt +, 구동 -, tAA +	페리 동일, SS 열화	I/O 페리 속도 → 채널 마진
GOX	두께 균일도	웨이퍼 맵	페리 Vt 산포 → 스피드 빈	동일	채널별 마진 편차
GOX	계면 상태(Dit)	C-V, 전하 펌핑	SS 열화, Ioff +, NBTI/PBTI	동일	-
GOX	질화 농도·프로파일	XPS, SIMS	Vt 시프트, 이동도 감소	동일	-
터널 산화막	두께(-)	엘립소미터, TEM	-	tPROG 빠름, 리텐션 -, endurance -	-
터널 산화막	막질(트랩)	스트레스 후 SILC	-	endurance -, RTN +	-
셀 Tr 산화막 (DRAM)	두께·계면	TEM, PCM	셀 Vt 산포 → 리텐션·tWR	-	-
산화 온도·분위기	시간·온도·수분	열전대, 두께	두께 shift(위 항목 연쇄)	동일	-
STI 라이너 산화	두께·코너 라운딩	TEM	코너 누설, 험프(hump)	동일	-

3.3 포토 (05장, 19장)

공정	핵심 변수	계측	DRAM 영향	NAND 영향	HBM/패키지 영향
노광	도즈(-)	CD-SEM, FEM	CD 변화 → Vt, 저항; EUV면 stochastic 결함 → 단일 비트	BL/페리 CD, 홀 CD	RDL/범프 패턴 CD
노광	포커스 편차	FEM, 레벨링 로그	CD:프로파일 → 산포	동일	두꺼운 레지스트 프로파일(범프)
노광	오버레이	오버레이 계측기	컨택-액티브 정렬 → Rc 산포, 쇼트	텍 간 홀 정렬 → 경계 WL 특성; WL 컨택 관통	TSV-패드 정렬
노광	LER/LWR	CD-SEM	게이트 길이 국부 변동 → Vt 산포	BL 저항 산포	-

공정	핵심 변수	계측	DRAM 영향	NAND 영향	HBM/패키지 영향
노광	LCDU(홀)	CD-SEM	컨택 Rc 산포, 커패시터 면적 산포 → Cs 산포	채널 홀 CD 산포 → 증별 Vt	-
마스크	결함·CD 오차	마스크 검사, repeater 맵	샷 반복 폐일	동일	동일
레지스트	두께·PEB·현상	두께, CD	CD shift, 스کم → 브리지	동일	범프 레지스트 잔류 → 미도금
하드마스크	두께·식각 예산	두께, 잔막	상부 CD 확대 → 쇼트	HAR 식각 마스크 소모 → 홀 상부 CD	-
스캐너	필드 내 균일도	CD 맵(필드)	다이 내 위치 의존 산포	동일	-

3.4 식각 (06장, 19장)

공정	핵심 변수	계측	DRAM 영향	NAND 영향	HBM/패키지 영향
게이트/WL 식각	CD 바이어스	CD-SEM	게이트 길이 → Vt, Ion, DIBL	페리 동일	I/O 페리 속도
WL 리세스(BCAT)	깊이	OCD, TEM	채널 길이 → 셀 Vt, 누설, 로해머 결함	-	-
커패시터 홀	하부 CD, 프로파일	OCD, TEM	Cs -, 인접 브리지 → 쌍 비트	-	-
채널 홀(NAND)	상하 CD 차, 보잉, 트위스팅	OCD, TEM, 증별 Vt	-	증별 Vt 기울기, 홀 쇼트, 스트링 오픈	-
채널 홀	텍 경계 정렬·계면	오버레이, 경계 TEM	-	경계 WL 전류 -, tPROG +	-
슬릿/스테어케이스	CD·깊이·트림량	CD, 깊이	-	WL 쇼트/오픈, 컨택 관통	-
컨택 식각	깊이·잔류·측벽	저항 TEG, 단면	Rc +, 오픈 → 컬럼/기능 폐일	WL 컨택 오픈 → 블록 폐일	TSV 리비얼 잔류 → 저항
플라즈마	손상·차징	안테나 TEG, GOX 누설	GOX 열화 → Ioff, 신뢰성	터널 산화막 열화	-
플라즈마	선택비·잔류물	단면, EDX	하부 손실 → 접합 누설	하부 층 손실	-
식각 온도(저온)	척 온도 드리프트	FDC 온도	-	홀 CD 로트 간 shift → 증별 Vt	-
챔버	챔버 간 편차	챔버별 CD/깊이	챔버 시그니처 로트	동일	-
습식 식각	농도·온도·시간	두께 감소량	과식각 → 컨택 확대·쇼트	SiN 잔류 → WL 커플링	-

3.5 증착·박막 (07장)

공정	핵심 변수	계측	DRAM 영향	NAND 영향	HBM/패키지 영향
커패시터 유전막(ALD)	두께(-)	엘립소미터, C-V	Cs +, 누설 수 배 → 리텐션 tail	-	-
커패시터 유전막	결정성·조성(ZAZ)	XRD, XPS	유전율·누설	-	-
커패시터 전극(TiN)	두께·일함수·계면	XRF, C-V	Cs 감소, 누설	-	-

공정	핵심 변수	계측	DRAM 영향	NAND 영향	HBM/패키지 영향
ONO(NAND)	각 층 두께	엘립소미터, TEM	-	블로킹: 누설·소거; 트랩: Vt 창; 터널: tPROG/리텐션	-
ONO	단차 피복(홀 깊이 별)	TEM 상/하	-	층별 두께 차 → 층 별 Vt	-
채널 폴리(NAND)	두께·결정립	TEM, XRD	-	셀 전류, RTN, tR	-
ONON 몰드	층 두께·응력	두께, 휨	-	WL 두께 → R _{WL} ; 휨 → 오버레이	-
W(WL/컨택)	갭필·보이드·F 잔류	단면, 저항 TEG	WL 저항 → tRCD 니어/파	WL 저항 → tPROG 위치 의존	-
배리어(TiN/TaN)	두께·연속성	XRF, TEM	Rc, 확산 누설	동일	TSV 배리어 → Cu 확산
High-k/금속 게이트(페리)	일함수 금속 두께	XRF, PCM Vt	페리 Vt ±30 mV → tAA	페리 동일	I/O 속도
스페이서/라이너	두께	TEM	오버랩 커패시턴스, Rc	동일	-
층간 절연막(ILD)	두께·k값·보이드	두께, C TEG	배선 C → RC, 크로스 스토크	동일	RDL RC
패시베이션	두께·수분	두께, 신뢰성	수분 침투 → 신뢰 성	동일	패드 부식
파티클(증착 중)	개수·크기	결함 검사	랜덤 다이 페일	동일	본딩 보이드

3.6 이온주입·확산 (08장)

공정	핵심 변수	계측	DRAM 영향	NAND 영향	HBM/패키지 영향
채널/웰 주입	도즈(+)	4-point, PCM Vt	Vt +, 셀 전류 -, tWR +	페리 Vt +	I/O 페리
채널 주입	에너지·프로파일	SIMS	Vt·바디 효과, 접합 깊 이	동일	-
S/D·확장 주입	도즈·에너지	Rs, PCM	Rc, 접합 누설, DIBL	동일	-
주입	틸트·트위스트·새도잉	방향별 Vt TEG	방향별 Vt 비대칭	동일	-
주입	결함(EOR, 클러스터)	TEM, 누설 TEG	접합 누설 → VRT, 리 텐션	페리 누설	-
어닐	온도·시간(RTA/스파 이크/레이저)	열전대, Rs	확산 → 채널 길이·Vt; 결함 회복	동일	저온 페리(본딩 NAND)에서 제한
어닐	웨이퍼 내 온도 균일 도	Rs 맵	반경 Vt 프로파일	동일	-
주입	오염(금속·파티클)	TXRF	누설 tail	동일	-
플라즈마 도핑	도즈 제어	SIMS	컨포멀 도핑 편차 → Vt	채널 도핑(VCT 등)	-

3.7 금속배선 (10장)

공정	핵심 변수	계측	DRAM 영향	NAND 영향	HBM/패키지 영향
Cu/Al/W 배선	선폭·두께 → 저항	저항 TEG, 두께	BL/WL/글로벌 배선 RC → tRCD, tAA	BL/WL RC → tR, tPROG	I/O 배선 → 채널 마 진
배선	라인 간격 → C	C TEG	크로스토크, 센싱 노 이즈	동일	채널 간 크로스토크

공정	핵심 변수	계측	DRAM 영향	NAND 영향	HBM/패키지 영향
비아/컨택	보이드·저항	저항 TEG, X-ray	오픈 → 기능/컬럼 페일, 고저항 → 타 이밍	동일	TSV 보이드 → 채널 페일
배리어/시드	두께·연속성	TEM	Cu 확산 → 누설, EM	동일	TSV 신뢰성
전해 도금	충전·불순물	단면, 저항	보이드, 저항	동일	TSV/범프 충전
어닐(Cu)	결정립	XRD, 저항	저항·EM 수명	동일	동일
스트레스	응력·SM(stress migration)	힘, 신뢰성	비아 보이드 성장 → 시간 의존 오픈	동일	열 사이클 오픈
EM	전류 밀도·온도	HTOL, EM TEG	장기 저항 증가 → 필드 fail	동일	고전류 경로
캡핑/ILD	계면·k값	C, 신뢰성	TDDDB, RC	동일	-
CMP(금속)	디싱·에로전·잔류	프로파일러, 저항	저항 산포, 쇼트(잔 류)	동일	HB Cu 리세스 → 본 딩 오픈

3.8 EDS·패키징 (11장, 12장, 15장)

공정	핵심 변수	계측	DRAM 영향	NAND 영향	HBM/패키지 영향
프로브	접촉 저항·니들 정렬	컨택 테스트	오판(가짜 페일), 패드 손상	동일	미세 패드 프로브 손 상
테스트 조건	온도·전압·타이밍 코 너	테스트 로그	가드밴드 → 수율/필 드 균형	동일	채널 마진 판정
리페어	여분 row/col 수·알고 리즘	리페어 소모율	랜덤 비트 증가 시 예 산 소진	블록 리페어	채널 리페어
번인/스크린	시간·온도	초기 fail 곡선	초기 fail 제거, VRT 스크린	초기 endurance fail	-
박형화	두께·TTV·응력	두께, 힘	-	-	크랙, TSV 노출 편차, 열 확산
TSV	도금 보이드·라이너	X-ray, 저항	-	-	채널 오픈/누설
범프	높이·정렬·IMC	X-ray, 저항	-	-	미접합/브리지 → 채 널 페일
NCF/MUF	보이드·두께	SAM, 단면	-	-	열저항 → 상부 다이 리텐션
본딩(HB)	리세스·파티클·정렬	AFM, SAM, IR	-	본딩 NAND 블록/다 이 오픈	다이 오픈, 열 사이클 저항
몰드/기판	힘·CTE 부정합	힘, 열 사이클	-	-	크랙, 솔더 조인트 fail
열 설계	열 범프·히트스프레더	온도 센서	고온 리텐션	고온 리텐션	상부 다이 온도
다이싱	칩핑·크랙	검사	엣지 다이 신뢰성	동일	D2W 파티클

3.9 (보조) 세정·CMP (09장)

공정	핵심 변수	계측	DRAM 영향	NAND 영향	HBM/패키지 영향
세정	파티클 잔류	결함 검사	랜덤 다이/비트 페일	동일	본딩 보이드
세정	금속 오염	TXRF	접합 누설, GOX 열화 → 리텐션	터널 산화막	-
세정	표면 손실(과식각)	두께	CD·두께 shift	동일	-
세정/건조	표면장력(패턴 붕괴)	SEM	커패시터 leaning → 쌍 비트	홀 패턴 붕괴	-
세정	위터마크·유기 잔류	검사	국부 접착·저항 불량	동일	본딩 접합 에너지 저하

공정	핵심 변수	계측	DRAM 영향	NAND 영향	HBM/패키지 영향
CMP	제거량·잔막	두께	컨택 오픈/쇼트	동일	HB 평탄도
CMP	디싱·에로전	프로파일러	저항 산포, 후속 DOF	동일	Cu 리세스
CMP	스크래치	검사	라인 쇼트/오픈	동일	본딩 보이드
CMP	슬러리 잔류	검사, TXRF	결함, 오염	동일	동일

3.10 공정 간 상호작용 — 앞 공정이 뒤 공정의 변수를 바꾼다

앞 공정 변수	뒤 공정에 미치는 영향	최종 제품 영향	참고 장
CMP 단차·디싱	노광 DOF 소모 → CD 편차	국부 V_t -저항 산포	09, 05
몰드/스택 응력(증착)	웨이퍼 휨 → 오버레이 오차	덱 경계·컨택 정렬 불량	07, 05
레지스트 두께(포토)	식각 마스크 예산 → 상부 CD 확대	쇼트, 홀 상부 CD	05, 06
하드마스크 두께(증착)	HAR 식각 중 마스크 소모	홀 프로파일	07, 06
식각 프로파일(테이퍼)	후속 ALD 단차 피복·갭필	층별 두께 차, 보이드	06, 07
식각 잔류물·폴리머	세정 부담, 증착 접착	계면 저항, 박리	06, 09
세정 표면 상태	증착 핵생성·계면	막질, 접합 에너지(본딩)	09, 07, 12
어닐 열 예산(주입)	이전 형성 막의 결정화·확산	유전막 누설, 접합 확산	08, 07
셀 고온 공정	페리 트랜지스터 열화(PUC 구조)	페리 속도	03, 08
금속 배선 열 예산	Cu 신뢰성 한계 → 후속 공정 저온 제약	EM, 공정 선택 제한	10
웨이퍼 두께·TTV(박형화)	TSV 노출 편차, 휨	범프 접합 균일도	12
본딩 전 CMP(리세스)	본딩 접합 성패	다이 오픈	09, 12
프로브 접촉(EDS)	패드 손상 → 패키지 본딩	와이어/범프 접합 불량	11, 12
챔버 컨디셔닝 이력	다음 로트 첫 웨이퍼 효과(first wafer effect)	슬롯 1 웨이퍼 편차	06, 07

[주의]

상관표에서 “식각 공정이 원인”으로 결론 나도 실제 조치는 앞 공정(CMP 단차, 레지스트 두께)일 수 있다. 원인 공정과 조치 공정이 다를 수 있음을 항상 염두에 둔다. 트러블슈팅 루프는 17장. **[면접]** “공정 변수 하나를 골라 제품 영향까지 말해 보라”면 표에서 한 행을 뽑아 5단계로 읊는다. “커패시터 유전막 ALD 두께가 0.3 nm 얇아지면(변수), EOT가 줄어(구조) C_s 는 6% 늘지만 터널링 누설이 수 배 늘고(파라미터), 리텐션 분포 tail이 길어져(제품 항목) 리텐션 스크린 손실과 필드 VRT 위험이 커집니다(수율/신뢰성). 1차 확인은 C-V TEG와 리텐션 bake 분포입니다.”

4. 대형 표 II — 소자 파라미터 × 제품 항목

4.1 파라미터 → 제품 항목(순방향)

소자 파라미터	결정 공정(주)	DRAM 제품 항목	NAND 제품 항목	페리·인터페이스 항목	계측/TEG
V_t (셀 Tr)	WL 리세스 깊이, 채널 도핑, GOX	낮으면 리텐션 -(서브문턱), 높으면 tWR +, tRCD +	(셀 V_t 는 프로그램 상태) 초기 V_t 분포 → V_t 창 기준	-	PCM 셀 Tr TEG, 셀 V_t 분포
V_t (페리)	GOX, 도핑, HKMG 일함수, 게이트 CD	tAA, tRCD 스피드 빈, IDD	tR, 인터페이스 속도	I/O 속도, 채널 마진	PCM V_t (N/P)

소자 파라미터	결정 공정(주)	DRAM 제품 항목	NAND 제품 항목	페리·인터페이스 항목	계측/TEG
Ion	Vt, 이동도, W/L, Rc	센스앰프 속도, tRCD; 셀 쓰기 전류 → tWR	스트링 전류 → tR, 센싱 마진	드라이버 속도	PCM Ion, 스트링 전류
Ioff / 서브문턱	Vt, SS, 채널 길이	리텐션, IDD 대기	페리 대기 전류, 비선택 스트링 누설 → 리드 마진	대기 전력	PCM Ioff
SS	계면 상태, GOX, 바디	Vt-Ioff 트레이드오프 → 리텐션 vs tWR	셀 Vt 분포 폭(CTF SS) → Vt 창	-	I-V 스위치
DIBL	채널 길이, 접합	셀 Vt 산포, 누설	페리	-	Vt(Vd) 차
GIDL	접합 전계, WL 오프 전압, 오버랩	리텐션, 대기 전류	(소거에 GIDL 이용) 소거 속도	-	게이트 음전압 누설
접합 누설	결함, 도핑, 금속 오염	리텐션 tail, VRT	페리 누설	-	다이오드 TEG
Cs	홀 CD/높이, 유전막, 전극	센싱 ΔV, tRCD, 리텐션(전하량)	-	-	C-V TEG
유전막 누설(커패시터)	유전막 두께·막질	리텐션 tail(고온 약화)	-	-	I-V TEG
Cb(비트라인 C)	BL 피치·ILD	센싱 ΔV, tRCD	BL 센싱 속도 tR	-	C TEG
Rc(컨택 저항)	컨택 식각, 배리어, 실리사이드, 도핑	tRCD/tAA 산포, 컬럼 페일	WL 컨택 → 블록 페일, BL 컨택 → 컬럼	I/O 경로 저항	켈빈 TEG
R_WL(워드라인 저항)	W 갭필, 두께, 배리어	WL 끝단 tRCD 지연(니어/파)	tPROG·tR 위치 의존, WL RC	-	저항 TEG, 위치별 타이밍
R_BL	BL CD/두께	센싱 속도, tRCD	tR	-	저항 TEG
트랩(산화막·계면)	산화 품질, 플라스마 손상, 주입 결함	VRT, RTN, NBTI/PBTI	endurance, RTN, 리텐션(트랩 방출), Vt 창 폭	BTI → 속도 열화	전하 펌핑, RTN 측정, 스트레스
이동도	계면, 응력, 도핑	페리 속도, 셀 전류	채널 폴리 결정립 → 셀 전류	I/O 속도	PCM Ion/ Vt
터널 산화막 두께	산화	-	tPROG, tERASE, 리텐션, endurance	-	TEM, 터널링 TEG
트랩층(SiN) 두께·밀도	ONO 증착	-	Vt 창, 리텐션, 프로그램 효율	-	TEM, Vt 창
채널 폴리 특성	증착·결정화	-	스트링 전류, RTN, 증별 산포	-	스트링 전류 분포
TSV 저항/누설	도금, 라이너	-	-	채널 연속성, 누설 전력	TSV TEG
범프/본딩 저항	접합 조건	-	본딩 NAND I/O	채널 마진, 열 사이클 저항 증가	데이치체인 TEG
열저항	접합층, 다이 두께	고온 리텐션(HBM 코어)	-	상부 다이 온도, 리프레시 부담	온도 센서, 열 TEG

4.2 제품 항목 → 민감 파라미터(역방향 조회)

제품 항목 페일	1순위 의심 파라미터	2순위	3순위	첫 확인 데이터	참고 장
DRAM 리텐션 tail	접합 누설, 커패시터 누설	셀 Tr Vt(낮음), GIDL	Cs 감소	리텐션 bake 분포, 온도 의존, 비트 위치	13

제품 항목 페일	1순위 의심 파라미터	2순위	3순위	첫 확인 데이터	참고 장
VRT	접합 근처 트랩	주입 결함, 플라스마 손상	금속 오염	반복 리텐션, 토글 비트 위치	13, 16
tRCD 페일	Cs, Cb, R_WL/R_BL	센스앰프 페리 Vt	Rc	위치(니어/파) 의존, PCM 페리 Vt	13
tWR 페일	셀 Tr Vt(높음), 셀 전류	R_WL	Rc(스토리지 노드)	저온 코너 의존, 셀 Vt 분포	13
로해머 임계 하락	WL 피치·리세스 깊이 (결합)	셀 Tr Vt	접합 프로파일	임계 횡수 분포, WL 깊이 계측	13, 19
IDD 대기 전류 증가	페리 Ioff, GIDL	접합 누설	배선 쇼트	PCM Ioff, 온도 의존	11
스피드 빈 하락(tAA)	페리 Vt/Ion	R_WL/R_BL	배선 RC	PCM 페리 Vt, 전압 의존	11
컬럼 페일	BL 컨택 Rc/오픈, BL 쇼트	센스앰프	-	비트맵 컬럼, 컨택 TEG	11, 16
로우 페일	WL 오픈/쇼트, WL 드라이버	R_WL	-	비트맵 로우	11, 16
단일 비트 랜덤	컨택 미형성 (stochastic), 커패시터 결함	접합 결함	파티클	비트맵 랜덤, e-beam 결함	05, 19
쌍 비트(인접)	커패시터 브리지, BL 쇼트	홀 병합	-	비트맵 인접 쌍 방향	06, 09
NAND tPROG 증가	터널 산화막 두께(+), 트랩층	R_WL(위치 의존)	채널 전류	WL 위치별 루프 수, 층별 Vt	14
NAND Vt 창 축소	트랩층 두께·밀도, SS	홀 CD 산포	disturb	상태별 Vt 분포 폭	14
NAND 리텐션	터널 산화막 트랩, 블로킹 누설	사이클 열화	온도	베이크 후 Vt 시프트	14
NAND endurance	터널 산화막 막질	전계(두께·CD)	트랩층	사이클별 Vt 창	14
NAND 층별 Vt 기울기	홀 상하 CD 차	ONO 단차 피복	덱 경계	층별 Vt 평균	06, 19
NAND 블록 페일	WL 컨택 오픈, 슬릿 쇼트	스트링 오픈	본딩 보이드	블록 맵, 컨택 TEG	14
NAND RTN/리드 리트라이 증가	채널 폴리 결정립·트랩	터널 산화막	-	반복 리드 전류 요동	14
HBM 채널 페일	TSV/범프 오픈	I/O 페리	채널 배선 RC	채널 맵, TSV TEG, X-ray	12
HBM 저전압 고속 페일	I/O 마진(VDDQ, 배선)	페리 Vt	TSV 저항	슈무, 아이 폭	12, 19
HBM 고온 상부 다이 페일	열저항(접합층)	다이 자체 리텐션	리프레시 제어	다이별 온도, SAM	15, 19
열 사이클 후 저항 증가	범프 IMC, HB Cu 확산 부족	크랙	-	열 사이클 전후 저항	12

4.3 PCM 파라미터 shift 조합 → 진단

한 파라미터만 보면 후보가 많지만, 여러 파라미터의 **방향 조합**을 보면 후보가 급격히 줄어든다.

Vt	Ion	SS	Ioff	다른 단서	1차 진단(참고 장)
↑	↓	정상	↓	GOX C-V 두께 ↑	GOX 두께 증가 (04장)
↑	↓	정상	↓	GOX 정상, N/P 동시	채널 도즈 증가 (08장)
↑	↓	정상	↓	NMOS만	N 채널 주입 또는 HKMG N 일함수 (08, 07장)
↑	↓	↑	↑	Dit 증가	계면 열화(플라스마 손상, 세정) (06, 09장)

Vt	Ion	SS	Ioff	다른 단서	1차 진단(참고 장)
↓	↑	정상	↑	게이트 CD ↓	단채널(포토·식각 CD) (05, 06장)
↓	↑	↑	↑↑	DIBL ↑	접합 깊이·확장 주입 과다, 어닐 과다 (08장)
정상	↓	정상	정상	Rc ↑	컨택 저항(식각 잔류, 배리어, 실리사이드) (06, 10장)
정상	↓	정상	정상	Rc 정상, 이동도 ↓	응력·계면 거칠기·도핑 산란 (01, 07장)
정상	정상	정상	↑(음 게이트)	GIDL 증가	오버랩·접합 전계(주입·스페이스) (08, 07장)
정상	정상	정상	↑(다이오드)	접합 누설 TEG ↑	결함·금속 오염 (04, 08, 09장)
산포 ↑	산포 ↑	정상	산포 ↑	사이트별 차	웨이퍼 내 균일도(식각·어닐·증착) (06, 07, 08장)
방향별 차	방향별 차	정상	-	H/V 트랜지스터 차	주입 새도잉, 마스크 3D 효과 (08, 05, 19장)

[면접]

“PCM에서 Vt가 올랐다면 원인을 어떻게 좁히나” 40초: “Vt 하나로는 GOX, 도핑, CD, 계면이 모두 후보입니다. 그래서 다른 파라미터 방향을 함께 봅니다. Ion이 줄고 SS가 정상이면 GOX 두께나 도핑, SS까지 나빠졌으면 계면 열화, NMOS만 움직였으면 N 채널 주입이나 N 일함수 금속, 게이트 CD가 같이 줄었으면 단채널 효과가 아니라 반대 방향이므로 배제됩니다. 이렇게 조합으로 후보를 두세 개로 줄인 뒤 인라인 계측 이력을 확인합니다.” **[핵심]** 역방향 표는 “1순위부터 재라”가 아니라 “1순위를 가장 싸고 빠르게 배제할 데이터부터 보라”다. 예: tWR 파일에서 1순위 셀 Tr Vt는 이미 있는 PCM 데이터로 5분에 확인되지만, 3순위 Rc는 TEM이 필요하다. 이미 있는 데이터로 배제 가능한 가설을 먼저 친다(17장).

5. 대형 표 III — 맵 시그니처, 온도, 전압, 시간

5.1 웨이퍼 맵 시그니처 × 의심 공정

시그니처	형상	의심 공정/장비	배제·확인 방법	참고 장
센터-엣지 방사형(엣지 나뭇잎)	반경 방향 단조 변화	식각/증착 챔버 균일도, CMP 엣지, 어닐 온도, 스핀 코팅	반경 프로파일을 공정별 계측 맵과 겹침	06, 07, 09
센터 나뭇잎	중심 원형	챔버 중심 가스/플라즈마, CMP 센터, 냉각	동일	06, 09
엣지 링(최외곽 1~2열)	좁은 링	엣지 비드 제거, 엣지 식각률, 척 엣지, 본딩 엣지 미접합, 핸들링	링 폭과 공정 엣지 배제 폭 비교	05, 09, 12
반달/편심	한쪽 방향	척 편심, 가스 흐름 방향, 스핀 불균일, 웨이퍼 틸트	노치 기준 방향과 장비 배치 대조	06, 07
샷(필드) 반복	노광 필드 주기	마스크 결함, 스캐너 필드 내 편차	repeater 분석, 필드 좌표 변환	05
스캔 방향 줄무늬	직선 띠	스캐너 스캔, 프로브 카드 줄, 스핀 코터	방향과 장비 측 대조	05, 11
동심 링(여러 개)	다중 링	CMP 패드/컨디셔닝, 어닐 램프 존, 스핀	링 간격과 장비 존 구조	08, 09
스파이럴/소용돌이	나선	스핀 코팅, 스핀 건조, 회전 식각	회전 공정만 후보	05, 09
나선 아크(scratch)	곡선 선	CMP 스크래치, 핸들링	결함 리뷰 SEM	09
랜덤 스팟 클러스터	국부 원형 군집	파티클(증착·세정), 본딩 보이드	결함 검사 좌표 매칭, SAM	07, 09, 12
웨이퍼 전체 랜덤	패턴 없음	stochastic, 결정 결함, 랜덤 파티클	결함 밀도 추세, 도즈 이력	04, 05, 19

시그니처	형상	의심 공정/장비	배제·확인 방법	참고 장
다이 내 위치 의존(모든 다이 동일 위치)	다이 단위 반복	설계 레이아웃 민감 부위, OPC, 필드 내 CD 편차	다이 내 좌표 히스토그램	05, 11
체커보드/교번	다이 교번	프로브 카드 사이트, 테스트 채널	프로브 사이트 맵 대조	11
특정 사분면	1/4 영역	다중 챔버 장비의 특정 서브 챔버, 프로브 사분면	서브챔버 이력	06, 11
로트 내 웨이퍼 번호 의존	슬롯 순서	배치 장비 위치(퍼니스 상/하), 시간 의존 드리프트	슬롯 vs 결과 플롯	04, 07
웨이퍼 간 랜덤	웨이퍼별 다름	단일 웨이퍼 장비 챔버 배정	챔버 ID 대조	06

5.2 비트맵 시그니처 × 의심 원인

비트맵 형태	의심 원인	확인	참고 장
단일 비트 랜덤	셀 결함(컨택 미형성, 커패시터 결함, 접합 결함), stochastic	결함 밀도, e-beam 좌표	11, 19
인접 쌍 비트(BL 방향)	커패시터 브리지, 스토리지 노드 쇼트	상면 SEM	06, 09
인접 쌍 비트(WL 방향)	WL 간 결함, 로해머형	해머 패턴 재현	13
컬럼 전체	BL 오픈/쇼트, BL 컨택, 센스앰프	컨택 TEG, 센스앰프 위치	11
로우 전체	WL 오픈/쇼트, WL 드라이버	WL 저항, 드라이버	11
로우 일부(끝단)	WL 저항 RC(파 셀)	위치별 타이밍	10, 13
서브어레이/뱅크 블록	로컬 회로(SWD, 센스앰프 밴드) 페일, 전원	회로 블록 좌표	11
체커보드 패턴 의존	커플링, 센싱 마진	패턴별 패일율	13
특정 데이터 패턴만	셀 극성(true/anti), 커플링	데이터 배경 바꿔 재테스트	13
온도 켜짐/꺼짐 비트	리텐션·VRT, 온도 의존 누설	온도 스위치	13
NAND 특정 WL 번호 대역	덱 경계, 층별 CD, 더미 인접	층별 Vt	14, 19
NAND 특정 스트링/BL	채널 홀 오픈, BL 컨택	스트링 전류	14
NAND 블록 통째	WL 컨택, 슬릿, 본딩	블록 맵, TEG	14
HBM 채널 단위	TSV/범프/채널 배선	채널 맵	12
HBM 다이 단위(상부)	열, 접합층	다이별 온도	15

5.3 온도 × 파라미터

파라미터	고온에서	저온에서	물리	최악 코너	테스트 반영
DRAM 리텐션	악화(10°C당 약 절반)	개선	누설 아레니우스 (E _a 0.6 1.0 eV)	고온	고온 리텐션 스크린, 85°C 초과 2배 리프레시
셀 Tr Vt	하락(약 -1 -2 mV/°C)	상승	페르미 준위·이동도	저온(tWR), 고온(누설)	양 코너
I _{off} /서브문턱	급증	급감	SS 온도 비례, Vt 하락	고온	고온 IDD
I _{on} /이동도	감소	증가	격자 산란	고온(속도)	고온 tAA
tRCD/tAA	악화	개선	이동도·저항 증가	고온	고온 속도 빈
tWR	대체로 개선	악화	저온 Vt 상승 → 쓰기 전류 감소	저온	저온 tWR
로해머 임계	구조별 상이(공개 연구)	상이	두 메커니즘 비율	세대별 확인	온도별 해머

파라미터	고온에서	저온에서	물리	최악 코너	테스트 반영
GIDL	증가	감소	밴드간 터널링 온도 의존 약함, 트랩 보조 증가	고온	고온 대기 전류
NAND tPROG	빠름	느림	터널링-전류	저온(속도), 고온(과 프로그램)	양 코너
NAND 리텐션	악화(E _a 약 1.1 eV)	개선	트랩 방출	고온	베이크 가속
NAND Vt 창	축소	확대(전류 변화)	셀 전류 온도 의존	크로스(쓰기 저온·읽기 고온)	크로스 온도 테스트
배선 저항	증가(Cu 약 +0.4%/°C)	감소	격자 산란	고온	고온 타이밍
EM 수명	급감	-	아레니우스 E _a 0.8 1.0 eV	고온	HTOL 가속
HBM I/O 아이 폭	축소	확대	저항·지터	고온	고온 채널 마진
접합부(솔더/IMC)	성장·크립	취성	확산	열 사이클	TC 시험
스택 열저항	재료 의존 약함	-	-	-	고온 상부 다이

근거 장: 리텐션·tWR·tRCD·GIDL은 13장, 소자 온도 물리는 01장, NAND 항목은 14장, 배선·EM은 10장, HBM·접합부는 12장, 열저항은 15장, 로해머 온도 의존은 19장.

[예시]

온도 코너 선정 예. 어떤 로트에서 리텐션과 tWR을 모두 봐야 한다면 리텐션은 고온(예: 95°C), tWR은 저온(예: -10°C 또는 0°C)이 최악이다. 두 항목을 상온 한 코너로 스크린하면 둘 다 tail을 놓친다. 새 세대에서는 파라미터별 최악 코너 표를 먼저 만들고 코너 수를 줄인다(19장 5.4절).

5.4 전압 × 파라미터

전압 축	낮출 때	높일 때	대표 항목	참고 장
VDD(코어)	센싱 ΔV 감소 → tRCD 악화, 쓰기 전류 감소 → tWR 악화	누설·신뢰성(TDDDB) 증가	Vmin 테스트	11, 13
VDDQ(I/O)	아이 폭 축소, 배선 편차 노출	전력 증가	HBM 채널 마진	12, 19
WL 오프 전압(음전압)	서브문턱 누설 감소, GIDL 증가	반대	리텐션 최적점	13
WL 승압(VPP)	쓰기 전류 감소 → tWR	GOX 스트레스, 로해머 악화 가능	tWR vs 신뢰성	13
BL 프리차지	센싱 마진	-	tRP	13
NAND 프로그램 전압	tPROG 증가	과프로그램·disturb·산화막 열화	Vt 창 vs endurance	14
NAND 리드 전압	리드 마진	리드 disturb	리드 리트라이	14
NAND 패스 전압	스트링 전류 감소	패스 disturb	disturb	14

5.5 시간(노화) × 파라미터

시간 축	파라미터 변화	제품 항목	스크린/가속	참고 장
NBTI/PBTI(페리)	Vt 상승, Ion 감소	속도 열화 → 필드 tAA 페일	HTOL, BTI 스트레스	01, 11
HCI	Vt-SS 열화	드라이버 열화	고전압 스트레스	01
TDDDB(GOX/유전막)	누설 급증 → 파괴	커패시터 누설, 게이트 쇼트	고전압 고온	04, 07
EM/SM	저항 증가 → 오픈	타이밍 → 오픈	HTOL, 고전류	10
NAND P/E 사이클	터널 산화막 트랩 → Vt 창 축소, 리텐션 악화	endurance	사이클 + 베이크	14
리텐션 열화(DRAM)	트랩 생성, VRT 발생	필드 리프레시 마진	변인, 고온 리텐션	13

시간 축	파라미터 변화	제품 항목	스크린/가속	참고 장
범프/HB 계면	IMC 성장, 보이드	저항 증가 → 오픈	열 사이클, 고온 저장	12
수분·부식	패드/배선 부식	누설, 오픈	HAST, THB	12

5.6 시그니처 조합 결정 트리

```

bitmap shape?
|
+-- random single bit --> map random? --yes--> defect density / stochastic
|                               --no--> narrow process by map (5.1)
|
+-- adjacent pair -----> BL direction? --yes--> capacitor / hole bridge
|                               WL direction? --yes--> WL coupling / hammer-like
|
+-- full column / row --> contact / line open-short, driver
|
+-- block / bank -----> local circuit, power, NAND contact / slit / bond
|
+-- corner-only -----> hot: leakage    cold: Vt up / tWR    low-V: margin
|
+-- position (WL# / die# / channel) --> NAND deck boundary, HBM top die / ch

```

분기	의심	참고 장
랜덤 단일 비트 + 웨이퍼 맵 랜덤	결함 밀도, stochastic, 결정 결함	04, 05, 19
랜덤 단일 비트 + 맵 형태 있음	5.1로 공정 줍힘 후 셀 결함	13, 14
인접 쌍(BL 방향)	커패시터·홀 브리지	06, 09
인접 쌍(WL 방향)	WL 결함, 로해머형	13
컬럼/로우 전체	컨택·배선 오픈/쇼트, 드라이버	10, 11
블록/뱅크	로컬 회로, 전원, NAND 컨택·슬릿·본딩	11, 14
코너 의존	고온 누설, 저온 Vt 상승/tWR, 저전압 센싱-I/O 마진	11, 12, 13
위치 의존	NAND 텍 경계, HBM 상부 다이·채널	12, 15, 19

[주의]

온도·전압·시간은 서로 곱해진다. 고온에서 저전압으로 오래 쓰는 것이 AI 서버 환경이다. 단일 축 코너만 보면 안전해 보여도 곱해진 코너에서 tail이 노출된다(19장 7절).

6. 트러블슈팅 — 로트 이상 시 보는 순서

6.1 PE 체크리스트(12단계)

```

[0] facts -> [1] exclude test -> [2] decompose fail mode
-> [3] spatial signature -> [4] time signature
-> [5] PCM/WAT -> [6] inline metrology
-> [7] hypothesis list -> [8] cheap data first -> [9] split lot
-> [10] root cause (reproduce + remove) -> [11] action + containment
-> [12] prevention (SPC / FDC / proxy / document)

```

단계	할 일	참조
[0] 사실 확정	무엇이 얼마나, 언제부터, 어느 로트/웨이퍼/다이/비트에서	-
[1] 테스트 배제	테스트 프로그램/장비/프로브 변경 여부, 이전 로트 재테스트	11장

단계	할 일	참조
[2] 페일 모드 분해	항목(리텐션/tRCD 등) × 비트맵 형태 × 코너(온도/전압)	5.2, 5.3
[3] 공간 시그니처	웨이퍼 맵, 다이 내 위치, 샷, 슬롯, 챔버	5.1, 5.2
[4] 시간 시그니처	시작 시점 vs PCN, 장비 PM, 재료 로트, 레시피 변경 이력	2.4
[5] PCM/WAT 대조	어느 파라미터가 움직였나, 방향 조합	4.2, 4.3
[6] 인라인 계측 대조	CD, 두께, 오버레이, 결함, APC 보정량	3절
[7] 가설 목록	표에서 후보 행 3 5개, 각 가설의 예측 시그니처 명시	4.2
[8] 싼 데이터부터 배제	이미 있는 데이터 → 추가 전기 측정 → 물성 분석(TEM 등)	16장
[9] 검증 실험	스플릿 로트, 챔버 교차, 조건 복원	17장
[10] 근본 원인 확정	재현 + 제거 시 회복, 두 가지 모두 확인	17장
[11] 조치 + 격리	영향 로트 범위(전후 로트), 출하 판단, 고객 통보 여부	17장
[12] 재발 방지	SPC 항목/규격 추가, FDC 규칙, 대리 지표, 문서화	03장, 17장

단계	흔한 실수	올바른 습관
0	"수율 떨어졌다"로 시작	항목·비트·코너·수량으로 문장을 다시 쓴다
1	테스트 배제 생략	재테스트 30분이 며칠을 아낀다
3	웨이퍼 맵만 봄	다이 내 위치, 슬롯, 챔버까지 4개 축
4	변경 이력을 기억으로 확인	시스템 로그로 확인
5	PCM 평균만 봄	분포·tail·사이트별
7	가설을 머릿속에만	예측 시그니처를 적어 검증 가능하게
8	TEM부터 요청	기존 데이터로 절반 이상 배제 후
10	상관 하나로 확정	재현과 제거 두 방향 확인
12	조치로 끝	SPC-FDC에 넣어야 끝

[면접]

"수율이 갑자기 떨어지면 어떻게 하나" 60초: "먼저 사실을 확정합니다. 어떤 테스트 항목이, 어느 로트·웨이퍼·다이·비트에서, 언제부터 얼마나 떨어졌는지. 테스트 변경을 재테스트로 배제하고, 페일을 항목과 비트맵 형태와 온도·전압 코너로 분해합니다. 웨이퍼 맵 시그니처와 시작 시점의 변경 이력으로 후보 공정을 좁히고, PCM과 인라인 계측에서 어떤 파라미터가 움직였는지 대조해 가설 3 5개를 세웁니다. 이미 있는 데이터로 배제 가능한 것부터 치고, 남은 가설은 스플릿 로트로 검증합니다. 원인이 확정되면 영향 로트 범위를 정해 격리하고, SPC-FDC에 항목을 추가해 재발을 막습니다."

6.2 케이스 1. 표로 5분에 좁힌 tWR 페일

- 증상: 신규 로트 3개에서 저온 코너 tWR 페일 다이 5배 증가. 고온 정상.
- 표 조회: 5.3 → tWR 최악 코너 저온, 물리는 셀 Tr Vt 상승. 4.2 → 1순위 셀 Tr Vt(높음), 2순위 R_WL. 3.6/3.4 → 채널 도즈, WL 리세스 깊이.
- 1차 데이터: PCM 셀 Tr Vt +35 mV(3로트 공통). WL 리세스 OCD 정상. 채널 주입 장비 로그 → 3로트 동일 임플란터, 도즈 모니터 +2.5%.
- 검증: 해당 임플란터 다른 제품 로트 PCM도 Vt 상승 확인. 도즈 보정 후 로트 → Vt 회복, tWR 정상.
- 근본 원인: 임플란터 도즈 컵 교정 드리프트.
- 재발 방지: 임플란터 도즈 모니터 SPC 한계 축소, PCM 셀 Vt 로트 간 shift 알람.

6.3 케이스 2. 맵 시그니처가 갈린 리텐션 tail

- 증상: 리텐션 스크린 손실 증가. 두 그룹의 웨이퍼가 있음: 엣지 링형과 랜덤형.

- 표 조화: 5.1 → 엠티 링은 엠티 식각률/CMP/EBR/본딩 엠티, 랜덤은 파티클/stochastic/결정 결함. 4.2 → 리텐션 1순위 접합 누설·커패시터 누설.
- 분해: 엠티 그룹 → 커패시터 하부 CD 엠티에서 -4 nm(OCD), Cs -8%. 랜덤 그룹 → 접합 누설 TEG 정상, 커패시터 누설 TEG 정상, 결함 검사에서 커패시터 몰드 레이어 파티클 증가.
- 결론: 두 원인이 동시에 겹친 사례. 엠티는 몰드 식각 챔버 엠티 식각률 저하, 랜덤은 몰드 증착 챔버 파티클.
- 조치: 각각 챔버 정비. 재발 방지: 리텐션 손실을 맵 형태별로 분리 집계.

[트러블슈팅]

원인이 하나라고 가정하면 두 원인이 겹친 로트에서 상관이 흐려져 둘 다 놓친다. 맵 형태로 먼저 그룹을 나눈 뒤 각각 상관을 본다.

6.4 케이스 3. NAND 특정 WL 대역 리드 리트라이 증가

- 증상: 특정 WL 번호 대역(약 10개 WL)에서 리드 리트라이 빈도 3배.
- 표 조화: 5.2 → 특정 WL 대역은 텍 경계·층별 CD·더미 인접. 4.2 → 리드 리트라이는 RTN·채널 폴리·터널 산화막.
- 1차 데이터: 해당 대역이 텍 경계와 일치. 층별 Vt 분포 → 경계에서 dip. 스트링 전류 정상 범위 하한.
- 검증: 오버레이 계측 → 반경 방향 오차 증가. 경계 TEM → 채널 폴리 단면 축소.
- 조치: 오버레이 보정, 경계 WL 리드 조건(회로 협의) 조정. 재발 방지: 경계 WL Vt dip 크기 SPC.

6.5 케이스 4. PCN 평가에서 표로 예측한 영향이 빛나간 경우

- 상황: 페리 GOX 질화 조건 변경(PCN). 3.2 표로 예측: 페리 Vt 시프트 소폭, 이동도 감소 → tAA 약간 악화. 스플릿 로트 결과: tAA는 예측대로 미세 악화했으나, 예측에 없던 **리텐션 tail 증가**가 나타남.
- 표 재조화: 리텐션 1순위는 접합 누설·커패시터 누설(4.2). GOX 질화가 셀에 직접 닿는 행은 없음. 3.10 공정 간 상호작용 → 질화 공정의 열·플라즈마가 앞서 형성된 구조에 영향.
- 검증: 질화 조건 변경이 플라즈마 질화 시간 증가였고, 셀 영역이 노출된 상태에서 플라즈마 차징이 셀 Tr 계면 트랩을 증가시킴. 전하 펌핑 TEG에서 Dit 증가 확인. 셀 영역 보호 상태 확인 결과 마스크 오픈 영역이 예상보다 넓음.
- 결론: 표가 틀린 것이 아니라 “이 공정이 어느 영역에 노출되는가”라는 레이아웃 정보가 빠져 있었음.
- 조치: 질화 조건 재조정, 노출 영역 재검토. 재발 방지: 3.2 표의 GOX 질화 행에 “플라즈마 차징 → 노출 셀 계면 트랩 → 리텐션” 영향을 추가.

[핵심]

표에 없는 영향이 나오면 표를 의심하지 말고 **표에 빠진 경로**를 찾아 행을 추가한다. 상관표는 살아 있는 문서다(7.4절). [아이디어] 6.1의 체크리스트를 데이터 시스템에 넣어, 페일 항목·비트맵 형태·맵 시그니처를 입력하면 4.2와 5.1 표의 후보 행과 “이미 있는 데이터로 배제 가능한 가설”을 자동 나열하는 도우미를 만들 수 있다. 사람의 판단을 대체하는 것이 아니라 초기 30분의 누락을 막는 용도다.

7. 응용·심화 — 상관을 정량화하고 새 축을 붙이기

7.1 감도 행렬(sensitivity matrix)

여러 변수 x_j 와 여러 파라미터 y_i 사이의 선형 근사 $\Delta y_i \approx \sum_j S_{ij} \cdot \Delta x_j$ 를 행렬로 정리하면, PCN 평가에서 “이 변경이 어느 제품 항목을 얼마나 움직일지”를 계산으로 예측할 수 있다. S_{ij} 는 과거 스플릿 로트·DOE에서 회귀로 구한다(17장).

사용	방법	주의
PCN 사전 예측	S 행렬 × 예상 Δx	비선형(tail) 영역에서는 과소 예측

사용	방법	주의
이상 원인 추정	관측 Δy 에서 Δx 역추정(최소자승)	변수 수 > 파라미터 수면 유일해 없음 → 시그니처 추가
챔버 매칭	챔버별 오프셋 벡터 비교	교란 변수 제거 후
대리 지표 선정	상관 높은 y 를 x 대신 사용	상관이 깨지는 조건 명시

7.2 다변량·가상 계측

- 단변량 SPC는 각 파라미터가 한계 안에 있어도 조합이 이상한 경우를 놓친다. 다변량 관리도(Hotelling T^2 , PCA 기반)가 보완한다.
- 가상 계측(virtual metrology): FDC 센서 데이터로 계측값을 예측해 전 웨이퍼를 감시. 실제 계측은 예측 이탈 웨이퍼에 집중.
- 좌표 매칭: 인라인 결함 좌표 ↔ 비트맵 좌표를 자동 연결하면 “결함 → 페일” 전환율을 결함 종류별로 구할 수 있다. 어떤 결함이 진짜 죽이는 결함인지 정량화된다(16장).

7.3 새 세대에서 추가되는 축(19장 연결)

축	기존 표에 추가할 열/행	예
층(3D DRAM)	파라미터 × 층 번호	층별 C_s , V_t
텍(NAND)	맵 시그니처에 “텍 경계 WL 대역”	경계 dip
다이 위치(HBM)	온도 × 다이 번호	상부 다이 리텐션
채널(HBM4)	제품 항목에 채널 32개 개별 마진	채널별 아이 폭
결함 밀도(EUV)	공정 변수에 “stochastic 결함 밀도”	e-beam 결함 밀도 SPC
본딩 계면	공정 열에 “본딩” 행	리세스, 파티클, 정렬

7.3a 상관 강도의 등급화

모든 행이 같은 확신도가 아니다. 실무 표에는 등급을 붙인다.

등급	정의	예	사용
A(확정)	스플릿 로트·물리 분석으로 자기 제품에서 인과 확인	GOX 두께 → 페리 V_t	즉시 조치 근거
B(강한 상관)	로트 단위 상관 반복 확인, 물리 설명 있음	W 갭필 → 파 셀 tRCD	1순위 가설
C(물리적 예측)	교재·타 세대 근거, 자기 제품 데이터 없음	IGZO V_t 드리프트 → tWR	새 세대 초기 가설
D(가설)	일회성 관찰	특정 챔버와 리텐션 tail	추가 데이터 필요

이 장의 표는 대부분 B C 등급의 일반론이다. 실무에 들어가면 자기 제품에서 A로 올리는 작업이 PE의 축적이다.

7.3b 표를 AISK 답변으로 바꾸는 공식

```
[one row]  var X (process P) -> structure S -> param Y -> item Z -> yield W
           |
           v
[60 s answer]  1 define X   2 why PE (Z)   3 number (X->Y->Z)
                4 failure + first data      5 action + SPC
```

순서	문장 틀	시간
1 정의	“X는 P 공정에서 를 결정하는 변수입니다.”	10초
2 PE 중요성	“제품에서는 Z로 나타나기 때문에 중요합니다.”	10초
3 숫자	“예를 들어 X가 만큼 흔들리면 Y가 , Z가 정도 변합니다.”	15초
4 불량과 데이터	“그때 보이는 불량은 이고, 1차로 데이터를 봅니다.”	15초
5 조치	“원인이 확인되면 를 조치하고 를 SPC에 넣습니다.”	10초

[면접]

위 공식에 3.5 표의 “ONO 단차 피복” 행을 넣으면: “ONO 단차 피복은 3D NAND 채널 홀 깊이별로 블로킹·트랩·터널 막 두께가 얼마나 균일한가를 뜻합니다. PE에게 중요한 이유는 층별 두께 차가 층별 V_t 산포로 직접 나타나기 때문입니다. 예를 들어 하부 터널 산화막이 상부보다 0.2 nm 얇으면 하부 셀 프로그램이 빨라 V_t 분포가 층 방향으로 기울어집니다. 그때 보이는 것은 층별 V_t 평균의 단조 기울기이고, 1차로 층별 V_t 분포와 상·하부 TEM 두께를 봅니다. 원인이 ALD 단차 피복이면 펄스·퍼지 시간 조정과 상·하부 두께 비를 SPC로 관리합니다.”

7.4 상관표를 살아 있게 유지하는 법

- 모든 트러블슈팅 종결 보고서에서 “표의 어느 행이 맞았고 어느 행이 빠져 있었나”를 기록해 표를 갱신한다.
- 감도 계수는 세대마다 다시 구한다. 이전 세대 값을 그대로 쓰면 예측이 틀린다.
- 표의 행마다 “첫 확인 데이터”가 실제로 시스템에서 5분 내 조회 가능한지 점검한다. 불가능하면 데이터 파이프라인 과제로 올린다.

[심화]

상관 분석에서 가장 큰 함정은 **웨이퍼 위치 교란**이다. 엣지 다이는 식각률, 증착 두께, CMP, 어닐 온도, 오버레이, 프로브 접촉이 모두 동시에 다르다. 엣지에서 나쁜 파라미터를 하나 찾았다고 원인으로 확정하면 안 된다. 스플릿 로트로 그 변수만 바꿨을 때 엣지 페일이 회복되는지 확인해야 인과다.

8. 셀프 체크 질문

각 답은 결론을 먼저 말하고, 자세한 근거는 표시된 장을 참조한다.

개념

- 인과 사슬 5단계를 말하고, 각 단계의 대표 데이터 소스를 하나씩 대라.
 - 답: 공정 변수(장비 레시피·FDC 로그) → 구조/막질(인라인 계측: CD, 두께, 오버레이) → 소자 파라미터(PCM/WAT) → 제품 항목(EDS 테스트 항목, 비트맵) → 수율/신뢰성(수율, 리페어율, HTOL, 필드 FIT). 순방향은 PCN 평가, 역방향은 페일 분석에 쓴다. 자세한 데이터 체계는 03장 3.4절과 11장.
- GOX 두께가 0.1 nm 두꺼워지면 페리 V_t 는 어느 방향으로 얼마나 움직이고, 어떤 제품 항목으로 보이나.
 - 답: V_t 약 +10 20 mV 상승(EOT 증가로 게이트 제어력 감소, 구동 전류 감소). 제품에서는 t_{AA}/t_{RCD} 스피드 빈 하락과 IDD 감소로 보인다. HBM이면 I/O 페리 속도 → 채널 마진 축소. 물리는 01장, 산화는 04장.
- 커패시터 유전막 두께 감소가 C_s 와 누설에 미치는 영향의 방향이 반대인 이유는.
 - 답: $C = \epsilon A/d$ 이므로 d 감소 → C_s 증가(+6%/0.3 nm 감각). 그러나 EOT 0.5 nm대에서는 터널링 누설이 두께에 지수적으로 의존해 0.1 nm당 수 배 증가한다. 결과는 리텐션 tail 증가. 증착은 07장, 리텐션은 13장, 스케일링 한계는 19장 2.2절.
- WL 저항 증가가 DRAM과 NAND에서 각각 어떤 위치 의존 항목으로 나타나나.
 - 답: DRAM은 WL 끝단(파 셀) t_{RCD} 지연과 로우 일부 페일, NAND는 WL 위치별 t_{PROG} 차이(니어/파)와 블록 끝단 V_t 기울기. 공통 원인은 W 갭필 보이더·두께 감소·배리어 두께. 증착 07장, 배선 10장, NAND 14장.
- 온도가 10°C 오르면 DRAM 리텐션이 대략 얼마나 변하고, 그 물리적 근거는.
 - 답: 약 절반. 누설 전류가 아레니우스(E_a 0.6 1.0 eV)로 증가하기 때문. 표준에서 85°C 초과 시 리프레시 주기를 절반으로 줄이는 근거다. 13장 리텐션, 15장 열.

응용

- 저온 코너에서만 t_{WR} 페일이 늘었다. 표에서 어떤 행을 먼저 보고 어떤 데이터를 5분 안에 확인하나.

- 답: 5.3 → tWR 최악 코너 저온, 원인은 셀 Tr Vt 상승. 4.2 → 1순위 셀 Tr Vt, 2순위 R_{WL}. 5분 데이터는 PCM 셀 Tr Vt의 로트 간 shift와 임플란터/WL 리세스 장비 이력. 케이스는 6.2절, 근거는 08장·13장.
- 1. 웨이퍼 맵이 엿지 링 형태인 리텐션 페일이면 어떤 공정을 후보로 두고 어떻게 배제하나.
- 답: 5.1 → 엿지 링은 엿지 식각률(커패시터 몰드), CMP 엿지, EBR, 척 엿지. 커패시터 하부 CD 엿지 프로파일 (OCD)과 Cs TEG 사이트별 값을 대조하고, 링 폭이 어떤 공정의 엿지 배제 폭과 일치하는지 본다. 스플릿 로트로 확정. 06장·09장·13장.
- 1. 랜덤 단일 비트 페일이 EUV 레이어 도입 후 늘었다면 어떤 순서로 보나.
- 답: 테스트 배제 → 비트맵 랜덤 확인 → 리페어 소모율 추세 → 인라인 LCDU·도즈 이력 → e-beam 결함 밀도와 좌표 매칭. 원인이 stochastic이면 도즈·PEB 조정과 결함 밀도 SPC. 05장 포토, 19장 3.1절·6절 케이스 1.
- 1. PCM은 모두 정상인데 EDS tRCD 페일이 늘었다. 표에서 어디를 보나.
- 답: PCM TEG가 못 보는 항목을 의심한다. 4.1에서 Cs·Cb·R_{WL}·R_{BL}은 셀 어레이 내부 항목이라 페리 PCM에 안 잡힐 수 있다. 어레이 TEG(Cs, WL 저항), 위치 의존(니어/파) 타이밍, 인라인 커패시터 CD·W 갭필 데이터를 본다. 11장 EDS, 13장.
- 1. HBM 상부 다이만 고온에서 리텐션이 나쁘다. 표의 어떤 행이고 어떤 데이터로 원인을 나누나.
- 답: 4.2 → 열저항(접합층) 1순위, 다이 자체 리텐션 2순위, 리프레시 제어 3순위. 다이별 온도 센서 차, 상부 다이 웨이퍼 EDS 리텐션, SAM 보이드 밀도로 나눈다. 12장 패키지, 15장 열, 19장 케이스 4.

심화

- 1. 상관과 인과를 구분하기 위한 두 가지 확인은 무엇이며 왜 둘 다 필요한가.
- 답: 재현(변수를 그 방향으로 바꾸면 페일이 나타남)과 제거(변수를 복원하면 페일이 사라짐). 재현만으로는 교란 변수(챔버·시간·위치)가 함께 움직였을 가능성을 배제 못 하고, 제거만으로는 우연한 회복을 배제 못 한다. 17장 트리블슈팅 루프.
- 1. 감도 행렬로 원인을 역추정할 때 유일해가 없는 상황과 해결법은.
- 답: 변수 수가 관측 파라미터 수보다 많으면 여러 변수 조합이 같은 관측을 만든다. 해결은 관측을 늘리는 것 — 맵 시그니처, 시간 시그니처, 코너 의존성처럼 변수별로 다른 예측을 주는 데이터를 추가한다. 17장 DOE, 이 장 7.1절.
- 1. 웨이퍼 위치 교란이 상관 분석을 어떻게 망치고 어떻게 막나.
- 답: 엿지 다이는 식각·증착·CMP·어닐·오버레이·프로브가 모두 동시에 다르므로 엿지에서 나쁜 파라미터를 하나 찾아도 원인이라 할 수 없다. 반경 프로파일을 공정별 계측 맵과 겹쳐 형태가 일치하는 공정만 남기고, 스플릿 로트로 그 변수만 바꿔 엿지 페일 회복을 확인한다. 이 장 7.4절 심화, 17장.
- 1. 3D DRAM·multi-deck NAND·16단 HBM에서 이 장의 표에 새로 추가되는 축은 무엇이며 표의 골격은 왜 유지되나.
- 답: 층, 텍 경계, 다이 위치, 채널, stochastic 결함 밀도, 본딩 계면. 골격(공정 변수 → 구조 → 파라미터 → 제품 → 수율)은 물리가 같으므로 유지되고, 각 축은 파라미터에 첨자(층 번호, 다이 번호)를 붙이는 것과 같다. 19장 7절.
- 1. on-die ECC가 켜진 제품에서 이 장의 역방향 표를 쓸 때 주의점은.
- 답: ECC가 약한 비트를 가려 비트맵 시그니처 자체가 왜곡된다. 랜덤 단일 비트가 실제보다 적게 보이고 tail이 숨는다. ECC 오프 원시 비트맵으로 시그니처를 읽고, 정정 가능 에러 수 분포를 제품 항목에 추가한다. 11장, 19장 7.1절.
- 1. 두 원인이 동시에 겹친 로트에서 상관 분석이 실패하는 이유와 대처는.
- 답: 두 그룹의 페일이 섞이면 어느 변수와도 상관이 낮아진다. 맵 형태·비트맵 형태·코너 의존으로 먼저 그룹을 나누고 각각 상관을 본다. 이 장 6.3절 케이스 2, 16장 분석 기법.
- 1. 대리 지표(proxy)를 쓸 때의 위험과 관리법은.
- 답: 상관이 성립하는 조건이 바뀌면(공정 변경, 세대 변경) 대리 지표가 정상인데 실제 항목이 나쁠 수 있다. 상관 성립 조건을 문서화하고, 주기적으로 직접 측정 샘플로 상관을 재확인한다. 로해머-Vt 대리 지표 예는 19장 케이스 6.
- 1. 저온 식각 도입 후 “계측값 정상, APC 보정량 드리프트”의 의미는.

- 답: APC가 챔버 상태 변화를 식각 시간으로 보상해 CD는 맞지만 근본은 변한 상태. 보정 한계에 닿으면 갑자기 이탈한다. 보정량 추세를 FDC 척 온도와 대조하고 한계 전 챔버 점검. 03장 3.4.4절, 19장 8절 20번.
- 1. NAND Vt 창 축소의 1 3순위 파라미터와 각각을 구분하는 데이터는.
- 답: 1순위 트랩층 두께·밀도(모든 층 공통 축소, 두께 계측), 2순위 홀 CD 산포(층별·홀별 산포 증가, 층별 Vt), 3순위 disturb(패턴·인접 셀 의존, 패턴 테스트). 14장, 07장.
- 1. 이 장의 표를 실무에서 어떻게 유지·갱신하나.
- 답: 트러블슈팅 종결 시 맞은 행·빠진 행을 기록, 세대마다 감도 계수 재산출, 각 행의 “첫 확인 데이터”가 5분 내 조회 가능한지 점검해 불가하면 데이터 과제로 등록. 17장 재발 방지, 이 장 7.4절.

9. 한 페이지 요약

9.1 표 사용 흐름

```
fail
|
+--> which item? -----> 4.2 reverse table : top-3 params + first data
|
+--> which shape? -----> 5.1 wafer map / 5.2 bitmap : narrow process
|
+--> which corner? -----> 5.3 temp / 5.4 voltage / 5.5 time : physics
|
+--> which process var? ----> section 3 tables : metrology vs product
|
+--> in what order? -----> 6.1 checklist, 12 steps
```

9.2 가장 자주 쓰는 행 12개

변수/파라미터	DRAM	NAND	HBM/패키지
GOX 두께	페리 Vt → tAA	페리 Vt	I/O 속도
셀 Tr Vt	낮음: 리텐션, 높음: tWR	-	-
커패시터 유전막 두께	Cs vs 누설 → 리텐션 tail	-	-
커패시터 홀 하부 CD	Cs → 센싱·리텐션	-	-
WL 리세스 깊이	셀 Vt, 누설, 로해머	-	-
W 갭필/WL 저항	파 셀 tRCD	위치별 tPROG	-
터널 산화막 두께	-	tPROG·리텐션·endurance	-
채널 홀 CD 프로파일	-	층별 Vt 기울기	-
텍 경계 오버레이	-	경계 WL 전류·tPROG	-
컨택 Rc	컬럼 페일, tRCD 산포	블록/컬럼 페일	TSV 저항
접합층 두께·보이드	-	-	상부 다이 온도 → 리텐션
VDDQ·배선 편차	-	-	채널 아이 폭

9.3 맵·코너 속단 표

보이는 것	첫 의심	첫 데이터
엣지 링	엣지 식각/CMP/EBR/본딩	반경 프로파일 대조
샷 반복	마스크·스캐너	repeater 분석
랜덤 단일 비트	stochastic·파티클·결정 결함	결함 밀도, 좌표 매칭

보이는 것	첫 의심	첫 데이터
인접 쌍 비트	브리지·쇼트	방향, 상면 SEM
컬럼/로우	BL/WL 오픈·쇼트·드라이버	컨택 TEG
저온 tWR	셀 Tr Vt 상승	PCM 셀 Vt
고온 리텐션	누설 5경로	리텐션 bake, 온도 의존
NAND WL 대역	덱 경계·층별 CD	층별 Vt
HBM 상부 다이	열저항	다이별 온도, SAM
HBM 채널	TSV/범프/배선	채널 맵, X-ray, 슈무

9.4 장별 색인 — 이 장의 표에서 각 장이 어디에 있나

장	이 장의 표 위치	대표 행
01 기초 물리	2.2 감도, 5.3 온도, 4.1 SS/DIBL/이동도	Vt 온도 계수, 아레니우스
02 DRAM vs NAND	2.6 제품 항목 정의	tRCD, tPROG 정의
03 8대 공정 흐름	2.5, 2.7 데이터 소스	PCM/SPC/APC
04 웨이퍼·산화	3.1, 3.2	GOX 두께, 터널 산화막, COP
05 포토	3.3, 5.1 샷 반복, 5.6	도즈, 오버레이, LCDU
06 식각	3.4, 5.1 챔버 시그니처	홀 프로파일, WL 리세스
07 증착	3.5, 3.10	유전막, ONO, W 갭필
08 이온주입	3.6, 4.3 조합 진단	도즈, 결함, 어닐
09 세정·CMP	3.9, 3.10	파티클, 디싱, 리세스
10 금속배선	3.7, 5.5 EM	RC, 비아, 저항
11 EDS·테스트	3.8, 5.2 비트맵, 6.1	리페어, 코너, 프로브
12 패키징·HBM	3.8, 4.1 TSV/범프, 5.5	접합, 열 사이클
13 DRAM 불량	4.2 역방향, 5.3, 5.4	리텐션, tWR, 로해머
14 NAND 불량	4.2 역방향, 5.2 WL 대역	Vt 창, endurance, 덱 경계
15 열관리	4.1 열저항, 5.3	접합층, 상부 다이
16 분석 기법	6.1 8단계, 7.2 좌표 매칭	TEM 샘플링, 결함-페일 전환율
17 트러블슈팅	6.1 전체, 7.1 감도 행렬	스플릿 로트, 재현·제거
19 최신 기술	7.3 새 축, 5.6 위치 의존	stochastic, 덱, 채널, 다이 위치

[핵심]

표는 답이 아니라 **가설의 순서**다. 순서가 있으면 30분 안에 절반을 배제하고, 없으면 일주일을 다 뒀진다. 표를 외우는 것이 아니라, 표를 보며 “첫 확인 데이터”를 입으로 말할 수 있어야 한다.

21. A!SK·면접 질문 은행

이 장은 9절 골격을 따르지 않는다. 구술 훈련용 문항 은행이다. 각 문항은 **질문 / 60초 모범 / 3분 심화 / 함정 / 숫자 하나** 다섯 칸으로 되어 있다. 60초 모범은 A!SK 직무지식 문항(준비 1분, 답 30초 3분)의 기본 길이다. 3분 심화는 대면 면접에서 “더 설명해 보라”에 이어 붙이는 내용이다. 함정은 흔한 오답과 감점 포인트, 숫자 하나는 답변에 반드시 넣을 자릿수 감각이다.

[핵심]

사용법. (1) 질문만 보고 타이머 60초로 소리 내어 답한다. (2) 모범과 비교해 빠진 요소(정의·PE 중요성·숫자·불량과 데이터·조치)를 체크한다. (3) 함정을 읽고 자기 답에 있었는지 확인한다. (4) 다음 날 같은 문항을 다시 한다. 글로 읽기만 하면 훈련이 아니다. **[면접]** 60초 답변 골격(00장). 1) 한 줄 정의. 2) PE에게 왜 중요한가(제품 특성 1개). 3) 핵심 변수 1 2개와 숫자. 4) 흔들리면 생기는 불량과 1차 확인 데이터. 5) 조치 한 줄. 상황판단 문항만 STAR(Situation, Task, Action, Result)를 쓴다. 직무지식 문항에 STAR를 쓰면 시간이 샌다. **[주의]** 숫자는 모두 “대략”, “공개 자료 기준”이다. 특정 회사 내부 값을 아는 것처럼 말하지 않는다. 모르는 것을 물으면 “공개된 범위로는 이고, 실제 값은 제가 알 수 없습니다. 다만 접근은 로 하겠습니다”로 전환한다.

A. 기초 물리 (01장)

Q01. 문턱전압(V_t)이 무엇이고 무엇이 결정하나

- 질문: MOSFET 문턱전압을 정의하고, 공정에서 어떤 변수가 이를 결정하는지 설명하라.
- 60초 모범: 문턱전압은 게이트 아래 채널에 반전층이 형성되어 소자가 켜지기 시작하는 게이트 전압입니다. 물리적으로 플랫밴드 전압, 기판 표면 전위 $2\phi_F$, 공핍 전하를 산화막 커패시턴스로 나눈 항의 합입니다. 공정 변수로는 게이트 산화막 두께, 채널 도핑 농도, 게이트 재료의 일함수, 계면 고정 전하가 결정합니다. PE에게 중요한 이유는 V_t 가 낮으면 누설이 늘어 DRAM 리텐션이 나빠지고, 높으면 구동 전류가 줄어 tWR과 속도가 나빠지기 때문입니다. 예를 들어 산화막 0.1 nm 차이가 V_t 10 20 mV를 바꾸고, PCM에서 V_t 분포가 목표 대비 30 mV 이상 벗어나면 로트를 홀드하고 산화·주입 이력을 확인합니다.
- 3분 심화: V_t 식의 각 항을 풀어 설명한다. 바디 효과(기판 바이어스로 V_t 상승), 단채널 효과(채널 길이 감소 시 V_t 하락, DIBL), 온도 계수(약 -1 -2 mV/°C). HKMG에서는 일함수 금속 두께와 캡핑층이 V_t 를 정한다. V_t 산포의 원인으로 RDF(random dopant fluctuation), 게이트 LER, 금속 결정립 방향을 들고, 산포가 DRAM 리텐션 tail과 NAND 초기 V_t 분포에 어떻게 나타나는지 연결한다.
- 함정: “ V_t 는 게이트를 켜는 전압”으로만 끝내는 것. 결정 변수와 제품 영향까지 말해야 PE 답이다. 또 V_t 상승을 무조건 “나쁘다”고 하면 안 된다. 리텐션에는 유리하다.
- 숫자 하나: GOX 0.1 nm → V_t 약 10 20 mV.

Q02. MOSFET 누설 전류의 경로를 모두 말하라

- 질문: 오프 상태 MOSFET에서 전류가 새는 경로를 종류별로 설명하고 DRAM에 어떤 의미인지 말하라.
- 60초 모범: 다섯 경로로 정리합니다. 첫째 서브문턱 누설, V_t 아래에서 지수적으로 흐르는 채널 전류. 둘째 GIDL, 게이트-드레인 오버랩 영역의 밴드간 터널링. 셋째 접합 누설, 역방향 pn 접합의 생성 전류와 결함 보조 터널링. 넷째 게이트 산화막 터널링. 다섯째 DRAM에서는 커패시터 유전막 누설이 추가됩니다. DRAM 셀은 리텐션 64 ms 동안 약 100 mV 이내로 전하를 지켜야 해서 허용 누설이 대략 10 fA 수준입니다. 어느 경로가 10 fA를 넘으면 그 비트가 리텐션 tail이 됩니다. PE는 리텐션 분포의 온도 의존성과 전압 의존성으로 어느 경로가 지배하는지 구분합니다.

- 3분 심화: 각 경로의 온도-전압 의존성 차이. 서브문턱은 온도에 지수적, GIDL은 전계에 민감하고 온도 의존은 약함, 접합 누설은 아레니우스로 E_a 약 0.6 1.0 eV. WL 오프 전압을 음으로 내리면 서브문턱은 줄지만 GIDL은 늘어 최적점이 있다. VRT는 접합 근처 트랩의 상태 변화로 접합 누설이 토글하는 현상이다.
- 함정: 서브문턱만 말하고 끝내기. 또 "누설이 크면 전력이 늘어난다"로만 연결하는 것. DRAM PE 답은 리텐션이다.
- 숫자 하나: 셀 허용 누설 약 10 fA(10 fF, 100 mV, 64 ms).

Q03. 커패시터 $C = \epsilon A/d$ 를 DRAM에 적용해 설명하라

- 질문: DRAM 셀 커패시터의 정전용량을 결정하는 요소와 스케일링 시 문제를 설명하라.
- 60초 모범: 정전용량은 유전율 $\times$ 면적 / 두께입니다. DRAM은 셀당 약 10 fF 내외를 유지해야 센스앰프가 읽을 수 있는 전압 차를 만듭니다. 셀 면적이 줄면 면적을 유지하기 위해 커패시터를 원통형으로 높게 세워 종횡비가 수십 이상이 되고, 두께를 줄이면 터널링 누설이 지수적으로 늘고, 유전율을 높이기 위해 ZrO_2 계열 high-k를 씁니다. 예를 들어 직경 30 nm, 높이 1 μm , ϵ_r 30, 두께 5 nm면 양면 약 10 fF입니다. PE 관점에서는 하부 CD가 5 nm 줄면 C_s 가 약 10% 줄어 센싱 마진과 리텐션이 나빠지고, 유전막이 0.3 nm 얇아지면 C_s 는 6% 늘지만 누설이 수 배 늘어 리텐션 tail이 생깁니다. 1차 데이터는 C_s TEG와 리텐션 분포입니다.
- 3분 심화: 센싱 $\Delta V = (V_{DD}/2) \cdot C_s / (C_s + C_b)$ 식으로 C_b (비트라인 커패시턴스 30 60 fF)와의 관계. EOT 정의와 ZAZ 구조. 종횡비 증가에 따른 식각 테이퍼링, 세정 시 leaning과 지지대 구조. 3D DRAM으로 가는 이유(19장).
- 함정: "면적을 늘리면 된다"로 끝내기. 면적을 늘리는 방법(높이)이 만드는 공정 문제까지 말해야 한다.
- 숫자 하나: 셀 C_s 약 10 fF, ΔV 약 100 mV.

Q04. RC 지연이 메모리 타이밍에 어떻게 나타나나

- 질문: 배선의 RC 지연이 DRAM과 NAND의 어떤 제품 항목으로 나타나는지 설명하라.
- 60초 모범: 배선 저항과 커패시턴스의 곱이 신호 전파 지연 $\tau = RC$ 입니다. DRAM에서는 워드라인 저항이 크면 워드라인 끝단 셀이 늦게 켜져 tRCD 마진이 줄고, 비트라인 RC는 센싱 속도에 맞습니다. NAND에서는 워드라인이 수백 층 텅스텐이라 저항이 크고, 블록 끝단 셀에 프로그램 펄스가 늦게 도달해 니어-파 셀 V_t 차이가 생깁니다. 예를 들어 워드라인 W 두께가 15% 줄면 저항이 약 20% 늘어 파 셀 tRCD가 수 % 지연됩니다. PE는 위치 의존 타이밍 분포와 저항 TEG로 확인하고, 원인이 W 갭필 보이드나 두께 감소면 증착 조건과 두께 SPC를 조치합니다.
- 3분 심화: 분산 RC 라인의 지연은 길이의 제곱에 비례. 리피터-서브워드라인 드라이버로 나누는 설계 대응. Cu 배선의 크기 효과(선폭 축소 시 비저항 상승), 배리어 두께 비율. NAND WL 층 두께 축소 시 저항 상승과 층간 커플링의 트레이드오프.
- 함정: RC를 "속도가 느려진다"로만 말하기. 어느 항목(tRCD, tPROG 위치 의존)인지 짚어야 한다.
- 숫자 하나: 단면 -15% $\rightarrow$ 저항 약 +20%.

Q05. SPC와 Cpk를 PE가 어떻게 쓰나

- 질문: 통계적 공정 관리와 Cpk를 설명하고 PE가 어떻게 활용하는지 말하라.
- 60초 모범: SPC는 계측값의 평균과 산포를 관리도로 감시해 정상 변동과 이상 변동을 구분하는 방법이고, Cpk는 규격 폭 대비 공정 산포와 치우침을 함께 반영한 능력 지수입니다. Cpk 1.33이면 규격 한계가 평균에서 4σ 떨어져 있다는 뜻입니다. PE는 수율 이상 시점과 SPC 이상 시점을 대조해 후보 공정을 좁히고, PCM 파라미터의 Cpk가 떨어지는 추세를 조기 경보로 씁니다. 다만 제품은 평균이 아니라 tail이 죽이므로, Cpk가 좋아도 하위 0.1% 값과 리페어 소모율을 따로 봅니다.
- 3분 심화: $\bar{X}$ -bar/R, EWMA 관리도의 차이. OOC와 OOS의 구분. APC가 보정하면 계측값 대신 보정량에 이상이 먼저 보인다는 점. Cpk가 정규분포 가정이라 tail이 긴 분포에서 과대평가된다는 한계.
- 함정: Cpk 정의만 외워 말하기. PE 활용과 tail 한계를 붙여야 한다.
- 숫자 하나: Cpk 1.33 = 4σ .

Q06. 밴드갭과 온도가 누설에 미치는 영향

- 질문: 온도가 오르면 반도체 소자의 누설이 왜 늘어나며 메모리에 어떤 의미인가.

- 60초 모범: 온도가 오르면 열적으로 생성되는 캐리어가 지수적으로 늘고(진성 농도 $\propto \exp(-E_g/2kT)$), 서브문턱 기울기가 완만해지며 V_t 가 내려가 서브문턱 전류가 늘고, 접합의 생성 전류도 아레니우스로 증가합니다. 활성화 에너지 0.6 1.0 eV면 10°C당 누설이 약 1.5 2.5배 늘어 DRAM 리텐션은 대략 절반이 됩니다. 그래서 표준에서 85°C를 넘으면 리프레시를 2배로 합니다. PE는 고온 코너에서 리텐션 스크린을 하고, HBM처럼 상부 다이가 뜨거운 구조에서는 다이별 온도로 마진을 따로 봅니다.
- 3분 심화: Si 밴드갭 1.12 eV. SS의 온도 의존($\approx 2.3 \cdot kT/q \cdot (1 + C_d/C_{ox})$, 상온 60 mV/dec 이상). 이동도는 온도 상승에 감소해 속도가 느려진다. NAND 리텐션의 E_a 약 1.1 eV와 베이크 가속 시험.
- 함정: “온도가 오르면 전자가 활발해진다”는 비유로 끝내기. 지수 의존과 숫자를 넣는다.
- 숫자 하나: 10°C → 리텐션 약 절반.

Q07. 서브문턱 스윙(SS)이 무엇이고 왜 60 mV/dec가 한계인가

- 질문: SS의 정의와 물리적 한계, 메모리에서의 의미를 설명하라.
- 60초 모범: SS는 서브문턱 영역에서 드레인 전류를 10배 바꾸는 데 필요한 게이트 전압입니다. 상온 이론 최소가 약 60 mV/dec인 이유는 캐리어의 볼츠만 분포 때문이고, 실제로는 공핍 커패시턴스와 계면 트랩이 더해져 70 100 mV/dec입니다. SS가 크면 같은 V_t 에서 오프 전류가 커져 DRAM 리텐션이 나빠지고, NAND에서는 셀 V_t 분포 폭이 커져 상태 간 마진이 줄어듭니다. 계면 상태 밀도가 늘면 SS가 열화되므로 PE는 PCM에서 SS 증가를 플라스마 손상이나 세정 문제의 신호로 읽습니다.
- 3분 심화: $SS = \ln 10 \cdot (kT/q) \cdot (1 + (C_d + C_{it})/C_{ox})$. 완전 공핍 채널·게이트올러라운드가 SS를 개선하는 이유. NAND CTF 셀에서 SS가 프로그램 스텝당 V_t 이동량과 분포 폭에 미치는 영향. 터널 FET나 음의 커패시턴스 같은 60 mV/dec 이하 연구는 개념만.
- 함정: 60 mV/dec를 “장비 한계”라 하는 것. 열역학적 한계다.
- 숫자 하나: 상온 이론 한계 약 60 mV/dec.

Q08. 정규분포와 tail, 왜 PE는 tail을 보나

- 질문: 소자 파라미터 분포에서 평균이 정상인데 수율이 떨어지는 상황을 설명하라.
- 60초 모범: 제품 폐일은 분포의 극단에서 나옵니다. 셀이 수십억 개면 평균이 목표 정중앙이어도 6σ 밖의 비트가 수천 개 생기고, 결함이 섞이면 정규분포 밖에 별도 tail이 붙습니다. 리페어 여분은 다이당 정해져 있어서 tail 비트가 여분을 넘으면 다이가 죽습니다. 그래서 PE는 평균과 σ 외에 하위 0.1% 값, 리페어 소모율, 로그 스케일에서 분포가 직선에서 벗어나는 지점을 봅니다. 예를 들어 리텐션 분포가 로그 축에서 두 직선으로 보이면 주 분포와 결함 기인 tail이 섞인 것이고, tail만 늘었다면 파티클·결함 밀도 쪽을 먼저 의심합니다.
- 3분 심화: 셀 수와 σ 배수 관계(10° 셀이면 6σ 밖 약 1000개). 리페어 알고리즘(row/column 여분)과 랜덤 비트 vs 라인 폐일의 소모 차이. 와이블·로그정규 분포가 신뢰성에서 쓰이는 이유. ECC가 tail을 가리는 문제.
- 함정: Cpk나 평균으로 답하기. tail을 정량화하는 지표를 말해야 한다.
- 숫자 하나: 10° 셀에서 6σ 밖 약 1,000개.

B. DRAM (02장, 13장)

Q09. DRAM 셀 동작을 읽기 기준으로 설명하라

- 질문: 1T1C DRAM 셀의 읽기 동작과 왜 리프레시가 필요한지 설명하라.
- 60초 모범: 워드라인을 켜면 셀 트랜지스터가 열려 커패시터 전하가 비트라인으로 나오고, 비트라인 전압이 $V_{DD}/2$ 에서 약 100 mV 정도 움직입니다. 센스앰프가 이 차이를 증폭해 데이터를 읽고 동시에 셀에 다시 씁니다. 읽으면 전하가 파괴되므로 재기록이 필수이고, 읽지 않아도 누설로 전하가 새기 때문에 64 ms마다 리프레시합니다. 센싱 전압 차는 $C_s/(C_s + C_b)$ 에 비례해서 C_s 10 fF, C_b 50 fF면 약 90 mV입니다. PE는 C_s 감소, C_b 증가, 센스앰프 오프셋이 tRCD 마진과 리텐션으로 나타나는 것을 봅니다.
- 3분 심화: 프리차지·활성화·센싱·복원·프리차지 순서와 tRCD, tRAS, tRP, tRC 정의. 오픈/폴디드 비트라인 구조와 노이즈. 센스앰프 오프셋(수십 mV)이 마진에서 차지하는 비중. 85°C 초과 시 2배 리프레시.
- 함정: 리프레시를 “전하가 새서”로만 설명하고 읽기 파괴를 빼는 것.

- 숫자 하나: 센싱 ΔV 약 100 mV, 리프레시 64 ms.

Q10. tRCD, tRP, tWR을 각각 어떤 공정 변수가 흔드나

- 질문: 세 타이밍 항목을 정의하고 공정 원인을 연결하라.
- 60초 모범: tRCD는 활성화 후 열 접근까지, 셀 전하가 비트라인으로 나와 센싱이 끝나는 시간이라 C_s , C_b , 워드라인-비트라인 저항, 센스앰프 페리 V_t 가 영향을 줍니다. tRP는 프리차지 시간으로 비트라인 RC와 프리차지 회로가 결정합니다. tWR은 쓰기 후 셀에 충전이 완료되는 시간이라 셀 트랜지스터 구동 전류, 즉 셀 V_t 와 워드라인 승압, 스토리지 노드 컨택 저항이 결정합니다. 그래서 저온에서 셀 V_t 가 오르면 tWR이 먼저 나빠지고, 워드라인 W 두께가 줄면 파 셀 tRCD가 나빠집니다. 1차 데이터는 위치 의존 타이밍 분포와 PCM 셀 V_t 입니다.
- 3분 심화: 각 항목의 온도 최악 코너(tRCD 고온, tWR 저온). 커패시터 하부 CD 감소가 tRCD와 리텐션을 동시에 나쁘게 하는 경로. 니어·파 셀 분리 분석. 스피드 빈 결정에서 tAA와 페리 V_t 의 관계.
- 함정: 세 항목을 정의만 나열. 공정 변수와 코너를 붙여야 한다.
- 숫자 하나: 셀 $Tr V_t + 50$ mV $\rightarrow$ tWR 마진 눈에 띄게 감소(저온 코너에서 먼저).

Q11. 리텐션 tail과 VRT를 구분해 설명하라

- 질문: 리텐션 불량 비트의 종류와 원인, 스크린 방법을 설명하라.
- 60초 모범: 리텐션 tail은 누설이 큰 비트가 분포 꼬리에 모여 리프레시 주기 안에 데이터를 잃는 것이고, VRT는 같은 비트의 리텐션 시간이 시간에 따라 두 상태 이상으로 토글하는 현상입니다. tail은 접합 누설·커패시터 유전막 누설·셀 V_t 낮음이 원인이고, VRT는 접합 근처 결함 트랩이 전하 상태를 바꾸며 접합 누설이 토글하는 것으로 설명됩니다. tail은 고온 리텐션 테스트로 잡히지만 VRT는 테스트 시점에 좋은 상태면 통과하므로 반복 테스트나 번인으로 활성화해서 잡습니다. 필드에서는 ECC와 여유 리프레시가 방어선입니다. PE는 VRT 비율을 결함·주입·플라즈마 손상 공정의 품질 지표로 봅니다.
- 3분 심화: VRT의 두 상태 시간 상수 분포와 온도 의존. 결함 소스(EOR 결함, 금속 오염, 플라즈마 차징). 리텐션 스크린 가드밴드 설정(스펙 2배 등가)과 수율 손실의 균형. on-die ECC 도입 후 VRT 관리 방식 변화.
- 함정: VRT를 리텐션 tail의 일부로 뭉개기. 시간 토글이 핵심이다.
- 숫자 하나: 리텐션 스크린 예시 = 스펙 64 ms의 2배 등가.

Q12. 로해머가 무엇이고 어떻게 막나

- 질문: 로해머의 물리와 완화 방법, PE의 역할을 설명하라.
- 60초 모범: 로해머는 한 워드라인을 짧은 시간에 수천 수만 번 반복 활성화하면 인접 행 셀의 전하가 새서 비트가 뒤집히는 현상입니다. 공개 연구에서는 워드라인 스윙에 따른 전자 확산·수집과 인접 셀과의 결합 두 메커니즘으로 설명하고, 피치가 줄수록 임계 횡수가 낮아져 DDR3 시절 십수만 회에서 이후 세대 수천 회 수준까지 보고됐습니다. 완화는 표준의 TRR, DDR5의 RFM, 2024 개정 PRAC 같은 리프레시 관리와, 테스트에서 취약 행을 찾아 리페어하는 것입니다. PE는 임계 횡수 분포를 재서 취약 행 스크린과 가드밴드를 정하고, 워드라인 리세스 깊이나 셀 V_t 와의 상관으로 공정 기여를 찾습니다.
- 3분 심화: 두 메커니즘의 온도 의존 차이와 세대별 상이한 보고. 공격 패턴(single/double-sided, many-sided)과 감지 로직 우회. PRAC의 row 카운터 원리. AI 서버의 접근 패턴 집중이 필드 위험을 키우는 이유.
- 함정: “소프트웨어 공격이니 회로 문제”로 넘기기. PE 역할(분포 측정, 스크린, 공정 상관)을 말해야 한다.
- 숫자 하나: 공개 자료 기준 임계 횡수 약 14만(DDR3) $\rightarrow$ 수천 회.

Q13. BCAT가 무엇이고 왜 쓰나

- 질문: 매립 채널 어레이 트랜지스터 구조의 목적과 공정 민감 변수를 설명하라.
- 60초 모범: BCAT는 워드라인을 기판 안에 트렌치로 묻어 셀 트랜지스터 채널을 U자로 만든 구조입니다. 평면 대비 채널 길이를 확보해 단채널 누설을 줄이고, 워드라인이 매립되어 비트라인과의 결합이 줄어 $6F^2$ 셀을 가능하게 합니다. 공정 민감 변수는 워드라인 리세스 깊이, 게이트 산화막 두께, 채널 도핑입니다. 리세스가 4 nm 얇아지면 채널이 짧아져 V_t 가 내려가고 접합 누설과 인접 결합이 늘어 리텐션과 로해머가 동시에 나빠집니다. PE는 OCD 리세스 깊이와 PCM 셀 V_t , 리텐션 분포의 상관을 관리합니다.

- 3분 심화: 리세스 하단 코너 전계와 GIDL. 워드라인 금속(TiN/W) 일함수와 패시브 워드라인. $4F^2$ VCT로 가는 이유와 바디 플로팅 문제(19장).
- 함정: 구조 그림만 말하고 왜 필요한지 빼기.
- 숫자 하나: $6F^2$ 셀, 리세스 깊이 수 nm가 V_t 수십 mV.

Q14. DDR5의 on-die ECC가 PE 테스트에 미치는 영향

- 질문: on-die ECC의 장점과 PE가 주의할 점을 설명하라.
- 60초 모범: on-die ECC는 DRAM 내부에서 단일 비트 오류를 정정해 고밀도 셀의 약한 비트를 시스템에 보이지 않게 합니다. 장점은 수율과 필드 신뢰성이지만, PE에게는 테스트에서 약한 비트가 가려져 tail이 숨는 문제가 됩니다. 필드에서 그 비트가 더 약해지고 같은 코드워드당 두 번째 오류가 생기면 정정 불가 오류가 됩니다. 그래서 PE는 ECC를 끈 원시 비트 에러율을 재고, 코드워드당 정정 가능 에러 수 분포의 tail로 가드밴드를 잡습니다. 비트맵 시그니처 분석도 ECC 오프 데이터로 해야 원인이 보입니다.
- 3분 심화: SEC(single error correct) 코드워드 크기와 정정 능력. 시스템 ECC와의 이중화. 에러 카운트 리포팅 기능. HBM4의 RAS 강화와 진단 기능(19장).
- 함정: ECC를 “좋은 것”으로만 말하기. PE의 마스킹 문제를 반드시 언급.
- 숫자 하나: 코드워드당 1비트 정정(SEC) → 두 번째 오류가 곧 실패.

Q15. 1a/1b/1c nm급 DRAM에서 무엇이 어려운가

- 질문: 최신 DRAM 노드의 공개된 도전 과제를 PE 관점으로 설명하라.
- 60초 모범: 세 가지가 동시에 좁아집니다. 첫째 커패시터, 직경이 줄어 같은 10 fF를 위해 높이를 올리면 종횡비가 수십에서 100에 가까워지고 식각·세정·ALD가 어려워집니다. 둘째 누설, 유전막 EOT가 0.5 nm대라 0.1 nm 차이가 누설 수 배로 리텐션 tail을 만듭니다. 셋째 로해머, 워드라인 피치가 줄어 임계 횡수가 낮아집니다. 공개된 방향은 EUV 레이어 확대, 페리 HKMG, 표준의 로해머 완화 기능입니다. PE는 리텐션 tail, 로해머 임계 분포, EUV stochastic에 의한 랜덤 단일 비트와 리페어 소모율을 새 관리 항목으로 봅니다.
- 3분 심화: 세대별 하프피치 감각(1a 약 14, 1b 약 12 13, 1c 약 11 12 nm, 업계 관행). EUV 도즈·처리량 트레이드오프. $4F^2$ VCT와 3D DRAM 논의. HKMG 페리가 tAA 산포에 미치는 영향.
- 함정: 특정 회사 내부 수율·치수를 아는 것처럼 말하기. “공개 기준”을 붙인다.
- 숫자 하나: 커패시터 종횡비 대략 40 100.

Q16. 3D DRAM과 IGZO 채널을 공개 개념 수준에서 설명하라

- 질문: 차세대 DRAM 구조 후보와 PE에게 생기는 새 관리 축을 설명하라.
- 60초 모범: 3D DRAM은 셀을 눕혀 층으로 쌓아 셀 면적 대신 층수로 밀도를 얻는 개념으로, 3D NAND처럼 스트링을 잇는 게 아니라 각 층에 독립 1T1C를 만듭니다. Si/SiGe 다층 에피, 선택 제거, 수평 커패시터가 핵심 공정입니다. IGZO는 산화물 반도체 채널로 오프 전류가 실리콘보다 수천 배 낮아 리텐션을 크게 늘릴 수 있지만 이동도가 약 $10 \text{ cm}^2/\text{V}\cdot\text{s}$ 로 낮고 수소에 의한 V_t 드리프트가 과제입니다. PE에게는 층 번호가 새 맵 축이 되고, 리텐션 tail 대신 tWR tail과 V_t 드리프트 스크린이 새 항목이 됩니다.
- 3분 심화: 층별 C_s 균일도와 층별 리프레시 그룹 아이디어. 2T0C 게인셀 개념. 다층 OCD 계측의 필요성. 학회 (IEDM, VLSI) 공개 데모 수준이라는 점을 명시.
- 함정: 3D DRAM을 “3D NAND처럼 수백 층”이라 말하기. 구조가 다르고 층수 감각도 다르다.
- 숫자 하나: IGZO 오프 전류 $10^{-18} \text{ A}/\mu\text{m}$ 급(공개 논문 범위).

C. NAND (02장, 14장)

Q17. 3D NAND CTF 셀의 프로그램·소거·리드를 설명하라

- 질문: 전하 트랩 플래시 셀의 세 동작을 전압과 물리로 설명하라.

- 60초 모범: 프로그램은 워드라인에 약 20 V급 높은 전압을 걸어 채널 전자가 터널 산화막을 FN 터널링으로 통과해 질화막 트랩에 저장되면서 V_t 가 올라가는 동작입니다. 소거는 채널 쪽에 높은 전압을 걸어 전자를 빼내거나 정공을 주입해 V_t 를 내립니다. 3D NAND는 채널이 플로팅 폴리라 GIDL로 정공을 만들어 소거합니다. 리드는 선택 워드라인에 기준 전압, 비선택에 패스 전압을 걸어 스트링 전류로 V_t 상태를 판정합니다. 터널 산화막이 0.2 nm 얇아지면 프로그램은 빨라지지만 리텐션과 endurance가 나빠지므로 PE는 tPROG, V_t 창, 사이클 후 V_t 시프트를 함께 봅니다.
- 3분 심화: ISPP(incremental step pulse programming)와 검증. TLC 8상태 V_t 분포와 리드 레벨 7개. 패스 전압 disturb와 리드 disturb. 소거 시 GIDL 이용의 이유(바디 컨택 부재).
- 함정: 플로팅 게이트 설명을 그대로 하기. CTF는 질화막 트랩이다.
- 숫자 하나: 프로그램 전압 약 20 V급, 터널 산화막 수 nm.

Q18. 300단 NAND에서 multi-deck이 왜 필요하고 무엇이 문제인가

- 질문: 고층 3D NAND의 덱 분할 이유와 새 불량 축을 설명하라.
- 60초 모범: 층당 피치 약 45 nm면 300단 스택은 13 μm 를 넘고 채널 홀 중횡비가 100 이상이어서 한 번에 뚫으면 식각 속도·보잉·트위스팅이 한계에 닿습니다. 그래서 2 3개 덱으로 나눠 뚫고 쌓습니다. 새 문제는 덱 경계에서 상하 홀 정렬 오차와 채널 폴리 연결입니다. 정렬이 15 nm 어긋나면 경계 채널 단면이 좁아져 경계 인접 셀 전류가 10 20% 낮아지고 프로그램이 느려집니다. 공개된 대책은 경계 근처를 더미 워드라인으로 두는 것이고, PE는 층별 V_t 분포에서 경계 dip 크기와 오버레이 계측의 상관을 관리합니다.
- 3분 심화: 저온 식각의 공개 방향과 척 온도 FDC. 몰드 응력에 의한 휨과 오버레이. 웨이퍼 본딩(셀-CMOS 분리) 방식과 수율 급 구조. WL 두께 축소에 따른 저항 상승.
- 함정: “층수를 늘리면 된다”는 식으로 쉬운 것처럼 말하기.
- 숫자 하나: 300단 $\approx 13.5 \mu\text{m}$, 중횡비 100 이상.

Q19. 층별 V_t 산포의 원인과 읽는 법

- 질문: 3D NAND에서 워드라인 층에 따라 셀 특성이 달라지는 이유와 PE 분석법을 말하라.
- 60초 모범: 채널 홀이 위에서 아래로 좁아지는 테이퍼 때문에 하부 셀은 곡률이 커서 같은 전압에서 전계가 강해 프로그램이 빠르고, ONO 각 층 두께도 깊이에 따라 단차 피복 차이가 납니다. 그래서 층별 V_t 평균이 기울어지고, 덱 경계에서는 정렬 오차로 dip이 생깁니다. PE는 워드라인 번호 축으로 V_t 평균과 분포 폭을 그려 덱 안 기울기(테이퍼), 경계 점프(정렬·계면), 특정 층 이상(두께·갭필), 로트 간 전체 시프트(식각 온도·도즈)로 나눠 원인 공정을 배정합니다.
- 3분 심화: 층별 프로그램 조건 보정(설계·펌웨어)과 그 한계. 채널 폴리 결정립에 의한 RTN과 리드 리트라이. 홀 CD 산포와 V_t 폭. 블록 끝단 WL RC 기울기.
- 함정: 층별 차이를 한 원인으로 뭉개기. 형태별로 원인이 다르다.
- 숫자 하나: 상하 CD 차 약 20 nm(110 $\rightarrow$ 90 nm 예).

Q20. Endurance와 리텐션의 트레이드오프

- 질문: NAND에서 사이클 수명과 데이터 보존이 왜 서로 반대 방향인지 설명하라.
- 60초 모범: 프로그램·소거를 반복하면 터널 산화막에 트랩이 쌓이고 계면이 열화되어 V_t 창이 좁아지고, 쌓인 트랩을 통해 전하가 새서 리텐션이 나빠집니다. 터널 산화막을 얇게 하면 낮은 전압으로 빠르게 프로그램되어 산화막 스트레스가 줄지만 직접 터널링 누설이 커져 리텐션이 나빠지고, 두껍게 하면 반대입니다. 그래서 두께와 프로그램 전압은 endurance와 리텐션의 균형점에서 정해집니다. PE는 사이클별 V_t 창과 고온 베이킹 후 V_t 시프트를 함께 재고, 터널 산화막 두께·막질 변경점이 두 항목을 어느 방향으로 움직이는지 스플릿으로 확인합니다.
- 3분 심화: SILC(stress induced leakage current). TLC/QLC에서 상태 수 증가로 마진이 줄어 endurance 수명이 줄어드는 이유. 리드 리트라이·소프트 디코딩 등 컨트롤러 보상. 리텐션 가속 시험(E_a 약 1.1 eV).
- 함정: “얇으면 좋다”거나 “두꺼우면 좋다” 한쪽으로 말하기.
- 숫자 하나: TLC endurance 수천 회 급(공개 일반 범위).

Q21. Disturb 종류와 원인

- 질문: NAND에서 프로그램-리드 시 이웃 셀이 받는 영향의 종류와 대책을 말하라.
- 60초 모범: 프로그램 disturb는 선택 워드라인의 높은 전압이 같은 워드라인의 비선택 스트링 셀에도 걸려 약하게 프로그램되는 현상이고, 패스 disturb는 비선택 워드라인의 패스 전압이 선택 스트링의 다른 셀에 누적되는 현상, 리드 disturb는 반복 리드 시 패스 전압이 약한 프로그램을 일으키는 현상입니다. 채널 부스팅으로 비선택 스트링 채널 전위를 올려 막는데, 부스팅 효율이 누설이나 홀 CD 편차로 떨어지면 disturb가 늘어납니다. PE는 특정 패턴에서만 Vt가 움직이는 비트를 disturb로 분류하고, 층별·위치별 발생률로 공정 기여를 찾습니다.
- 3분 심화: 셀프 부스팅 방식들. 핫 캐리어에 의한 disturb. 리드 disturb 카운트 관리(컨트롤러). 층 피치 축소로 인접 WL 간섭 증가.
- 함정: disturb를 리텐션과 혼동. disturb는 동작 중 전압 스트레스, 리텐션은 시간 경과다.
- 숫자 하나: 패스 전압 약 6 10 V급(개념 범위).

Q22. 웨이퍼 본딩 방식 NAND의 장점과 PE 과제

- 질문: 셀 어레이와 페리를 따로 만들어 붙이는 공개 개념의 장점과 새 불량 축을 말하라.
- 60초 모범: 셀 어레이는 고온 공정이 많아 같은 웨이퍼의 페리 트랜지스터가 열 부담을 받습니다. 셀 웨이퍼와 CMOS 웨이퍼를 따로 만들어 hybrid bonding으로 붙이면 페리 성능을 높여 인터페이스 속도를 올리고 셀 공정을 독립적으로 최적화할 수 있습니다. 대신 최종 수율이 두 웨이퍼 수율과 본딩 수율의 곱이 되고, 본딩 정렬·파티클 보이드·Cu 리세스가 다이·블록 단위 오픈으로 나타납니다. PE는 본딩 전 각 웨이퍼의 KGD 판정 정확도를 높이고, 본딩 후 SAM과 다이 맵의 원형 시그니처를 자동 분류해 파티클 기인을 조기에 분리합니다.
- 3분 심화: PUC/CuA와의 비교. W2W 정렬 정밀도(약 100 200 nm 공개). 파티클 1 μm 가 보이드 수 mm를 만드는 이유. 본딩 계면 열저항.
- 함정: 특정 회사 기술명을 사실처럼 단정. “공개된 개념”으로 말한다.
- 숫자 하나: $95\% \times 95\% = \text{약 } 90\%$ (두 웨이퍼 수율 곱).

Q23. QLC로 가면 PE가 무엇을 더 봐야 하나

- 질문: 셀당 비트 수 증가가 제품 항목에 미치는 영향을 설명하라.
- 60초 모범: QLC는 셀당 16개 Vt 상태를 같은 Vt 창 안에 넣어야 해서 상태 간 간격이 TLC의 절반 이하가 됩니다. 그래서 Vt 분포 폭, 리텐션 시프트, disturb, RTN이 모두 리드 오류로 바로 이어지고, endurance는 수백 천 회 급으로 줄어듭니다. 프로그램도 정밀 스텝이 많아 tPROG가 길어집니다. PE는 상태별 Vt 분포 폭과 겹침, 사이클-베이크 후 시프트, 리드 리트라이 빈도를 핵심 항목으로 보고, 층별·홀 CD 산포처럼 분포 폭을 키우는 공정 변수에 더 엄격한 규격을 요구합니다.
- 3분 심화: 리드 레벨 15개와 리드 시간. 소프트 디코딩·LDPC의 역할. SLC 캐시 모드. PLC 연구의 공개 논의.
- 함정: “용량이 늘어 좋다”로만 말하기.
- 숫자 하나: QLC 16상태, 리드 레벨 15개.

Q24. NAND 블록 페일이 나면 어떤 공정을 의심하나

- 질문: 블록 단위 통째 페일의 원인 후보와 분리 방법을 설명하라.
- 60초 모범: 블록 전체가 접근 불가면 셀이 아니라 블록 공용 구조를 의심합니다. 워드라인 컨택 오픈(스테어케이스 오버식각·컨택 미개통), 슬릿 쇼트, 셀렉트 트랜지스터 불량, 블록 디코더 회로, 본딩 방식이면 본딩 보이 드입니다. 블록 맵에서 페일 블록의 위치가 웨이퍼 어디에 모이는지, 여러 블록이 인접해 있는지, 특정 플레인 에 몰리는지로 회로 대 공정을 나누고, 워드라인 컨택 TEG와 단면으로 확정합니다. 본딩 보이드면 다이 맵이 원형 클러스터를 보이고 SAM으로 확인됩니다.
- 3분 심화: 스테어케이스 트림 공정과 계단 폭. 슬릿 힘과 홀 근접 쇼트. 배드 블록 관리와 출하 기준. 블록 리페 어 여부.
- 함정: 셀 특성(터널 산화막 등)부터 의심하기. 블록 페일은 공용 구조다.
- 숫자 하나: 스크라이브 TEG 컨택 저항 정상 대비 10배 이상이면 미개통 의심(감각).

D. 8대 공정 (03 10장)

Q25. [웨이퍼] 웨이퍼 결함(COP, BMD)이 제품에 어떻게 나타나나

- 질문: 실리콘 웨이퍼 자체의 결함이 메모리 제품에 미치는 영향과 검출법을 설명하라.
- 60초 모범: COP는 결정 성장 중 생긴 공공 응집 결함으로 표면·근표면에 있으면 게이트 산화막 결함과 접합 누설의 씨앗이 되고, BMD는 산소 침전물로 벌크에 있으면 금속 불순물을 잡는 게터링에 유리하지만 활성 영역까지 오면 누설을 만듭니다. DRAM에서는 접합 누설 → 리텐션 tail과 VRT, 페리에서는 산화막 신뢰성으로 나타납니다. 검출은 입고 시 파티클 카운터·라이프타임 측정, 제품에서는 웨이퍼 로트 단위로 리텐션 tail이 함께 움직이는지로 봅니다. 대책은 웨이퍼 사양(에피, 무결함 영역)과 게터링 설계입니다.
- 3분 심화: 결정 성장(CZ) 속도와 결함 종류, 에피 웨이퍼의 장점, 산소 농도와 BMD 밀도의 관계, 웨이퍼 공급사 로트와 수율 상관 분석 사례.
- 함정: 웨이퍼를 “완벽한 출발점”으로 가정하기.
- 숫자 하나: 결정 결함 기인 리텐션 tail은 웨이퍼 로트 단위로 움직인다(로트 상관이 단서).

Q26. [웨이퍼] 웨이퍼 휨과 TTV가 뒤 공정에 미치는 영향

- 질문: 웨이퍼 기하 편차가 노광·본딩·박형화에 미치는 영향을 설명하라.
- 60초 모범: 휨은 노광에서 초점 편차와 오버레이 오차를 만들고, TTV는 CMP 잔막 편차와 박형화 후 두께 편차를 만듭니다. 3D NAND는 수백 층 몰드 응력으로 휨이 수백 μm 까지 갈 수 있어 텍 간 오버레이의 주요 원인이 되고, HBM 코어 다이는 박형화 후 TTV가 TSV 노출 편차와 접합 균일도에 닿습니다. 본딩에서는 휨이 엿지 미접합을 만듭니다. PE는 휨 계측과 오버레이·엿지 링 시그니처의 상관을 보고, 응력 보상막이나 공정 순서 변경을 협의합니다.
- 3분 심화: 응력 유형(압축/인장)과 막 조성, 스캐너 고차 보정의 한계, 본딩 전 휨 규격, 박형화 후 다이 강도.
- 함정: 웨이퍼 기하를 포토 문제로만 보기. 본딩·박형화까지 연결.
- 숫자 하나: 고층 NAND 스택 휨 수백 μm 급(공개 일반 범위).

Q27. [산화] 게이트 산화막 품질을 어떻게 정의하고 재나

- 질문: GOX 품질의 정의, 계측, 제품 영향을 설명하라.
- 60초 모범: 품질은 두께 정확도·균일도, 계면 상태 밀도, 고정 전하, 신뢰성(TDDb) 네 가지로 정의합니다. 두께는 엘립소미터와 C-V, 계면 상태는 전하 펌핑이나 C-V 스트레치, 신뢰성은 정전압 스트레스로 재고, PCM에서는 V_t -SS-게이트 누설로 나타납니다. 두께 0.1 nm 편차가 V_t 10 20 mV, 계면 상태 증가는 SS 열화와 NBTI를 만들어 페리 속도 빈과 장기 신뢰성에 닿습니다. NAND 터널 산화막은 두께 0.2 nm가 tPROG·리텐션-endurance를 바꿉니다. PE는 산화 로트 이력과 PCM V_t /SS shift, 스피드 빈을 대조합니다.
- 3분 심화: Deal-Grove 모델(선형·포물선 영역), 질화 산화막(SiON)의 장단점, ISSG·라디칼 산화의 코너 라운딩, HKMG로의 전환과 EOT.
- 함정: 두께만 품질로 말하기.
- 숫자 하나: 0.1 nm → V_t 10 20 mV.

Q28. [산화] 터널 산화막과 GOX의 요구가 어떻게 다른가

- 질문: NAND 터널 산화막과 페리 게이트 산화막이 요구하는 특성의 차이를 설명하라.
- 60초 모범: GOX는 전자가 통과하지 않아야 하므로 누설 최소·계면 최적·신뢰성이 목표입니다. 터널 산화막은 프로그램 때는 전자가 20 V급에서 FN 터널링으로 통과해야 하고 저장 상태에서는 통과하지 않아야 하는 상반된 요구를 동시에 받습니다. 그래서 두께 수 nm를 정밀히 맞추면서 수천 회 스트레스에 트랩이 덜 생기는 막질이 필요합니다. 두께가 얇으면 tPROG는 빨라지지만 리텐션-endurance가 나빠지고, 두꺼우면 반대입니다. PE는 tPROG· V_t 창·사이클 후 리텐션 세 항목을 함께 봐야 산화막 변경의 방향을 판정할 수 있습니다.
- 3분 심화: FN 터널링 vs 직접 터널링의 두께 경계, 밴드 엔지니어링 터널막(다층) 개념, 3D NAND에서 홀 내부 ALD 산화막의 단차 피복.
- 함정: 두 산화막을 같은 “얇을수록 좋은 막”으로 말하기.

- 숫자 하나: 터널 산화막 수 nm, 프로그램 약 20 V급.

Q29. [포토] EUV stochastic이 PE에게 어떻게 보이나

- 질문: EUV 확률적 결함의 물리와 제품 증상, 대응을 설명하라.
- 60초 모범: EUV 광자 에너지가 92 eV로 ArF의 14배여서 같은 도즈에서 광자 수가 14배 적고, 광자 수의 포아송 요동이 레지스트 화학 요동과 겹쳐 홀 미형성·브리지·LER 같은 확률적 결함이 나옵니다. 30 mJ/cm²에서 약 20 광자/nm²이 2 × 2 nm 영역에 80개, 요동 11%입니다. 제품에서는 평균 CD가 정상인데 랜덤 단일 비트 패일과 리페어 소모율이 늘어나는 형태로 보입니다. PE는 비트맵 랜덤성, e-beam 결함 밀도와 좌표 매칭, LCDU 추세로 확인하고, 도즈·PEB·레지스트 조정과 결함 밀도 SPC 등록을 요청합니다.
- 3분 심화: CAR vs MOR. 도즈·처리량 트레이드오프. 마스크 3D 효과와 H/V CD 차. High-NA(0.55)의 half-field·DOF 감소. 스티칭 경계.
- 함정: “EUV는 해상도가 좋다”만 말하기. 확률적 결함이 핵심.
- 숫자 하나: 92 eV, 광자 14배 부족.

Q30. [포토] 오버레이 오차가 제품에 미치는 영향

- 질문: 층간 정렬 오차의 원인과 DRAM·NAND에서의 증상을 설명하라.
- 60초 모범: 오버레이는 현재 층 패턴이 이전 층 패턴에 대해 얼마나 정확히 놓였는가로, 스캐너 정렬, 웨이퍼 휨, 마스크 오차, 공정 유발 왜곡이 원인입니다. DRAM에서는 컨택이 액티브에서 벗어나면 컨택 저항 산포와 인접 쇼트, NAND에서는 텍 간 채널 홀 정렬이 어긋나면 경계 워드라인 셀 전류 저하, 스테이케이션스 컨택이 어긋나면 워드라인 관통 쇼트가 생깁니다. 오차가 15 nm면 경계 채널 단면이 눈에 띄게 줄어 tPROG가 늘어 납니다. PE는 오버레이 계측의 반경 방향 분포와 패일 맵을 겹쳐 보고, 고차 보정과 응력 완화를 협의합니다.
- 3분 심화: 오버레이 계측 마크와 실제 소자 오버레이의 차이(device overlay). 공정 유발 왜곡(증착 응력·식각 로딩). EUV로 다중 패터닝을 줄이면 오버레이 항목이 줄어드는 이유.
- 함정: 오버레이를 CD와 혼동.
- 숫자 하나: 텍 경계 정렬 오차 15 nm → 경계 셀 전류 10 20% 저하(예시).

Q31. [식각] HAR 식각에서 생기는 프로파일 불량과 제품 영향

- 질문: 고종횡비 식각의 대표 불량(보잉, 트위스팅, 테이퍼링, ARDE)과 제품 증상을 설명하라.
- 60초 모범: 종횡비가 커지면 바닥에 이온이 덜 도달해 식각 속도가 떨어지고 홀 크기에 따라 깊이가 달라지는 ARDE, 측벽 반사 이온이 중간을 옆으로 깎는 보잉, 대전·비대칭 산란으로 홀이 휘는 트위스팅, 측벽 보호막 축적으로 하부가 좁아지는 테이퍼링이 생깁니다. NAND에서는 층별 Vt 산포와 인접 홀 쇼트, DRAM 커패시터에서는 하부 CD 축소로 Cs 감소와 브리지로 나타납니다. 공개된 대응은 고바이어스·펄스·저온 식각입니다. PE는 층별 Vt 기율기와 단면 TEM, 식각 챔버 FDC를 대조합니다.
- 3분 심화: 이온 각도 분포와 측벽 보호 화학. 저온 식각의 원리와 척 온도 민감도. 마스크 예산과 상부 CD 확대. 챔버 매칭.
- 함정: 불량 이름만 나열하고 제품 증상을 빼기.
- 숫자 하나: 종횡비 100에서 바닥 이온 플럭스 수 % 수준.

Q32. [식각] 플라즈마 손상이 소자에 남기는 것

- 질문: 식각 플라즈마가 산화막·계면에 주는 손상과 검출법을 설명하라.
- 60초 모범: 플라즈마의 대전(charging)이 안테나처럼 연결된 게이트에 전류를 흘려 산화막에 트랩을 만들고, 고에너지 이온·UV가 계면 상태를 늘립니다. 결과는 SS 열화, Vt 시프트, 게이트 누설 증가, NBTI 가속이며, 셀 영역이 노출된 상태면 계면 트랩이 리텐션 tail로 이어집니다. 검출은 안테나 비율이 다른 TEG의 누설·Vt 차이, 전하 펌핑, 웨이퍼 맵의 챔버 시그니처입니다. 대책은 플라즈마 균일도, 오버식각 시간 단축, 후속 수소 어닐로 회복입니다.
- 3분 심화: 안테나 효과와 설계 규칙. 펄스 플라즈마의 차징 완화. 회복 어닐의 열 예산 제약. PCN에서 플라즈마 시간 변경이 리텐션에 미친 사례(20장 케이스 4).
- 함정: 식각 손상을 “표면 거칠기”로만 보기.

- 숫자 하나: 안테나 비율 10^4 10^5 TEG에서 누설 차이로 판정(감각).

Q33. [증착] ALD가 왜 커패시터 유전막과 ONO에 필수인가

- 질문: ALD의 원리와 메모리에서의 역할, 민감 변수를 설명하라.
- 60초 모범: ALD는 전구체와 반응 가스를 교대로 흘려 표면 자기제한 반응으로 한 사이클에 한 층 남짓을 쌓는 방법입니다. 두께를 Å 단위로 제어하고 종횡비 수십 100의 구멍 안쪽까지 균일하게 덮을 수 있어 DRAM 커패시터 유전막(ZrO_2 계열, 물리 두께 수 nm)과 3D NAND 채널 홀 내부 ONO에 필수입니다. 민감 변수는 온도, 펄스·퍼지 시간, 전구체 상태이고, 퍼지가 부족하면 CVD 성분이 섞여 상부가 두껍고 하부가 얇아집니다. 결과는 DRAM 누설 tail, NAND 층별 V_t 기울기입니다. PE는 상·하부 TEM 두께 비와 층별 특성을 대조합니다.
- 3분 심화: ALD 윈도우 온도. ZAZ 적층의 결정화 제어. 열 ALD vs 플라즈마 ALD. 처리량 한계와 배치 장비. High-k 계면층 문제.
- 함정: ALD를 “얇은 CVD”로 말하기. 자기제한 반응이 핵심.
- 숫자 하나: 사이클당 약 1 Å 급.

Q34. [증착] 텅스텐 갭필 보이드가 제품에 미치는 영향

- 질문: 3D NAND 워드라인과 콘택의 W 충전 불량이 만드는 증상을 설명하라.
- 60초 모범: 3D NAND는 질화막을 제거한 자리에 슬릿을 통해 TiN 배리어와 W를 채워 워드라인을 만듭니다. 충전이 불완전하면 보이드나 심(seam)이 남아 워드라인 저항이 올라가고, F 잔류가 계면을 열화시킵니다. 저항이 오르면 블록 끝단 셀에 프로그램 펄스가 늦게 도달해 니어·파 셀 V_t 차이와 tPROG 지연이 생기고, 심하면 워드라인 오픈으로 블록 폐일이 됩니다. DRAM 콘택 W 보이드는 콘택 저항 산포와 컬럼 폐일입니다. PE는 워드라인 저항 TEG, 위치별 타이밍, 단면 SEM으로 확인하고 증착 조건·핵생성층을 조치합니다.
- 3분 심화: W CVD의 핵생성층과 벌크 성장. 비저항의 두께 의존. 대안 금속(Mo 등) 공개 논의. 슬릿 내 W 분리 식각 잔류 → WL 쇼트.
- 함정: 보이드를 “저항 조금 상승”으로 끝내기. 위치 의존과 블록 폐일까지.
- 숫자 하나: 단면 -15% → 저항 약 +20%.

Q35. [이온주입] 도즈·에너지·어닐이 V_t 와 접합에 미치는 영향

- 질문: 이온주입 세 변수와 소자 파라미터의 관계를 설명하라.
- 60초 모범: 도즈는 주입된 불순물 총량으로 채널 도즈 2% 증가가 V_t 약 10 15 mV 상승과 구동 전류 감소를 만듭니다. 에너지는 깊이 프로파일을 정해 접합 깊이와 바디 효과를, 어닐은 결함 회복과 확산을 정해 채널 길이와 잔류 결함을 결정합니다. 어닐이 부족하면 EOR 결함이 남아 접합 누설과 VRT, 과하면 확산으로 채널이 짧아져 V_t 가 내려갑니다. 제품에서는 DRAM 리텐션·tWR, 페리 속도 빈으로 보입니다. PE는 PCM V_t/I_{on} /누설 조합과 임플란트 도즈 모니터, 어닐 온도 로그를 대조합니다.
- 3분 심화: TED(transient enhanced diffusion). RTA·스파이크·레이저 어닐의 열 예산 차이. 틸트·새도잉에 의한 방향별 비대칭. 플라즈마 도핑.
- 함정: 도즈만 말하기. 어닐이 결함과 확산 둘을 결정한다는 점.
- 숫자 하나: 도즈 +2% → V_t 약 +10 15 mV.

Q36. [이온주입] 방향별 V_t 비대칭이 나오면 무엇을 의심하나

- 질문: 같은 트랜지스터가 배치 방향에 따라 특성이 다른 원인을 설명하라.
- 60초 모범: 주입 틸트 각에 의해 인접 구조가 그림자를 만드는 새도잉이 대표 원인입니다. 게이트 높이가 높거나 피치가 좁으면 한쪽 소스/드레인이 도즈를 덜 받아 비대칭이 됩니다. 그 외 EUV 마스크 3D 효과에 의한 방향별 CD 차, 스캐너 방향별 오버레이, 응력 방향성도 후보입니다. PCM에서 H/V 방향 TEG 차이를 보고, 주입 로그(틸트·트위스트·회전 분할)와 CD 방향별 계측을 대조해 분리합니다. 대책은 회전 분할 주입, 틸트 조정, OPC 보정입니다.
- 3분 심화: 쿼드 모드 주입. 게이트 높이와 새도잉 계산($\tan \theta \times$ 높이). 응력 라이너의 방향성.
- 함정: 방향성 차이를 무조건 주입으로 단정. 포토(마스크 3D)도 후보.
- 숫자 하나: 틸트 7°, 게이트 높이 100 nm → 새도우 약 12 nm($\tan 7^\circ \approx 0.12$).

Q37. [금속배선] Cu 배선 EM과 신뢰성 시험

- 질문: 일렉트로마이그레이션의 물리와 가속 시험, 제품 영향을 설명하라.
- 60초 모범: EM은 높은 전류 밀도에서 전자가 금속 원자에 운동량을 전달해 원자가 이동하고, 상류에 보이드·하류에 힐록이 생겨 저항 증가와 오픈으로 이어지는 현상입니다. Cu는 계면·결정립계 확산이 지배해 캐핑층 품질이 수명을 정합니다. 수명은 블랙 식으로 전류 밀도 지수와 아레니우스(E_a 약 0.8 1.0 eV)를 따라 고온·고전류로 가속 시험합니다. 제품에서는 필드에서 시간이 지나 타이밍 열화 후 오픈이 되는 형태이고, PE는 HTOL과 EM TEG로 스크린하며, 배선 폭·비아 설계 규칙과 캐핑 공정 변경점을 평가합니다.
- 3분 심화: 블레치 길이(짧은 배선의 EM 면적). 비아 하부 보이드가 취약한 이유. 스트레스 마이그레이션(SM)과 비아 보이드 성장. HBM TSV·범프의 고전류 경로.
- 함정: EM을 “전선이 녹는다”로 비유만 하기.
- 숫자 하나: E_a 약 0.8 1.0 eV, 10°C당 수명 약 절반.

Q38. [금속배선] 비아 보이드와 콘택 저항 산포의 제품 증상

- 질문: 비아·콘택의 충전·계면 불량에 DRAM·NAND·HBM에서 어떻게 보이나.
- 60초 모범: 비아 보이드나 배리어·계면 불량은 저항 증가 또는 오픈으로 나타납니다. DRAM에서는 비트라인 콘택 저항 산포가 tRCD 산포와 컬럼 페일로, 스토리지 노드 콘택이 tWR로, NAND에서는 워드라인 콘택 오픈이 블록 페일로, HBM에서는 TSV·범프 보이드가 채널 타이밍 페일과 열 사이클 후 오픈으로 보입니다. 초기 저항이 정상이어도 보이드가 있으면 온도 사이클에서 크랙이 자라 시간 의존 오픈이 됩니다. PE는 켈빈 TEG, X-ray, 열 사이클 전후 저항으로 확인하고 도금·식각 잔류·배리어 조건을 조치합니다.
- 3분 심화: 켈빈 4단자 측정 원리. 비아 체인 TEG. 다마신 Cu 도금의 충전 첨가제. TSV 도금 보이드와 어닐 펌핑.
- 함정: 콘택 문제를 “오픈이면 바로 페일”로만 말하기. 저항 산포·시간 의존 오픈이 더 흔하다.
- 숫자 하나: TSV 중형비 약 10(직경 5 10 μm , 깊이 50 μm 급).

Q39. [테스트] EDS에서 비트맵을 어떻게 읽나

- 질문: 프로브 테스트의 페일 비트맵 시그니처와 원인 배정을 설명하라.
- 60초 모범: 비트맵은 페일 비트의 물리 좌표 그림입니다. 랜덤 단일 비트는 셀 결함·stochastic·파티클, 인접 쌍 비트는 커패시터 브리지나 비트라인 쇼트, 컬럼 전체는 비트라인 콘택·센스앰프, 로우 전체는 워드라인 오픈·드라이버, 로우 일부는 워드라인 RC, 블록은 로컬 회로나 전원, 온도 커짐 비트는 리텐션·VRT입니다. 여기에 웨이퍼 맵(엣지 링·샷 반복·챔버 시그니처)을 겹치면 후보 공정이 두세 개로 줄어듭니다. PE는 비트맵 좌표를 인라인 결함 좌표와 매칭해 결함 종류별 페일 전환율을 구합니다.
- 3분 심화: 리퍼어 알고리즘(row/column 여분)과 시그니처별 소모 차이. 어드레스 스크램블 해제. ECC 오프 원시 비트맵의 필요. 20장 5.2절 표.
- 함정: 비트맵을 “페일 개수”로만 보기. 형태가 정보다.
- 숫자 하나: 컬럼 페일 하나 = 여분 컬럼 하나 소모, 랜덤 비트 수십 개 = 여분 다수 소모.

Q40. [패키징] 박형화·TSV·범프의 핵심 변수

- 질문: HBM 코어 다이 패키징 공정의 핵심 변수와 불량을 설명하라.
- 60초 모범: 박형화는 다이 두께와 TTV, 뒷면 손상층이 핵심으로, 얇을수록 열 확산과 높이 예산에 유리하지만 크랙과 휨이 늘고 TSV 노출 편차가 생깁니다. TSV는 Cu 도금 충전과 라이너 절연이 핵심으로 보이드·누설이 채널 페일을 만듭니다. 범프는 높이 균일도·정렬·IMC 형성이 핵심으로 미접합·브리지가 채널 오픈·쇼트, IMC 부족은 열 사이클 후 저항 증가입니다. PE는 TSV 저항 TEG, X-ray, 채널 맵, 열 사이클 전후 저항으로 확인하고 접합 프로파일과 도금 조건을 조치합니다. 16단 HBM4에서 다이 두께가 30 40 μm 급으로 논의되면서 핸들링 손실 관리가 커집니다.
- 3분 심화: 캐리어 웨이퍼와 디본딩. TSV 리비얼(reveal) CMP. 범프 피치 25 55 μm . NCF vs MUF. 하이브리드 본딩 전환 논의.
- 함정: 패키징을 “조립”으로 가볍게 말하기. 전기·열 특성이 여기서 결정된다.
- 숫자 하나: HBM4 16단 다이 두께 30 40 μm 급(공개 논의 범위).

Q41. [세정·CMP] 파티클 한 개가 어떻게 다이를 죽이나

- 질문: 세정 잔류 파티클과 금속 오염의 제품 영향과 검출을 설명하라.
- 60초 모범: 파티클은 위치에 따라 패턴 결함(브리지·오픈)이나 막 결함을 만들어 랜덤 다이·비트 패일이 되고, 본딩 공정에서는 1 μm 파티클이 수 mm 보이드를 만들어 다이 여러 개를 죽입니다. 금속 오염은 접합 누설과 산화막 열화로 리텐션 tail을 만듭니다. 검출은 결함 검사기의 좌표를 비트맵과 매칭하는 것과 TXRF·라이프 타임이고, 대책은 세정 화학·건조 방식·장비 청정도입니다. 패턴 봉괴를 막는 건조(표면장력 저감)도 커패시터 leaning 방지에 중요합니다.
- 3분 심화: RCA 세정의 SC-1/SC-2 역할. 워터마크. 초임계 건조. 결함 종류별 킬 비율(kill ratio) 산출.
- 함정: 파티클을 “먼지”로 끝내기. 크기·위치·공정별 영향이 다르다.
- 숫자 하나: 본딩 파티클 1 μm → 보이드 수 mm.

Q42. [세정·CMP] CMP 디싱·에로전이 제품에 미치는 영향

- 질문: 화학기계연마의 대표 불량과 DRAM·HBM에서의 증상을 설명하라.
- 60초 모범: 디싱은 넓은 금속 패턴 중앙이 과연마로 파이는 것, 에로전은 밀도 높은 패턴 영역 전체가 낮아지는 것입니다. 결과는 배선 두께 감소로 저항 산포, 잔막 편차로 컨택 오픈·쇼트, 단차로 후속 노광 DOF 소모입니다. 하이브리드 본딩에서는 Cu 리세스 수 nm가 접합 성패를 좌우해 리세스 과대는 오픈, 과소는 유전체 미접합입니다. PE는 저항 TEG 산포, 프로파일러·AFM 데이터, 웨이퍼 맵의 동심 링 시그니처(패드·컨디셔닝)로 CMP 기인을 확인합니다.
- 3분 심화: 슬러리 선택비와 종점 검출. 패턴 밀도 의존과 더미 패턴. 스크래치와 쇼트/오픈. 리세스 제어를 위한 CMP 후 처리.
- 함정: CMP를 “평탄화 완료” 공정으로 보기. 새 변동 소스다.
- 숫자 하나: HB Cu 리세스 수 nm 관리.

E. HBM / NCF / MUF (12장, 19장)

Q43. HBM이 무엇이고 왜 AI에 필요한가

- 질문: HBM 구조와 대역폭이 나오는 원리를 설명하라.
- 60초 모범: HBM은 DRAM 다이를 TSV로 수직 연결해 8 16장 쌓고 베이스 다이 위에 올린 뒤 인터포저로 GPU 옆에 붙이는 메모리입니다. 대역폭은 I/O 수 × 핀 속도이므로 HBM3E는 1024 I/O × 약 9.6 Gbps로 스택당 약 1.2 TB/s, HBM4는 JEDEC 공개 스펙에서 2048 I/O × 최대 8 Gbps로 약 2 TB/s입니다. 넓은 버스를 낮은 속도로 쓰기 때문에 비트당 에너지가 낮고 짧은 거리라 지연이 작습니다. AI 학습은 메모리 대역폭이 병목이어서 HBM이 필수입니다. PE에게는 적층 수율($0.991^6 \approx 85\%$), 열, 저전압 I/O 마진이 핵심 과제입니다.
- 3분 심화: 채널·의사채널 구조. 베이스 다이의 역할과 로직 공정 채택 공개 방향. 인터포저(실리콘, 유기, 브리지). CoWoS 같은 패키지 개념은 공개 범위에서.
- 함정: “빠른 DRAM”으로만 말하기. 넓은 I/O가 핵심.
- 숫자 하나: HBM4 2048 I/O, 약 2 TB/s.

Q44. TC-NCF와 MR-MUF의 차이와 PE 관심

- 질문: HBM 다이 적층 접합·충전 방식 두 가지를 비교하라.
- 60초 모범: TC-NCF는 다이에 비전도성 필름을 붙여 열압착으로 한 장씩 범프를 접합하면서 필름이 동시에 사이를 채우는 방식입니다. MR-MUF는 여러 다이를 리플로우로 일괄 접합한 뒤 액상 몰드 언더필을 흘려 채우는 방식으로, 처리량과 필러에 의한 열전도에서 유리하고 대신 보이드와 흐름 균일도가 관리 포인트입니다. PE 관점에서 접합층은 스택의 열 병목입니다. 20 μm 접합층 하나의 열저항이 실리콘 6 mm에 해당해서, 보이드가 늘면 상부 다이 온도가 오르고 리텐션 마진이 줄어듭니다. SAM 보이드 밀도와 다이별 온도 센서를 함께 봅니다.

- 3분 심화: 범프 IMC 형성과 열 사이클 신뢰성. 뒀 누적과 상부 다이 접합. 16단으로 갈 때 두께 예산(JEDEC 최대 약 775 μm). 하이브리드 본딩 전환 논의.
- 함정: 특정 회사 방식의 우열을 단정하기. 공개된 특성 차이로 말한다.
- 숫자 하나: 접합층 20 $\mu\text{m} \approx \text{Si } 6 \text{ mm}$ 열저항.

Q45. 적층 수율과 KGD가 왜 결정적인가

- 질문: HBM 스택 수율의 수학과 웨이퍼 단계 스크린의 중요성을 설명하라.
- 60초 모범: 스택은 다이가 모두 양품이어야 하므로 수율이 다이 수율의 단수 제공에 본딩 수율을 곱한 값입니다. 다이 수율 99%면 12단 89%, 16단 85%, 98%로 1%만 떨어지면 16단은 72%로 급락합니다. 패키징 후 리페어가 제한적이라 코어 다이 하나의 tail 비트가 웨이퍼에서 통과하면 스택 전체가 손실됩니다. 그래서 웨이퍼 단계에서 고온-저전압-리텐션 코너를 모두 본 KGD 판정이 최종 수율의 대부분을 정하고, PE는 웨이퍼 스크린 강화 비용이 스택 손실보다 항상 싸다는 판단으로 가드밴드를 잡습니다.
- 3분 심화: 중간 적층 테스트의 득실. KGSD 테스트(DA 포트, IEEE 1500). 위치별 다이 선별 아이디어. 베이스 다이 협업 축.
- 함정: 수율을 다이 수율로 말하기. 제품을 보여야 한다.
- 숫자 하나: $0.99^{16} \approx 0.85$.

Q46. HBM4에서 I/O 전압을 낮추면 PE 테스트가 어떻게 바뀌나

- 질문: 저전압 광대역 I/O가 채널 마진과 테스트에 미치는 영향을 설명하라.
- 60초 모범: HBM4는 공개 스펙에서 VDDQ가 0.7 0.9 V 범위로 HBM3E의 약 1.1 V보다 낮습니다. 신호 스윙이 줄면 채널별 아이 폭이 좁아져 배선 길이 편차, TSV 저항 편차, 노이즈가 마진으로 노출됩니다. 채널이 32개로 늘어 테스트 항목도 늘어납니다. PE는 채널별 슈무와 아이 다이어그램을 KGSD 데이터로 남기고, Vmin 코너에서 채널 위치와 마진의 상관을 상시 모니터링합니다. 마진이 부족한 채널이 다이 엡지에 몰리면 배선 설계 편차, 특정 다이에 몰리면 TSV-범프를 의심합니다.
- 3분 심화: 트레이닝-레퍼런스 보정 범위. 채널 리페어. 비트당 에너지(pJ/bit)와 전력 예산. 베이스 다이 PHY.
- 함정: 전압 하향을 "전력 절감"으로만 말하기. 마진 축소가 PE 이슈.
- 숫자 하나: VDDQ 약 1.1 V $\rightarrow$ 0.7 0.9 V(공개 범위).

Q47. 하이브리드 본딩이 HBM에 논의되는 이유와 양산 과제

- 질문: 범프 없는 접합의 장점과 어려움을 설명하라.
- 60초 모범: 16단 이상에서 패키지 높이 규격 안에 넣으려면 접합층을 거의 0으로 만들어야 하고, 하이브리드 본딩은 Cu 패드와 유전체를 직접 붙여 접합 높이가 없고 열저항이 낮고 피치를 수 μm 이하로 줄일 수 있습니다. 어려움은 CMP 평탄도와 Cu 리세스 수 nm, 파티클 1 μm 에 보이든 수 mm가 생기는 극청정, 다이 단위 정렬 1 μm 급입니다. 공개된 바로는 12-16단 HBM4는 개량된 범프 방식이 먼저이고 하이브리드 본딩은 후속 후보입니다. PE는 SAM 전수 검사와 원형 시그니처 자동 분류, 열 사이클 후 저항 증가(Cu 미확산)를 새 항목으로 준비합니다.
- 3분 심화: W2W vs D2W. 표면 활성화와 Q-time. 어닐에서 Cu 팽창 확산. 집합적 D2W.
- 함정: 하이브리드 본딩을 이미 HBM 양산 기술로 단정.
- 숫자 하나: 피치 1 10 μm vs 범프 25 55 μm .

Q48. HBM 채널 페일이 나면 어떤 순서로 보나

- 질문: KGSD 테스트에서 특정 채널만 페일할 때의 분석 절차를 설명하라.
- 60초 모범: 먼저 페일 채널이 어느 다이의 어느 위치인지, 저전압-고온 코너 의존인지 나눕니다. 모든 코너에서 완전 페일이면 TSV-범프 오픈을 의심해 TSV TEG 저항과 X-ray를 보고, 고속-저전압에서만 페일이면 마진 문제로 슈무와 아이 폭을 봅니다. 특정 다이에 몰리면 그 다이의 접합 또는 웨이퍼 EDS 이력, 다이 엡지 채널에 몰리면 배선 RC 설계 편차, 상부 다이에 몰리면 열을 의심합니다. 트레이닝 파라미터 확장으로 회복되면 마진 문제로 확정하고 설계-트레이닝 협의, 회복되지 않으면 물리 오픈으로 단면 분석합니다.
- 3분 심화: 데이지체인 TEG. 채널 리페어 여분. 열 사이클 후 재테스트. 19장 케이스 5.

- 함정: 채널 페일을 바로 TSV로 단정.
- 숫자 하나: 채널 32개(HBM4), 마진 20% 축소 채널이 엿지에 몰리면 설계 편차 의심(예시).

F. 열 (15장, 19장)

Q49. 메모리에서 열이 왜 성능 스펙인가

- 질문: 온도가 DRAM 성능·신뢰성에 미치는 영향을 정량적으로 설명하라.
- 60초 모범: DRAM 셀 누설은 아레니우스로 10°C당 약 2배 늘어 리텐션이 절반이 되고, 표준은 85°C를 넘으면 리프레시 주기를 절반으로 줄이라고 규정합니다. 리프레시가 늘면 대역폭과 전력이 그만큼 손실되므로 열은 곧 성능입니다. HBM처럼 GPU 옆에서 스택으로 쌓이면 상부 다이가 하부보다 수 °C 이상 뜨거워 다이별로 마진이 다릅니다. PE는 다이별 온도 센서와 리텐션 분포를 함께 보고 고온 가드밴드를 정하며, 접합층 보이드처럼 열저항을 키우는 공정 변수를 열 항목으로 관리합니다.
- 3분 심화: 리프레시 오버헤드 계산. 온도 센서 기반 리프레시 제어. 이동도 감소에 의한 타이밍 열화. NAND 크로스 온도 문제.
- 함정: 열을 “신뢰성 문제”로만 보기. 리프레시를 통해 성능에 직결.
- 숫자 하나: 85°C 초과 시 리프레시 2배(tREFI 3.9 → 1.95 μs).

Q50. 스택의 열저항을 어떻게 추산하고 어디가 병목인가

- 질문: HBM 스택 열 경로의 병목을 계산으로 설명하라.
- 60초 모범: 단위 면적 열저항은 두께/열전도율입니다. 실리콘 다이 50 μm는 $50 \times 10^{-6} / 150 \approx 3.3 \times 10^{-7} \text{ m}^2 \cdot \text{K} / \text{W}$ 인데, 접합층 20 μm(열전도율 약 0.5 W/m·K)는 4×10^{-5} 으로 실리콘 다이 120장 두께에 해당합니다. 12단이면 접합층 11개가 직렬이라 스택 열저항의 대부분이 접합층입니다. 그래서 접합층을 얇게, 열전도율을 높게(MUF 필러), 열 범프를 촘촘히 넣는 것이 공개된 방향이고, PE는 접합층 보이드와 두께를 열 항목으로 SPC에 넣습니다.
- 3분 심화: 열 범프·더미 범프 밀도. 베이스 다이 발열의 하부 영향. 히트스프레더와 시스템 냉각. 열 시뮬레이션과 온도 센서 검증.
- 함정: 실리콘 두께를 병목으로 말하기.
- 숫자 하나: 접합층 20 μm ≈ Si 6 mm.

Q51. 상부 다이만 고온에서 나쁘면 원인을 어떻게 나누나

- 질문: HBM 스택 위치 의존 페일의 가설과 분리 데이터를 설명하라.
- 60초 모범: 세 가설을 둡니다. 스택 열저항이 커서 상부가 실제로 더 뜨거운 경우, 상부에 배치된 다이의 웨이퍼 자체 리텐션이 열세인 경우, 상부 다이 리프레시 제어 오류입니다. 다이별 온도 센서 차이로 첫째를, 상부 다이의 웨이퍼 EDS 리텐션 이력·둘째를, 리프레시 로그로 셋째를 확인합니다. 온도 차 8°C가 리텐션 tail 이동량과 아레니우스로 일치하면 열저항이 원인이고, SAM에서 상부 접합층 보이드가 많으면 상부 접합 시 누적 힘에 의한 충전 불균일로 좁힙니다. 조치는 접합 프로파일·MUF 조건이고 아이디어로 위치별 다이 선별이 있습니다.
- 3분 심화: 아레니우스 정합 계산. 위치별 선별의 물류 비용. 열 TEG 도입. 19장 케이스 4.
- 함정: 곧바로 “열 문제”로 단정. 세 가설을 분리.
- 숫자 하나: 상부 다이 +8°C → 리텐션 마진 약 1.3 1.7배 감소.

Q52. 저온은 왜 문제인가

- 질문: 고온뿐 아니라 저온 코너가 필요한 이유를 항목별로 설명하라.
- 60초 모범: 저온에서는 Vt가 올라가 셀 트랜지스터 구동 전류가 줄어 DRAM tWR이 나빠지고, NAND는 프로그램이 느려지며 셀 전류 변화로 쓰기 온도와 읽기 온도가 다르면 Vt 창이 어긋나는 크로스 온도 문제가 생깁니다. 이동도는 좋아져 속도는 빨라지지만 타이밍 여유가 다른 방향으로 이동합니다. 그래서 리텐션은 고온,

tWR은 저온이 최악 코너이고 상온 한 코너로 스크린하면 둘 다 tail을 놓칩니다. PE는 항목별 최악 코너 표를 먼저 만들고 코너 수를 줄입니다.

- 3분 심화: Vt 온도 계수 $-1 \sim -2 \text{ mV/}^{\circ}\text{C}$. 저온 저전압 크로스 코너. 슬더 취성과 저온 열 사이클. 차량용 -40°C 요구.
- 함정: 저온을 "안전한 조건"으로 말하기.
- 숫자 하나: Vt 약 $-1 \sim -2 \text{ mV/}^{\circ}\text{C}$.

G. 불량 분석 (16장, 17장, 20장)

Q53. 수율이 떨어졌다는 보고를 받으면 첫 30분에 무엇을 하나

- 질문: 로트 이상 초기 대응 절차를 설명하라.
- 60초 모범: 먼저 사실을 확정합니다. 어떤 테스트 항목이, 어느 로트·웨이퍼·다이·비트에서, 언제부터, 얼마나. 다음으로 테스트 변경을 이전 로트 재테스트로 배제합니다. 그다음 페일을 항목 × 비트맵 형태 × 온도·전압 코너로 분해하고, 웨이퍼 맵·다이 내 위치·슬롯·챔버 네 축의 공간 시그니처와 시작 시점의 변경 이력(PCN, PM, 재료 로트)을 봅니다. PCM에서 어떤 파라미터가 움직였는지 대조해 가설 3 5개를 적고, 이미 있는 데이터로 배제 가능한 것부터 칩니다. 30분 안에 후보를 두세 개로 줄이는 것이 목표입니다.
- 3분 심화: 20장 6.1절 12단계. 가설별 예측 시그니처 명시. 스플릿 로트 설계. 영향 로트 범위 확정과 출하 판단.
- 함정: TEM부터 요청하기. 기존 데이터로 절반 이상 배제 후.
- 숫자 하나: 재테스트 30분이 며칠을 아낀다.

Q54. 웨이퍼 맵 시그니처로 공정을 어떻게 좁히나

- 질문: 대표 맵 형태와 의심 공정을 연결하라.
- 60초 모범: 센터-엣지 방사형은 식각·증착 챔버 균일도, CMP, 어닐 온도. 좁은 엣지 링은 엣지 비드 제거, 엣지 식각률, 척 엣지, 본딩 엣지 미접합. 샷 반복은 마스크·스캐너. 반달·편심은 척 편심이나 가스 흐름. 동심 링은 CMP 패드나 어닐 존. 랜덤 스팟 클러스터는 파티클이나 본딩 보이드. 슬롯 순서 의존은 배치 장비 위치, 웨이퍼별 랜덤은 단일 웨이퍼 장비 챔버 배정입니다. 형태를 확인한 뒤 해당 공정 계측 맵과 반경 프로파일을 겹쳐 일치하는 공정만 남기고 스플릿으로 확정합니다.
- 3분 심화: 엣지 다이 교란 변수 문제. 다이 내 위치 의존과 레이아웃. repeater 분석. 20장 5.1절 표.
- 함정: 엣지에서 나쁜 파라미터 하나를 찾고 원인 확정.
- 숫자 하나: 후보 공정을 3개 이하로 줄이는 것이 목표.

Q55. 상관과 인과를 어떻게 구분하나

- 질문: 데이터 분석에서 원인을 확정하는 기준을 설명하라.
- 60초 모범: 상관은 함께 움직인 것이고 인과는 바꾸면 따라 움직이는 것입니다. 챔버·시간·웨이퍼 위치처럼 여러 변수가 동시에 움직이는 교란이 흔해서, 두 가지를 확인합니다. 재현, 변수를 그 방향으로 바꾸면 페일이 나타나는가. 제거, 변수를 복원하면 페일이 사라지는가. 스플릿 로트로 한 변수만 바꿔 둘 다 확인되면 인과로 확정합니다. 재현만으로는 교란을, 제거만으로는 우연한 회복을 배제하지 못합니다.
- 3분 심화: 챔버 × 시간 교차표. 선택 편향. 감도 행렬로 역추정 시 유일해 문제. DOE 설계.
- 함정: 상관계수 하나로 결론.
- 숫자 하나: 스플릿 로트는 조건당 최소 수 장, 통계적 검정력 확보.

Q56. TEM·SEM·EDX 같은 물성 분석은 언제 요청하나

- 질문: 물리 분석의 위치와 샘플링 전략을 설명하라.
- 60초 모범: 물성 분석은 느리고 비싸며 한 번에 몇 곳만 봅니다. 그래서 전기 데이터와 맵으로 위치를 좁힌 뒤 가설을 확정하거나 기각하는 마지막 단계에 씁니다. 비트맵에서 페일 비트 좌표를 특정하고, 해당 좌표를 FIB로 단면 내어 TEM으로 구조·두께·계면을, EDX로 조성·오염을 봅니다. 요청 시에는 "어떤 가설이 맞으면 무엇

- 이 보여야 하고 틀리면 무엇이 보여야 하는가"를 적어 보냅니다. 그렇게 해야 결과가 나왔을 때 해석이 갈리지 않습니다.
- 3분 심화: 결함 검사 좌표와 비트맵 매칭. 정상 참조 시료의 필요. e-beam 검사의 위치. 비파괴(X-ray, SAM) 우선 원칙.
 - 함정: 가설 없이 "한번 봐 달라"고 보내기.
 - 숫자 하나: TEM 단면 1개소 = 통계 아님, 가설 확정용.

Q57. PCM은 정상인데 EDS가 나쁘면 어디를 보나

- 질문: 소자 모니터와 제품 테스트의 괴리를 해석하라.
- 60초 모범: PCM은 스크라이브 라인의 페리형 TEG라 셀 어레이 내부(Cs, 워드라인 저항, 콘택 산포, 커패시터 누설)와 랜덤 결함을 못 봅니다. 그래서 PCM 정상·EDS 불량이면 어레이 내부 항목이나 결함 밀도를 의심합니다. 어레이 TEG(Cs, 워드라인 저항), 위치 의존 타이밍, 인라인 커패시터 CD·갭 필 데이터, 결함 검사 밀도를 봅니다. 또 PCM은 사이트 수가 적어 tail을 못 보므로 PCM 분포의 사이트별 극단값도 다시 확인합니다.
- 3분 심화: TEG 설계의 한계와 어레이 TEG 추가 제안. PCM 샘플링 확대의 비용. 가상 계측.
- 함정: PCM 정상을 "공정 정상"으로 해석.
- 숫자 하나: PCM 웨이퍼당 5 13사이트 = tail 못 봄.

Q58. 공정 변경점(PCN) 평가에서 무엇을 봐야 하나

- 질문: 변경점 평가 절차와 판정 기준을 설명하라.
- 60초 모범: 먼저 변경 변수가 어느 소자 파라미터와 제품 항목에 닿는지 상관표로 예측하고, 기준 대 변경을 한 로트 안에서 나눈 스플릿 로트를 챔버 교차로 설계합니다. 인라인 계측, PCM, EDS 항목, 신뢰성(고온 리텐션, 로해머, 열 사이클)을 비교하되 판정은 평균이 아니라 tail 지표(하위 0.1%, 리페어 소모율, 최소 채널 마진)로 합니다. 예측에 없던 영향이 나오면 표에 빠진 경로(공정 간 상호작용)를 찾아 행을 추가합니다. 통과하면 단계적으로 확대하고 모니터 로트를 지정합니다.
- 3분 심화: 20장 케이스 4(질화 변경 → 리텐션). 19장 7.3a 체크리스트. 감도 행렬 갱신.
- 함정: "평균이 같으니 통과".
- 숫자 하나: 판정 지표는 하위 0.1%.

H. 상황 판단 (STAR 사용)

Q59. 수율이 급락했는데 원인 부서들이 서로 책임을 미룬다

- 질문: 공정·소자·테스트 부서가 각자 정상이라고 주장하는 상황에서 어떻게 움직이나.
- 60초 모범(STAR): 상황, 신규 로트 수율이 10% 떨어졌는데 세 부서가 각자 데이터로 정상을 주장했습니다. 과제, PE로서 원인 확정 전이라도 논의를 데이터 기반으로 정렬하는 것이었습니다. 행동, 먼저 부서별 주장을 "무엇이 정상인가"의 정의로 다시 쓰고, 페일 비트맵과 맵 시그니처, 시작 시점 변경 이력을 한 장에 정리해 공유했습니다. 각 가설이 맞다면 어떤 데이터가 어떻게 보여야 하는지 예측을 적고, 이미 있는 데이터로 배제되는 가설을 함께 지웠습니다. 남은 두 가설은 스플릿 로트로 검증하자고 제안해 합의를 받았습니다. 결과, 특정 챔버 옛지 식각률로 확정되었고 SPC 항목을 추가했습니다. 책임 공방이 아니라 예측 가능한 가설 목록으로 논의를 바꾸는 것이 PE의 역할이라고 생각합니다.
- 3분 심화: 회의에서 사용한 자료 형식(한 장 요약). 부서 간 데이터 포맷 차이 해결. 결론 후 공유 방식.
- 함정: "소통을 잘했다"는 추상어. 구체적 행동(예측 시그니처 작성, 배제 순서)을 말한다.
- 숫자 하나: 가설 3 개 → 데이터로 2개로 축소.

Q60. 고객 필드 fail이 보고되었다

- 질문: 출하 제품에서 고객 오류가 보고되면 어떻게 대응하나.

- 60초 모범(STAR): 상황, 고객 서버에서 특정 모듈이 간헐적 오류를 냈습니다. 과제, 재현·원인·영향 범위·재발 방지를 정해진 기한 안에 답하는 것입니다. 행동, 고객 로그에서 오류 주소·온도·접근 패턴을 받아 로해머·VRT·I/O 마진 세 가설을 세우고, 회수 샘플을 고객 조건(온도·전압·패턴)으로 재현 테스트했습니다. 동일 로트·동일 챔버 이력을 추적해 영향 범위를 정하고, 재현된 원인이 고온 리텐션 tail이면 해당 로트의 스크린 가드밴드 부족으로 좁혔습니다. 결과, 영향 로트를 격리하고 스크린 조건을 강화했으며, 고객에게 원인·범위·조치를 데이터로 보고했습니다. 재현 전에는 추정으로 말하지 않는 것을 원칙으로 했습니다.
- 3분 심화: 8D 보고 구조. 필드 조건 재현의 어려움(접근 패턴). ECC 로그 활용. 고객 커뮤니케이션에서 “모른다”를 말하는 방식.
- 함정: 원인 확정 전 고객에게 추정 원인 전달.
- 숫자 하나: 재현 조건 = 고객 온도·전압·패턴 3축.

Q61. 선배가 내 데이터 해석에 반대한다

- 질문: 경험 많은 동료와 분석 결론이 다를 때 어떻게 하나.
- 60초 모범(STAR): 상황, 리텐션 tail 원인을 저는 커패시터 누설로, 선배는 접합 누설로 봤습니다. 과제, 감정이 아닌 데이터로 결론을 내는 것이었습니다. 행동, 두 가설이 다르게 예측하는 데이터가 무엇인지 먼저 합의했습니다. 커패시터 누설이면 온도 의존이 약하고 전압 의존이 강하며, 접합 누설이면 아레니우스 온도 의존이 강합니다. 온도·전압 스위프 데이터를 함께 보고 판단하자고 제안했습니다. 결과, 온도 의존이 강해 선배 가설이 맞았고, 저는 그 판별 기준을 분석 체크리스트에 추가했습니다. 누가 맞느냐보다 무엇이 판별하느냐로 논의를 옮기는 것이 배운 점입니다.
- 3분 심화: 판별 실험 설계 원칙. 결론이 틀렸을 때의 기록 방식. 후속 상관표 갱신.
- 함정: “경청했다”로 끝내기. 판별 데이터를 제안한 행동이 핵심.
- 숫자 하나: 두 가설 → 판별 데이터 1개(온도 의존).

Q62. 일정 압박 속에서 검증을 줄이라는 요구

- 질문: 출하 일정 때문에 스크린을 줄이라는 압력을 받으면 어떻게 하나.
- 60초 모범(STAR): 상황, 신제품 출하 일정이 촉박해 고온 리텐션 스크린 시간을 절반으로 줄이라는 요청이 있었습니다. 과제, 일정과 필드 위험을 정량적으로 비교해 판단 근거를 제공하는 것이었습니다. 행동, 스크린 시간 절반이 놓치는 tail 비트 수를 분포 데이터로 추정하고, 그것이 필드 불량률과 ECC 정정 한계에 미치는 영향을 계산해 세 가지 옵션(현행, 절반, 대체 스크린)을 위험·시간과 함께 제시했습니다. 대체 스크린으로 온도를 높여 등가 가속을 하면 시간을 30% 줄이면서 커버리지를 유지할 수 있음을 데이터로 보였습니다. 결과, 대체 스크린이 채택되어 일정과 품질을 함께 지켰습니다. 안 된다고만 하지 않고 옵션을 숫자로 내는 것이 PE의 역할이라 생각합니다.
- 3분 심화: 가속 등가 계산(아레니우스). 위험 수용 결정 주체 명확화. 문서화.
- 함정: 무조건 거부 또는 무조건 수용.
- 숫자 하나: 대체 가속으로 시간 -30%, 커버리지 유지(예시).

Q63. 내가 놓친 실수로 로트가 잘못 출하될 뻔했다

- 질문: 본인 실수를 발견했을 때 어떻게 행동하나.
- 60초 모범(STAR): 상황, 스크린 조건 설정 실수로 한 로트가 완화된 조건으로 테스트된 것을 출하 직전에 발견했습니다. 과제, 즉시 영향을 막고 재발을 방지하는 것이었습니다. 행동, 먼저 로트를 홀드하고 상급자에게 사실과 영향 범위를 바로 보고했습니다. 해당 로트를 정상 조건으로 재테스트하고, 같은 설정이 적용된 다른 로트가 있는지 시스템 로그로 전수 확인했습니다. 원인이 수동 입력 절차였음을 확인해 설정 값 자동 검증 규칙을 제안했습니다. 결과, 재테스트에서 추가 페일 다이가 걸러졌고 자동 검증이 도입되었습니다. 실수를 숨기는 비용이 드러내는 비용보다 항상 크다고 생각합니다.
- 3분 심화: 보고 순서(사실 → 영향 → 조치안). 절차 개선 제안 방식. 팀 내 심리적 안전.
- 함정: 실수를 축소하거나 남 탓.
- 숫자 하나: 영향 범위 전수 확인(로트 수 명시).

Q64. 새 세대 제품에서 기존 경험이 안 맞는다

- 질문: 이전 세대 상관표가 새 제품에서 예측을 틀릴 때 어떻게 하나.
- 60초 모범(STAR): 상황, 신규 노드에서 리텐션 tail 원인으로 이전 세대 1순위였던 접합 누설을 먼저 봤지만 맞지 않았습니다. 과제, 새 세대의 인과 사슬을 다시 세우는 것이었습니다. 행동, 이전 세대 상관표를 그대로 쓰지 않고 새 세대에서 바뀐 구조(EUV 레이어, 얇아진 유전막)를 기준으로 가설을 다시 나열했습니다. 리텐션 tail이 랜덤 단일 비트와 함께 늘어난 점에서 stochastic 컨택 결함을 추가 가설로 세우고, e-beam 결함 좌표와 비트맵을 매칭해 확인했습니다. 결과, 새 원인이 확인되어 상관표에 행을 추가하고 감도 계수를 새 세대 데이터로 다시 구했습니다. 경험은 가설의 출발점이고 검증은 매 세대 다시 한다는 태도를 배웠습니다.
- 3분 심화: 19장 7절 새 축. 20장 7.4절 표 갱신. 대리 지표의 재검증.
- 함정: “경험이 있어서 바로 알았다”는 답. 새 세대에선 위험 신호.
- 숫자 하나: 감도 계수는 세대마다 재산출.

부록 A. 함정 모음 — 감점 문장 20개

감점 문장	왜 감점인가	이렇게 바꾼다
“수율이 떨어졌습니다”	결과만 말함	“어느 항목이 어느 비트에서 얼마나”
“Vt는 소자를 켜는 전압입니다”	정의만	결정 변수와 제품 영향까지
“누설은 전력 문제입니다”	DRAM PE 관점 누락	리텐션으로 연결
“EUV는 해상도가 좋습니다”	핵심 이슈 누락	광자 수 부족 → stochastic
“3D DRAM은 3D NAND처럼 쌓입니다”	구조 오해	셀을 얹혀 층별 독립 1T1C
“온도가 오르면 전자가 활발해집니다”	비유만	아레니우스, 10°C당 약 2배
“평균이 같으니 문제없습니다”	tail 무시	하위 0.1%, 리페어 소모율
“PCM이 정상이니 공정 정상입니다”	TEG 한계 무시	어레이 내부·결함 밀도 확인
“엠티지가 나쁘니 식각입니다”	교란 변수	반경 프로파일 대조 후 스플릿
“TEM을 찍어 보겠습니다”	순서 오류	기존 데이터로 배제 후
“ECC가 있어서 괜찮습니다”	마스킹 문제	ECC 오프 RBER 관리
“얇을수록 좋습니다”(산화막)	트레이드오프 무시	누설·리텐션과의 균형
“하이브리드 본딩이 HBM에 이미 쓰입니다”	공개 사실 오류	후속 후보로 논의
“내부 수율은 약 %입니다”	기밀 추정	공개 범위만, 모르면 모른다
“소통을 잘했습니다”	추상어	구체 행동(예측 시그니처 작성)
“경험으로 바로 알았습니다”	검증 누락	가설 → 판별 데이터
“로해머는 소프트웨어 문제입니다”	PE 역할 누락	임계 분포 측정·스크린
“패키징은 조립입니다”	전기·열 결정 무시	접합층 열저항, TSV 저항
“리프레시는 전하가 새서 합니다”	읽기 파괴 누락	파괴 읽기 + 누설
“저온은 안전합니다”	코너 오해	tWR·크로스 온도 최악

부록 B. 카테고리별 숫자 카드

카테고리	숫자	의미
기초	10 20 mV / 0.1 nm	GOX 두께 → Vt
기초	60 mV/dec	SS 상온 이론 한계
기초	10°C → 약 2배	누설 아레니우스, 리텐션 절반
DRAM	10 fF, 100 mV, 64 ms	Cs, 센싱 ΔV, 리프레시
DRAM	약 10 fA	셀 허용 누설

카테고리	숫자	의미
DRAM	14만 → 수천 회	로해머 임계 공개 추이
NAND	약 20 V, 수 nm	프로그래밍 전압, 터널 산화막
NAND	13.5 μm , 중횡비 100	300단 스택
NAND	16상태, 15레벨	QLC
포토	92 eV, 14배	EUV 광자 에너지, 광자 부족
포토	0.33 → 0.55	High-NA
식각	수 %	중횡비 100 바닥 이온 플럭스
증착	약 1 Å/사이클	ALD
증착	-15% 단면 → +20%	W 저항
주입	+2% 도즈 → +10 15 mV	Vt
배선	0.8 1.0 eV	EM 활성화 에너지
패키지	25 55 μm vs 1 10 μm	범프 vs HB 피치
HBM	2048, 8 Gbps, 2 TB/s	HBM4
HBM	$0.99^{16} \approx 0.85$	16단 적층 수율
열	접합층 20 $\mu\text{m} \approx \text{Si } 6 \text{ mm}$	열저항 증가
열	3.9 → 1.95 μs	85°C 초과 tREFI
분석	5 13사이트	PCM 샘플링 한계
분석	하위 0.1%	PCN 판정 지표

[핵심]

60초 안에 숫자 하나가 들어가면 답변의 신뢰도가 달라진다. 숫자가 틀릴까 두려우면 “대략”, “공개 자료 기준”을 붙이고 자릿수만 맞춘다. 숫자가 없는 답은 교과서 낭독으로 들린다.

22. 1주일 치트시트와 암기 카드

이 장은 9절 골격을 따르지 않는다. **백지 재현용**이다. 표를 보지 않고 백지에 다시 그릴 수 있으면 통과, 못 그리면 해당 장으로 돌아간다. 문장은 짧다. 설명은 앞 장에 있다. 숫자는 모두 “대략, 공개 자료 기준”이다.

[핵심]

사용법. Day 1 6 저녁마다 해당 카드를 백지에 재현한다. Day 7은 15절 모의 7문항을 타이머로 답한다. 카드 한 줄 = 60초 답변의 빠대 한 개.

1. 공식·자릿수 카드

공식	뜻	자릿수 감각	장
$C = \epsilon_0 \epsilon_r A/d$	커패시턴스	DRAM Cs 약 10 fF	01, 19
$A \approx \pi \cdot D \cdot H$	실린더 면적	D 30 nm, H 1 μ m → 양면 약 10 fF	19
$\Delta V = (V_{DD}/2) \cdot C_s / (C_s + C_b)$	센싱 전압	Cs 10, Cb 50 fF → 약 90 mV	02, 13
$I = C \cdot \Delta V / t$	허용 누설	10 fF, 0.1 V, 64 ms → 약 16 fA	13
$I_D \propto (W/L) \cdot (V_{GS} - V_t)^2$	포화 전류	Vt +50 mV → 전류 눈에 띄게 감소	01
$I_{sub} \propto 10^{-(V_t - V_{GS})/SS}$	서브문턱	SS 100 mV/dec → Vt -100 mV = 누설 10배	01
$SS = \ln 10 \cdot (kT/q) \cdot (1 + (C_d + C_{it})/C_{ox})$	서브문턱 스윙	상온 한계 약 60 mV/dec, 실제 70 100	01
$rate \propto \exp(-E_a/kT)$	아레니우스	E_a 0.6 1.0 eV → 10°C당 1.5 2.5배	01, 15
$\tau = R \cdot C$	RC 지연	단면 -15% → R +20%	10
$R = \rho \cdot L/A$	저항	Cu +0.4%/°C	10
$R = k_1 \cdot \lambda / NA$	해상도	EUV 13.5 nm, NA 0.33 → 약 13 16 nm hp	05
$DOF \propto \lambda / NA^2$	초점 심도	NA 0.33 → 0.55 = 약 1/2.8	05, 19
광자 수 = 도즈/(hν)	광자 통계	EUV 30 mJ/cm² → 약 20 개/nm²	19
$\sigma/N = 1/\sqrt{N}$	포아송 요동	80 광자 → 11%	19
$Y_{stack} = Y_{die}^n \times Y_{bond}$	적층 수율	$0.99^{16} \approx 0.85$	12, 19
$R_{th} = t/(kA)$	열저항	접합층 20 μ m ≈ Si 6 mm	15, 19
$BW = I/O \times Gbps / 8$	대역폭	$2048 \times 8 / 8 \approx 2$ TB/s	12, 19
$P = pJ/bit \times bit/s$	I/O 전력	1 TB/s × 3 pJ/bit = 24 W	19
$Cpk = \min(USL - \mu, \mu - LSL)/(3\sigma)$	공정 능력	$1.33 = 4\sigma$	01, 03
$MTTF \propto J^{(-n)} \cdot \exp(E_a/kT)$	EM(블랙 식)	E_a 0.8 1.0 eV	10

2. 소자 파라미터 방향 카드

변수가 증가할 때 파라미터 방향. 반대는 반대.

변수 ↑	Vt	Ion	Ioff	SS	제품 첫 영향
GOX 두께	↑	↓	↓	↑(약)	tAA ↓ 속도, 리텐션 ↑
채널 도즈	↑	↓	↓	-	tWR 마진 ↓
게이트 CD(길이)	↑	↓	↓	↓	속도 ↓, 누설 ↓
접합 깊이	↓(단채널)	↑	↑	↑	리텐션 ↓

변수 ↑	Vt	Ion	Ioff	SS	제품 첫 영향
계면 상태 Dit	↑	↓	↑	↑	리텐션 ↓, BTI
온도	↓	↓	↑ ↑	↑	리텐션 절반/10°C
기판 바이어스(역)	↑	↓	↓	-	바디 효과
WL 리세스 깊이(BCAT)	↑	↓	↓	-	로해머 내성 ↑
HKMG N 일함수 금속 두께	방향 재질 의존	-	-	-	페리 Vt ±30 mV

3. DRAM 타이밍 한 줄 정의

항목	한 줄	민감 파라미터	최악 코너
tRCD	행 활성화 → 열 접근. 셀 전하가 BL로 나와 센싱 끝	Cs, Cb, R_WL, R_BL, SA 페리 Vt	고온
tRP	프리차지. BL을 V_DD/2로 복귀	BL RC, 프리차지 회로	고온
tRAS	행 활성화 유지 최소. 복원 완료	셀 전류, R_WL	고온
tRC	tRAS + tRP. 행 사이클	위 합	고온
tWR	쓰기 → 프리차지. 셀 충전 완료	셀 Tr Vt, VPP, SN 컨택 Rc	저온
tAA/CL	열 명령 → 데이터. 페리 경로	페리 Vt, 배선 RC	고온
tREFI	리프레시 간격 3.9 μs(85°C 이하), 1.95 μs(초과)	-	고온
tRFC	리프레시 1회 소요	뱅크 수, 전원	-
리텐션	데이터 유지 시간 ≥ 64 ms 요구	누설 5경로, Cs	고온

4. DRAM 불량 한 줄

불량	한 줄	첫 의심	첫 데이터
리텐션 tail	누설 큰 비트가 64 ms 못 버텨	접합·유전막 누설, 셀 Vt 낮음	bake 분포, 온도 의존
VRT	리텐션이 시간에 따라 토글	접합 근처 트랩	반복 테스트
로해머	인접 행 반복 활성화 → 비트 플립	WL 피치·리세스, 결합	임계 횟수 분포
tWR 페일	저온에서 셀 충전 부족	셀 Tr Vt ↑	PCM 셀 Vt
tRCD 페일	센싱 늦음	Cs ↓, R_WL ↑ (파 셀)	위치 의존 타이밍
쌍 비트	인접 셀 쇼트	커패시터 브리지	비트맵 방향, SEM
컬럼 페일	BL 계 오픈/쇼트	BL 컨택, SA	컨택 TEG
로우 페일	WL 계 오픈/쇼트	WL, 드라이버	WL 저항
랜덤 단일 비트	셀 하나 결함	stochastic, 파티클, 결정 결함	결함 밀도 매칭
IDD 증가	대기 누설	페리 Ioff, GIDL	PCM Ioff
스피드 빈 하락	tAA 마진 부족	페리 Vt/Ion	PCM 페리

5. NAND 동작 전압 개념

값은 개념 범위. 실제로는 세대·설계별.

동작	선택 WL	비선택 WL	채널/BL	물리	결과
프로그램	약 20 V급(ISPP 스텝)	패스 전압 약 6 10 V	선택 스트링 0 V, 비선택 부스팅	FN 터널링 → SiN 트랩	Vt ↑

동작	선택 WL	비선택 WL	채널/BL	물리	결과
소거	0 V	0 V	채널 약 20 V급(GIDL로 정공)	전자 방출/정공 주입	Vt ↓
리드	리드 레벨(상태 사이)	패스 전압	BL 프리차지 → 방전 감지	스트링 전류	상태 판정
검증	검증 레벨	패스	동일	리드와 동일	다음 스텝 여부

셀 종류	상태 수	리드 레벨 수	endurance 감각(공개 일반)
SLC	2	1	수만 10만 회
MLC	4	3	수천 1만 회
TLC	8	7	수천 회
QLC	16	15	수백 1천 회

6. NAND 불량 한 줄

불량	한 줄	첫 의심	첫 데이터
tPROG 증가	루프 수 많음	터널 산화막 두께 ↑, R_WL(파 셀)	WL 위치별 루프
Vt 창 축소	상태 간격 좁음	트랩층 두께·밀도, 홀 CD 산포	상태별 분포 폭
리텐션 시프트	베이크 후 Vt 이동	터널 산화막 트랩, 사이클	베이크 전후
endurance 감소	사이클 후 창 붕괴	터널 산화막 막질, 전계	사이클별 창
층별 Vt 기울기	WL 번호 따라 단조	홀 테이퍼, ONO 피복	층별 Vt 평균
덱 경계 dip	경계 WL만 낮음	오버레이, 채널 연결	경계 Vt, 오버레이
Disturb	패턴 의존 Vt 이동	부스팅 효율, 누설	패턴 테스트
RTN/리트라이	리드 전류 요동	채널 폴리 결정립, 트랩	반복 리드
스트링 오픈	스트링 전류 0	홀 단선, 경계 잔류	스트링 전류
블록 페일	블록 접근 불가	WL 컨택, 슬릿, 본딩	블록 맵, TEG
WL 쇼트	인접 WL 연결	슬릿 W 잔류, 계단 관통	WL 간 누설

7. 8대 공정 한 줄 카드

공정	핵심 변수 3	계측	첫 불량	장
웨이퍼	COP, 산소/BMD, 휨/TTV	파티클, 라이프타임, 휨	접합 누설, 오버레이	04
산화	두께, 계면 Dit, 질화	엘립소, C-V, 전하 펌핑	Vt shift, SS, 터널막	04
포토	도즈, 포커스, 오버레이	CD-SEM, FEM, 오버레이	CD, stochastic, 정렬	05
식각	CD 바이어스, 프로파일, 선택비	CD, OCD, TEM	HAR 보잉, 손상, 잔류	06
증착	두께, 단차 피복, 갭필	엘립소, TEM, 저항	유전막 누설, W 보이드	07
이온주입	도즈, 에너지, 어닐	Rs, SIMS, PCM	Vt, 접합 누설, 비대칭	08
금속배선	저항, 비아, EM	저항 TEG, X-ray	RC, 오픈, 신뢰성	10
EDS·패키징	코너, 리페어, 접합	비트맵, TSV TEG, SAM	가드밴드, 채널, 열	11, 12
(세정·CMP)	파티클, 오염, 디싱	검사, TXRF, 프로파일러	랜덤 페일, Rc 산포	09

7.1 DRAM 플로우 한 줄

well/STI -> BCAT WL recess + GOX + WL metal -> BL contact / BL -> SN contact
 -> cap mold / HAR hole / bottom electrode / ZAZ / top electrode
 -> periphery (HKMG) -> metal -> EDS

웰/STI → BCAT(WL 리세스, GOX, WL 금속) → BL 컨택/BL → 스토리지 노드 컨택 → 커패시터(몰드, HAR 홀, 하부전극, ZAZ, 상부전극) → 페리(HKMG) → 배선 → EDS.

7.2 3D NAND 플로우 한 줄

peri (PUC) or separate wafer -> ONON mold x N -> channel hole (per deck)
 -> ONO + channel poly -> staircase -> slit -> SiN removal
 -> TiN/W replacement gate -> contact / BL -> (bonding) -> EDS

페리(PUC 또는 별도 웨이퍼) → ONON 몰드 N층 → 채널 홀(덱 분할) → ONO + 채널 폴리 → 스테어케이스 → 슬릿 → SiN 제거 → TiN/W 교체 게이트 → 컨택/BL → (본딩) → EDS.

8. 불량-공정 속단 표

증상을 보면 첫 의심과 첫 데이터를 즉시 말한다. 확정은 아니다.

증상	첫 의심 공정	첫 데이터	배제 후 다음
리텐션 tail(고온)	커패시터 증착(유전막), 주입(접합)	리텐션 온도·전압 의존	셀 Vt, Cs TEG
리텐션 tail(엣지 링)	커패시터 몰드 식각 엣지	하부 CD 반경 프로파일	Cs 사이트별
랜덤 단일 비트 ↑	포토(EUV stochastic), 세정(파티클)	e-beam 결함 밀도, 리페어 소모율	결정 결함
쌍 비트 ↑	세정 건조(leaning), 식각 프로파일	상면 SEM, 비트맵 방향	CMP 잔류
tWR 저온 페일	이온주입(도즈), 식각(WL 리세스)	PCM 셀 Vt	VPP, SN Rc
tRCD 파 셀 지연	증착(W 갭필)	WL 저항 TEG, 위치 의존	BL RC
페리 Vt 시프트	산화(GOX), 주입, HKMG 증착	PCM Vt/Ion/SS 조합	게이트 CD
컬럼 페일 ↑	컨택 식각, 배선	컨택 TEG, 비트맵	SA 회로
로해머 임계 ↓	식각(WL 리세스 얇음)	WL 깊이 OCD, 셀 Vt	접합 프로파일
NAND 층별 기울기 ↑	식각(홀 테이퍼), ALD 피복	층별 Vt, 상하 TEM	척 온도 FDC
NAND 경계 dip	포토(택 오버레이)	오버레이 반경 분포	경계 계면 TEM
NAND tPROG 전체 ↑	산화(터널막 두께)	TEM 두께, Vt 창	트랩층
NAND 블록 페일	컨택 식각(스테어케이스), 슬릿	WL 컨택 TEG, 블록 맵	본딩 SAM
HBM 채널 완전 페일	TSV/범프	TSV TEG, X-ray	배선
HBM 저전압 고속 페일	I/O 마진(설계-VDDQ)	슈무, 채널 위치	TSV 저항
HBM 상부 다이 고온 페일	접합층(NCF/MUF 보이드)	다이별 온도, SAM	웨이퍼 리텐션 이력
열 사이클 후 저항 ↑	범프 IMC, HB Cu 확산	전후 저항	크랙 단면
원형 다이 클러스터	본딩 파티클	SAM	디본딩 EDX
샷 반복 페일	포토 마스크/펠리클	repeater 분석	스캐너 필드
슬롯 의존	배치 장비(퍼니스, 배치 ALD)	슬롯 vs 결과	웨이퍼 로트

9. 맵 시그니처 속단

형태	첫 의심
센터-엣지 방사	챔버 균일도, CMP, 어닐
엣지 링(1 2열)	EBR, 엣지 식각률, 척, 본딩 엣지
반달/편심	척 편심, 가스 흐름
샷 반복	마스크, 스캐너
스캔 줄무늬	스캐너, 프로브 카드
동심 다중 링	CMP 패드, 어닐 존
나선	스핀 공정
아크 스크래치	CMP, 핸들링
랜덤 스팟 클러스터	파티클, 본딩 보이드
전체 랜덤	stochastic, 결정 결함
다이 내 동일 위치	레이아웃, 필드 내 CD
체커보드	프로브 사이트
사분면	서브챔버, 프로브
슬롯 순서	배치 장비 위치

10. 온도·전압 코너 카드

항목	최악 코너	이유
DRAM 리텐션	고온	누설 아레니우스
tWR	저온	Vt ↑ → 셀 전류 ↓
tRCD/tAA	고온	이동도·저항 ↑
IDD 대기	고온	Ioff ↑
NAND tPROG	저온	터널링·전류 ↓
NAND 리텐션	고온	트랩 방출
NAND Vt 창	크로스(쓰기 저온, 읽기 고온)	셀 전류 온도 의존
HBM 아이 폭	고온 + 저전압	저항·지터·스윙
EM	고온 + 고전류	블랙 식
솔더	열 사이클	CTE 부정합

전압	낮추면	높이면
VDD 코어	센싱 ΔV ↓, tWR ↓	누설·TDDDB ↑
VDDQ	아이 폭 ↓	전력 ↑
WL 오프(음)	서브문턱 ↓, GIDL ↑	반대
VPP	tWR ↓	GOX 스트레스, 로해머
NAND 프로그램	tPROG ↑	disturb, 산화막 열화

11. HBM / 패키지 카드

항목	HBM3E	HBM4(JEDEC 공개)
I/O	1024	2048

항목	HBM3E	HBM4(JEDEC 공개)
핀 속도	약 8 9.6 Gbps	최대 8 Gbps
대역폭	약 1.0 1.2 TB/s	약 2 TB/s
채널	16	32
단수	8/12	최대 16
용량	최대 36 GB	최대 64 GB
VDDQ	약 1.1 V	약 0.7 0.9 V
높이	약 720 μm	최대 약 775 μm

접합 방식	피치	열	핵심 불량
TC-NCF	25 55 μm	필름 열전도 낮음	필름 보이드, 미접합
MR-MUF	25 55 μm	필러로 개선	MUF 보이드, 흐름
Hybrid bonding	1 10 μm	최유리	파티클 보이드, 리세스

수확	값
0.99 ¹²	약 0.89
0.99 ¹⁶	약 0.85
0.98 ¹⁶	약 0.72
접합층 20 μm (k 0.5)	Si 6 mm 등가
파티클 1 μm	보이드 수 mm
TSV	직경 5 10 μm , 깊이 약 50 μm

12. 최신 기술 숫자 카드 (19장)

이슈	숫자	첫 문장
EUV	13.5 nm, 92 eV, 광자 14배 부족	"본질은 광자 수 부족에서 오는 확률적 결함"
High-NA	NA 0.55, half-field, DOF 1/2.8	"해상도를 사고 DOF·필드를 지불"
1c DRAM	Cs 10 fF, 누설 16 fA, 종횡비 40 100	"커패시터·누설·로해머가 동시에 좁아짐"
3D DRAM	층별 독립 1T1C, 수십 층 데모	"셀을 얹혀 층수로 밀도"
IGZO	오프 10 ⁻¹⁸ A/ μm , 이동도 10 cm ² /V·s	"리텐션을 사고 tWR·드리프트를 지불"
300단 NAND	13.5 μm , 종횡비 100, 3-deck	"한 번에 못 뚫어 텍을 나눔"
저온 식각	-40 ~ -70°C	"척 온도가 새 FDC 항목"
본딩 NAND	수율 곱, W2W 100 200 nm	"두 웨이퍼 수율의 곱"
HBM4	2048, 2 TB/s, 16단, 0.7 0.9 V	"I/O 2배, 전압 하향, 열·마진·수율"
CXL	+100 200 ns	"더 뜨겁고 낮은 전압에서 오래"

13. A!SK 답변 골격

13.1 직무지식 60초

시간	요소	문장 틀
10초	정의	"X는 입니다."
10초	PE 중요성	"제품에서는 (항목)으로 나타나기 때문에 중요합니다."

시간	요소	문장 틀
15초	변수 + 숫자	"핵심 변수는 이고, 예를 들어 만큼 흔들리면 정도 변합니다."
15초	불량 + 데이터	"그때 보이는 불량은 이고, 1차로 데이터를 봅니다."
10초	조치	"원인이 확인되면 를 조치하고 를 SPC에 넣습니다."

```
define -> why PE (product item) -> variable + number
        -> failure + first data -> action + SPC
```

13.2 직무지식 30초(짧게 요구될 때)

- 정의 → 제품 항목 → 숫자 하나 → 첫 데이터.

13.3 직무지식 3분(심화 요구 시 60초 뒤에 불임)

- 60초 골격 + 물리 식 1개 + 트레이드오프 1개 + 최신 이슈 연결 1개 + 모르는 경계 명시.

13.4 상황판단 STAR 60초

시간	요소	문장 틀
10초	S 상황	"한 상황이었습니다."
10초	T 과제	"제 역할은 었습니다."
30초	A 행동	구체 행동 2 3개(누구에게, 무엇을, 어떤 데이터로)
10초	R 결과	숫자/변화 + 배운 점 한 줄

13.5 모르는 질문 대응

- "공개된 범위로는 입니다. 실제 값은 제가 알 수 없습니다. 다만 PE로서 접근한다면 데이터로 순서로 보겠습니다."

13.6 감점 문장 체크(21장 부록 A 요약)

하지 말 것	대신
결과만("수율 하락")	항목·비트·수량
정의만	변수·제품 영향까지
비유만	숫자와 물리
평균만	tail
추상어("소통")	구체 행동
기밀 추정	공개 범위 + 모른다

14. 1주 백지 재현 체크

Day	백지에 그릴 것	통과 기준
1	누설 5경로 그림, $C=\epsilon A/d$ 숫자, SS 식, DRAM/NAND 비교표	숫자 5개 이상
2	DRAM-NAND 플로우 ASCII, Deal-Grove 방향, Rayleigh-DOF	플로우 각 10단계
3	HAR 불량 4종 그림, ALD vs CVD 표, 도즈·에너지·어닐 방향	4절 표 재현
4	RC-EM 식, CMP 디싱 그림, 비트맵 시그니처 8종	9절 표 재현
5	HBM 스택 단면, 열저항 계산, 리텐션·VRT·로해머 한 줄	11절 표 재현

Day	백지에 그릴 것	통과 기준
6	상관표 20행(20장 9.2), 체크리스트 12단계	8절 표 재현
7	15절 모의 7문항 타이머 답변	각 60초 내 골격 5요소

14.1 백지 그림 6개

(1) DRAM 1T1C WL --- Tr BL [C] Cs = 10 fF plate	(2) leakage x5 1 subthreshold (ch) 2 GIDL (gate-drain) 3 junction (SN-sub) 4 GOX tunneling 5 cap dielectric	(3) 3D NAND string [SSL] [WL n] ---+ [...] channel hole [WL 1] ---+ (ONO + poly) [GSL] [CSL]
(4) cap cylinder D = 30 nm H = 1 um AR 30-100 +---+ ZAZ = 5 nm	(5) HBM stack [core die x 8-16] 50 um [bond layer] 20 um <- hot [core die] [base die] [interposer] -- GPU	(6) causal chain process var -> structure -> device param -> product item -> yield / reliability

그림	한글 라벨
(1)	DRAM 1T1C: WL, 셀 Tr, BL, 커패시터(Cs 약 10 fF), 플레이트
(2)	누설 5경로: 서브문턱, GIDL, 접합(SN-기판), GOX 터널링, 커패시터 유전막
(3)	3D NAND 스트링: SSL, WL n 1, GSL, CSL, 채널 홀(ONO + 폴리)
(4)	커패시터 실린더: D 약 30 nm, H 약 1 um, 종횡비 30 100, ZAZ 약 5 nm
(5)	HBM 스택: 코어 다이 8 16장(약 50 um), 접합층(약 20 um, 열 병목), 베이스 다이, 인터포저
(6)	인과 사슬: 공정 변수 → 구조/막질 → 소자 파라미터 → 제품 항목 → 수율/신뢰성

15. Day 7 모의 7문항

각 문항 준비 1분, 답 60초. 답 후 체크포인트 5개 중 4개 이상이면 통과.

문항 1. DRAM 리텐션이 무엇이고 어떤 공정 변수가 흔드나

체크	내용
정의	셀 전하가 리프레시 주기(64 ms) 동안 유지되는 시간
물리	누설 5경로, 허용 약 10 fA
변수	유전막 두께, 접합 결함, 셀 Vt, WL 리세스
데이터	리텐션 bake 분포, 온도·전압 의존, 비트맵
숫자	10°C당 약 절반, 85°C 초과 2배 리프레시

문항 2. EUV가 PE에게 만드는 문제는

체크	내용
정의	13.5 nm, 92 eV, 광자 14배 부족
물리	포아송 요동 + 레지스트 화학 → stochastic
증상	랜덤 단일 비트, 리페어 소모율 ↑, LCDU

체크	내용
데이터	e-beam 결함 밀도 ↔ 비트맵 좌표
조치	도즈·PEB·레지스트, 결함 밀도 SPC, 처리량 트레이드오프

문항 3. 3D NAND 층별 V_t 산포의 원인과 분석

체크	내용
정의	WL 번호에 따른 V_t 평균·폭 변화
물리	홀 테이퍼(전계), ONO 피복, 텍 경계 정렬
형태	기울기·dip·특정층·전체 shift 4종
데이터	층별 V_t , 상하 TEM, 오버레이, 척 온도
숫자	상하 CD 차 약 20 nm, 정렬 15 nm → 전류 -10 20%

문항 4. HBM4에서 PE가 새로 관리할 것

체크	내용
스펙	2048 I/O, 약 2 TB/s, 16단, VDDQ 0.7 0.9 V
열	접합층 병목, 상부 다이 +수 °C → 리텐션
마진	채널 32개 슈무·아이 폭, 저전압
수율	$0.99^{16} \approx 0.85 \rightarrow$ KGD 강화
경계	공개 스펙만, 내부 마진은 모른다

문항 5. 수율 급락 시 첫 30분

체크	내용
사실 확정	항목·로트·웨이퍼·다이·비트·시점·수량
테스트 배제	이전 로트 재테스트
분해	항목 × 비트맵 × 코너
시그니처	웨이퍼 맵·다이 내·슬롯·챔버 + 변경 이력
가설	3 5개 → 기존 데이터로 배제 → 스플릿

문항 6. PCM V_t 가 올랐다. 원인을 어떻게 좁히나

체크	내용
조합	Ion·SS·Ioff 방향 함께
GOX	Ion ↓, SS 정상, C-V 두께 ↑
도핑	Ion ↓, SS 정상, GOX 정상
계면	SS ↑
확인	산화·주입 로그, 인라인 두께

문항 7. (상황) 선배와 분석 결론이 다르다

체크	내용
S	두 가설(예: 커패시터 vs 접합 누설)
T	데이터로 판별

체크	내용
A	두 가설이 다르게 예측하는 데이터 합의(온도 의존) → 측정
R	결론 + 체크리스트 반영
태도	누가 아니라 무엇이 판별하나

16. 마지막 한 장 — 이것만은

번호	문장
1	PE의 문장: “이 변수가 이만큼 흔들리면, 어떤 파라미터가 어떻게, 제품에서 무엇으로, 어떤 데이터로, 무엇을 조치”
2	제품을 죽이는 것은 평균이 아니라 tail
3	리텐션은 고온, tWR은 저온이 최악
4	누설 5경로, 허용 약 10 fA
5	EUV는 광자 수 부족 → 확률적 결함 → 랜덤 단일 비트
6	300단은 텍을 나누고 텍 경계가 새 축
7	16단 HBM은 $0.99^{16} \approx 0.85$, 접합층이 열 병목
8	맵 형태로 후보를 3개 이하로
9	인과는 재현 + 제거 둘 다
10	공개 범위만 말하고, 모르면 모른다고 말한 뒤 접근법으로 전환