

安路 PH1P35

图像处理模块迁移说明与验证报告

实时四像素图像流、功能 review、RTL 仿真、TD 综合与布局布线结果

目标工程：D:/anlu/rtl 日期：2026年09月02日

RTL 仿真 PASS 4 个测试平台及集成边界	TD 综合 PASS 88 个源文件，gate DB 已导出	TD 布局布线 PASS place、route、fix_hold 完成	最终时序 PASS Setup WNS +0.220 ns
--------------------------------	--------------------------------------	--	-------------------------------------

本次时序收敛结论

原始失败来自图像处理模块同一时钟周期内过长的组合路径。关键路径从 AWB 输出经过灰度乘法、灰度求和、Sobel、绝对值、阈值比较和输出模式选择，最终到达图像流输出寄存器。已将算法重构为多级流水，并保持模式、阈值、tuser、tlast、tvalid 与数据同步。

指标	原始布线结果	流水线重跑结果	结论
Setup WNS	-7.951 ns	+0.220 ns	余量为正
Setup TNS	-800.689 ns	0 ns	无总负裕量
失败端点	141	0	无 Setup 失败端点
Hold WNS	+0.020 ns	+0.020 ns	保持通过

硬件验证状态：NOT RUN。当前会话没有 SC500CS 摄像头、PH1P35 开发板和 HDMI 显示器，因此不把硬件画面标记为通过。

1. 工程范围与数据路径

以官方 lab_hd_3_osd 工程为基础，只迁移不依赖 CPU 的灰度、Sobel、腐蚀和膨胀图像处理功能。官方摄像头、ISP、DDR2、HDMI、Logo、OSD 和厂商 IP 保持在目标工程内，原工程和 D:/la32r_soc 不修改。

实时数据路径

AWB 96 bit RGB -> image_process_stream_96 -> data_96bit_to_128bit -> video_in -> DDR2 -> HDMI mixer

范围	处理
迁移	96 位四像素 RGB888 流接口、灰度、Sobel 二值边缘、3x3 腐蚀、3x3 膨胀、模式按键选择。
保留	官方 MIPI 两通道、AWB、demosaic、DDR2、HDMI mixer、Logo、OSD、PLL、FIFO 和数据格式转换链。
排除	原 img_accel 的 CPU AXI 配置、DMA、静态整帧 BRAM、VGA、Xilinx IP、cnn_core.v、CNN 参数和 CNN 存储器。
不改变	顶层物理端口和官方约束。不增加阈值按键，不增加新的文字字库。

目录归类

D:/anlu/rtl/user_source/hdl_source 下按 ip/camera、ip/image、ip/video、ip/display、ip/memory、ip/control、ip/audio 和 ip/platform 分类。未进入当前工程的旧版本放在对应 legacy 子目录。官方生成 IP 集中在 user_source/ip_source。

IP 来源

user_source/ip_source 来自官方 lab_hd_3_osd 副本，不从 D:/la32r_soc 生成。demosaic_4x_2_0、phlp35_ddr、mipi_dphy_rx、uics500_cfg 和 uiisp_beta 均为官方例程目录中的安路文件。新增 image_process_stream_96.v 不例化厂商 IP；行缓存使用普通 Verilog 数组，由 TD 进行 RAM 推断。

说明文件按用户要求收敛为 D:/anlu/rtl 根目录的一份总 PDF，工程内没有 *_spec.md。

2. 算法和接口契约

每个有效输入拍包含 4 个 RGB888 像素。横向坐标按四像素组计数：1024 像素宽度对应 256 个处理组，600 行对应每帧 153600 个有效处理组。输出的算法结果复制到四个像素位置。

灰度和四像素组

每个像素使用原模块公式： $\text{gray} = (77 * R + 150 * G + 29 * B) \gg 8$ 。四个灰度值相加后右移 2 位，得到当前处理组的平均灰度。乘法输入显式扩展到 16 位，避免表达式宽度造成截断。

Sobel

窗口右下角为当前处理组。Gx 使用左列和右列的 1、2、1 加权差，Gy 使用上行和下行的 1、2、1 加权差。 $\text{magnitude} = \text{abs}(\text{Gx}) + \text{abs}(\text{Gy})$ ，当 $\text{magnitude} > \text{threshold}$ 时输出 1。默认 $\text{threshold} = 24$ ，等于阈值时不输出边缘。

腐蚀和膨胀

腐蚀是二值 3x3 窗口全与，膨胀是二值 3x3 窗口全或。二值窗口来自 Sobel 结果。 $x_group < 2$ 或 $y < 2$ 时没有完整窗口，Sobel、腐蚀和膨胀均输出黑色。

I_algo_mode	模式	输出
2'b00	原图	原始四像素 RGB 数据直通
2'b01	Sobel	黑白二值边缘，复制到四个像素
2'b10	腐蚀	3x3 二值窗口全与
2'b11	膨胀	3x3 二值窗口全或

按键映射

两个板载按键为低有效，I_button = 2'b11 选择原图，2'b10 选择 Sobel，2'b01 选择腐蚀，2'b00 选择膨胀。按键经过时钟同步和去抖。ae_set 接收全高按键值，不再用两个按键调节自动曝光。

行缓存

只使用两行灰度缓存和两行 Sobel 二值缓存，以及横向窗口延迟寄存器。不保存完整图像。四像素组级处理是本迁移的明确接口折衷，因此与原单像素静态 BRAM 坐标实现不保证逐像素完全一致。

3. 流水线和标记对齐

时序收敛修改只改变算法内部的固定延迟，不改变视频链路速率约定。图像处理模块不实现暂停式反压；在官方固定速率链路中，输入有效时每拍接受一个处理组，输出固定延迟 4 个时钟周期产生对应结果。

级次	主要工作	同步信息
Stage 0	4 个像素的 RGB 加权乘法。	原始数据、坐标、模式、阈值、tuser、tlast、tvalid
Stage 1	三个乘积相加，得到 4 个灰度值。	Stage 0 控制信息
Stage 2	四像素平均、灰度行缓存读写、3x3 灰度窗口寄存。	Stage 1 控制信息
Stage 3	Sobel、阈值比较、二值行缓存读写、3x3 二值窗口寄存。	Stage 2 控制信息
Output	腐蚀、膨胀和模式选择，输出 RGB 数据。	Stage 3 控制信息和数据

帧配置契约

在 tuser 到达的有效帧首拍锁存 I_algo_mode 和 I_edge_threshold。帧内改变按键或输入参数不会混合模式。isp_top 对官方 AWB 提前帧标记使用 awb_frame_pending，并把它对齐到 AWB 首个有效 RGB 拍，避免帧模式和坐标错位。

视频链路边界

data_96bit_to_128bit 保留官方提前帧开始通知协议：96 位帧首标记可以先于 128 位有效数据到达，用于 video_in 提前复位 DDR FIFO。打包器只对有效 96 位数据计数，输入空拍不会改变拼接位置。

Ready 信号

官方固定速率链路中未使用的 ISP 下游 ready 已明确置为 1'b1，避免悬空 ready 造成仿真和综合不确定性。

本页的固定延迟、标记对齐和四拍拼接契约均由事件驱动仿真及 Python 参考模型覆盖。

4. Review、debug 和修复

本次不是只做语法检查。先对原始布线报告提取最差 Setup 路径，再以失败基线验证修改效果，最后用同一 TD 工程重新综合和布局布线。

问题	证据和处理
原始关键 Setup 路径	td_phy_retry_pr.timing: 预算 8.888 ns, 数据路径 16.578 ns; cell 9.877 ns, 占 59%, net 6.701 ns, 占 41%。起点为 u_isp_top/u_awb/mult0_syn_165.clk, 终点为 image_process_stream_96/0_tdata_reg[21]_syn_2.ie。
同拍算法链过长	AWB 输出后连续经过灰度乘法、组平均、Sobel、绝对值、比较和模式多路选择。已改成 Stage 0 到 Output 的固定流水线。
表达式和网络可见性	删除函数式算术, 改为显式灰度、符号 Sobel、绝对值和阈值网络; 乘法操作数显式扩展。TD 重新分析 88 个源文件并完成层次展开。
标记和配置	tuser、tlast、tvalid、数据、坐标、模式和阈值逐级同步; 帧首模式和阈值只在有效 tuser 拍锁存。
测试平台缺陷	仿真发现 96 到 128 打包器测试平台第三拍期望字面量错误。对照生产 RTL 的拼接公式修正期望值, 再次运行通过; 未修改生产逻辑来迁就错误测试。

Review 结论

关键路径已从图像处理输出端点移走并获得正裕量。当前图像处理 MIPI_RX_BYTE_CLK 路径组的最差 Setup Slack 为 +0.654 ns, 数据路径 7.969 ns; 全工程最差 Setup Slack 为 HDMI_PIXEL_CLK 组的 +0.220 ns。当前不存在 Setup 失败端点。

未修改 SDC 来掩盖问题。时钟仍为 MIPI_RX_BYTE_CLK 8.888 ns、HDMI_PIXEL_CLK 19.230 ns 等官方约束; 当前收敛来自 RTL 流水化和 TD 重新布局布线。

5. RTL 仿真和参考模型

使用本机 Icarus 进行事件驱动仿真，使用 Python 模型独立计算算法和流标记。新流水延迟为 4 拍，测试平台使用数据、tuser、tlast 队列检查延迟后的标记，不仅检查编译结果。

测试	结果	覆盖
tb_image_process_stream_96.sv	PASS	原图、Sobel、腐蚀、膨胀；常量、水平边缘、垂直边缘、渐变、单点；阈值边界；帧内配置锁存。
tb_data96_128.sv	PASS	96 位到 128 位的四拍拼接、valid 间隙和复位行为。
tb_mode_selector.sv	PASS	五组低有效按键编码和去抖后的四种模式。
tb_stream_pack_integration.sv	PASS	图像流到打包器集成边界；tuser、tlast、valid 延迟和打包计数。
run_image_process_reference.py	PASS	2 帧 1024x600；每帧 153600 组、600 个 tlast、1 个 tuser；每帧 115200 个 128 位输出拍。

仿真日志

```
D:/anlu/rtl/reports/rtl_simulation_timing_pipeline_20260902.log
D:/anlu/rtl/reports/python_reference_timing_pipeline_20260902.log
```

仿真验收重点

所有测试均检查有效拍数量和边界标记。参考模型确认每帧 $1024 / 4 \times 600 = 153600$ 个处理组、每行一个 tlast、每帧一个 tuser，且打包顺序为 A、B、C、D $\rightarrow \{A, B[95:64]\}$ 、 $\{B[63:0], C[95:32]\}$ 、 $\{C[31:0], D\}$ 。

仿真通过只证明 RTL 流和算法契约，不替代 TD 时序或硬件画面验证。

6. TD 综合、布局布线及时序

工具：Tang Dynasty 6.2.168116。器件：PH1P35MDG324。速度等级：-3。顶层：design_top_wrapper。许可证更新后重新运行本次综合和布局布线，未使用历史报告作为本次通过证据。

阶段	Setup	Hold	证据
本次综合	WNS +0.919 ns TNS 0 FEP 0	WNS +0.114 ns TNS 0	td_syn_timing_pipeline_20260902.log optimize_rtl、optimize_gate、gate DB
本次最终布线	WNS +0.220 ns TNS 0 FEP 0	WNS +0.020 ns TNS 0	td_phy_timing_pipeline_20260902.log place、route、fix_hold、PR DB

关键路径对比

报告	路径	结果
原始 td_phy_retry_pr.timing	AWB mult0_syn_165.clk -> image_process_stream_96/0_tdata_reg[21]_syn_2.ie	Setup WNS -7.951 ns; delay 16.578 ns; cell 9.877 ns; net 6.701 ns
本次图像处理组	image_process_stream_96/stage2_gray_top_2_reg[3]_syn_2.clk -> image_process_stream_96/ramread0_syn_107.imb	Slack +0.654 ns; delay 7.969 ns; cell 3.265 ns; net 4.704 ns
本次全工程最差组	hdmi_mixer/S_video_de_2d_reg_syn_3.clk -> hdmi_mixer/0_hdmi_data_reg[3]_syn_2.id	Slack +0.220 ns; delay 18.758 ns; 预算 19.230 ns

布局后资源

资源	使用 / 总量	利用率
Slice	15327 / 21216	72.24%
LUT6	12996 / 21216	61.26%
Reg	14113 / 42432	33.26%
eRAM20K	30 / 108	27.78%
DSP	21 / 40	52.50%
DDR byte / MIPI RX / PLL	6 / 12; 1 / 2; 3 / 6	50.00%; 50.00%; 50.00%

详细报告：D:/anlu/rtl/reports/td_syn_timing_pipeline_gate.timing、td_phy_timing_pipeline_pr.timing、td_phy_timing_pipeline_phy.area、td_phy_timing_pipeline_phy.ts。

7. 验收结论、风险和后续动作

验收项	状态	结论
算法 RTL 功能	PASS	四种模式、边缘、形态学、阈值边界和帧内配置锁存已仿真。
流接口标记	PASS	固定 4 拍延迟后数据、tuser、tlast、tvalid 对齐；96 到 128 拼接通过。
TD 综合	PASS	88 个源文件分析完成，gate DB 导出。
TD 布局布线	PASS	place、route、fix_hold 完成，PR DB 导出。
TD Setup / Hold	PASS	最终 Setup WNS +0.220 ns，TNS 0，FEP 0；Hold WNS +0.020 ns。
硬件画面	NOT RUN	当前没有开发板、SC500CS 摄像头和 HDMI 显示器。

非致命 TD 警告

本次综合日志仍有官方 DDR PHY undriven pin 和 RAM_STYLE/AUTO 警告。日志没有 RUN-8008、ERROR 或 FATAL，且流程和时序通过；这些官方 IP 警告没有在本次迁移中静默删除，硬件上电后仍应结合 DDR 初始化和实际画面观察。

交付文件

```
TD 工程: D:/anlu/rtl/td_project/camera_to_dsi_display.al
顶层: D:/anlu/rtl/user_source/hdl_source/design_top_wrapper.v
图像处理: D:/anlu/rtl/user_source/hdl_source/ip/image/image_process_stream_96.v
模式选择: D:/anlu/rtl/user_source/hdl_source/ip/control/mode_selector.v
仿真: D:/anlu/rtl/sim/tb_image_process_stream_96.sv、tb_data96_128.sv、tb_mode_selector.sv、tb_stream_pack_integration.s
v
```

最终结论

本次 RTL 流水线修改已解决 td_phy_retry_pr.timing 中图像处理关键 Setup 失败路径，并完成许可证更新后的重新综合和布局布线。当前 TD 报告显示 Setup 和 Hold 均无失败端点。硬件验证仍为 NOT RUN，不能用仿真和时序报告代替摄像头到 HDMI 的实物检查。

报告结束