

安路 PH1P35 实时图像处理与 CNN 迁移报告

目标工程：D:/anlu/rtl | 器件：PH1P35MDG324 | TD：6.2.168116

本报告只记录当前迁移工程的证据。历史失败、当前成功、部分完成和未运行项目分开列出。

结论

RTL 功能仿真、CNN 定点中间结果对比、安路综合、布局布线和 hold 修复均已执行。当前最终布局布线报告满足 Setup、Hold、TNS 和 FEP 验收条件。CNN 单次推理测得 1,841,008 个 MIPI_RX_BYTE_CLK 周期；按 100 MHz 计算为 18.41008 ms，高于 60 Hz 的 16.6667 ms 周期。因此，视频连续显示已实现，但严格的每个 60 Hz 视频帧完成一次 CNN 推理仍标记为部分完成。硬件实物验证没有执行。

类别	状态	当前证据
SUCCESS	通过	仿真回归；CNN trace；TD 综合；TD P&R；hold 修复
PARTIAL	部分完成	CNN 延迟为 18.41008 ms，未满足严格 60 Hz 逐帧推理
HISTORICAL	历史记录	td_phy_retry_pr.timing 的旧 Setup 失败；旧版本许可证错误
NOT RUN	未运行	开发板、SC500CS、HDMI 实物检查

1. 工程范围和目录

官方工程基础来自 D:/anlu/HX1P35A/_Contest/_202606 中的 lab_hd_3_osd 链路。原 D:/la32r_soc 和官方例程没有修改。迁移后的工程按功能分类，顶层、控制、图像、CNN、视频 OSD、IP 数据、仿真和报告分别存放。

目录	用途
D:/anlu/rtl/td_project	TD 工程、约束和 run 参数
D:/anlu/rtl/user_source/hdl_source	design_top_wrapper、control、image、CNN、video/osd RTL
D:/anlu/rtl/user_source/ip_source/cnn	CNN 原始权重、偏置、打包权重和初始化文件
D:/anlu/rtl/sim	图像流、模式、96→128、集成和全帧仿真
D:/anlu/rtl/sim/cnn	采样器、CNN core、CDC 仿真
D:/anlu/rtl/reports	TD 日志、面积、RAM、时序、flow 和最终 DB

当前 TD 工程的 <File Path> 源文件项全部使用相对路径。Project 的 Path 属性保留 TD 需要的工程根路径 D:/anlu/rtl/td_project；该字段不是外部源文件依赖。

2. 实时视频处理结构

AWB 后的 96 位、每拍四像素 RGB888 流进入 image_process_stream_96。视频输出再进入官方 96 位到 128 位打包器、video_in、DDR2、HDMI mixer。CNN 只从同一灰度支路取样，不阻塞视频链路。

AWB 96 bit RGB → image_process_stream_96 → data_96bit_to_128bit → video_in → DDR2 → HDMI mixer

CNN 支路：AWB 96 bit RGB → 灰度组 → 1024×600 到 64×64 采样器 → 双缓冲输入 RAM → cnn_core。CNN 模式下 HDMI 仍输出原图，分类字符只进入 OSD。

I_button[1:0]	功能	说明
2'b11	原图	原始 AWB 后视频直通
2'b10	腐蚀	3×3 二值腐蚀
2'b01	膨胀	3×3 二值膨胀
2'b00	CNN	原图显示，OSD 显示 CNN 结果

两个低有效板载按键经过同步和去抖。按键不再调节自动曝光；ae_set 接收全高按键值，曝光控制保持固定。没有新增顶层物理引脚。

3. 图像算法和流协议

每个 RGB888 像素使用原图像处理模块的灰度公式： $\text{gray} = (77 \times R + 150 \times G + 29 \times B) \gg 8$ 。四像素组计算平均灰度。Sobel 使用原 Gx、Gy，梯度为 $\text{abs}(Gx) + \text{abs}(Gy)$ ，并与 11 位阈值比较。腐蚀和膨胀使用 3×3 二值窗口。

处理模块只保留两行灰度缓存和两行二值缓存。x_group < 2 或 y < 2 输出黑色边界。模式和阈值在帧开始标记到达时锁存，帧内按键变化不会制造混合模式。tuser、tlast、tvalid 和数据经过同样的流水线延迟。

RTL 的选择模式为 00 CNN/raw bypass、01 膨胀、10 腐蚀、11 raw；板载按键最终映射为 11 原图、10 腐蚀、01 膨胀、00 CNN。Sobel 二值结果保留为内部处理输入。

4. CNN 迁移实现

4.1 输入映射

每个 64×64 输入横向单元对应 16 个摄像头像素，即四个 96 位处理组。纵向边界为 $y_start = \text{floor}(j \times 600 / 64)$ ， $y_end = \text{floor}((j+1) \times 600 / 64) - 1$ ；每个单元覆盖 9 或 10 行源图像。单元灰度使用整数平均。实现使用预计算的纵向边界和固定乘法右移： $\text{sum} / 160$ 使用 $26215 \gg 22$ ， $\text{sum} / 144$ 使用 $58255 \gg 23$ ，不在实时像素路径使用通用除法。

输入采样器包含两块 64×64 输入 RAM。采样器使用 FREE、CAPTURE、READY、RUN 状态，CNN 运行时不会覆盖正在读取的 bank；帧未及时完成时设置帧丢弃状态，不将两帧数据混合。

4.2 网络和数值行为

网络保持原结构：Conv1 1→8、Conv2 8→16、Conv3 16→32，三次 ReLU 和 2×2 最大池化，之后 FC1 2048→64、FC2 64→26。保留原有字节权重顺序、偏置顺序、符号解释、32 位累加、量化右移、ReLU 和 127 饱和。量化右移为 Conv1=11、Conv2=10、Conv3=11、FC1=13。

权重源包含 138,568 个 8 位条目，打包后为 17,321 个 64 位逻辑字。卷积和全连接均使用八路并行 MAC。卷积 3×3 的不足 lane 使用零补齐。CNN core 取消 CPU AXI、DMA、启动寄存器、raw_bram_core、512×512 完整帧缓存和 Xilinx .xci 依赖。

4.3 存储 IP 来源

摄像头、ISP、DDR2、HDMI 和 OSD 的基础 IP 来自官方 lab_hd_3_osd 工程，并按 PH1P35 工程复制到 D:/anlu/rtl。CNN 权重和偏置从原 la32r_soc 工程提取后复制为本工程初始化数据。CNN 新增的存储路径直接例化安路 PH1P_LOGIC_ERAM，并提供 CNN_SIM 行为模型；没有把 Xilinx RAM IP 带入 CNN 路径。

模块	实现
cnn_weight_rom	17 个 64 位逻辑 bank，合计 68 个 eRAM20K；bank16 尾部复用偏置对
cnn_feat_bram A/B	安路双口 eRAM，保存卷积特征图和池化结果
cnn_input_bram	两块输入双缓冲 RAM
cnn_result_cdc	结果字符保持寄存器、toggle 和两级同步

5. 仿真和功能 review

测试使用 Icarus Verilog 行为模型。CNN core 使用实际权重和偏置；Python 定点模型对 Conv1、Conv2、Conv3、FC1 中间特征逐字比较。下面是当前源代码最终版本的回归结果。

测试	结果	关键证据
image_process_stream_96	SUCCESS	原图、CNN bypass、腐蚀、膨胀、常量、边缘和阈值边界全部通过
full-frame stream	SUCCESS	4 个模式，614,400 个有效组，tuser=4，tlast=2,400
mode_selector	SUCCESS	11/10/01/00 映射和去抖通过
96→128 packer	SUCCESS	打包器独立测试通过
stream→packer integration	SUCCESS	图像处理到视频打包连接通过
CNN input sampler	SUCCESS	64×64 纵横映射、9/10 行边界和整数平均通过
CNN double buffer	SUCCESS	CNN 读取期间下一帧采样和 bank 交换通过
CNN result CDC	SUCCESS	toggle 与 ASCII 稳定保持，结果不撕裂
CNN core	SUCCESS	cycles=1,841,008，result_class=6，result_ascii=G
CNN trace	SUCCESS	conv1、conv2、conv3、fc1 全部 MATCH

全分辨率流测试的计数关系为：1024/4×600=153,600 个处理组/帧；4 个模式合计 614,400 个有效组；每个模式 600 个 tlast，4 帧合计 2,400 个 tlast；每帧 1 个 tuser，4 帧合计 4 个 tuser。

功能 review 重点：CNN core 地址和权重打包经过 Python trace 复核；Conv1 上一行缓存复用特征图 B 的临时地址，复用前后 core 输出和 trace 均不变；CNN 模式的 HDMI 数据仍由原视频通路产生；OSD 字符使用上游 CDC 稳定总线。

6. TD 综合、布局布线和时序收敛

TD 使用 D:/Anlogic/TD_6.2.1_Engineer_6.2.168.116/bin/td_commands_prompt.exe。工程顶层为 design_top_wrapper，器件为 PH1P35MDG324，速度等级为 -3。当前日志打开了更新后的 Anlogic.lic，没有出现 RUN-8008。

阶段	Setup	Hold	资源
综合 gate（当前源代码）	WNS +331 ps	WNS +114 ps	slice 18168/21216 ； eRAM 108； DSP 31
最终 routed P&R + fix_hold	WNS +17 ps； TNS 0； FEP 0	WNS +20 ps； TNS 0； FEP 0	slice 19426/21216 ； eRAM 108； DSP 31

最终 routed area：slice 19426/21216 (91.56%) ； eRAM20K 108； DSP 31； 寄存器 19498； STA coverage 95.18%。最终 cnn_final_pr.timing 为 SWNS 0.017 ns、STNS 0.000 ns、HWNS 0.020 ns、HTNS 0.000 ns。慢角和快角 Max/Min 检查均为 yes。

6.1 对 td_phy_retry_pr.timing 的失败路径分析

td_phy_retry_pr.timing 是历史报告，不作为 CNN 版本通过证据。该报告的 SWNS=-7.951 ns、STNS=-800.689 ns，141 个 Setup 违例；HWNS=0.020 ns，Hold 没有失败。最坏 Setup 路径从 u_isp_top/u_awb/mult0_syn_165.clk 到 u_isp_top/u_image_process_stream_96/O_tdata_reg[21/22]_syn_2.ie，时钟 MIPI_RX_BYTE_CLK 周期 8.888 ns，数据路径延迟 16.578 ns，其中 cell 9.877 ns、net 6.701 ns、19 个逻辑级，包含 12 个 ADDER 和 1 个 DSPMULT。根因是 AWB 乘法结果直接进入图像处理输出寄存器，组合延迟超过一个 MIPI byte clock 周期。

当前 CNN 版本经过流水和面积优化后，最终最坏 Setup 路径为 u_isp_top/u_cnn_core/mac_mode_reg_reg[1]_syn_10.clk 到 u_isp_top/u_cnn_core/add23_syn_1423.fci：数据路径 8.682 ns，预算 8.888 ns，Slack 0.017 ns；cell 5.503 ns、net 3.179 ns、8 个逻辑级。最终 Hold WNS 为 0.020 ns，TNS=0，FEP=0。

没有通过降低时钟约束、删除实际路径或新增 CNN false path 来伪造收敛。cnn_final_pr.exception.timing 显示的是官方 DDR/跨时钟结构的 max-delay 和 clock-group 关系；没有新增 CNN 关键路径豁免。

7. 资源优化记录

第一次完整 P&R 在 21,216 slice 限制附近发生拥塞，route 溢出长期不收敛。review 发现 CNN Conv1 的上一行 4,096 位数据被实现为寄存器。将其改为复用 CNN 特征图 B 在 Conv1 阶段暂时空闲的前 64 个地址后，功能 trace 不变；maparea slice 从约 19,397 降至 17,724，最终 routed slice 为 19,426，route 溢出归零。该优化没有增加 eRAM。

一次实验尝试用 32 位深地址 RAM 压缩权重 bank，但 TD 将其映射为 168 个 eRAM20K，超过 108 个器件上限；该方案已撤回。当前交付版本恢复为 17 个 64 位 bank，资源报告为 eRAM 108/108。

8. 交付文件和复现入口

文件	内容
D:/anlu/rtl/td_project/camera_to_dsi_display.al	最终 TD 工程，顶层 design_top_wrapper
D:/anlu/rtl/user_source/hdl_source/design_top_wrapper.v	官方物理端口和系统连接
D:/anlu/rtl/user_source/hdl_source/ip/image/cnn/cnn_core.v	八路 MAC、三层卷积、两层全连接和控制 FSM
D:/anlu/rtl/user_source/hdl_source/ip/image/cnn/cnn_weight_rom.v	安路 PH1P_LOGIC_ERAM 权重 ROM
D:/anlu/rtl/user_source/hdl_source/ip/image/cnn/cnn_input_sampler_96.v	1024×600 到 64×64 双缓冲采样
D:/anlu/rtl/reports/cnn_final_pr.*	最终 P&R 的 timing、area、RAM、clock、exception、flow 和 DB
D:/anlu/rtl/reports/cnn_synthesis_gate.*	当前源代码综合 gate 结果
D:/anlu/rtl/PH1P35_image_processing_migration_report.pdf	本总报告；工程只保留这一份说明 PDF

仿真测试源码位于 D:/anlu/rtl/sim 和 D:/anlu/rtl/sim/cnn。CNN 权重初始化文件位于 D:/anlu/rtl/user_source/ip_source/cnn。工程中没有新增 *_spec.md 文件。

9. 静态检查

检查项	结果
扫描文件数	184
spec 文件	0
CNN 路径 CPU/AXI/DMA/Xilinx/raw_bram_core/blk_mem_gen	0 命中
D:/la32r_soc 运行时路径依赖	0 命中；权重和参数已复制到 rtl
TD File Path	源文件项均为相对路径；Project Path 为 TD 必需根元数据
顶层、复位、时钟和未驱动 ready	已在 TD elaboration/综合中检查；ISP 下游 ready 置 1

10. 明确未完成项目和风险

- 硬件验证 NOT RUN：当前没有板卡、SC500CS 摄像头和 HDMI 显示器的运行证据。不能把仿真和 TD 报告当作硬件通过。
- 严格实时 CNN PARTIAL：1,841,008 周期在 100 MHz 下为 18.41008 ms，超过 60 Hz 的帧周期 16.6667 ms，超出 1.74341 ms。视频链路仍连续工作；后台分类吞吐必须通过实物样本继续确认。
- eRAM 已使用 108/108，没有为后续网络扩展保留 eRAM 余量。
- 最终 Setup 余量只有 17 ps，Hold 余量只有 20 ps。改变布局、IP 参数或约束后必须重新运行 TD P&R。
- CNN 使用全画面缩放到 64×64。输入分布不同于原 512×512 使用方式，识别准确率必须用赛题样本实测。