
01 主功率电路：同步Buck

默认输出10V / 稳态限流1A；输入15～25V；红色位号为Rev B修改或新增





RS_L为25mΩ，位于电感之后、输出电容之前；RS_OUT仍为50mΩ，位于输出电容之后，仅测负载电流。输入分流器仍为50mΩ，辅助电源从VIN取电，输入电压从VIN_EXT测量。

所有分流器采用Kelvin引线；L1=220μH、Isat≥3A、Irms≥1.5A、DCR≤0.15Ω。QH、QL金属背板为漏极，散热片须分别绝缘。输出按电阻模拟负载设计，未加入真实电池防倒灌。

02 栅极驱动与辅助电源


IR2104PbF / DIP-8；一路PWM；DRV_EN=0关闭两路，不能用IN=0替代停机



































外接辅助模块	主板接口脚号	模块连接
M1：VIN→12V，≥0.2A	J_AUX12：1=VIN，2=GND，3=+12V_DRV，4=GND	IN+/IN-=1/2；OUT+/OUT-=3/4
M2：VIN→5V，≥0.5A	J_AUX5：1=VIN，2=GND，3=+5V，4=GND	IN+/IN-=1/2；OUT+/OUT-=3/4


03 电流采样与模拟电源


U2输入电流、U3负载电流、U4双向电感电流；全套物理引脚


























U2与U4必须使用INA240A1D的SOIC-8脚序，不能套用TSSOP-8脚序。U4：REF1接+3V3_A，REF2接GND，零电流输出=+3V3_A/2；IL_BI=(+3V3_A/2)+0.5×IL。标称3.3V时，零点1.65V，±1.8A分别对应2.55V与0.75V。

04 电压分压、五路ADC滤波与钳位

新增ADC_IL→PA4；硬件比较器直接使用IL_BI与VOUT_DIV，不经过ADC支路RC




两路分压均为11:1；输入R1/R2=100k/10k，输出R4/R5=10k/1k，精度0.1%。下列五路滤波与钳位独立配置。

ADC_VIN	PA0 / J_CTL.11	D_ADC1 BAT54S / SOT-23 1 A1=GND　2 K2=+3V3 3 K1/A2=ADC_VIN
ADC_IIN	PA1 / J_CTL.12	D_ADC2 BAT54S / SOT-23 1 A1=GND　2 K2=+3V3 3 K1/A2=ADC_IIN
ADC_VOUT	PA2 / J_CTL.13	D_ADC3 BAT54S / SOT-23 1 A1=GND　2 K2=+3V3 3 K1/A2=ADC_VOUT
ADC_IOUT	PA3 / J_CTL.14	D_ADC4 BAT54S / SOT-23 1 A1=GND　2 K2=+3V3 3 K1/A2=ADC_IOUT
ADC_IL	PA4 / J_CTL.15	D_ADC5 BAT54S / SOT-23 1 A1=GND　2 K2=+3V3 3 K1/A2=ADC_IL

ADC换算用实际ADC参考电压；电压值=ADC电压×11。输入/负载电流名义1V/A；电感电流应先测零偏再标定0.5V/A。BAT54S脚3为串联中点；不是BAT54单二极管。

05 正负过流、过压参考与故障汇合

标称+3V3_A=3.3V；正阈值2.55V、负阈值0.75V、过压参考1.00V




U5、U9：pin8=+5V，pin4=GND；输出为开集电极并联，FAULT_N仅上拉到+3V3。U9B备用：pin5=GND，pin6=VREF_NEG，pin7悬空。IL_BI高于2.55V或低于0.75V、VOUT_DIV高于1.00V均拉低FAULT_N。

门限随模拟电源实际值及电阻误差变化；标称±1.8A、11V需校准。U4输出到比较器走原始IL_BI，ADC_IL为另一路滤波后的反馈。


06 上电复位、故障锁存与使能

U6.Q=SAFE_OK；DRV_EN=SAFE_OK AND MCU_EN；故障解除后必须重新ARM


U6
SN74HC74DR LATCH





U7
SN74HC08DR ENABLE




U8
SN74HC14DR POR
















D_POR BAT54 / SOT-23：pin1 A=FAULT_N；pin3 K=POR_OK；pin2 NC。






POR_RC由R14/C11形成延时，经U8两级施密特反相得到POR_OK；D_POR在上电期间将FAULT_N钳低。U6的异步清零优先，SAFE_OK被清零后，必须在故障解除后由ARM上升沿重新置1。MCU复位或断线时，R_EN_PD与R_ARM_PD确保默认不使能。


07 STM32核心板、显示、按键与调试接口


J_CTL为主板2×8连接器；下列LCD与按键位于外接控制板侧


J_CTL脚号	主板网络	STM32接口 / 方向	J_CTL脚号	主板网络	STM32接口 / 方向
1	GND	公共地	2	+5V	核心板5V输入
3	GND	公共地	4	+3V3	核心板3.3V输出回送
5	PWM_CTL	PA8 / TIM1_CH1 输出	6	GND	公共地
7	MCU_EN	PB0 输出	8	ARM	PB1 输出
9	FAULT_N	PB10 只读输入	10	GND	公共地
11	ADC_VIN	PA0 / ADC1_IN0	12	ADC_IIN	PA1 / ADC1_IN1
13	ADC_VOUT	PA2 / ADC1_IN2	14	ADC_IOUT	PA3 / ADC1_IN3
15	ADC_IL	PA4 / ADC1_IN4 新增	16	GND	公共地

外部器件	连接与处理
LCD：3.3V供电/通信的ST7735类模块	SCK→PA5；MOSI→PA7；CS→PB12；DC→PB13；RST→PB14；VCC→+3V3；GND→GND。实际模块供电须核对。
SWD调试	PA13=SWDIO；PA14=SWCLK；GND共地。下载器不向已供电核心板外加5V。
核心板电源	+5V仅来自M2；板载稳压器输出+3V3。禁止USB/下载器与本板形成未隔离双电源。核心板自身VDDA接法按其原理图确认。









08 修改汇总、测试点与使用边界

完成Rev A→Rev B整合；现有PCB仍为布局草稿，后续须按本图逐网同步

修改位置	Rev A	本图Rev B
U4 / 电感采样	INA181单向采样，仅保护	INA240A1D SOIC-8，中点偏置，输出IL_BI
RS_L / L1	50mΩ；电感Isat≥2A	25mΩ / 1% / ≥1W；L1 Isat≥3A
电感ADC	未连接MCU	R_IL_ADC 1k + C_IL_ADC 4.7nF + D_ADC5 BAT54S → PA4
输出分压R4/R5	100k / 10k	10k / 1k，0.1%，仍为11:1
正过流参考	R9=15k，R10=18k	R9=10k，R10A=33k + R10B=1k；标称2.55V
反过流参考及比较器	无	R15A=33k、R15B=1k、R16=10k；标称0.75V；U9A并入FAULT_N
命名与去耦	部分去耦无独立位号	所有96个主板器件/接口/测试点均分配位号并附网络表；IL_RAW改为IL_BI

测试点	网络	测试点	网络
TP1	VIN_EXT	TP2	VIN
TP3	SW	TP4	VOUT
TP5	GND	TP6	G_H
TP7	G_L	TP8	IL_BI
TP9	FAULT_N	TP10	+3V3_A

仿真状态：B.1在有限边沿行为模型中完成正常序列、12种输入/负载组合、正负过流、过压和软件短路复测。47ns边沿与250pF敏感性电容为模型假设，不要求在实物上额外增加对应器件。PI连续模型与离散STM32固件并不等价。

启动流程：MCU_EN=0、ARM=0 → 辅助电源稳定、校准零偏、确认FAULT_N高且VOUT<0.5V → ARM脉冲 → 自举预充 → 软启动。停止或故障必须令MCU_EN=0；禁止未检查残余输出电压就带电重启。软件短路锁存条件与参数见B.1报告。

本次完成图纸整合与逐引脚网络一致性核对，未执行EDA原生ERC或PCB DRC。电感、电容、保险丝座等机械封装尚待实物确认；含辅助电源效率与真实故障时序仍需样机验证。

附录 主板逐网络连接表

由同一份逐焊盘数据生成；编号格式为位号.脚号；NC不列入网络

网络	全部连接端点
+12V_DRV	U1.1， D_BOOT.1， C5.1， C6.1， J_AUX12.3
+3V3	J_CTL.4， D_ADC1.2， D_ADC2.2， D_ADC3.2， D_ADC4.2， D_ADC5.2， R_VDDA.1， U6.2， U6.4， U6.10， U6.13， U6.14， U7.14， U8.14， C_U6.1， C_U7.1， C_U8.1， R13.1， R14.1
+3V3_A	U2.6， U3.6， U4.6， U4.7， C_U2.1， C_U3.1， C_U4.1， R_VDDA.2， C_A1.1， C_A2.1， C_A3.1， R9.1， R15A.1， R11.1， TP10.1
+5V	J_AUX5.3， J_CTL.2， U5.8， U9.8， C_U5.1， C_U9.1
ADC_IIN	J_CTL.12， R7.2， C9.1， D_ADC2.3
ADC_IL	J_CTL.15， R_IL_ADC.2， C_IL_ADC.1， D_ADC5.3
ADC_IOUT	J_CTL.14， R8.2， C10.1， D_ADC4.3
ADC_VIN	J_CTL.11， R3.2， C7.1， D_ADC1.3
ADC_VOUT	J_CTL.13， R6.2， C8.1， D_ADC3.3
ARM	J_CTL.8， U6.3， R_ARM_PD.1
DRV_EN	U1.3， R_SD_PD.1， U7.3
FAULT_N	J_CTL.9， U5.1， U5.7， U9.1， U6.1， R13.2， D_POR.1， TP9.1
FUSED	F1.2， D1.2
GND	J1.2， C1.2， C2.2， QL.3， C3.2， C4.2， J2.2， R_BL.2， U1.4， R_GSL.2， C5.2， C6.2， R_IN_PD.2， R_SD_PD.2， J_AUX12.2， J_AUX12.4， J_AUX5.2， J_AUX5.4， J_CTL.1， J_CTL.3， J_CTL.6， J_CTL.10， J_CTL.16， U2.2， U2.3， U2.7， U3.2， U3.5， U4.2， U4.3， C_U2.2， C_U3.2， C_U4.2， R2.2， R5.2， C7.2， D_ADC1.1， C9.2， D_ADC2.1， C8.2， D_ADC3.1， C10.2， D_ADC4.1， C_IL_ADC.2， D_ADC5.1， C_A1.2， C_A2.2， C_A3.2， U5.4， U9.4， U9.5， U6.7， U6.11， U6.12， U7.4， U7.5， U7.7， U7.9， U7.10， U7.12， U7.13， U8.5， U8.7， U8.9， U8.11， U8.13， C_U5.2， C_U9.2， C_U6.2， C_U7.2， C_U8.2， R10B.2， R16.2， R12.2， R_EN_PD.2， R_ARM_PD.2， C_REF_POS.2， C_REF_NEG.2， C_REF_OV.2， C11.2， TP5.1
G_H	QH.1， RG_H.2， R_GSH.1， TP6.1
G_L	QL.1， RG_L.2， R_GSL.1， TP7.1
HO	U1.7， RG_H.1
IIN_RAW	U2.5， R7.1
IL_BI	U4.5， R_IL_ADC.1， U5.2， U9.3， TP8.1
IOUT_RAW	U3.1， R8.1
LO	U1.5， RG_L.1
L_RAW	L1.2， RS_L.1， U4.8
MCU_EN	J_CTL.7， U7.2， R_EN_PD.1
NEG_MID	R15A.2， R15B.1
POR_INV	U8.2， U8.3

器件依据：TI INA240/INA181/LM393/SN74HC74/SN74HC08/SN74HC14、Infineon IR2104/IRF540N、Nexperia BAT54/BAT54S厂家数据手册；同名网络跨页相连。图中+3V3_A为滤波后模拟电源，不应与+3V3跨接绕过R_VDDA。

附录 主板逐网络连接表

由同一份逐焊盘数据生成；编号格式为位号.脚号；NC不列入网络

网络	全部连接端点
POR_OK	U8.4， D_POR.3
POR_RC	U8.1， R14.2， C11.1
POS_MID	R10A.2， R10B.1
PWM_CTL	R_PWM.1， J_CTL.5
PWM_IN	U1.2， R_PWM.2， R_IN_PD.1
SAFE_OK	U6.5， U7.1
SW	QH.3， QL.2， L1.1， U1.6， R_GSH.2， C_BOOT.2， TP3.1
VB	U1.8， D_BOOT.2， C_BOOT.1
VIN	RS_IN.2， C1.1， C2.1， QH.2， J_AUX12.1， J_AUX5.1， U2.1， TP2.1
VIN_DIV	R1.2， R2.1， R3.1
VIN_EXT	J1.1， F1.1， R1.1， TP1.1
VOUT	RS_OUT.2， J2.1， R_BL.1， U3.4， R4.1， TP4.1
VOUT_DIV	R4.2， R5.1， R6.1， U5.6
VREF_NEG	U9.2， U9.6， R15B.2， R16.1， C_REF_NEG.1
VREF_OV	U5.5， R11.2， R12.1， C_REF_OV.1
VREF_POS	U5.3， R9.2， R10A.1， C_REF_POS.1
V_CAP	RS_L.2， C3.1， C4.1， RS_OUT.1， U3.3， U4.1
V_SHUNT_IN	D1.1， RS_IN.1， U2.8

器件依据：TI INA240/INA181/LM393/SN74HC74/SN74HC08/SN74HC14、Infineon IR2104/IRF540N、Nexperia BAT54/BAT54S厂家数据手册；同名网络跨页相连。图中+3V3_A为滤波后模拟电源，不应与+3V3跨接绕过R_VDDA。