方案 C（Rev C）按附件复核报告

日期：2026-10-27（北京时间）。检查标准：用户附件 RevC_gpt2_review.md。本次是审查，不修改设计。

结论

原生工程中 QH/QL 的 D/S 接线正确，附件提出的“ 可能接反 ”已在本工程排除；方案 C 仍不能据此判为投板或整机验收通过。 尚需处理 PDF 预览误导、J_CTL.6 旧引脚名称，补齐实际固件与硬件验证。附件给出的 88% 效率没有在本次得到独立复现。

核查对象是仓库内的 schematic/native/G题同步Buck_RevC_原理图修订.eprj2、配套 PDF/BOM 和 downloads/GBUCK_REVC_FULL_25V_5R_100ms.ms14。附件提及的本地 gpt---2.pdf、sim/g_buck_model.py、sim/check_revc.py 和 revc_gpt2_summary.csv 不在本次可用资料中，因此不把附件中的数值当作本次实测，也不声称本工程与那个 PDF 字节相同。

原生工程 SHA-256：86e746b2c4576c6b7cd7b5fb4afde7cffae11af4668fc1a828ea7fdb5a7070e0。

1. QH/QL：原生脚号与网络通过

只读重放 .eprj2 当前分支历史，按符号引脚坐标、真实连线及网络属性反查，而非依据 PDF 上下位置猜测。

器件	1 脚 G	2 脚 D	3 脚 S	结果
QH / IRF540N	G_H	VIN	SW	正确
QL / IRF540N	G_L	SW	GND	正确

两管的器件记录、符号关联与封装关联一致，封装有 1/2/3 三个编号焊盘。按上述 N 沟道物理脚号，QH 体二极管应由 SW 指向 VIN，QL 应由 GND 指向 SW。没有证据要求交换这两管的 2/3 脚；不能因为 PDF 看起来相反就改线。

配套 PDF 第 3 页确实把 QH 的上端显示为 SW、下端显示为 VIN，QL 上端 GND、下端 SW，且引脚名/脚号不可清楚核读。原生 QH 的 D 坐标为 (530,640)、S 为 (530,680)；QL 的 D 为 (870,640)、S 为 (870,680)。PDF 外观不足以证明原生符号库错误或电气接反。应在 EDA 客户端显示 D/S 与脚号后重新导出预览，核对符号绘制与网络标签，再决定是否仅修正渲染。

此结果只排除了当前原生原理图中的 D/S 错接，不代表旧 PCB 或实物已正确连接；本工程没有已同步的 Rev C PCB。

2. 新发现：J_CTL.6 引脚名称仍为 GND

原生连线已是 J_CTL.6 → IOUT_OC_N ← U9.7，10 kΩ 上拉到 +3V3，符合附件要求。但是连接器符号内的第 6 脚名称仍为 GND，没有同步改成 PB11/IOUT_OC_N。配套 BOM 的接线说明已写 PB11/EXTI11，三处表达不一致。

按旧名称接线会把告警线接地，导致永久告警，也会影响仿真中依赖此信号的 PWM。应修正 J_CTL 符号的引脚名称及导出图，再核对控制板排线。修正名称本身不改变现有网络或器件型号；若仍使用 Rev B 排线/控制板，第 6 脚必须从原 GND 改接 PB11，属于实际接线变更。

3. U9B 告警：硬件连接通过，真实控制行为未通过验收

已核实 U9.5=VREF_IOUT、U9.6=IOUT_PROT、U9.7=IOUT_OC_N，未并入 FAULT_N。参考电阻 20 kΩ/10 kΩ 给出标称 1.10 V；U3 增益 20、RS_OUT=50 mΩ，标称 1 V/A，所以门限为 1.10 A。R_IOUT_PROT=1 kΩ、C_IOUT_PROT=1 nF，时间常数仅 1 us，不能消除毫秒级负载瞬态。

附件的 1.244 A、1.586 A 峰值和恢复时间属于附件模型结果，本次未复现。仅从电路结构也能确定：输出电容在负载切换时可直接供电，电感限流与关断高边管不能保证瞬时输出电流不超过 1 A。

对 .ms14 内嵌的 REVC_MCU_EQ 逐行读取发现：

- E_PWM 在 OC 低电平时立即抑制高边脉冲，没有等待告警连续 10 – 20 ms。

- 另有软件短路等效计时：仿真时间超过 50 ms 后，VOUT<0.5 V 且 IOUT>0.8 A 时累计，约 20 ms 后通过 SMEM 记忆令 MCU_EN=0。条件解除时用 RC 衰减复位计时，属于连续等效近似。

- SMEM 没有由 ARM 清除的支路，不能把该模型当作完整的固件重新 ARM 流程。硬件锁存与此等效软件记忆须分别验证。

因此，该模型确实包含低压/电流组合短路判据，但并不等同于附件建议的告警去抖固件；其通过单个 25 V/5 Ω 工况，也不能证明正常负载跳变和短路均通过。仓库内未找到可烧录 STM32 固件，无法核实 EXTI11 的实际处理。

对附件建议的补充：不能只靠“ IOUT>1.1 A 持续 20 ms ”检测短路。 若闭环把电流稳定在 1 A，0.1 Ω 短路时输出约为 0.1 V，既不必达到 1.1 A，也不必触发 ±2.2 A 电感硬件保护。应单独定义“ 启动完成且要求输出有效时，低输出电压持续 ”的短路判据，结合电流、软启动、低设定电压、恢复与重新 ARM 条件验证。不能把所有低电压都判成短路。

后续验证需同时记录 IOUT_OC_N、FAULT_N、DRV_EN、VOUT/IOUT，覆盖 20→8 Ω、8→5 Ω、0.1 Ω 短路、故障解除和重新 ARM。是否允许立即抑制脉冲属于控制策略选择；不能仅从 EXTI 接线就认定实现。

4. IR2184：脚序/默认电平通过，实物极性和速度待验证

原生物理脚序为 1 IN、2 SD#、3 COM、4 LO、5 VCC、6 VS、7 HO、8 VB，与附件要求一致。DRV_EN 有 10 kΩ 下拉；RG_H/RG_L 均为 4.7 Ω，C_BOOT=1 uF。驱动电路的设计意图是低电平关断、高电平使能。

Multisim 功能模型也按低电平关断实现。这只能证明模型与设计意图一致，不能用自行设置的模型反证真实芯片极性。本次没有取得可独立核查的厂家数据手册证据，也没有实物，应按最终订货型号核对厂商资料，再做 0/3.3 V 使能测试。0 V 关断时应检查 HO − VS 和 LO − COM；3.3 V 时还须具备供电、自举电压及有效 PWM 才能判断驱动行为。

实际栅极边沿需分别测 G_H − SW、G_L − GND。附件的 50/40 ns 与名义驱动电流属于模型假设；现有 .ms14 的 4 Ω 输出阻抗、1.4/1.8 A 限幅及约 500 ns RC 死区也是功能近似，不能视作厂家开关时间或功耗验证。

5. 预充：拓扑通过，旁路闭合没有固件可见证据

已核实：VIN_EXT → F1 → FUSED → (R_PRE ∥ 外置 J_BYP 开关) → IN_PRE → D1 → RS_IN → VIN。R_PRE=22 Ω/5 W/pulse≥0.3 J；D1 阳极为 IN_PRE，阴极为 V_SHUNT_IN。

按标称 Cin=470+1=471 uF、25 V、D1 压降 0.45 V、额外串阻 0.17 Ω 估算：初始电流约 1.107 A， $\tau \approx 10.36$ ms，$5\tau \approx 51.81$ ms，电容储能约 0.142 J。实际预充电阻耗能还受模块启动取电、其他串阻、容量容差和重复上电影响；不能仅凭“ 5 W/0.3 J ”字样替代具体电阻的脉冲曲线与热验证。

ADC_VIN 实际通过 R1/R2 测的是 VIN_EXT。输入电源存在不代表下游 VIN 已充满，也不代表 J_BYP 已闭合。无负载时 IIN 衰减同样不能可靠证明旁路触点闭合；不能只用 IIN 低值放行带载。

现版本应保留“ MCU_EN=0，预充至少 100 ms，人工检查下游 VIN，闭合旁路后才 ARM ”的明确操作步骤。若要求自动确认，需另行设计下游 VIN 检测及旁路状态判断。新增 VIN 分压通常需要 ADC 通道和控制接口引脚；J_CTL 的现有 16 脚已分配，不能只在说明中写 PA5/PA6 就认为接口已完成。

6. 效率：不能据附件的 88% 直接验收

附件给出的约 88% 是其平均模型在 aux=0.55 W、IRF540N 热态电阻、L 的 DCR、二极管损耗和开关时间等假设下的估算。本次缺少对应模型与结果文件，未独立复现，也未测量。

现有 .ms14 以独立理想 12 V/5 V/3.3 V 电源供电，没有从 VIN 计入真实辅助电源输入功率，所以不能用该工程的主输入功率证明整机≥85%。BOM 已要求 5 V/12 V 开关型模块，但未锁定实际型号，尚不能确认 aux≤0.55 W。

需在 25 V、8 Ω、1 A 附近，从同一路输入计入主功率级、控制板、采样、驱动、显示和背光，测稳态输入/输出功率。D1 保持 SS56、暂不更换可以作为现阶段设计选择；是否需要降低 aux 或更换输入保护，须以测量的效率余量决定。没有证据要求为了附件估算立即更换 BOM。

7. 其他静态核查

恢复出 8 页、113 个器件、49 个网络、296 个连接引脚和 13 个未接线引脚；113 项 BOM 的位号与数值/型号均与原生实例一致，SQLite 完整性为 ok。未接线引脚为 U2.4、U4.4、U6.6/8/9、U7.6/8/11、U8.6/8/10/12、D_POR.2；这里的统计不代表客户端已验证 NC 标记或 ERC。

项目	本次证据与结论
D_FREE	K1=SW、A2=GND，SS56；连接通过，实际布局紧贴 QL 待 PCB 验证
正/负 IL 门限	10 kΩ 与 49.9 kΩ+100 Ω 分压得 2.75/0.55 V；按 1.65 V 零点、0.5 V/A 得标称 ±2.2 A；不是容差/温漂实测
两路保护 RC	IL_PROT、IOUT_PROT 独立，各 1 kΩ+1 nF，连接通过
ADC/模拟电源	C_IL_ADC=1 nF、R_VDDA=1 Ω、RS_L=25 mΩ，与附件一致
吸收支路	R_SN=10 Ω、C_SN=1 nF/100 V；BOM 均标 DNP，需按装配约定执行
新测试点	TP11=IOUT_RAW、TP12=IL_PROT、TP13=VREF_IOUT，通过
LCD 模块内部 J1	本次没有模块内部原理图或实物；不能凭主板记录确认焊桥，必须区分主板输入端子 J1
EDA/PCB	未执行原生客户端打开、ERC 或 PCB DRC；保留的旧板不能作为已同步 Rev C 板
瞬时 1 A 限制	当前没有输出串联硬限流，仍不具备“任何瞬间≤1 A”的验证证据

8. 后续处理优先顺序与影响

1. 在 EDA 中显示 QH/QL 的脚号、重导 PDF；修正 J_CTL.6 的 GND 旧名称。保持已确认正确的 QH/QL 网络。前者是图纸/符号标注工作，无需更换 MOS；后者仍须同步核对实物排线。

2. 完成 PB11 告警、持续低压短路检测、软启动与重新 ARM 的固件，并验证正常负载跳变不会误锁存。主要是固件工作，不把改仿真控制器视作已实现固件。

3. 按最终 IR2184 型号验证使能极性、差分栅极边沿及辅助电源功率，再测整机效率。属验证工作，结果可能驱动后续元件调整。

4. 执行预充人工步骤。若新增自动检测，会涉及分压电阻、ADC/接口和原理图/PCB；本次没有实施。1 nF→100 nF 告警滤波也只是待评估选项，会改 C_IOUT_PROT 数值，不能代替毫秒级判据。

5. 在客户端完成 ERC、建立/同步 Rev C PCB 并完成 DRC、封装/散热/功率回路检查后，才评估投板。

本次修改影响（基准：上述仓库 Rev C 工程）：只新增附件归档、复核脚本、证据、报告和索引；原理图连接/脚号/数值未改，物理器件/BOM/PCB 未改，Multisim 文件及仿真模型未改；没有新运行动态仿真或实物测量。上述建议的潜在硬件影响已单独列明。

9. 复核证据与重跑

- 检查标准原件：../references/RevC_gpt2_review.md。
- 原生逐引脚 CSV：../results/data/review-2026-10-27/native_pin_readback.csv。
- 结构、关键引脚、BOM 与计算证据：../results/data/review-2026-10-27/native_audit.json。
- Multisim 元件反查和内嵌功能模型：同目录 multisim_components.json、multisim_functional_models.json。
- 只读脚本：../simulation/review/audit_revc.py；依赖 cryptography，可选 Multisim 解码依赖 lxml、dclimplode。

```
python projects/2026-electronics-contest/g-buck/rev-c/simulation/review/audit_revc.py \
--multisim --output work/revc-review-readback
```

脚本的 PASS 仅代表本报告列出的静态检查范围通过；开放问题、固件、动态性能、效率和制造放行均不在 PASS 的含义内。