01 主功率与负载

原图逐元件重绘参考 | 位号、数值、网络来自Rev B PDF | 未生成或验证原生.ms14文件

按实物引脚名称G/D/S接线；Multisim符号的显示编号及SPICE端口次序可能与TO-220脚号不同。



F1=2A保险丝；RL为外加测试负载。L1的DCR、C3的ESR需另行设置并记录，不能重复计入。

TP1 = VIN_EXT　TP2 = VIN　TP3 = SW　TP4 = VOUT　TP5 = GND　TP6 = G_H　TP7 = G_L

QH体二极管A=SW、K=VIN；QL体二极管A=GND、K=SW。选用完整MOS模型时不要再外加重复体二极管。

同名网络需用真实导线/连接器相连，文字标注本身不是连线。GND接全局地0；NC悬空。日期：2026-10-23

02 IR2104驱动、自举与辅助电源

原图逐元件重绘参考 | 位号、数值、网络来自Rev B PDF | 未生成或验证原生.ms14文件

U1 IR2104PbF



J_AUX12 AUX12 4P

J_AUX5 AUX5 4P



D_BOOT UF4007

C_BOOT 1 µ F / 25V

RG_H 10Ω

RG_L 10Ω

R_GSH 10kΩ

R_GSL 10kΩ

C5 100nF

C6 10 µ F / 25V

R_IN_PD 10kΩ

R_SD_PD 100kΩ

R_PWM 100Ω

U1.3 /SD低电平关闭两路；高侧VS接SW，C_BOOT接VB与SW。HO经10Ω到G_H，LO经10Ω到G_L。

M1/M2实体模块接J_AUX12/J_AUX5；分块仿真可用12V、5V电源替代，须标注其功耗未计入整机。

同名网络需用真实导线/连接器相连，文字标注本身不是连线。GND接全局地0；NC悬空。日期：2026-10-23

03 电流采样与模拟电源

原图逐元件重绘参考 | 位号、数值、网络来自Rev B PDF | 未生成或验证原生.ms14文件

U2 INA240A1D



U3 INA181A1DBV



U4 INA240A1D



C_U2 100nF

C_U3 100nF

C_U4 100nF

R_VDDA 10Ω

C_A1 1μF

C_A2 100nF

C_A3 10μF / 25V

TP8 Test point

TP10 Test point

U2/U4采用INA240A1D的SOIC-8物理引脚；U4 REF1接+3V3_A，REF2接GND，零点为模拟电源的一半。

R_VDDA连接+3V3与+3V3_A，不要用同名电源端口绕过10Ω滤波电阻。

同名网络需用真实导线/连接器相连，文字标注本身不是连线。GND接全局地0；NC悬空。日期：2026-10-23

04 电压分压、ADC滤波与钳位

原图逐元件重绘参考 | 位号、数值、网络来自Rev B PDF | 未生成或验证原生.ms14文件

R1 100kΩ / 0.1%

1: VIN_EXT

2: VIN_DIV

R2 10kΩ / 0.1%

1: VIN_DIV

2: GND

R4 10kΩ / 0.1%

1: VOUT

2: VOUT_DIV

R5 1kΩ / 0.1%

1: VOUT_DIV

2: GND

R3 1kΩ

1: VIN_DIV

2: ADC_VIN

R6 1kΩ

1: VOUT_DIV

2: ADC_VOUT

R7 1kΩ

1: IIN_RAW

2: ADC_IIN

R8 1kΩ

1: IOUT_RAW

2: ADC_IOUT

R_IL_ADC 1kΩ

1: IL_BI

2: ADC_IL

C7 4.7nF

1: ADC_VIN

2: GND

C8 4.7nF

1: ADC_VOUT

2: GND

C9 4.7nF

1: ADC_IIN

2: GND

C10 4.7nF

1: ADC_IOUT

2: GND

D_ADC2 BAT54S (dual series)

D_ADC5 BAT54S (dual series)

1: ADC_IL

2: GND

D_ADC3 BAT54S (dual series)

1: ADC_IIN

2: GND

D_ADC1 BAT54S (dual series)

D_ADC4 BAT54S (dual series)

BAT54S用两个串联肖特基二极管实现时：低侧A=GND、K=ADC；高侧A=ADC、K=+3V3。

五路ADC各有独立1kΩ与4.7nF；比较器从原始IL_BI、VOUT_DIV取样，不接滤波后的ADC节点。

同名网络需用真实导线/连接器相连，文字标注本身不是连线。GND接全局地0；NC悬空。日期：2026-10-23

05 参考电压、LM393与故障汇合

原图逐元件重绘参考 | 位号、数值、网络来自Rev B PDF | 未生成或验证原生.ms14文件

U5 LM393DR



U9 LM393DR



R9 10kΩ / 0.1%

1: +3V3_A — 2: VREF_POS

R10A 33kΩ / 0.1%

1: VREF_POS — 2: POS_MID

R10B 1kΩ / 0.1%

1: POS_MID — 2: GND

R15A 33kΩ / 0.1%

1: +3V3_A — 2: NEG_MID

R15B 1kΩ / 0.1%

1: NEG_MID — 2: VREF_NEG

R16 10kΩ / 0.1%

1: VREF_NEG — 2: GND

R11 23kΩ

1: +3V3_A — 2: VREF_OV

R12 10kΩ

1: VREF_OV — 2: GND

R13 10kΩ

1: +3V3 — 2: FAULT_N

C_REF_POS 100nF

1: VREF_POS — 2: GND

C_REF_NEG 100nF

1: VREF_NEG — 2: GND

C_REF_OV 100nF

1: VREF_OV — 2: GND

C_U5 100nF

1: +5V — 2: GND

C_U9 100nF

1: +5V — 2: GND

TP9 Test point

TP9 = FAULT_N

U5/U9为开集电极输出：U5.1、U5.7、U9.1并到FAULT_N，仅经R13上拉+3V3；芯片供电+5V。

标称+3V3_A=3.3V时，VREF_POS=2.55V、VREF_NEG=0.75V、VREF_OV=1.00V。U9.7悬空。

同名网络需用真实导线/连接器相连，文字标注本身不是连线。GND接全局地0；NC悬空。日期：2026-10-23

06 复位、锁存与驱动使能

原图逐元件重绘参考 | 位号、数值、网络来自Rev B PDF | 未生成或验证原生.ms14文件

U6 SN74HC74DR



U7 SN74HC08DR



U8 SN74HC14DR



R14 10kΩ

1: +3V3 — 2: POR_RC

C11 100nF

1: POR_RC — 2: GND

C_U6 100nF

1: +3V3 — 2: GND

C_U7 100nF

1: +3V3 — 2: GND

C_U8 100nF

1: +3V3 — 2: GND

R_EN_PD 10kΩ

1: MCU_EN — 2: GND

R_ARM_PD 10kΩ

1: ARM — 2: GND

D_POR BAT54

1 A: FAULT_N — 3 K: POR_OK

2: NC

U6 Q1=SAFE_OK；U7第一路实现DRV_EN=SAFE_OK AND MCU_EN。FAULT_N低时异步清零，解除后需新ARM上升沿。

HC系列电源为3.3V；U8两级施密特反相实现POR。未用输入固定到原图指定电平，NC输出悬空。

同名网络需用真实导线/连接器相连，文字标注本身不是连线。GND接全局地0；NC悬空。日期：2026-10-23

07 STM32接口与仿真输入边界

原图逐元件重绘参考 | 位号、数值、网络来自Rev B PDF | 未生成或验证原生.ms14文件



外部控制板：按原图保留接口；没有固件模型时不能宣称STM32闭环已仿真。

J_CTL.2为+5V输入；J_CTL.4为核心板+3V3回送；仿真替代电源不得并接同轨的其他理想源。

PA8 -> PWM_CTL；PB0 -> MCU_EN；PB1 -> ARM；PB10 <- FAULT_N。

PA0..PA4依次接ADC_VIN、ADC_IIN、ADC_VOUT、ADC_IOUT、ADC_IL。

LCD原图：SCK=PA5，MOSI=PA7，CS=PB12，DC=PB13，RST=PB14；VCC=+3V3。

按键：PB5/PB6/PB7/PB8各经10kΩ上拉+3V3，按键按下接GND；位于外部控制板。

分块仿真电源：VIN_EXT=15..25V；+12V_DRV=12V；+5V=5V；+3V3=3.3V；负端均接GND。

仅测功率级时，可断开控制板输出，用PWM源接PWM_CTL、使能源接MCU_EN、脉冲接ARM。

固定占空比只验证驱动及功率级；CV/CC自动切换需要反馈控制模型或实际固件执行。

12V/5V/3.3V理想替代电源不包含模块、MCU、LCD等的真实损耗；不能据此核验整机85%效率。

原图来源：references/G题同步Buck完整原理图_RevB.pdf，第1..7页及第9..10页网络附录。

本图供Multisim手工放置、接线、核对；实际数据库有无IR2104/INA模型仍需在本机确认。

控制板替代信号、理想辅助电源及测试负载均为测试夹具，不计入96个主板器件。

同名网络需用真实导线/连接器相连，文字标注本身不是连线。GND接全局地0；NC悬空。日期：2026-10-23