G题 Rev C.2 PCB 实物适配说明

日期：2026-10-27（北京时间）。比较基准为用户上传的 Rev C2 PDF 与仓库 Rev C.2 原生工程；两份 PDF 的 SHA-256 一致。附件内容用作设计证据，不作为用户指令。原图与原 PCB 均保留，本轮交付为独立副本。

后续补充（基准523113a）：用户50mΩ商品图已确认RS_IN/OUT的P10、线径0.8mm、图示体高12mm、标称5A，撤销这两只器件的脚距待确认项。专用封装关联和资料同步，焊盘/孔位、位置与走线几何保持；1%精度、连续功率、平面包络厚度及RS_L的25mΩ尺寸仍待核。详细证据见reports/50mΩ商品图确认.md。

交付状态

已同步 Rev C.2 的 120 项器件、51 个网络和 310 个连接逻辑引脚；另外 13 个 NC 保持无网络。保险管夹每端两个物理脚使用同一逻辑脚号，因此有 325 个器件焊盘，另设 4 个无网络安装孔。

已完成封装关联、分区布局及部分局部走线。静态检查核对了保存后工程的网络、元件关联、外形/焊盘边界、保守铜间距和原参考工程完整性。没有完成整板布线，没有运行嘉立创客户端导入/ERC/DRC，未提供 Gerber，不能直接下单。 当前铜连接与未布网络数量见 data/verification.json，每条待布网络见 data/unrouted_networks.json。

本次验证：120器件、51网络、310已连接逻辑引脚；71段局部走线。还有48个网络未连通，最少需补219条铜连接。这不是完成布线或通过原生DRC的生产版。

根据附件落实的尺寸

器件	证据	本轮 PCB 处理	尚未确认
J1/J2，J_BYP/J_MON	端子图：P2.54、P×2.54+0.40、深6.30、高8.80、建议孔1.30；脚约0.8×0.5	2P 长5.48、深6.30；P2.54、孔1.30、焊盘1.9×2.4；替换旧P5.08	是否所有接口都使用此2P实购物料、实际进线方向及紧固空间
L1	65125图：220μH±10%、线径0.75、6A Max、DCR≤55mΩ；外径≤20、厚≤10、脚距10	选立式投影20×10、P10、孔1.10；孔径为设计选择	实物是否立式；卧式需要20×20并重新布局；6A Max未定义Isat，不能据此确认Isat≥3A
C1	参数表：470μF/50V、D10×H18、P5；电容图D10对应脚径0.6，直径公差±0.5	P5、孔0.90、焊盘2.20；外形按Dmax10.5留空间	完整料号、低ESR/纹波额定、表填7mΩ的条件；高度考虑厂家公差与泄压空间
C3	参数表：470μF/35V、D10×H13、P5；同类D10尺寸表	与C1共用D10/P5焊盘；高度分别记录	实际耐压、完整料号、纹波额定
C2/C4/C6	参数表：实购2×1.25/0805；C4实购50V	改0805；C4按50V标注	容值、介质、偏压后有效容量；C_A3没有实物数据，保持C1206待确认
F1	管夹图：6×30，单夹脚距7.7，脚宽约1.4，材料厚0.5；夹额定10A/250V	替换5×20占位，四脚分两端，同端同脚号；暂定槽1.8×1.0；继续使用2A熔断要求	图未定义两只夹沿管轴的装配中心距、7.7脚距方向；当前中心距30与槽方向均是假设；需实物核对
RS_IN/RS_OUT	新图：达科峰M型康铜丝50mΩ、脚距10、线径0.8、图示体高12、额定5A	专用50mΩ M型P10封装；保留孔1.1、焊盘2.6和既有坐标	孔径/焊盘为设计选择；平面12×4包络仍为预留；1%精度、连续功率≥1W和离板高度待核
RS_L	B3清单已含25mΩ；旧参数表记未购，现库存待核	保留直插P10占位	此图仅50mΩ，不证明25mΩ的封装；实际尺寸、1%精度与≥1W功率待核
R_SN	Rev C2要求10Ω、0.25W、DNP，旧通用0805未指明功率能力	改1206占位，仍默认不装	实购物料功率、脉冲能力、实测振铃后再决定阻容值
R_PRE	Rev C2：22Ω/5W/脉冲≥0.3J，没有具体机械料号	定义为外置器件，主板上仅两个P5.08引出焊盘；与J_BYP并联关系保持	外置功率电阻实际型号、固定、导线、温升；不得把焊盘投影当成电阻实体尺寸

保险管夹标称 10 A/250 V 是夹子的承载额定，不能把 F1 的 2 A 熔断电流改成 10 A。6×30 mm 是适配保险管尺寸，不能直接据此确定两只夹的安装中心距。图片本身还注明手工尺寸存在误差，待确认的尺寸不作为生产钻孔依据。

所有孔径、焊盘、安装孔和占位中未出现在资料里的数值，均为本次设计选择或明确列出的假设，不表述为厂家推荐焊盘。TI SOIC、SOT、DIP等保留脚号映射；没有虚构已购商城料号。

芯片及关键引脚

对象	本轮采用	核对说明
U1	IR2184PbF，DIP8	1=IN、2=SD#、3=COM、4=LO、5=VCC、6=VS、7=HO、8=VB。参数表IR2104属于旧Rev B，不能直接代装；本轮未改回IR2104
U2/U4	INA240A1D，SOIC8	1=IN－、2=GND、3=REF2、4=NC、5=OUT、6=VS、7=REF1、8=IN+；不套用TSSOP或INA181引脚
U3	INA181A1DBV，SOT23-6	1=OUT、2=GND、3=IN+、4=IN－、5=REF、6=VS
U5/U9	LM393，SOIC8	输出是开集电极；仍按源图上拉和供电网络；附件62835是LM393系列手册
QH	IRF540N，直立TO220	1G=G_H、2D=VIN、3S=SW；金属背板属于漏极
QL	IRF540N，直立TO220	1G=G_L、2D=SW、3S=GND；不能与QH背板直接导电连接
D1/D_FREE	SS56候选，SMB	1=K、2=A；D1实购物料仅填销售商，完整型号/实物封装仍待核对
D_BOOT	UF4007，DO41	本工程定义1=A、2=K；不能按其他封装库的反向脚号直接替换
D_ADC1…6	BAT54S	1=A1、2=K2、3=K1/A2；保留各钳位轨，D_ADC1…5为+3V3，D_ADC6为+3V3_A
D_POR	BAT54单二极管	1=A、3=K、2=NC；不能装成BAT54S

参数表中商家/销售品牌与芯片原制造商不是同一字段；本轮没有据商家名称修改标准芯片引脚定义。附带的 STM32 PDF 是芯片数据手册，不是核心板尺寸和接插件图；核心板继续通过排线外接。

辅助模块和控制接口

两块 LM2596HV 分别作为 M1/M2 外接使用。图片正文输入为5～55V、输出1.25～26V、额定2A；标题另写5～60V，按较保守正文记录。15～25V输入、12V/0.2A和5V/0.5A从标称范围看可覆盖；实际带载、纹波、静态功耗及整机效率未测。本轮没有把卖家“ 92%/95%效率 ”当成整机已测效率。

主板接口脚号	J_AUX12 → M1	J_AUX5 → M2
1	VIN → IN+	VIN → IN+
2	GND → IN－	GND → IN－
3	OUT+ → +12V_DRV	OUT+ → +5V
4	OUT－ → GND	OUT－ → GND

这是一组排线线序，不是模块四角焊盘的直插顺序。 LM2596HV模块保持外置，不在主板上按未核实孔位直接插装；调压后再与负载连接。图片外形约50×25 mm可作外置空间参考，安装孔坐标与高度没有在PCB中虚构为确定值。模块MS使能口没有引入主板，也不将该模块视为升压、隔离、恒流充电器或总系统反接保护。

J_CTL保持Rev C2原脚序：1 GND、2 +5V、3 GND、4 +3V3、5 PA8/PWM、6 PB11/IOUT_OC_N、7 PB0/MCU_EN、8 PB1/ARM、9 PB10/FAULT_N、10 GND、11 PA0/ADC_VIN、12 PA1/ADC_IIN、13 PA2/ADC_VOUT、14 PA3/ADC_IOUT、15 PA4/ADC_IL、16 GND。按逐焊盘回读表核对实际朝向，不能仅凭“ 左列 ”口述接排线。

J_MON.1=ADC_VIN_POST，接PA6/ADC12_IN6；J_MON.2=GND。PA5保留LCD SCK，PA7用于LCD MOSI；PA6设模拟输入，不启用SPI1_MISO或接入SD卡MISO。LCD CS/DC/RST保留PB12/PB13/PB14。

LCD附件是全动电子11Pin模块：P3.1=VCC、2/3=GND、4/5/6=NC、7=SCK、8=SDA、9=RS/DC、10=RST、11=CS。它不是可直接套用的常见8Pin排针图。原理图标明VCC=5V时J1断开，VCC=3.3V时J1短接；74HC245供电3.3V。根据实际板版本核

对供电跳线；显示屏保持外接，本轮没有增加未经核实的LCD直插封装。

布局与后续布线约束

板框沿用历史PCB的120×90 mm，两层；4个拟定安装孔为(3.5,3.5)、(116.5,3.5)、(3.5,86.5)、(116.5,86.5)，孔径3.2 mm。孔位尚未与外壳核对。左侧为输入/辅助接口，上侧为功率路径，右下为ADC和控制接口，下方为保护与逻辑。U2/U3/U4靠近各分流器；当前只是几何布局，不能声称已经得到最优热回路或完成Kelvin取样。

本轮局部走线宽0.25 mm，静态几何检查采用保守矩形焊盘及0.20 mm异网间距；只布通明确的局部连接，遇到阻挡即留下待布记录，不跨接到错误网络。主功率铜宽不能照搬0.25 mm，后续需根据铜厚、温升与瞬态电流设计。

在实物封装确定后完成：C1/C2→QH→QL/D_FREE→GND的高di/dt回路；U1去耦/自举回路；短栅极回路与源极回流；L1和输出回路；三处分流器端点独立引出Kelvin差分线；模拟电源/参考和ADC回流；连续地平面与回流通道；SW铜区面积、探针和爬锡空间；最后运行原生ERC、DRC和未布网络检查。

不要因模板中少量铜线未与其他网相交，就认为功率完整性、EMI、瞬态、温升、丝印/阻焊或三维装配已经通过。当前存在未布连接是如实保留的工程状态。

完成制板前仍需的实物信息

1. F1：两只6×30管夹配合保险管后的安装中心距及脚距方向；确认真正的2A保险管。

2. 分流器：RS_IN/OUT的P10已有商品图依据，继续核对平面厚度、精度和连续功率。RS_L的25mΩ实际尺寸及当前库存待核，不能套用50mΩ图片。

3. U1：使用Rev C2规定的IR2184PbF；实购IR2104不能直接装到本板。

4. C_A3、D1、普通/精密电阻、实际保险夹及接插件完整型号；100nF所填CL21B472JBANNNC中的472对应4.7nF，需换成正确100nF规格；不可批量错装。

5. C4 10μF/50V 0805的偏压后有效容量；电感Isat、DCR条件与温升；无散热片MOS的实际热裕量。

6. 板子与外壳、铜柱、排线长度和接线方向核对；源图预充/ARM及保护固件仍须实际实现和测试。

已提供100%打印的封装核对页，可将器件贴合确认；标TBD的封装保留假设说明。当前资料不足以把以上项目标为已确认，不能用网上同类图片代替所购实物。

相对Rev C.2的修改影响

原理图：引脚网络、主功率拓扑、IR2184脚号、PA6分配、保护门限和阻值/电容量保持。工程副本同步封装关联、F1由5×20改6×30但仍2A、C4由35V提升到实购50V。外置R_PRE仍与J_BYP并联，未增加旁路开关的自动闭合电路。

器件/BOM/PCB：有上述封装与机械变更，F1、C4采购规格及R_SN封装变化，源图120项不增不减。M1/M2采用用户图片中的LM2596HV外接方案，模块不占用未经核实的主板直插焊盘；IR2184及25mΩ分流器仍需与采购核对。旧BOM的封装字段不能继续直接用于本版PCB。

仿真/模型/固件：均未修改或运行。不能由静态引脚一致性推断真实固件、效率、波形、保护时序或电池安全已经验证。

来源登记

- 用户最新Rev C2 PDF：同仓库rev-c2/schematic/previews/G题同步Buck完整原理图_RevC2.pdf，SHA-256比对一致；原生文件SHA-256见验证JSON。

- 用户参数表、LCD原理图及三份芯片手册：保存于本目录references/。

- 本轮聊天图片：LM2596HV资料及6张商品图。尺寸逐项转录于上表；聊天图片未被作为独立原始文件下载或虚构保存。电容产品介绍页仅作类型介绍，不证明某个具体料号的性能。

- 原生读取基于仓库既有的read_native.py；保存后重新回读验证，不用构建时预期网络替代工程实际内容。