
01 输入保护、输入采样与接口

同一块主板上的功能区；绿色为实际导线；跨区同名网络相连；NC为不连接。




J3接主控显示板（沿用原B板J2脚序）；J4给独立辅源板供电。

RS1两端单独引Kelvin采样线；INA226测量含辅源在内的整机输入电流。

J1P/J1N输入，J2P/J2N输出；每柱四脚同网；J3不承载负载电流。

02 同步Buck主功率与输出端

同一块主板上的功能区；绿色为实际导线；跨区同名网络相连；NC为不连接。



C2/C3、U1及地组成最小输入环路；C4紧贴BOOT与SW；FB走线远离SW与L1。


输出电容在RS2前；R1取VREG反馈，负载端电压比VREG低约0.05×Io。

L1：22uH / Isat≥5A；C5+C6须按直流偏压后的有效容量复核。

U1脚序：1 GND / 2 SW / 3 VIN / 4 FB / 5 EN / 6 BOOT。

03 恒压反馈、恒流注入与使能

同一块主板上的功能区；绿色为实际导线；跨区同名网络相连；NC为不连接。



CC_OUT升高时D1导通，向FB注入电流，使主Buck自动降压进入恒流。

R6保证RUN断开时默认关断；这不是DAC有效性硬件联锁。


FB、CC_OUT、VSET_DRV均在同一主板内连接；不得将FB引到主控排线。

D1采用BAT54：1阳极、3阴极、2不接；不能用BAT54A/C/S直接代替。

R6：100k/1%/0603，基础库C25803；其它精密反馈电阻保留0.1%。

04 输出电流及输出电压采样

同一块主板上的功能区；绿色为实际导线；跨区同名网络相连；NC为不连接。




INA180A1脚号必须保持：1 OUT / 2 GND / 3 IN+ / 4 IN- / 5 VS。

RS2=50mΩ、增益20，标称ISENSE=1V/A；分压标称VOUT_ADC=Uo/11。

05 DAC电压/电流设定与电压滤波

同一块主板上的功能区；绿色为实际导线；跨区同名网络相连；NC为不连接。



U4标准7位I2C地址0x60；LDAC接地；SCL/SDA上拉仍放在外部主控板。

A：内参考2.048V/G2，10V起始码1409；B：内参考/G1，0.95A起始码1900。

以上为校准起点；保持RUN低，写入/读回并确认模拟电压后才启动主功率。


不新增7V必须可设置要求；若保留7V，DAC高端与缓冲余量仍须验证。

R9：100k/1%/0603，基础库C25803；J3.5/6仅供测试，不由主控驱动。

06 CC恒流补偿与设定缓冲

同一块主板上的功能区；绿色为实际导线；跨区同名网络相连；NC为不连接。

R12：100k/1%/0603，基础库C25803；U5采用MCP6002T-I/SN卷带包装。



U5A/U5B为同一只8脚MCP6002；C14=220nF X7R，选型建议≥25V/0805。

C14两端为I_ERR与COMP，不是负载端；补偿与瞬态1A上限尚未实物验证。