Bài thi	Cuối kỳ	Môn	TT VLSI
Tên	Nguyễn Thanh Phú	MSSV	22119211
Lớp	Chiều thứ hai, D403A	GVHD	Lê Minh Thành

BÀI LÀM

Câu 1.a.

				``	U	1	0	
Bang trang that			0	1	1	1	7	0
			0	1	1	0	6	1
DLBA	T.Phân	F	Λ	1	0	0	12	1
0000	0	0	1	1	0	1	13	X
0001	1	0	1	1	1	1	15	0
O O 1 1	3	1	4	1	1	0	14	0
0010	2	Х	1	0	0	0	8	×
0 1 0 0	4	0	1	v	0	1	9	1
0101	5	0	1	0	1	1	ll	Х
0111	7	0	1	D	1	0	lo	0
0110	6	1						

Câu 1.b.

$$0C \qquad 0O \qquad 01 \qquad 11 \qquad 10$$

$$0O \qquad 0 \qquad 0 \qquad 1 \qquad X \qquad D(D+B)$$

$$01 \qquad 0 \qquad 0 \qquad 0 \qquad 1$$


$$11 \qquad 1 \qquad X \qquad O \qquad 0 \qquad D+B$$

$$10 \qquad X \qquad 1 \qquad X \qquad O$$


$$Y = (D+B)(C+A)(D+B)$$

Câu 1.c.

Biến đổi biểu thức Y:



Vẽ mạch trên Cadence Virtuoso:



Các thông số mô phỏng:

- Nguồn xung vuông cơ sở: Nguồn có tần số cao nhất, tần số F=50MHz, thời gian cạnh lên, cạnh xuống t_raising = t_falling = 0.0025/F (giây). Nguồn được cấp vào A.

- Các nguồn xung cấp vào B, C, D có tần số lần lượt là F/2; F/4; F/8; Có cùng thời gian cạnh lên/xuống.
- Nguồn DC: VDD=1 (V); VSS=0 (V).


Kết quả mô phỏng:



Nhận xét: Mạch hoạt động đúng với bảng trạng thái. Ngoài ra dạng sóng có nhiều đểm vượt ngưỡng.

Độ trễ:

Khảo sát độ trễ lan truyền ở một số điểm:



Nhận xét: Độ trễ lan truyền lên đến 145 (ps).

Công suất:




Nhận xét:

- Công suất cực đại: 1,72mW,
- Công suất trung bình: 5,14uW.

Câu 2.

JK Flip-flop, sơ đồ chân - ký hiệu, bảng trạng thái




Bảng . Bảng trạng thái JK-FF:


<u>J-K I</u>			puts Qp+1	D Input
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	0	0
1	0	0	1	1
1	0	1	1	1
1	1	0	1	1
1	1	1	0	0


Chuyển đổi D-FF thành JK-FF

Có thể tạo JK-FF (T viết tắt cho toggle - lật) từ D-FF bằng cách thực hiện phép XNOR giữa ngõ ra trước đó với đầu vào T hiện tại thành ngõ vào D như hình 24.2.1. bên dưới.




Vẽ sơ đồ nguyên lý JK-FF trên Cadence Virtuoso






Mô phỏng JK-FF trên Cadence Virtuoso

Vẽ mạch mô phỏng JK-FF trên Cadence Virtuoso với V_{DD} = 1V; F_{CLK} = 50MHz; F_{T} = F_{CLK} /9; $F_{SET\#}$ = F_{CLK} /29; $F_{CLR\#}$ = F_{CLK} /39; $t_{raising}$ = $t_{falling}$ =0.0025/F.




Kết quả mô phỏng:



Nhận xét: JK-FF hoạt động đúng với lý thuyết.


Độ trễ:

Thực hiện chọn ngẫu nhiên một vài vị trí cạnh lên / cạnh xuống trên đồ thị và ghi nhận thời gian trễ:



Nhận xét: $t_{pdr} = \sim 100 ps$ cho Q và 140ps cho Q#.

Công suất:




Nhận xét: Công suất cực đại lên đến 1,78mW, công suất trung bình: 3.2uW.

Câu 3.

Bảng trạng thái:


SET#	CLR#	CK	Q<2>	Q<1>	Q<0>	СНÚ ТНІ́СН		
0	0	X	1	1	1	Cấm!		
1	0	X	0	0	0	Reset về 000.		
0	1	X	1	1	1	Reset về 111.		
1	1	↑	0	0	0			
1	1	↑	0	0	1			
1	1	↑	0	1	0			
1	1	↑	0	1	1	Đếm lên		
1	1	↑	1	0	0	bất đồng bộ		
1	1	↑	1	0	1	03 bit.		
1	1	↑	1	1	0			
1	1	1	1	1	1			
1	1	1	0	0	0			

Sơ đồ nguyên lý:




Kết quả:

Các tín hiệu RESET tác động



Nhận xét: Mạch hoạt động đúng khi tín hiệu RESET tác động.


Các tín hiệu RESET không tác động:




Nhận xét: Mạch đếm đếm đúng với bảng trạng thái.

Độ trễ:

Chọn ngẫu nhiên một vài vị trí cạnh lên trên ở dạng sóng ngõ ra:




Nhận xét: Độ trễ lan truyền đên lến 459ps.



Nhận xét:

- Thời gian cạnh lên: 113 ps.
- Thời gian cạnh xuống: 49ps.

Công suất:



Nhận xét:

- Công suất cực đại khi đếm 522uW. Khi CLR# tác động, công suất 1,7mW.
- Công suất trung bình: 8.33uW.