
RISC-V CORE (TP3) — DATAPATH Y CONTROL

riscv_core.v · cada cable es una señal real del RTL · (n) = parada del plan de estudio (docs/defensa.md)



ECUACIONES (hazard_unit.v:73-93, riscv_core.v:146-150)

```
load_use   = mem_read@EX · rd@EX≠0 · ((uses_rs1 · rd@EX=rs1) + (uses_rs2 · rd@EX=rs2))
load_salto = (is_branch + is_jalr) · (load_use + [mem_read@MEM · rd@MEM≠0 · rd@MEM=rs usado])
stall      = load_use + load_salto      →  id_ex_bubble = stall
if_id_flush = branch_taken · ~stall
pc_write_en = if_id_write_en = ~(stall + is_halt) · core_en
core_en = ~global_stall_i   (la Debug Unit congela todo el core)
```

LEYENDA

- datapath (datos que avanzan, y la escritura que vuelve de WB)
- señales de control (control_unit → latches → etapa que las usa)
- riesgos de datos: forwarding y stall/burbuja
- riesgos de control: salto (destino, taken) y flush
- Debug Unit: core_en (congelar), carga, salidas de debug

etiqueta con flecha corta = la señal llega desde el módulo nombrado (el cable no se dibuja entero) · ● = bifurcación · (n) en latches/módulos = parada