

CMT21xx CMT22xx 抗ESD PCB设计指南

1. 概要

本文的目的是为使用 CMOSTEK 芯片时，提高抗 ESD 的能力。

表 1. 本文覆盖的芯片产品

产品型号	工作频率 (MHz)	调制方式	主要功能	配置方式	封装
CMT2110A	240-480 MHz	OOK	单线直通单发	EEPROM	SOT23-6
CMT2117A	240-960 MHz	OOK	单线直通单发	EEPROM	SOT23-6
CMT2119A	240-960 MHz	(G)FSK/OOK	单线直通单发	EEPROM / Registers	SOT23-6
CMT2150A	240-480 MHz	OOK	7 按键带编码发射	EEPROM	SOP14
CMT2157A	240-960 MHz	(G)FSK/OOK	7 按键带编码发射	EEPROM	SOP14
CMT2180A	240-480 MHz	OOK	SoC 单发	EEPROM	SOP14
CMT2189A	240-960 MHz	(G)FSK/OOK	SoC 单发	EEPROM	SOP14
CMT2210A	300-480 MHz	OOK	直通单收	EEPROM	QFN16
CMT2210L	300-480 MHz	OOK	直通单收	--	SOP8
CMT2217A	300-960 MHz	OOK	直通单收	EEPROM / Registers	QFN16
CMT2219A	300-960 MHz	(G)FSK/OOK	FIFO/直通单收	EEPROM	QFN16
CMT2250A	300-480 MHz	OOK	4 路输出带解码接收	EEPROM	QFN16
CMT2251A	300-480 MHz	OOK	1 路 PWM 输出带解码接收	EEPROM	QFN16
CMT2257A	300-960 MHz	(G)FSK/OOK	4 路输出带解码接收	EEPROM	QFN16
CMT2300A	300-960 MHz	(G)FSK/OOK	低功耗收发一体	EEPROM / Registers	QFN16

本文将从以下几个方面来阐述怎样提高 CMOSTEK 芯片的抗 ESD 的能力。

- ESD 的产生与危害
- ESD 的传播途径
- ESD 的防护与抗干扰设计

目录

1. 概要 1

2. ESD 的产生与危害 3

3. ESD 的传播途径 4

4. ESD 的防护与抗干扰设计 5

 4.1 金属外壳接地 5

 4.2 结构上提高抗 ESD 的能力 6

 4.3 PCB 的抗 ESD 设计 8



5. 文档变更记录 9

6. 联系方式 10

CMOSTEK Confidential

2. ESD 的产生与危害

静电产生原因：主要有摩擦、剥离与感应。



不同的湿度下，不同的材料，产生的 ESD 也不一样


	湿度 10%	湿度 40%	湿度 55%
拆除 PCBA 的包装（非防静电的泡泡袋装）	26 KV	20 KV	7 KV
走过毛地毯	35 KV	15 KV	7.5 KV
工作台的一般移动	6 KV	800 V	400 V
从工作台上拾取静电袋	20 KV	3 KV	1.2 KV

就是在 99%的湿度的环境下同样也会产生 ESD。

ESD 常见有几种模型，主要人体放电、机器放电、元件充电、电场感应，本文这只讲人体放电的防卫。

大部分的电子元件，特别是高集成度的 CMOS 器件，很容易受到 ESD 产生的影响，容易发生器件击穿，锁死，复位，数据丢失和不可靠，从而导致整机设备功能失常或直接损坏。

一些芯片损坏的照片如下：



3. ESD 的传播途径

ESD 可以通过五种耦合途径进入电子产品：

- 1) 初始的电场能量能通过容性耦合到表面积较大的网络上，并在离 ESD 电弧 100 mm 处产生高达 4000 V/m 的高压。
- 2) 通过电弧直接注入的电荷/电流。
- 3) 电流会导致导体上产生电压脉冲($V=L \times di/dt$)，这些导体可能是电源、地或信号线，这些电压脉冲将进入与这些网络相连的每一个元器(常见)。
- 4) 电弧会产生一个频率范围在 1 MHz 到 500 MHz 的强磁场，并感性耦合到临近的每一个布线环路，在离 ESD 电弧 100 mm 远的地方产生高达 15 A/m 的电流。
- 5) 电弧辐射的电磁场会耦合到长的信号线上，这些信号线起到接收天线的作用(少见)。



ESD 会通过各种各样的耦合途径找到设备的薄弱点。为了防止 ESD 干扰和损毁，必须隔离这些路径或者加强设备的抗 ESD 能力。

4. ESD 的防护与抗干扰设计

4.1 金属外壳接地

因为 ESD 的传导与隔离 ESD 电弧电流放电时首先对被击中金属物体的寄生电容充电,然后流经每一个可能的导电路径。电弧电流更容易在片状、或短而宽的带状导体而不是窄线上流过。金属部件之间通过绑定建立低阻抗的路径,从而使相互之间的电压差降至最低,而接地则提供最终泄放掉累积电荷的路径。为了使接地和绑定能够有效地防止 ESD,应该确保 ESD 电流密度和电流路径阻抗尽可能低。对于一般固定位置的电子设备,可以在设备周围利用金属外壳或屏蔽罩对设备进行保护,阻止 ESD 电弧和电磁场对设备的直接和间接影响。金属屏蔽罩需接地良好,可将外来的 ESD 直接导到大地上,避免内部电子线路的影响。



4.2 结构上提高抗 ESD 的能力

而 CMOSTEK NextGenRF™ 系列芯片产品大多应用于手持设备，重点需要使用隔离 ESD 干扰的措施一般使用塑料外壳将内部电子线路严密封闭，非导体的塑料外壳可以有效的阻隔 ESD 的电弧（电荷释放耦合）。但要注意的是，隔离的效果受结合处缝隙，接口缝隙（充电，数据，耳机，喇叭，按键等接口）的密封大小，以及内部电子线路边缘离外壳的安全距离的影响。所以为了达到隔离要求：

- 1) 外壳表面，缝隙处尽量避免使用金属等导电件。当使用到此类部件时，在部件与内部线路的空间要再次绝缘隔离。




- 2) 缝隙密封程度：缝隙越小越好，在缝隙内加入吸收 ESD 的软垫或屏蔽材料。



- 3) 防止二次电弧打击内部电子线路，内部电路板与表面金属件、缝隙间需要保持一定的距离。要求尽可能的远离，至少 3 mm。



- 4) 在与外部电气连接的接口端，需要对输入、输出、电源的线路进行保护，如与地线之间加入电压瞬态抑制器（静电保护二极管等）。并且一般接口上都有与内部地线连接的点，两地线不宜直接连接，建议在连接端加 $0\ \Omega$ 的电阻连接或低阻值的磁珠，两地线间加入锯齿放电铺铜，减小 ESD 的直接伤害程度。如图：




- 5) 尽可能使用足够的屏蔽罩保护电子线路，如铁框，铜箔等，元件与屏蔽罩要保持一定的安全距离。屏蔽罩与主地接触良好，并尽可能远离 ESD 源。



4.3 PCB 的抗 ESD 设计

恰当的布局布线可以实现 PCB 的抗 ESD 设计。要达到期望的抗 ESD 能力。

- 1) 尽可能使用多层 PCB 设计有利于提高产品的抗 ESD 能力；
- 2) 电源线紧靠地线。信号线尽量短，尽量紧靠地线走线，减少回路面积，敏感信号如/RESET，要避免靠板边走线；
- 3) 尽量将电路设计紧凑，敏感元件远离 ESD 源，板边缘只留环地线，环地宽度要求要尽量宽 $>3.5\text{ mm}$ ，但要避免中间空心的地线环路。
- 4) 将未使用区域用地填充，每隔一定距离（5 mm）将两面的地用导通孔连接。接地线要求越宽越好，减少地与主板地的连接电阻，主板地与整个系统的地线应为一体，避免分割，减少 ESD 产生的感应噪音影响地电平的平衡。但系统地要避免与 ESD 直接打击的放电棒地线大面积连接。
- 5) ESD 容易在尖端放电、被吸收。在可作屏蔽的地方加尖端导电头，以吸收 ESD 放电；在敏感区域需要减少尖端导线，使用覆盖绝缘体，并外包屏蔽层。
- 6) 在与外部连接的信号输入端，电源端，容易导入 ESD 放电，所以在靠近接口端的信号、电源线上对地需要加入防 ESD 器件，注意元件的摆放位置：防 ESD 器件应放置在离产品的静电导入口最近的地方，而尽量远离受保护器件。



- 7) ESD 器件的接地端的布线都应该尽量大面积，并尽量以最短的走线距离来接入 ESD。也就是说产品的地线设计要尽量做到面积大，线距短。
- 8) ESD 器件的介入端口，布线应尽量形成锐角。因为静电往往容易集中到物体的尖角，然后设计人员就可以通过安置在此处的防静电 ESD 器件对集中过来的静电进行最彻底地有效释放。
- 9) 接地尽量短距离，大面积；靠近导入口，远离受保护器件；ESD 器件两端布线坚持走成锐角原则

5. 文档变更记录

表 2. 文档变更记录表

版本号	章节	变更描述	日期
0.6	所有	初始发布版本	

CMOSTEK Confidential

6. 联系方式

无锡泽太微电子有限公司深圳分公司

中国广东省深圳市南山区前海路鸿海大厦 203 室

邮编: 518000

电话: +86 - 755 - 83235017

传真: +86 - 755 - 82761326

销售: sales@cmostek.com

技术支持: support@cmostek.com

网址: www.cmostek.com

Copyright. CMOSTEK Microelectronics Co., Ltd. All rights are reserved.

The information furnished by CMOSTEK is believed to be accurate and reliable. However, no responsibility is assumed for inaccuracies and specifications within this document are subject to change without notice. The material contained herein is the exclusive property of CMOSTEK and shall not be distributed, reproduced, or disclosed in whole or in part without prior written permission of CMOSTEK. CMOSTEK products are not authorized for use as critical components in life support devices or systems without express written approval of CMOSTEK. The CMOSTEK logo is a registered trademark of CMOSTEK Microelectronics Co., Ltd. All other names are the property of their respective owners.