# 第七章布置习题参考解


#### 7-1 解:

	Address lines	I-O data lines
(a) 48 K×8	$2^{5+10} = 32$ K, $2^{6+10} = 64$ K $\rightarrow$ <b>16</b>	8
(b) 512 K×32	$2^{9+10} = 512K \rightarrow 19$	32
(c) 64M ×64	$2^{6+20} = 64M \rightarrow 26$	64
(d) 2G×1	$2^{1+30} = 2G \rightarrow 31$	1

#### 7-4 解:

由于行列译码的最大译码器有14位地址输入,因此总共有28位地址输入,因此m  $^{28}$  =  $2^{-256}$ M;

- a) 因为256×8=2048M,需要(2G =  $2^{31}$ )/( $2^{14}$ × $2^{14}$  =  $2^{28}$ ) = ( $2^3$  = 8)个RAM单元阵列构造2G×1的RAM芯片;
  - b) 8个芯片需要一个3-8译码器选择:



接到各个RAM单元阵列的译码使能脚上

### 7-5 解:

行地址有15位; 列地址有14位;

共有29位地址: 2<sup>29</sup>=512M

## 7-8 解:

- a) 128K×16的RAM芯片的容量为256KB, 所以需要8块芯片构成2MB的存储器。
- b) 128K×16的RAM芯片有17根地址线,用8块128K×16的RAM芯片构成的存储器的结构是1024K×16,有20根地址线,这些地址线中有17根连到所有芯片的地址输入脚。
  - c) 最高3位地址线用于译码产生片选输出,应该使用3-8译码器。