

4.1

and rd, rs1, rs2

4.1.1.

因为它写回的是 rd, 所以 RegDst = 1.

因为没有分支, 没有读存贮器, 没有写入存贮器 所以

Branch, MemRead, MemWrite = 0

因为它写回寄存器的值来自 ALU, MemtoReg = 0

因为 ALU 的输入来自 rs 和 rt, ALUSrc = 0

因为最后要写回寄存器, RegWrite = 1

因为是 R 型指令, 所以 ALUOp = 10.

因为是 and 指令, 所以 ALU 控制单元的输入为

0000

4.1.2.

首先取指令单元肯定会被用到, 接着是指令译码单元和寄存器堆也肯定会被用到。然后需要在 ALU 里面计算与运算。因为这条指令并没有访问存贮器, 所以数据存贮器并不会被用到, 而是把 ALU 的输出写入 rd 寄存器, 最后, 因为不是分支指令或跳转指令, 所以在加法模块里面计算 $PC+4$ 就可以了。

4.1.3

Date.

No.

不管是指令存储器, 寄存器堆, ALU 还是数据存储器都会产生输出, 而在本次指令中没有用到低16位符号扩展后的输出, 没有用到 ALU 输出的零状态, 更没有用到数据存储器的输出。最后, 没有用到 PC 加上低16位符号扩展后的地址的输出。

4.3

R	I	LW	SW	BN	J
24%	28%	25%	10%	11%	2%

4.3.1

因为只有 LW 和 SW 会访问数据存储器, 所以有 $25\% + 10\% = 35\%$ 的指令会用到

4.3.2

任何指令都会用指令存储器, 所以是 100%

4.3.3

需要用符号扩展的是 I 型, LW, SW 和分支指令, 所以是 $28\% + 25\% + 10\% + 11\% = 74\%$.

4.3.4 如果是单周期数据通路的话, 在需要的时候是处以空闲状态的, 而如果在流水线数据通路,

4.5.

指令: $0x00c6ba23$

= 进制: $\begin{array}{cccccccc} 0000 & 0000 & 1100 & 0110 & 1011 & 1010 & 0101 & 0011 \\ & op & & & & & & \end{array}$

4.5.1

因为 op 字段为 000000 , 所以是 R 型指令, 所以 ALU 控制单元的输入也就是 ALU op 为 10

4.5.2

因为是 R 型, 所以新地址为 $PC+4$

4.5.3

判断写回哪个寄存器的多路选择器。

输入: rt 和 rd 的标号以及控制信号 $regdst$

$\begin{cases} 00110 \\ 10111 \\ 1 \end{cases}$

输出: rd 的标号: 10111

判断 ALU 的输入是哪一个的多路选择器

输入: $readdata2$ 和 符号扩展后的结果以及控制信号 $ALUSrc$

$\begin{cases} rt \text{ 寄存器数据} \\ \text{低 16 位 符号扩展后的结果} \\ 0 \end{cases}$

输出: rt 寄存器数据

判断返回的地址是 $PC+4$ 还是 跳转地址的多路选择器。

输入: $PC+4$ 和 左移两位后的结果和 PC 的和 以及是否跳转的控制信号。

$$\begin{cases} PC+4 \\ PC+4 + \text{低16位符号扩展再左移两位} \\ 0 \end{cases}$$

输出: $PC+4$

判断要写回寄存器的是 ALU 的结果还是 数据寄存器的数据的多路选择器。

输入: ALU 运算的结果和 数据寄存器数据 以及控制信号 $MemtoReg$

$$\begin{cases} ALU \text{ 结果} \\ \text{数据寄存器} \\ 0 \end{cases}$$

输出: ALU 运算结果

因为是 R 型指令, 所以两个寄存器的输出都要用到。所以寄存器的输出值都是各自寄存器里的值。

4.5.4

ALU 的两个输入是 rs 和 rt 寄存器的数据

而第一个加法器的输入则为 PC 和 4。

第二个加法器并未用到。

4.5.5

寄存器堆从上到下的输入值为 rs 标号 rt 标号 rd 标号 以及要写的值, 也就是

00110 00110 10111 和 ALU 运算的结果, 而 PC 寄存器的输入为 $PC+4$

4.7

4.7.1

$$\begin{aligned}
 T(R) &= PC + \text{Register setup} + \max\{\text{IM. Adder}\} + \text{Register file} + \text{Register setup}^{\text{setup}} + \text{MUX} + \text{Control} \\
 &\quad + \text{MUX} + \text{ALU} + \text{single gate} + \max\{\text{single gate} + \text{MUX}, \text{MUX} + \text{Register file} + \text{Register setup}^{\text{setup}}\} \\
 &= 30 + 20 + 250 + 150 + 20 + 25 + 50 + 25 + 200 + 25 + 150 + 20 \\
 &= 905 \text{ ps}
 \end{aligned}$$

4.7.2

$$\begin{aligned}
 T(LW) &= PC + \text{Register setup} + \max\{\text{IM. Adder}\} + \text{Control} + \text{MUX} + \text{Register file} + \text{Register setup}^{\text{setup}} \\
 &\quad + \text{MUX} + \text{ALU} + \text{D-Mem} + \text{MUX} + \text{Register file} + \text{Register setup} \\
 &= 30 + 20 + 250 + 50 + 25 + 150 + 20 + 25 + 200 + 250 + 25 + 30 + 20 \\
 &= 1095 \text{ ps}
 \end{aligned}$$

4.7.3

$$\begin{aligned}
 T(SW) &= PC + \text{Register setup} + \max\{\text{IM. adder}\} + \text{Control} + \text{Register file} + \text{Register setup} + \text{MUX} \\
 &\quad + \text{ALU} + \text{D-Mem} \\
 &= 20 + 30 + 250 + 50 + 150 + 20 + 25 + 200 + 250 \\
 &= 995 \text{ ps}
 \end{aligned}$$

4.7.4

$$\begin{aligned}
 T(beq) &= PC + \text{Register setup} + \max\{\text{IM. Adder}\} + \text{Control} + \max\{\text{Register file} + \text{Register setup}, \text{single gate}\} \\
 &\quad + \max\{\text{shift left 2} + \text{Adder}, \text{MUX} + \text{ALU}\} + \text{single gate} + \text{MUX} \\
 &= 20 + 30 + 250 + 50 + 150 + 20 + 25 + 200 + 5 + 25 \\
 &= 775 \text{ ps}
 \end{aligned}$$

4.7.5

$$\begin{aligned}
 T(I) &= PC + IM + control + MUX + register\ file + \cancel{register\ setup} + MUX + ALU + \\
 &\quad \max\{single\ add + MUX, MUX + register\ file + register\ setup\} \\
 &= 20 + 30 + 250 + 50 + 25 + 150 + 20 + 25 + 200 + 25 + 150 + 20 \\
 &= 965\ ps
 \end{aligned}$$

4.7.6

$$\begin{aligned}
 T(CPU) &= T(LW) \\
 &= 1095\ ps
 \end{aligned}$$

4.10

4.10

R/I	lw	sw	beq
52%	25%	11%	12%

设 R 和 I 共有 52 条, lw 有 25 条, sw 有 11 条, beq 有 12 条.

4.10.1

先计算改进前的时间:

因为 CPU 时钟周期要跟最长的 lw 一样, 所以 = 1095ps

$$T(\text{改进前}) = 100 \times 1095 = 109500\ ps$$

改进后 lw 和 sw 的数量变成了 25×0.88 和 11×0.88 , 也就是 22 和 9.68
而寄存器堆的延迟变成了 160ps, 也就是 CPU 时钟周期也增加了 10ps, 变成了 1105ps.

$$\begin{aligned}
 T(\text{改进后}) &= (52 + 22 + 9.68 + 12) \times 1105 \\
 &= 105726.4
 \end{aligned}$$

$$\text{所以加速比为} = \frac{109500}{105726.4} = 1.04$$

4.10.2

先计算改进前的开销:

$$\begin{aligned} \text{R型指令开销为: } & \text{single register} + \text{control} + \text{register file} + \text{adder} + \text{MUX} + \text{MUX} + \text{ALU} \\ & + \text{single gate} + \text{MUX} + \text{MUX} + \text{register file} + \text{I-Mem} + \text{single register} \\ & = 5 + 500 + 200 + 30 + 10 + 10 + 100 + 1 + 10 + 10 + 200 + 1000 + 5 \\ & = 2081 \end{aligned}$$

$$\begin{aligned} \text{同样的 LW 的开销为: } & 5 + 1000 + 30 + 500 + 10 + 200 + 100 + 10 + 100 + 1 + 10 + 5 \\ & + 2000 + 10 + 200 \\ & = 4181 \end{aligned}$$

$$\begin{aligned} \text{SW 的开销为: } & 5 + 1000 + 30 + 500 + 200 + 100 + 10 + 100 + 1 + 10 + 5 + 2000 \\ & = 3961 \end{aligned}$$

$$\begin{aligned} \text{bq 的开销为: } & 5 + 1000 + 30 + 500 + 200 + 100 + 10 + 100 + 30 + 1 + 10 + 5 \\ & = 1891 \end{aligned}$$

$$\text{J型开销为} = 5 + 30 + 1000 + 500 + 10 + 200 + 100 + 10 + 100 + 1 + 10 + 5 + 10 + 200 = 2181$$

所以改进前的总开销为:

$$\begin{aligned} \text{总开销} &= \cancel{52 \times 2081} + 25 \times 4181 + 11 \times 3961 + 12 \times 1891 + 52 \times \left(\frac{2081 + 2181}{2} \right) \\ &= \cancel{274000} \quad 281000 \end{aligned}$$

而改进后, 因为寄存器堆的开销变成了 400, 所以各个指令的开销也要改变.

$$\text{R型的开销: } 2081 + 2 \times 200 = 2481$$

$$\text{LW 的开销为: } 4181 + 2 \times 200 = 4581$$

$$\text{SW 的开销: } 3961 + 200 = 4161$$

$$\text{bq 的开销: } 1891 + 200 = 2091$$

$$\text{J型的开销: } 2181 + 2 \times 200 = 2581$$

所以总开销为:

$$\begin{aligned} \text{总开销} &= \cancel{52 \times 2081} + 22 \times 4581 + 9.68 \times 4161 + 12 \times 2091 + 52 \times \left(\frac{2481 + 2581}{2} \right) \\ &= \cancel{295164.48} = 297764.48 \end{aligned}$$

$$\text{所以开销变化为 } \frac{297764.48}{\cancel{279000}} \approx 1.06$$

所以我们可以看出即使性能已经加速了1.04倍,但随之开销也变成了1.06倍。

4.10.3

我们可以知道, ~~当~~当寄存器数量增加时, 会减少lw和sw的数量, 但随之将增大寄存器堆的开销。我们分析各种指令的开销会知道, R型指令和lw指令都要两次访问寄存器堆, 所以会使总开销变大, 所以我们可以当R型指令和lw指令的使用频度相对较少的时候可以增加更多的寄存器, 而当R和lw指令的使用频度相对较多的情况下, 增加更多的寄存器是没有效果的, 因为虽然性能在变好的同时开销也在增大。

4.15

4.15.1

改进后的 lw 指令就不用再使用 ALU, 我们可以计算改进后的 lw 指令延迟时间。

$$\begin{aligned} T(lw) &= 30 + 20 + 250 + 50 + 25 + 150 + 20 + 250 + 25 + 150 + 20 \\ &= 990 \text{ ps} \end{aligned}$$

因为 $T(lw)$ 依然大于 $T(R)$

$$\text{所以 } T(CPU) = T(lw) = 990 \text{ ps}$$

No.

4.15.2

更慢, 因为改进后 lw 指令就被折成 lw 和 add 指令, 所以这意味着我们要两次从 PC 获取指令, 两次译码指令, 四次访问寄存器堆和八次访问多路选择器, 这样显然会使程序的总运行变慢。分析上述, 它是比原先慢了: $30 + 50 + 25 + 150 + 20 + 25 + 150 + 20 = 470 \text{ ps}$, 也就是每个 lw 指令都会变慢 470 ps。

4.15.3

影响程序在新 CPU 上的运行速度主要因素是指令数和指令的 CPI。

4.15.4

我觉得新的 CPU 整体设计更好一点, 首先它降低了 lw 指令的时间, 也就是把 CPU 的时钟周期给降低了, 从而提高了 CPU 的主频。新的 CPU 上没有哪一个指令会同时用到 ALU 和数据寄存器, 这也降低了执行指令时的结构复杂度和逻辑模块的负荷。

No.

Date.