[曹仁子孝]
数字集成电路设计
考前整理笔记

这是曹仁子孝2020年秋冬修读《数字集成电路设计》课程的考前整理笔记。

课程代码85190060，信电学院微电子专业必修，信工和电科选修，教学班隶属于潘赟老师。

由于时间有限，仅对部分章节(Chapter3-9)做了整理，后续的其他章节建议参考曹仁子孝的另一份上课笔记，更加完整系统。

最后，笔记仅作为浙大内部的学习交流，内容仅作参考。

数集笔记整理　Chapter 1-5 基础概念

Chapter 1 IC介绍

要点：cost, reliability, speed, power, energy 定义 ⇒ 基本设计参数

Moore's Law：每18个月，集成电路上容纳的晶体管数目加倍

这一章所涉及的概念，很多在后面会详细展开，所以打算全部写完后再写此章作为补充

Chapter 2 智能手机介绍

这一章很简，主要为了解决的几个重要的缩写单词处理

Chapter 3 工艺流程

现代芯片：Bulk Si ⇒ SOI, FinFET

平面显影技术：涂光刻胶 ⇒ 掩膜曝光 ⇒ 刻蚀/注入

工艺特征尺寸 f（如45nm工艺）
最小基本单位 $\lambda = f/2$
⇒ $(4\lambda/2\lambda)$ 为晶体管最小尺寸（1 unit）

$(nmos)_{min} = 1$ unit
$(pmos)_{min} = 2$ unit

IBM经验公式：P封装管脚数 = K平均每逻辑门对应I/O口数目 × (G逻辑门单元数)$^{\beta}$
（β为经验参数）

封装互连：导线压焊，载带自动压焊(TAB)，双列直插，贴片...

☆原理图，版图，模图关系

传输门







与非门





版图略

转换为或非门仅需将VDD与GND互换即可

daoben
扫描全能王 创建

Chapter 4 Device 器件

PN结：VA: $I_D = I_S(e^{V_D/\phi_T}-1)$

耗尽区电荷 $Q_j = A_D\sqrt{2\varepsilon_{Si} q \frac{N_A N_D}{N_A+N_D}(\phi_0 - V_D)}$　　$C_j = \frac{dQ_j}{dV_D} = \frac{C_{j0}}{\sqrt{1-V_D/\phi_0}}$

二阶模型：恒压源，并连电容，再串联电阻.

MOS管：nmos：$V_{GS} > V_T \Rightarrow$ $\begin{cases} \text{linear region} & V_{ds} < V_{gs}-V_{th} \quad I_D = k_n' \frac{W}{L}\left((V_{gs}-V_{th})V_{ds} - \frac{1}{2}V_{ds}^2\right) \\ \text{saturation region} & V_{ds} > V_{gs}-V_{th} \quad I_D = \frac{1}{2}k_n' \frac{W}{L}(V_{gs}-V_{th})^2(1+\lambda V_{ds}) \end{cases}$

工艺跨导参数 $k_n' = \mu_0 C_{ox} = \mu_0 \varepsilon_{ox}/t_{ox}$

描述了数 $k_n = k_n' W/L$

沟道调制系数 λ

短沟道效应：$\begin{cases} \text{linear区加因子 } K(V_{DS}) = \frac{1}{1+V_{DS}/\xi_c L} \\ \text{saturation区：临界 } V_{ds} = V_{dsat} = K(V_{gs}-V_{th})\cdot(V_{gs}-V_{th}) < V_{gs}-V_{th} \end{cases}$

$I_D = K(V_{DSAT})\, k_n' W/L \cdot \left((V_{gs}-V_{th})V_{dsat} - \frac{1}{2}V_{dsat}^2\right)$

Δ总结：$I_D = \begin{cases} 0 & (V_{gs}-V_{th}<0) \\ k_n' \frac{W}{L}\left((V_{gs}-V_{th})V_{min} - \frac{1}{2}V_{min}^2\right) & V_{gs}-V_{th}>0, \ V_{min} = V_{GT}, V_{DS}, V_{DSAT} \end{cases}$

$V_{GT} = V_{gs}-V_{th}$

对很低压 $\frac{1}{2}V_{DD}-V_{DD}$ 段作积分 $R_{eq} = \frac{3V_{DD}}{4I_{dsat}}(1-K\lambda V_{DD})$

精确积分 $\lambda = \frac{7}{9}$，首尾相加 $\lambda = \frac{5}{6}$

pmos直接为将 nmos 映射至第三象限

Δ mos 动态电容模型



$\begin{cases} C_{GS} = C_{GSC} + C_{GSO} & C: \text{channel} \\ C_{GD} = C_{GDC} + C_{GDO} & O: \text{overlap} \end{cases}$

$C_{GSO} = C_{GDO} = C_{ox} x_d \cdot W = C_0 W$　　$C_{GC} = C_{GSC} + C_{GDC} = C_{ox}WL$

$C_{SB} = C_{s\,diff}$　$C_{DB} = C_{D\,diff}$

其中 $C_{..\,diff} = C_j L_S W + C_{jsw}(2L_S + W)$

扫描全能王 创建

Chapter 5 互连 Wire

近似条件：电感忽略：导线截面积大，升降时间慢
仅考虑电容：导线短，电阻率大 ⇒ 仅考虑对地电容：导线间距大，并行很小

电阻：



pitch $\triangleq w+s$，$AR \triangleq t/w$（AR大，截面瘦长）

$R=\rho L/tw$　薄层电阻 $\rho/t \triangleq R_\square$ 单位 $\Omega/\square$（□无量纲）

降低电阻手段：降低电阻率，增加互连层

电容：$C=\varepsilon_r\varepsilon_0 A/d$　线与线之间，线与上下层之间

趋肤效应：高频下电子贴近导线表面，深度 $\delta=\sqrt{\rho/\pi f\mu_0}$（增加截面积无效）

临界 $f_{max}=\dfrac{4\rho}{\pi\cdot\mu\cdot(\max(w,t))^2}$

传输线模型：主要为分布式，划分为3~5段

单段分为 L型 

π型
T型 

段际级联：Elmore formula：$R_{ik} \triangleq \sum R_j$（i到k回路所有电阻）

$R_j \in (S\to i)\cap(S\to k)$

$$\tau_i=\sum_{k=1}^{N} C_k R_{ik}$$

例：$\tau_{Di}=C_1r_1+C_2(r_1+r_2)+\cdots+C_i(r_1+r_2+\cdots+r_i)$
$=C_1r_0+2C_2r_0+\cdots+iC_ir_0$

N等分 $\tau_D=rL\cdot cL\cdot\frac{N+1}{2N}\approx\frac{1}{2}RC$（单一式模型一半）

延时估算　0~50% $\tau\ln 2$　10%~90% $\tau\ln 9$　0~63% τ

电源内阻考虑　$t'=t+R_{内阻}C_{wire}$

电感匹配情况：

导线阻抗 $Z_0=\sqrt{l/c}=\frac{1}{cf}$　反射系数 $\rho\triangleq\dfrac{R_{负载}-Z_0}{R_{负载}+Z_0}$

则 $V=V_{入射}(1+\rho)$　$I=I_{入射}(1-\rho)$　电压传输后有反射的反射波

匹配 $\rho=0$　开路 $\rho=1$（$I=0$），短路 $\rho=-1$（$V=0$）

（这个公式也可理解为负载与wire争夺电压..）

扫描全能王 创建

Chapter 6 反相器

VTC



精确计算（作图法）

$(I_{ds})_p = -(I_{ds})_n$ $\begin{cases} (V_{gs})_n = V_{in} & (V_{gs})_p = V_{in} - V_{DD} \\ (V_{ds})_n = V_{out} & (V_{ds})_p = V_{out} - V_{DD} \end{cases}$ ⇒



解得 $V_M = \frac{r}{1+r} V_{dd}$ $r \triangleq \frac{k_p V_{dsat-p}}{k_n V_{dsat-n}}$



（$W_p > W_n$ $r \to 1$ 获得对称性）

$\therefore \frac{(W/L)_p}{(W/L)_n} = \frac{k_n' V_{dsatn}(V_M - V_{Tn} - V_{dsatn}/2)}{k_p' V_{dsatp}(V_{dd} - V_M + V_{Tp} + V_{dsatp}/2)}$ 时，有 $V_M = V_{DD}/2$

$W_p\uparrow$, $V_M \to V_{dd}$; $W_n\uparrow$, $V_M \to GND$ （动画）

噪声容限：$V_{IH} - V_{IL} = -V_{DD}/g$ g为负值

$\therefore \begin{cases} V_{IH} = V_M - V_M/g \\ V_{IL} = V_M + (V_{DD} - V_M)/g \end{cases}$ ⇒ noise margins: $NM_H = V_{DD} - V_{IH}$, $NM_L = V_{IL}$

近似 $g \approx \frac{1+r}{(V_M - V_{Tn} - V_{dsatn}/2)(\lambda_n - \lambda_p)} = -\frac{k_n V_{dsatn} + k_p V_{dsatp}}{I_D(V_M)(\lambda_n - \lambda_p)}$

其中 $I_D(V_M) = k_n V_{dsatn}(V_M - V_{Tn} - V_{dsatn}/2)(1 + \lambda_n V_M)$

（解题用此公式）

传播延时 $t_p = \frac{1}{2}(t_{pHL} + t_{pLH}) = \frac{1}{2} \cdot \ln 2 \cdot C_L (R_{eq,n} + R_{eq,p})$

ratio: $\beta \triangleq (W/L)_p / (W/L)_n$



trade off: 陡峭对称，$\beta \approx 2.4$

$t_{p\,min}$ 最优延迟 $\beta \approx 1.6 \sim 1.9$

Δ扇出延时（级联最优解问题）

$\begin{cases} C_{int} \text{ 本征电容（反相器高度）} \\ C_{ext} \text{ 延伸电容（外围电路高度）} \end{cases}$ $t_p = t_{p0}(1 + C_{ext}/C_{int})$ t_{p0}: 无负载延时

定义 C_g 为一个扇出负载电容，则 $\gamma \triangleq C_{int}/C_g$，扇出系数 $f \triangleq C_{ext}/C_g$ $\therefore t_p = t_{p0}(1 + f/\gamma)$



级联 $t_p = t_{p0} \sum (1 + \frac{C_{g,j+1}}{\gamma C_{g,j}})$

若有一级延时相同，则 $F = C_L/C_{g,1}$

$t_p = N t_{p0}(1 + \sqrt[N]{F}/\gamma)$ $f = \sqrt[N]{F}$

存在最优解 N 使得 $(t_p\ tot)_{min}$ $\frac{\partial t_p}{\partial N} = 0$ $\therefore f = e^{1+\gamma/f}$ get N^*

进阶：考虑反相器间互连

扫描全能王 创建

Chapter 7 组合逻辑电路

Static.



PUN, PDN 逻辑，结构上缺一不可（一个置0，一个置1）
不可互换，nmos连VDD会削去上限VTn，出现电压损失

（PUN：Pmos　　相反
PDN：nmos　并联为或，串联为与）⇒ 在此基础上，输出结果取反加反

延时与输入有关（best/worst case）
delay随fan-in平方倍增长（一般不超过4）

变体：ratioed：PDN不变，PUN变为电阻，



adaptive load. pseudo-NMOS上并联EN控制M1(PMOS)，M1≫M2

DCVSL：differential cascode voltage switch Logic



Pass-transistor Logic 及其延伸。　　无总线连接器
⇑
这个电路非常非主流，个人建议仅供参考以逻辑（逻辑报电路过于复杂）
优化：NMOS并联PMOS，变为传输门逻辑
延时：~~buffer级数~~多级RC链（没有n^2），则 $t_p = \ln 2 \cdot R_{eq}C\frac{n(n+1)}{2}$
中间加入buff切断（m^2 RC加1 buffer）
$t_p' = \left(\ln 2 \cdot R_{eq}C \cdot \frac{m(m+1)}{2}\right)\cdot\frac{n}{m} + \left(\frac{n}{m}-1\right)t_{buff}$　　$m_{best} = \sqrt{t_{buff}/RC}$

Dynamic



clk=1 逻辑工作
clk=0 充电
漏电流优化（红色电路）

级联动态会有电压损失，需要中间加入缓冲器 inverter/buffer ⇒ domino logic
进阶：差分多米诺电路



扫描全能王 创建

Chapter 8 时序逻辑

时间约束：$\begin{cases} t_{cd\,logic} + t_{cd\,reg} \geq t_{hold} \\ T \geq t_{c\text{-}q} + t_{p\,logic} + t_{su} \end{cases}$



Latch 电平保持

变体优化：SR Latch，Mux Based Latch（feedback 控制），TG based Latch（2个TG控制 数入回/折数据），PT mux Latch



Register 设计：2个Latch（一正一负）串联

对抗邪恶竞（存在overlap）：改进：2 PT mux Latch串联；分出2个相反时钟

TSPCR：这个电路过于复杂

Schmitt 触发器（图中PPT 37）



单稳态电路

振荡器：奇数反相器串联

Chapter 9 speed

$\begin{cases} t_{pd}\ 传播延时（输入变到输出） \Rightarrow 最大时间 \\ t_{cd}\ 污染延时（输出保持时间） \Rightarrow 最小时间 \end{cases}$　　$t < t_{cd}$ 输出不变　$t > t_{pd}$ 输出同步

某级延时 = 上一级最大延时 + 本级 t_{pd}

以 inverter 为例　$t_{pd,f} = 0.69 R_{on} C_L \sim R_{on} C_L$

成比例放大 k 倍，则 NMOS：R/k，kC，PMOS：$2R/k$，kC

kC 会分布在每一个端

单位反相器（p2n1）⇒ 高阶逻辑门电路之间可能同步至电阻表现形为相同

这样，在计算这一类模型时，电阻 $R_{i\text{-}to\text{-}source}$ 为"源头到输出"的"最电路径"

扫描全能王 创建