模拟集成电路设计

> 作者：微电子喷菇
>
> 联系方式：1103092786@qq.com

>
> 配套教材：模拟CMOS集成电路设计【Razavi】
>
> 使用说明：高亮公式一般为作业中使用过的公式，建议可以背诵；
>
> 如有疏漏，欢迎联系！

目录

- **模拟集成电路设计**
  - 目录
  - CHAPTER1 Introduction to Analog Design
    - 1.1 Why Analog?
    - 1.2 Why Integrated?
    - 1.3 Why CMOS?
    - 1.4 Analog IC Design
  - CHAPTER2 INTRODUCTION OF CMOS PROCESS
    - 2.1 General Consideration
    - 2.2 Wafer Processing
    - 2.3 Photolithography光刻
    - 2.4 CMOS Fabrication
  - CHAPTER3 Basic MOS Device Physics
    - 3.1 General Considerations
    - 3.2 MOS I/V Characteristics
    - 3.3 Second Order Effects
    - 3.4 MOS Devices Model
    - 3.5 Short-Channel Effect
    - 3.6 MOS SPICE Model
    - 3.7 Process Corner
  - CHAPTER4 Single-State Amplifiers
    - 4.1 General Consideration
    - 4.2 Common-Source Stage
    - 4.3 Source Follower
    - 4.4 Common-Gate Stage
    - 4.5 Cascode Stage
  - 第5章 电流镜与偏置技术
    - 5.1 电流源/电流槽 Current Sources/Sinks
    - 5.2 基本电流镜
      - 5.2.1 基本电流镜的原理
      - 5.2.2 电流镜的失配
      - 5.2.3 电流镜的特性
    - 5.3 共源共栅电流镜
      - 5.3.1 共源共栅电流镜
      - 5.3.2 改进的共源共栅电流镜
  - 第6章 差动放大器
    - 6.1 单边与差动的工作方式
    - 6.2 基本差动对
      - 6.2.1 定性分析
      - 6.2.2 定量分析
    - 6.3 共模响应

6.3.1 版图问题：对称性
6.4 MOS为负载的差动对
6.4.1 二极管连接型MOS
6.4.2 电流源负载
6.5 有源负载差动对
6.5.1 大信号分析
6.5.2 小信号分析
6.5.3 共模特性
第7章 放大器的频率响应
7.1 概述
7.1.1 密勒效应
7.1.2 极点与结点的关联
7.2 共源级
7.3 源跟随器
7.4 共栅级（自学）
7.5 差动对
7.5.1 无源负载的差动对
7.5.2 有源负载的差动对
第8章 带隙基准
8.1 概述
8.2 与电源无关的偏置
8.3 与温度无关的基准
8.3.1 负温度系数电压
8.3.2 正温度系数电压
8.3.3 带隙基准
8.4 PTAT电流的产生
8.5 低压带隙基准
8.6 实例分析
第9章 运算放大器
9.1 概述
9.1.1 运放的基本概念
9.1.2 性能参数
9.2 一级运放
9.2.1 基本结构
9.2.2 设计步骤（自学）
9.2.3 折叠式共源共栅运放
9.3 二级运放
9.4 二级运放的补偿
9.4.1 稳定性概述
9.4.2 相位裕度
9.4.3 二级运放的补偿
9.5 运放的其他问题
9.5.1 输入范围限制
9.5.2 转换速率
10 版图与封装
10.1 版图概述
10.1.1 设计规则
10.1.2 天线效应
10.2 模拟电路的版图技术
10.2.1 叉指晶体管
10.2.2 对称性
10.2.3 无源器件
10.2.4 互连线
10.2.5 焊盘与静电放电保护
10.3 衬底耦合

CHAPTER1 Introduction to Analog Design

1.1 Why Analog?

1. Sensing and Processing Signals信号的检测与处理
    - Natural Signals are Analog.
    - Power Supply: Any device requires a power!
2. When Digital Signals become Analog
    - If a digital signal is so small and/or so distorted失真 that a digital gate cannot interpret it correctly.
    - High speed digital design is fact analog design
3. Analog Design is in Great Demand
4. Analog Design Challenges

1.2 Why Integrated?

1.3 Why CMOS?

1.4 Analog IC Design

1. Analog Design Challenges
2. Levels of Abstraction

CHAPTER2 INTRODUCTION OF CMOS PROCESS

2.1 General Consideration

- The basic structure of NMOS and PMOS transistors
- CMOS process flow
    - Wafer：生产适当类型衬底的晶圆制造工艺
    - Photolithography：精确定位每个区域的光刻工艺
    - Oxidation氧化, deposition淀积 and ion implantation离子注入：向晶圆中添加材料
    - Etching刻蚀：从晶圆上取出材料
- Sheet resistance薄层电阻
    - $R = \rho L/(Wt) = R_{\square}(L/W)$
    - $R_{\square} = \rho/t$
- 单晶硅的生长：切克劳斯基法

2.2 Wafer Processing

1. Oxidation氧化
    - 二氧化硅的作用：栅介质、场氧、保护层
    - 干法、湿法
2. Diffusion扩散（掺杂）
    - 从高浓度到低浓度
3. Ion implantation离子注入（掺杂）
    - 应用一：形成n阱
    - 应用二：形成沟道阻断区

    - 缺点：破坏晶格结构
        - 退火：晶格再次形成；杂质扩散，向各个方向展宽
    - 沟道效应——倾斜注入以避免
4. Deposition淀积：化学气相沉积CVD
5. Etching刻蚀：湿法刻蚀、等离子体刻蚀、反应离子刻蚀

2.3 Photolithography光刻

- 掩模版
- 光刻胶：正胶、负胶
- 光源：UV、电子束
- 种类：接触式、接近式、投影式
- 步骤：涂胶、预烘、曝光、显影、坚膜、刻蚀、去胶

2.4 CMOS Fabrication

1. 在P型衬底上形成n阱
2. 定义有源区：场注入和场氧生长
    - 沟道阻断
3. 栅氧和多晶硅生长
    - 阈值电压调节
4. S/D结和接触区
5. 接触孔+金属1
6. 通孔+金属2
7. 钝化层

- 自对准结构
    - 先生长栅氧和多晶硅再注入S/D结
    - 先生长氧化物侧墙再硅化物淀积

CHAPTER3 Basic MOS Device Physics

3.1 General Considerations

1. MOSFET as a Switch
2. MOSFET Structure
    - a *four*-terminals device
        - Bulk or Body: NMOS晶体管的衬底被连接到系统的最低电压上，通常通过一个p^+欧姆区实现；
        - Gate: 重掺杂的（导电的）多晶硅区；
        - Source: 提供载流子的终端；
        - Drain: 收集载流子的终端；
    - $L_{\text{eff}} = L_{\text{drawn}} - 2L_{\text{D}}$
        - L_{eff}: 有效沟道长度；
        - L_{drawn}: 沟道总长度；
        - L_{D}: 扩散的长度；
    - 每个PFETs可以处于各自独立的n阱中，而所有NFETs则共享同一衬底；



3. MOS Symbols



3.2 MOS I/V Characteristics

1. Threshold Voltage 阈值电压
   - NFETs导通过程中的载流子变化
     - $V_G < V_T$, depletion layer; 多子耗尽，形成耗尽层；C_{OX} and C_{dep} in series;
     - $V_G > V_T$, inversion layer; 少子反型，形成反型层；
   - 强反型条件：the interface is “as much n-type as the substrate is p-type”
     - $V_{TH} = \Phi_{MS} + 2\Phi_F + \frac{Q_{dep}}{C_{OX}}$ 阈值电压
     - Φ_{MS} 多晶硅栅和硅衬底的功函数之差
     - $\Phi_F = (kT/q)\ln(N_{sub}/n_i)$
     - $Q_{dep} = \sqrt{4q\varepsilon_{Si}|\Phi_F|N_{sub}}$ 耗尽区的电荷
     - $C_{OX} = \frac{\varepsilon_{OX}}{t_{OX}} = \frac{\varepsilon_0\varepsilon_{Sio_2}}{t_{OX}}$ 单位面积的栅氧化层电容
2. Derivation of I/V Characteristics, for $V_{GS} \geq V_{TH}$
   - $V_{DS} = 0, I_D = -WC_{OX}[V_{GS} - V_{TH}]v$
   - $V_{DS} > 0$,
     - Triode Region
       - $V_{DS} < V_{GS} - V_{TH}, I_D = \mu_n C_{OX}\frac{W}{L}[(V_{GS} - V_{TH})V_{DS} - \frac{1}{2}V_{DS}^2]$
       - $V_{DS} << 2(V_{GS} - V_{TH}), I_D \approx \mu_n C_{OX}\frac{W}{L}(V_{GS} - V_{TH})V_{DS}$
       - $R_{on} = \frac{1}{u_n C_{OX}\frac{W}{L}(V_{GS} - V_{TH})}$
     - Saturation Region平方律
       - $V_{DS} = V_{GS} - V_{TH}, I_{D,max} = \frac{1}{2}\mu_n C_{OX}\frac{W}{L}(V_{GS} - V_{TH})^2$
       - $V_{DS} > V_{GS} - V_{TH}, I_D = \frac{1}{2}\mu_n C_{OX}\frac{W}{L}(V_{GS} - V_{TH})^2$
3. Transconductance g_m 跨导
   - Triode Region: $g_m = \mu_n C_{OX}\frac{W}{L}V_{DS}$
   - Saturation Region: $g_m = \mu_n C_{OX}\frac{W}{L}(V_{GS} - V_{TH}) = \sqrt{2\mu_n C_{OX}\frac{W}{L}I_D} = \frac{2I_D}{V_{GS} - V_{TH}}$

3.3 Second Order Effects

1. Body Effect (back-bias effect) 体效应/背栅效应
   - $V_{TH} = V_{TH0} + \gamma(\sqrt{|2\Phi_F + V_{SB}|} - \sqrt{|2\Phi_F|})$
   - $\gamma = \sqrt{2q\varepsilon_{Si}N_{sub}}/C_{OX}$ 体效应系数
2. Channel-Length Modulation 沟道长度调制

- $I_D \approx \frac{1}{2}\mu_n C_{OX}\frac{W}{L}(V_{GS}-V_{TH})^2(1+\lambda V_{DS})$
- $$g_m = \mu_n C_{OX}\frac{W}{L}(V_{GS}-V_{TH})(1+\lambda V_{DS}) = \sqrt{2\mu_n C_{OX}\frac{W}{L}I_D(1+\lambda V_{DS})} = \frac{2I_D}{V_{GS}-V_{TH}}$$

3. Subthreshold Conduction 亚阈值导电性
   - $V_{GS} < V_{TH}$, Weak Inversion Region (Subthreshold Region)
   - $I_D = I_0 \exp\frac{V_{GS}}{\xi V_T}$
   - $V_T = kT/q$

3.4 MOS Devices Model

1. MOS Device Layout
   - 多晶硅栅和源及漏端一般连接到具有低电阻低电容的金属互连线上
   - 接触窗口contact window
2. MOS Device Capacitances



   - Depletion capacitors: C_2, C_5, C_6
     - 电容值的计算
       - C_j: 与结的底部相关的下极板电容—单位面积$C_j = \frac{C_{j0}}{(1+V_R/2\Phi_F)^{m_j}}$
       - C_{jsw}: 由于结周边引起的侧壁电容—单位长度$C_{jsw} = \frac{C_{jsw0}}{(1+V_R/2\Phi_F)^{m_{jsw}}}$
       - $C_5/C_6 = \text{area}\cdot C_j + \text{girth}\cdot C_{jsw}$
       - C_2 : channel-to-bulk capacitance

         $C_{2,j0} = \sqrt{\frac{q\varepsilon_{Si}N_{sub}}{4\phi_F}}WL$
     - 不同区域的电容
       - $C_{BS} = C_5, C_{BD} = C_6$
   - Charge-storage capacitors: C_1, C_3, C_4
     - 电容值的计算
       - C_1: gate-to-channel capacitance

         $C_1 = W_{eff}(L-2L_D)C_{OX} = W_{eff}L_{eff}C_{OX}$
       - C_3/C_4: overlap capacitances between the gate and the source/drain

         $C_3 = C_4 \approx (L_D)(W_{eff})C_{OX} = (CGXO)W_{eff}$
     - 不同区域的电容
       - Cutoff region: $C_{GS} = C_3, C_{GD} = C_4, C_{GB} = C_1//C_2$
       - Triode region: $C_{GS} = C_3 + 1/2C_1, C_{GD} = C_4 + 1/2C_1$
       - Saturation region: $C_{GS} = C_3 + 2/3C_1, C_{GD} = C_4$
       - 电容变化曲线



3. MOS Small-Signal Model



- 跨导g_m： $g_m=\beta V_{eff}=\sqrt{2\beta I_D}=\frac{2I_D}{V_{eff}}$
- 衬底跨导g_{mb}： $g_{mb}=g_m\frac{\gamma}{2\sqrt{2\Phi_F+V_{SB}}}=\eta g_m$
- Output resistance $r_o(r_{ds})$ in saturation region: $r_o\approx\frac{1}{\lambda I_D}$, $g_{ds}=\lambda I_D$
- Output resistance $r_o(r_{ds})$ in linear region: $g_{ds}=\frac{1}{R_{on}}=\beta V_{eff}$

3.5 Short-Channel Effect

1. Scaling-down theory按比例缩小理论
   - 恒定电场下的按比例缩小
     - reduce all lateral and vertical dimensions by α (>1)
     - reduce the threshold voltage and the supply voltage by α
     - increase all of the doping levels by α
     - 跨导维持不变，本征增益维持不变
   - 恒定电压下的按比例缩小
2. Carrier Mobility Degradation迁移率退化
   - Temperature-dependence carrier mobility degradation: $\frac{\partial(V_{TH})}{\partial T}\approx-2\sim3mV/℃$
   - Vertical field carrier mobility degradation：更低的I_D和g_m
   - Velocity saturation
     - 漏电流和驱动电压为线性关系，与沟道长度无关，即提前饱和
     - $I_D=WC_{OX}v_{sat}\frac{(V_{GS}-V_{TH})^2}{V_{GS}-V_{TH}+2\frac{v_{sat}L}{\mu_{eff}}}$
3. Hot-Carrier Effect热载流子效应
   - 测量衬底电流和栅电流

3.6 MOS SPICE Model

1. SPICE and Model
2. MOS SPICE Models
    - Level 1: Shichman-Hodges Model
        - 不包括亚阈值电导和短沟道效应
        - >=4um
    - Level 2: Physics model
    - Level 3: Semi theoretical & Semi empirical model

3.7 Process Corner

> 题目类型整理：
>
> 1. 计算题：考虑二级效应，判断MOS的工作状态，计算漏电流；
> - 考虑体效应，计算阈值电压
> - 判断MOS 的工作区域
> - 考虑沟道长度调制效应，计算漏电流
>
> 变式：使用平方律公式解方程；
> 2. 推导题：MOS的串联特性和并联特性；
> 3. 论述题：加深对二级效应的理解；
> 4. 计算题：小信号模型的各项参数
> - 先执行1的步骤
> - 然后分别计算3个电导值，注意考虑沟道长度调制效应
> 5. 计算题：电容模型的各项参数
> - 耗尽电容：先计算CJ和CJSW，再计算CBD和CBS
> - 电荷存储电容：先判断工作区域，再计算CGD和CGS
> 6. 论述题：看懂版图，利用前面的串联并联特性计算宽长比

CHAPTER4 Single-State Amplifiers

4.1 General Consideration

- $y(t) \approx \alpha_0 + \alpha_1 x(t) + \alpha_2 x^2(t) + \ldots + \alpha_n x^n(t), x_1 \leq x \leq x_2$
- 偏置点受到扰动，增益是变化的
- 八边形法则

4.2 Common-Source Stage

1. CS Stage with Resistive Load 采用电阻作负载
    -



- 大信号分析
  - 传输特性
  - 

    - $0 < V_{in} < V_{TH}$, M1–off, $I_D = 0, V_{out} = V_{DD}$
    - $V_{TH} < V_{in} < V_{in1}$, M1–saturation, $V_{out} = V_{DD} - \frac{1}{2}\mu_n C_{OX}\frac{W}{L}(V_{in} - V_{TH})^2 R_D$
    - $V_{in} > V_{in1}$, M1–triode region, $V_{out} = V_{DD} - \frac{1}{2}\mu_n C_{OX}\frac{W}{L}[2(V_{in} - V_{TH})V_{out} - V_{out}^2]R_D$
    - V_{in} is high enough, M1–deep triode region, $V_{out} = \frac{R_{on}}{R_{on}+R_D}V_{DD} = \frac{V_{DD}}{1+\mu_n C_{OX}\frac{W}{L}R_D(V_{in}-V_{TH})}$
  - 小信号增益A_v
  - 

    - In saturation region, small-signal gain $A_v = -g_m R_D$
    - Channel length modulation $A_v = -g_m R_{out} = -g_m(r_o||R_D)$
    - 最大化：增大W/L、增大V_{RD}、减小I_D
- 小信号分析
  - 

    - $A_v = -g_m R_{out}$
- 缺点：难以制造可精确控值的电阻、限制的电阻值、合理的物理尺寸
- 改进：把电阻改为MOS器件

2. CS Stage with Diode-Connected Load 采用二极管连接型器件作负载

- Diode-Connected MOSFET: $R_x \approx \frac{1}{g_m}||\frac{1}{g_{mb}}||r_o \approx \frac{1}{g_m}$
- CS with Diode-Connected Load: NMOS
  - $R_{out} = R_x||r_{o1} \approx \frac{1}{g_{m2}}||\frac{1}{g_{mb2}}$
  - $A_v = -\frac{g_{m1}}{g_{m2}}\frac{1}{1+\eta} = -\sqrt{\frac{(W/L)_1}{(W/L)_2}\frac{1}{1+\eta}}$， $\eta = g_{mb2}/g_{m2}$
  - 大信号分析
- CS with Diode-Connected Load: PMOS
  - $R_{out} = \frac{1}{g_{m2}}$
  - $A_v = -g_{m1}R_{out} = -\sqrt{\frac{\mu_n(W/L)_1}{\mu_p(W/L)_2}}$
  - 小信号分析
  - 缺点：更大的输入和负载电容、允许电压摆幅的减小
  - 改进：在MOS器件上并联一个恒流源，提高增益

3. CS Stage with Current-Source Load 采用电流源作负载
   - $R_{out} = r_{o1}//r_{o2}$
   - $A_v = -g_{m1}(r_{o1}//r_{o2})$
4. CS Stage with Source Degeneration 带源极负反馈
   - 大信号分析：$G_m = \frac{g_m}{1+g_mR_S} \approx \frac{1}{R_s}, A_V = -G_mR_D$
   - 小信号分析：$G_m = -\frac{g_mr_o}{R_S+[1+(g_m+g_{mb})R_S]r_o}, A_v = -G_mR_D$
   - A_V的等效求法：增益=-漏端的阻抗/源端路径内的总阻抗（晶体管源端的阻抗+从晶体管源端到地的阻抗）
   - 输出阻抗：$R_{out} = [1+(g_m+g_{mb})R_s]r_o + R_S = g_mR_sr_o$
   - $G_m = -\frac{g_mr_o}{R_S+[1+(g_m+g_{mb})R_S]r_o}, R_{out} = \{[1+(g_m+g_{mb})R_s]r_o + R_S\}||R_D, A_V = -G_mR_{out}$

4.3 Source Follower

1. For large-signal analysis
   - $V_{out} - V_{in}$特性
     - $V_{in} < V_{TH}$, M_1 - off, $V_{out} = 0$;
     - $V_{in} > V_{TH}$, M_1 - saturation, $V_{out} = V_{in} - V_{GS}$;
   - $A_V = \frac{g_mR_S}{1+(g_m+g_{mb})R_S} = \frac{g_m}{\frac{1}{R_S}+g_m+g_{mb}}$
2. For small-signal analysis
   - Voltage Gain: $A_V \approx \frac{1}{1+\eta} \leq 1$
   - Input impedance: $R_{in} \to \infty$
   - Output impedance: $R_{out} = \frac{1}{g_m}||\frac{1}{g_{mb}}(||r_{o1})$
3. Issues with Source follower
   - drawback 1: Nonlinearity
   - drawback 2: Voltage headroom limitation
4. Comparison of SF and CS with low load

4.4 Common-Gate Stage

1. For large-signal analysis
   - $V_{out} - V_{in}$
     - $V_{in} \geq V_b - V_{TH}$, M_1 - off, $V_{out} = V_{DD}$;
     - for lower V_{in}, M_1 – saturation,
   - $A_V = g_m(1+\eta)R_D$

2. For small-signal analysis
    - Gain: $A_V = \frac{(g_m+g_{mb})r_o+1}{r_o+(g_m+g_{mb})r_oR_S+R_S+R_D}R_D$
    - Input impedance: $R_{in} \approx \frac{R_D}{(g_m+g_{mb})r_o} + \frac{1}{g_m+g_{mb}}$
    - Output impedance: $R_{out} = \{[1+(g_m+g_{mb})R_s]r_o + R_S\}||R_D$

4.5 Cascode Stage

1. Cascode Stage–telescopic cascode 套筒式
    - Large-Signal Behaviour
    - Small-Signal Characteristics
    - $G_m = g_{m1}$
    - 输出阻抗：$R_{out} = [1+(g_{m2}+g_{mb2})r_{o1}]r_{o2} + r_{o1}$
    - 改进：增加输入晶体管的长度、增加级数
2. Folded Cascode Stage
    - Large-Signal Behaviour
    - 输出阻抗：$R_{out} = [1+(g_m+g_{mb})(r_{o1}||r_{o3})]r_{o2} + (r_{o1}||r_{o3})$

> 1. 计算题：电阻为负载的共源级
>   - 直接使用上一章的公式即可
> 2. 计算题：二极管连接型器件为负载的共源级
>   - 边界条件+电流相等关系
>   - 计算小信号增益
> 3. 计算题：带源极负反馈的共源级
>   - 计算小信号增益：$r_O, g_m, g_{mb} \to G_m, R_{out} \to A_V$
>   - 边界条件+电压关系+平方律公式

> 注意：期中考试之前的笔记是参考英文教材写的，所以大部分是英文，之后的内容是参考中文教材写的，只会标注重要名词的英文！（后来也没再标了）以及，笔记整理的框架是老师的课件，图片的来源比较复杂，所以有些图片可能比较模糊或者扭曲。

第5章 电流镜与偏置技术

5.1 电流源/电流槽 Current Sources/Sinks

1. 理想的电流源和电流槽
    - 两端器件
    - 提供恒定电流
    - 不依赖PVT（工艺、电源、温度）
2. 电流源和电流槽
    - 物理参数（正常工作的条件是处于饱和区）
        - 输出电阻：$r_o = \frac{1}{\lambda I_D}$
        - 最小压降：$v_{MIN} = |v_{DS(sat)}| = |V_{GS} - V_{TH}| = \sqrt{\frac{2I_D}{K'(W/L)}}$
    - 设计目标
        - 增大小信号输出电阻：使电流在V_{out}变化时趋于恒定
        - 减小最小压降的值：扩大确保电流源/槽正常工作的V_{out}范围

3. 如何给一个MOSFET加偏置才能使其作为一个稳定的电流源工作呢？（分析简单的电阻偏置电路）

   - 电路图： 

   - M1工作在饱和区的表达式：$I_{out}=\frac{1}{2}\mu_n C_{OX}\frac{W}{L}(\frac{R_2}{R_1+R_2}V_{DD}-V_{TH})^2$
   - PVT依赖特性
     - 过驱动电压是V_{DD}和V_{TH}的函数（V）
     - 不同晶片的阈值电压不同（P）
     - μ_n和V_{TH}都受温度影响（T）

5.2 基本电流镜

电流源的设计基于对基准电流的复制，假设

- 已经存在一个精准的电流源可供利用 ➡ 带隙基准
- 用基准来产生不同的电流 ➡ 电流镜

5.2.1 基本电流镜的原理

1. 两个都工作在饱和区且具有相等栅源电压的相同晶体管传输相同的电流。
2. 基本电流镜
   - 电路图： 

   - 输出电流表达式：$I_{out}=\frac{(W/L)_2}{(W/L)_1}I_{REF}$
   - 特性
     - 可以精确地复制电流而不受温度和工艺的影响
     - 从I_{REF}转换到I_{out}仅涉及器件尺寸的选择，该值可以控制在合理的精度范围内

5.2.2 电流镜的失配

> 参考教材第14章的失配，尺寸越大失配越小。

$$\frac{i_o}{i_1}=\frac{(W/L)_2}{(W/L)_1}\frac{K_2'(V_{GS}-V_{T2})}{K_1'(V_{GS}-V_{T1})}\frac{1+\lambda V_{DS2}}{1+\lambda V_{DS1}}$$

1. 沟道长度调制（$V_{DS2}\neq V_{DS1}$）
2. 两个晶体管的阈值偏移和跨导增益的失配（M1和M2不匹配）：$\frac{i_o}{i_1}\approx 1+\frac{\Delta K'}{K'}-\frac{2\Delta V_T}{V_{GS}-V_T}$
3. 几何匹配不完美（布局）
   - 尺寸问题
     - 所有晶体管采用相同的栅长
     - 电流值之比只能通过调整晶体管的宽度来实现
     - 采用单元晶体管，重复此器件实现电流复制

- 由I_{REF}产生$I_{REF}/2$的电流镜
  - 半宽度器件
  - 晶体管串联

5.2.3 电流镜的特性

一个电流镜基本就是一个电流放大器。

- $i_{out} = A_i i_{in}$
- $R_{in} = 0$
- $R_{out} = \infty$
- $V_{MIN}(in)$：超过这个范围R_{in}就不小
- $V_{MIN}(out)$：超过这个范围R_{out}就不大

5.3 共源共栅电流镜

$$\frac{I_{D1}}{I_{D2}} = \frac{(W/L)_2}{(W/L)_1}\frac{1+\lambda V_{DS2}}{1+\lambda V_{DS1}}$$

漏源电压不相等的改进方法

- 迫使V_{DS2}等于V_{DS1}
- 迫使V_{DS1}等于V_{DS2}

5.3.1 共源共栅电流镜



- 目标：$V_b = V_{GS3} + V_{GS1}$
- 尺寸条件：$L_2 = L_1, L_3 = L_0, W_3/W_0 = W_2/W_1$
- 特性
  - 输出电阻：$R_{out} = [1 + (g_{m3} + g_{mb3})r_{o3}]r_{o2} + r_{o3} \approx g_{m3}r_o^2$
  - 最小输入电压：$V_N(min) = 2(V_{ON} + V_{TH})$
  - 最小输出电压：$V_P(min) = 2V_{ON} + V_{TH}$
- 共源共栅电流镜浪费了一个阈值电压的余度

5.3.2 改进的共源共栅电流镜

- 目标：$V_b = V_{GS3} + (V_{GS2} - V_{TH2})$
- 用IR压降提高电流镜的精度
  -



- 条件：$R_1 I_{REF} = V_{TH1}, V_b = V_{GS3} + (V_{GS1} - V_{TH1})$
- 两个问题
  - 很难保证$R_1 I_{REF} = V_{TH1}$
  - $V_b = V_{GS3} + (V_{GS1} - V_{TH1})$的产生不直观
- V_b的产生
  - 方法一：$R_6 I_6 + R_1 I_{REF} = V_{GS1}$
  - 方法二：$V_{GS6} - R_6 I_6 = V_{GS1} - R_1 I_{REF}$

- 低压共源共栅电流镜
  - 

  - 两个问题
    - 如何选择V_b使M1和M0工作在饱和区
      - $V_{GS0} + (V_{GS1} - V_{TH}) \le V_b \le V_{GS1} + V_{TH0}$
      - $V_{GS0} - V_{TH0} < V_{TH1}$
    - 如何产生V_b
    - 

> 1. 计算题：共源共栅电流源，理解设计目标和偏差的产生
> 2. 计算题：共源共栅电流镜
> - 计算输出阻抗，代入公式即可

> - 计算最小输出电压，代入公式即可
> - 理解其最核心的特性：$V_X = V_Y$
>
> 3. 计算题：基本电流镜
>
> - 两个基本电流镜的组合：利用电流相等、电压相等、输出电压相等的条件
> - 基本电流镜和MOS负载的CS的组合：简化为MOS复杂的CS即可

第6章 差动放大器

6.1 单边与差动的工作方式

1. 单端信号和差动信号
   - 单端信号：参考电位为某一固定电位，通常为地电位
   - 差动信号：两个结点电位之差
     - 相对于某一固定电位大小相等，相位相反
     - 与固定电位结点间的阻抗相等
     - 共模电平：在差动信号中的中心电位
2. 差动工作的优势
   - 增加最大电压摆幅
   - 对环境噪声具有更强的抗干扰能力——抑制共模噪声
   - 偏置电路更简单
   - 更高的线性度
   - 更大的面积

6.2 基本差动对

1. 简单差动对



2. 基本差动对



6.2.1 定性分析

1. 差模行为
   -





- 特性
  - $V_{max} = V_{DD}, V_{min} = V_{DD} - R_D I_{SS}$，与输入共模电平无关
  - 小信号增益在$V_{in1} = V_{in2}$时最大，此时为电路的平衡状态
  - 输入电压摆幅越大，电路变得更加非线性

2. 共模特性

- 





- 输入共模范围：
  $V_{GS1} + (V_{GS3} - V_{TH3}) \leq V_{in,CM} \leq min[V_{DD} - R_D \frac{I_{SS}}{2} + V_{TH1}, V_{DD}]$
- 特性
  - 差动增益与共模输入电平之间的关系



  - 输入共模电平可以比V_{DD}大

3. 单边峰峰输出摆幅=$V_{DD} - (V_{GS1} - V_{TH1}) - (V_{GS3} - V_{TH3}) = V_{DD} - V_{DS1} - V_{DS3}$

6.2.2 定量分析

1. 大信号分析

$$I_{D1} - I_{D2} = \frac{1}{2}\mu_n C_{OX}\frac{W}{L}\Delta V_{in}\sqrt{\frac{4I_{SS}}{\mu_n C_{OX}\frac{W}{L}} - \Delta V_{in}^2}$$

$$= \sqrt{\mu_n C_{OX}\frac{W}{L}I_{SS}}\Delta V_{in}\sqrt{1 - \frac{\mu_n C_{OX}(W/L)}{4I_{SS}}\Delta V_{in}^2}$$

- ΔI_DvsΔV_{in}
  -



- $\Delta V_{in}=0,\Delta I=0$，处于平衡状态
- $\Delta V_{in}>\Delta V_{in1},\Delta V_{in1}=\sqrt{\frac{2I_{SS}}{\mu_n C_{OX}\frac{W}{L}}}$，一个晶体管截止
- ΔV_{in1}：电路可以处理的最大差模输入
  - $\Delta V_{in1}=\sqrt{2}V_{OV}$@平衡状态
  - 增加ΔV_{in1}使电路具有更好的线性，但也增加了过驱动电压
    - 对于给定的I_{SS}，只能减小W/L来增强g_m，因此减小差动增益
    - I_{SS}也可以增加，但会带来更高的功率消耗
- 线性范围：$|\Delta V_{in}|\le|\Delta V_{in1}|=\sqrt{\frac{2I_{SS}}{\mu_n C_{OX}\frac{W}{L}}}$
  - $W/L\uparrow\ \longrightarrow\ \Delta V_{in}\downarrow,G_m\downarrow$
  - $I_{SS}\uparrow\ \longrightarrow\ \Delta V_{in}\uparrow,\Delta I_D\uparrow$
- 跨导$G_m=\frac{\partial\Delta I_D}{\partial\Delta V_{in}}=\frac{1}{2}\mu_n C_{OX}\frac{W}{L}\frac{\frac{4I_{SS}}{\mu_n C_{OX}(W/L)}-2\Delta V_{in}^2}{\sqrt{\frac{4I_{SS}}{\mu_n C_{OX}(W/L)}-\Delta V_{in}^2}}$
  - 

  - $\Delta V_{in}=0$，$G_{m,max}=\sqrt{\mu_n C_{OX}\frac{W}{L}I_{SS}}$，$|A_V|=G_mR_D=g_mR_D$
  - $\Delta V_{in}=\Delta V_{in1}$，$G_m=0$

2. 小信号分析$|A_V|=g_mR_D$
   - 方法一：叠加法
     - 思路
       - 令$V_{in2}=0$，分析ΔV_{out}随V_{in1}的变化
       - 令$V_{in1}=0$，分析ΔV_{out}随V_{in2}的变化
       - 将结果叠加
     - 结论
       - 双端输入双端输出：$A_V=g_mR_D$
       - 单端输入双端输出：$A_V=g_mR_D$
       - 双端输入单端输出：$A_V=\frac{1}{2}g_mR_D$
   - 方法二：半边电路法
     - 半边电路概念：交点虚地
     - 半边电路技术

- V_{in1}和V_{in2}：一个差动项和一个共模项
- 每种类型输入的作用都可以通过叠加法来计算，对于差模工作应用半边电路概念，理想情况下，共模输入不会影响输出电压

6.3 共模响应

1. 差动对的共模响应
   - （无失配时）输出共模电平的变化
   - 输入共模电压的变化转换成输出端的差模分量
2. A_{CM-DM}的计算
   - 电流源具有有限的输出阻抗R_{SS}
     - 

     - $A_{V,CM}=-\frac{R_D/2}{1/(2g_m)+R_{SS}}$
   - $R_{D1}\neq R_{D2}$，$A_{CM-DM}=\frac{g_m\Delta R_D}{1+2g_mR_{SS}}$
   - $g_{m1}\neq g_{m2}$，$A_{CM-DM}=\frac{\Delta g_m R_D}{1+(g_{m1}+g_{m2})R_{SS}}$
3. 考虑晶体管的失配：$A_{DM}=\frac{R_D}{2}\frac{g_{m1}+g_{m2}+4g_{m1}g_{m2}R_{SS}}{1+(g_{m1}+g_{m2})R_{SS}}$
4. $CMRR=\frac{g_{m1}+g_{m2}+4g_{m1}g_{m2}R_{SS}}{2\Delta g_m}\approx\frac{g_m}{\Delta g_m}(1+2g_mR_{SS})\approx 2g_m^2R_{SS}/\Delta g_m$

6.3.1 版图问题：对称性

1. 栅阴影效应：注入时的角度倾斜导致源漏区不对称
2. 虚拟晶体管：提高对称性
3. “共中心”
4. “一维”交叉耦合

6.4 MOS为负载的差动对

6.4.1 二极管连接型MOS

1. 

2. $R_D=\frac{1}{g_{mP}},A_V=-g_{mN}(g_{mP}^{-1}||r_{ON}||r_{OP})\approx-\frac{g_{mN}}{g_{mP}}=-\sqrt{\frac{\mu_n(W/L)_n}{\mu_p(W/L)_p}}$
   - 为了获得更大的电压增益，必须减小$(W/L)_P$，以增大$|V_{GS}-V_{THP}|$，但这会降低共模电平

- 和CS级相似，提供好的线性度
- 消耗电压余度，需要在输出电压摆幅、电压增益、输入共模范围之间折中

3. 通过增加PMOS电流源来提高增益：增益提高$\sqrt{5}$倍或面积下降5倍

6.4.2 电流源负载

1. 

2. $R_D = r_{op}||r_{on}, A_V = -g_{mn}(r_{op}||r_{on})$
   - 更大的增益
   - 更大的输出电压摆幅
   - 更稳定的共模输出
3. 共源共栅差动对
   - 

   - $R_D = (g_{m3}r_{o3}r_{o1})||(g_{m5}r_{o5}r_{o7})$
   - $A_V = -g_{m1}[(g_{m3}r_{o3}r_{o1})||(g_{m5}r_{o5}r_{o7})]$

6.5 有源负载差动对

运算跨导放大器OTA：五管器件，差动输入单端输出

6.5.1 大信号分析



- $V_{in,CM}(min) > V_{GS} + V_{on5}$
- $V_{out} > V_{in,CM} - V_{TH2} = V_{on2} + V_{on5}$
- $V_{in1} = V_{in2}, V_{out} = V_{DD} - |V_{GS3}|$

6.5.2 小信号分析

1. 近似分析
   - 跨导：$|G_m| = g_{m1,2}$
   - 输出电阻：$R_{out} = r_{o2}||r_{o4}$
   - 增益：$A_V = -g_{m1,2}(r_{o2}||r_{o4})$
2. 精确分析
   - 跨导：$G_m = -g_{m1}r_{o1}\frac{g_{m4}(g_{m3}||r_{o3})+1}{(g_{m3}||r_{o3})+2r_{o1}}$
   - 输出电阻：$R_{out} = \frac{(1+g_{m4}(g_{m3}||r_{o3}))r_{o4}+2r_{o1}+(g_{m3}||r_{o3})}{(2r_{o1}+(g_{m3}||r_{o3}))r_{o4}}$
   - 增益：$|A_V| = g_{m1}(r_{o1}||r_{o4})\frac{2g_{m4}r_{o4}+1}{2(g_{m4}r_{o4}+1)}$

6.5.3 共模特性

1. 电流源具有有限的输出阻抗R_{SS}
   - $A_{CM} = \frac{-1}{1+2g_{m1,2}R_{SS}}\frac{g_{m1,2}}{g_{m3,4}}$
   - $CMRR = (1+2g_{m1,2}R_{SS})g_{m3,4}(r_{o1,2}||r_{o3,4})$
2. 失配的影响 $A_{CM} = \frac{r_{o4}}{1+(g_{m1}+g_{m2})R_{SS}}[g_{m1}\frac{g_{m4}}{g_{m3}} - g_{m2}]$
   - 负载是对称的：$g_{m3} = g_{m4}, A_{CM} = \frac{\Delta g_{m1,2}r_{o4}}{1+(g_{m1}+g_{m2})R_{SS}}$
   - 只考虑负载不对称：$g_{m1} = g_{m2}, A_{CM} = \frac{\Delta g_{m3,4}r_{o4}}{1+(g_{m1}+g_{m2})R_{SS}}\frac{g_{m1,2}}{g_{m3}}$

> 1. 计算题：带MOS负载的差动对
> - 输入共模范围ICMR
> - 差动增益
> - 差动输出摆幅——从固定点入手
> - CMRR
> 2. 计算题：五管OTA
> - 输入共模范围ICMR
> - 跨导和差动增益

第7章 放大器的频率响应

7.1 概述

1. 复数$a+jb$的幅值是$\sqrt{a^2+b^2}$
2. 零点和极点分别定义为传输函数中分子和分母的根
3. 根据波特近似，传输函数幅值的斜率，当ω通过零点时以20dB上升，当ω通过极点时以20dB下降

7.1.1 密勒效应

1. 密勒定理：$Z_1=\frac{Z}{1-A_V}, Z_2=\frac{Z}{1-A_V^{-1}}, A_V=\frac{V_Y}{V_X}$



(a) (b)

2. 密勒定理没有规定这种转换成立的条件
   - 如果阻抗Z在X点和Y点之间只有一个信号通路，则这种转换往往是不成立的
   - 在阻抗Z与信号主通路并联的许多情况下，密勒定理被证明是有用的
3. 密勒近似：A_V的值必须在所关心的频率下计算，在许多情况下，采用低频的A_V值便能深入了解电路的特性
4. 密勒近似的限制
   - 它可能会消除零点
   - 它可能会预测出额外的极点
   - 它不能正确地计算**输出阻抗**

7.1.2 极点与结点的关联

电路中的每一个结点对传输函数贡献一个极点

- 通常是不成立的
- 在许多电路中，一个极点和相应结点的这种联系为估算传输函数提供了一种直观的方法

7.2 共源级

1. 密勒近似



(a) (b)

   - $\omega_{in}=\frac{1}{R_S[C_{GS}+(1+g_mR_D)C_{GD}]}$
   - $\omega_{out}=\frac{1}{R_D(C_{GB}+C_{GD})}$
   - $\frac{V_{out}}{V_{in}}(s)=\frac{g_mR_D}{(1+\frac{s}{\omega_{in}})(1+\frac{s}{\omega_{out}})}$

        - 两个极点
        - 没有考虑零点的存在
        - 增益会随频率变化
2. 直接分析（结点电流法）



    - $\frac{V_{out}}{V_{in}}(s) = -g_mR_D\frac{(1-s\frac{C_{GD}}{g_m})}{1+as+bs^2}$
    - $a = R_S[C_{GS} + (1+g_mR_D)C_{GD}] + R_D(C_{GD} + C_{DB})$
    - $b = R_SR_D[C_{GS}C_{GD} + C_{GS}C_{DB} + C_{DB}C_{GD}]$
3. 特殊情况（主极点近似）$D = (1+\frac{s}{\omega_{p1}})(1+\frac{s}{\omega_{p2}}) = \frac{s^2}{\omega_{p1}\omega_{p2}} + (\frac{1}{\omega_{p1}} + \frac{1}{\omega_{p2}})s + 1$
    - 主极点：$\omega_{p1} = \frac{1}{R_S[C_{GS}+(1+g_mR_D)C_{GD}]+R_D(C_{GD}+C_{DB})}$
        - 输入极点近似：可以忽略$R_D(C_{GD} + C_{DB})$
    - 第二个极点：$\omega_{p2} = \frac{R_S[C_{GS}+(1+g_mR_D)C_{GD}]+R_D(C_{GD}+C_{DB})}{R_SR_D[C_{GS}C_{GD}+C_{GS}C_{DB}+C_{DB}C_{GD}]}$
        - 输出极点近似：C_{GS}在频率特性中占优势
    - 传输函数中的零点：$\omega_z = \frac{g_m}{C_{GD}}$
        - 输出对地短路
4. 输入阻抗：$Z_{in} = \frac{1+R_D(C_{GD}+C_{DB})s}{C_{GD}s(1+g_mR_D+R_DC_{DB}s)}$
    - 低频条件下，$Z_{in} = \frac{1}{(1+g_mR_D)C_{GD}s}$
    - 高频条件下，$Z_{in} = \frac{1}{g_m}||R_D$

7.3 源跟随器

1. 直接分析



(a) (b)

    - $\frac{V_{out}}{V_{in}}(s) = -\frac{(1+s\frac{C_{GS}}{g_m})}{1+as+bs^2}$
    - $a = (C_{GS} + g_mR_SC_{GD} + C_L)/g_m$
    - $b = R_S[C_{GS}C_{GD} + C_{GS}C_L + C_LC_{GD}]/g_m$
2. 输入阻抗：$Z_{in} = \frac{1}{C_{GS}s} + (1+\frac{g_m}{C_{GS}s})\frac{1}{g_{mb}+C_Ls}$
    - $g_{mb} = 0, C_L = 0$，$Z_{in} = \infty$
        - C_{GS}被源跟随器完全自举
    - 低频条件下，$Z_{in} = \frac{1}{C_{GS}s}(1+\frac{g_m}{g_{mb}}) + \frac{1}{g_{mb}}$
    - 高频条件下，$Z_{in} = \frac{1}{C_{GS}s} + \frac{1}{C_Ls} + \frac{g_m}{C_{GS}C_Ls^2}$
3. 输出阻抗：$Z_{out} = \frac{R_SC_{GS}s+1}{g_m+C_{GS}s}$
    - 低频条件下，$Z_{out} = \frac{1}{g_m}$

- 高频条件下，$Z_{out}=R_S$
- 等价输出电阻：$R_2=\frac{1}{g_m},R_1=R_S-1/g_m,L=\frac{C_{GS}}{g_m}(R_S-1/g_m)$

7.4 共栅级（自学）

1. 忽略沟道长度调制效应，传输函数：$\frac{V_{out}}{V_{in}}(s)=\frac{(g_m+g_{mb})R_D}{1+(g_m+g_{mb})R_S}\frac{1}{(1+\frac{C_S}{g_m+g_{mb}+R_S^{-1}})(1+R_DC_Ds)}$
2. 不忽略沟道长度调制效应，输入阻抗：$Z_{in}=\frac{R_D||\frac{1}{C_Ds}+r_o}{(g_m+g_{mb})r_o}$
3. 考虑栅极阻抗和C_{GS}，传输函数：$\frac{V_{out}}{V_{in}}(s)=\frac{g_mR_D}{(R_G+R_S)C_{GS}+1+g_mR_S}$

7.5 差动对

7.5.1 无源负载的差动对



(a) (b) (c)

1. 差动信号：$\omega_{out}=1/(R_DC_L),BW=\frac{\omega}{2\pi},GBW=A_VBW=\frac{g_m}{2\pi C_L}$
2. 共模信号：$A_{CM-DM}=-\frac{\Delta g_m[R_D||\frac{1}{C_Ls}]}{1+(g_{m1}+g_{m2})[r_{o3}||\frac{1}{C_Ps}]}$
   - $CMRR=\frac{g_m}{\Delta g_m}[1+2g_m(r_{o3}||\frac{1}{C_Ps})]\approx\frac{g_m}{\Delta g_m}\frac{r_{o3}C_Ps+1+2g_mr_{o3}}{r_{o3}C_Ps+1}$

7.5.2 有源负载的差动对



(a) (b)

$$\frac{V_{out}}{V_{in}}(s)=g_{mN}r_{oN}r_{oP}\frac{2g_{mP}+C_Es}{cs^2+bs+a}$$
$$c=2r_{oP}r_{oN}C_EC_L$$
$$b=(2r_{oN}+r_{oP})C_E+r_{oP}(1+2g_{mP}r_{oN})C_L$$
$$a=2g_{mP}(r_{oN}+r_{oP})$$

1. 输出极点：$\omega_{out}=\frac{1}{(r_{oN}||r_{oP})C_L}$
2. 镜像极点：$\omega_E=\frac{g_{mP}}{C_E}$
3. 零点：$\omega_z=2\omega_E$

> 1. 计算题：输入阻抗

> - 方法：$Z_{in}=\frac{V_X}{I_X}$
> 2. 计算题：极点
> - 方法一：极点和结点的关联
> - 方法二：拆分成每一级$\frac{V_{out}}{V_{in}}=\frac{a}{sb+c},\omega=-\frac{c}{b}$
> 3. 计算题：传输函数
> - 方法：$\frac{V_{out}}{V_{in}}(s)$
> 4. 计算题：高频增益和低频增益
> - 把电容视作短路和断路

第8章 带隙基准

8.1 概述

1. 直流电压或电流：与电源和工艺无关、有确定温度特性
2. 三种温度关系
   - 与绝对温度成正比PTAT
   - 常数G_m特性
   - 与温度无关
3. 两个设计问题
   - 与电源无关的偏置
   - 温度变化关系的确定
4. $S_{VDD}^{V_{ref}}=\frac{VDD}{V_{ref}}\cdot\frac{\partial V_{ref}}{\partial VDD}$
5. $TC(V_{ref})=\frac{1}{V_{ref}}\cdot\frac{\partial V_{ref}}{\partial T}$

8.2 与电源无关的偏置

1. 电压偏置
   - 电阻和电阻的偏置
   - 电阻和二极管NMOS
   - 二极管PMOS和二极管NMOS
2. 偏置电流和电流镜
   - 理想电流源：如何产生基准电流



   - 方案一：使用电阻近似电流源，但是对V_{DD}很敏感



   - 方案二：使用两个电流镜，使$I_{out}=KI_{REF}$，实现了与电源无关，但是电流值是任意的



- 方案三：添加电阻R_S来约束电流，电流与电源无关，但是存在启动问题



- 方案四：增加启动器件，避免简并点



8.3 与温度无关的基准

$$\alpha_1 \partial V_1/\partial T + \alpha_2 \partial V_2/\partial T = 0$$
$$V_{REF} = \alpha_1 V_1 + \alpha_2 V_2$$

8.3.1 负温度系数电压

双极晶体管：$\frac{\partial V_{BE}}{\partial T} = \frac{V_{BE}-(4+m)V_T-E_g/q}{T}$

8.3.2 正温度系数电压



两个双极性晶体管：$\Delta V_{BE} = V_T \ln n, \frac{\partial \Delta V_{BE}}{\partial T} = \frac{k}{q} \ln n$

8.3.3 带隙基准

1. 取$\partial V_{BE}/\partial T \approx -1.5mV/K, \partial V_T/\partial T \approx 0.087mV/K, \alpha_1 = 1$，则$\alpha_2 \ln n \approx 17.2$，所以$V_{REF} = V_{BE} + 17.2V_T = 1.25V$



2. 三处修改
   - 保证$V_{O1} = V_{O2}$
   - $RI = V_T \ln n$，通过适当的比例增大这一项以减小n
   - V_{O2}不可能与温度无关
3. $V_{out} = V_{BE2} + V_T \ln n(1 + \frac{R_2}{R_3}), (1 + \frac{R_2}{R_3}) \ln n = 17.2$



4. 设计问题
   - 集电极电流变化：温度系数和预设值存在一定偏差
   - CMOS工艺的兼容性：p型衬底、n阱、p+区构成pnp晶体管
   - 运放的失调和输出阻抗
     - 失调电压被放大了$(1 + R_2/R_3)$倍
       - 运放使用大尺寸器件并仔细选择版图的布局
       - 设置两个晶体管的集电极电流比率
       - 每个分支可以采用两个pn结串联的形式
     - 方案一：采用上述后两个思路，但是输出电压翻倍，难以产生这样的值



     - 方案二：修改双极结构，把电阻改为PMOS有源器件



- 反馈极性：负反馈系数小于正反馈系数
- 电源影响与启动问题
- 带隙基准：$V_{REF} = \frac{E_g}{q} + (4+m)V_T$
- 曲率校正

8.4 PTAT电流的产生

1. PTAT电流的产生：$I_{D5} = (V_T \ln n)/R_1$



2. 与温度无关的电压的生成：$V_{REF} = V_{BE3} + \frac{R_2}{R_1} V_T \ln n$



8.5 低压带隙基准

1. 第一种低压带隙电路：$V_{BG} = \frac{R_4}{R_2}(|V_{BE1}| + \frac{R_2}{R_1} V_T \ln n)$



2. 第二种低压带隙电路：$V_{out} = \frac{R_3}{R_2+R_3}(|V_{BE3}| + \frac{R_2}{R_1}V_T \ln n)$



8.6 实例分析

1. 有高电源抑制比的带隙电压基准
2. 为高精度模拟系统设计的带隙基准电路
3. 稳压器

第9章 运算放大器

9.1 概述

9.1.1 运放的基本概念

高增益的差动放大器

1. 理想的运放：受电源控制的电压、无穷大增益、无穷大输入阻抗、零输出阻抗
2. 应用：直流电流的产生、放大、过滤

9.1.2 性能参数

1. 增益
    - 开环增益A_d：直流条件下，在输入加一小信号，得到输出电压
    - 共模增益A_{CM}：在输入加入共模小信号，得到输出电压
    - 共模抑制比CMRR
2. 频响的小信号行为
3. 频响的大信号行为：转换速率、建立时间
4. 输出摆幅
5. 输入共模范围
6. 线性
7. 电源抑制比
8. 噪声与失调

9.2 一级运放

9.2.1 基本结构

1. 简单运放





- 低频增益：$A_O = g_{mN}(r_{oN}||r_{oP})$
- 带宽：$\omega_1 = \frac{1}{(r_{oN}||r_{oP})C_L}, \omega_u = \frac{g_{mN}}{C_L}$
- 输出摆幅（单端）：$V_{DD} - 3V_{OV}$
- 单端的镜像极点

2. 单位增益缓冲器



- 输入共模电压范围：$V_{DD} - 3V_{OV} - V_{TH}$
- 闭环输出阻抗：$\frac{\text{开环阻抗}}{1+\text{环路增益}} = \frac{r_{o2}||r_{o4}}{1+g_{m1}(r_{o2}||r_{o4})} \approx \frac{1}{g_{m1}}$

3. 共源共栅运放





- 低频增益：$A_O = g_{m2}(g_{m4}r_{o4}r_{o2}||g_{m6}r_{o6}r_{o8})$
- 输出摆幅（单端）：$V_{DD} - 5V_{OV}$
- 速度
  - 主极点：$\omega_1 = \frac{1}{C_L R_{out}}, \omega_u = \frac{g_m}{C_L}$

        - 高频条件下会有一个额外的极点X
        - 单端的镜像极点
    - 输入共模电压范围
        - $V_{in,min} = V_{ds,sat,ISS} + V_{ds,sat,2} + V_{TH2}$
        - $V_{in,max} = V_{b1} - V_{ds,sat,4} - V_{TH4} + V_{TH2}$
        - $V_{in.max} - V_{in,min} = V_{b1} - 3V_{ds,sat} - V_{TH4}$
    - 输出共模电压范围
        - $V_{out,min} = V_{b1} - V_{TH4}$
        - $V_{out,max} = V_{b2} - V_{TH6}$
        - $V_{out,max} - V_{out,min} = 2(V_{b2} - V_{b1} + 2V_{TH})$,极限值$V_{DD} - 5V_{OV}$
4. 单位增益缓冲器（共源共栅运放）



    - 输出共模电压范围
        - $V_{out,min} = V_b - V_{TH4}$
        - $V_{out,max} = V_b - V_{ds,sat,4} - V_{TH4} + V_{TH2}$
        - $V_{out,max} - V_{out,min} = V_{TH4} - V_{ds,sat,4}$

9.2.2 设计步骤（自学）

- 增益和输出电压摆幅
- 功率预算决定了分支电流
- 处理五个参数：$I_D, V_{GS} - V_{TH}, W/L, g_m, r_o$
- 设计步骤
    - 确定漏电流
    - 分配过驱动电压
    - 计算长宽比
    - 计算最小沟道长度的增益
    - 迭代增加长和宽知道到达增益标准
    - 最后，设置直流偏置电压，检查剩余莫表
    - CMFB共模反馈

9.2.3 折叠式共源共栅运放



1. 重要差别
    - 输入管要求外加偏置电流，消耗更大的功率
    - 允许输入端和输出端相连接，且能忽略输出摆幅的限制
2. 以共源共栅PMOS为负载的折叠式共源共栅运放



- 输入电压范围
    - $V_{in,min} = 0$
    - $V_{in,max} = V_{DD} - V_{ds,sat,ISS} - V_{GS1}$
- 输出电压范围
    - $V_{out,min} = V_{b1} - V_{TH3} = V_{OD3} + V_{OD5}$
    - $V_{out,max} = V_{b2} - V_{TH7} = V_{DD} - V_{OD7} - V_{OD9}$
    - $V_{out,max} - V_{out,min} = V_{DD} - (V_{OD3} + V_{OD5} + V_{OD7} + V_{OD9})$
- 增益：$|A_V| = G_m R_{out} \approx g_{m1}\{[(g_{m3} + g_{mb3})r_{o3}(r_{o1}||r_{o5})]||[(g_{m7} + g_{mb7})r_{o7}r_{o9}]\}$
- 电容：
  $\omega_p = \frac{1}{RC}, R = \frac{1}{g_{m3}+gMb3}, C_{tot} = C_{GS3} + C_{SB3} + C_{DB1} + C_{GD1} + C_{DB5} + C_{GD5}$
- NMOS vs PMOS
- 折叠式共源共栅运放的特性
    - 输出电压摆幅较大些
    - 较大的功耗、较低的电压增益、较低的极点频率、较高的噪声
    - 输入和输出共模电平可以选择成相等
    - 提供更宽的输入共模范围

9.3 二级运放

- 第一级提供高增益，第二级提供大摆幅
- 性能比较

	增益	输出摆幅	速度	功耗	噪声
套筒式共源共栅	中	中	高	低	低
折叠式共源共栅	中	中	高	中	中
两级运放	高	高	低	中	低

9.4 二级运放的补偿

- 差动跨导级：形成输入，有时提供差动端到单端的转换
- 高增益级：和输入级一起提供运放需要的电压增益
- 输出缓冲器：如果运放需要驱动低电阻就会使用
- 补偿：当运用电阻负反馈时必须用来保持运放稳定

9.4.1 稳定性概述

1. 概述
   - 闭环传输函数：$\frac{Y(s)}{X(s)}=\frac{H(s)}{1+\beta H(s)}$
   - 当$\beta H(s)=-1$时，闭环增益趋于无限——振荡
   - 巴克豪森判据：$|\beta H(j\omega_1)|=1, \angle\beta H(j\omega_1)=-180^\circ$
     - 只与环路增益有关，与输入和输出结点的位置无关
     - 负反馈自身引入的相位为180°，所以在频率ω_1处，整个环路的总相移为360°
   - 产生振荡的两个条件
     - 围绕环路的相移能大到使反馈变为正反馈
     - 环路增益足以使信号建立
   - 不稳定系统和稳定系统的环路增益的波特图



     - 增益交点频率GX
     - 相位交点频率PX
2. 构造波特图的几个基本规则
   - 在每个零点处，幅值斜率加20dB/dec；在每个极点处，幅值斜率减20dB/dec；
   - 在一个ω_m的零点（极点）处，相位在$0.1\omega_m$的地方开始下降（上升），在ω_m处经历$-45^\circ(+45^\circ)$的变化，大约在$10\omega_m$处达到$-90^\circ(+90^\circ)$的变化；高频极点和零点对相位的影响比幅值更大；
3. 根轨迹：极点在复平面上的位置

- 右半平面：幅值增大的不稳定状态
- 虚轴：等幅振荡的不稳定状态
- 左半平面：稳定状态

4. 单/多极点系统

- 单极点系统



  - 相移小于90°
  - 无条件地稳定
- 两极点系统



  - 稳定条件：PX>GX
  - 减小β时，系统更稳定
- 三级点系统



        - 额外的相位移动
        - 环路增益的幅值以更大的速率下降

9.4.2 相位裕度

1. $PM = 180^\circ + \angle\beta H(\omega = \omega_1)$
2. 增益交点必须位于第一极点和第二极点之间（在无零点的情况下）
3. $PM = 60^\circ$通常被认为是最合适的数值

9.4.3 二级运放的补偿

1. 频率补偿基础
    - 补偿：修正运放的开环传输函数，使闭环电路是稳定的
        - 把总的相移减至最小，把相位交点往外推
            - 减少极点数、减少串联的级数；
            - 减低电压增益和限制输出摆幅；
        - 降低增益，把增益交点往里推
            - 保持低频增益和输出摆幅，导致带宽下降
2. 补偿步骤
    - 目标：使环路增益再相位交点频率处足够地小于1
    - 增加负载电容降低主极点的频率
        - 首先满足$PM = 45^\circ$
        - 负载电容必须增加到原值的$\omega_{p,out}/\omega'_{p,out}$倍
    - 合理设计：$f_{p2} = 2 - 4GBW$
3. 两级运放的密勒补偿：使两级间的极点向原点移动，使输出极点向离开原点的方向移动
4. 右半平面零点：串联一个电阻把零点移到左半平面

9.5 运放的其他问题

9.5.1 输入范围限制

混合使用NMOS差动对和PMOS差动对

9.5.2 转换速率

1. SW的概念
    - 线性电路：如果输入幅度增加一倍，则输出信号电平在每一点也增加一倍，导致斜率增加到两倍
    - 运放中的线性反馈：斜率正比于终值——线性稳定
    - 实际运放中的线性反馈：不变斜率的线性斜坡
2. 运放中的SW：I_{SS}/C_L
3. 套筒式和折叠式运放中的SW
    - 套筒式运放：I_{SS}/C_L
    - 折叠式运放：I_{SS}/C_L，如果$I_P \geq I_{SS}$

> 1. 计算题：共源共栅运放
> 2. 计算题：二级运放
> 3. 计算题：时间常数和转换速率
> 4. 计算题：频率补偿

10 版图与封装

10.1 版图概述

10.1.1 设计规则

1. 最小宽度：几何图形的宽度必须大于一个最小值
2. 最小间距：各图形之间的间隔必须大一最小间距
3. 最小包围
4. 最小延伸
5. 最大允许尺寸

10.1.2 天线效应

1. 一个小尺寸的栅极和一个大面积的第一层金属线连接在一起
2. 解决方法：限制几何图形总面积、断开第一层金属

10.2 模拟电路的版图技术

10.2.1 叉指晶体管

1. 减小栅极电阻
2. 增大周边电容

10.2.2 对称性

1. 栅阴影效应：注入时的角度倾斜导致源漏区不对称
2. 虚拟晶体管：提高对称性
3. “共中心”
4. “一维”交叉耦合

10.2.3 无源器件

1. 电阻
   - $R = R_{\square} \cdot \frac{L}{W}$
   - 用单位电阻串接或并接组成
2. 电容
   - $C = C^{*}_{OXC} \cdot (W \cdot L)$
   - 三明治结构

10.2.4 互连线

1. 电容
   - 利用差动信号将大多数串扰转换成共模干扰
   - 在版图中屏蔽敏感信号
     - 在敏感信号两边都放一条地线
     - 敏感信号上下两层全部被地线包围
2. 电阻
   - 长连线的电阻
   - 接触孔与通孔之间的电阻
   - 长连线的分布电阻和分布电容会引起信号的延迟与弥散（加反相器）

10.2.5 焊盘与静电放电保护

1. 焊盘的尺寸越小越好
2. ESD
    - 产生的原因
        - 人用手去拿集成电路
        - 各种设备接地不好
        - 干燥空气的影响
    - 受到ESD的永久性破坏
        - 栅电场强度过大，栅氧化层被击穿
        - 源漏结二极管流过大电流，二极管会被烧毁
    - 应对方法：添加ESD保护器
    - 问题
        - 引入了大电容
        - 会将噪声耦合到电路的输入
        - 可能引起闩锁效应

10.3 衬底耦合

1. 把芯片上模拟模块和数字模块之间的距离拉开
2. 减小衬底噪声的影响
    - 整个电路都采用差动电路
    - 数字信号与时钟以互补形式分布
    - 关键操作
    - 使与衬底相连的键合引线电感最小
3. 保护环
4. 衬底电压反射
    - 地反射
    - 很难确定输入信号的参考电位