数字设计与计算机体系结构
课程设计

设计目的

- 理解RISC-V的基本指令（包括I型、R型、S型、B型、J型、U型），并且掌握这些指令的运行原理和设计。
- 熟练掌握Verilog HDL的基本语法和模块化设计方法，并且能够使用Verilog HDL实现一个五级流水线CPU。
- 通过课程设计加深对计算机各功能部件的理解，掌握数据信息流和控制信息流的流动和实现过程。
- 对所学的计算机硬件课程知识进行进一步的系统化，提高硬件设计能力。

任务要求

- 用Verilog HDL完成一个五级流水线CPU的设计。
- 拓展支持更多的RISC-V指令，包括移位运算指令，B型bne、blt、bge指令，U型auipc指令等。
- 拓展支持转发（forwarding）和Load-use数据冒险处理技术。
- 拓展支持定制RISC-V指令以满足特定应用。

实验环境

- 目标器件：Xilinx FPGA
- 开发软件：Xilinx Vivado
- 仿真软件：Mentor ModelSim
- 硬件验证平台：ALINX Z7-P开发板


课设成绩

- 成绩组成：出勤（10%）+课设验收成绩（60%）+课设报告（30%）。
- 按小组验收成绩，每组不超过3人。


9条RISC-V指令

指　令	功　能
add rd, rs1, rs2	M[PC]，PC←PC + 4 R[rd]←R[rs1] + R[rs2]
slt rd, rs1, rs2	if (R[rs1] < R[rs2]) R[rd]←1 else R[rd]←0
sltu rd, rs1, rs2	if (R[rs1] < R[rs2]) R[rd]←1 else R[rd]←0
ori rd, rs1, imm12	R[rd]←R[rs1] | SEXT(imm12)
lui rd, imm20	R[rd]←imm20||000H
lw rd, rs1, imm12	Addr←R[rs1] + SEXT(imm12) R[rd]←M[Addr]
sw rs1, rs2, imm12	Addr←R[rs1] + SEXT(imm12) M[Addr]←R[rs2]
beq rs1, rs2, imm12	Cond←R[rs1] – R[rs2] if (Cond eq 0) PC←PC+(SEXT(imm12)×2)
jal rd, imm20	R[rd]←PC + 4 PC←PC + (SEXT(imm20)×2)


五级流水线数据通路


Clk
IF
ID
EX
M
WB
ExtOp
RegWr
ALUctr
Branch
Jump
1
0
PC
PC+4
Ad
PC
IUnit
I
IF/ID
PC
扩展器
Imm
Rs1
Rs2
Rd
WE
Ra
RFile
Rb
Rw
Di
ID/EX
PC
Imm
Exec
Unit
busA
busB
EX/M
Zero
Data
Mem
RA
WA
Di
Do
M/WB
1
0
ALUASrc
ALUBSrc
MemWr
MemtoReg

五级流水线控制信号


ID
EX
M
WB
IF/ID Register
Main Control
ExtOp
ALUASrc
ALUBSrc
ALUctr
MemWr
Branch
Jump
MemtoReg
RegWr
ID/Ex Register
ALUASrc
ALUBsrc
ALUctr
MemWr
Branch
Jump
MemtoReg
RegWr
Ex/Mem Register
MemWr
Branch
Jump
MemtoReg
RegWr
Mem/Wr Register
MemtoReg
RegWr

带转发和阻塞检测的数据通路



定制RISC-V指令

- A RISC-V ISA Extension for Ultra-Low Power IoT Wireless Signal Processing
- Compact Instruction Set Extensions for Kyber
- Integration of a Real-Time CCSDS 410.0-B-32 Error-Correction Decoder on FPGA-Based RISC-V SoCs Using RISC-V Vector Extension
- Xvpfloat: RISC-V ISA Extension for Variable Extended Precision Floating Point Computation
- …