

## HW4

20175186 최지호

### 참조 문헌

O. Weber *et al.*, "14nm FDSOI technology for high speed and energy efficient applications," *2014 Symposium on VLSI Technology (VLSI-Technology): Digest of Technical Papers*, Honolulu, HI, 2014, pp. 1-2. doi: 10.1109/VLSIT.2014.6894343

URL: <http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=6894343&isnumber=6894335>

### 참조 웹사이트

"FD-SOI," STelectronics, n.d. 수정, 2019 10 20 접속,  
[https://www.st.com/content/st\\_com/en/about/innovation---technology/FD-SOI/learn-more-about-fd-soi.html](https://www.st.com/content/st_com/en/about/innovation---technology/FD-SOI/learn-more-about-fd-soi.html).

### 조사 대상 기술

#### 14nm FDSOI

CMOS 기술 미세화에 따라서, 산업계는 기존의 planar bulk transistor에서 FinFET transistor 또는 FDSOI transistor 기술을 도입하고 있고, 이번의 조사 대상은 STMicroelectronics에서 개발한 FDSOI에 해당한다. 간략하게 설명하자면 base silicon 위에 buried oxide라 불리는 매우 얇은 두께의 insulator를 위치시키고, 그 위에 매우 얇은 silicon film를 위치 시킨다.




Figure 1: FD-SOI 횡단면, 출처: STelectronics

먼저  $I_{off}$  vs  $I_{on}$  특성은 각각의 PMOS와 NMOS에 대해서 다음과 같다.




Fig.3:  $I_{eff}$  vs  $I_{off}$  at  $V_{dd}=0.8V$  for PMOS & NMOS in ring oscillator design environment (IVX2,  $W=0.17\mu m$ ).

다음으로 gate to drain capacitance( $C_{gd}$ )는 다음과 같은 특성을 보인다.




Fig.5: TEM of NMOS, showing  $C_{gd}$  components ( $C_{dov} + C_{fr} + C_{pc-ts}$ ) and experimental N&PMOS  $C_{gd}$  values.