MINISTERE DES ETUDES SUPERIEUR ET DE LA RECHERCHE SCIENTIFIQUE

ECOLE NATIONALE POLYTECHNIQUE D'ALGER DEPARTEMENT ELECTRONIQUE



Projet $N^{o}1$: Processeur CORDIC

FERHAT Hiba El Batoul Septembre 2020 CORDIC (COordinate Rotation DIgital Computer) est un algorithme basé sur le concept de la matrice rotation afin d'obtenir des fonctions trigonometriques.

Volder algorithme:

Le passage entre deux vecteurs dans le meme cercle trigonometrique avec un angle θ s'effectue avec une matrice rotation.

$$v_{i} = \begin{bmatrix} x_{i} \\ y_{i} \end{bmatrix} = R_{i-1} v_{i-1}$$

$$= v_{0} \prod_{i=1}^{i-1} R_{i}$$

$$R_{i} = \begin{bmatrix} \cos(\theta_{i}) & -\sin(\theta_{i}) \\ \sin(\theta_{i}) & \cos(\theta_{i}) \end{bmatrix}$$

$$= \cos(\theta_{i}) \begin{bmatrix} 1 & -\tan(\theta_{i}) \\ \tan(\theta_{i}) & 1 \end{bmatrix}$$

$$= \frac{1}{\sqrt{1 + \tan(\theta_{i})^{2}}} \begin{bmatrix} 1 & -\tan(\theta_{i}) \\ \tan(\theta_{i}) & 1 \end{bmatrix}$$

Si on fixe $\theta_i = arctan(2^{-i})$ afin que la multiplication par la tangente devienne une multiplication par une puissance de 2 qui est une opération aisée à réalise puisqu'en binaire il s'agit d'un décalage de bits. On obtient :

$$v_i = v_0 \prod_{i=1}^{i-1} \frac{1}{\sqrt{1+2^{-2i}}} \begin{bmatrix} 1 & -2^{-i} \\ 2^{-i} & 1 \end{bmatrix}$$

La direction de l'angle θ_i change de valeur selon l'angle predeterminé. Ainsi θ_i converge vers ce dernier.

Avec cet algorithme on peut determiner les coordonnées de n'importe quel vecteur disposé entre 0 et $\frac{\pi}{2}$. L'application de ces fomules mathematique peut se faire en deux mode :


- 1. Mode rotatif : Il calcule v_i et K_i au fure et à mesure jusqu'a obtenir le resultat finale. J'ai utilise ce mode.
- 2. Mode vectoriel : Il calcule que la partie matricielle de v_i après dix iterations il multiplie le resultat par la valeur de $\prod_{i=0}^{9} K_i = 0.6072$ afin d'obtenir le resultat finale.

Remarques:


- 1. Généralement dix iterations suffisent pour atteindre une bonne precision.
- 2. Cet algorithe n'est fonctionne que si $\theta \leq \sum_{0}^{n-1} arctan(2^{-i}) = 1.7$. Les autres angles seront amener par les formules trigonometriques vers le premier quart du cercle trigonometrique.
- 3. La precision du cordic diminu pour les angles très petits car les θ_i sont predeterminées et n'atteindront pas l'angle voulu.

Logique:

1. Machine d'état :



2. Chemin de données :



Conception:

1. Unite de controle (finite state machine) :

```
library ieee;
         use ieee.std_logic_1164.all;
         use ieee.numeric_std.all;
         use ieee.math_real.all;
         use ieee.fixed_pkg.all;
      F entity fsm_cordic is
      port( clk, reset, load : in std_logic;
                    angle : in sfixed(15 downto -14);
10
11
                    cz : in std_logic;
                   init, go : out std_logic;
theta : buffer real;
12
13
                    cas : out integer);
       end entity;
15
16
      architecture fsm of fsm_cordic is
type state is (idle, it, cnt, shift);
signal etat : state := idle;
19
      □ begin
20
21
      process(clk, load, reset)
22
         begin
      begin

if reset = '1' then
23
      | etat <= idle;
| etat <= idle;
| elsif load = '1' then
| if rising_edge
| if cz
| case e
25
                   if rising_edge(clk) then
    if cz = '0' then
26
27
28
                               case etat is
29
                                         when idle =>
30
31
                                                            etat <= cnt;
if cz = '1' then etat <= idle; else etat <= shift; end if;</pre>
                                         when it =>
                                         when cnt =>
32
                                         when shift => etat <= it;
33
                               end case;
34
                               end if;
                    end if;
35
        end if;
36
37
         end process;
38
      process(clk, angle)
40
         variable alpha : real;
41
42
43
        if math_2_pi < to_real(angle) then alpha := to_real(angle) mod math_2_pi;
      pelse alpha := to_real(angle);
45
        end if;
46
      if (0.0 < alpha) and (alpha < (math_pi_over_2)) then
| cas <= 1;</pre>
elsif ((math_pi_over_2) < alpha) and (alpha < math_pi) then</pre>
47
48
        - alpha := (math_pi) - alpha; cas <= 2;
      = elsif (math_pi < alpha) and (alpha < (math_3 pi_over_2)) then

= alpha := alpha - math_pi; cas <= 3;

= elsif ((math_3 pi_over_2) < alpha) and (alpha < (math_2 pi)) then

alpha := (math_2 pi) - alpha; cas <= 4;
52
53
55
         end if;
56
         theta <= alpha;
57
         if (angle'event or reset = '1') then init <= '1'; else init <= '0'; end if;
58
       end process;
      end architecture;
```

2. Chemin de données (Datapath):

```
library ieee;
      use ieee.std_logic_1164.all;
      use ieee.numeric_std.all;
      use ieee.math real.all:
      use ieee.fixed pkg.all;
    10
              cas : in integer;
11
              cos, sin : out sfixed(15 downto -14);
12
              ready : buffer std_logic);
13
14
     end entity;
15
    architecture dp of dp cordic is
     signal x : real := 1.0;
      signal y : real := 0.0;
     signal cnt : integer := 0;
signal theta : real;
18
19
     signal atan : real;
20
21
    □ begin
22
23
24
      atan <= 0.7853 when cnt = 0
else 0.4636 when cnt = 1
25
              else 0.2449 when cnt = 2
26
              else 0.1243 when cnt = 3
              else 0.0624 when cnt = 4
28
              else 0.0312 when cnt = 5
29
              else 0.0156 when cnt = 6
              else 0.0078 when cnt = 7
30
31
              else 0.0039 when cnt = 8
              else 0.0019 when cnt = 9
33
              else 0.0009 when cnt = 10;
34
    ITX : process(clk, load, reset)
35
     variable K : real := 1.0;
variable tmpy : real := 0.0;
36
38
     variable signe : real;
39
     begin
   41
    中elsif load = '1' then 可 if rising_edge if cnt
42
             if rising_edge(clk) then
if cnt < 10 then
43
                     45
47
48
49
50
     end if;
51
52
     end process;
```

```
☐ ITY : process(clk, load, reset)
        variable K : real := 1.0;
variable tmpx : real := 0.607;
variable signe : real;
  55
  56
  57
        begin

if reset = '1' then

y <= 0.0;

elsif load = '1' then

if rising_edge
  60
  61
                 if rising_edge(clk) then
if cnt < 10 then
  62
  63
                            tmpx := x*2**(-real(cnt));
  65
                            K := 1.0 / sqrt(1.0 + 2.0**(-real(cnt+1)));
                            signe := theta/abs(theta); if signe = 1.0 then y <= K^*(y + tmpx); else y <= K^*(y - tmpx); end if;
  66
  67
                           end if;
  68
       end if;
end process;
                  end if;
  70
71
  72
  73
       COUNTER : process(clk, load, reset, cnt)
        begin
      75
  76
  77
  78
                  if rising_edge(clk) then
                           if cnt < 10 then cnt <= cnt + 1; end if;
                           if cnt = 10 then ready <= '1'; else ready <= '0'; end if;
  80
                  end if;
  81
       end if;
end process;
  82
  83
  85
       SHIFT : process(clk, load, reset, cnt)
        variable signe : real;
begin
  86
  87
       if reset = '1' then
theta <= angle;
signe := theta/abs(theta);
  88
  89
  90
      elsif load = '1' then
if rising_edge(clk) then
signe := theta/abs(theta)
if cnt < 10 then
  91
  92
  93
                   signe := theta/abs(theta);
                           if cnt < 10 then
  95
                                     if signe = 1.0 then theta <= theta - atan;</pre>
  96
                                     elsif signe = -1.0 then theta <= theta + atan; end if;
                           end if;
  97
       end if;
end if;
end process;
  98
  99
 100
 101
```


3. Processeur:

```
library ieee;
      use ieee.std logic 1164.all;
      use ieee.numeric_std.all;
      library work;
      use work.all;
     use ieee.fixed_pkg.all;
      use ieee.fixed pkg.sfixed;
9
    pentity processor_cordic is
10 port( clk, reset, load : in std_logic;
              angle : in sfixed(15 downto -14);
              cos, sin : out sfixed(15 downto -14);
12
              ready : buffer std_logic);
13
    end entity;
14
15
   parchitecture FULL_VERSION of processor_cordic is
16
17
    component fsm_cordic is
    port( clk, reset, load : in std_logic;
18
19
              angle : in sfixed(15 downto -14);
              cz : in std_logic;
21
              init, go : out std logic;
              theta : buffer real;
22
              cas : out integer);
23
     end component;
24
    component dp cordic is
    port( clk, reset, load : in std_logic;
26
27
              angle : in real;
28
              cas : in integer;
29
              cos, sin : out sfixed(15 downto -14);
              ready : buffer std logic);
31
     end component;
32
      signal go, init : std_logic;
33
      signal theta : real;
34
      signal cas : integer;
      begin
      FSM : fsm cordic port map (clk, reset, load, angle, ready, init, go, theta, cas);
36
     DP : dp_cordic port map (clk, init, go, theta, cas, cos, sin, ready);
37
38
    end architecture;
```

4. Testbench:

```
library ieee;
       use ieee.std_logic_1164.all;
       use ieee.numeric_std.all;
       library work;
      use work.all:
      use ieee.fixed pkg.all;
     F entity tb_cordic is
     end entity;
10
11
     □ architecture testbench of tb cordic is
12
     component processor_cordic is port( clk, reset, load : in std_logic;
14
               angle : in sfixed(15 downto -14);
15
               cos, sin : out sfixed(15 downto -14);
               ready : buffer std_logic);
16
17
      end component;
       signal clk, reset, load, ready : std_logic;
19
       signal angle, cos, sin : sfixed(15 downto -14);
20
       begin
       UUT : processor_cordic port map (clk, reset, load, angle, cos, sin, ready);
21
22
       reset <= '0';
       load <= '1';
24
       angle <= to_sfixed(3,angle);</pre>
25
     process
26
       begin
       clk <= '0'; wait for 5 ns;
27
       clk <= '1'; wait for 5 ns;
     end process;
    end architecture:
30
```

5. Simulation:



Afin de mieux visualiser le resultat on utilise le meme angle avec le datapath directement pour voir les signaux intermediaux reéls.

