



THIẾT KẾ VI MẠCH ỔN ÁP TUYẾN TÍNH LDO VỚI ĐÁP ỨNG DẢI TẢI RỘNG TRÊN CÔNG NGHỆ CMOS 180NM

LÊ MINH HIỀN

20/09/2026

- Bản chất: Là một bộ đệm điện áp tương tự cải tiến từ mạch source-follower truyền thống, bổ sung vòng hồi tiếp âm cực bộ tốc độ cao.
- Đặc tính trở kháng: Ép trở kháng ngõ ra xuống mức rất thấp, khắc phục hiện tượng trôi/sụt áp khi có tải.
- 4 ưu điểm kỹ thuật cốt lõi:
 - Trở kháng ra nhỏ: Giữ ổn định mức áp ngõ ra khi kết nối tải.
 - Khả năng cấp dòng cao: Có thể kéo/cấp tải dòng lớn mà không làm biến dạng áp.
 - Tương thích nguồn thấp: Tận dụng tối đa khoảng điện áp hoạt động (headroom).
 - Băng thông cực cao: Tần số đáp ứng rộng, xử lý tín hiệu và triệt tiêu nhiễu tần số cao.



Thiết kế mạch ổn áp tuyến tính LDO

BẢNG SO SÁNH LDO RỜI TRUYỀN THỐNG vs. FVF LDO


Tiêu chí so sánh	LDO rời truyền thống (Conventional Stand-alone LDO)	LDO dựa trên cấu trúc FVF (FVF-based LDO)
Tụ điện ngõ ra (Output Capacitor)	Sử dụng tụ ngoại vi lớn từ hàng trăm nF đến hàng chục μ F kèm điện trở ESR nội tại	Sử dụng tụ tích hợp on-chip giá trị nhỏ, phù hợp xu hướng tích hợp cao SoC
Cơ chế ổn định quá độ (Transient Stabilization)	Dựa vào giá trị tụ lớn và ESR để đạt ổn định, giảm overshoot và undershoot khi tải đổi	Dựa vào mạch đệm điện áp có vòng hồi tiếp âm cục bộ tốc độ cao (fast local feedback)
Băng thông mạch (Bandwidth)	Bị thu hẹp / giới hạn đáng kể do giá trị tụ ngõ ra quá lớn	Đạt được băng thông rất rộng (high bandwidth) nhờ cơ chế hồi tiếp cục bộ nhanh
Khả năng triệt nhiễu nguồn (PSRR)	Bị suy giảm / hạn chế do băng thông hẹp	Khả năng khử nhiễu PSRR tốt nhờ đạt được băng thông rộng
Khả năng cấp dòng tải (Current Sourcing)	Đảm bảo theo thiết kế vi mạch rời	Có khả năng cấp các mức dòng tải lớn (sourcing heavy current loads)
Mức độ tích hợp & Chi phí (Integration & BOM Cost)	Dạng vi mạch rời, tốn linh kiện ngoài, chi phí danh mục BOM cao hơn	Tích hợp SoC cao, giảm thiểu chi phí linh kiện (reduce BOM cost)



☐ Mục tiêu thiết kế


Bảng 1. Mục tiêu thiết kế của mạch LDO.

Thông số	Nhỏ nhất	Cơ bản	Lớn nhất	Đơn vị
Nguồn cấp	1.8	2	2.2	V
Dòng tĩnh			≤ 400	μA
Điện áp đầu ra	1.188	1.2	1.212	V
Điện áp tham chiếu	1.188	1.2	1.212	mV
Độ sụt áp			≤ 0.5	
Độ lợi vòng lặp	≥ 40			dB
Pha tổng vòng lặp	$\geq 45^\circ$			
Đáp ứng điều tiết nguồn			≤ 0.05	
Đáp ứng điều tiết tải			≤ 0.05	
Hệ số triệt nhiễu nguồn	≥ 30			dB




Hình 1. Sơ đồ nguyên lý mạch tạo điện áp tham chiếu.

Thiết kế mạch ổn áp tuyến tính LDO




Test	Output	Spec	Weight	Pass/Fail	Min	Max
Filter	Filter	Filter	Filter	Filter	Filter	Filter
FVF_LDO_180nm:BANDGAP_TB:1	Vout					
FVF_LDO_180nm:BANDGAP_TB:1	/VBANDGAP				1.196	1.203
FVF_LDO_180nm:BANDGAP_TB:1	Vmax	< 1.212		pass	1.198	1.203
FVF_LDO_180nm:BANDGAP_TB:1	Vmin	> 1.188		pass	1.196	1.2
FVF_LDO_180nm:BANDGAP_TB:1	Delta V	< 0.012		pass	1.369m	3.61m



Test	Output	Spec	Weight	Pass/Fail	Min	Max
Filter	Filter	Filter	Filter	Filter	Filter	Filter
stb	Vout	range 1.188 1.212		pass	1.196	1.203
stb	Gain Loop	> 40		pass	58.55	71.29
stb	Phase Margin	> 45		pass	64.52	75.73
stb	PSRR_DC				-48.66	-36.63
stb	PSRR_10k				-48.64	-36.63
stb	PSRR_100k				-47.32	-36.62


Hình 2. Đồ thị điện áp đầu ra và độ ổn định mạch tạo điện áp tham chiếu khi mô phỏng PVT.

Thiết kế mạch ổn áp tuyến tính LDO




Hình 3. Sơ đồ khối tổng quát mạch ổn áp tuyến tính LDO.

Thiết kế mạch ổn áp tuyến tính LDO




Hình 4. Sơ đồ khối tổng quát mạch bảo vệ quá dòng.

Thiết kế mạch ổn áp tuyến tính LDO




Hình 5. Đồ thị điện áp đầu ra của mạch ổn áp tuyến tính LDO ở điều kiện thường.




Hình 6. Đồ thị mô phỏng độ sụt áp của mạch ổn áp tuyến tính LDO.


Thiết kế mạch ổn áp tuyến tính LDO



Hình 7. Đồ thị độ lợi vòng lặp và pha tổng của mạch ổn áp tuyến tính LDO ở điều kiện thường.



Hình 8. Đồ thị hệ số triệt nhiễu nguồn PSRR của mạch ổn áp tuyến tính LDO ở điều kiện thường.



Hình 9. Đồ thị mô phỏng đáp ứng điều tiết tải của mạch ổn áp tuyến tính LDO.

Test	Output	Spec	Weight	Pass/Fail	Min	Max
Filter	Filter	Filter	Filter	Filter	Filter	Filter
condition	Vout_LDO	range 1.188 1.212		pass	1.194	1.206
condition	Gain Loop	> 40		pass	51.79	58.12
condition	Phase Margin	> 45		pass	71.16	75.11
condition	Iload	< 50m		pass	7.031m	21.69m
condition	PSRR_DC				-39.77	-31.14
condition	PSRR_10kHz				-39.86	-31.2
condition	PSRR_100kHz				-56.57	-38.29
condition	/R1					


Hình 10. Kết quả mô phỏng PVT mạch tổng LDO.

Test	Output	Spec	Weight	Pass/Fail	Min	Max
Filter	Filter	Filter	Filter	Filter	Filter	Filter
Load_regulation	Iload					
Load_regulation	Load Regulation	< 0.05		pass	201.4u	2.652m
Load_regulation	Vout LDO	range 1.188 1.212		pass	1.194	1.206
Load_regulation	V_BG	range 1.188 1.212		pass	1.196	1.204

Hình 11. Đáp ứng điều tiết tải theo mô phỏng PVT.

Test	Output	Spec	Weight	Pass/Fail	Min	Max
Filter	Filter	Filter	Filter	Filter	Filter	Filter
Line_regultaion	Vout_LDO	range 1.188 1.212		pass	1.194	1.206
Line_regultaion	V_BG	range 1.188 1.212		pass	1.196	1.204
Line_regultaion	Line Regulation	< 0.05		pass	11.28m	21.15m

Hình 12. Đáp ứng điều tiết nguồn theo mô phỏng PVT.



Hình 13. Đánh giá MC điện áp đầu ra