

Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования

«Московский государственный технический университет имени Н.Э. Баумана

(национальный исследовательский университет)» (МГТУ им. Н.Э. Баумана)

ФАКУЛЬТЕТ:	ИНФОРМАТИКА И СИСТЕМЫ УПРАВЛЕНИЯ						
КАФЕДРА:	КОМПЬЮТЕРНЫЕ СИСТЕМЫ И СЕТИ (ИУ6)						
НАПРАВЛЕНИЕ Г	ІАПРАВЛЕНИЕ ПОДГОТОВКИ: <u>ПРОГРАММНАЯ ИНЖЕНЕРИЯ</u>						
		ОТЧЕТ					
	По лабора	торной работе № <u>1</u>					
	*	оступенчатые триггеры со ст	атическим и				
динамическим у	правлением запис	СЬЮ					
Дисциплина:	<u>Архитектура ЭВМ</u>						
Студент	ИУ7-42Б		Фам Минь Хиеу				
	(Группа)	(Подпись, дата)	(И.О. Фамилия)				
Преподавателн	ò		А. Ю. Попов				
		(Подпись, дата)	(И.О. Фамилия)				

<u>Цель работы:</u> изучить схемы асинхронного RS - триггера, который является запоминающей ячейкой всех типов триггеров, синхронных RS - и D - триггеров со статическим управлением записью и DV - триггера с динамическим управлением записью.

Триггер - запоминающее устройство с двумя устойчивыми состояниями, которые кодируются цифрами 0 и 1.

1. Асинхронный RS триггер

Асинхронный RS-триггер - это простейший триггер, который используется как запоминающая ячейка.

При S=0 и R=1 триггер устанавливается в состояние "0", а при S=1 и R=0 - в состояние "1". Если S=0 и R=0, то в триггере сохраняется предыдущее внутреннее состояние. При S=R=1 состояние триггера является неопределенным.

U3

U1

NAND2

DCD_BARGRĀPH
10V

U4

I

NAND2

DCD_BARGRĀPH
10V

Рисунок 1.2 - Схема в Multisim

Таблица переходов

~S	~ <i>R</i>	Qn	Q_{n+1}	Пояснение
0	0	0	-	Запрещенная
0	0	1	-	операция
0	1	0	1	Установка 1
0	1	1	1	_
1	0	0	0	Установка 0
1	0	1	0	_
1	1	0	0	Хранение
1	1	1	1	_

2. Синхронный RS триггер

Синхронный RS-триггер - триггер, который имеет два информационных входа R и S и вход синхронизации C. ЛЭ 1 и 2 образуют схему управления, ЛЭ3 и 4 – асинхронный RS - триггер (запоминающую ячейку).

Как и все синхронные триггеры, синхронный RS - триггер при C=0 сохраняет предыдущее внутреннее состояние. Сигналы по входам S и R переключают синхронный RS - триггер только с поступлением импульса на вход синхронизации C. При C=1 синхронный триггер переключается как асинхронный. Одновременная подача сигналов C=S=R=1 запрещена. При S=R=0 триггер не изменяет своего состояния.

а) при выключении синхронизирующего сигнала положение сохраняется




Рисунок 2.2 - Схема в Multisim

б) при изменении входных сигналов с выключенными синхронизирующим положением не изменяется (рис 2.3)




Рисунок 2.3 - Схема в Multisim

Соответствующая таблица переходов

C	S	R	Qn	Qn+1	Пояснение
0	0	0	0	0	Хранение
0	0	0	1	1	Хранение
0	0	1	0	0	Хранение
0	0	1	1	1	Хранение
0	1	0	0	0	Хранение
0	1	0	1	1	Хранение
0	1	1	0	0	Хранение
0	1	1	1	1	Хранение
1	0	0	0	0	Хранение
1	0	0	1	1	Хранение

1	0	1	0	0	Установка 0
1	0	1	1	0	Установка 0
1	1	0	0	1	Установка 1
1	1	0	1	1	Установка 1
1	1	1	0	X	Запрещено
1	1	1	1	X	Запрещено

3. Синхронный D триггер (со статическим управлением)

Синхронный D-триггер - элемент задержки (хранения) входных сигналов на один такт. 11 Данный триггер имеет один информационный вход D, состояние которого с каждым синхронизирующим импульсом передается на выход, т.е. выходные сигналы представляют собой задержанные входные сигналы. Схему синхронного D - триггера можно получить из схемы синхронного RS – триггера, подавая сигнал D на вход S, а инверсный сигнал D, на вход R. В результате на входа RS - триггера возможнытолько наборы сигналов SR =01 при D =0 или SR =10 при D =1, что соответствуетзаписи в триггер логического 0 или 1. Путем логических преобразований инвертор можно исключить и получить схему синхронного D – триггера.

Схема, построенная в Multisim (рис 3.1)




Рисунок 3.1 - Схема в Multisim

Соответствующая таблица переходов

Таблица 3.1 (таблица переходов)

C	D	Qt	Qt+1	Пояснение
0	0	0	0	Хранение
0	0	1	1	
0	1	0	0	
0	1	1	1	
1	0	0	0	Установка 0
1	0	1	0	
1	1	0	1	Установка 1
1	1	1	1	

4. Синхронный D триггер (с динамическим управлением)

D триггер с динамическим управлением отличается от D триггера со статическим управлением тем, что запись информации происходит только при изменении сигнала C.

Схема, построенная в Multisim с помощью макросхемы(рис 4.1)




Рисунок 4.1- Схема в Multisim

Таблица 4.1 (Таблица переходов)

<i>C</i>	D	Qt	Qt+1	Пояснение
0	0	0	0	Хранение
0	0	1	1	
0	1	0	0	
0	1	1	1	
0->1	0	0	0	Установка 0
0->1	0	1	0	
0->1	1	0	1	Установка 1
0->1	1	1	1	

5. Синхронный DV триггер (с динамическим управлением записью)

Синхронный DV триггер - триггер, который имеет один информационный вход D и один подготовительный разрешающий вход V для разрешения приема информации.

Динамическое – триггер принимает входной сигнал ТОЛЬКО в момент переключения С из одного уровня в другой.

Он так же, как и динамический D-триггер, должен переключаться при переключении сигнала C из 0 в 1.

а) Схемы в Multisim(puc 5.1) с динамаческим управлением




Рисунок 5.1 - Схема в Multisim

б) Временные диаграммы синхронного DV-триггера (Рис 5.2)




Рисунок 5.2 - Временные диаграммы

При C=0 имеем Qt=Qt-1 (сохраняется предыдущее состояние). При C=1 и V=0 триггер сохраняет предыдущее внутреннее состояние. При C=V=1 триггер принимаетсигнал на входе

Таблица 5.1(Таблица переходов)


<i>C</i>	D	V	Qt	Qt+1
0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0	0	1	1	1

0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

6. Синхронный DV триггер, включенный по схеме TV триггера Т триггер - триггер, который имеет один информационный вход T, называемый счетным входом.

Синхронный Т-триггер имеет вход С и вход Т. Синхронный Т-триггер переключается в противоположное состояние сигналом С, если на счетном входе Т действует сигнал логической 1.

Схема, построенная в Multisim (рис 6.1)



Временная диаграмма (рис 6.2)




Рисунок 6.2 - Временная диаграмма

Синхронный Т-триггер имеет вход C и вход T. Синхронный T-триггер переключается в противоположное состояние сигналом C, если на счетном входе T действует единичный сигнал.

Вывод: При выполнении этой лабораторной работы я познакомился с принципом работы, нуждой в какой-либо ситуации и схемами различных триггеров.

Ответы на контрольные вопросы

1. Что называется триггером?

Триггер – запоминающее устройство с двумя устойчивыми состояниями, которые кодируются двоичными цифрами 0 и 1

2. Какова структурная схема триггера?

Структурную схему триггера состоит из запоминающей ячейки (ЗЯ) и схемы управления (СУ).

3. По каким основным признакам классифицируют триггеры?

- По способу организации логических связей, т.е. по виду логического уравнения, характеризующего состояние входов и выходов триггера в момент времени tn до его срабатывания и в момент tn+1 после его срабатывания.
- По способу записи информации различают триггеры.
- По способу синхронизации различают триггеры: синхронные со статическим управлением записью; синхронные с динамическим управлением записью.
- По способу передачи информации с входов на выходы различают триггеры с одноступенчатым и двухступенчатым запоминанием информации.

4. Каково функциональное назначение входов триггеров?

S-exod — вход для раздельной установки триггера в состояние "1".

R-exod — вход для раздельной установки триггера в состояние "0".

J- $exo\partial$ — вход для установки состояния "1"в универсальном JK-триггере.

K- $exo\partial$ — вход для установки состояния "0" в универсальном JK-триггере.

D-exod — информационный вход для установки триггера в состояния "1"или "0".

V-exod — подготовительный управляющий вход для разрешения приема информации.

C-exod — исполнительный управляющий вход для осуществления приема информации, вход синхронизации

5. Что такое асинхронный и синхронный триггеры?

Асинхронный RS -триггер - это простейший триггер, который используется как запоминающая ячейка. Синхронный RS-триггер имеет два информационных входа R и S и вход синхронизации C.

6. Что такое таблица переходов?

Таблица переходов — отображает зависимость выходного сигнала триггера в момент времени tn+1 от входных сигналов и от состояния триггера в предыдущий момент времени tn.

7. Как работает асинхронный RS-триггер?

При S=0 и R=I триггер устанавливается в состояние 0, а при S=1 и R=0 - в состояние 1. Если S=0 и R=0, то в триггере сохраняется предыдущее внутреннее состояние. При S=R=1 состояние триггера является неопределенным. Такая комбинация входных сигналов S=R=1 является недопустимой (запрещенной). Для нормальной работы триггера необходимо выполнение запрещающего условия SR=0.

8. Как работает синхронный RS -триггер? Какова его таблица переходов?

Синхронный RS-триггер при C=0 сохраняет предыдущее внутреннее состояние, т.е. Qn+1=Qn. Сигналы по входам S и R переключают синхронный RS-триггер только с поступлением импульса на вход синхронизации. При C=1 синхронный триггер переключается как асинхронный. Одновременная подача сигналов S=R=1 запрещена. При S=R=0 триггер не изменяет своего состояния.

9. Что такое D-триггер?

Синхронный D-триггер — имеет один информационный вход D, состояние которого с каждым синхронизирующим импульсом передается на выход, т.е. выходные сигналы представляют собой задержанные входные сигналы. Поэтому D-триггер — элемент задержки входных сигналов на один такт.

10. Объясните работу синхронного D-триггера.

Схему синхронного D-триггера можно получить из схемы синхронного RS-триггера, подавая сигнал D на вход S, а сигнал $\sim D$, т.е. с выхода инвертора сигнала D, на вход R. В результате на входах RS-триггера возможны только наборы сигналов SR=01 при D=0 или SR=10 при D=1, что соответствует записи в триггер логического 0 или 1. Путем логических преобразований

инвертор можно исключить и получить схему синхронного D-триггера. Синхронный D-триггер имеет один информационный вход D, состояние которого с каждым синхронизирующим импульсом передается на выход, т.е. выходные сигналы представляют собой задержанные входные сигналы.

11. Что такое DV -триггер?

Синхронный DV-триггер — имеет один информационный вход D и один подготовительный разрешающий вход V для разрешения приема информации.

12. Объясните работу DV-триггера.

При C=0, как и синхронные триггеры всех типов, сохраняет предыдущее внутреннее состояние, т.е. Qn+1=Qn. При C=1 и при наличии сигнала V=1 разрешения приема информации DV -триггер принимает информационный сигнал, действующий на входе D, т.е. работает как асинхронный DV -триггер. При C=1 и V=0 DV -триггер сохраняет предыдущее внутреннее состояние, т.е. Qn+1=Qn.

13. Что такое Т-триггер? Какова его таблица переходов?

Т-триггер имеет один информационный вход T, называемый счетным входом. Асинхронный T-триггер переходит в противоположное состояние каждый раз при подаче на T-вход единичного сигнала. Таким образом T-триггер реализует счет по модулю 2: $Qt = Tt - 1 \oplus Qt - 1$. Синхронный T-триггер имеет вход C и вход T. Синхронный T-триггер переключается в противоположное состояние сигналом C, если на счетном входе T действует сигнал логической 1.

14. Объясните работу схемы синхронного RS-триггера со статическим управлением.

При C = 0 триггеры переходят в режим хранения, запоминая последнее состояние.

15. Какова характерная особенность переключения синхронных триггеров с динамическим управлением записью?

Характерной особенностью синхронных триггеров с динамическим управлением записью является то, что приём информационных сигналов и

передача на выход принятой информации выполняются в момент изменения синхросигнала на *С*-входе из 0 в 1 или из 1 в 0, т.е. перепадом синхросигнала.

16. Как работает схема синхронного D -триггера с динамическим управлением записью на основе трех RS -триггеров?

Триггер имеет асинхронные входы Sa и Ra начальной установки в состояния 1 и 0. Если схему D-триггера дополнить входом V, то получим структуру DV -триггера. Временные диаграммы D-триггера соответствуют временным диаграммам DV -триггера при V=1.

17. Составьте временные диаграммы работы синхронного **D**-триггера с динамическим управлением записью.

Временные диаграмы находятся в разделе *D*-триггеры.

18. Какова структура и принцип действия синхронного DV-триггера с динамическим управлением записью?

Синхронный DV-триггер имеет один информационный вход D и один подготовительный разрешающий вход V для разрешения приема информации.

При $C = 0 \ DV$ -триггер, как и синхронные триггеры всех типов, сохраняет предыдущее внутреннее состояние.

При C = 1 и при наличии сигнала V = 1 разрешения приема информации DV -триггер принимает информационный сигнал, действующий на входе D.

При C=1 и V=0 DV -триггер сохраняет предыдущее внутреннее состояние.

19. Составьте временные диаграммы синхронного DV-триггера. Временные диаграммы находятся в разделе *DV* -триггеры

20. Объясните режимы работы D-триггера.

Синхронный D-триггер — имеет один информационный вход D, состояние которого с каждым синхронизирующим импульсом передается на выход, т.е. выходные сигналы представляют собой задержанные входные сигналы.