

# Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования

#### «Московский государственный технический университет имени Н.Э. Баумана

(национальный исследовательский университет)» (МГТУ им. Н.Э. Баумана)

ФАКУЛЬТЕТ «Информатика и системы управления»
КАФЕДРА «Программное обеспечение ЭВМ и информационные технологии» (ИУ7)
НАПРАВЛЕНИЕ ПОДГОТОВКИ 09.03.04 «Программная инженерия»

# ОТЧЕТ по лабораторной работе № 1

Название Изучение принципов работы микропроцессорного ядра RISC-V							
Дисциплина Архитектура элекронно-выч	ислительных машин						
Студент:	подпись, дата	<u>Фам М. Х.</u> Фамилия, И.О.					
Преподаватель:		Попов А. Ю.					
	подпись, дата	Фамилия, И. О.					

# Цель работы

Основной целью работы является ознакомление с принципами функционирования, построения и особенностями архитектуры суперскалярных конвейерных микропроцессоров. Дополнительной целью работы является знакомство с принципами проектирования и верификации сложных цифровых устройств с использованием языка описания аппаратуры SystemVerilog и ПЛИС.

# Основные теоретические сведения

RISC-V является открытым современным набором команд, который может использоваться для построения как микроконтроллеров, так и высокопроизводительных микропроцессоров. Таким образом, термин RISC-V фактически является названием для семейства различных систем команд, которые строятся вокруг базового набора команд, путем внесения в него различных расширений.

В данной работе исследуется набор команд RV32I, который включает в себя основные команды 32-битной целочисленной арифметики кроме умножения и деления.

#### Модель памяти

Архитектура RV32I предполагает плоское линейное 32-х битное адресное пространство. Минимальной адресуемой единицей информации является 1 байт. Используется порядок байтов от младшего к старшему (Little Endian), то есть, младший байт 32-х битного слова находится по младшему адресу (по смещению 0). Отсутствует разделение на адресные пространства команд, данных и ввода-вывода. Распределение областей памяти между различными устройствами (ОЗУ, ПЗУ, устройства ввода-вывода) определяется реализацией.

## Система команд

Большая часть команд RV32I является трехадресными, выполняющими операции над двумя заданными явно операндами, и сохраняющими результат в регистре. Операндами могут являться регистры или константы, явно заданные в коде команды. Операнды всех команд задаются явно.

Архитектура RV32I, как и большая часть RISC-архитектур, предполагает разделение команд на команды доступа к памяти (чтение данных из памяти в регистр или запись данных из регистра в память) и команды обработки данных в регистрах.

# Общая программа для всех вариантов

## Исследуемая программа

Код программы представлен в листинте 1

Листинг 1 – Код программы для всех вариантов

```
section text
1
2
       .globl start;
3
       len = 8
       enroll = 4
4
5
       elem sz = 4
6
   start:
7
       addi x20, x0, len/enroll
       la x1, _x
8
9 loop:
10
       lw x2, 0(x1)
       add x31, x31, x2
11
       lw x2, 4(x1)
12
       add x31, x31, x2
13
14
       lw x2, 8(x1)
15
       add x31, x31, x2
       lw x2, 12(x1)
16
       add x31, x31, x2
17
       addi x1, x1, elem sz*enroll
18
       addi x20, x20, -1
19
20
       bne x20, x0, loop
21
       addi x31, x31, 1
22 forever: j forever
23
24
       section data
  x: 4 byte 0x1
25
26
       .4 byte 0x2
27
       .4 byte 0x3
28
       .4 byte 0x4
29
       .4 byte 0x5
30
       4 byte 0x6
       .4 byte 0x7
31
32
       .4 byte 0x8
```

Дизассемблерный код представлен на листинге 2.

Листинг 2 – Дизассемблированный код общей программы

```
Disassembly of section .text:
2
3 80000000 < start >:
4 80000000:
                     00200a13
                                       addi
                                                x20, x0,2
5 80000004:
                                                x1,0x0
                     00000097
                                       auipc
6 80000008:
                     03c08093
                                       addi
                                                x1, x1, 60 \# 80000040 < x>
7
8 8000000c < lp >:
9 8000000c:
                                                x2,0(x1)
                     0000a103
                                       w
10 80000010:
                     002f8fb3
                                       add
                                                x31, x31, x2
11 80000014:
                     0040a183
                                       lw
                                                x3,4(x1)
12 80000018:
                     003f8fb3
                                       \mathsf{add}
                                                x31,x31,x3
13 8000001c:
                                                x4,8(x1)
                     0080a203
                                       lw
14 80000020:
                     00c0a283
                                                x5,12(x1)
                                       lw
15 80000024:
                     004f8fb3
                                                x31, x31, x4
                                       add
16 80000028:
                     005f8fb3
                                       add
                                                x31,x31,x5
17 8000002c:
                     01008093
                                       addi
                                                x1,x1,16
18 80000030:
                     fffa0a13
                                       addi
                                                x20, x20, -1
19 80000034:
                                                x20, x0, 8000000c < lp >
                     fc0a1ce3
                                       bne
20 80000038:
                     001f8f93
                                       addi
                                                x31,x31,1
21
22 \mid 8000003c < lp2 >:
23 8000003c:
                     0000006 f
                                                x0,8000003c < lp2 >
                                       jal
```

Можно сказать, что данная программа эквивалентна следующему псевдокоду на языке С, представленному на листинге 3.

Листинг 3 – Псевдокод общей программы

```
1 #define len 8
2 #define enroll 4
3 #define elem sz 4
4 \mid int _x[] = \{1,2,3,4,5,6,7,8\};
5 void _start() {
       int x20 = len/enroll;
6
7
       int *x1 = _x;
8
9
       do {
           int x2 = x1[0];
10
           x31 += x2;
11
12
           x2 = x1[1];
           x31 += x2;
13
           x2 = x1[2];
14
           x31 += x2;
15
           x2 = x1[3];
16
17
           x31 += x2;
           x1 += enroll;
18
            x20 --;
19
       } while (x20 != 0);
20
21
       x31++;
       while (1) {}
22
23 | }
```

# Результаты исследования программы

Задания выполнялись по вараинту 20.

### Задание №2

Получить снимок экрана, содержащий временную диаграмму выполнения стадий выборки и диспетчеризации команды с адресом 8000002с на первой итерации.

Результат представлен на рисунке 1




Рисунок 1 – Задание №2

## Задание №3

Получить снимок экрана, содержащий временную диаграмму выполнения стадии декодирования и планирования на выполнение команды с адресом 8000000с на второй итерации.

Результат представлен на рисунке 2




Рисунок 2 – Задание №3

## Задание №4

Получить снимок экрана, содержащий временную диаграмму выполнения стадии выполнения команды с адресом 80000020 на первой итерации.

Результат представлен на рисунке 3




Рисунок 3 – Задание №4

# Программа по варианту

## Исследуемная программа

Код программы представлен в листинте 4

Листинг 4 – Код программы 20 варианта

```
section text
 1
 2 globl start;
 3 | len = 9
 4 \mid enroll = 4
 5 | \text{elem sz} = 4
 6
 7
   _start:
8
            la x1, x
            addi x20, x0, (len -1)/enroll
9
10
            lw x31, 0(x1)
11
            addi x1, x1, elem sz*1
12 lp:
            lw x2, 0(x1)
13
            lw x3, 4(x1)
14
            add x1, x1, elem sz*enroll
15
            addi \times 20, \times 20, -1 #!
16
            bltu x2, x31, lt1
17
            add x31, x0, x2
18
            bltu x3, x31, lt2
19 | t 1 :
20
            add x31, x0, x3
            lw x4, 8(x1)
21 | It 2 :
            lw x5, 12(x1)
22
23
            bltu x4, x31, lt3
            add x31, x0, x4
24
            bltu x5, x31, lt4
25 lt3:
            add x31, x0, x5
26
27 It4:
28
            bne x20, x0, lp
29 lp2: j lp2
30
31
            section data
32
            X:
                     .4 byte 0x1
33
            .4 byte 0x2
```

Дизассемблерный код представлен на листинге 5.

Листинг 5 – Дизассемблированный код 20 варианта

```
Disassembly of section .text:
1
2
3
       80000000 < start >:
       80000000: 00000097
                                        auipc x1,0x0
4
5
       80000004: 05408093
                                        addi x1, x1, 84 \# 80000054 < x
6
       80000008: 00200a13
                                        addi x20, x0,2
7
       8000000c: 0000af83
                                       lw x31,0(x1)
8
       80000010: 00408093
                                        addi x1,x1,4
9
10
       80000014 <|p>:
11
       80000014: 0000a103
                                        lw x2, 0(x1)
12
       80000018: 0040a183
                                        lw x3, 4(x1)
       8000001c: fffa0a13
                                        addi x20, x20, -1
13
       80000020: 01f16463
14
                                        b | tu x2, x31, 80000028 < | t1 >
       80000024: 00200fb3
                                        add x31,x0,x2
15
16
17
       80000028 < | t1 >:
       80000028: 01f1e463
                                        bltu x3, x31, 80000030 < |t2>
18
       8000002c: 00300fb3
                                        add x31,x0,x3
19
20
       80000030 < lt2 >:
21
22
       80000030: 0080a203
                                        lw x4,8(x1)
23
       80000034: 00c0a283
                                        lw x5, 12(x1)
       80000038: 01f26463
                                        b | tu x4, x31, 80000040 < | t3 >
24
25
       8000003c: 00400fb3
                                        add x31,x0,x4
26
27
       80000040 < | t3 >:
                                        bltu x5, x31, 80000048 < |t4>
28
       80000040: 01f2e463
       80000044: 00500fb3
29
                                       add x31,x0,x5
30
31
       80000048 < | t4 > :
```

32	80000048: 01008093	addi x1,x1,16	
33	8000004c: fc0a14e3	bne $x20$ , $x0$ , $80000014$ $< lp >$	
34			
35	80000050 < lp2 >:		
36	80000050: 0000006 f	jal x0,80000050 < lp2 >	

Можно сказать, что данная программа эквивалентна следующему псевдокоду на языке С, представленному на листинге 6.

Листинг 6 – Псевдокод программы 20 варианта

```
#define len 8
 2 #define enroll 4
 3 #define elem sz 4
4 int x[] = \{1, 2, 3, 4, 5, 6, 5, 8, 9\};
5 void _start() {
 6
       int *x1 = x;
       int x20 = (len - 1) / enroll;
 7
 8
       int x31 = x1[0];
9
       x1 += 1;
10
11
       do {
            int x2 = x1[0];
12
13
            int x3 = x1[1];
            x1 += enroll;
14
            x20 --;
15
16
            if (x2 > x31)
17
            x31 = x2;
            if (x3 > x31)
18
            x31 = x3;
19
20
            int x4 = x1[2];
            int x5 = x1[3];
21
            if (x4 > x31)
22
            x31 = x4;
23
            if (x5 > x31)
24
            x31 = x5;
25
       } while (x20 != 0);
26
       while (1) {}
27
28 ]
```

#### Трасса работы программы

Трасса работы представлена на рисунке 7.




Рисунок 4 – Трасса выполнения программы

#### Временные диаграммы

Временные диаграммы сигналов, соответствующих всем стадиям выполнения команды, обозначенной в тексте программы символом #! (add x31, x31, x2) представлены на рисунке 5.




Рисунок 5 – Временные диаграммы сигналов

## Вывод и предложение по оптимизации

Конфликт возникает из-за того, что команда загрузки памяти не завершил выполнение, а команда ветвления использовал х4 в качестве параметра.

Оптимизировать программы можно тем, что вставить одну команду между командой загрузки памяти и командой ветвления.

В итоге, можно будет уменьшить программу на 2 такта в программе, то есть на 2/48=4% программа будет работать быстрее.

### Оптимизированная программа

Код программы представлен в листинте 7

Листинг 7 – Код программы 20 варианта(оптимизированный)

```
section text
 2 . globl _start;
 3 | len = 9
 4 \mid enroll = 4
 5 | \text{elem sz} = 4
 6
 7 _start:
 8 la x1, x
 9 addi \times 20, \times 0, (len -1)/enroll
10 | \text{lw x} 31, 0(\text{x}1) |
11 addi \times 1, \times 1, elem_sz*1
12 lp:
13 | \text{lw } x2, 0(x1) |
14 | \text{lw } \times 3, 4(\times 1)
15 add x1, x1, elem sz*enroll
16 \mid \mathsf{addi} \mid \mathsf{x20} \mid \mathsf{x20} \mid \mathsf{-1} \mid \#!
17 bltu x2, x31, lt1
18 add x31, x0, x2
19 lt1: bltu x3, x31, lt2
20 add x31, x0, x3
22 lw x5, 12(x1)
23 bltu x4, x31, lt3
24 add x31, x0, x4
25 lt3: bltu x5, x31, lt4
26 add x31, x0, x5
27 lt4:
28 bne x20, x0, p
29 lp2: j lp2
30
31 section data
32 x: .4 byte 0x1
33 .4 byte 0x2
34 .4 byte 0x3
35 4 byte 0x4
36 .4 byte 0x5
```

37	.4 byte	0×6	
38	.4 byte	0×5	
39	.4 byte	0x8	
40	.4 byte	0x9	

Дизассемблерный код представлен на листинге 8.

Листинг 8 – Дизассемблированный код 20 варинта (оптимизированный)

```
1 80000000 < start >:
2 80000000: 00000097
                                   auipc x1,0x0
3 80000004: 05408093
                                   addi x1, x1, 84 \# 80000054 <_x>
4 80000008: 00200a13
                                   addi x20,x0,2
5 8000000c: 0000af83
                                   lw x31,0(x1)
6 80000010: 00408093
                                   addi x1,x1,4
7
8 \mid 80000014 < |p>:
9 80000014: 0000a103
                                   lw x2, 0(x1)
10 80000018: 0040a183
                                   lw x3, 4(x1)
11 8000001c: fffa0a13
                                   addi \times 20, \times 20, -1
12 80000020: 01f16463
                                   bltu x2,x31,80000028 < t1>
13 80000024: 00200fb3
                                   add x31,x0,x2
14
15 80000028 < | t1 > :
16 80000028: 01f1e463
                                   bltu x3, x31, 80000030 < |t2>
17 8000002c: 00300fb3
                                   add x31,x0,x3
18
19 80000030 < lt2 >:
20 80000030: 0080a203
                                   lw x4,8(x1)
21 80000034: 00c0a283
                                   lw x5, 12(x1)
22 80000038: 01008093
                                   addi x1, x1, 16
23 8000003c: 01f26463
                                   bltu x4,x31,80000044 < lt3 >
24 80000040: 00400fb3
                                   add x31, x0, x4
25
26 80000044 < t 3 >:
27 80000044: 01f2e463
                                   bltu x5, x31, 8000004c < |t4>
28 80000048: 00500fb3
                                   add x31,x0,x5
29
30 \mid 8000004c < |t4>:
31 8000004c: fc0a14e3
                                   bne x20, x0, 80000014 < lp >
32
33 \mid 80000050 < lp2 >:
34 80000050: 0000006 f
                                   jal x0,80000050 < lp2 >
```

Можно сказать, что данная программа эквивалентна следующему псевдокоду на языке С, представленному на листинге 9.

Листинг 9 – Псевдокод программы 20 варинта (оптимизированный)

```
1 #define len 8
 2 #define enroll 4
 3 #define elem sz 4
 4 \mid \mathbf{int} \quad \mathbf{x}[] = \{1, 2, 3, 4, 5, 6, 5, 8, 9\};
 5 void _start() {
 6
       int *x1 = x;
       int x20 = (len - 1) / enroll;
 7
 8
        int x31 = x1[0];
 9
       x1 += 1;
10
11
       do {
            int x2 = x1[0];
12
13
            int x3 = x1[1];
            x1 += enroll;
14
            if (x2 > x31)
15
16
            x31 = x2;
17
            if (x3 > x31)
            x31 = x3;
18
            int x4 = x1[2];
19
20
            int x5 = x1[3];
            x20 --;
21
            if (x4 > x31)
22
            x31 = x4;
23
            if (x5 > x31)
24
            x31 = x5;
25
       } while (x20 != 0);
26
        while (1) {}
27
28 ]
```

#### Трасса работы программы

Трасса работы представлена на рисунке 8.




Рисунок 6 – Трасса выполнения программы

# Вывод

В результате выполнения лабораторной работы были изучены принципы функционирования, построения и особенности архитектуры суперскалярных конвейерных микропроцессоров.

Также были рассмотрены принципы проектирования и верификации сложных цифровых устройств с использованием языка описания аппаратуры SystemVerilog и ПЛИС.

На основе изученных материалов был найден способ оптимизации программы.

Поставленная цель достигнута.

# Приложение




Рисунок 7 - Трасса выполнения программы




Рисунок 8 - Трасса выполнения программы