

Môn: Thiết kế vi mạch số - CE222
Đề tài: Thiết kế D Flip-Flop dùng D-Latch

MỤC LỤC

DANH MỤC HÌNH ẢNH.....	3
DANH MỤC BẢNG BIỂU.....	4
Chương 1. Tổng quan về đề tài.....	6
1.1 Giới thiệu chung.....	6
1.2 Đối tượng và phạm vi đề tài.....	6
1.2.1 Đối tượng nghiên cứu.....	6
1.2.2 Phạm vi nghiên cứu.....	7
1.3 Mục tiêu đề tài.....	7
Chương 2. Cơ sở lý thuyết.....	8
2.1. Khái niệm.....	8
2.2. Cấu tạo và Nguyên lý hoạt động.....	8
2.3. Các đặc điểm quan trọng.....	9
2.4. Ứng dụng.....	9
Chương 3 : Xây dựng và thiết kế D Flip-Flop.....	10
3.1 Thiết kế các cổng logic.....	10
3.1.1 Cổng NOT.....	10
3.1.2 Cổng NAND2.....	10
3.1.3 Cổng Transmission gate (TG).....	12
3.2 Thiết kế D-Latch - NAND2.....	13
3.3 Thiết kế D flip-flop - NAND2.....	14
3.4 Thiết kế D-Latch - Transmission Gate.....	20
3.5 Thiết kế D flip-flop - Transmission Gate.....	21
Chương 4. Tổng kết và đánh giá.....	26
4.1 Kết quả đạt được.....	26
4.2 Đánh giá.....	27
4.2.1 Ưu điểm.....	28
4.2.2 Nhược điểm.....	28

4.3 Hướng phát triển.....	28
TÀI LIỆU THAM KHẢO.....	29

DANH MỤC HÌNH ẢNH

Hình 1: Schematic NAND2.....	11
Hình 2: Schematic TG.....	12
Hình 3: Schematic D-Latch dùng NAND2.....	13
Hình 4: Mô phỏng SAE D-Latch.....	13
Hình 5: Layout D-Latch dùng NAND2.....	14
Hình 6: Schematic D-FF.....	14
Hình 7: Layout D-FF dùng NAND2.....	15
Hình 8: Các mô phỏng DRC, LVS, LPE cho layout.....	15
Hình 9: Post-layout D-FF.....	16
Hình 10: Mô phỏng SAE Post-layout D-FF.....	16
Hình 11: Schematic mô phỏng clock skew.....	17
Hình 12: Mô phỏng sóng khi thay đổi giá trị Delay của CLK2.....	17
Hình 13: Mô phỏng sóng khi xảy ra hiện tượng race-through.....	17
Hình 14: Mô phỏng lỗi setup của D-FF dùng 2 latch.....	18
Hình 15: Mô phỏng setup của clock skew.....	18
Hình 16: Mô phỏng hold violation của clock skew.....	19
Hình 17: Mô phỏng hold của clock skew.....	19
Hình 18: Schematic D-Latch dùng TG.....	20
Hình 19: Layout D-Latch dùng TG.....	20
Hình 20: Schematic D-FF.....	21
Hình 21: Layout D-FF dùng TG.....	21
Hình 22: Kiểm chứng DRC, LVS, LPE.....	21
Hình 23: Post-layout D-FF.....	22
Hình 24: Mô phỏng SAE cho Post-layout D-FF.....	22
Hình 25: Schematic D-Latch cho clock skew.....	22
Hình 26: Mô phỏng sóng ban đầu của 2 D-Latch.....	23
Hình 27: Hiện tượng clock skew khi tăng Delay CLK2.....	23
Hình 28: Mô phỏng setup.....	24

Hình 29: Mô phỏng setup violation.....	24
Hình 30: Mô phỏng hiện tượng hold violation/race-through.....	25
Hình 31: Mô phỏng hold.....	25

DANH MỤC BẢNG BIỂU

Bảng 1: Bảng chân trị.....	8
Bảng 2: Kết quả mô phỏng lần 1 khi Wp của NAND2 thay đổi.....	10
Bảng 3: Kết quả mô phỏng lần 2 khi Wp của NAND2 thay đổi.....	11
Bảng 4: Kết quả mô phỏng khi Wp của TG thay đổi.....	12
Bảng 5: Tổng hợp thông số 2 thiết kế.....	27

Chương 1. Tổng quan về đề tài

1.1 Giới thiệu chung

Trong kỷ nguyên bùng nổ của vi điện tử và công nghệ bán dẫn ngày nay, các hệ thống xử lý thông tin số đang ngày càng hướng tới tốc độ cao, hiệu năng mạnh mẽ và kích thước nhỏ gọn. Để vận hành một cách đồng bộ và chính xác, kiến trúc máy tính hiện đại không chỉ phụ thuộc vào các mạch logic tổ hợp thực hiện phép toán đơn thuần, mà còn đòi hỏi khả năng lưu trữ và điều phối dữ liệu theo thời gian. Trong bối cảnh đó, **D Flip-Flop (Delay Flip-Flop / Data Flip-Flop)** đóng vai trò như một "tế bào bộ nhớ" cơ bản và quan trọng nhất, đặt nền móng kiến tạo nên toàn bộ cấu trúc phần cứng số.

Từ các thanh ghi (Registers) tốc độ cao, bộ nhớ đệm (Cache) trong các bộ vi xử lý trung tâm (CPU, GPU), cho đến các hệ thống nhúng chuyên dụng hay các vi mạch tích hợp khả trình (FPGA/ASIC), D Flip-Flop luôn là thành phần cốt lõi để xây dựng mạch tuần hoàn. Nó đóng vai trò là cầu nối kỹ thuật, cho phép chuyển đổi và đồng bộ hóa dòng dữ liệu bất định từ các mạch logic tổ hợp thành các trạng thái ổn định, có định thời dựa trên tín hiệu xung nhịp (Clock). Việc tối ưu hóa thiết kế D Flip-Flop về mặt diện tích, công suất tiêu thụ và đặc biệt là tần số hoạt động trực tiếp quyết định đến giới hạn hiệu năng của toàn bộ hệ thống vi mạch. Chính vì vậy, việc nghiên cứu, thiết kế và mô phỏng cấu trúc này luôn là một chủ đề mang tính thời sự và có giá trị thực tiễn cao trong ngành kỹ thuật điện tử - vi mạch.

1.2 Đối tượng và phạm vi đề tài

1.2.1 Đối tượng nghiên cứu

Đề tài tập trung đi sâu vào phân tích, thiết kế và tối ưu hóa cấu trúc của mạch D Flip-Flop kích hoạt bằng cạnh (Edge-Triggered DFF). Các thành phần cụ thể được đưa vào phạm vi nghiên cứu bao gồm:

- Mạch chốt D (D-Latch): Phân tích cấu trúc hoạt động theo mức (Level-sensitive) và cơ chế lưu giữ trạng thái.
- Cấu trúc Master-Slave: Mô hình kết hợp hai tầng D-Latch nối tầng ngược pha xung nhịp nhằm tạo ra phản ứng kích hoạt cạnh chuẩn xác.
- Các cổng logic cơ bản (NAND, NOR, NOT, Transmission Gate): Nghiên cứu ở cấp độ sơ đồ nguyên lý (Schematic) và cấu trúc linh kiện bán dẫn nhằm tìm ra cấu hình mạch tối ưu nhất cho D-Latch và các cổng logic hỗ trợ.

1.2.2 Phạm vi nghiên cứu

- **Công cụ thực hiện:** Toàn bộ quá trình vẽ sơ đồ nguyên lý (Schematic) và mô phỏng dạng sóng ngõ ra được thực hiện đồng bộ trên công cụ chuyên dụng **Galaxy Custom Designer** (Synopsys).
- **Chỉ số đánh giá:** Tập trung thực hiện mô phỏng kiểm chứng chức năng logic (Functional Verification), đồng thời tiến hành đo các thông số sau:
 - **Tần số hoạt động cực đại (f_{max}):** Đánh giá giới hạn chịu đựng về tốc độ của mạch dưới các điều kiện kích thích khác nhau.
 - Clock skew giữa 2 latch cho race condition (setup, hold).

1.3 Mục tiêu đề tài

Để giải quyết bài toán đặt ra trong phần tổng quan, đề tài xác định rõ các mục tiêu cụ thể cần đạt được bao gồm:

- **Về mặt lý thuyết:** Nghiên cứu và hệ thống hóa một cách toàn diện, sâu sắc về cấu trúc, sơ đồ mạch logic, hệ phương trình trạng thái và nguyên lý phản ứng theo xung nhịp của D Flip-Flop. Làm rõ bản chất vật lý của hiện tượng lật trạng thái và cách khắc phục trạng thái cấm từ các vi mạch tiền nhiệm (như SR Flip-Flop).
- **Về mặt thiết kế:** Ứng dụng mô hình cấu trúc phối hợp các tầng D-Latch để xây dựng thành công một bộ D Flip-Flop hoàn chỉnh trên phần mềm Galaxy Custom Designer. Mục tiêu hướng tới là tối ưu hóa thiết kế sơ đồ nguyên lý để mạch có thể vận hành ổn định, chính xác ở mức tần số cao nhất có thể, đáp ứng được tiêu chuẩn của các mạch định thời tốc độ cao.
- **Về mặt kiểm chứng:** Thực hiện các kịch bản mô phỏng kiểm vi mạch bằng xung kích thích thực tế. Phân tích trực quan các dạng sóng kết quả ngõ ra (Q và Qb) dựa trên sự biến đổi của ngõ vào (D) và xung nhịp (CLK) nhằm chứng minh tính đúng đắn về mặt chức năng, đồng thời xuất ra các báo cáo định lượng cụ thể về độ trễ và tần số giới hạn của thiết kế.

Chương 2. Cơ sở lý thuyết

2.1. Khái niệm

Mạch chốt D (D latch - Data Latch) là phần tử lưu trữ cơ bản 1 bit dữ liệu trong điện tử kỹ thuật số. Nó nhận dữ liệu từ đầu vào D và truyền tới đầu ra Q ngay lập tức khi chân Cho phép (Enable/Gate) ở mức cao (logic 1). Khi chân Enable xuống mức thấp, mạch sẽ "chốt" giữ nguyên giá trị cuối.

D Flip-Flop là một mạch nhớ kỹ thuật số cơ bản, dùng để lưu trữ một bit dữ liệu nhị phân. Nó hoạt động theo cạnh xung nhịp (lên hoặc xuống), truyền giá trị đầu vào D sang đầu ra Q đúng lúc có xung điều khiển.

2.2. Cấu tạo và Nguyên lý hoạt động

Một D Flip-Flop tiêu chuẩn kích hoạt bằng cạnh (Edge-Triggered) thường được cấu tạo bằng cách kết nối hai cổng chốt D-Latch theo cấu hình Master-Slave (Chủ - Tớ), hoặc được thiết kế trực tiếp từ các cổng logic cơ bản (NAND/NO).

Về mặt cấu tạo, một D Flip-Flop tiêu chuẩn bao gồm các ngõ vào và ngõ ra sau:

- **Ngõ vào D (Data/Delay):** Nơi tiếp nhận dữ liệu nhị phân cần lưu trữ.
- **Ngõ vào CLK (Clock):** Tín hiệu xung nhịp kích hoạt để đồng bộ hóa quá trình dịch chuyển dữ liệu.
- **Ngõ ra Q:** Trạng thái đầu ra hiện tại (giá trị bit đang lưu trữ).
- **Ngõ ra Qb (Q đảo):** Luôn có giá trị logic ngược lại với Q.

Cơ chế hoạt động: Đặc điểm quan trọng nhất của D Flip-Flop là **chỉ thay đổi ngõ ra tại thời điểm cạnh xung nhịp tác động** (Cạnh lên - Positive Edge hoặc Cạnh xuống - Negative Edge). Trong suốt khoảng thời gian còn lại của chu kỳ xung nhịp, dù D có thay đổi thế nào thì Q vẫn giữ nguyên giá trị cũ.

Bảng chân trị :

CLK	D	Qnext
0	X	Q
1	X	Q
↓	X	Q
↑	0	0
↑	1	1

Bảng 1: Bảng chân trị

2.3. Các đặc điểm quan trọng

Dễ thiết kế tự động: Cấu trúc của D Flip-Flop rất thân thiện với các phần mềm biên dịch và tối ưu hóa phần cứng (như Quartus, Vivado) khi tổng hợp từ ngôn ngữ Verilog/VHDL.

Tính đồng bộ: Giúp thiết kế các hệ thống phức tạp hoạt động nhịp nhàng theo một chu kỳ thời gian thống nhất.

Khả năng mở rộng: Khi ghép nối nhiều D_FF lại với nhau, chúng ta tạo thành các bộ thanh ghi (Registers) – nơi lưu trữ các lệnh và dữ liệu ngay bên trong CPU, hoặc các bộ đệm dữ liệu (Buffers).

2.4. Ứng dụng

Lưu trữ dữ liệu - Ứng dụng để lưu trữ 1 bit dữ liệu trong hệ thống số - Nhiều D Flip-Flop được kết hợp để tạo thành các thanh ghi dữ liệu trong CPU và bộ vi điều khiển. D Flip-Flop đóng vai trò như một "đơn vị bộ nhớ 1-bit" cực kỳ tin cậy, đảm bảo dữ liệu được truyền đi một cách có kiểm soát và đồng bộ với hệ thống.

Thanh ghi dịch chuyển: D Flip-Flop giúp di chuyển dữ liệu sang trái hoặc sang phải trong quá trình truyền dữ liệu nối tiếp và song song.

Mạch bộ nhớ: D Flip-Flop hoạt động như một khối xây dựng cơ bản cho RAM và các thiết bị bộ nhớ khác.

Máy trạng thái: D Flip-Flop lưu trữ các trạng thái trong máy trạng thái hữu hạn (FSM).

Đồng hồ kỹ thuật số và hẹn giờ - D Flip-Flop giúp kiểm soát các thao tác tính giờ và đếm.

Mạch chia tần số: Khi nối ngõ ra Qb quay ngược trở lại ngõ vào D, tần số đầu ra tại Q sẽ bằng đúng một nửa tần số của xung nhịp CLK đầu vào.

Chương 3 : Xây dựng và thiết kế D Flip-Flop

3.1 Thiết kế các cổng logic

3.1.1 Cổng NOT

Dựa vào model trên thư viện của phần mềm Galaxy Custom Designer ta có được μ_0 của pMOS và nMOS lần lượt là 4.031486×10^{-2} và 8.391744×10^{-3} . Ta có tỉ lệ: $W_p/W_n \approx 4.8$ đây là tỉ lệ dựa trên độ di động hạt tải (μ_0).

Để tính toán chính xác hơn thì ta xét đến độ dày lớp oxit cách điện (C_{ox}):

$$C_{ox} = \frac{\epsilon_{ox}}{T_{ox}}$$

Do đó, tỉ lệ cân bằng dòng điện giữa pMOS và nMOS được xác định theo biểu thức:

$$\frac{W_p}{W_n} = \frac{u_{0nMOS} \cdot C_{ox,n}}{u_{0pMOS} \cdot C_{ox,p}}$$

$$\frac{W_p}{W_n} = \frac{u_{0nMOS}}{u_{0pMOS}} \times \frac{t_{oxe_{pMOS}}}{t_{oxe_{nMOS}}}$$

Ta có giá trị của $t_{oxp} = 2.50 \times 10^{-9}$ và $t_{oxn} = 2.33 \times 10^{-9} \Rightarrow W_p/W_n \approx 5.15$

Vậy tỉ lệ W_p/W_n nằm trong khoảng: $4.8 \leq W_p/W_n \leq 5.15$ là khoảng tỉ lệ đẹp nhất.

Vậy tỉ lệ W_p/W_n của inverter được chọn là $W_p/W_n = 5$.

3.1.2 Cổng NAND2

Dựa trên tỉ lệ $W_p/W_n = 5$ của cổng NOT, thì theo lý thuyết cổng NAND2 cấu tạo từ 2 pMOS mắc song song và 2 nMOS mắc nối tiếp nên để cân bằng giữa mạng kéo lên (pull-up network) và mạng kéo xuống (pull-down network) thì lựa chọn tỉ lệ cho NAND2 là $W_p/W_n = 2.5$

Để chính xác hơn thì ta xét khoảng tỉ lệ từ 2.45 đến 2.6.

Tỉ lệ W_p/W_n	2.45	2.5	2.55	2.6
Rise time	87.8	88.4	89	89.2
Fall time	52.8	53.2	55.8	89.4
Duty cycle	50.4%	50.4%	50.4%	50.4%
Delay cạnh lên	168	169	170	171
Delay cạnh xuống	193	194	196	194

Bảng 2: Kết quả mô phỏng lần 1 khi W_p của NAND2 thay đổi

=> Dựa vào trên ta thấy trong khoảng từ 2.45 đến 2.5 cho kết quả tốt hơn các tỉ lệ còn lại.

Tiếp tục mô phỏng các thông số trong khoảng từ 2.45 đến 2.5 được kết quả như bảng sau:


Tỉ lệ W_p/W_n	2.45	2.46	2.47	2.48	2.49	2.5
Rise time	87.3	87.5	87.8	88	88.3	88.4
Fall time	52.9	52.9	53	53	53.2	53.2
Duty cycle	50.4%	50.4%	50.4%	50.4%	50.4%	50.4%
Delay cạnh lên	168	168	168	168	169	169
Delay cạnh xuống	193	193	194	194	194	194

(Đơn vị thời gian : ps)

Bảng 3: Kết quả mô phỏng lần 2 khi W_p của NAND2 thay đổi

=> Từ kết quả trên ta thấy các thông số không chênh lệch nhau nhiều, nhưng ở tỉ lệ là 2.45 cho thời gian về delay và rise/fall ở mức nhanh nhất nên kết luận là chọn tỉ lệ $W_p/W_n=2.45$ cho cổng NAND2.

- Schematic của cổng NAND2 với các thông số pMOS là $W_p=1.765\text{ }(\mu\text{m})$, $L=0.18\text{ }(\mu\text{m})$ và nMOS là $W_n=0.72\text{ }(\mu\text{m})$, $L=0.18\text{ }(\mu\text{m})$.



Hình 1: Schematic NAND2

3.1.3 Cổng Transmission gate (TG)

- Bảng tỉ lệ Wp của inverter và Wp của Transmission Gate:

Ta giữ mặc định Wp của inverter là 1.8 μm và xét Wp của Transmission Gate


Wp (TG)	0.72	1.08	1.26	1.44	1.8
Duty Cycle	50.2%	50.2%	50.2%	50.2%	50.2%
Rise Time	313 ps	264 ps	257 ps	256 ps	261 ps
Fall Time	144 ps	154 ps	158 ps	162 ps	170 ps
Delay cạnh lên	155 ps	139 ps	139 ps	138 ps	140 ps
Delay cạnh xuống	115 ps	118 ps	119 ps	119 ps	121 ps

Bảng 4: Kết quả mô phỏng khi Wp của TG thay đổi

=> Từ kết quả mô phỏng, khi tăng Wp của Transmission Gate, rise time giảm rõ rệt ở giai đoạn đầu, đặc biệt từ 0.72 μm đến 1.26 μm . Tuy nhiên, khi tiếp tục tăng Wp lên 1.44 μm và 1.8 μm , mức cải thiện về rise time và delay không còn đáng kể, trong khi diện tích transistor tăng lên. Tại Wp=1.26 μm , mạch đạt duty cycle 50.2%, rise time 257 ps, fall time 158 ps, delay cạnh lên 139 ps và delay cạnh xuống 119 ps. Đây là điểm cân bằng tốt

giữa độ trễ, dạng sóng và diện tích. Vì vậy, $W_p(TG) = 1.26\mu m$ được chọn là kích thước hợp lý cho Transmission Gate.


- Schematic của Transmission Gate (TG):



Hình 2: Schematic TG

3.2 Thiết kế D-Latch - NAND2

- Lựa chọn thiết kế phù hợp cho D-Latch. Thiết kế này chỉ sử dụng cổng NAND2 để tạo D-Latch.




Hình 3: Schematic D-Latch dùng NAND2

- Dạng sóng khi mô phỏng D-Latch:



Hình 4: Mô phỏng SAE D-Latch


- Layout D-latch :



Hình 5: Layout D-Latch dùng NAND2


3.3 Thiết kế D flip-flop - NAND2

- Schematic của D Flip-Flop:



Hình 6: Schematic D-FF

- Layout của D Flip-Flop:



Hình 7: Layout D-FF dùng NAND2

- Thực hiện các mô phỏng DRC, LVS, LPE:


```

Console
JobID: hercules_drc_102
Completed with no errors.
=====
Information: "Starting netlisting for design "DFF/DFlip-Flop/schematic"..." (NETLISTING-010)
No Design Integrity rule violations found in "DFF/DFlip-Flop/schematic"
Information:
Checking "inverter/inv/schematic"
No rule violations found in "inverter/inv/schematic"
Information: "Netlisting design "DFF/DFlip-Flop/schematic" finished successfully." (NETLISTING-012)
Information:
=====
JobID: hercules_lvs_67
--- EXTRACT ERROR SUMMARY ---
No Comment
ERR_TEXT_UNUSED ..... 1 violation found.
--- COMPARE ERROR SUMMARY ---
Top block compare result: PASS
[DFlip-Flop == DFlip-Flop]
=====
Information: Connection established with 'Hercules-VUE' running on 'localhost'.
Warning: Failed to copy '/home/itsupport/Desktop/labivlsi/synopsys_custom/.lib_3184_7f0100.defs' to '/home/itsupport/Desktop/labivlsi/lib.defs': copy would overwrite top library definitions file.
Information:
=====
JobID: starcc_lpe_3
Completed with no errors.
=====
Information: Connection closed with 'Hercules-VUE' running on 'localhost'.
>

```


Hình 8: Các mô phỏng DRC, LVS, LPE cho layout

- Post-layout của D Flip-Flop:




Hình 9: Post-layout D-FF

- Mô phỏng Post-layout:




Hình 10: Mô phỏng SAE Post-layout D-FF

- Schematic để kiểm tra clock skew:



Hình 11: Schematic mô phỏng clock skew


- Xét khi Delay time của CLK2 = 1.2 ns:



Hình 12: Mô phỏng sóng khi thay đổi giá trị Delay của CLK2

=> Mạch lúc này chưa có hiện tượng race-through.

- Xét khi Delay time của CLK2 = 0.14 ns:



Hình 13: Mô phỏng sóng khi xảy ra hiện tượng race-through

=> Mạch lúc xảy ra hiện tượng race-through.

$$\Rightarrow t_{\text{skew}} = t_{\text{DT}(\text{CLK2})} - t_{\text{DT}(\text{CLK1})} = 0.14 - 0 = 0.14 \text{ ns} = 140 \text{ ps}.$$


- Xét Delay time của D = 11.95 ns với CLK2:



Hình 14: Mô phỏng lỗi setup của D-FF dùng 2 latch

$\Rightarrow$ Khi tín hiệu D thay đổi quá sát cạnh lên của clock, mạch xuất hiện setup violation do dữ liệu chưa kịp ổn định trước khi latch chốt giá trị.

- Xét Delay time của D = 11.91 ns với CLK2:



Hình 15: Mô phỏng setup của clock skew

$\Rightarrow$ Tại Delay time của D = 11.91ns, D vẫn còn một khoảng thời gian ngắn ổn định trước cạnh clock, mạch vẫn thỏa mãn điều kiện tại mức này.

$$\Rightarrow t_{\text{setup}} = t_{\text{CLK2}} - t_{\text{Delay(D)}} = 12 - 11.91 = 0.09 \text{ ns} = 90 \text{ ps}$$


- Xét Delay time của D = 10.05 ns với CLK2 = 10 ns:



Hình 16: Mô phỏng hold violation của clock skew

=> Khi Delay time của D = 10.05 ns, dạng sóng cho thấy khi tín hiệu D thay đổi quá gần sau cạnh clock, ngõ ra Q1 xuất hiện glitch/xung nhọn ngắn. Điều này chứng tỏ dữ liệu mới đã bị truyền qua latch trong khoảng thời gian không mong muốn, gây ra hold violation/race-through. Mạch không còn giữ dữ liệu ổn định sau cạnh clock.

- Xét Delay time của D = 10.23 ns với CLK2 = 10 ns:



Hình 17: Mô phỏng hold của clock skew


=> Khi kiểm tra hold time, D được thay đổi ngay sau cạnh lên của CLK2. Kết quả mô phỏng cho thấy Q1 xuất hiện xung nhiễu ngắn, tuy nhiên Q vẫn giữ nguyên trạng thái cũ. Điều này cho thấy mạch chưa bị hold violation ở ngõ ra cuối, nhưng thời điểm thay đổi của D đã gần vùng nguy hiểm và có thể gây race-through nếu tiếp tục giảm hold time hoặc tăng clock overlap.

=> $t_{\text{hold}} = t_{\text{Delay(D)}} - t_{\text{CLK2}} = 10.23 - 10 = 0.23 \text{ ns} = 230 \text{ ps}$.

- $t_{\text{CQ}} = t_{\text{dcl}} = 168 \text{ p}$.


3.4 Thiết kế D-Latch - Transmission Gate

- Schematic D-Latch dùng Transmission Gate:



Hình 18: Schematic D-Latch dùng TG


- Layout D-Latch:



Hình 19: Layout D-Latch dùng TG


3.5 Thiết kế D flip-flop - Transmission Gate:

- Schematic D flip-flop:



Hình 20: Schematic D-FF

- Layout D Flip-Flop - Transmission Gate:



Hình 21: Layout D-FF dùng TG

- Thực hiện các mô phỏng DRC, LVS, LPE:


```

Information: "Starting netlisting for design "D_FF/D_ff_Dlatch/schematic"..." (NETLISTING-010)
Information:
Checking "D_FF/D_ff_Dlatch/schematic"
No rule violations found in "D_FF/D_ff_Dlatch/schematic"
No Design Integrity rule violations found in "D_FF/D_ff_Dlatch/schematic"
Information:
Checking "inverter/inv/schematic"
No rule violations found in "inverter/inv/schematic"
Information:
Checking "Transmission_gate/t_g/schematic"
No rule violations found in "Transmission_gate/t_g/schematic"
Information: "Netlisting design "D_FF/D_ff_Dlatch/schematic" finished successfully." (NETLISTING-012)
Information:
=====
JobID: hercules_lvs_08
Completed with no errors.
=====
Warning: Failed to copy '/home/itsupport/Desktop/labivlsi/synopsys_custom/.lib_3684_7f0100.defs' to '/home/itsupport/Desktop/labivlsi/lib.defs': copy would overwrite top library definitions file.
Information:
=====
JobID: starrc_lpe_17
Completed with no errors.
=====

```


Hình 22: Kiểm chứng DRC, LVS, LPE

- Post-layout của D flip-flop:




Hình 23: Post-layout D-FF

- Mô phỏng Post-layout của D flip-flop:



Hình 24: Mô phỏng SAE cho Post-layout D-FF


- Schematic clock skew giữa 2 latch:



Hình 25: Schematic D-Latch cho clock skew


*** Mô phỏng khi clock skew**

- Mô phỏng mạch ở trạng thái ban đầu:



Hình 26: Mô phỏng sóng ban đầu của 2 D-Latch

- Xét Delay time CLK2 = 0.09 ns:




Hình 27: Hiện tượng clock skew khi tăng Delay CLK2

=> Khi tăng độ trễ của CLK2 lên 0.09 ns, hiện tượng clock skew giữa hai latch trở nên rõ rệt hơn. Trên dạng sóng ngõ ra Q và Q1 xuất hiện các glitch, dao động ngắn và sụt mức tạm thời tại các cạnh chuyển trạng thái. Điều này cho thấy dữ liệu đã bắt đầu race qua hai latch do lệch clock, chứng minh mạch có race condition khi skew đạt khoảng 90 ps.

$$\Rightarrow t_{\text{skew}} = t_{\text{DL}(\text{CLK2})} - t_{\text{DL}(\text{CLK1})} = 0.09 - 0 = 0.09 \text{ ns} = 90 \text{ ps}$$


*** Mô phỏng setup violation:**

- Xét Delay time $D = 9.95$ ns và $TCLK2 = 10$ ns:



Hình 28: Mô phỏng setup

- Xét Delay time $D = 9.96$ ns và $TCLK2 = 10$ ns:




Hình 29: Mô phỏng setup violation

=> Khi Delay time của D tăng đến 9.96 ns, khoảng thời gian D ổn định trước cạnh chốt CLK2 chỉ còn 40 ps. Quan sát dạng sóng cho thấy Q và Q1 không còn tạo được mức logic hoàn chỉnh, chỉ xuất hiện các xung nhọn ngắn. Do đó mạch bắt đầu bị setup violation. Giá trị trước đó tại Delay $D = 9.95$ ns, được xem là giá trị setup tối thiểu mà mạch còn hoạt động ổn định.

$$\Rightarrow t_{\text{setup}} = t_{\text{CLK2}} - t_{\text{Delay}(D)} = 10 - 9.95 = 0.05 \text{ ns} = 50 \text{ ps}.$$

* Mô phỏng hold violation:


- Xét Delay CLK1 = 0.1 ns Delay D = 10.05 ns:



Hình 30: Mô phỏng hiện tượng hold violation/race-through

=> Khi thêm delay cho CLK1 là 0.1 ns, cạnh tắt của CLK1 bị trễ làm xuất hiện khoảng overlap giữa CLK1 và CLK2. Tại Delay D = 10.05 ns, dữ liệu D thay đổi chỉ sau cạnh lên khoảng 50 ps. Do hai latch cùng mở trong khoảng overlap, dữ liệu mới có thể truyền xuyên từ D qua Q1 đến Q, làm Q/Q1 xuất hiện glitch. Vì vậy mạch bị hold violation/race-through tại điều kiện này.

- Xét Delay CLK1 = 0.1 ns và Delay D = 10.3 ns:



Hình 31: Mô phỏng hold

=> Khi Delay D tăng lên 10.3 ns, dữ liệu D thay đổi sau cạnh chốt CLK2 tại 10 ns khoảng 300 ps. Do khoảng thời gian này lớn hơn vùng overlap giữa CLK1 và CLK2, latch thứ nhất đã kịp đóng trước khi D thay đổi. Vì vậy dữ liệu mới không truyền xuyên qua hai latch, Q không bị bắt nhầm rõ rệt. Trường hợp này được xem là đã thỏa điều kiện hold.

$$\Rightarrow t_{\text{hold}} = t_{\text{Delay(D)}} - t_{\text{CLK2}} = 10.3 - 10 = 0.3 \text{ ns} = 300 \text{ ps}.$$

Chương 4. Tổng kết và đánh giá

4.1 Kết quả đạt được

Trong đồ án này, nhóm đã hoàn thành quá trình nghiên cứu, thiết kế và mô phỏng mạch D Flip-Flop sử dụng hai D-Latch theo cấu trúc Master-Slave. Quá trình thiết kế được thực hiện trên phần mềm Galaxy Custom Designer, bao gồm các bước từ xây dựng sơ đồ nguyên lý, lựa chọn kích thước transistor, vẽ layout, kiểm tra vật lý đến mô phỏng sau layout.

Đối với hướng thiết kế sử dụng cổng NAND2, nhóm đã khảo sát tỉ lệ kích thước giữa pMOS và nMOS dựa trên độ linh động hạt tải và độ dày lớp oxit. Từ đó, tỉ lệ W_p/W_n của inverter được chọn xấp xỉ bằng 5. Đối với cổng NAND2, sau khi khảo sát nhiều tỉ lệ khác nhau, nhóm chọn $W_p/W_n = 2.45$ vì cho kết quả rise time, fall time và delay tương đối tốt trong khoảng mô phỏng.

Bên cạnh đó, nhóm cũng thiết kế D-Latch và D Flip-Flop sử dụng Transmission Gate. Kết quả khảo sát cho thấy khi chọn W_p của Transmission Gate bằng $1.26 \mu m$, mạch đạt sự cân bằng tốt giữa tốc độ chuyển mạch, độ trễ và diện tích transistor. Đây là lựa chọn hợp lý vì khi tiếp tục tăng kích thước transistor, độ trễ không cải thiện nhiều nhưng diện tích layout lại tăng.

Sau khi hoàn thành schematic, nhóm đã thực hiện layout cho các khối D-Latch và D Flip-Flop. Các bước kiểm tra DRC, LVS và LPE cũng được thực hiện nhằm đảm bảo layout không vi phạm luật thiết kế, đúng với schematic và có thể dùng cho mô phỏng post-layout. Kết quả mô phỏng sau layout cho thấy mạch D Flip-Flop hoạt động đúng chức năng, ngõ ra Q thay đổi theo dữ liệu D tại thời điểm cạnh clock phù hợp.

Ngoài kiểm chứng chức năng, nhóm đã tiến hành khảo sát ảnh hưởng của clock skew giữa hai latch. Kết quả mô phỏng cho thấy khi độ lệch clock tăng đến một giá trị nhất định, hai latch có thể cùng mở trong một khoảng thời gian ngắn, gây ra hiện tượng race-through. Nhóm cũng đã khảo sát setup time và hold time để đánh giá giới hạn hoạt động ổn định của mạch.

Với thiết kế D Flip-Flop dùng NAND2, nhóm xác định được các thông số xấp xỉ như sau:

$$t_{\text{setup}} \approx 90 \text{ ps}, t_{\text{hold}} \approx 230 \text{ ps}, t_{\text{skew}} \approx 140 \text{ ps}, t_{\text{CQ}} \approx 168 \text{ ps}.$$

Từ đó, chu kỳ tối thiểu được ước lượng là:

$$t_{\text{min}} = t_{\text{CQ}} + t_{\text{setup}} + t_{\text{skew}} \Rightarrow t_{\text{min}} = 168 + 90 + 140 = 398 \text{ ps}.$$

Suy ra tần số hoạt động cực đại xấp xỉ: $F_{\text{max}} = 1/398 \approx 2.51 \text{ GHz}$.

Với thiết kế D Flip-Flop dùng Transmission Gate, nhóm xác định được:

$t_{\text{setup}} \approx 50 \text{ ps}$, $t_{\text{hold}} \approx 300 \text{ ps}$, $t_{\text{skew}} \approx 90 \text{ ps}$, $t_{\text{CQ}} \approx 168 \text{ ps}$.

Chu kỳ tối thiểu được ước lượng:

$$t_{\text{min}} = t_{\text{CQ}} + t_{\text{setup}} + t_{\text{skew}} \Rightarrow t_{\text{min}} = 168 + 50 + 90 = 308 \text{ ps.}$$

$$\Rightarrow F_{\text{max}} = 1/308 \approx 3.247 \text{ GHz}$$

Từ hai kết quả trên, có thể thấy thiết kế D Flip-Flop dùng Transmission Gate cho tốc độ hoạt động tốt hơn so với thiết kế dùng NAND2 trong điều kiện mô phỏng của đồ án.

Thông số	DFF dùng NAND2	DFF dùng TG
Số lượng transistor	36	24
T_{setup}	90 ps	50 ps
T_{hold}	230 ps	300 ps
F_{max}	2.51 GHz	3.247 GHz
Diện tích layout	75.62 μm^2	70.89 μm^2

Bảng 5: Tổng hợp thông số 2 thiết kế

4.2 Đánh giá

Qua quá trình thiết kế và mô phỏng, mạch D Flip-Flop đã đáp ứng được các yêu cầu cơ bản của đề tài. Mạch hoạt động theo tín hiệu clock và có thể được xây dựng từ các khối D-Latch. Các kết quả mô phỏng cho thấy ngõ ra Q phản ứng đúng với sự thay đổi của dữ liệu D tại thời điểm clock phù hợp.

Thiết kế dùng NAND2 có ưu điểm là cấu trúc logic rõ ràng, dễ phân tích và dễ kiểm tra nguyên lý hoạt động. Tuy nhiên, do sử dụng nhiều cổng logic hơn, độ trễ tổng thể có xu hướng lớn hơn và diện tích layout cũng có thể tăng.

Thiết kế dùng Transmission Gate có ưu điểm là đường truyền dữ liệu trực tiếp hơn, số tầng logic ít hơn nên tốc độ hoạt động tốt hơn. Kết quả mô phỏng cho thấy tần số cực đại ước lượng của D Flip-Flop dùng Transmission Gate cao hơn so với D Flip-Flop dùng NAND2.

Nhìn chung, cả hai hướng thiết kế đều hoạt động đúng chức năng. Trong đó, thiết kế dùng NAND2 phù hợp để trình bày nguyên lý và kiểm chứng logic, còn thiết kế dùng Transmission Gate phù hợp hơn khi cần tối ưu tốc độ và giảm độ trễ.

4.2.1 Ưu điểm

Mạch D Flip-Flop đã được thiết kế đầy đủ từ schematic đến layout, đồng thời được kiểm chứng bằng các bước DRC, LVS, LPE và mô phỏng post-layout. Điều này giúp kết quả thiết kế có độ tin cậy cao hơn so với chỉ mô phỏng ở mức schematic.

Nhóm đã khảo sát nhiều tỉ lệ kích thước transistor khác nhau để lựa chọn thông số hợp lý, thay vì chọn kích thước một cách cảm tính. Các bảng so sánh rise time, fall time, delay và duty cycle giúp việc tối ưu có cơ sở rõ ràng.

Báo cáo cũng đã phân tích được các hiện tượng quan trọng trong mạch tuần tự như clock skew, setup violation, hold violation và race-through. Đây là các yếu tố quan trọng ảnh hưởng trực tiếp đến độ ổn định và tần số hoạt động của D Flip-Flop.

Ngoài ra, việc so sánh hai hướng thiết kế NAND2 và Transmission Gate giúp báo cáo có chiều sâu hơn, cho thấy sự khác biệt giữa thiết kế dựa trên cổng logic và thiết kế dựa trên phân tử truyền tín hiệu.

4.2.2 Nhược điểm

Các thông số định thời như t_{setup} , t_{hold} , t_{skew} và F_{max} mới chỉ được đánh giá dựa trên một số trường hợp mô phỏng cụ thể, chưa khảo sát đầy đủ theo các điều kiện như điện áp, nhiệt độ. Vì vậy, các kết quả này chỉ mang tính ước lượng trong phạm vi mô phỏng hiện tại.

Việc xác định setup violation, hold violation và race-through chủ yếu dựa vào quan sát dạng sóng. Do đó, kết quả có thể chưa thật sự chính xác tuyệt đối.

4.3 Hướng phát triển

Trong thời gian tới, thiết kế có thể được khảo sát thêm ở nhiều điều kiện mô phỏng khác nhau như thay đổi điện áp nguồn, nhiệt độ và góc công nghệ. Việc này giúp đánh giá chính xác hơn độ ổn định của mạch khi hoạt động trong thực tế.

Thiết kế hệ thống nạp dữ liệu Bất đồng bộ (Asynchronous Set/Reset) cho DFF, chân **Clear (CLR)** hoặc **Preset (PR)** để khởi tạo trạng thái ban đầu cho mạch (thường là đưa về 0) ngay khi bật nguồn mà không cần đợi xung Clock.

Bên cạnh đó, nhóm có thể tiếp tục tối ưu layout bằng cách giảm diện tích, rút ngắn đường dây kết nối và hạn chế điện dung ký sinh. Điều này góp phần cải thiện độ trễ, giảm công suất tiêu thụ và nâng cao tần số hoạt động của mạch.

Ngoài ra, báo cáo có thể bổ sung thêm phần phân tích công suất tiêu thụ, bao gồm công suất động và công suất tĩnh. Đây là thông số quan trọng để đánh giá đầy đủ hiệu quả của một thiết kế vi mạch số.

TÀI LIỆU THAM KHẢO

[1] K. Deignan, “Lab Project,” *CMOSedu*, 2016.

[2] Analog Devices, “Activity: CMOS Logic Circuits, D Type Latch,” *Analog Devices Wiki*, 2022.