



Đồ Án 1

THIẾT KẾ VÀ HIỆN THỰC CƠ CHẾ XÁO TRỘN ĐỊA CHỈ TRUY CẬP BỘ NHỚ NHẪM TĂNG CƯỜNG KHẢ NĂNG CHỐNG TẤN CÔNG KÈ CHO NTT TRÊN FPGA

GVHD: ThS. Trương Văn Cường

SVTH : Nguyễn Thanh Hiếu - 23520486



NỘI DUNG

1. TỔNG QUAN ĐỀ TÀI
2. CƠ SỞ LÝ THUYẾT
3. MÔ HÌNH THIẾT KẾ
4. KẾT QUẢ
5. KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN



1. TỔNG QUAN ĐỀ TÀI

- **Giới thiệu tổng quan về đề tài**

Một trong những thành phần quan trọng nhất của Kyber là Number Theoretic Transform (NTT), giúp tăng tốc các phép nhân đa thức trong miền hữu hạn. Tuy nhiên, mặc dù thuật toán Kyber có tính an toàn về mặt toán học, việc hiện thực trên phần cứng vẫn tồn tại nguy cơ bị khai thác thông qua Side-Channel Attack (SCA)..

Để giảm khả năng rò rỉ thông tin này, đề tài áp dụng cơ chế Memory Address Shuffling, trong đó các địa chỉ truy cập bộ nhớ được hoán vị ngẫu nhiên trước khi đọc và ghi dữ liệu. Cơ chế này được xây dựng thông qua hai khối chính là Random Permutation Generator (RPG) và Address Controller

Mục tiêu đề tài

- Thiết kế và hiện thực khối Random Permutation Generator theo kiến trúc của bài báo tham khảo.
- Thiết kế Address Controller thực hiện ánh xạ giữa địa chỉ logic và địa chỉ đã được hoán vị.
- Thiết kế NTT Core tương thích với cơ chế Address Shuffling.
- Kiểm chứng chức năng bằng Behavioral Simulation, Post-Synthesis Functional Simulation và Post-Synthesis Timing Simulation.
- Xây dựng mô hình Power Trace



2. CƠ SỞ LÝ THUYẾT

Number Theoretic Transform (NTT)

- Number Theoretic Transform (NTT) là một phép biến đổi số học hoạt động trên trường hữu hạn.
- Thay vì thực hiện các phép tính trên số thực hoặc số phức, NTT thực hiện toàn bộ phép toán trong miền modulo với một số nguyên tố (q). Nhờ đó, thuật toán tránh được sai số số học và đặc biệt phù hợp với các thuật toán mật mã hiện đại.
- NTT được sử dụng để tăng tốc phép nhân đa thức. Kiến trúc NTT thường được xây dựng theo nhiều tầng (stage), trong đó mỗi tầng bao gồm nhiều phép toán Butterfly. Butterfly là đơn vị tính toán cơ bản, nhận hai phần tử đầu vào, thực hiện phép cộng và phép trừ, sau đó ghi kết quả trở lại bộ nhớ.

Side-Channel Attack

- Side-Channel Attack (SCA) là phương pháp tấn công khai thác các thông tin vật lý phát sinh trong quá trình thực hiện thuật toán mật mã thay vì tấn công trực tiếp vào bản thân thuật toán.
- Các nguồn rò rỉ phổ biến bao gồm: Công suất tiêu thụ (Power Analysis) và Thời gian thực thi (Timing Attack).
- Một mô hình thường được sử dụng để mô phỏng công suất tiêu thụ là Hamming Distance . $HD(x,y)=HW(x \text{ XOR } y)$




Thuật toán Fish-Yates

Là một thuật toán để xáo trộn một chuỗi hữu hạn . Thuật toán này lấy một danh sách tất cả

các phần tử của chuỗi và liên tục xác định phần tử tiếp theo trong chuỗi đã được xáo trộn


bằng cách rút ngẫu nhiên một phần tử từ danh sách cho đến khi không còn phần tử nào.

Thuật toán này tạo ra một hoán vị không thiên vị : mọi hoán vị đều có khả năng xảy ra như nhau.



3. MÔ HÌNH THIẾT KẾ

3.1 Thiết kế kiến trúc tổng thể





3.2 Khối RPG

Đầu tiên thiết lập chuỗi Reset kéo dài (5ns +50ns reset + 30ns đợi + 20ns cấp start) giúp đẩy


thời điểm mạch bắt đầu xử lý thực sự (start = 1) ra xa mốc 0ns đầu tiên, là khoảng thời gian khởi tạo phần cứng


- Chu trình này thường mất nhiều chu kỳ clock để quét qua các ô nhớ ban đầu. Mỗi chu kỳ là 10 ns, mạch chỉ cần chạy khoảng 64 chu kỳ nạp (từ 115ns đến 755 ns) và chuẩn bị là đồng hồ đã nhảy lên mốc .

- Từ 755 ns có tín hiệu enb =1 thì sinh ra 64 giá trị idx_prime



3.3 Khối Address_Controller







Trạng thái của các tín hiệu điều khiển đầu vào

- waddr_p_RAM2 : Khoảng thời gian từ 80 ns (lúc vào) đến 210 ns (lúc ra) chính là $210 - 80 = 130\text{ns}$ (trễ đúng 13 chu kỳ clock). tăng addr_delay12 từ khối B truyền tới khối A!
- raddr_p_RAM0: Từ 80 ns đến 110 ns, ngõ ra này liên tục biến đổi thành các giá trị $45 \Rightarrow 58 \Rightarrow 52$. Đây chính là các địa chỉ xáo trộn được tính toán từ khối D (addr0 -addr5) dựa trên đầu vào addr_in.
- raddr_p_RAM1 và raddr_p_RAM2: Giữ nguyên giá trị 10 và 20 xuyên suốt mạch. Điều này chứng tỏ tại thời điểm này, máy trạng thái quyết định giữ nguyên địa chỉ RAM1 và RAM2 gốc mà không hoán đổi chúng.
- waddr_p_RAM0:
- Giữ nguyên giá trị 80 (bằng đúng địa chỉ ghi gốc waddr_RAM0).

3.3 Khối NTT_core





Máy trạng thái (FSM) 4 bước tuần hoàn: Dưới đường state_internal, mạch lặp lại liên tục chuỗi trạng thái **1 (READ) => 2 (BUTTERFLY) => 3 (WRITE) => 4 (NEXT)**. Mỗi chu trình lớn xử lý xong một cặp hệ số mất đúng 4 chu kỳ xung clock.

Tăng tiến địa chỉ nhịp nhàng: Ở pha READ (1), hai chân địa chỉ đọc raddr_RAM0 (số chẵn: 00, 02, 04...) và raddr_RAM1 (số lẻ: 01, 03, 05...) tăng dần tuyến tính theo khoảng cách distance = 1. Đến pha WRITE (3), chân waddr_RAM0 cập nhật đúng địa chỉ chẵn tương ứng để ghi lại kết quả.

Xung điều khiển lệch pha: Tín hiệu pwm chỉ bật lên duy nhất tại pha READ để đồng bộ hóa, trong khi sub được kích hoạt ngay sau đó ở pha BUTTERFLY

4 Kết quả

4.1 Mô phỏng pre-synthesis




idx_prime[5:0] thay đổi liên tục: 12 → 24 → 09 → 13 → 27 → ...

pwm = 1 xuất hiện trong: READ stage.

sub = 1 xuất hiện trong: BUTTERFLY stage.

power_trace[3:0] : XOR địa chỉ shuffled hiện tại và địa chỉ shuffled trước đó.


4.2 Mô phỏng post-synthesis



Tín hiệu idx_prime liên tục thay đổi theo các giá trị: 00 → 02 → 04 → 09 → 12 → 24 → ...

Tín hiệu power_trace. Giá trị của tín hiệu này thay đổi theo: 1 → 5 → 1 → 2 → 1 → 3 → ...

4.3 Mô phỏng post-timing synthesis



Các địa chỉ bị shuffle như mô phỏng functional nhưng không xuất hiện liên raddr_RAM0 thay đổi => tính toán => raddr_p_RAM0 cập nhật nên xuất hiện hiện tượng lệch pha nhỏ.

4.4 Tài nguyên sử dụng và timing

Name	^ 1	Slice LUTs (17600)	Slice Registers (35200)	F7 Muxes (8800)	F8 Muxes (4400)	Bonded IOB (54)	BUFGCTRL (32)
▼ N final		453	877	91	43	49	1
> [I] ADDR0 (addres_controller)		0	6	0	0	0	0
[I] NTT0 (NTT_core)		49	48	0	0	0	0
> [I] RPG0 (top)		404	823	91	43	0	0

Design Timing Summary			
Setup	Hold	Pulse Width	
Worst Negative Slack (WNS): 3.248 ns	Worst Hold Slack (WHS): 0.134 ns	Worst Pulse Width Slack (WPWS): 4.500 ns	
Total Negative Slack (TNS): 0.000 ns	Total Hold Slack (THS): 0.000 ns	Total Pulse Width Negative Slack (TPWS): 0.000 ns	
Number of Failing Endpoints: 0	Number of Failing Endpoints: 0	Number of Failing Endpoints: 0	
Total Number of Endpoints: 1721	Total Number of Endpoints: 1721	Total Number of Endpoints: 878	
All user specified timing constraints are met.			

Tính được $F_{max} \sim 148,1$ MHz

5 Kết luận và hướng phát triển

Ưu điểm

- Che giấu vết năng lượng truy cập RAM nhờ cơ chế băm trộn địa chỉ ngẫu nhiên từ RPG, tăng khả năng kháng tấn công kênh kề (SCA).
- Tích hợp thành công bộ đo khoảng cách Hamming (power_trace), giúp lượng hóa mức độ rò rỉ công suất trực quan ngay trên mô phỏng.

Nhược điểm

- **Đánh đổi tài nguyên:** Việc duy trì các hàng đợi trễ địa chỉ khá sâu (12-13 chu kỳ) làm gia tăng diện tích phần cứng (Flip-Flops/LUTs).
- **Tăng độ trễ (Latency):** Thời gian tính toán tổng thể kéo dài hơn một chút so với các lõi NTT thuần túy do phải đi qua các khối xử lý trung gian.

Hướng phát triển

- **Tối ưu phần cứng:** Thay thế chuỗi thanh ghi dịch bằng bộ nhớ FIFO vòng để tiết kiệm diện tích và tài nguyên trên chip.
- **Nâng cấp mô hình bảo mật:** Mở rộng mạch đo power_trace cho cả bus dữ liệu và bộ ALU; nghiên cứu kết hợp thêm kỹ thuật che giấu toán học (Masking).
- **Thực nghiệm vật lý:** Triển khai thực tế trên chip FPGA và sử dụng thiết bị chuyên dụng (như ChipWhisperer) để kiểm thử kháng tấn công CPA thực tế



Tài liệu tham khảo

- [1] National Institute of Standards and Technology (NIST), *Module-Lattice-Based KeyEncapsulation Mechanism Standard (ML-KEM)*, FIPS 203, Aug. 2024.
- [2] Xilinx Inc., *Vivado Design Suite User Guide: Synthesis (UG901)*, 2024.
- [3] "A Hardware-Friendly Shuffling Countermeasure Against Side-Channel Attacks for Kyber," IEEE Conference/Journal Paper



Cảm ơn thầy đã lắng nghe!

HỎI VÀ ĐÁP

