

Đề tài: Hiển thị mini game Brick Smash lên VGA

MỤC LỤC

CHƯƠNG 1: TỔNG QUAN VỀ ĐỀ TÀI.....

1.1. Mô tả dự án.....

1.2. Mục tiêu đề tài.....

1.3. Đối tượng và phạm vi đề tài.....

1.4. Lý do chọn đề tài.....

CHƯƠNG 2: CƠ SỞ LÝ THUYẾT.....

2.1. FPGA.....

2.2. Ngôn ngữ mô tả phần cứng(HDL).....

2.3. Video Graphics Array (VGA).....

CHƯƠNG 3: THIẾT KẾ HỆ THỐNG.....

3.1 Thiết kế kiến trúc tổng thể.....

3.2. Lý do chọn 60Hz và 25MHz.....

3.3. Thiết kế phần cứng.....

3.4. Sơ đồ trạng thái.....

3.5. Thiết kế chi tiết các module.....

3.5.1. Module Chia xung Clock (clk_divider.v).....

3.5.2. Module Đồng bộ VGA (vga_sync.v).....

3.5.3. Module Logic Game (game_logic.v).....

3.5.4. Module Tạo hình ảnh (image_gen.v).....

3.5.5. Module Giải mã LED 7 đoạn (hex_decoder.v).....

3.5.6. Module Top-Level (BrickSmash_DE2.v).....

CHƯƠNG 4: KẾT QUẢ.....

4.1. Kết quả các module được tạo.....

4.2. Flow Summary.....

4.3. Kết quả thực nghiệm trên phần cứng.....

CHƯƠNG 5: KẾT LUẬN.....

CHƯƠNG 1: TỔNG QUAN VỀ ĐỀ TÀI

1.1. Mô tả dự án

- Dự án tập trung vào việc thiết kế một hệ thống nhúng trên FPGA Cyclone II (trên board DE2) để vận hành trò chơi Brick Smash. Người chơi điều khiển một thanh ngang (paddle) để đỡ và đánh quả bóng (ball) nảy lên phá các viên gạch phía trên. Mục tiêu là phá hủy toàn bộ gạch mà không để bóng rơi xuống đáy màn hình. Toàn bộ logic trò chơi, xử lý va chạm và xuất hình ảnh đều được thực hiện trực tiếp bằng phần cứng (Hardware Logic).

1.2. Mục tiêu đề tài

- Mục tiêu của đề án là thiết kế một hệ thống phần cứng hoàn chỉnh chạy trên chip FPGA (Board Altera DE2) để mô phỏng lại trò chơi Arcade kinh điển "Brick Smash". Đề án vận dụng kiến thức về logic tổ hợp, logic tuần tự, máy trạng thái (FSM) và giao tiếp ngoại vi (VGA, LED 7 đoạn, Nút nhấn).
- **Tính năng nổi bật của hệ thống:**
 - Xuất hình ảnh trực tiếp qua cổng VGA độ phân giải 640x480 (60Hz).
 - Quản lý trò chơi bằng Máy trạng thái (FSM) 6 bước chuyên nghiệp.
 - Hệ thống 3 Level với độ khó (tốc độ bóng) tăng dần.
 - Thuật toán va chạm vật lý độ chính xác cao (Tọa độ cục bộ & Điểm dẫn đầu).
 - Hiển thị điểm số theo thời gian thực trên 4 LED 7 đoạn.
 - Giao diện chữ (Font) 8-bit thiết kế hoàn toàn bằng cổng logic phần cứng.

1.3. Đối tượng và phạm vi đề tài

a. Đối tượng:

- Tập trung thiết kế các khối logic phù hợp để có thể hiện thực game lên VGA.

b. Giới hạn và phạm vi đề tài:

- Giới hạn phần cứng: Thực hiện trên Kit FPGA (KIT DE-2). Hiển thị qua cổng VGA với độ phân giải cố định 640x480 pixel. Điều khiển bằng hai nút nhấn có trên board.
- Giới hạn Đồ họa & Âm thanh: Sử dụng màu sắc cơ bản, không sử dụng hình ảnh để thể hiện một cách chi tiết nhất. Không tích hợp âm thanh.

1.4. Lý do chọn đề tài

- **Tính ứng dụng và củng cố kiến thức:** Đề tài đòi hỏi việc vận dụng tổng hợp nhiều kiến thức quan trọng đã học như thiết kế máy trạng thái (FSM), xử lý logic tuần tự, logic tổ hợp, cũng như kỹ năng giao tiếp với các thiết bị ngoại vi thực tế trên kit FPGA Altera DE2 (bao gồm xuất tín hiệu VGA, hiển thị LED 7 đoạn, và xử lý tín hiệu nút nhấn).
- **Thách thức trong tư duy thiết kế phần cứng:** Khác với việc lập trình game bằng phần mềm trên các vi xử lý (CPU) thông thường dựa trên luồng lệnh tuần tự, việc hiện thực hóa game hoàn toàn bằng phần cứng đòi hỏi tư duy thiết kế luồng dữ liệu song song và tối ưu hóa tài nguyên (cổng logic, thanh ghi). Điều này giúp rèn luyện và nâng cao tư duy thiết kế mạch số chuyên sâu.
- **Tính trực quan và tạo động lực nghiên cứu:** Trò chơi Brick Smash là một tựa game arcade kinh điển, quen thuộc. Việc tự tay thiết kế cốt lõi phần cứng và quan sát hệ thống tự động xử lý các va chạm vật lý, tính toán điểm số và xuất hình ảnh trực tiếp qua màn hình VGA mang lại sự hứng thú lớn, đồng thời tạo động lực cho nhóm trong việc nghiên cứu và phát triển các hệ thống phức tạp hơn trong tương lai.

CHƯƠNG 2: CƠ SỞ LÝ THUYẾT

2.1. FPGA

- Field-programmable gate array (FPGA) là một loại mạch tích hợp cỡ lớn dùng cấu trúc mảng phần tử logic mà người dùng có thể lập trình được. Chữ field ở đây muốn chỉ đến khả năng tái lập trình "bên ngoài" của người sử dụng, không phụ thuộc vào dây chuyền sản xuất phức tạp của nhà máy bán dẫn. Vì mạch FPGA được cấu thành từ các bộ phận:
 - Các khối logic cơ bản lập trình được (logic block)
 - Hệ thống mạch liên kết lập trình được
 - Khối vào/ra (IO Pads)
 - Phần tử thiết kế sẵn khác như DSP slice, RAM, ROM, nhân vi xử lý...
- Ưu điểm : khả năng tùy chỉnh linh hoạt (có thể tối ưu cấu hình lại các thiết kế logic để phù hợp với các thuật toán), có khả năng xử lý song song, khả năng quản lý luồng dữ liệu theo cách tăng thông lượng và giảm độ trễ.

2.2. Ngôn ngữ mô tả phần cứng(HDL)

- Là một ngôn ngữ máy tính chuyên dụng được sử dụng để mô tả cấu trúc và hoạt động của các mạch số , thường là để thiết kế các mạch tích hợp chuyên dụng (ASIC) và lập trình các mảng cổng lập trình được (FPGA).
- Cụ thể đề tài này sẽ sử dụng Verilog


2.3. Video Graphics Array (VGA)

- VGA là một bộ điều khiển hiển thị video và tiêu chuẩn đồ họa
- Thông số kỹ thuật cơ bản:
 - Độ phân giải chuẩn: 640x480 pixel
 - Tốc độ làm mới: Tiêu chuẩn 60Hz, với một số triển khai hỗ trợ tốc độ cao hơn
 - Độ sâu màu: Ban đầu là 4 bit (16 màu), sau đó được mở rộng để hỗ trợ màu thực 24 bit
 - Băng thông: Khoảng 140 MHz trong các triển khai tiêu chuẩn
- Quá trình đồng bộ được điều khiển bởi hai tín hiệu đồng bộ:
 - **H-Sync (Horizontal Synchronization):** Báo hiệu kết thúc một hàng và chuẩn bị chuyển sang hàng tiếp theo.
 - **V-Sync (Vertical Synchronization):** Báo hiệu đã quét xong toàn bộ màn hình (một khung hình - frame) và quay trở lại góc trên cùng bên trái để bắt đầu khung hình mới.
- Khi IBM ra mắt chuẩn VGA (Video Graphics Array) vào năm 1987, họ đã ấn định độ phân giải 640x480 đi kèm với tần số quét 60Hz.

CHƯƠNG 3: THIẾT KẾ HỆ THỐNG

3.1 Thiết kế kiến trúc tổng thể

- Kiến trúc hệ thống bao gồm các khối chức năng kết nối chặt chẽ:
- Bộ chia xung: Tạo xung 25MHz và 60Hz.
- Bộ đồng bộ VGA: Quản lý tọa độ điểm ảnh.
- Bộ xử lý Logic Game: Bộ não xử lý va chạm & FSM.
- Bộ xuất hình ảnh: Xuất màu sắc cho từng pixel.
- LED 7 đoạn: Hiển thị điểm số lên LED 7 đoạn.
- Trung tâm xử lý: Kết nối tất cả các module trên lại với nhau



3.2. Lý do chọn 60Hz và 25MHz

a. Tại sao chọn 60Hz (Tần số quét) ?

- Khi bạn có một bức ảnh tĩnh 640x480, bạn cần quyết định xem trong 1 giây, bạn sẽ "vẽ lại" bức ảnh đó bao nhiêu lần để tạo ra video chuyển động mượt mà. Con số này gọi là Tần số quét (Refresh Rate).
- **Góc độ sinh học:** Mắt người bắt đầu thấy hình ảnh chuyển động liên tục (không bị giật) ở khoảng 24 khung hình/giây. Nhưng để tránh cảm giác màn hình bị nhấp nháy (flicker) gây mỏi mắt, tần số phải từ 50Hz trở lên.
- **Góc độ lịch sử (Quyết định tất cả):** Khi chuẩn VGA được phát minh (1987), màn hình thời đó là loại CRT (ống phóng tia điện tử). Dòng điện xoay chiều ở Mỹ đập ở tần số **60Hz**. Nếu màn hình quét ở tần số khác (ví dụ 50Hz hay 70Hz), sự lệch pha với từ trường của dòng điện lưới sẽ tạo ra các sọc nhiễu đen chạy cuộn trên màn hình. Do đó, các kỹ sư ấn định: **Màn hình phải quét 60 lần/giây (60Hz) để đồng bộ hoàn hảo với điện lưới.**
- Kể từ đó, tổ chức VESA biến 640x480@60Hz thành tiêu chuẩn gốc của mọi màn hình máy tính trên thế giới.

b. Sự thật về màn hình: Nó lớn hơn 640x480

- Màn hình 640x480 thực chất không chỉ có 640 điểm ảnh ngang và 480 điểm ảnh dọc. Hãy tưởng tượng việc màn hình vẽ điểm ảnh giống như bạn đang viết chữ trên một trang giấy:
 - Bạn viết từ trái sang phải được 640 chữ (Visible Area).
 - Khi đến mép giấy, bạn phải nhấc bút lên, đưa tay lùi lại về lề bên trái để viết dòng tiếp theo. Quá trình "đưa tay lùi lại" này tốn một khoảng thời gian.
 - Trong lúc tay đang lùi lại, bút phải tắt mực (Blanking) để không vẽ bậy lên giấy.
- Thời gian "nghỉ" này được quy đổi thành các "điểm ảnh ẩn" (không hiển thị lên màn hình nhưng hệ thống vẫn phải tốn nhịp đồng hồ để đếm). Theo tiêu chuẩn VESA:
 - **Chiều ngang:** Để vẽ 640 điểm ảnh, tia quét cần thêm thời gian nghỉ tương đương 160 điểm ảnh nữa (bao gồm Front Porch, Sync, Back Porch).
=> **Tổng số điểm ảnh 1 dòng ngang = 640 + 160 = 800 pixel.**
 - **Chiều dọc:** Để vẽ 480 dòng, tia quét khi xuống đến đáy cần thời gian kéo ngược lên đỉnh màn hình tương đương 45 dòng nữa.
=> **Tổng số dòng dọc = 480 + 45 = 525 dòng.**

c. Bài toán Toán học: Tìm ra 25MHz (Pixel Clock)

- Khung hình thực tế phải quét: Hình chữ nhật 800x525.
- Tổng số điểm ảnh (cả hiện lẫn ẩn) trong 1 khung hình:
 $800 \times 525 = 420.000$ (pixel/khung hình)
- Tần số quét (Số khung hình trong 1 giây): 60 khung hình.

=> Tốc độ đồng hồ điểm ảnh cần thiết: **$420.000 \times 60 = 25.200.000$ (pixel/giây)**


Vậy tại sao trên kit FPGA dùng 25MHz tròn?

- Kit FPGA của bạn có bộ dao động thạch anh gốc là 50MHz.
- Việc chia đôi 50MHz để lấy **25MHz** chỉ cần đúng 1 dòng code. Nếu muốn lấy chính xác 25.2MHz, bạn phải dùng các mạch nhân chia tần số cực kỳ phức tạp.
- Rất may, màn hình VGA đủ thông minh. Sự chênh lệch giữa 25.2MHz và 25.0MHz (chậm hơn khoảng 0.8%) là rất nhỏ, màn hình vẫn nội suy và hiển thị hình ảnh hoàn hảo.

3.3. Thiết kế phần cứng

- Hệ thống tận dụng các ngoại vi có sẵn trên board Board Altera DE2 (Cyclone II) để tạo ra trải nghiệm game hoàn chỉnh:
 - **Xung Clock:** 50MHz oscillator nguồn.
 - **Output:** Cổng VGA 10-bit DAC cho hình ảnh.
 - **Control:** 4 Nút nhấn (KEY): 2 nút điều khiển thanh chèo trái phải, 1 nút START và 1 nút RESET
 - **Display:** 4 cụm LED 7 đoạn hiển thị điểm số thời gian thực.

3.4. Sơ đồ trạng thái



3.5. Thiết kế chi tiết các module

3.5.1. Module Chia xung Clock (clk_divider.v)

- a. **Chức năng:** Board DE2 cung cấp xung nhịp gốc là 50MHz. Module này có nhiệm vụ hạ tần số xung này xuống để tạo ra hai xung nhịp mới phù hợp với hệ thống: Xung 25MHz cho chuẩn xuất hình VGA và Xung 60Hz cho tốc độ cập nhật (framerate) của logic game.

b. Giải thích logic code:

- **Tạo xung 25MHz (clk_25M):** Sử dụng một khối always, trạng thái của tín hiệu này được lật (~) liên tục ở mỗi sườn lên của xung 50MHz, giúp chia đôi tần số một cách đơn giản.
- **Tạo xung 60Hz (clk_60Hz):** Hệ thống dùng một bộ đếm 19-bit counter_60Hz. Vì $50\text{MHz} / 60\text{Hz} \sim 833,333$, hệ thống sẽ đếm đến nửa chu kỳ là 416,666 rồi lật trạng thái của clk_60Hz, đồng thời reset bộ đếm về 0 để tạo ra chu kỳ 60Hz chuẩn xác.

3.5.2. Module Đồng bộ VGA (vga_sync.v)

- a. Chức năng:** Module này chịu trách nhiệm sinh ra các tín hiệu quét màn hình chuẩn VGA (độ phân giải 640x480, tần số quét 60Hz). Nó điều khiển súng phóng tia điện tử (mô phỏng) của màn hình, xác định vị trí điểm ảnh đang được vẽ và báo hiệu khi nào màn hình ở trong vùng hiển thị khả dụng.

b. Giải thích logic code:

- **Hằng số chuẩn VGA:** Định nghĩa các thông số quét ngang (Horizontal) gồm vùng hiển thị HD = 640, vùng đệm HF = 16, HB = 48 và xung đồng bộ HR = 96. Tương tự với quét dọc (Vertical) gồm vùng VD = 480 và các vùng đệm.
- **Bộ đếm quét:** Hai thanh ghi h_count_reg và v_count_reg đếm liên tục dựa trên xung 25MHz. Khi đếm hết một dòng ngang (HMAX), bộ đếm ngang reset và bộ đếm dọc tăng thêm 1.
- **Tín hiệu xuất:** Tạo tín hiệu hsync và vsync dựa trên dải đếm. Tín hiệu video_on được kích hoạt (mức cao) chỉ khi tọa độ điểm ảnh nằm trong vùng khả kiến ($x < 640$ và $y < 480$).

3.5.3. Module Logic Game (game_logic.v)

- a. Chức năng:** Đây là "bộ não" của trò chơi, quản lý tọa độ của bóng, thanh chèo, trạng thái các viên gạch, vật lý va chạm, điểm số và điều hướng các giai đoạn của trò chơi bằng một Máy trạng thái hữu hạn (FSM).

b. Giải thích logic code:

- **Quản lý Máy trạng thái:** Sử dụng thanh ghi state để chuyển đổi giữa 5 trạng thái: S_START (Màn hình chờ), S_DELAY (Đếm ngược 3 giây), S_PLAY (Chơi game), S_GAMEOVER (Thua) và S_WIN (Thắng).
- **Hệ thống Gạch (Bricks):** 120 viên gạch được lưu trữ bằng một thanh ghi 120-bit. Giá trị 1 tương ứng với gạch còn tồn tại, được nạp đầy ở trạng thái S_START.
- **Khởi tạo và đếm ngược:** Khi ở trạng thái S_START, bóng được đặt lơ lửng, điểm reset về 0. Nhấn nút Start sẽ kích hoạt bộ đếm timer đếm ngược 180 khung hình (3 giây) trong trạng thái S_DELAY.
- **Cơ chế Gameplay (S_PLAY):**
 - **Tăng độ khó:** Tốc độ bóng (dx, dy) tự động tăng lên 3 và 4 pixel/frame khi người chơi đạt mốc 400 và 800 điểm.
 - **Di chuyển và tường:** Cập nhật tọa độ thanh chèo và bóng. Tính toán góc nảy nếu bóng chạm lề hoặc trần. Bóng rớt quá đáy màn hình sẽ chuyển sang S_GAMEOVER.

- **Va chạm gạch và tính điểm:** Sử dụng thuật toán "Điểm dẫn đầu" (Leading Edge) dựa trên hướng di chuyển (lead_x, lead_y) để tăng độ chuẩn xác. Hệ thống dùng công thức $index = (row \ll 4) + (row \ll 2) + col$ để tìm số thứ tự của viên gạch trong mảng 120-bit. Nếu xảy ra va chạm, bit gạch chuyển về 0, điểm tăng thêm 10, bóng dội lại và kích hoạt bộ đếm hit_wait chống lỗi phá nhiều gạch liên tiếp (xuyên thấu). Nếu đạt 1200 điểm, chuyển sang trạng thái chiến thắng.

3.5.4. Module Tạo hình ảnh (image_gen.v)

- Chức năng:** Module hoạt động như một bộ dồn kênh (Multiplexer), nhận tọa độ quét màn hình pixel_x, pixel_y và quyết định xem tại điểm ảnh đó sẽ tô màu RGB gì dựa trên các vật thể game và các đoạn text.
- Giải thích logic code:**
 - **Vẽ đối tượng Game:** Hệ thống dùng phép so sánh để kiểm tra xem tọa độ hiện tại có rơi vào vùng của thanh chèo (is_paddle), bóng (is_ball), hay mảng lưới 6 hàng gạch (is_brick) hay không.
 - **Vẽ Font chữ Arcade (Hardcode):** Do không dùng bộ nhớ đồ họa, các ký tự được vẽ cứng bằng Đại số Boolean. Ví dụ: Các ký tự "START", các chữ "GAME OVER", chữ "WIN", và số đếm ngược.
 - **Bộ trộn màu (Multiplexer):** Khởi always quét trạng thái game. Ở trạng thái chơi (2'd2), module sẽ kiểm tra ưu tiên: xuất màu trắng cho bóng, màu cyan cho thanh chèo. Đối với gạch, dùng toán tử kiểm tra hàng (current_row) để mỗi hàng gạch được tô một màu khác nhau (Vàng, Xanh lá, Tím, v.v...). Ở các trạng thái khác, hệ thống xuất màu cho background và font chữ tương ứng.

3.5.5. Module Giải mã LED 7 đoạn (hex_decoder.v)

- Chức năng:** Chuyển đổi số nhị phân 4-bit (chứa giá trị từ 0 đến 9) thành mã điều khiển tắt/mở 7 thanh LED nhằm hiển thị con số tương ứng lên board DE2.
- Giải thích logic code:**
 - Board Altera DE2 sử dụng LED 7 đoạn kiểu Anode chung (Active-Low), nghĩa là thanh LED sẽ phát sáng khi chân điều khiển ở mức logic 0. Module dùng cấu trúc case để gán chuỗi bit trực tiếp.
 - Ví dụ, đối với số 0 (4'h0), tín hiệu ra là 7'b1000000, lúc này chỉ có thanh "g" (thanh ở giữa) tắt, 6 thanh còn lại đều sáng để tạo thành số "0".

3.5.6. Module Top-Level (BrickSmash_DE2.v)


- Chức năng:** Đây là module cốt lõi của toàn bộ hệ thống, đóng vai trò như một "bo mạch chủ" kết nối tất cả các module con lại với nhau. Module này tiếp nhận các tín hiệu vào từ board DE2 (xung clock 50MHz, các nút nhấn KEY) và định tuyến tín hiệu ra ngoại vi (màn hình VGA, 4 LED 7 đoạn).
- Giải thích logic code:**
 - **Khai báo dây tín hiệu (Wire):** Hệ thống khởi tạo các dây nối trung gian để truyền dữ liệu giữa các module, như tọa độ pixel (w_pixel_x, w_pixel_y), tọa

độ vật thể (w_ball_x, w_ball_y, w_paddle_x), mảng 120 bit gạch (w_bricks), trạng thái game (w_state), và điểm số (w_score).

- **Xử lý điểm số BCD:** Để hiển thị số lên LED 7 đoạn, điểm số (w_score) được tách thành các chữ số thập phân (Binary Coded Decimal) bằng phép toán chia nguyên (/) và chia lấy dư (%). Các chữ số hàng nghìn, trăm, chục, và đơn vị này sau đó được cấp vào 4 bộ giải mã hex_decoder để điều khiển trực tiếp 4 LED (HEX3 đến HEX0) trên board DE2.
- **Khởi tạo module:** Cuối cùng, module gọi các khối chia xung (clk_divider), điều khiển VGA (vga_sync), não bộ game (game_logic) và kết xuất hình ảnh (image_gen), gán các chân tín hiệu tương ứng vào chúng.

CHƯƠNG 4: KẾT QUẢ

4.1. Kết quả các module được tạo



4.2. Flow Summary

Flow Summary	
Flow Status	Successful - Wed May 13 11:10:04 2026
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	hdl_project
Top-level Entity Name	BrickSmash_DE2
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	1,660 / 33,216 (5 %)
Total combinational functions	1,655 / 33,216 (5 %)
Dedicated logic registers	231 / 33,216 (< 1 %)
Total registers	231
Total pins	68 / 475 (14 %)
Total virtual pins	0
Total memory bits	0 / 483,840 (0 %)
Embedded Multiplier 9-bit elements	0 / 70 (0 %)
Total PLLs	0 / 4 (0 %)

4.3. Kết quả thực nghiệm trên phần cứng

- Sau quá trình nghiên cứu và hiện thực hóa, đồ án đã hoàn thành mục tiêu thiết kế ban đầu, xây dựng thành công một hệ thống trò chơi "Brick Smash" hoạt động ổn định trên phần cứng FPGA (Kit Altera DE2). Cụ thể, đồ án đã đạt được những kết quả nổi bật sau:
 - **Giao tiếp ngoại vi ổn định:** Điều khiển thành công tín hiệu xuất hình VGA với độ phân giải tiêu chuẩn 640x480 ở tần số quét 60Hz. Các thao tác điều khiển qua nút nhấn (Push buttons) có độ trễ cực thấp và hiển thị điểm số tức thời trên 4 LED 7 đoạn (giải mã BCD).
 - **Quản lý luồng hệ thống mượt mà :** Ứng dụng hiệu quả Máy trạng thái hữu hạn (FSM) gồm 5 trạng thái (*S_START*, *S_DELAY*, *S_PLAY*, *S_GAMEOVER*, *S_WIN*) để kiểm soát chặt chẽ vòng lặp trò chơi, mang lại trải nghiệm giống với các hệ máy Arcade thực thụ.
 - **Xử lý vật lý và logic mượt mà:** Hiện thực hóa thành công thuật toán va chạm nảy bóng chính xác. Hệ thống quản lý được mảng dữ liệu lớn (120 viên gạch), đồng thời tích hợp tính năng tự động tăng độ khó (tăng vận tốc *dx*, *dy*) khi đạt các mốc 400 và 800 điểm.
 - **Tối ưu hóa tài nguyên:** Hệ thống đã sử dụng phương pháp vẽ đồ họa trực tiếp bằng mạch logic tổ hợp (Đại số Boolean) và sử dụng các phép dịch bit (*>>*, *<<*) thay cho phép nhân/chia phức tạp, giúp đồ án có thể chạy hoàn toàn độc lập mà không cần viện đến bộ nhớ RAM hay các bộ vi xử lý (Soft-core CPU).

CHƯƠNG 5: KẾT LUẬN

- Từ những hạn chế trên, đồ án có thể được mở rộng và nâng cấp theo các hướng sau để trở thành một hệ thống giải trí hoàn thiện hơn:

- **Tích hợp bộ nhớ đồ họa (VRAM):** Thay vì sử dụng mạch logic tổ hợp, hệ thống có thể được nâng cấp để đọc dữ liệu hình ảnh (Sprite) từ Block RAM trong chip FPGA hoặc chip nhớ SRAM/SDRAM ngoài. Điều này cho phép thiết kế các viên gạch, thanh chèo và bối cảnh có họa tiết đẹp mắt, nhiều màu sắc.
- **Xử lý và xuất âm thanh:** Lập trình giao tiếp I2C và I2S để cấu hình chip Audio Codec (WM8731) trên kit DE2, từ đó phát các file âm thanh đã được lưu trữ sẵn mỗi khi xảy ra sự kiện va chạm hoặc khi chuyển trạng thái game.
- **Giao tiếp thiết bị ngoại vi:** Mở rộng module giao tiếp với cổng PS/2 để nhận tín hiệu từ Bàn phím (Keyboard) hoặc Chuột (Mouse), mang lại trải nghiệm điều khiển tự nhiên và phản hồi xúc giác tốt hơn cho người chơi.

Video minh chứng : [CE213_Project_23521102_23520486](#)

**Ghi chú: Video minh chứng đã thay đổi giá trị điểm của mỗi viên gạch từ 10 điểm thành 100 điểm để dễ dàng kiểm tra (test) các mốc điểm tăng tốc độ và điều kiện chiến thắng.*