ĐỔ ÁN TỐT NGHIỆP

THIẾT KẾ BỘ FFT VÀ IFFT TRÊN NỀN CÔNG NGHỆ FPGA

MỤC LỤC

DANH	MỤC CÁC HÌNH VĒ	IX
DANH	MỤC CÁC BẢNG BIỀU	XI
DANH	MỤC CÁC TỪ VIẾT TẮT	XII
CHƯƠ	ÖNG 1. TỔNG QUAN VỀ BỘ FFT/IFFT	1
1.1 H	KHÁI NIỆM DFT VÀ FFT	1
1.1.1	DFT	
1.1.2	FFT & IFFT:	
1.1.3	Radix-2 (cơ số 2)	2
1.2 H	KIÉN TRÚC SDF (SINGLE–PATH DELAY FEEDBACK)	6
CHƯƠ	ờNG 2. TỔNG QUAN VỀ FPGA	8
2.1	Giới thiệu về FPGA	8
2.1.1	Lịch sử	8
2.1.2	Sự khác biệt của FPGA với ASIC	8
2.1.3	Úng dụng	9
2.2	ΓÔNG QUAN VỀ KIT DE2-115	10
2.2.1	Cấu tạo DE2-115	11
2.2.2	Sơ đồ chân	12
2.3 F	PHẦN MÈM THIẾT KẾ QUARTUS II	17
2.3.1	Giới thiệu	17
2.3.2	Ngôn ngữ lập trình VHDL	17
CHƯƠ	NG 3. QUÁ TRÌNH THỰC HIỆN	20
3.1	ГНІЕ́Т LẬ́P SƠ ĐỒ HOẠT ĐỘNG	20
3.2	CÁC BƯỚC THỰC HIỆN	21
3.2.1	Tạo Project	21
3.2.2	Viết code và compile code	23
3.2.3	Mô phỏng ModelSim	24
3.2.4	Xác định và nạp vị trí các chân	25
CHUO	NG 4. KÉT QUẢ VÀ SO SÁNH	27

4.1 FI	FT 64-ÐIÊM:	27
4.1.1	MATLAB	27
4.1.2	Quartus (ModelSim)	27
4.2 IF	FT 64-ÐIĖM:	29
4.2.1	MATLAB	30
4.2.2	Quartus (ModelSim)	30
CHƯƠN	NG 5. KÉT QUẢ TRÊN KIT DE2-115	33
5.1 Q	UA TRINH THỰC HIỆN KẾT NỐI VA NHẬP DỮ LIỆU	33
5.1.1	Gán chân cho kit	33
5.1.2	Nạp code	33
5.2 K	ÉT QUẢ	35
5.2.1	Bộ biến đổi FFT:	35
5.2.2	Bộ biến đổi IFFT	38
CHƯƠN	IG 6. KÉT LUẬN	40
6.1 K	ÉT LUẬN	40
6.1.1	Ưu điểm:	40
6.1.2	Nhược điểm:	40
6.2 H	ƯỚNG PHAT TRIỀN	41
TÀI LIỆ	CU THAM KHẢO	42
риптт	IC A	13

DANH MỤC CÁC HÌNH VỄ

HÌNH 1-1: MÔ HÌNH FFT 8 ĐIỂM [2]	3
HÌNH 1-2: QUI TẮC BIẾN ĐỔI THỨ TỰ N CỦA X VÀ Y	4
HÌNH 1-3: MÔ HÌNH IFFT 8 ĐIỂM [2]	5
HÌNH 1-4: KIẾN TRÚC SDF RADIX-2 [2]	7
HÌNH 1-5: SƠ ĐỒ KHỐI 2 TẦNG KỀ NHAU [2]	7
HINH 2-1: KIT DE2-115 [3]	10
HINH 2-2: SƠ ĐỒ CHỨC NANG DE2-115 [3]	12
HINH 2-3: THỨ TỰ CAC CHAN LED 7 DOẠN [2]	14
HINH 3-1: SƠ ĐỒ HOẠT ĐỘNG CỦA BỘ FFT/IFFT	20
HÌNH 3-2: GIAO DIỆN ĐẶT TÊN PROJECT	21
HÌNH 3-3: GIAO DIỆN THÊM THƯ VIÊN,FILE CÓ SẪN CHO PROJECT	22
HÌNH 3-4: GIAO DIỆN CHỌN THIẾT BỊ CHO PROJECT	22
HÌNH 3-5: TẠO FILE MỚI CHO PROJECT	23
HINH 3-6: TRANG DÊ VIÉT CODE VHDL	23
HÌNH 3-7: GIAO DIỆN ĐẶT TÊN PROJECT (MODELSIM)	24
HÌNH 3-8: GIAO DIỆN THÊM FILE CÓ SẪN CHO PROJECT	25
HÌNH 3-9: CHỌN FILE BẮT ĐẦU MÔ PHỎNG	25
HÌNH 3-10: GIAO DIỆN GÁN CHÂN CHO KIT	26
HÌNH 4-1: KẾT QUẢ FFT 64-ĐIỂM (MATLAB)	27
HÌNH 4-2: NGÕ VÀO X VÀ BIT ĐIỀU KHIỂN U = '0'	28
HÌNH 4-3: KẾT QUẢ FFT 64 ĐIỂM (MODELSIM)	29
HÌNH 4-4: KẾT QUẢ IFFT 64-ĐIỂM (MATLAB)	30
HÌNH 4-5: NGÕ VÀO X VÀ BIT ĐIỀU KHIỂN U = '1'	31

HÌNH 4-6: KẾT QUẢ IFFT 64 ĐIỂM (MODELSIM)	32
HÌNH 5-1: QUÁ TRÌNH NẠP CODE	33
HINH 5-2: KIT DE2-115 VA CHÚC NANG	34
HINH 5-3: KIT HIỂN THỊ DONG CHỮ BAN DẦU CỦA CHƯƠNG TRINH	35
HINH 5-4: FFT NGÕ RA Y(0)	36
HINH 5-5: FFT NGÕ RA Y(45)	37
HINH 5-6: FFT NGÕ RA Y(50)	37
HINH 5-7: IFFT NGÕ RA Y(28)	38
HINH 5-8: IFFT NGÕ RA Y(32)	39
HINH 5-9: IFFT NGÕ RA Y(62)	39

DANH MỤC CÁC BẢNG BIỀU

BẢNG 2-1: BẢNG VỊ TRÍ CÁC CHÂN CÔNG TẮC (SWITCHES) [7]	12
BẢNG 2-2: BẢNG VỊ TRÍ CÁC CHÂN NÚT BẨM (BUTTON) [7]	13
BẢNG 2-3: BẢNG VỊ TRÍ CÁC CHÂN LED [7]	13
BẢNG 2-4: VỊ TRÍ CÁC CHÂN LED 7 ĐOẠN [7]	14
BẢNG 2-5: VỊ TRÍ CÁC CHÂN XUNG CLOCK [7]	16
BẢNG 2-6: VỊ TRÍ CÁC CHÂN GIAO TIẾP LCD [7]	16

DANH MỤC CÁC TỪ VIẾT TẮT

AHDL Altera Hardware Description Language

AS Active Serial

ASIC Application-specific Integrated Circuit

CPLD Complex Programmable Logic Device

DE Development and Education

DFT Dicrete Fourier Transform

DSP Digital Signal Processor

DTFT Dicrete-Time Fourier Transform

EDA Electronic Design Automation

EDIF Electronic Design Interchange Format

FFT Fast Fourier Transform

FPGA Field-programmable gate array

HDL Hardware Description Language

IDFT Inverse Discrete Fourier Transform

IFFT Inverse Fast Fourier Transform

JTAG Joint Test Action Group

LCD Liquid crystal display

LED Light Emitting Diode

Order

PAL Programmable Array Logic

PLA Programmable Logic Array

PLD Programmable Logic Device

RAM Random-access Memory

ROM Read-only Memory

RTL Register Transfer Level

SDF Single-path Delay Feedback

SDRAM Synchorous dynamic random-access Memory

SOPC System On a Programmable Chip

SPLD Simple Programmable Logic Device

SRAM Static random-access Memory

SW Switch

VHDL VHSIC Hardware Description Language

VHSIC Very High Speed Integrated Circuit

ĐỔ ÁN TỐT NGHIỆP Trang 1/80

CHƯƠNG 1. TỔNG QUAN VỀ BỘ FFT/IFFT

1.1 Khái niệm DFT và FFT

1.1.1 DFT

DFT N – điểm của một tín hiệu dài – L được định nghĩa bằng DTFT được tính toán tại N tần số phân bố đều trên toàn khoảng Nyquist, $0 \le \omega \le 2\pi$.

$$\omega_{k} = \frac{2\pi k}{N}, k = 0, 1, ..., N - 1$$
 (1.1)

⇒ DFT:

$$X(k) = \sum_{n=0}^{N-1} x(n) \cdot e^{-j\left(\frac{2\pi}{N}\right)nk}$$

$$\Leftrightarrow X(k) = \sum_{n=0}^{N-1} x(n) \cdot W_N^{kn} \quad , \text{V\'oi k} = 0, 1, 2, ..., N-1$$
Trong đó:

- x(n) là ngõ vào ở miền liên tục thời gian, được phân tích tín hiệu với N điểm.
- X(k) là ngõ ra ở miền tần số.
- $W_N = e^{-j(\frac{2\pi}{N})}$: là trọng số nhân.

DFT đảo (IDFT):

$$x(n) = \frac{1}{N} \sum_{k=0}^{N-1} X(k) \cdot W_N^{-kn}$$
, Với $n = 0, 1, 2, ..., N-1$ (1.3)

1.1.2 FFT & IFFT:

Biến đổi Fourier nhanh (FFT) là một thuật toán của biến đổi DFT của 1 chuỗi N điểm. Có rất nhiều phương pháp thực hiện khác nhau với các ưu nhược điểm riêng biệt cho từng phương pháp. Ví dụ: Radix-2 (cơ số 2), Radix-4 (cơ số 4), Radix-mix (bộ trộn cơ số),....

Khác biệt của FFT và DFT là độ phức tạp và tốc độ trong tính toán. DFT thực hiện với độ phức tạp O (N^2). Còn FFT thực hiện với độ phức tạp O ($N\log_m N$), với m là cơ số của FFT. Ví dụ: FFT cơ số 2 (Radix-2) có độ phức tạp O ($N\log_2 N$).

ĐỔ ÁN TỐT NGHIỆP Trang 2/80

IFFT là bộ đảo của FFT. Ta sử dụng công thức của IDFT để thực hiện. Vẫn giống như FFT, IFFT sẽ giảm độ phức tạp so với IDFT tùy theo phương pháp được chọn.

1.1.3 Radix-2 (co số 2)

Radix-2 là cơ số cơ bản nhất trong thiết kế thuật toán FFT/IFFT. Thiết kế Radix-2 FFT/IFFT có phần tiết kiệm tài nguyên nhờ chính sự đơn giản của nó. Nhưng bù lại cho việc đó, thuật toán này sẽ không có độ chính xác cao và tốc độ kém hơn các thiết kế Radix-mix (trộn cơ số). Ý tưởng thiết kế Radix-2 FFT/IFFT dựa trên việc chia chuỗi N – điểm x(n) ra thành hai chuỗi N/2 điểm chẵn, được đặt là x(2n), và N/2 điểm lẻ, x(2n + 1), được tính độc lập với nhau.

1.1.3.1 Radix-2 FFT:

$$X(k) = \sum_{n=0}^{N-1} x(n) \cdot e^{-j2\pi k \frac{n}{N}}$$

$$\Leftrightarrow X(k) = \sum_{n=0}^{N-1} x(n) \cdot W_N^{kn} , v \acute{o}i \ k = 0, 1, ..., N-1$$
(1.4)

- n được chia thành 2 phần: N/2 điểm chẵn và N/2 điểm lẻ.
- $\text{diễm chẵn}: x_0(n) = x(2n).$
- $\text{diễm l\'e}: x_1(n) = x(2n+1).$
- ⇒ Điểm chẵn:

$$X_{0}(k) = \sum_{n=0}^{\frac{N}{2}-1} x_{0}(n) \cdot W_{N}^{k2n} , v \acute{o}i \ k = 0, 1, ..., \frac{N}{2} - 1$$

$$= \sum_{n=0}^{\frac{N}{2}-1} x(2n) \cdot W_{N}^{k2n} , v \acute{o}i \ k = 0, 1, ..., \frac{N}{2} - 1$$

$$(1.5)$$

⇒ Điểm lẻ:

$$X_{1}(k) = \sum_{n=0}^{\frac{N}{2}-1} x_{1}(n) \cdot W_{N}^{k2n} , v \acute{o}i \quad k = 0, 1, ..., \frac{N}{2} - 1$$

$$= \sum_{n=0}^{\frac{N}{2}-1} x(2n+1) \cdot W_{N}^{k2n} , v \acute{o}i \quad k = 0, 1, ..., \frac{N}{2} - 1$$
(1.6)

Ta có:
$$W_N^{k2n} = e^{-j2\pi k(\frac{2n}{N})} = e^{-j2\pi k(\frac{n}{N})} = W_N^{kn}$$

ĐỔ ÁN TỐT NGHIỆP Trang 3/80

$$\Rightarrow X_0(k) = \sum_{n=0}^{\frac{N}{2}-1} x(2n) \cdot W_{\frac{N}{2}}^{kn} , \text{ v\'oi } k = 0, 1, \dots, \frac{N}{2} - 1$$
 (1.7)


$$X_1(k) = \sum_{n=0}^{\frac{N}{2}-1} x(2n+1). \ W_{\frac{N}{2}}^{kn}, \ v\acute{o}i \ k = 0, 1, ..., \frac{N}{2}-1$$
 (1.8)

Từ đó, gộp lại và tính X(k) với k = 0, 1, ..., N - 1:

$$\Rightarrow X(k) = X_0(k) + X_1(k) \cdot W_N^{kn} , \text{ v\'oi } k = 0, 1, ..., \frac{N}{2} - 1$$
 (1.9)

$$X\left(k + \frac{N}{2}\right) = X_0(k) - X_1(k) \cdot W_N^{kn}, \ v \acute{o}i \ k = 0, 1, ..., \frac{N}{2} - 1$$
 (1.10)

Bô FFT cho 8 điểm:



Hình 1-1: Mô hình FFT 8 điểm [2]

Lưu ý: Ở phần này thứ tự các x(n) sẽ có phần bị thay đổi. Ví dụ ở FFT 8 điểm, $8=2^3$ nên ta có 3 bit.

Với bit lẻ, bit giữa sẽ không đảo hay thay đổi với các bit còn lại. Ví dụ cho 3 bit, phần bit 0 và 2 sẽ đảo vị trí cho nhau. Phần bit 1 sẽ không đổi.

ĐỔ ÁN TỐT NGHIỆP Trang 4/80

Với phần chẵn, ta sẽ không có bit giữa nên tất cả các bit đối xứng nhau sẽ bị đảo với nhau. Ví dụ cho 4 bit, bit 0 và 2 sẽ đảo cho nhau. Bit 1 và 3 cũng tương tự. Các bit được đảo theo như hình dưới:

3 b	oit	4 bit
0 0 0	0 0 0	0000 0000
0 0 1	1 0 0	0001 1000
0 1 0	0 1 0	0010 0100
011 —	▶ 110	0011 - 1100
100	0 0 1	0100 0010
1 0 1	1 0 1	0 1 0 1 1 0 1 0
1 1 0	0 1 1	0110 0110
1 1 1	1 1 1	0111 1110

Hình 1-2: Qui tắc biến đổi thứ tự n của x và y

1.1.3.2 Radix-2 IFFT:

IFFT là bộ đảo của FFT. Ta sử dụng công thức của IDFT để thực hiện. Vẫn giống như FFT. Ta chia nhỏ số điểm thành 2 phần chẵn và lẻ để thực hiện.

⇒ Điểm chẵn:

$$x_0(n) = \sum_{k=0}^{\frac{N}{2}-1} X_0(k) \cdot W_N^{-k2n} , v \acute{o}i \ n = 0, 1, \dots, \frac{N}{2} - 1$$

$$= \sum_{k=0}^{\frac{N}{2}-1} X(2k) \cdot W_N^{-k2n} , v \acute{o}i \ n = 0, 1, \dots, \frac{N}{2} - 1$$
 (1.11)

⇒ Điểm lẻ:

$$x_{1}(n) = \sum_{k=0}^{\frac{N}{2}-1} X_{1}(k) \cdot W_{N}^{-k2n} , v \acute{o}i \quad n = 0, 1, ..., \frac{N}{2} - 1$$


$$= \sum_{k=0}^{\frac{N}{2}-1} X(2k+1) \cdot W_{N}^{-k2n} , v \acute{o}i \quad n = 0, 1, ..., \frac{N}{2} - 1$$
(1.12)

Từ đó, gộp lại và tính x(n) với n = 0, 1, ..., N - 1:

$$\Rightarrow x(n) = \frac{1}{N} [x_0(n) + x_1(n) \cdot W_N^{-kn}] , \text{ v\'oi } n = 0, 1, \dots, \frac{N}{2} - 1$$
 (1.13)

$$x\left(n+\frac{N}{2}\right)=\frac{1}{N}[x_0(n)-x_1(n).\ W_N^{-kn}]$$
 , với $n=0,1,...,\frac{N}{2}-1$ (1.14)

ĐỔ ÁN TỐT NGHIỆP Trang 5/80



Hình 1-3: Mô hình IFFT 8 điểm [2]

Lưu ý: Ở phần này thứ tự các X(k) sẽ có phần bị thay đổi tương tự như ở phần FFT. Sau đây là các ví dụ về thuật toán Radix-2:

4-point (4 điểm): N = 4
 x = [1 2 3 4], tìm kết quả X(k) sau khi qua FFT

Dựa vào công thức (1.7) và (1.8):

$$\begin{split} X_0(0) &= x(0) + x(2) = 4 \\ X_0(1) &= x(0) + x(2) \; . \; W^1{}_2 = -2 \; (V \acute{o}i \; W^1{}_2 = e^{-j\pi} = -1) \\ X_1(0) &= x(1) + x(3) = 6 \\ X_1(1) &= x(1) + x(3) \; . \; W^1{}_2 = -2 \end{split}$$

Với k = 0, 1, 2, 3

Theo công thức (1.9) và (1.10):

ĐỔ ÁN TỐT NGHIỆP Trang 6/80

$$\begin{array}{l} \Rightarrow \ \, X(0) = 4 + 6 = 4 \\ \, \, X(1) = (-2) + (-2) \, . \ W^1{}_4 = -2 + 2j \, (\text{V\'oi} \ W^1{}_4 = \text{e}^{\text{-}j\pi/2} = -j) \\ \, \, X(2) = 4 - 6 = -2 \\ \, \, X(3) = (-2) - (-2) \, . \ W^1{}_4 = -2 - 2j \\ \, \, X = [10 \quad -2 + 2j \quad -2 \quad -2 - 2j \,], \ \text{tìm k\'et quả x(n) sau khi qua IFFT} \end{array}$$

Dựa vào công thức (1.11) và (1.12):

$$\begin{split} x_0(0) &= X(0) + X(2) = 10 - 2 = 8 \\ x_0(1) &= X(0) + X(2) \; . \; W^1{}_2 = 10 + 2 = 12 \; (V \acute{o}i \; W^1{}_2 = e^{-j\pi} = -1) \\ x_1(0) &= X(1) + X(3) = (-2) + 2j + (-2) - 2j = -4 \\ x_1(1) &= X(1) + X(3) \; . \; W^1{}_2 = (-2) + 2j - (-2) + 2j = 4j \end{split}$$

Với n = 0, 1, 2, 3

Theo công thức (1.13) và (1.14):


$$\begin{split} & \Rightarrow \ X(0) = \frac{1}{N} \left(x_0(0) + x_1(0) \cdot W^0_4 \right) = (8-4)/4 = 1 \\ & X(1) = \frac{1}{N} \left(x_0(1) + x_1(1) \cdot W^{-1}_4 \right) = (12+4j \cdot j)/4 = 2 \left(V \acute{o}i \ W^{-1}_4 = e^{j\pi/2} = j \right) \\ & X(2) = \frac{1}{N} \left(x_0(0) - x_1(0) \cdot W^0_4 \right) = (8+4)/4 = 3 \\ & X(3) = \frac{1}{N} \left(x_0(1) - x_1(1) \cdot W^{-1}_4 \right) = (12-4j \cdot j)/4 = 4 \end{split}$$

Như vậy, ta ra được kết quả $x = \begin{bmatrix} 1 & 2 & 3 & 4 \end{bmatrix}$

Do đó, ta có thể nâng cao lên đến 8,16,..., 1024 điểm với phương pháp trên bằng cách chia nhỏ từng tầng.

1.2 Kiến trúc SDF (Single-path Delay Feedback)

ĐỔ ÁN TỐT NGHIỆP Trang 7/80




Hình 1-4: Kiến trúc SDF Radix-2 [2]

Sau đây là các bước thực hiện của 1 tầng SDF:

Bước 1: N/2 dữ liệu đầu ở ngõ vào đi vào bộ mux và được ghi vào thanh ghi dịch (shift regs). Không có dữ liệu ở ngõ ra.

Bước 2: N/2 dữ liệu đầu ở thanh ghi dịch sẽ thực hiện bộ cộng (+), trừ (-) với dữ liệu sau ở ngõ vào. Sau đó, dữ liệu ở bộ cộng (+) sẽ xuất ở ngõ ra. Dữ liệu ở bộ trừ (-) được hồi tiếp trở lại và vào thanh ghi dịch.

Bước 3: N/2 dữ liệu ở thanh ghi dịch sau bước 2 sẽ được xuất ở ngõ ra và kết thúc quá trình.



Hình 1-5: Sơ đồ khối 2 tầng kề nhau [2]

Mỗi tầng SDF sẽ có một bộ đệm dữ liệu hồi tiếp. Dung lượng bộ đệm của tầng sau sẽ bằng nửa dung lượng bộ đệm của tầng trước. Bộ nhân số phức W sẽ nằm trên đường đi dữ liệu giữa hai tầng kế tiếp. Việc thay đổi cơ số Radix chỉ làm thay đổi cấu trúc và cách điều khiển bộ nhân W, chứ không làm thay đổi cấu trúc của một tầng trong SDF.

ĐỔ ÁN TỐT NGHIỆP Trang 8/80

CHƯƠNG 2. TỔNG QUAN VỀ FPGA

2.1 Giới thiệu về FPGA

FPGA là một vi mạch tích hợp dạng lớn dùng cấu trúc mảng logic mà người sử dụng có thể lập trình được.

Các bộ phận cấu thành một vi mạch FPGA:

- Các khối logic cơ bản có thể lập trình (Logic Block).
- Hệ thống các mạch liên kết có thể lập trình.
- Các khối xuất/nhập (I/O Pads).
- Các phần tử được thiết kế sẵn như RAM, ROM, nhân vi xử lý, DSP Slice,....

2.1.1 Lịch sử

FPGA được thiết kế đầu tiên bởi nhà sáng lập công ty Xilinx, Ross Freeman, vào năm 1984, kiến trúc mới của FPGA đã cho phép tích hợp một lượng rất lớn các phần tử bán dẫn vào 1 vi mạch so với CPLD. Số lượng cổng logic mà FPGA có khả năng chứa là từ 100.000 đến hàng tỷ cổng. Trong khi đó, con số mà CPLD có là 10.000 - 100.000 cổng logic. Ngoài ra PAL, PLA còn thấp hơn nữa với chỉ từ thấp hơn 10.000 cổng.

CPLD được cấu trúc từ một lượng cố định các khối SPLD (thuật ngữ chỉ chung cho PLA, PAL). SPLD là một mảng logic AND/OR lập trình được có kích thước xác định và chứa một lượng hạn chế các phần tử nhớ đồng bộ (clocked register).

Kiến trúc FPGA là kiến trúc mảng các khối logic, nó nhỏ hơn nhiều so với một khối SPLD, ưu điểm này đã giúp FPGA có thể chứa các phần tử logic nhiều hơn và khả năng lập trình của các phần tử logic và hệ thống mạch kết nối được phát huy tối đa, kiến trúc của FPGA phức tạp hơn nhiều so với CPLD để có thể đạt được các mục tiêu trên.

2.1.2 Sự khác biệt của FPGA với ASIC

ASIC là một vi mạch IC được thiết kế cho một ứng dụng riêng biệt và không thể thay đổi ứng dụng đó trong cùng một vi mạch.

ĐỔ ÁN TỐT NGHIỆP Trang 9/80

Cũng giống như ASIC, FPGA cũng được xem như một loại vi mạch bán dẫn chuyên dụng. Nhưng FPGA không thể giống các trường hợp ASIC đặc chế hoàn toàn hay ASIC thiết kế trên thư viện logic. Khuyết điểm của FPGA so với ASIC là không thể đạt mức độ tối ưu, và hạn chế trong việc thực hiện các chức năng với những tác vụ đặc biệt phức tạp.

Tuy nhiên, FPGA lại có ưu thế hơn là có thể cấu trúc và tổng hợp lại khi đang sử dụng, chi phí giảm do công đoạn thiết kế đơn giản hơn, nhờ vậy mà thời gian đưa sản phẩm vào cũng được rút ngắn.

2.1.3 Úng dung


FPGA có nhiều ứng dụng như: các xử lý số DSP, tiền thiết kế cho các mẫu ASIC, phân tích và nhận dạng âm thanh, hình ảnh, mô hình phần cứng máy tính, mật mã học,....

Các bài toán phức tạp cũng được FPGA giải quyết nhanh mà trước kia chỉ có thể thực hiện trên phần mềm máy tính bởi tính linh động cao trong quá trình thiết kế của nó.

Ngoài ra, nhờ số lượng mật độ các cổng logic trong FPGA tương đối lớn có thể thực hiện các bài toán với độ phức tạp cao cần khối lượng bước tính toán lớn và dùng trong các thực hiện trong thời gian thực.

ĐỔ ÁN TỐT NGHIỆP Trang 10/80

2.2 Tổng quan về kit DE2-115



Hình 2-1: Kit DE2-115 [3]

Kit học tập và nghiên cứu phát triển DE2-115 của hãng Altera được thiết kế bởi các nhà phát triển, với mục đích phục vụ cho việc nghiên cứu và học tập. Là một công cụ thông minh dành cho việc học tập về logic số, FPGA. Đặc trưng cho dòng Cyclone IV 4CE115 FPGA, kit DE2-115 được sử dụng phổ biến trong phòng thí nghiệm tại các trường đại học, cao đẳng, phù hợp cho các bài thực hành, nghiên cứu khoa học về logic số, từ những ứng dụng cơ bản đến thiết kế nâng cao.

Dòng DE2 luôn đi đầu trong việc phát triển giáo dục bởi sự khác biệt của bản thân nó với một giao diện phong phú để đáp ứng nhiều ứng dụng thiết yếu. Mở rộng việc dẫn đầu

ĐỔ ÁN TỐT NGHIỆP Trang 11/80

và thành công, Terasic thông báo rằng DE2-115 là sản phẩm cuối cùng với sự phục vụ của thiết bị Cyclone IV E.


2.2.1 Cấu tạo DE2-115

Kit DE2-115 có rất nhiều tính năng nổi bậc cho phép người dùng có thể đa dạng về thiết kế, cấu trúc các mạch, từ các mạnh đơn giản đến nhiều dự án đa phương tiện. Sau đây là phần cứng của kit DE2-115:

- Thiết bị Altera Cyclone IV 4CE115
- Thiết bi cấu hình Serial Altera EPCS64
- USB Blaster (trong mạch) cho việc lập trình; cả JTAG và Active Serial (AS) các chế độ lập trình cũng được hỗ trợ.
- 2MB SRAM.
- Hai bô 64MB SDRAM.
- 8MB Flash memory.
- SD Card socket.
- 4 nút bẩm.
- 18 công tắc.
- 18 đèn LED đỏ.
- 9 đèn LED xanh lá.
- Bộ dao động cho các nguồn xung clock 50MHz trong và ngoài.
- 24-bit CD-quality audio CODEC với ngõ vào, ngõ ra, và các ổ cấm microphone.
- VGA DAC (8-bit high-speed triple DACs) với cổng kết nối ngoài của VGA.
- Bộ giải mã TV (NTSC/PAL/SECAM) và cổng kết nối ngõ vào TV.
- Gigabit Ethernet PHY với các cổng kết nối RJ45.
- USB bộ điều khiển Host/Slave với cổng nối USB loại A và loại B.
- Bộ thu phát RS-232 and 9 cổng nối.
- PS/2 cổng nối chuột/bàn phím.

ĐỔ ÁN TỐT NGHIỆP Trang 12/80

- Bộ thu IR.
- Cổng nối ngõ vào, ra của xung clock ngoài của SMA.
- Một cổng nối High Speed Mezzanine Card (HSMC).
- 16x2 LCD module.



Hình 2-2: Sơ đồ chức năng DE2-115 [3]

2.2.2 Sơ đồ chân

Sau đây là sơ đồ các chân kit DE2-115:

Bảng 2-1: Bảng vị trí các chân công tắc (Switches) [7]

Tên Tín Hiệu	Vị Trí Chân Trong FPGA	Mô Tả	Tiêu Chuẩn Ngõ Vào/Ra
SW[0]	Chân AB28	Công tắc đóng/mở	Phụ thuộc JP7
SW[1]	Chân AC28	Công tắc đóng/mở	Phụ thuộc JP7
SW[2]	Chân AC27	Công tắc đóng/mở	Phụ thuộc JP7
SW[3]	Chân AD27	Công tắc đóng/mở	Phụ thuộc JP7

ĐỔ ÁN TỐT NGHIỆP Trang 13/80

SW[4] Công tắc đóng/mở Phụ thuộc JP7 Chân AB27 Công tắc đóng/mở Phu thuôc JP7 SW[5] Chân AC26 Phụ thuộc JP7 Công tắc đóng/mở **SW[6]** Chân AD26 **SW[7]** Công tắc đóng/mở Phu thuôc JP7 Chân AB26 Công tắc đóng/mở Phụ thuộc JP7 **SW[8]** Chân AC25 **SW[9]** Chân AB25 Công tắc đóng/mở Phụ thuộc JP7 **SW[10]** Chân AC24 Công tắc đóng/mở Phụ thuộc JP7 Công tắc đóng/mở Phụ thuộc JP7 SW[11] Chân AB24 Phụ thuộc JP7 Công tắc đóng/mở SW[12] Chân AB23 Công tắc đóng/mở Phụ thuộc JP7 SW[13] Chân AA24 SW[14] Công tắc đóng/mở Phụ thuộc JP7 Chân AA23 Công tắc đóng/mở Phu thuôc JP7 SW[15] Chân AA22 SW[16] Chân Y24 Công tắc đóng/mở Phụ thuộc JP7 **SW[17]** Chân Y23 Công tắc đóng/mở Phu thuôc JP7

Bảng 2-2: Bảng vị trí các chân nút bấm (Button) [7]


Tên Tín Hiệu	Vị Trí Chân Trong FPGA	Mô Tả	Tiêu Chuẩn Ngõ Vào/Ra
KEY[0]	Chân M23	Công tắc nút	Phụ thuộc JP7
KEY[1]	Chân M21	Công tắc nút	Phụ thuộc JP7
KEY[2]	Chân N21	Công tắc nút	Phụ thuộc JP7
KEY[3]	Chân R24	Công tắc nút	Phụ thuộc JP7

Bảng 2-3: Bảng vị trí các chân LED [7]

Tên Tín Hiệu	Vị Trí Chân Trong FPGA	Mô Tả	Tiêu Chuẩn Ngõ Vào/Ra
LEDR[0]	Chân G19	LED đỏ [0]	2.5V
LEDR[1]	Chân F19	LED đỏ [1]	2.5V
LEDR[2]	Chân E19	LED đỏ [2]	2.5V
LEDR[3]	Chân F21	LED đỏ [3]	2.5V
LEDR[4]	Chân F18	LED đỏ [4]	2.5V
LEDR[5]	Chân E18	LED đỏ [5]	2.5V
LEDR[6]	Chân J19	LED đỏ [6]	2.5V
LEDR[7]	Chân H19	LED đỏ [7]	2.5V
LEDR[8]	Chân J17	LED đỏ [8]	2.5V
LEDR[9]	Chân G17	LED đỏ [9]	2.5V
LEDR[10]	Chân J15	LED đỏ [10]	2.5V
LEDR[11]	Chân H16	LED đỏ [11]	2.5V
LEDR[12]	Chân J16	LED đỏ [12]	2.5V

ĐỒ ÁN TỐT NGHIỆP Trang 14/80

LEDR[13]	Chân H17	LED đỏ [13]	2.5V
LEDR[14]	Chân F15	LED đỏ [14]	2.5V
LEDR[15]	Chân G15	LED đỏ [15]	2.5V
LEDR[16]	Chân G16	LED đỏ [16]	2.5V
LEDR[17]	Chân H15	LED đỏ [17]	2.5V
LEDG[0]	Chân E21	LED xanh [0]	2.5V
LEDG[1]	Chân E22	LED xanh [1]	2.5V
LEDG[2]	Chân E25	LED xanh [2]	2.5V
LEDG[3]	Chân E24	LED xanh [3]	2.5V
LEDG[4]	Chân H21	LED xanh [4]	2.5V
LEDG[5]	Chân G20	LED xanh [5]	2.5V
LEDG[6]	Chân G22	LED xanh [6]	2.5V
LEDG[7]	Chân G21	LED xanh [7]	2.5V
LEDG[8]	Chân F17	LED xanh [8]	2.5V



Hình 2-3: Thứ tự các chân LED 7 đoạn [2]

LED 7 đoạn trong kit DE2-115 là LED Anode nên các đoạn trên LED 7 đoạn sẽ sáng lên khi được tích hợp bit 0 (mức thấp).

Bảng 2-4: Vị trí các chân LED 7 đoạn [7]

Tên Tín Hiệu	Vị Trí Chân Trong FPGA	Mô Tả	Tiêu Chuẩn Ngõ Vào/Ra
HEX0[0]	Chân G18	LED 7 đoạn 0[0]	2.5V
HEX0[1]	Chân F22	LED 7 đoạn 0[1]	2.5V
HEX0[2]	Chân E17	LED 7 đoạn 0[2]	2.5V
HEX0[3]	Chân L26	LED 7 đoạn 0[3]	Phụ thuộc JP7
HEX0[4]	Chân L25	LED 7 đoạn 0[4]	Phụ thuộc JP7
HEX0[5]	Chân J22	LED 7 đoạn 0[5]	Phụ thuộc JP7
HEX0[6]	Chân H22	LED 7 đoạn 0[6]	Phụ thuộc JP7
HEX1[0]	Chân M24	LED 7 đoạn 1[0]	Phụ thuộc JP7

ĐỒ ÁN TỐT NGHIỆP Trang 15/80

HEX1[1] Chân Y22 LED 7 đoạn 1[1] Phụ thuộc HEX1[2] Chân W21 LED 7 đoạn 1[2] Phụ thuộc	c JP7
HEX1[2] Chân W21 LED 7 đoạn 1[2] Phụ thuộc	
	c JP7
HEX1[3] Chân W22 LED 7 đoạn 1[3] Phụ thuộc	c JP7
HEX1[4] Chân W25 LED 7 đoạn 1[4] Phụ thuộc	c JP7
HEX1[5] Chân U23 LED 7 đoạn 1[5] Phụ thuộc	c JP7
HEX1[6] Chân U24 LED 7 đoạn 1[6] Phụ thuộc	c JP7
HEX2[0] Chân AA25 LED 7 đoạn 2[0] Phụ thuộc	c JP7
HEX2[1] Chân AA26 LED 7 đoạn 2[1] Phụ thuộc	c JP7
HEX2[2] Chân Y25 LED 7 đoạn 2[2] Phụ thuộc	c JP7
HEX2[3] Chân W26 LED 7 đoạn 2[3] Phụ thuộc	c JP7
HEX2[4] Chân Y26 LED 7 đoạn 2[4] Phụ thuộc	c JP7
HEX2[5] Chân W27 LED 7 đoạn 2[5] Phụ thuộc	c JP7
HEX2[6] Chân W28 LED 7 đoạn 2[6] Phụ thuộc	c JP7
HEX3[0] Chân V21 LED 7 đoạn 3[0] Phụ thuộc	c JP7
HEX3[1] Chân U21 LED 7 đoạn 3[1] Phụ thuộc	c JP7
HEX3[2] Chân AB20 LED 7 đoạn 3[2] Phụ thuộc	c JP6
HEX3[3] Chân AA21 LED 7 đoạn 3[3] Phụ thuộc	c JP6
HEX3[4] Chân AD24 LED 7 đoạn 3[4] Phụ thuộc	c JP6
HEX3[5] Chân AF23 LED 7 đoạn 3[5] Phụ thuộc	c JP6
HEX3[6] Chân Y19 LED 7 đoạn 3[6] Phụ thuộc	c JP6
HEX4[0] Chân AB19 LED 7 đoạn 4[0] Phụ thuộc	c JP6
HEX4[1] Chân AA19 LED 7 đoạn 4[1] Phụ thuộc	c JP6
HEX4[2] Chân AG21 LED 7 đoạn 4[2] Phụ thuộc	c JP6
HEX4[3] Chân AH21 LED 7 đoạn 4[3] Phụ thuộc	c JP6
HEX4[4] Chân AE19 LED 7 đoạn 4[4] Phụ thuộc	c JP6
HEX4[5] Chân AF19 LED 7 đoạn 4[5] Phụ thuộc	c JP6
HEX4[6] Chân AE18 LED 7 đoạn 4[6] Phụ thuộc	c JP6
HEX5[0] Chân AD18 LED 7 đoạn 5[0] Phụ thuộc	c JP6
HEX5[1] Chân AC18 LED 7 đoạn 5[1] Phụ thuộc	c JP6
HEX5[2] Chân AB18 LED 7 đoạn 5[2] Phụ thuộc	c JP6
HEX5[3] Chân AH19 LED 7 đoạn 5[3] Phụ thuộc	c JP6
HEX5[4] Chân AG19 LED 7 đoạn 5[4] Phụ thuộc	c JP6
HEX5[5] Chân AF18 LED 7 đoạn 5[5] Phụ thuộc	c JP6
HEX5[6] Chân AH18 LED 7 đoạn 5[6] Phụ thuộc	c JP6
HEX6[0] Chân AA17 LED 7 đoạn 6[0] Phụ thuộc	c JP6
HEX6[1] Chân AB16 LED 7 đoạn 6[1] Phụ thuộc	c JP6
HEX6[2] Chân AA16 LED 7 đoạn 6[2] Phụ thuộc	c JP6
HEX6[3] Chân AB17 LED 7 đoạn 6[3] Phụ thuộc	c JP6

ĐỒ ÁN TỐT NGHIỆP **Trang 16/80**

HEX6[4] Chân AB15 LED 7 doan 6[4] Phụ thuộc JP6 Phụ thuộc JP6 LED 7 doan 6[5] **HEX6[5]** Chân AA15 **HEX6[6]** Phụ thuộc JP6 Chân AC17 LED 7 doan 6[6] Phụ thuộc JP6 LED 7 doan 7[0] **HEX7[0]** Chân AD17 LED 7 doan 7[1] **HEX7[1]** Chân AE17 Phụ thuộc JP6 **HEX7[2]** Chân AG17 LED 7 doạn 7[2] Phụ thuộc JP6 **HEX7[3]** Chân AH17 LED 7 doan 7[3] Phụ thuộc JP6 **HEX7[4]** LED 7 doan 7[4] Phụ thuộc JP6 Chân AF17 HEX7[5] Phụ thuộc JP6 Chân AG18 LED 7 doan 7[5] **HEX7[6]**

Bảng 2-5: Vị trí các chân xung clock [7]

LED 7 doan 7[6]

3.3V

Chân AA14

Tên Tín Hiệu	Vị Trí Chân Trong FPGA	Mô Tả	Tiêu Chuẩn Ngõ Vào/Ra
CLOCK_50	Chân Y2	Ngõ vào clock 50MHz	3.3V
CLOCK2_50	Chân AG14	Ngõ vào clock 50MHz	3.3V
CLOCK3_50	Chân AG15	Ngõ vào clock 50MHz	Phụ thuộc JP6
SMA_CLKOUT	Chân AE23	Ngõ ra clock ngoài	Phụ thuộc JP6
SMA_CLKIN	Chân AH14	Ngõ vào clock ngoài	3.3V

Bảng 2-6: Vị trí các chân giao tiếp LCD [7]

Tên Tín Hiệu	Vị Trí Chân Trong FPGA	Mô Tả	Tiêu Chuẩn Ngõ Vào/Ra
LCD_DATA[7]	Chân M5	Dữ liệu LCD (7)	3.3V
LCD_DATA[6]	Chân M3	Dữ liệu LCD (6)	3.3V
LCD_DATA[5]	Chân K2	Dữ liệu LCD (5)	3.3V
LCD_DATA[4]	Chân K1	Dữ liệu LCD (4)	3.3V
LCD_DATA[3]	Chân K7	Dữ liệu LCD (3)	3.3V
LCD_DATA[2]	Chân L2	Dữ liệu LCD (2)	3.3V
LCD_DATA[1]	Chân L1	Dữ liệu LCD (1)	3.3V
LCD_DATA[0]	Chân L3	Dữ liệu LCD (0)	3.3V
LCD_EN	Chân L4	LCD Enable	3.3V
LCD_RW	Chân M1	Chế độ Đọc/Viết, '0' = viết, '1' = đọc	3.3V
LCD_RS	Chân M2	Lệnh/ Dữ liệu, '0' = Lệnh, '1' = dữ liệu	3.3V
LCD_ON	Chân L5	LCD mở/ngắt nguồn	3.3V
LCD_BLON	Chân L6	LCD mở/ ngắt back light	3.3V

ĐỔ ÁN TỐT NGHIỆP Trang 17/80

2.3 Phần mềm thiết kế Quartus II

2.3.1 Giới thiệu

Altera Quartus là phần mềm thiết kế và lập trình thiết bị logic được sản xuất bởi Altera, trước khi Altera được mua lại bởi Intel và được đổi tên thành Intel Quartus Prime. Quartus II cho phép các nhà phân tích và tổng hợp các thiết kế HDL, cho phép các nhà phát triển biên soạn các tài liệu của họ, phân tích thời gian thực hiện, kiểm tra sơ đồ RTL, mô phỏng phản ứng của 1 thiết kế, và cấu hình cho thiết bị với người lập trình. Quartus II bao gồm việc triển khai VHDL và Verilog để mô tả phần cứng. Chỉnh sửa các mạch logic, và mô phỏng dạng sóng.

Các thiết kế logic được Quartus II cung cấp:

- Thiết kế Logiclock.
- Công cụ mạnh cho việc tổng hợp logic.
- Có khả năng nhận biết và mô tả linh kiện.
- Tự đinh vị lỗi và cảnh báo.
- Sử dụng một số ngôn ngữ lập trình để thiết kế sơ đồ khối, bản vẽ như: AHDL,
 VHDL, Verilog HDL.
 - Mô phỏng chức năng và thời gian của thiết kế.

2.3.2 Ngôn ngữ lập trình VHDL

Giống với ngôn ngữ lập trình Verilog HDL, VHDL được xem như 1 module: Bên trong đó bao gồm 3 phần: phần khai báo thư viện (Library declarations), phần mô tả các thực thể trong chương trình (Entity) và cuối cùng là phần mô tả kiến trúc chương trình (Architecture).

ĐỔ ÁN TỐT NGHIỆP Trang 18/80

2.3.2.1 Thư viện (Library)

Đúng như tên gọi, thư viện là nơi để người lập trình chứa các thông tin của một project. Trong thư viện có thể lưu trữ kiểu dữ liệu, hàm, tín hiệu, khai báo thành phần mà các có thể sử dụng bởi các mô hình VHDL khác nhau.

Cú pháp:

```
Library [tên thư viện];
```

Use [tên thư viện].[tên_gói].[thành_phần_gói];

Một số thư viện đã được nhà sản xuất tích hợp sẵn:

❖ IEEE:

- o Gói std_logic_1164: bao gồm các dữ liệu chuẩn.
- Gói std_logic_arith: định nghĩa các chức năng số học, các tín hiệu signed, unsigned, integer, std_logic.
- ❖ STD.TEXTIO: chứa các hàm READ/WRITE để đọc dữ liệu từ FILE.
- ❖ IEEE.math_real, IEEE.math_complex: cung cấp các công thức tính số thực hay số phức như hàm COSINE, SINE và nhiều hàm tính toán.

2.3.2.2 Entity

Entity là phần khai báo thực thể. Các biến ngõ vào ra cấp cao. Trong một thiết kế sẽ có một hoặc nhiều entity liên kết với nhau tùy thuộc vào độ phức tạp của chương trình.

Cú pháp:

Entity [tên_entity] **is**;

Port (tên thực thể: [chế độ] [kiểu tín hiêu];

tên thực thể: [chế độ] [kiểu tín hiêu]);

End [tên_entity];

2.3.2.3 Architecture

Architecture là phần mô tả kiến trúc của chương trình VHDL. Là cách mô tả để chương trình thực hiện theo cách thức hoạt động, chức năng mà người dùng đã lập trình.

ĐỒ ÁN TỐT NGHIỆP Trang 19/80

Một kiến trúc bao gồm khai báo tín hiệu, hằng số, loại tín hiệu. Sau đó là sử dụng các cổng logic hay hàm đã được lập trình và khai báo ở thư viện để thực hiện.

Cú pháp:

Architecture [tên_architecture] of [tên_entity] is

--khai báo hằng số, tín hiệu , kiểu tín hiệu, thành phần, hàm--


Begin

--- viết code---

End [tên_architecture];

CHƯƠNG 3. QUÁ TRÌNH THỰC HIỆN

3.1 Thiết lập sơ đồ hoạt động



Hình 3-1: Sơ đồ hoạt động của bộ FFT/IFFT

Đầu tiên, ngõ vào x là một chuỗi số nguyên (nhị phân). Sau đó, dữ liệu được biến đổi thành số phức (nhị phân) để có thể thực hiện việc tính toán. Tiếp theo, dữ liệu được đưa vào bộ FFT/IFFT. Người dùng sẽ có 2 chế độ: FFT nếu bit điều khiển là '0' và IFFT nếu bit điều khiển là '1'. Sau khi đã thực hiện tính toán, dữ liệu được đảo bit nhị phân của số thứ tự n trong ngõ y. Tiếp đến, bộ sẽ chuyển đổi sang dạng BCD để có thể hiển thị lên LCD.

ĐỔ ÁN TỐT NGHIỆP Trang 21/80


3.2 Các bước thực hiện

3.2.1 Tao Project

Bước 1: Chọn biểu tượng Quartus II để khởi động chương trình.

Bước 2: Khi chương trình đã được khởi động, chọn File → New Project Wizard.

Bước 3: Màn hình hiện lên bảng tạo project.




Hình 3-2: Giao diện đặt tên project

- ✓ Dòng đầu tiên là chọn vị trí đặt file project.
- ✓ Dòng thứ 2 là đặt tên cho project.
- ✓ Dòng thứ 3 là đặt tên thiết kế chính của project.

Bấm next sau khi đã xong phần đặt tên.


Bước 4: Trang tiếp theo cho phép ta thêm các file code đã có sẵn.

ĐỒ ÁN TỐT NGHIỆP Trang 22/80



Hình 3-3: Giao diện thêm thư viên, file có sẵn cho project

Bước 5: Trang tiếp theo cho phép ta chọn dòng thiết bị thực hiện.



Hình 3-4: Giao diện chọn thiết bị cho project

Bước 6: Trang thiết lập cài đặt EDA tool.


Bước 7: chọn Finish để hoàn thành việc tạo project.

ĐỔ ÁN TỐT NGHIỆP Trang 23/80

3.2.2 Viết code và compile code

Bước 1: Sau khi đã tạo project, ta tạo file code.


Bao gồm file AHDL, VHDL, Verilog HDL và một số các thiết kế khác.



Hình 3-5: Tạo file mới cho project

Bước 2: Ta chọn VHDL File để viết và lập trình.

Bước 3: Thực hiện việc viết code để thiết kế toàn mạch hoặc thành phần.



Hình 3-6: Trang để viết code VHDL

ĐỔ ÁN TỐT NGHIỆP Trang 24/80

Bước 3: Chọn Processing → Start Compilation hoặc chọn trên giao diện để thực hiên.

3.2.3 Mô phỏng ModelSim


ModelSim là phần mềm cũng thuộc Altera cùng với Quartus II. ModelSim là phần mềm mô phỏng hoàn thiện hơn so với mô phỏng dạng sóng trong Quartus II. ModelSim có thể mô phỏng tín hiệu dạng chuỗi số phức mà Quartus II không thực hiện được.

Sau đây là các bước thực hiện mô phỏng với ModelSim:

Bước 1: chọn biểu tượng dể khởi động chương trình.

Buóc 2: Chon File → New → Project.


Bước 3: Cửa sổ hiện ra. Đặt tên project và chọn vị trí của project.



Hình 3-7: Giao diện đặt tên project (ModelSim)

Bước 4: Nếu có file sẵn (VHDL, Verilog) thì chọn Add Existing File và thêm File. Nếu chưa có, chọn Create New File để thực hiện việc viết code.


ĐỔ ÁN TỐT NGHIỆP Trang 25/80



Hình 3-8: Giao diện thêm file có sẵn cho project

Bước 5: Sau khi đã thêm code và tạo project, chọn Compile → Compile All.

Bước 6: Chọn Simulate → Start simulation → Chọn File code mô phỏng.



Hình 3-9: Chon file bắt đầu mô phỏng

Bước 7: Chọn Add → To Wave. Màn hình sẽ xuất kết quả mô phỏng.


3.2.4 Xác định và nạp vị trí các chân

Bước 1: Chọn Assignment → Pin Planner hoặc chọn trên giao diện để thiết lập vị trí chân.

ĐỔ ÁN TỐT NGHIỆP Trang 26/80

Lưu ý: Nên compile trước 1 lần các chân trong trang thiết lập chân xuất hiện.

Bước 2: Màn hình hiện ra trang thiết lập chân.



Hình 3-10: Giao diện gán chân cho kit

Bước 3: Bắt đầu gán chânn cho các biến được tạo trên code.

Bước 4: Compile lần nữa để hoàn thành việc thiết lập.

ĐỒ ÁN TỐT NGHIỆP Trang 27/80

CHƯƠNG 4. KẾT QUẢ VÀ SO SÁNH

4.1 FFT 64-điểm:

Kết quả ngõ ra y được thể hiện ở mô phỏng MATLAB và mô phỏng Model-Sim, Quartus.

4.1.1 MATLAB

Hình 4-1: Kết quả FFT 64-điểm (MATLAB)


4.1.2 Quartus (ModelSim)

Với giá trị u là bit nhị phân được mô tả như sau:

Khi u = '0', bộ sẽ thực hiện chế độ FFT cho chuỗi số ngõ vào x để xuất chuỗi số ngõ ra y.

ĐỔ ÁN TỐT NGHIỆP Trang 28/80

Lưu ý: Phần thực và phần ảo sẽ cách nhau bằng dấu cách.



Hình 4-2: Ngõ vào x và bit điều khiển u = 0

Lúc này, chương trình sẽ thực hiện bộ FFT vì u = 0.

ĐỒ ÁN TỐT NGHIỆP Trang 29/80

1 4					
<u>+</u> > (0)	73 0	73 0	<u>+</u> (32)	-30	-3 0
<u>+</u> > (1)	8.875 -1.875	8.875 -1.875	<u>+</u> > (33)	-2.875 0.75	-2,875 0.75
⊕ - ◇ (2)	8.1875 -3.625	8.1875 -3.625	<u>+</u> > (34)	-2.5625 1.375	-2,5625 1.375
∔ - ♦ (3)	7. 1875 -5.25	7.1875 -5.25	<u>+</u> > (35)	-2 1.9375	-2 1.9375
⊕ - ♦ (4)	5.65625 -6.4375	5.65625 -6.4375	<u>+</u> > (36)	-1.3 4 375 2.3125	-1,34375 2,3125
.	4.0625 -7.375	4.0625 -7.375	<u>+</u> (37)	-0.5625 2.4375	-0.5625 2.4375
. + − ♦ (6)	2.375 -7.8125	2.375 -7.8125	<u>+</u> > (38)	0.0625 2.3125	0.0625 2.3125
.	0.625 -7.9375	0.625 -7.9375	<u>+</u> (39)	0.8125 1.9375	0.8125 1.9375
→ (8)	-1.4375 -7.125	-1,4375 -7,125	<u>+</u> (40)	1.4375 1.125	1.4375 1.125
∔ - ♦ (9)	-2.84375 -6.40625	-2.84375 -6.40625	<u>+</u> (41)	1.71875 0.40625	1.71875 0.40625
÷- (10)	-3.875 -5.28125	-3,875 -5,28125	<u>+</u> > (42)	1.625 -0.34375	1.625 -0.34375
∔ - ♦ (11)	-4.65625 -4	-4.65625 -4	<u>+</u> (43)	1.34375 -1.1875	1.34375 -1.1875
÷- (12)	-4.9375 -2.53125	-4,9375 -2,53125	<u>+</u> -🔷 (44)	0.8125 -1.78125	0.8125 -1.78125
+ - (13)	-4.96875 -1.1875	-4,96875 -1,1875	<u>+</u> (45)	0.03125 -2.3125	0.03125 -2.3125
÷- (14)	-4.625 -0.03125	-4,625 -0.03125	<u>+</u> > (46)	-0.875 -2.40625	-0,875 -2.40625
∔ - ♦ (15)	-4.0625 1.03125	-4.0625 1.03125	<u>+</u> (47)	-1.9375 -2.46875	-1,9375 -2,46875
<u>+</u> -🔷 (16)	-3 2	-3 2	<u>+</u> (48)	-3 -2	-3 -2
+ (16) + (17)	-3 2 -2.0625 2.4375	-3 2 -2,0625 2,4375	±- → (48) ±- → (49)	-3 -2 -3.9375 -1.3125	-3 -2 -3 9375 -1.3125
T 7 1 1			T	1	
<u>∓</u> - → (17)	-2.0625 2.4375	-2,0625 2,4375	<u>+</u> > (49)	-3.9375 -1.3125	-3,9375 -1.3125
(17) + (18)	-2.0625 2.4375 -1.0625 2.5	-2.0625 2.4375 -1.0625 2.5	±- → (49) ±- → (50)	-3.9375 -1.3125 -4.5625 -0.25	-3.9375 -1.3125 -4.5625 -0.25
(17) +-(18) +-(19)	-2.0625 2.4375 -1.0625 2.5 -0.125 2.375	-2.0625 2.4375 -1.0625 2.5 -0.125 2.375	(49) +-(50) +-(51)	-3.9375 -1.3125 -4.5625 -0.25 -5.0625 0.9375	-3,9375 -1.3125 -4,5625 -0.25 -5,0625 0.9375
(17) (18) (19) (20)	-2.0625 2.4375 -1.0625 2.5 -0.125 2.375 0.71875 1.8125	-2.0625 2.4375 -1.0625 2.5 -0.125 2.375 0.71875 1.8125	(49) (50) (51) (52)	-3.9375 -1.3125 -4.5625 -0.25 -5.0625 0.9375 -5.03125 2.3125	-3.9375 -1.3125 -4.5625 -0.25 -5.0625 0.9375 -5.03125 2.3125
(17) (18) (19) (20) (21)	-2.0625 2.4375 -1.0625 2.5 -0.125 2.375 0.71875 1.8125 1.28125 1.21875	-2.0625 2.4375 -1.0625 2.5 -0.125 2.375 0.71875 1.8125 1.28125 1.21875	(49) (50) (51) (52) (53)	-3.9375 -1.3125 -4.5625 -0.25 -5.0625 0.9375 -5.03125 2.3125 -4.78125 3.71875	-3.9375 -1.3125 -4.5625 -0.25 -5.0625 0.9375 -5.03125 2.3125 -4.78125 3.71875
(17) +- (18) +- (19) +- (20) +- (21) +- (22)	-2.0625 2.4375 -1.0625 2.5 -0.125 2.375 0.71875 1.8125 1.28125 1.21875 1.59375 0.46875	-2.0625 2.4375 -1.0625 2.5 -0.125 2.375 0.71875 1.8125 1.28125 1.21875 1.59375 0.46875	(49) (50) (51) (52) (53) (54)	-3.9375 -1.3125 -4.5625 -0.25 -5.0625 0.9375 -5.03125 2.3125 -4.78125 3.71875 -4.03125 5.03125	-3,9375 -1.3125 -4,5625 -0.25 -5,0625 0.9375 -5,03125 2.3125 -4,78125 3.71875 -4,03125 5.03125
(17) +- (18) +- (19) +- (20) +- (21) +- (22) +- (23)	-2.0625 2.4375 -1.0625 2.5 -0.125 2.375 0.71875 1.8125 1.28125 1.21875 1.59375 0.46875 1.65625 -0.28125	-2.0625 2.4375 -1.0625 2.5 -0.125 2.375 0.71875 1.8125 1.28125 1.21875 1.59375 0.46875 1.65625 -0.28125	(49) (50) (51) (52) (53) (54) (55)	-3.9375 -1.3125 -4.5625 -0.25 -5.0625 0.9375 -5.03125 2.3125 -4.78125 3.71875 -4.03125 5.03125 -3.09375 6.28125	-3.9375 -1.3125 -4.5625 -0.25 -5.0625 0.9375 -5.03125 2.3125 -4.78125 3.71875 -4.03125 5.03125 -3.09375 6.28125
(17) (18) (19) (20) (21) (22) (23) (24)	-2.0625 2.4375 -1.0625 2.5 -0.125 2.375 0.71875 1.8125 1.28125 1.21875 1.59375 0.46875 1.65625 -0.28125 1.375 -1.3125	-2.0625 2.4375 -1.0625 2.5 -0.125 2.375 0.71875 1.8125 1.28125 1.21875 1.59375 0.46875 1.65625 -0.28125 1.375 -1.3125	(49) (50) (51) (52) (53) (54) (54) (55) (56)	-3.9375 -1.3125 -4.5625 -0.25 -5.0625 0.9375 -5.03125 2.3125 -4.78125 3.71875 -4.03125 5.03125 -3.09375 6.28125 -1.375 7.3125	-3.9375 -1.3125 -4.5625 -0.25 -5.0625 0.9375 -5.03125 2.3125 -4.78125 3.71875 -4.03125 5.03125 -3.09375 6.28125 -1.375 7.3125
(17) + (18) + (20) + (21) + (22) + (23) + (24) + (25)	-2.0625 2.4375 -1.0625 2.5 -0.125 2.375 0.71875 1.8125 1.28125 1.21875 1.59375 0.46875 1.65625 -0.28125 1.375 -1.3125 0.90625 -1.84375	-2.0625 2.4375 -1.0625 2.5 -0.125 2.375 0.71875 1.8125 1.28125 1.21875 1.59375 0.46875 1.65625 -0.28125 1.375 -1.3125 0.90625 -1.84375	(49) (50) (51) (52) (53) (54) (55) (56) (56)	-3.9375 -1.3125 -4.5625 -0.25 -5.0625 0.9375 -5.03125 2.3125 -4.78125 3.71875 -4.03125 5.03125 -3.09375 6.28125 -1.375 7.3125 0.21875 7.84375	-3,9375 -1.3125 -4,5625 -0.25 -5,0625 0.9375 -5,03125 2.3125 -4,78125 3.71875 -4,03125 5.03125 -3,09375 6.28125 -1,375 7.3125 0,21875 7.84375
(17) +> (18) +> (20) +> (21) +> (22) +> (23) +> (24) +> (25) +> (26)	-2.0625 2.4375 -1.0625 2.5 -0.125 2.375 0.71875 1.8125 1.28125 1.21875 1.59375 0.46875 1.65625 -0.28125 1.375 -1.3125 0.90625 -1.84375 0.28125 -2.25	-2.0625 2.4375 -1.0625 2.5 -0.125 2.375 0.71875 1.8125 1.28125 1.21875 1.59375 0.46875 1.65625 -0.28125 1.375 -1.3125 0.90625 -1.84375 0.28125 -2.25	(49) (50) (51) (52) (53) (54) (55) (56) (56) (57) (58)	-3.9375 -1.3125 -4.5625 -0.25 -5.0625 0.9375 -5.03125 2.3125 -4.78125 3.71875 -4.03125 5.03125 -3.09375 6.28125 -1.375 7.3125 0.21875 7.84375 1.96875 7.875	-3.9375 -1.3125 -4.5625 -0.25 -5.0625 0.9375 -5.03125 2.3125 -4.78125 3.71875 -4.03125 5.03125 -3.09375 6.28125 -1.375 7.3125 0.21875 7.84375 1.96875 7.875
(17) (18) (19) (20) (21) (23) (24) (25) (26) (27)	-2.0625 2.4375 -1.0625 2.5 -0.125 2.375 0.71875 1.8125 1.28125 1.21875 1.59375 0.46875 1.65625 -0.28125 1.375 -1.3125 0.90625 -1.84375 0.28125 -2.25 -0.4375 -2.40625	-2.0625 2.4375 -1.0625 2.5 -0.125 2.375 0.71875 1.8125 1.28125 1.21875 1.59375 0.46875 1.65625 -0.28125 1.375 -1.3125 0.90625 -1.84375 0.28125 -2.25 -0.4375 -2.40625	(49) (50) (51) (52) (53) (54) (55) (56) (57) (58) (59)	-3.9375 -1.3125 -4.5625 -0.25 -5.0625 0.9375 -5.03125 2.3125 -4.78125 3.71875 -4.03125 5.03125 -3.09375 6.28125 -1.375 7.3125 0.21875 7.84375 1.96875 7.875 3.75 7.59375	-3.9375 -1.3125 -4.5625 -0.25 -5.0625 0.9375 -5.03125 2.3125 -4.78125 3.71875 -4.03125 5.03125 -3.09375 6.28125 -1.375 7.3125 0.21875 7.84375 1.96875 7.875 3.75 7.59375
(17)	-2.0625 2.4375 -1.0625 2.5 -0.125 2.375 0.71875 1.8125 1.28125 1.21875 1.59375 0.46875 1.65625 -0.28125 1.375 -1.3125 0.90625 -1.84375 0.28125 -2.25 -0.4375 -2.40625 -1.25 -2.34375	-2,0625 2.4375 -1,0625 2.5 -0,125 2.375 0,71875 1.8125 1,28125 1.21875 1,59375 0.46875 1,55625 -0.28125 1,375 -1,3125 0,90625 -1,84375 0,28125 -2,25 -0,4375 -2,40625 -1,25 -2,34375	(49) (50) (51) (52) (53) (54) (55) (56) (57) (58) (59) (60)	-3.9375 -1.3125 -4.5625 -0.25 -5.0625 0.9375 -5.03125 2.3125 -4.78125 3.71875 -4.03125 5.03125 -3.09375 6.28125 -1.375 7.3125 0.21875 7.84375 1.96875 7.875 3.75 7.59375 5.375 6.65625	-3,9375 -1.3125 -4,5625 -0.25 -5,0625 0.9375 -5,03125 2.3125 -4,78125 3.71875 -4,03125 5.03125 -3,09375 6.28125 -1,375 7.3125 0.21875 7.84375 1.96875 7.875 3.75 7.59375 5.375 6.656625

Hình 4-3: Kết quả FFT 64 điểm (ModelSim)

4.2 IFFT 64-điểm:

ĐỒ ÁN TỐT NGHIỆP Trang 30/80

Kết quả ngõ ra y được thể hiện ở mô phỏng MATLAB và mô phỏng Model-Sim, Quartus:

4.2.1 MATLAB

```
Columns 1 through 7
    Columns 8 through 14
  -0.0563 - 0.0034i -0.0313 - 0.0313i 0.0009 - 0.0393i 0.0283 - 0.0282i 0.0416 - 0.0051i 0.0377 + 0.0194i 0.0198 + 0.0354i
 Columns 15 through 21
  Columns 22 through 28
     0.0416 + 0.00511 \\ 0.0283 + 0.02821 \\ 0.0009 + 0.03931 \\ -0.0313 + 0.03131 \\ -0.0563 + 0.00341 \\ -0.0633 - 0.03811 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463 - 0.08151 \\ -0.0463
Columns 29 through 35
  Columns 36 through 42
      0.0474 + 0.12201 -0.0065 + 0.11321 -0.0463 + 0.08151 -0.0633 + 0.03811 -0.0563 - 0.00341 -0.0313 - 0.03131 -0.0009 - 0.03931
 Columns 43 through 49
     0.0283 - 0.02821 \\ 0.0416 - 0.00511 \\ 0.0377 + 0.01941 \\ 0.0198 + 0.03541 \\ -0.0040 + 0.03661 \\ -0.0237 + 0.02291 \\ -0.0313 + 0.00001 \\ 0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.00001 \\ -0.000
 Columns 50 through 56
  Columns 57 through 63
  -0.0313 + 0.03131 & -0.0563 + 0.00341 & -0.0633 - 0.03811 & -0.0463 - 0.08151 & -0.0065 - 0.11321 & 0.0474 - 0.12201 & 0.1016 - 0.10281 \\ -0.00131 + 0.00131 + 0.00131 + 0.00131 + 0.00131 & -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 + 0.00131 + 0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 + 0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 + 0.00131 + 0.00131 \\ -0.00131 
      0.1415 - 0.05881
```

Hình 4-4: Kết quả IFFT 64-điểm (MATLAB)

4.2.2 Quartus (ModelSim)

Với giá trị u là bit nhị phân được mô tả như sau:

Khi u = '1', bộ sẽ thực hiện IFFT cho chuỗi số ngõ vào x để xuất chuỗi số ngõ ra y.

ĐỔ ÁN TỐT NGHIỆP Trang 31/80

A (CC + 1)					
/fft_testba		<u> </u>			
# /fft_testba		{00000000001.			
/fft_testba		{10} {00} {20			
÷- (0)	10 00	10	<u>+</u> (32)	0 0	0 0
(1)	20	00	<u>+</u> - \diamondsuit (33)	0 0	0 0
1 - ♦ (2) 1 - ♦ (3)	00	20	<u>+</u> (34)	0 0	0 0
		00	<u>+</u> - \diamondsuit (35)	0 0	0 0
	30	30	<u>+</u> - \diamondsuit (36)	0 0	0 0
	0.0	00	<u>+</u> -🔷 (37)	0 0	0 0
±- ♦ (6)	40	40	<u>+</u> > (38)	0 0	0 0
±- → (7)	0.0	0 0	<u>+</u> - \diamondsuit (39)	0 0	0 0
1 - ♦ (8)	0.0	0 0	<u>+</u> - \diamondsuit (40)	0 0	0 0
(9)	0.0	0 0	<u>+</u> - \diamondsuit (41)	0 0	0 0
(10)	0.0	0 0	<u>+</u> > (42)	0 0	0 0
(11)	0 0	0 0	<u>+</u> - \diamondsuit (43)	0 0	0 0
— - → (12)	0 0	0 0	<u>+</u> > (44)	0 0	0 0
± - ♦ (13)	0 0	0 0	<u>+</u> > (45)	0 0	0 0
± - ♦ (14)	0.0	0 0	<u>+</u> -🔷 (46)	0 0	0 0
-4 (15)	00	0.0	+> (47)	0 0	0 0
<u>+</u> > (16)	0 0	0 0	<u>+</u> (48)	0 0	0 0
<u>+</u> (17)	0 0	0 0	<u>+</u> > (49)	0 0	0 0
± - ♦ (18)	0 0	0 0	<u>+</u> - \diamondsuit (50)	0 0	0 0
± - ♦ (19)	0 0	0 0	<u>+</u> (51)	0 0	0 0
± - ♦ (20)	0 0	0 0	<u>+</u> - (52)	0 0	0 0
₫ - ◇ (21)	0 0	0 0	<u>+</u> > (53)	0 0	0 0
₫ - ◇ (22)	0 0	0 0	<u>+</u> (54)	0 0	0 0
<u>+</u> > (23)	0 0	0 0	<u>+</u> (55)	0 0	0 0
± - ♦ (24)	0 0	0 0	+ (56)	0 0	0 0
<u>+</u> (25)	0 0	0 0	±- (57)	0 0	0 0
± - ♦ (26)	0 0	0 0	(58)	0 0	0 0
± - ♦ (27)	0 0	0 0	±- (59)	0 0	0 0
<u>+</u> > (28)	0 0	0 0	÷ (60)	0 0	0 0
<u>+</u> - \diamondsuit (29)	0 0	0 0	(61)	0 0	0 0
<u>+</u> -🔷 (30)	0 0	0 0	<u>+</u> -◆ (62)	0 0	0 0
+ (31)	0 0	0.0	+	0 0	0 0

Hình 4-5: Ngõ vào x và bit điều khiển u = '1'

ĐỒ ÁN TỐT NGHIỆP Trang 32/80

+ (0) 0.15625 0 0.15625
1 - (2) 0.09375 0.09375 0.09375 0
+-√ (3) 0.03125 0.09375 0.03125 0.09375 0.03125 0.09375 +-√ (4) -0.03125 0.09375 -0.03125 0.09375 -0.03125 0.09375 +-√ (5) -0.0625 0.0625 -0.0625 0.0625 -0.0625 0.0625
-0.0625 0.0625 -0.0625
5.0025 0.0025
+-\(\sigma\) (6) -0.0625 0.03125 -0.0625 0.03125 -0.0625 0.03125 -0.0625 0.03125
+> (7) -0.0625 -0.03125 -0.03125 -0.0625 -0.03125 -0.0625 -0.03125 -0.0625 -0.03125
+> (8) -0.03125 -0.
+> (9) -0.03125 -0.0625 -0.0625 -0.03125 -0.0625 -0.03125 -0.0625
+> (10) 0 -0.03125
+-> (11) 0.03125 -0.0
+-> (12) 0.03125 0 0.03125 0 0.03125 0 0.03125 0
+-> (13) 0 0.03125 0 0.03125 0 0 0.03125 0 0 0.03125
+-\(\frac{1}{4}\) -0.03125 0.03125 \\ -0.03125
+-→ (15) -0.03125 0 -0.03125 0 -0.03125 0 -0.03125 0 -0.03125 0
±-♦ (16) -0.03125 0 -0.03125 0 -0.03125 0 -0.03125 0
□ -0.03125 □ -0.03125
A (12)
□ · · · · · · · · · · · · · · · · · · ·
$\begin{array}{cccccccccccccccccccccccccccccccccccc$
T ! ! !
$\begin{array}{cccccccccccccccccccccccccccccccccccc$
1 → (20) 0.03125 -0.03125 0.03125 -0.03125 0.03125 -0.03125 0.03125 -0.03125 0.03125 -0.03125 0.03125 -0.03125 0.03125 -0.03125 0.03125 -0.03125 0.03125 -0.03125 0.03125 0.03125 <
(20) 0.03125 -0.03125
+
1 - (20) 0.03125 -0.03125 0.03125 -0.03125 0.03125 -0.03125 2 - (21) 0.03125 0 0.03125 0 0.03125 0 3 - (22) 0.03125 0.03125 0.03125 0.03125 0.03125 0.03125 4 - (23) 0 0.03125 0.03125 0.03125 0.03125 0.03125 0.03125 4 - (24) -0.03125 0.03125 -0.03125 0.03125 0.03125 0.03125 4 - (25) -0.0625 0 -0.0625 0 -0.0625 0
+ → (20) 0.03125 -0.03125 0.03125 -0.03125 0.03125 -0.03125 + → (21) 0.03125 0 0.03125 0 0.03125 0 + → (22) 0.03125 0.03125 0.03125 0.03125 0.03125 0.03125 + → (23) 0 0.03125 0.03125 0 0.03125 0.03125 0 0.03125 0.03125 + → (24) -0.03125 0.03125 -0.03125 0.03125 -0.03125 0.03125 + → (25) -0.0625 0 -0.0625 0 + → (57) -0.0625 0 + → (26) -0.0625 -0.03125 + → (58) -0.0625 -0.03125 -0.0625 -0.03125
+ → (20) 0.03125 -0.03125 0.03125 -0.03125 0.03125 -0.03125 + → (21) 0.03125 0 0.03125 0 0.03125 0 + → (22) 0.03125 0.03125 0.03125 0.03125 0.03125 0.03125 + → (23) 0 0.03125 0.03125 0.03125 0.03125 0.03125 0.03125 + → (24) -0.03125 0.03125 -0.03125 0.03125 0.03125 0.03125 + → (25) -0.0625 0 + → (56) -0.03125 0.03125 -0.03125 0.03125 + → (26) -0.0625 -0.03125 + → (57) -0.0625 0 -0.0625 0 + → (27) -0.0625 -0.0375 -0.0625 -0.0375 + → (59) -0.0625 -0.09375 -0.0625 -0.09375
+ → (20) 0.03125 -0.03125 0.03125 -0.03125 0.03125 -0.03125 + → (21) 0.03125 0 0.03125 0 0.03125 0 + → (22) 0.03125 0.03125 0.03125 0.03125 0.03125 0.03125 + → (23) 0 0.03125 0.03125 0.03125 0.03125 0.03125 0.03125 + → (24) -0.03125 0.03125 + → (56) -0.03125 0.03125 + → (25) -0.0625 0 + → (57) -0.0625 0 -0.0625 0 + → (26) -0.0625 -0.03125 + → (58) -0.0625 -0.03125 -0.0625 -0.03125 + → (27) -0.0625 -0.09375 -0.0625 -0.09375 + → (59) -0.0625 -0.09375 -0.0625 -0.09375 + → (28) -0.03125 -0.125 + → (60) -0.03125 -0.125 -0.03125 -0.125

Hình 4-6: Kết quả IFFT 64 điểm (ModelSim)

ĐỔ ÁN TỐT NGHIỆP Trang 33/80

CHƯƠNG 5. KẾT QUẢ TRÊN KIT DE2-115


5.1 Quá trình thực hiện kết nối và nhập dữ liệu

5.1.1 Gán chân cho kit

- Bước 1: Vào Assignment → Pin Planner.
- Bước 2: Chọn kết nối chân dựa trên bảng danh sách các chân kết nối DE2-115.
- Bước 3: Compile chương trình.

5.1.2 Nap code

- Sau khi đã Compile chương trình, bắt đầu quá trình nạp code vào kit.
- Bước 1: Chọn Tools → Programmable.
- Bước 2: Bấm Start để bắt đầu quá trình nạp code.
- Lưu ý: Nếu không thể bắt đầu, ta kiểm tra máy tính đã có driver của Quartus II hay chưa. Nếu chưa, ta thực hiện việc dò driver của chương trình.



Hình 5-1: Quá trình nạp code

ĐÒ ÁN TỐT NGHIỆP Trang 34/80

Vì dữ liệu ngõ vào của bộ là nhị phân, người sử dụng sẽ nhập dữ liệu ngõ vào x bằng 11 công tắc từ SW0 đến SW11. Để thay đổi dữ liệu thứ n của x, người sử dụng bấm key 1 để tăng số n của x, tùy thuộc và số muốn tăng sẽ nhấn bấy nhiều lần và thay đổi dữ liệu ngõ vào tùy ý. Ví dụ, để thay đổi x(0) đến x(1) để nhập dữ liệu ngõ vào tiếp theo, người dùng nhấn 1 lần key0.



Hình 5-2: Kit DE2-115 và chức năng

Chức năng:

- SW 0 đến 11: Dữ liệu ngõ vào x.
- SW 16: Điều chỉnh tăng giảm số n. Bit 1 tăng và bit 0 giảm.
- SW 17: Điều chỉnh bộ FFT/IFFT. Bit 0 là FFT và bit 1 là IFFT.
- Key 0: Tăng và giảm ngõ vào x thứ n.
- Key 1: Tăng và giảm ngõ ra y thứ n.
- Key 2: Điều chỉnh hiển thị của LCD.
- Key 3: Reset toàn bộ dữ liệu.

ĐỒ ÁN TỐT NGHIỆP Trang 35/80

- LED Red 0 → 11: Hiển thị dữ liệu ngõ vào (nhị phân).
- LED Red 16: Hiển thị sự tăng và giảm thứ n. Nếu bit '1' sẽ tăng, bit '0' sẽ giảm.
- LED Red 17: Hiển thị chế độ FFT & IFFT. Nếu bit '0' là chế độ FFT, bit '1' là chế đô IFFT.
- LED Green 0 → 5: Hiển thị số thứ n của ngõ vào x (nhị phân).
- Hex0 → 3: Hiển thị số thứ n của ngõ vào x (thập phân).

5.2 Kết quả

Sau khi quá trình nạp kết quả thành công, LCD của kit hiển thị dòng chữ sau:



Hình 5-3: Kit hiển thị dòng chữ ban đầu của chương trình


Sau khi nhấn Key2, kit sẽ chuyển sang chế độ làm việc theo bộ FFT/IFFT.

5.2.1 Bộ biến đổi FFT:

Sau khi đã bật chế độ FFT và điều chỉnh ngõ vào x với dữ liệu:


ĐỒ ÁN TỐT NGHIỆP Trang 36/80

Kết quả ngõ ra FFT như sau:




Hình 5-4: FFT ngõ ra y(0)

ĐỒ ÁN TỐT NGHIỆP Trang 37/80



Hình 5-5: FFT ngõ ra y(45)



Hình 5-6: FFT ngõ ra y(50)

ĐỒ ÁN TỐT NGHIỆP Trang 38/80

5.2.2 Bộ biến đổi IFFT

Sau khi đã bật chế độ IFFT và điều chỉnh ngõ ra x như sau:

Kết quả ngõ ra như sau:



Hình 5-7: IFFT ngõ ra y(28)

ĐỒ ÁN TỐT NGHIỆP Trang 39/80



Hình 5-8: IFFT ngõ ra y(32)



Hình 5-9: IFFT ngõ ra y(62)

ĐỔ ÁN TỐT NGHIỆP Trang 40/80

CHƯƠNG 6. KẾT LUẬN

6.1 Kết luận

Việc thiết kế bộ FFT & IFFT 64 điểm trên nền công nghệ FPGA là một ứng dụng chứng minh sự đa dụng của công nghệ này. Dù không thể ra kết quả chính xác tuyệt đối như trong MATLAB, kết quả cho thấy công nghệ FPGA có thể thực hiện cho việc tính toán bậc cao và rất tốt cho việc nghiên cứu và phát triền. Ngoài ra, việc xử lý và kiểm tra của kết quả cũng tương đối nhanh với chip Cyclone IV.

Việc thiết kế và đưa code lên kit DE2-115 để thực hiện chức năng như 1 bộ FFT và IFFT có thể cho thấy sự đa dạng và hoạt động tốt của dòng công nghệ FPGA nói chung và kit DE2-115 nói riêng.

6.1.1 Ưu điểm:

- Có thể tùy ý thiết kế theo ý người dùng.
- Có thể ứng dụng nhiều bộ xử lý số khác trên nền FPGA 1 cách dễ dàng.
- Sử dụng được nhiều loại ngôn ngữ lập trình khác nhau (AHDL, VHDL, Verilog HDL,...).
- Giá thành tương đối phù hợp với việc nghiên cứu trong trường đại học và sinh viên.
- Nhiều thư viện code được thiết kế sẵn trong chương trình rất hữu dụng.

6.1.2 Nhược điểm:

- Độ chính xác không được cao như MATLAB.
- Tốn nhiều thời gian tổng hợp (Compile).
- Code phức tạp và nhiều.
- Không thể tổng hợp với số thực.

ĐỔ ÁN TỐT NGHIỆP Trang 41/80

6.2 Hướng phát triển

Việc thực hiện FFT & IFFT đến 64 điểm trên nền FPGA có kết quả với độ chính xác tương đối cao, người lập trình còn có thể nâng lên bậc cao hơn và có thể đến 1024 điểm và cao hơn nữa. Ngoài ra, FFT & IFFT có thể sử dụng các phương thức khác như Radix-4, Radix-mix,... để thực hiện việc xử lý. Các phương thức khác nhau sẽ có ưu nhược điểm khác nhau. Nhưng sự khác biệt của các phương thức chỉ ảnh hưởng đến tốc độ thực hiện và độ phức tạp về code, tài nguyên sử dụng và việc tổng hợp code.

ĐỒ ÁN TỐT NGHIỆP Trang 42/80

TÀI LIỆU THAM KHẢO

Tiếng Việt:

- [1] Lê Tiến Thường "Xử Lý Số Tín Hiệu Và Wavelets", trang 376 420, 2015.
- [2] http://www.dientuvietnam.net Tiếng Anh:
- [3] http://www.terasic.com.tw
- [4] Goran S. Nikolic, Milorad D. Cakic and Dragan J. Cvetkovic "Fourier Transforms High-tech Application and Current Trends", Chapter 4, February 2017.
- [5] Richard G.Lyons "Understanding Digital Signal Processing (2nd Edition)" Chapter 4, 2004.
- [6] https://cnx.org/
- [7] Terasic.com "DE2-115 User Manual" Chapter 4, 29 40 page, 2003 2010.

ĐỒ ÁN TỐT NGHIỆP Trang 43/80

PHU LUC A

File chính

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_SIGNED.all;
use IEEE.STD LOGIC ARITH.all;
use ieee.math_real.all;
use work.fft_pck.all;
use work.fixed_float_types.all;
use work.fixed_pkg.all;
use work.float_pkg.all;
entity VIP is
Port ( reset :in std_logic;
   u: in std_logic;
   inp,outp,updown : in std_logic;
   x: in sfixed(11 downto 0);
   y: out complex
);
end VIP:
architecture Behavioral of VIP is
component real_to_complex is
Port ( input_real : in idata_array;
input_comp : out odata_array2);
end component;
component butterfly is
port( u: in std logic;
c1,c2: in complex; --inputs
w,iw:in complex; -- phase factor
g1,g2 :out complex -- outputs
);
end component;
component TWiddle_Factor is
port(W,iW:out comp_array999 -- outputs
);
end component;
component P32
Port ( u: in std_logic;
   x: in odata array1;
```

ĐỒ ÁN TỐT NGHIỆP Trang 44/80

```
y : out odata_array1
 );
 end component;
 component Dao
 Port ( N: in integer;
   x: in odata array2;
   y: out odata_array2
 );
 end component;
 signal w,iw: comp_array999;
 signal s: odata_array2 := (others =>
 ("00000000000000000","0000000000000000"));
 signal g1,g2,f1,f2: odata array1 := (others =>
 ("00000000000000000","0000000000000000"));
 signal y1,y2 : odata_array2 := (others =>
 ("00000000000000000","0000000000000000"));
 signal a : sfixed(11 downto -5) := (others => '0');
 signal ii,oo : integer := 0;
 constant N: integer := 64;
 signal x1: idata array := (others => "00000000000000000");
 begin
 process(inp,ii,reset)
 begin
   if (reset = '0') then
   ii <= 0;
   x1 <= (
   000000000", "00000000000000000", "00000000000000000",
```

ĐỔ ÁN TỐT NGHIỆP Trang 45/80

000000000", "00000000000000000", "00000000000000000", 000000000", "00000000000000000", "00000000000000000", 000000000"); else if (falling_edge(inp)) then if(updown ='1') then if (ii < 63) then ii <= ii + 1;else ii ≤ 0 ; end if: else if (ii > 0) then ii <= ii - 1; else ii \leq 63; end if: end if; end if: $a(11 \text{ downto } 0) \leq x;$ $a(-1 \text{ downto } -5) \le "00000"$; $x1(ii) \le a;$ end if; end process; TF: TWiddle_Factor port map (w,iw); --Real Input value transformed in complex value sixteen bits complex transform1 : real to complex port map(x1, s); --first stage of butterfly's. bf1: butterfly port map(u,s(0),s(32),w(0),iw(0),g1(0),g2(0)); bf2: butterfly port map(u,s(1),s(33),w(16),iw(16),g1(1),g2(1)); bf3: butterfly port map(u,s(2),s(34),w(32),iw(32),g1(2),g2(2));

bf4: butterfly port map(u,s(3),s(35),w(48),iw(48),g1(3),g2(3));

ĐỒ ÁN TỐT NGHIỆP Trang 46/80

```
bf5: butterfly port map(u,s(4),s(36),w(64),iw(64),g1(4),g2(4));
bf6: butterfly port map(u,s(5),s(37),w(80),iw(80),g1(5),g2(5));
bf7: butterfly port map(u,s(6),s(38),w(96),iw(96),g1(6),g2(6));
bf8: butterfly port map(u,s(7),s(39),w(112),iw(112),g1(7),g2(7));
bf9: butterfly port map(u,s(8),s(40),w(128),iw(128),g1(8),g2(8));
bf10: butterfly port map(u,s(9),s(41),w(144),iw(144),g1(9),g2(9));
bf11: butterfly port map(u,s(10),s(42),w(160),iw(160),g1(10),g2(10));
bf12: butterfly port map(u,s(11),s(43),w(176),iw(176),g1(11),g2(11));
bf13: butterfly port map(u,s(12),s(44),w(192),iw(192),g1(12),g2(12));
bf14: butterfly port map(u,s(13),s(45),w(208),iw(208),g1(13),g2(13));
bf15: butterfly port map(u,s(14),s(46),w(224),iw(224),g1(14),g2(14));
bf16: butterfly port map(u,s(15),s(47),w(240),iw(240),g1(15),g2(15));
bf17: butterfly port map(u,s(16),s(48),w(256),iw(256),g1(16),g2(16));
bf18: butterfly port map(u,s(17),s(49),w(272),iw(272),g1(17),g2(17));
bf19: butterfly port map(u,s(18),s(50),w(288),iw(288),g1(18),g2(18));
bf20: butterfly port map(u,s(19),s(51),w(304),iw(304),g1(19),g2(19));
bf21: butterfly port map(u,s(20),s(52),w(320),iw(320),g1(20),g2(20));
bf22: butterfly port map(u,s(21),s(53),w(336),iw(336),g1(21),g2(21));
bf23: butterfly port map(u,s(22),s(54),w(352),iw(352),g1(22),g2(22));
bf24: butterfly port map(u,s(23),s(55),w(368),iw(368),g1(23),g2(23));
bf25: butterfly port map(u,s(24),s(56),w(384),iw(384),g1(24),g2(24));
bf26: butterfly port map(u,s(25),s(57),w(400),iw(400),g1(25),g2(25));
bf27: butterfly port map(u,s(26),s(58),w(416),iw(416),g1(26),g2(26));
bf28: butterfly port map(u,s(27),s(59),w(432),iw(432),g1(27),g2(27));
bf29: butterfly port map(u,s(28),s(60),w(448),iw(448),g1(28),g2(28));
bf30: butterfly port map(u,s(29),s(61),w(464),iw(464),g1(29),g2(29));
bf31: butterfly port map(u,s(30),s(62),w(480),iw(480),g1(30),g2(30));
bf32: butterfly port map(u,s(31),s(63),w(496),iw(496),g1(31),g2(31));
bff1: P32 port map(u,g1,f1);
bff2: P32 port map(u,g2,f2);
process (f1,f2)
begin
for i in 0 to 31 loop
   y1(i) \le f1(i);
   y1(32+i) \le f2(i);
   end loop;
end process;
convert0: Dao port map (N,y1,y2);
process(y2,outp,oo,reset)
```

ĐỔ ÁN TỐT NGHIỆP Trang 47/80

```
begin
if (reset = '0') then
   00 <= 0;
   else
   if falling_edge(outp) then
          if(updown ='1') then
                 if (oo < 63) then
                        00 \le 00 + 1;
                 else oo \leq 0;
                 end if;
          else
                 if (oo > 0) then
                        00 \le 00 - 1;
                 else oo \leq 63;
                 end if:
          end if;
   end if;
end if;
   y \le y2(00);
end process;
end Behavioral;
File 32 điểm
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_SIGNED.all;
use IEEE.STD_LOGIC_ARITH.all;
use ieee.math_real.all;
use work.fft_pck.all;
use work.fixed_float_types.all;
use work.fixed_pkg.all;
use work.float_pkg.all;
entity P32 is
Port ( u: in std_logic;
   x: in odata_array1;
   y: out odata_array1
);
end P32;
architecture Behavioral of P32 is
component butterfly is
```

ĐỒ ÁN TỐT NGHIỆP Trang 48/80

```
port( u: in std logic;
c1,c2: in complex; --inputs
w,iw:in complex; -- phase factor
g1,g2:out complex -- outputs
):
end component;
component P16
Port ( u: in std_logic;
   x: in odata_array;
   y : out odata_array
);
end component;
component TWiddle Factor is
port(W,iW:out comp_array999 -- outputs
);
end component;
signal w,iw: comp_array999;
signal g1,g2,f1,f2: odata array := (others =>
("00000000000000000","0000000000000000"));
begin
TF: TWiddle_Factor port map (w,iw);
--first stage of butterfly's.
bf1: butterfly port map(u,x(0),x(16),w(0),iw(0),g1(0),g2(0));
bf2: butterfly port map(u,x(1),x(17),w(32),iw(32),g1(1),g2(1));
bf3: butterfly port map(u,x(2),x(18),w(64),iw(64),g1(2),g2(2));
bf4: butterfly port map(u,x(3),x(19),w(96),iw(96),g1(3),g2(3));
bf5: butterfly port map(u,x(4),x(20),w(128),iw(128),g1(4),g2(4));
bf6: butterfly port map(u,x(5),x(21),w(160),iw(160),g1(5),g2(5));
bf7: butterfly port map(u,x(6),x(22),w(192),iw(192),g1(6),g2(6));
bf8: butterfly port map(u,x(7),x(23),w(224),iw(224),g1(7),g2(7));
bf9: butterfly port map(u,x(8),x(24),w(256),iw(256),g1(8),g2(8));
bf10: butterfly port map(u,x(9),x(25),w(288),iw(288),g1(9),g2(9));
bf11: butterfly port map(u,x(10),x(26),w(320),iw(320),g1(10),g2(10));
bf12: butterfly port map(u,x(11),x(27),w(352),iw(352),g1(11),g2(11));
bf13: butterfly port map(u,x(12),x(28),w(384),iw(384),g1(12),g2(12));
bf14: butterfly port map(u,x(13),x(29),w(416),iw(416),g1(13),g2(13));
bf15: butterfly port map(u,x(14),x(30),w(448),iw(448),g1(14),g2(14));
bf16: butterfly port map(u,x(15),x(31),w(480),iw(480),g1(15),g2(15));
```

ĐỔ ÁN TỐT NGHIỆP Trang 49/80

```
bff1: P16 port map(u,g1,f1);
bff2: P16 port map(u,g2,f2);
process (f1,f2)
begin
for i in 0 to 15 loop
   y(i) \le f1(i);
   y(16+i) \le f2(i);
   end loop;
end process;
end Behavioral;
File 16 điểm
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_SIGNED.all;
use IEEE.STD_LOGIC_ARITH.all;
use ieee.math_real.all;
use work.fft_pck.all;
use work.fixed_float_types.all;
use work.fixed_pkg.all;
use work.float_pkg.all;
entity P16 is
Port ( u: in std_logic;
   x: in odata_array;
   y: out odata_array
);
end P16;
architecture Behavioral of P16 is
component butterfly is
port( u: in std_logic;
c1,c2: in complex; --inputs
w,iw:in complex; -- phase factor
g1,g2 :out complex -- outputs
);
end component;
component TWiddle_Factor is
port(W,iW:out comp_array999 -- outputs
end component;
```

ĐỔ ÁN TỐT NGHIỆP Trang 50/80

```
signal w,iw: comp array999;
signal g,f,h: odata array := (others =>
("00000000000000000","000000000000000"));
begin
TF: TWiddle Factor port map (w,iw);
--first stage of butterfly's.
bf11: butterfly port map(u,x(0),x(8),w(0),iw(0),g(0),g(8));
bf12: butterfly port map(u,x(1),x(9),w(64),iw(64),g(1),g(9));
bf13: butterfly port map(u,x(2),x(10),w(128),iw(128),g(2),g(10));
bf14: butterfly port map(u,x(3),x(11),w(192),iw(192),g(3),g(11));
bf15: butterfly port map(u,x(4),x(12),w(256),iw(256),g(4),g(12));
bf16: butterfly port map(u,x(5),x(13),w(320),iw(320),g(5),g(13));
bf17: butterfly port map(u,x(6),x(14),w(384),iw(384),g(6),g(14));
bf18: butterfly port map(u,x(7),x(15),w(448),iw(448),g(7),g(15));
--second stage of butterfly's.
bf21 : butterfly port map(u,g(0),g(4),w(0),iw(0),f(0),f(4));
bf22: butterfly port map(u,g(1),g(5),w(128),iw(128),f(1),f(5));
bf23: butterfly port map(u,g(2),g(6),w(256),iw(256),f(2),f(6));
bf24: butterfly port map(u,g(3),g(7),w(384),iw(384),f(3),f(7));
bf25 : butterfly port map(u,g(8),g(12),w(0),iw(0),f(8),f(12));
bf26: butterfly port map(u,g(9),g(13),w(128),iw(128),f(9),f(13));
bf27: butterfly port map(u,g(10),g(14),w(256),iw(256),f(10),f(14));
bf28: butterfly port map(u,g(11),g(15),w(384),iw(384),f(11),f(15));
--third stage of butterfly's.
bf31 : butterfly port map(u,f(0),f(2),w(0),iw(0),h(0),h(2));
bf32: butterfly port map(u,f(1),f(3),w(256),iw(256),h(1),h(3));
bf33 : butterfly port map(u,f(4),f(6),w(0),iw(0),h(4),h(6));
bf34: butterfly port map(u,f(5),f(7),w(256),iw(256),h(5),h(7));
bf35 : butterfly port map(u,f(8),f(10),w(0),iw(0),h(8),h(10));
bf36: butterfly port map(u,f(9),f(11),w(256),iw(256),h(9),h(11));
bf37: butterfly port map(u,f(12),f(14),w(0),iw(0),h(12),h(14));
bf38: butterfly port map(u,f(13),f(15),w(256),iw(256),h(13),h(15));
--fourth stage of butterfly's.
bf41: butterfly port map(u,h(0),h(1),w(0),iw(0),y(0),y(1));
bf42: butterfly port map(u,h(2),h(3),w(0),iw(0),v(2),v(3));
bf43: butterfly port map(u,h(4),h(5),w(0),iw(0),v(4),v(5));
bf44: butterfly port map(u,h(6),h(7),w(0),iw(0),y(6),y(7));
```

ĐỒ ÁN TỐT NGHIỆP Trang 51/80

```
bf45: butterfly port map(u,h(8),h(9),w(0),iw(0),v(8),v(9));
bf46: butterfly port map(u,h(10),h(11),w(0),iw(0),y(10),y(11));
bf47: butterfly port map(u,h(12),h(13),w(0),iw(0),y(12),y(13));
bf48: butterfly port map(u,h(14),h(15),w(0),iw(0),y(14),y(15));
end Behavioral:
File hiển thi LCD
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.all;
use IEEE.STD_LOGIC_ARITH.all;
use ieee.math_real.all;
use work.fft_pck.all;
use work.fixed_float_types.all;
use work.fixed_pkg.all;
use work.float_pkg.all;
ENTITY LCD_hienthi IS
 PORT(
                      std logic;
   reset
               : IN
   clock 50
                        std_logic;
                  : IN
   lcd rs
                : OUT
                        std logic;
   lcd e
                : OUT
                        std logic;
   lcd rw
                : OUT std_logic;
   lcd_on
                : OUT
                         std_logic;
   lcd blon
                 : OUT
                        std_logic;
   data bus 0
                  : INOUT STD_LOGIC;
                  : INOUT STD_LOGIC;
   data_bus_1
   data bus 2
                  : INOUT STD_LOGIC;
   data_bus_3
                   : INOUT STD LOGIC;
   data_bus_4
                  : INOUT STD_LOGIC;
   data_bus_5
                   : INOUT STD_LOGIC;
   data bus 6
                   : INOUT STD_LOGIC;
   data bus 7
                   : INOUT STD LOGIC;
   u,u1: in std_logic;
         led u,led updown :out std logic;
         inp,outp,updown: in std logic;
         x: in sfixed(11 downto 0);
         out1 : out sfixed(11 downto 0);
         out2 : out std logic vector(5 downto 0);
         HEX1, HEX2, HEX3, HEX4: out std logic vector(6 downto 0)
```

ĐỒ ÁN TỐT NGHIỆP Trang 52/80

```
);
END entity;
ARCHITECTURE a OF LCD hienthi IS
 type character_string is array (0 to 31) of STD_LOGIC_VECTOR(7 downto 0);
 type state type is (lap ham, mo hienthi, mode set, print string,
             line2, return home, drop lcd e, reset1, reset2,
              reset3, tat_hienthi, display_clear);
 component VIP
 port(
         reset: in std_LOGIC;
 u: in std_logic;
   inp,outp,updown: in std_logic;
   x: in sfixed(11 downto 0);
   y : out complex
 );
 end component;
 signal state, next command
                                 : state_type;
 signal lcd display string
                               : character string;
 signal lcd display string 01
                                 : character string;
 signal lcd_display_string_02
                                 : character_string;
 signal data_bus_value, ky_tu_ke : STD_LOGIC_VECTOR(7 downto 0);
 signal clk count 400hz
                                : STD LOGIC VECTOR(23 downto 0);
 signal char count
                             : STD_LOGIC_VECTOR(4 downto 0);
 signal clk_400hz_enable,lcd_rw_int: std_logic;
 signal data_bus,bcd1
                           : STD_LOGIC_VECTOR(7 downto 0);
 signal y1 : complex;
 signal yr,yi: sfixed(11 downto -5);
 signal bcdr,bcdi : std_logic_vector(19 downto 0);
 signal step1,step2,a,b: std_logic_vector(5 downto 0) := "000000";
 signal begin1 : std_logic := '0';
BEGIN
data bus 0 \le \text{data bus}(0);
data bus 1 \le data bus(1);
data_bus_2 \le data_bus(2);
data bus 3 \le \text{data bus}(3);
data bus 4 \le data bus(4);
data bus 5 \le \text{data bus}(5);
data_bus_6 \le data_bus(6);
```

ĐỒ ÁN TỐT NGHIỆP Trang 53/80

```
data_bus_7 \le data_bus(7);
led u \le u;
led_updown <= updown;</pre>
yr \ll y1.r;
yi \ll y1.i;
out 1 <= x;
FFTIFFT: VIP port map (reset,u,inp,outp,updown,x,y1);
bcdr \le to_bcd(yr);
bcdi <= to_bcd(yi);
process(outp,u,inp,updown,reset,bcdi,bcdr)
begin
if(reset = '0') then
   step1 <= "000000";
   else
   if falling_edge(outp) then
          if (updown = '1') then
                  if (step 1 < 63) then
                 step1 \le step1 + 1;
                 else step1 <= "000000";
                  end if;
          else
                  if (step 1 > 0) then
                 step1 \le step1 - 1;
                  else step1 <= "111111";
                  end if;
          end if;
   end if:
end if;
if(reset = '0') then
   step2 <= "000000";
   else
   if falling_edge(inp) then
          if(updown = '1') then
                  if (step 2 < 63) then
                  step2 \le step2 + 1;
                  else step2 <= "000000";
                  end if;
          else
                  if (step 2 > 0) then
```

ĐỔ ÁN TỐT NGHIỆP Trang 54/80

```
step2 \le step2 - 1;
                  else step2 <= "111111";
                  end if;
          end if;
   end if;
end if;
_____
if (step 2 > 59) then
          a \le step2 - 60;
          b \le "000110";
   elsif (step2 > 49) then
          a \le step2 - 50;
          b \le "000101";
   elsif (step2 > 39) then
          a \le step2 - 40;
          b \le "000100";
   elsif (step2 > 29) then
          a \le step2 - 30;
          b <= "000011";
   elsif (step2 > 19) then
          a \le step2 - 20;
          b \le "000010";
   elsif (step2 > 9) then
          a \le step2 - 10;
          b \le "000001";
   else
          a \le step2;
          b \le "000000";
   end if;
HEX1 \le to_7seg(a);
HEX2 \le to_7seg(b);
HEX3 <= "0001001";
HEX4 <= "0110111";
out2 \le step2;
bcd1 <= to_bcd1(step1);</pre>
if(u = '1') then
   lcd_display_string_02(0) <= x"49";</pre>
   else lcd_display_string_02(0) <= x"20";
```

ĐỔ ÁN TỐT NGHIỆP Trang 55/80

```
end if;
lcd display string 02(1) \le x''46'';
lcd_display_string_02(2) \le x"46";
lcd display string 02(3) \le x"54";
lcd display string 02(4) \le x"3A";
lcd display string 02(5) \le x"79";
lcd display string 02(6) \le x''28'';
lcd_display_string_02(7) <= "0011" & bcd1(7 downto 4);
lcd_display_string_02(8) <= "0011" & bcd1(3 downto 0);
lcd_display_string_02(9) <= x"29";</pre>
lcd_display_string_02(10) <= x"3D";</pre>
lcd_display_string_02(11) \le x"20";
lcd display string 02(12) \le x''20'';
lcd_display_string_02(13) \le x"20";
lcd_display_string_02(14) \le x"20";
lcd_display_string_02(15) \le x"20";
if (yr(11) = '1') then
  lcd display string 02(16) \le x''2D'';
else
  lcd display string 02(16) \le x''2B'';
end if;
lcd_display_string_02(17) <= "0011" & bcdr(19 downto 16);
lcd display string 02(18) \le 0011" & bcdr(15 downto 12);
lcd display string 02(19) \le 0011" & bcdr(11 downto 8);
lcd_display_string_02(20) <= "0011" & bcdr(7 downto 4);
lcd_display_string_02(21)<= x"2E";</pre>
lcd_display_string_02(22) <= "0011" & bcdr(3 downto 0);
if (yi(11) = '1') then
  lcd_display_string_02(23) <= x"2D";</pre>
else
  lcd_display_string_02(23) <= x"2B";</pre>
end if;
lcd_display_string_02(24) <= "0011" & bcdi(19 downto 16);
lcd display string 02(25) \le 0011" & bcdi(15 downto 12);
lcd_display_string_02(26) <= "0011" & bcdi(11 downto 8);
lcd display string 02(27) \le 0011" & bcdi(7 downto 4);
lcd display string 02(28) \le x''2E'';
lcd display string 02(29) \le 0011" & bcdi(3 downto 0);
lcd_display_string_02(30)<= x"69";
```

ĐỔ ÁN TỐT NGHIỆP Trang 56/80

```
lcd_display_string_02(31)<= x"20";
   end process;
   lcd_display_string_01 <=</pre>
    (
               W
                                        c o
   -- Line 1
                           e
                               1
x"57",x"65",x"6C",x"63",x"6F",x"6D",x"65",x"21",x"20",x"20",x"20",x"20",x"20",x"20"
,x"20",x"20",
                       T
   -- Line 2 T D
                                 U
                                          i v e r s
                                        n
                                                                 i t
x"54",x"44",x"54",x"20",x"55",x"6E",x"69",x"76",x"65",x"72",x"73",x"69",x"74",x"79",
x"21",x"20"
    );
    data_bus <= data_bus_value when lcd_rw_int = '0' else "ZZZZZZZZZZ";
   lcd rw <= lcd rw int;
   ------ MAY TRANG THAI ------
   process(u1)
   begin
   if(rising_edge(u1)) then
      if(begin1 = '0') then
            begin1 <= begin1 xor '1';
      else
            begin1 <= '0';
      end if;
   end if;
      if(begin1 = '0') then
            ky_tu_ke <= lcd_display_string_01(CONV_INTEGER(char_count));
      else ky_tu_ke <= lcd_display_string_02(CONV_INTEGER(char_count));
      end if:
   end process;
   process(clock_50)
   begin
      if (rising_edge(clock_50)) then
        if (reset = '0') then
         clk count 400hz \le x''000000'';
         clk 400hz enable <= '0';
        else
        if (clk count 400hz \le x"01E848") then
             clk count 400hz \le clk count 400hz + 1;
             clk 400hz enable <= '0';
         else
```

ĐỔ ÁN TỐT NGHIỆP Trang 57/80

```
clk count 400hz \le x''000000'';
            clk 400hz enable <= '1';
       end if;
     end if;
   end if;
end process;
process (clock_50, reset)
begin
     if reset = '0' then
       state <= reset1;
       data_bus_value <= x"38";
       next_command <= reset2;</pre>
       lcd e <= '1';
       lcd_rs <= '0';
      lcd_rw_int <= '0';
     elsif rising_edge(clock_50) then
        if clk_400hz_enable = '1' then
          case state is
               when reset 1 = >
                  lcd e <= '1';
                  lcd_rs <= '0';
                  lcd_rw_int <= '0';
                  data_bus_value <= x"38";
                  state <= drop_lcd_e;
                  next_command <= reset2;</pre>
                  char_count <= "00000";
               when reset2 =>
                  lcd_e <= '1';
                  lcd_rs <= '0';
                  lcd_rw_int <= '0';
                  data_bus_value <= x"38";
                  state <= drop_lcd_e;
                  next_command <= reset3;</pre>
               when reset3 = >
                  lcd_e <= '1';
                  lcd_rs <= '0';
                  lcd rw int <= '0';
                  data bus value \leq x"38";
                  state <= drop_lcd_e;</pre>
```

ĐỔ ÁN TỐT NGHIỆP Trang 58/80

```
next_command <= lap_ham;</pre>
when lap ham =>
   lcd_e <= '1';
  lcd rs \le '0';
   lcd rw int <= '0';
   data bus value \leq x"38";
  state <= drop_lcd_e;
   next_command <= tat_hienthi;</pre>
when tat hienthi =>
  lcd_e <= '1';
  lcd_rs <= '0';
  lcd_rw_int <= '0';
   data bus value <= x"08";
   state <= drop_lcd_e;
   next_command <= display_clear;</pre>
when display_clear =>
   lcd_e <= '1';
   lcd_rs <= '0';
   lcd rw int <= '0';
   data bus value \leq x"01";
   state <= drop_lcd_e;
   next command <= mo hienthi;
when mo hienthi =>
   lcd e <= '1';
  lcd_rs <= '0';
   lcd_rw_int <= '0';
   data_bus_value <= x"0C";
   state <= drop_lcd_e;
   next_command <= mode_set;</pre>
when mode_set =>
  lcd_e <= '1';
   lcd_rs <= '0';
   lcd rw int <= '0';
   data bus value \leq x''06'';
   state <= drop_lcd_e;
   next_command <= print_string;</pre>
when print string =>
   state <= drop lcd e;
   lcd_e <= '1';
```

ĐỒ ÁN TỐT NGHIỆP Trang 59/80

```
lcd rs <= '1';
              lcd rw int <= '0';
              if (ky_tu_ke(7 \text{ downto } 4) /= x"0") then
                  data_bus_value <= ky_tu_ke;
              end if:
              if (char\_count < "11111") AND (ky\_tu\_ke /= x"fe") then
                  char_count <= char_count + 1;</pre>
              else
                  char_count <= "00000";
              end if;
              if char\_count = 15 then
                  next_command <= line2;</pre>
              elsif (char_count = 31) or (ky_tu_ke = x"fe") then
                  next_command <= return_home;</pre>
              else
                  next_command <= print_string;</pre>
              end if:
          when line2 =>
              lcd e <= '1';
              lcd rs <= '0';
              lcd_rw_int <= '0';
              data_bus_value <= x"c0";
              state <= drop_lcd_e;
              next command <= print string;</pre>
           when return_home =>
              lcd_e <= '1';
              lcd_rs <= '0';
              lcd_rw_int <= '0';
              data_bus_value <= x"80";
              state <= drop_lcd_e;
              next_command <= print_string;</pre>
           when drop_lcd_e =>
              state <= next_command;</pre>
              lcd e \le 0';
              lcd_blon <= '1';
              lcd on <= '1';
           end case;
    end if;
end if;
```

ĐỔ ÁN TỐT NGHIỆP Trang 60/80

```
end process;
END a:
File Butterfly
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use work.fft_pck.all;
use work.fixed float types.all;
use work.fixed_pkg.all;
use work.float_pkg.all;
entity butterfly is
port( u: in std_logic;
c1,c2: in complex; --inputs
w,iw:in complex; -- phase factor
g1,g2 :out complex -- outputs
);
end butterfly;
architecture Behavioral of butterfly is
constant c: complex := ("000000000000000", "0000000000000000");
signal a,b: complex;
begin
--butterfly equations.
process(u,c1,c2,w,iw,b,a)
begin
if u = '0' then
--FFT.
g1 \le add(c1,c2);
g2 \ll mult(sub(c1,c2),w);
else
--IFFT.
b \le add(c1,c2);
g1 \ll mult(b,c);
a \le mult(sub(c1,c2),iw);
g2 \ll mult(a,c);
end if;
end process;
end Behavioral;
File đảo bit
library IEEE;
```

ĐỔ ÁN TỐT NGHIỆP Trang 61/80

```
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD_LOGIC_SIGNED.all;
use IEEE.STD_LOGIC_ARITH.all;
use ieee.math real.all;
use work.fft_pck.all;
use work.fixed float types.all;
use work.fixed_pkg.all;
use work.float_pkg.all;
entity Dao is
Port ( N: in integer;
   x : in odata_array2;
   y: out odata_array2
);
end Dao;
architecture Behavioral of Dao is
signal z,c: i_array1 := (others => "0000000000");
signal q : i_array := (others => 0);
signal o : integer;
begin
 process(N,x,q)
 begin
  for i in 0 to 63 loop
  if (i < N) then
    z(i) \le div(i);
  c(i) \le convert(z(i),N);
  q(i) \le bin_to_dec1(c(i));
  y(i) \le x(q(i));
    end if;
 end loop;
end process;
end Behavioral;
File bảng hệ số nhân
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_SIGNED.all;
use IEEE.STD_LOGIC_ARITH.all;
use ieee.math real.all;
use work.fixed_float_types.all;
use work.fixed_pkg.all;
```

ĐỔ ÁN TỐT NGHIỆP Trang 62/80

```
use work.float pkg.all;
use Work.fft pck.all;
entity TWiddle_Factor is
port(W,iW:out comp array999
);
end TWiddle Factor;
architecture Behavioral of TWiddle_Factor is
signal i,n: integer;
constant M :integer := 511;
begin
process(i,n)
         begin
    for i in 0 to 40 loop
  W(i).r <= "0000000000100000";
  iW(i).r <= "0000000000100000";
  W(M-i).r \le "11111111111111100000";
  iW(M-i).r \le "11111111111111100000";
 end loop;
 for i in 41 to 57 loop
  W(i).r <= "0000000000011111";
  iW(i).r \le "00000000000011111";
  W(M-i).r \le "1111111111111100001";
  iW(M-i).r \le "11111111111111100001";
 end loop;
 for i in 58 to 71 loop
  W(i).r <= "00000000000011110";
  iW(i).r \le "0000000000011110";
  W(M-i).r \le "1111111111111100010";
  iW(M-i).r \le "11111111111111100010";
 end loop;
 for i in 72 to 82 loop
  W(i).r <= "0000000000011101";
  iW(i).r \le "0000000000011101";
  W(M-i).r \le "11111111111111100011";
  iW(M-i).r \le "11111111111111100011";
 end loop;
 for i in 83 to 92 loop
  W(i).r <= "0000000000011100";
  iW(i).r \le "0000000000011100";
```

ĐỔ ÁN TỐT NGHIỆP Trang 63/80

```
W(M-i).r \le "1111111111111100100";
iW(M-i).r \le "11111111111111100100";
end loop;
for i in 93 to 101 loop
W(i).r <= "0000000000011011";
iW(i).r \le "0000000000011011";
W(M-i).r \le "11111111111111100101";
iW(M-i).r \le "1111111111111100101";
end loop;
for i in 102 to 109 loop
W(i).r <= "0000000000011010";
iW(i).r \le "0000000000011010";
W(M-i).r \le "1111111111111100110";
iW(M-i).r \le "1111111111111100110";
end loop;
for i in 110 to 117 loop
W(i).r <= "0000000000011001";
iW(i).r \le "0000000000011001";
end loop;
for i in 118 to 125 loop
W(i).r <= "0000000000011000";
iW(i).r \le "0000000000011000";
end loop;
for i in 126 to 132 loop
W(i).r <= "0000000000010111";
iW(i).r \le "00000000000010111";
end loop;
for i in 133 to 139 loop
W(i).r <= "00000000000010110";
iW(i).r \le "00000000000010110";
end loop;
```

ĐỔ ÁN TỐT NGHIỆP Trang 64/80

```
for i in 140 to 145 loop
W(i).r <= "00000000000010101";
iW(i).r \le "0000000000010101";
end loop;
for i in 146 to 152 loop
W(i).r <= "00000000000010100";
iW(i).r \le "0000000000010100";
W(M-i).r \le "1111111111111111101100";
iW(M-i).r \le "1111111111111111101100";
end loop;
for i in 153 to 158 loop
W(i).r <= "00000000000010011";
iW(i).r <= "00000000000010011";
end loop;
for i in 159 to 164 loop
W(i).r <= "0000000000010010";
iW(i).r \le "0000000000010010";
end loop;
for i in 165 to 170 loop
W(i).r <= "00000000000010001";
iW(i).r \le "00000000000010001";
end loop;
for i in 171 to 176 loop
 W(i).r \le "0000000000010000";
iW(i).r \le "0000000000010000";
W(M-i).r \le "11111111111111110000";
iW(M-i).r \le "11111111111111110000";
end loop;
for i in 177 to 182 loop
W(i).r <= "00000000000001111";
iW(i).r \le "0000000000001111";
```

ĐỔ ÁN TỐT NGHIỆP Trang 65/80

```
W(M-i).r \le "11111111111111110001";
iW(M-i).r \le "11111111111111110001";
end loop;
for i in 183 to 187 loop
W(i).r <= "0000000000001110";
iW(i).r \le "0000000000001110";
W(M-i).r \le "11111111111111110010";
iW(M-i).r \le "11111111111111110010";
end loop;
for i in 188 to 193 loop
W(i).r \le "0000000000001101";
iW(i).r \le "0000000000001101";
W(M-i).r \le "11111111111111110011";
end loop;
for i in 194 to 198 loop
W(i).r <= "0000000000001100";
iW(i).r \le "0000000000001100";
end loop;
for i in 199 to 204 loop
W(i).r <= "0000000000001011";
iW(i).r <= "00000000000001011";
end loop;
for i in 205 to 209 loop
W(i).r <= "0000000000001010";
iW(i).r \le "00000000000001010";
end loop;
for i in 210 to 214 loop
W(i).r <= "0000000000001001";
iW(i).r \le "0000000000001001";
end loop;
```

ĐỒ ÁN TỐT NGHIỆP Trang 66/80

```
for i in 215 to 220 loop
W(i).r <= "00000000000001000";
iW(i).r \le "0000000000001000";
W(M-i).r \le "11111111111111111000";
iW(M-i).r \le "11111111111111111000";
end loop;
for i in 221 to 225 loop
W(i).r <= "00000000000000111";
iW(i).r \le "00000000000000111";
end loop;
for i in 226 to 230 loop
W(i).r <= "0000000000000110";
iW(i).r <= "00000000000000110";
end loop;
for i in 231 to 235 loop
W(i).r <= "00000000000000101";
iW(i).r \le "00000000000000101";
end loop;
for i in 236 to 240 loop
W(i).r <= "00000000000000100";
iW(i).r \le "00000000000000100";
end loop;
for i in 241 to 245 loop
W(i).r \le "00000000000000011";
iW(i).r \le "00000000000000011";
end loop;
for i in 246 to 250 loop
W(i).r <= "000000000000000010";
iW(i).r \le "000000000000000010";
```

ĐỔ ÁN TỐT NGHIỆP Trang 67/80

```
end loop;
for i in 251 to 254 loop
W(i).r <= "00000000000000001";
iW(i).r \le "00000000000000001";
iW(M-i).r <= "1111111111111111";
end loop;
for i in 255 to 256 loop
W(i).r \le "000000000000000000";
iW(i).r \le "000000000000000000";
end loop;
for n in 0 to 5 loop
 iW(n).i <= "000000000000000000";
W(M-n).i \le "000000000000000000";
iW(M-n).i \le "000000000000000000";
end loop;
for n in 6 to 10 loop
iW(n).i <= "00000000000000001";
iW(M-n).i \le "00000000000000001";
end loop;
for n in 11 to 15 loop
 iW(n).i <= "000000000000000010";
iW(M-n).i \le "000000000000000010";
end loop;
for n in 16 to 20 loop
 iW(n).i <= "00000000000000011";
iW(M-n).i \le "00000000000000011";
end loop;
for n in 21 to 25 loop
 iW(n).i <= "00000000000000100";
```

ĐỔ ÁN TỐT NGHIỆP Trang 68/80

```
W(n).i <= "11111111111111111100";
end loop;
for n in 26 to 30 loop
 iW(n).i <= "00000000000000101";
iW(M-n).i \le "00000000000000101";
end loop;
for n in 31 to 35 loop
 iW(n).i <= "0000000000000110";
iW(M-n).i \le "00000000000000110";
end loop;
for n in 36 to 41 loop
 iW(n).i <= "00000000000000111";
iW(M-n).i \le "00000000000000111";
end loop;
for n in 42 to 46 loop
 iW(n).i <= "0000000000001000";
W(n).i <= "11111111111111111000";
 iW(M-n).i \le "00000000000001000";
W(M-n).i \le "11111111111111111000";
end loop;
for n in 47 to 51 loop
 iW(n).i <= "0000000000001001";
iW(M-n).i \le "00000000000001001";
end loop;
for n in 52 to 57 loop
 iW(n).i <= "0000000000001010";
iW(M-n).i \le "00000000000001010";
```

ĐỒ ÁN TỐT NGHIỆP Trang 69/80

```
end loop;
for n in 58 to 62 loop
  iW(n).i <= "00000000000001011";
 iW(M-n).i \le "0000000000001011";
 end loop;
for n in 63 to 68 loop
  iW(n).i <= "0000000000001100";
 iW(M-n).i \le "0000000000001100";
 end loop;
for n in 69 to 73 loop
  iW(n).i <= "0000000000001101";
 W(n).i <= "1111111111111110011";
  iW(M-n).i \le "0000000000001101";
 end loop;
for n in 74 to 79 loop
  iW(n).i <= "0000000000001110";
 W(n).i <= "1111111111111110010";
  iW(M-n).i \le "0000000000001110";
 W(M-n).i \le "11111111111111110010";
end loop;
for n in 80 to 85 loop
  iW(n).i <= "00000000000001111";
 W(n).i <= "1111111111111110001";
  iW(M-n).i \le "0000000000001111";
 W(M-n).i \le "11111111111111110001";
end loop;
for n in 86 to 91 loop
  iW(n).i <= "0000000000010000";
 W(n).i <= "1111111111111110000";
  iW(M-n).i \le "0000000000010000";
 W(M-n).i \le "11111111111111110000";
end loop;
for n in 92 to 97 loop
  iW(n).i <= "0000000000010001";
```

ĐỔ ÁN TỐT NGHIỆP Trang 70/80

```
iW(M-n).i \le "0000000000010001";
end loop;
for n in 98 to 103 loop
 iW(n).i <= "0000000000010010";
iW(M-n).i \le "0000000000010010";
end loop;
for n in 104 to 110 loop
 iW(n).i <= "0000000000010011";
iW(M-n).i \le "0000000000010011";
end loop;
for n in 111 to 116 loop
 iW(n).i <= "0000000000010100";
W(n).i <= "1111111111111111101100";
 iW(M-n).i \le "0000000000010100";
W(M-n).i \le "1111111111111111101100";
end loop;
for n in 117 to 123 loop
 iW(n).i <= "0000000000010101";
iW(M-n).i \le "0000000000010101";
end loop;
for n in 124 to 130 loop
 iW(n).i <= "0000000000010110";
iW(M-n).i \le "0000000000010110";
end loop;
for n in 131 to 138 loop
 iW(n).i <= "00000000000010111";
iW(M-n).i \le "0000000000010111";
```

ĐỔ ÁN TỐT NGHIỆP Trang 71/80

```
end loop;
for n in 139 to 146 loop
  iW(n).i <= "0000000000011000";
 W(n).i <= "1111111111111111101000";
  iW(M-n).i \le "0000000000011000";
 end loop;
for n in 147 to 154 loop
  iW(n).i <= "0000000000011001";
 W(n).i <= "1111111111111100111";
  iW(M-n).i \le "0000000000011001";
 end loop;
for n in 155 to 163 loop
  iW(n).i <= "0000000000011010";
 W(n).i <= "1111111111111100110";
  iW(M-n).i \le "0000000000011010";
 W(M-n).i \le "11111111111111100110";
end loop;
for n in 164 to 173 loop
  iW(n).i <= "0000000000011011";
 W(n).i <= "1111111111111100101";
  iW(M-n).i \le "0000000000011011";
 W(M-n).i \le "11111111111111100101";
end loop;
for n in 174 to 184 loop
  iW(n).i <= "0000000000011100";
 W(n).i <= "1111111111111100100";
  iW(M-n).i \le "0000000000011100";
 W(M-n).i \le "11111111111111100100";
end loop;
for n in 185 to 198 loop
  iW(n).i <= "0000000000011101";
 W(n).i <= "1111111111111100011";
  iW(M-n).i \le "0000000000011101";
 W(M-n).i \le "11111111111111100011";
end loop;
for n in 199 to 215 loop
  iW(n).i <= "0000000000011110";
```

ĐỔ ÁN TỐT NGHIỆP Trang 72/80

```
W(n).i <= "1111111111111100010";
   iW(M-n).i \le "0000000000011110";
  W(M-n).i \le "1111111111111100010";
 end loop;
 for n in 216 to 254 loop
   iW(n).i <= "0000000000011111";
  W(n).i <= "1111111111111100001";
   iW(M-n).i \le "0000000000011111";
  W(M-n).i \le "1111111111111100001";
 end loop;
 for n in 255 to 256 loop
   iW(n).i <= "0000000000100000";
  W(n).i <= "1111111111111100000";
 end loop;
end process;
end Behavioral;
```

File fft_package

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.all;
use IEEE.STD LOGIC ARITH.all;
use ieee.math_real.all;
use work.fixed_float_types.all;
use work.fixed_pkg.all;
use work.float_pkg.all;
package fft_pck is
type complex is
record
r: sfixed(11 downto -5);
i : sfixed(11 downto -5);
end record:
type realcomplex is
record
r : real:
i : real;
end record;
```

ĐỔ ÁN TỐT NGHIỆP Trang 73/80

```
type idata array is array (0 to 63) of sfixed(11 downto -5);
   type comp array is array (0 to 7) of complex;
   type comp_array1 is array (0 to 15) of complex;
   type comp array999 is array (0 to 511) of complex;
   type comp array2 is array (0 to 31) of complex;
   type odata array is array (0 to 15) of complex;
   type odata_array1 is array (0 to 31) of complex;
   type odata_array2 is array (0 to 63) of complex;
   type i_array1 is array (0 to 63) of std_logic_vector(9 downto 0);
   type i_array is array (0 to 63) of integer;
   function add (n1,n2 : complex) return complex;
   function sub (n1,n2 : complex) return complex;
   function mult (n1,n2 : complex) return complex;
   function div (n1 : integer) return std_logic_vector;
   function bin_to_dec (n1 : sfixed(11 downto -5)) return real;
   function bin_to_dec1 (n1 : std_logic_vector(9 downto 0)) return integer;
   function convert (n1 : std_logic_vector(9 downto 0); n2 : integer) return
std_logic_vector;
   function to bcd (bin: sfixed(11 downto -5)) return std logic vector;
   function to bcd1 (bin: std logic vector(5 downto 0)) return std logic vector;
   end fft_pck;
   package body fft pck is
   function add (n1,n2 : complex) return complex is
   variable sum : complex;
   variable sum_r,sum_i : sfixed(12 downto -5);
   begin
   sum_r := n1.r + n2.r;
   sum_i := n1.i + n2.i;
   sum.r := sum_r(11 downto -5);
   sum.i := sum_i(11 downto -5);
   return sum;
   end add:
   function sub (n1,n2 : complex) return complex is
   variable diff: complex;
   variable diff_r,diff_i : sfixed(12 downto -5);
   begin
   diff r:=n1.r - n2.r;
   diff i:=n1.i - n2.i;
   diff.r := diff_r(11 downto -5);
```

ĐỔ ÁN TỐT NGHIỆP Trang 74/80

```
diff.i := diff_i(11 downto -5);
return diff:
end sub:
--multiplication of complex numbers.
function mult (n1,n2 : complex) return complex is
variable prod : complex;
variable prod_aux_r : sfixed(24 downto -10);
variable prod_aux_i : sfixed(24 downto -10);
begin
prod_aux_r := (n1.r * n2.r) - (n1.i * n2.i);
prod.r:= prod_aux_r(11 downto -5);
prod_aux_i := (n1.r * n2.i) + (n1.i * n2.r);
prod.i:= prod_aux_i(11 downto -5);
return prod;
end mult;
function div (n1 : integer) return std_logic_vector is
variable n : integer;
variable div : std_logic_vector(9 downto 0);
variable o: integer;
begin
   n := n1;
   if n > 0 then
          for o in 9 downto 0 loop
          if (n \ge 2^{**}(o)) then div(o) := '1'; n := n - 2^{**}(o);
          else div(o) := '0';
          end if:
          end loop;
   end if:
return div;
end div:
function bin_to_dec (n1 : sfixed(11 downto -5)) return real is
variable bin: sfixed(11 downto -5);
variable dec : real;
begin
   bin := n1:
   dec := 0.0:
   if bin(11) = '1' then dec := dec - 2048.0;
   else dec := dec;
   end if:
```

ĐỒ ÁN TỐT NGHIỆP Trang 75/80

```
if bin(10) = '1' then dec := dec + 1024.0;
else dec := dec;
end if:
if bin(9) = '1' then dec := dec + 512.0;
else dec := dec;
end if:
if bin(8) = '1' then dec := dec + 256.0;
else dec := dec;
end if:
if bin(7) = '1' then dec := dec + 128.0;
else dec := dec;
end if:
if bin(6) = '1' then dec := dec + 64.0;
else dec := dec;
end if:
if bin(5) = '1' then dec := dec + 32.0;
else dec := dec;
end if:
if bin(4) = '1' then dec := dec + 16.0;
else dec := dec;
end if:
if bin(3) = '1' then dec := dec + 8.0;
else dec := dec;
end if:
if bin(2) = '1' then dec := dec + 4.0;
else dec := dec;
end if:
if bin(1) = '1' then dec := dec + 2.0;
else dec := dec;
end if:
if bin(0) = '1' then dec := dec + 1.0;
else dec := dec;
end if:
if bin(-1) = '1' then dec := dec + 0.5;
else dec := dec;
end if:
if bin(-2) = '1' then dec := dec + 0.25;
else dec := dec;
end if;
```

ĐỔ ÁN TỐT NGHIỆP Trang 76/80

```
if bin(-3) = '1' then dec := dec + 0.125;
   else dec := dec;
   end if:
   if bin(-4) = '1' then dec := dec + 0.0625;
   else dec := dec:
   end if:
   if bin(-5) = '1' then dec := dec + 0.03125;
   else dec := dec;
   end if:
return dec;
end bin_to_dec;
function bin_to_dec1 (n1 : std_logic_vector(9 downto 0)) return integer is
variable bin : std_logic_vector(9 downto 0);
variable dec: integer;
begin
   bin := n1;
   dec := 0;
   if bin(9) = '1' then dec := dec + 512;
   else dec := dec;
   end if:
   if bin(8) = '1' then dec := dec + 256;
   else dec := dec;
   end if:
   if bin(7) = '1' then dec := dec + 128;
   else dec := dec;
   end if:
   if bin(6) = '1' then dec := dec + 64;
   else dec := dec;
   end if:
   if bin(5) = '1' then dec := dec + 32;
   else dec := dec;
   end if:
   if bin(4) = '1' then dec := dec + 16;
   else dec := dec:
   end if:
   if bin(3) = '1' then dec := dec + 8;
   else dec := dec;
   end if;
   if bin(2) = '1' then dec := dec + 4;
```

ĐỔ ÁN TỐT NGHIỆP Trang 77/80

```
else dec := dec;
       end if:
       if bin(1) = '1' then dec := dec + 2;
       else dec := dec;
       end if:
       if bin(0) = '1' then dec := dec + 1;
       else dec := dec;
       end if;
   return dec;
   end bin_to_dec1;
   function convert (n1 : std_logic_vector(9 downto 0);n2 : integer) return
std_logic_vector is
   variable a : std_logic_vector(9 downto 0);
   variable b : std_logic_vector(9 downto 0);
   variable c : integer;
   begin
    a := n1;
    c := n2:
    if(c \le 2) then
    for i in 0 to 0 loop
    b(i) := a(i);
    end loop;
    elsif(c \le 4) then
    for i in 0 to 1 loop
    b(i) := a(1-i);
    end loop;
    elsif (c \le 8) then
    for i in 0 to 2 loop
      b(i) := a(2-i);
    end loop;
    elsif (c \le 16) then
    for i in 0 to 3 loop
      b(i) := a(3-i);
    end loop;
    elsif (c \le 32) then
    for i in 0 to 4 loop
      b(i) := a(4-i);
    end loop;
    elsif (c \le 64) then
```

ĐỔ ÁN TỐT NGHIỆP Trang 78/80

```
for i in 0 to 5 loop
  b(i) := a(5-i);
 end loop;
 elsif (c \le 128) then
 for i in 0 to 6 loop
  b(i) := a(6-i);
 end loop;
 elsif (c \le 256) then
 for i in 0 to 7 loop
  b(i) := a(7-i);
 end loop;
 elsif (c \le 512) then
 for i in 0 to 8 loop
  b(i) := a(8-i);
 end loop;
 elsif (c \le 1023) then
 for i in 0 to 9 loop
  b(i) := a(9-i);
 end loop;
 end if;
return b;
end convert;
function to bcd (bin: sfixed(11 downto -5)) return std logic vector is
variable i,o: integer:=0;
variable bcd : std_logic_vector(19 downto 0) := "00000000000000000000";
variable bint : sfixed(11 downto -5) := bin;
variable bintt, binttt : sfixed(11 downto -5);
variable bint1,bint11: sfixed(23 downto -10);
variable bin1 : std_logic_vector(11 downto 0);
constant bint2 : sfixed(11 downto -5) := "1111111111111100000";
constant bint3: sfixed(11 downto -5) := "00000000101000000";
begin
if bint(11) = '1' then
   bint1 := bint2 * bint:
   bintt := bint1(11 downto -5);
   else bintt := bint;
end if:
   bint11 := bintt * bint3;
   binttt := bint11(11 downto -5);
```

ĐỔ ÁN TỐT NGHIỆP Trang 79/80

```
for o in 0 to 11 loop
   bin1(o) := binttt(o);
   end loop;
for i in 0 to 11 loop -- repeating 12 times.
bcd(19 \text{ downto } 1) := bcd(18 \text{ downto } 0); --shifting the bits.
bcd(0) := bin1(11);
bin1(11 downto 1) := bin1(10 downto 0);
bin1(0) := '0';
if(i < 11 and bcd(3 downto 0) > "0100") then --add 3 if BCD digit is greater than 4.
bcd(3 downto 0) := bcd(3 downto 0) + "0011";
end if:
if(i < 11 and bcd(7 downto 4) > "0100") then --add 3 if BCD digit is greater than 4.
bcd(7 downto 4) := bcd(7 downto 4) + "0011";
end if:
if (i < 11 \text{ and bcd}(11 \text{ downto } 8) > "0100") then --add 3 if BCD digit is greater than 4.
bcd(11 downto 8) := bcd(11 downto 8) + "0011";
end if:
if (i < 11) and bcd(15) downto (12) > (0100) then --add 3 if BCD digit is greater than 4.
bcd(15 downto 12) := bcd(15 downto 12) + "0011";
end if:
if (i < 11) and bcd (19) downto (16) > (0100) then --add 3 if BCD digit is greater than 4.
bcd(19 downto 16) := bcd(19 downto 16) + "0011";
end if:
end loop;
return bcd;
end to_bcd;
function to_bcd1 (bin: std_logic_vector(5 downto 0)) return std_logic_vector is
variable i : integer:=0;
variable bcd : std_logic_vector(7 downto 0) := (others => '0');
variable bint : std logic vector(5 downto 0) := bin;
begin
for i in 0 to 5 loop -- repeating 6 times.
bcd(7 downto 1) := bcd(6 downto 0); --shifting the bits.
bcd(0) := bint(5);
bint(5 downto 1) := bint(4 downto 0);
bint(0) := '0';
```

ĐỔ ÁN TỐT NGHIỆP Trang 80/80

```
if(i < 5 \text{ and bcd}(3 \text{ downto } 0) > "0100") \text{ then } --\text{add } 3 \text{ if BCD digit is greater than } 4. bcd(3 \text{ downto } 0) := bcd(3 \text{ downto } 0) + "0011"; end \text{ if}; if(i < 5 \text{ and bcd}(7 \text{ downto } 4) > "0100") \text{ then } --\text{add } 3 \text{ if BCD digit is greater than } 4. bcd(7 \text{ downto } 4) := bcd(7 \text{ downto } 4) + "0011"; end \text{ if}; end \text{ loop}; return \text{ bcd}; end \text{ to\_bcd1}; end \text{ fft\_pck};
```