

AK4495S/95

Quality-oriented Premium 32-Bit 2ch DAC

1. 概 要

AK4495S/95は、BD, DVD-Audioに対応した32-bit DACです。内部回路は新開発の音質を考慮した32bit Digital Filterを採用、新規方式の回路により優れた低歪特性に加えて、広いダイナミックレンジを実現しています。内蔵のポストフィルタには新規スイッチトキャパシタフィルタ(SCF)を採用し、クロックジッタによる精度の劣化を改善します。ディジタル入力は768kHzのPCM入力と5.6MHzのDSD入力の両方に対応しており、音質を重視するNetwork Audio, SACD等のシステムに最適です。

2. 特 長

- 128倍オーバサンプリング
- サンプリングレート: 30kHz ~ 768kHz
- 32ビット8倍ディジタルフィルタ
 - Ripple: ±0.005dB, Attenuation: 100dB
 - ショートディレイシャープロールオフ, GD=6.25/fs
 - ショートディレイスローロールオフ, GD=5.3/fs
 - シャープロールオフ
 - スローロールオフ
 - スーパースローロールオフ
- 強ジッタ耐力
- 低歪差動出力
- 2.8MHz, 5.6MHz DSD入力対応
- 32, 44.1, 48kHz対応ディジタルディエンファシス内蔵
- ・ソフトミュート
- ディジタルATT(255 levels and 0.5dB step)
- Mono Mode
- 外部ディジタルフィルタ インタフェース
- THD+N: -101dB, -105dB (アナログ部電源7V)
- DR, S/N: 120dB, 123dB (Mono mode 時 126dB, アナログ部電源7V)
- オーディオI/Fフォーマット: 24/32 ビット前詰め, 16/20/24/32 ビット後詰め, 1²S, DSD
- マスタクロック

30kHz ~ 32kHz: 1152fs

30kHz ~ 54kHz: 512fs or 768fs 30kHz ~ 108kHz: 256fs or 384fs 108kHz ~ 216kHz: 128fs or 192fs

~ 384kHz: 64fs or 128fs

~ 768kHz: 64fs

- 電源電圧: DVDD=AVDD=3.0 ~ 3.6V, VDD1/2=4.75 ~ 7.2V
- ディジタル入力レベル: CMOS
- パッケージ: 44ピンLQFP



3. 目 次


1.	概	要	. 1
2.	特	長	. 1
3.	目	次	. 2
4.	ブ	ロック図と機能説明	. 4
5.	ピ。	ン配置と機能説明	. 5
		オーダリングガイド	. 5
		ピン配置	
		機能説明	. 6
		使用しないピンの処理について	. 8
6.		対最大定格	
		奨動作条件	
		気的特性	
	_	アナログ特性	
		シャープロールオフ・フィルタ特性(fs = 44.1kHz)	
		シャープロールオフ・フィルタ特性($fs = 96kHz$)	
		シャープロールオフ・フィルタ特性(fs = 192kHz)	
		ショートディレイ・シャープロールオフフィルタ特性 ($fs = 44.1kHz$)	
		ショートディレイ・シャープロールオフフィルタ特性 ($fs = 96kHz$)	
		ショートディレイ・シャープロールオフフィルタ特性 ($fs = 192kHz$)	
		スローロールオフ・フィルタ特性(fs = 44.1kHz)	
		スローロールオフ・フィルタ特性($fs = 96kHz$)	
		スローロールオフ・フィルタ特性($fs = 192kHz$)	
		ショートディレイ・スローロールオフフィルタ特性 (fs = 44.1kHz)	
		ショートディレイ・スローロールオフフィルタ特性 ($fs = 96kHz$)	
		ショートディレイ・スローロールオフフィルタ特性 (fs = 192Hz)	
		DC特性	
		スイッチング特性	
		タイミング波形	
۵		#説明	
٦.		EDU/A変換モード	
		システムクロック	
		オーディオインタフェースフォーマット	
		D/A変換モード切り替えタイミング	
		ディエンファシスフィルタ	
		出力ボリューム (PCM, DSD)	
		ゼロ検出機能 (PCM, DSD)	
		モノラル出力機能(PCM, DSD, Ex DF I/F)	
		音質調整機能(PCM, DSD, Ex DF I/F)	
		日 頁 両 全 核 能 (FCM, DSD, EX DF DF)	
		システムリセット	
		パワーON/OFF タイミング	
		リセット機能	
		同期化機能	
		レジスタコントロールインタフェース	
		レジスタマップ	
1.0		詳細説明	
		ト部接続回路例	
11	レノ`	ペッケージ	59

Asahi **KASEI**

■ 外形寸法凶 (AK4495S)	59
■ 材質・メッキ仕様	
■ 外形寸法図 (AK4495)	
■ 材質・メッキ仕様	
■ マーキング (AK4495S)	
■ マーキング (AK4495)	61
12. 改訂履歴	
重要な注意事項	

[AK4495S/95]

4. ブロック図と機能説明



Block Diagram

5. ピン配置と機能説明


■ オーダリングガイド

AK4495EQ $-40 \sim +85$ °C 44-pin LQFP (0.8mm pitch)

AK4495SEQ -40 ~ +85°C 44-pin LQFP (0.8mm pitch) Special Sound Quality Package

AKD4495 AK4495評価用ボード AKD4495S AK4495S評価用ボード

■ ピン配置



■ 機能説明

No.	Pin Name	I/O	Function					
			Power-Down Mode Pin					
1	PDN	I	When at "L", the AK4495S/95 is in power-down mode and is held in reset.					
			The AK4495S/95 must always be reset upon power-up.					
	BICK	I	Audio Serial Data Clock Pin in PCM Mode					
2	DCLK	I	DSD Clock Pin in DSD Mode					
	BCK	I	Audio Serial Data Clock Pin					
	SDATA	I	Audio Serial Data Input Pin in PCM Mode					
3	DSDL	I	DSD Lch Data Input Pin in DSD Mode					
	DINL	I	Lch Audio Serial Data Input Pin					
	LRCK	I	R Clock Pin in PCM Mode					
4	DSDR	I	SD Rch Data Input Pin in DSD Mode in Serial Control Mode					
	DINR	I	Rch Audio Serial Data Input Pin in Serial Control Mode					
5	SSLOW	I	gital filter setting in Parallel Control Mode					
3	WCK	I	Word Clock input pin in Serial Control Mode					
			Soft Mute Pin in Parallel Control Mode					
6	SMUTE	I	When this pin is changed to "H", soft mute cycle is initiated.					
O			When returning "L", the output mute releases.					
	CSN	I	Chip Select Pin in Serial Control Mode in Serial Control Mode, I2C="L"					
	SD	I	Digital filter setting in Parallel Control Mode					
7	CCLK	I	Control Data Clock Pin in Serial Control Mode in Serial Control Mode, I2C="L"					
,	SCL	I	Control Data Clock Pin in Serial Control Mode in Serial Control Mode, I2C="H"					
	SLOW	I	Digital filter setting in Parallel Control Mode					
0	CDTI	I	Control Data Input Pin in Serial Control Mode in Serial Control Mode, I2C="L"					
8	SDA	I/O	Control Data Clock Pin in Serial Control Mode in Serial Control Mode, I2C= "H"					
	DIF0	I	Digital Input Format 0 Pin in PCM Mode					
9	DZFL	О	Lch Zero Input Detect Pin in Serial Control Mode					
10	DIF1	I	Digital Input Format 1 Pin in PCM Mode					
10	DZFR	О	Rch Zero Input Detect Pin in Serial Control Mode					
11	DIF2	I	Digital Input Format 2 Pin in PCM Mode					
11	CAD0	I	Chip Address 0 Pin in Serial Control Mode (Internal pull-down pin)					
12	DCN	T	Parallel or Serial Select Pin (Internal pull-up pin)					
12	PSN	I	"L": Serial Control Mode, "H": Parallel Control Mode					
13	I2C	I	I2C mode select pin in Serial mode (Internal pull-down pin)					
14	DEM0	I	De-emphasis Enable 0 Pin in Parallel Control Mode (Internal pull-up pin)					

Note: All input pins except internal pull-up/down pins must not be left floating.

15	DEM1	T	Do amphasis Enable 1 Din in Darallel Control Made (Internal mult deven min)
13		I	De-emphasis Enable 1 Pin in Parallel Control Mode (Internal pull-down pin)
16	ACKS	I	Master Clock Auto Setting Mode Pin in Parallel Mode (Internal pull-down pin)
	CAD1	I	Chip Address 1 Pin in Serial Control Mode
17	VREFHR	I	Rch High Level Voltage Reference Input Pin
18	VREFHR	I	Rch High Level Voltage Reference Input Pin
19	VREFLR	I	Rch Low Level Voltage Reference Input Pin
20	VREFLR	I	Rch Low Level Voltage Reference Input Pin
21	VCOMR	-	Right channel Common Voltage Pin, Normally connected to VREFLL with a 10uF electrolytic cap.
22	AOUTRP	О	Rch Positive Analog Output Pin
23	AOUTRN	О	Rch Negative Analog Output Pin
24	VDDR	-	Rch Analog Power Supply Pin, 4.75 ~ 7.2V
25	VDDR	-	Rch Analog Power Supply Pin, 4.75 ~ 7.2V
26	VSSR		Ground Pin
27	VSSR		Ground Pin
28	NC	-	No internal bonding. Connect to GND.
29	VSSL		Ground Pin
30	VSSL		Ground Pin
31	VDDL	-	Lch Analog Power Supply Pin, 4.75 ~ 7.2V
32	VDDL	-	Lch Analog Power Supply Pin, 4.75 ~ 7.2V
33	AOUTLN	О	Lch Negative Analog Output Pin
34	AOUTLP	О	Lch Positive Analog Output Pin
25	VCOM		Left channel Common Voltage Pin,
35	VCOML	1	Normally connected to VREFLR with a 10uF electrolytic cap.
36	VREFLL	I	Lch Low Level Voltage Reference Input Pin
37	VREFLL	I	Lch Low Level Voltage Reference Input Pin
38	VREFHL	I	Lch High Level Voltage Reference Input Pin
39	VREFHL	I	Lch High Level Voltage Reference Input Pin
40	AVDD	-	Analog Power Supply Pin, 3.0 ~ 3.6V
41	AVSS	-	Ground Pin
42	MCLK	I	Master Clock Input Pin
43	DVSS	-	Ground Pin
44	DVDD	-	Digital Power Supply Pin, 3.0 ~ 3.6V

Note: All input pins except internal pull-up/down pins must not be left floating.

■ 使用しないピンの処理について

使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。

(1) パラレルモード (PCM modeのみ)

区分	ピン名	設定
Amalaa	AOUTLP, AOUTLN	オープン
Analog	AOUTRP, AOUTRN	オープン
Digital	SMUTE	DVSSに接続
Digital		

(2) シリアルモード

1. PCM Mode

区分	ピン名	設定
Amalaa	AOUTLP, AOUTLN	オープン
Analog	AOUTRP, AOUTRN	オープン
Digital	DIF2	DVSSに接続
Digital	DZFL, DZFR	オープン

2. DSD Mode

区分	ピン名	設定
	AOUTLP, AOUTLN	オープン
Analog	AOUTRP, AOUTRN	オープン
	DZFL, DZFR	オープン

6. 絶対最大定格

(AVSS=DVSS=VSSL=VSSR=VREFLL=VREFLR=0V; Note 1)

Parameter		Symbol	min	max	Unit
D C 1'	Analog	AVDD	-0.3	4.6	V
Power Supplies:	Analog	VDDL/R	-0.3	7.5	V
	Digital	DVDD	-0.3	4.6	V
	AVSS – DVSS (Note 2)	ΔGND	-	0.3	V
Input Current, An	y Pin Except Supplies	IIN	-	±10	mA
Digital Input Volta	age	VIND	-0.3	DVDD+0.3	V
Ambient Tempera	ture (Power applied)	Ta	-40	85	°C
Storage Temperate	are	Tstg	-65	150	°C

Note 1. 電圧は全てグランドピンに対する値です。

Note 2. AVSS, DVSS, VSSL, VSSR は同じアナロググランドに接続して下さい。

注意:この値を超えた条件で使用した場合、デバイスを破壊することがあります。 また通常の動作は保証されません。

7. 推奨動作条件

(AVSS=DVSS=VSSL=VSSR =0V; Note 1)

Parameter		Symbol	min	typ	max	Unit
Dayyan Cymalias	Analog	AVDD	3.0	3.3	3.6	V
Power Supplies	Analog	VDDL/R	4.75	5.0	7.2	V
(Note 3)	Digital	DVDD	3.0	3.3	3.6	V
Voltage	"H" voltage reference	VREFHL/R	VDDL/R-0.5	-	VDDL/R	V
Reference	"L" voltage reference	VREFLL/R	-	VSS	-	V
(Note 4)	VREEH - VREFL	Δ VREF	3.0	-	VDDL/R	V

Note 1. 電圧は全てグランドピンに対する値です。

Note 3. AVDD, VDDL/R, DVDDの電源立ち上げシーケンスを考慮する必要はありません。

Note 4. アナログ出力電圧は(VREFH - VREFL)の電圧に比例します。

AOUT (typ.@0dB) = $(AOUT+) - (AOUT-) = \pm 2.8Vpp \times (VREFHL/R - VREFLL/R)/5$.

注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので十分ご注意下さい。

8. 電気的特性

■ アナログ特性

 $(Ta=25^{\circ}C; AVDD=DVDD=3.3V; AVSS=DVSS=VSSL/R=0V; VREFHL/R=VDDL/R=5V, VREFLL/R=VSSL/R=0V; Input data = 24bit; R_{L} \ge 1k\Omega; BICK=64fs; Signal Frequency = 1kHz; Sampling Frequency = 44.1kHz; Measurement bandwidth = 20Hz ~ 20kHz; External Circuit: Figure 39; unless otherwise specified.)$

Parameter	•		min	typ	max	Unit
Resolution	32	Bits				
Dynamic (Characteristics	(Note 5)				
THE N	fs=44.1kHz	0dBFS	-	-101	-93	dB
THD+N	BW=20kHz	0dBFS (VDDL/R=VREFHL/R=7.0V)	-	-105	-	dB
	D W = ZUKTZ	-60dBFS	-	-57	-47	dB
	fs=96kHz	0dBFS	-	-98	-88	dB
	BW=40kHz	-60dBFS	-	-54	-44	dB
	fs=192kHz	0dBFS	-	-98	-88	dB
	BW=40kHz	-60dBFS	-	-54	-44	dB
	BW=80kHz	-60dBFS	-	-51	-41	dB
Dynamic R	ange (-60dBF	S with A-weighted) (Note 6)	114	120	-	dB
S/N (A-we	ighted)	(Note 7)	114	120	-	dB
S/N (A-we	ighted, VDDL/I	R=7.0V)	100	123	-	dB
S/N (Mono	mode, A-weigl	nted, VDDL/R=7.0V)	100	126	-	dB
Interchanne	el Isolation (1k	(Hz)	110	120	-	dB
DC Accura	acy					
Interchanne	el Gain Mismato	ch	-	0.15	0.3	dB
Gain Drift		(Note 8)	-	-	20	ppm/°C
Output Vol	tage	(Note 9)	±2.65	±2.8	±2.95	Vpp
Load Capa	citance		-	ı	25	pF
Load Resis	tance	(Note 10)	1	-	-	kΩ
Power Sup	plies					
Power Sup	ply Current					
		tion (PDN pin = "H")				
	VDDI	Z/R	-	33	42	mA
	AVDI)	-	1	2	mA
	DVDI	O (fs= 44.1kHz)	-	8	12	mA
	DVDI	O (fs= 96kHz)	-	14	20	mA
		O(fs = 192kHz)	-	15	23	mA
		(PDN pin = "L") (Note 11)				
	AVDI	D+VDDL/R+DVDD	-	10	100	μA

- Note 5. Audio Precision System Two使用。平均値測定。測定結果は評価ボードマニュアルを参照下さい。 SC2:SC1:SC0 bit = 0:1:0のとき。
- Note 6. Figure 39 (回路例2)使用時。101dB at 16bit data and 118dB at 20bit data.
- Note 7. Figure 39 (回路例2)使用時。S/N比は入力ビット長に依存しません。
- Note 8. (VREFH VREFL)の電圧は+5V一定。
- Note 9. フルスケール電圧(0dB)。出力電圧は(VREFHL/R VREFLL/R)の電圧に比例します。 AOUT (typ.@0dB) = (AOUT+) – (AOUT-) = ±2.8Vpp × (VREFHL/R – VREFLL/R)/5.
- Note 10. Load Resistanceについては、AC負荷(DCカット用コンデンサあり)に対して1k ohm (min)です。Figure 39 を参照してください。DC負荷(DCカット用コンデンサなし)に対して1.5k ohm (min)です。Figure 38を参照してください。Load Resistanceはグランドに対する値です。アナログ特性は出力ピンに接続される容量性負荷に敏感なため、容量性負荷が極力小さくなるようにしてください。
- Note 11. パワーダウン時、PSN pin = DVDD、それ以外の外部クロック(MCLK, BICK, LRCK)を含む 全てのディジタル入力をDVSSに固定した場合の値です。

■ シャープロールオフ・フィルタ特性(fs = 44.1kHz)

(Ta=25°C; AVDD=DVDD=3.0 ~ 3.6, VREFHL/R=VDDL/R=4.75 ~ 7.2V; Normal Speed Mode; DEM=OFF; SD bit="0" or SD pin = "L", SLOW bit="0" or SLOW pin = "L")

Parameter			Symbol	min	typ	max	Unit		
Digital Filter									
Passband	(Note 12)	±0.01dB	PB	0		20.0	kHz		
		-6.0dB		-	22.05	-	kHz		
Stopband		(Note 12)	SB	24.1			kHz		
Passband Ripple			PR			±0.005	dB		
Stopband Attenuar	tion		SA	100			dB		
Group Delay		(Note 13)	GD	-	29.4	-	1/fs		
Digital Filter + SCF									
Frequency Respon	nse: 0 ~ 20.0k	Hz		-	±0.2	-	dB		

■ シャープロールオフ・フィルタ特性(fs = 96kHz)

(Ta=25°C; AVDD=DVDD=3.0 ~ 3.6, VREFHL/R=VDDL/R=4.75 ~ 7.2V; Double Speed Mode; DEM=OFF; SD bit="0" or SD pin = "L", SLOW bit="0" or SLOW pin = "L")

Parameter			Symbol	min	typ	max	Unit			
Digital Filter										
Passband	(Note 12)	±0.01dB	PB	0		43.5	kHz			
		-6.0dB		-	48.0	-	kHz			
Stopband		(Note 12)	SB	52.5			kHz			
Passband Ripple			PR			±0.005	dB			
Stopband Attenuation			SA	100			dB			
Group Delay (Note 13)			GD	-	28.8	-	1/fs			
Digital Filter + SCF										
Frequency Res	sponse: 0 ~ 40.0l	кHz		-	±0.3	-	dB			

■ シャープロールオフ・フィルタ特性(fs = 192kHz)

(Ta=25°C; AVDD=DVDD=3.0 ~ 3.6, VREFHL/R=VDDL/R=4.75 ~ 7.2V; Quad Speed Mode; DEM=OFF; SD bit="0" or SD pin = "L", SLOW bit="0" or SLOW pin = "L")

Parameter			Symbol	min	typ	max	Unit
Digital Filter							
Passband	(Note 12)	±0.01dB	PB	0		87.0	kHz
		-6.0dB		-	96.0	-	kHz
Stopband		(Note 12)	SB	105			kHz
Passband Ripp	le		PR			±0.005	dB
Stopband Atter	nuation		SA	92			dB
Group Delay		(Note 13)	GD	-	28.8	-	1/fs
Digital Filter -	+ SCF						
Frequency Res	ponse: 0 ~ 80.0k	Hz		-	+0/-1	-	dB

Note 12.通過域、阻止域の周波数はfs(システムサンプリングレート)に比例し、 $PB = 0.4535 \times fs$ (@±0.01dB)、 $SB = 0.546 \times fs$ です。

Note 13. ディジタルフィルタによる演算遅延で、16/20/24/32ビットデータが入力レジスタにセットされてからアナログ信号が出力されるまでの時間です。




Figure 1. Sharp Roll-off Filter Frequency Response




Figure 2. Sharp Roll-off Filter PassBand Ripple

■ ショートディレイ・シャープロールオフフィルタ特性 (fs = 44.1kHz)

(Ta=25°C; AVDD=DVDD=3.0 ~ 3.6, VREFHL/R=VDDL/R=4.75 ~ 7.2V; Normal Speed Mode; DEM=OFF; SD bit="1" or SD pin = "H", SLOW bit="0" or SLOW pin = "L")

Parameter			Symbol	min	typ	max	Unit
Digital Filter							
Passband	(Note 12)	±0.01dB	PB	0		20.0	kHz
		-6.0dB		-	22.05	-	kHz
Stopband		(Note 12)	SB	24.1			kHz
Passband Ripp	le		PR			±0.005	dB
Stopband Atter	nuation		SA	100			dB
Group Delay		(Note 13)	GD	-	6.25	-	1/fs
Digital Filter	+ SCF						
Frequency Res	sponse : 0 ~ 20.0	kHz		-	±0.2	-	dB

■ ショートディレイ・シャープロールオフフィルタ特性 (fs = 96kHz)

(Ta=25°C; AVDD=DVDD=3.0 ~ 3.6, VREFHL/R=VDDL/R=4.75 ~ 7.2V; Double Speed Mode; DEM=OFF; SD bit="1" or SD pin = "H", SLOW bit="0" or SLOW pin = "L")

Parameter			Symbol	min	typ	max	Unit
Digital Filter							
Passband	(Note 12)	±0.01dB	PB	0		43.5	kHz
		-6.0dB		-	48.0	-	kHz
Stopband		(Note 12)	SB	52.5			kHz
Passband Ripp	ole		PR			±0.005	dB
Stopband Atte	nuation		SA	100			dB
Group Delay		(Note 13)	GD	-	5.63	-	1/fs
Digital Filter	+ SCF						
Frequency Response : 0 ~ 40.0kHz				-	±0.3	-	dB

■ ショートディレイ・シャープロールオフフィルタ特性 (fs = 192kHz)

(Ta=25°C; AVDD=DVDD=3.0 ~ 3.6, VREFHL/R=VDDL/R=4.75 ~ 7.2V; Quad Speed Mode; DEM=OFF; SD bit="1" or SD pin = "H", SLOW bit="0" or SLOW pin = "L")

Parameter			Symbol	min	typ	max	Unit
Digital Filter							
Passband	(Note 12)	±0.01dB	PB	0		87.0	kHz
		-6.0dB		-	96.0	-	kHz
Stopband		(Note 12)	SB	105			kHz
Passband Ripp	ole		PR			±0.005	dB
Stopband Atte	nuation		SA	92			dB
Group Delay		(Note 13)	GD	-	5.63	-	1/fs
Digital Filter	+ SCF						
Frequency Res	sponse : 0 ~ 80.0	kHz		-	+0/-1	-	dB




Figure 3. Short Delay Sharp Roll-off Filter Frequency Response




Figure 4. Short Delay Sharp Roll-off Filter Passband Ripple

■ スローロールオフ・フィルタ特性(fs = 44.1kHz)

(Ta=25°C; AVDD=DVDD=3.0 ~ 3.6, VREFHL/R=VDDL/R=4.75 ~ 7.2V; Normal Speed Mode; DEM=OFF; SD bit="0" or SD pin = "L", SLOW bit="1" or SLOW pin = "H")

Parameter			Symbol	min	typ	max	Unit
Digital Filter							
Passband	(Note 12)	±0.01dB	PB	0		8.1	kHz
		-6.0dB		-	18.2	-	kHz
Stopband		(Note 12)	SB	39.2			kHz
Passband Ripp	le		PR			±0.005	dB
Stopband Atter	nuation		SA	94			dB
Group Delay		(Note 13)	GD	-	6.63	-	1/fs
Digital Filter -	+ SCF						
Frequency Res	ponse: $0 \sim 20.01$	kHz		-	±0.2	-	dB

■ スローロールオフ・フィルタ特性(fs = 96kHz)

(Ta=25°C; AVDD=DVDD=3.0 ~ 3.6, VREFHL/R=VDDL/R=4.75 ~ 7.2V; Double Speed Mode; DEM=OFF; SD bit="0" or SD pin = "L", SLOW bit="1" or SLOW pin = "H")

Parameter			Symbol	min	typ	max	Unit
Digital Filter							
Passband	(Note 12)	±0.01dB	PB	0		17.7	kHz
		-6.0dB		-	39.6	-	kHz
Stopband		(Note 12)	SB	85.3			kHz
Passband Ripp	ole		PR			±0.005	dB
Stopband Atter	nuation		SA	100			dB
Group Delay		(Note 13)	GD	-	6.00	-	1/fs
Digital Filter	+ SCF						
Frequency Res	sponse: 0 ~ 40.01	кHz		-	±0.3	-	dB

■ スローロールオフ・フィルタ特性(fs = 192kHz)

(Ta=25°C; AVDD=DVDD=3.0 ~ 3.6, VREFHL/R=VDDL/R=4.75 ~ 7.2V; Quad Speed Mode; DEM=OFF; SD bit="0" or SD pin = "L", SLOW bit="1" or SLOW pin = "H")

Parameter			Symbol	min	typ	max	Unit
Digital Filter							
Passband	(Note 12)	±0.01dB	PB	0		35.5	kHz
		-6.0dB		-	79.1	-	kHz
Stopband		(Note 12)	SB	171			kHz
Passband Ripp	ole		PR			±0.005	dB
Stopband Atte	nuation		SA	97			dB
Group Delay		(Note 13)	GD	-	6.00	-	1/fs
Digital Filter	+ SCF		•				
Frequency Res	sponse: 0 ~ 80.01	кHz		-	+0/-1	-	dB

Note 14.通過域、阻止域の周波数はfs(システムサンプリングレート)に比例し、 $PB = 0.4535 \times fs$ (@±0.01dB)、 $SB = 0.546 \times fs$ です。

Note 15. ディジタルフィルタによる演算遅延で、16/20/24/32ビットデータが入力レジスタにセットされてからアナログ信号が出力されるまでの時間です。




Figure 5. Slow Roll-off Filter Frequency Response




Figure 6. Slow Roll-off Filter Passband Ripple

■ ショートディレイ・スローロールオフフィルタ特性 (fs = 44.1kHz)

(Ta=25°C; AVDD=DVDD=3.0 ~ 3.6, VREFHL/R=VDDL/R=4.75 ~ 7.2V; Normal Speed Mode; DEM=OFF; SD bit="1" or SD pin = "H", SLOW bit="1" or SLOW pin = "H")

Parameter			Symbol	min	typ	max	Unit
Digital Filter							
zzzPassband	(Note 12)	±0.01dB	PB	0		8.1	kHz
		-6.0dB		-	18.2	-	kHz
Stopband		(Note 12)	SB	39.1			kHz
Passband Ripple			PR			±0.005	dB
Stopband Attenu	ation		SA	94			dB
Group Delay		(Note 13)	GD	-	5.3	-	1/fs
Digital Filter + S	SCF						
Frequency Respo	onse : $0 \sim 20.0$	kHz		-	±0.2	-	dB

■ ショートディレイ・スローロールオフフィルタ特性 (fs = 96kHz)

(Ta=25°C; AVDD=DVDD=3.0 ~ 3.6, VREFHL/R=VDDL/R=4.75 ~ 7.2V; Double Speed Mode; DEM=OFF; SD bit="1" or SD pin = "H", SLOW bit="1" or SLOW pin = "H")

Parameter Symbo				min	typ	max	Unit
Digital Filter							
Passband	(Note 12)	±0.01dB	PB	0		43.5	kHz
		-6.0dB		-	48.0	-	kHz
Stopband		(Note 12)	SB	85.0			kHz
Passband Ripple			PR			±0.005	dB
Stopband Attenua	ation		SA	100			dB
Group Delay		(Note 13)	GD	-	4.68	-	1/fs
Digital Filter + S	SCF						
Frequency Respo	onse : $0 \sim 40.0$	kHz		-	±0.3	-	dB

■ ショートディレイ・スローロールオフフィルタ特性 (fs = 192Hz)

(Ta=25°C; AVDD=DVDD=3.0 ~ 3.6, VREFHL/R=VDDL/R=4.75 ~ 7.2V; Quad Speed Mode; DEM=OFF; SD bit="1" or SD pin = "H", SLOW bit="1" or SLOW pin = "H")

Parameter			Symbol	min	typ	max	Unit
Digital Filter							
Passband	(Note 12)	±0.01dB	PB	0		87.0	kHz
		-6.0dB		-	96.0	-	kHz
Stopband		(Note 12)	SB	170			kHz
Passband Ripp	ole		PR			±0.005	dB
Stopband Atte	nuation		SA	97			dB
Group Delay		(Note 13)	GD	-	4.68	-	1/fs
Digital Filter	+ SCF						
Frequency Response : 0 ~ 80.0kHz			_	-	+0/-1	-	dB




Figure 7. Short Delay Slow Roll-off Filter Frequency Response




Figure 8. Short Delay Slow Roll-off Filter Passband Ripple

■ DC特性

(Ta=25°C; AVDD=DVDD= $3.0 \sim 3.6$, VREFHL/R=VDDL/R= $4.75 \sim 7.2$ V)

Parameter	Symbol	min	typ	max	Unit
High-Level Input Voltage	VIH	70%DVDD	-	-	V
Low-Level Input Voltage	VIL	-	-	30%DVDD	V
High-Level Output Voltage (Iout=-100μA)	VOH	DVDD-0.5	-	-	V
Low-Level Output Voltage					
(DZFL, DZFR pins: Iout=100μA)	VOL	-	-	0.5	V
(SDA pin: Iout=3mA)	VOL	-	-	0.5	V
Input Leakage Current (Note 16)	Iin	-	1	±10	μΑ

Note 16. DEM1 pin, I2C pinは内部でプルダウン,またDEM0 pin , PSN pin, は内部でプルアップされています。 (typ. 100kΩ)このため、DEM1 pin, I2C pin, DEM0pin, PSN pinはこの仕様から除きます。

■ スイッチング特性

(Ta=25°C; AVDD=DVDD=3.0 ~ 3.6, VREFHL/R=VDDL/R=4.75 ~ 7.2V)

Parameter	Symbol	min	typ	max	Unit
Master Clock Timing					
Frequency	fCLK	7.7		49.152	MHz
Duty Cycle	dCLK	40		60	%
LRCK Frequency (Note 17)					
1152fs, 512fs or 768fs	fsn	30		54	kHz
256fs or 384fs	fsd	54		108	kHz
128fs or 192fs	fsq	108	204	216	kHz
64fs 64fs	fsoc fssd		384 768		kHz kHz
Duty Cycle	Duty	45	708	55	%
PCM Audio Interface Timing	Buty	10		- 33	70
BICK Period					
1152fs, 512fs or 768fs	tBCK	1/128fsn			ns
256fs or 384fs	tBCK	1/64fsd			ns
128fs or 192fs	tBCK	1/64fsq			ns
64fs	tBCK	1/64fso			ns
64fs	tBCK	1/64fsh			ns
BICK Pulse Width Low	tBCKL	10			ns
BICK Pulse Width High	tBCKH	10			ns
BICK "↑" to LRCK Edge (Note 18)	tBLR	5			ns
LRCK Edge to BICK "\" (Note 18)	tLRB	5			ns
SDATA Hold Time	tSDH	5			ns
SDATA Setup Time	tSDS	5			ns
External Digital Filter Mode					
BICK Period	tB	27			ns
BCK Pulse Width Low	tBL	10			ns
BCK Pulse Width High	tBH	10			ns
BCK "↑" to WCK Edge	tBW	5			ns
WCK Edge to BCK "↑"	tWB	5			ns
WCK Pulse Width Low	tWCK	54			ns
WCK Pulse Width High	tWCH	54			ns
DATA Hold Time	tDH	5			ns
DATA Setup Time	tDS	5			ns
DSD Audio Interface Timing (64 mode, fs=44.1kHz)					
DCLK Period	tDCK		1/64fs		ns
DCLK Pulse Width Low	tDCKL	160			ns
DCLK Pulse Width High	tDCKH	160			ns
DCLK Edge to DSDL/R (Note 19)	tDDD	-20		20	ns
DSD Audio Interface Timing (128 mode, fs=44.1kHz)				_	
DCLK Period	tDCK		1/128fs		ns
DCLK Pulse Width Low	tDCKL	80			ns
DCLK Pulse Width High	tDCKH	80			ns
DCLK Edge to DSDL/R (Note 19)	tDDD	-10		10	ns

Control Interface Timing				
CCLK Period	tCCK	200		ns
CCLK Pulse Width Low	tCCKL	80		ns
Pulse Width High	tCCKH	80		ns
CDTI Setup Time	tCDS	50		ns
CDTI Hold Time	tCDH	50		ns
CSN High Time	tCSW	150		ns
CSN "↓" to CCLK "↑"	tCSS	50		ns
CCLK "↑" to CSN "↑"	tCSH	50		ns
Control Interface Timing (I ² C Bus mode):				
SCL Clock Frequency	fSCL	-	400	kHz
Bus Free Time Between Transmissions	tBUF	1.3	-	μs
Start Condition Hold Time (prior to first clock pulse)	tHD:STA	0.6	-	μs
Clock Low Time	tLOW	1.3	-	μs
Clock High Time	tHIGH	0.6	-	μs
Setup Time for Repeated Start Condition	tSU:STA	0.6	-	μs
SDA Hold Time from SCL Falling (Note 20)	tHD:DAT	0	-	μs
SDA Setup Time from SCL Rising	tSU:DAT	0.1	-	μs
Rise Time of Both SDA and SCL Lines	tR	-	0.3	μs
Fall Time of Both SDA and SCL Lines	tF	-	0.3	μs
Setup Time for Stop Condition	tSU:STO	0.6	-	μs
Pulse Width of Spike Noise Suppressed by Input Filter	tSP	0	50	ns
Capacitive load on bus	Cb	-	400	pF
Reset Timing				
PDN Pulse Width (Note 21)	tPD	150		ns

Note 17. 1152fs, 512fs or 768fs /256fs or 384fs /128fs or 192fs を切り替えた場合はPDN pinまたはRSTN bitでリセットして下さい。


Note 18. この規格値はLRCKのエッジとBICKの"↑"が重ならないように規定しています。

Note 19. データ送信側に要求される値です。


Note 20. データは最低300ns(SCLの立ち下がり時間)の間保持されなければなりません。


Note 21. PDN pinを"L"にすることでリセットがかかります。

■ タイミング波形




Clock Timing







Audio Serial Interface Timing (DSD Normal Mode, DCKB bit = "0")




Audio Serial Interface Timing (DSD Phase Modulation Mode, DCKB bit = "0")




WRITE Command Input Timing



WRITE Data Input Timing





External Digital Filter I/F mode

9. 機能説明

■ D/A変換モード

AK4495S/95はPCMデータとDSDデータの両方をD/A変換することが可能です。DSD mode時は、DCLK, DSDL, DSDRの各ピンからDSDデータを入力できます。PCM modeではBICK, LRCK, SDATAの各ピンからPCMデータを入力します。モード切り替えはD/P bitで行います。D/P bitでPCM/DSD modeを切り替えた場合はRSTN bitでリセットして下さい。切り替えには2~3/fs程度かかります。パラレルモード時はPCMデータのみに対応します。

D/P bit	Interface				
0	PCM				
1	DSD				

Table 1. PCM/DSD Mode Control

また、DP bit="0"の場合、内部Digital Filterと外部Digital Filter I/Fを選択することが可能です。外部Digital Filter I/F使用時(EX DF I/F mode)は、MCLK, BCK, WCK, DINL, DINRの各ピンからデータを入力します。モード切替はEXDF bitで行います。EXDF bitで内部Digital Filterと外部Digital Filter I/Fを切替える場合はRSTN bitでリセットして下さい。切り替えには2~3/fs程度かかります。

EXDF bit	Interface
0	PCM
1	EX DF I/F

Table 2. Digital Filter Control (DP bit = "0")

■ システムクロック

[1] PCM mode

AK4495S/95に必要なクロックは、MCLK, BICK, LRCKです。MCLKとLRCKは同期する必要はありますが位相を合わせる必要はありません。MCLKはインターポレーションフィルタとΔΣ変調器に使用されます。MCLK周波数を設定する方法は(Manual Setting Mode) とデバイス内部で自動設定する方法 (Auto Setting Mode) の 2 つがあります。 Manual Setting Mode (ACKS pin = "L", Normal Speed mode)では、MCLK 周波数は自動設定されます(Table 4)。リセット解除時 (PDN pin = "↑") はAuto Setting Mode に設定されます。 Auto Setting Mode (ACKS pin = "H") では、サンプリングスピードとMCLK周波数は自動検出され (Table 5)、内部クロックは適切な周波数 (Table 6) に自動設定されます。

動作中にMCLKまたはLRCKが止まった場合は、AK4495S/95は自動的にリセット状態になり、アナログ出力はAVDD/2電圧(typ)を出力します。MCLKとLRCKを再入力後、リセット状態が解除され動作を再開します。電源 ON 時 は MCLKとLRCKが入力されるまでパワーダウン状態です。

各スピードでのMCLK周波数はTable 3で示される周波数を外部から供給して下さい。

- (1) パラレルモード (PSN pin = "H")
- 1. Manual Setting Mode (ACKS pin = "L")

各スピードでのMCLK周波数はTable 3で示される周波数を外部から供給して下さい。DFS1 bitは"0"に固定されます。このモードは、4倍速には対応していません。

LRCK		MCLK (MHz)							
fs	128fs	192fs	256fs	384fs	512fs	768fs	1152fs	64fs	
32.0kHz	N/A	N/A	8.1920	12.2880	16.3840	24.5760	36.8640	2.0480MHz	
44.1kHz	N/A	N/A	11.2896	16.9344	22.5792	33.8688	N/A	2.8224MHz	
48.0kHz	N/A	N/A	12.2880	18.4320	24.5760	36.8640	N/A	3.0720MHz	

Table 3. System Clock Example (Manual Setting Mode @Parallel Mode)(N/A: Not available)

32kHz~96kHzのサンプリングレートまで対応します(Table 4)。但し、32kHz~48kHzのサンプリングレートでは、MCLK= 256fs/384fsでのDR, S/Nは、MCLK= 512fs/768fsの時に比べて3dB程度劣化します。

ACKS pin	MCLK	DR,S/N
L	256fs/384fs/512fs/768fs	120dB
Н	256fs/384fs	117dB
Н	512fs/768fs	120dB

Table 4. MCLK周波数とDR, S/Nの関係(fs = 44.1kHz)

2. Auto Setting Mode (ACKS pin = "H")

MCLK周波数とサンプリングスピードは自動検出(Table 5)されます。各スピードでのMCLK周波数は Table 6で示される周波数を外部から供給して下さい。

MC	LK	Sampling Speed
115	52fs	Normal (fs≤32kHz)
512fs/256fs	768fs/384fs	Normal
256fs	384fs	Double
128fs	192fs	Quad
64fs	96fs	Oct
32fs	48fs	Hex

Table 5. Sampling Speed (Auto Setting Mode @Parallel Mode)

LRCK	MCLK(MHz)								Sampling			
fs	32fs	48fs	64fs	96fs	128fs	192fs	256fs	384fs	512fs	768fs	1152fs	Speed
32.0kHz	N/A	N/A	N/A	N/A	N/A	N/A	(8.192*)	(12.288*)	16.384	24.576	36.864	Norma al/
44.1kHz	N/A	N/A	N/A	N/A	N/A	N/A	(11.2896*)	(16.9344*)	22.5792	33.8688	N/A	Normal/ (Double*)
48.0kHz	N/A	N/A	N/A	N/A	N/A	N/A	(12.288*)	(18.432*)	24.576	36.864	N/A	(Double ·)
88.2kHz	N/A	N/A	N/A	N/A	N/A	N/A	22.5792	33.8688	N/A	N/A	N/A	Double
96.0kHz	N/A	N/A	N/A	N/A	N/A	N/A	24.576	36.864	N/A	N/A	N/A	Double
176.4kHz	N/A	N/A	N/A	N/A	22.5792	33.8688	N/A	N/A	N/A	N/A	N/A	Quad
192.0kHz	N/A	N/A	N/A	N/A	24.576	36.864	N/A	N/A	N/A	N/A	N/A	Quad
384kHz	N/A	N/A	24.576	36.864	N/A	N/A	N/A	N/A	N/A	N/A	N/A	Oct
768kHz	24.576	36.864	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	Hex

Table 6. System Clock Example (Auto Setting Mode @Parallel Mode) (N/A: Not available)

MCLK= 256fs/384fsのとき、Auto Setting Modeは32kHz~96kHzのサンプリングレートまで対応します (Table 7)。但し、32kHz~48kHzのサンプリングレートでは、MCLK= 256fs/384fsでのDR, S/Nは、MCLK= 512fs/768fsの時に比べて3dB程度劣化します。

ACKS pin	MCLK	DR,S/N
L	256fs/384fs/512fs/768fs	120dB
Н	256fs/384fs	117dB
Н	512fs/768fs	120dB

Table 7. MCLK周波数とDR, S/Nの関係(fs = 44.1kHz)

3. Digital filter

AK4495S/95ではSD pin, SLOW pinで4種類のディジタルフィルタを設定できます。それぞれ好みの音質で音楽再生が可能です。

SD pin	SLOW pin	Mode
L	L	Sharp roll-off filter
L	Н	Slow roll-off filter
Н	L	Short delay Sharp roll-off filter
Н	Н	Short delay Slow roll-off filter

(default)

Table 8. Digital Filter Setting

AK4495S/95はより周波数特性を緩くした動作も可能です。SSLOW pin = "H"のときその動作になります。

(2) シリアルモード (PSN pin = "L")

1. Manual Setting Mode (ACKS bit = "0")

MCLK周波数は自動設定されますが、DFS2-0 bitでサンプリングスピードを設定します(Table 9)。各スピードでのMCLK周波数はTable 10で示される周波数を外部から供給して下さい。パワーダウン解除時 (PDN pin = "L" \rightarrow "H")はManual Setting Modeに設定されます。DFS2-0 bitを切り替えた場合はRSTN bitでリセットして下さい。

DFS2	DFS1	DFS0	Sampling Ra		
0	0	0	Normal Speed Mode	30kHz ~ 54kHz	(default)
0	0	1	Double Speed Mode	54kHz ~ 108kHz	
0	1	0	Quad Speed Mode	120kHz ~	
	1	U	Quad Speed Wode	216kHz	
0	1	1	Revered	-	
1	0	0	Oct Speed Mode	384kHz	
1	0	1	Hexa Speed Mode	768kHz	
1	1	0	Revered	-	
1	1	1	Revered	_	

Table 9. Sampling Speed (Manual Setting Mode @Serial Mode)

LRCK					M	CLK(MH	(z)					Sampling
Fs	32fs	48fs	64fs	96fs	128fs	192fs	256fs	384fs	512fs	768fs	1152fs	Speed
32.0kHz	N/A	N/A	N/A	N/A	N/A	N/A	8.1920	12.2880	16.3840	24.5760	36.8640	
44.1kHz	N/A	N/A	N/A	N/A	N/A	N/A	11.2896	16.9344	22.5792	33.8688	N/A	Normal
48.0kHz	N/A	N/A	N/A	N/A	N/A	N/A	12.2880	18.4320	24.5760	36.8640	N/A	
88.2kHz	N/A	N/A	N/A	N/A	N/A	N/A	22.5792	33.8688	N/A	N/A	N/A	Double
96.0kHz	N/A	N/A	N/A	N/A	N/A	N/A	24.5760	36.8640	N/A	N/A	N/A	Double
176.4kHz	N/A	N/A	N/A	N/A	22.5792	33.8688	45.1584	N/A	N/A	N/A	N/A	Oued
192.0kHz	N/A	N/A	N/A	N/A	24.5760	36.8640	49.152	N/A	N/A	N/A	N/A	Quad
384kHz	12.288	18.432	24.576	36.864	49.152	N/A	N/A	N/A	N/A	N/A	N/A	Oct
768kHz	24.576	36.864	49.152	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	Hexa

Table 10. System Clock Example (Manual Setting Mode @Serial Mode)

2. Auto Setting Mode (ACKS bit = "1")

MCLK周波数とサンプリングスピードは自動検出(Table 11)されるため、DFS2-0 bitの設定は不要です。各スピードでのMCLK周波数はTable 12で示される周波数を外部から供給して下さい。

MC	CLK	Sampling Speed
115	52fs	Normal (fs≤32kHz)
512fs/256fs	768fs/384fs	Normal
256fs	384fs	Double
128fs	192fs	Quad

Table 11. Sampling Speed (Auto Setting Mode @Serial Mode)

LRCK						MCLK	(MHz)					Sampling
fs	32fs	48fs	64fs	96fs	128fs	192fs	256fs	384fs	512fs	768fs	1152fs	Speed
32.0kHz	N/A	N/A	N/A	N/A	N/A	N/A	(8.192*)	(12.288*)	16.384	24.576	36.864	Norma al/
44.1kHz	N/A	N/A	N/A	N/A	N/A	N/A	(11.2896*)	(16.9344*)	22.5792	33.8688	N/A	Normal/ (Double*)
48.0kHz	N/A	N/A	N/A	N/A	N/A	N/A	(12.288*)	(18.432*)	24.576	36.864	N/A	(Double.)
88.2kHz	N/A	N/A	N/A	N/A	N/A	N/A	22.5792	33.8688	N/A	N/A	N/A	Double
96.0kHz	N/A	N/A	N/A	N/A	N/A	N/A	24.576	36.864	N/A	N/A	N/A	Double
176.4kHz	N/A	N/A	N/A	N/A	22.5792	33.8688	N/A	N/A	N/A	N/A	N/A	Quad
192.0kHz	N/A	N/A	N/A	N/A	24.576	36.864	N/A	N/A	N/A	N/A	N/A	Quad
384kHz	N/A	N/A	24.576	36.864	N/A	N/A	N/A	N/A	N/A	N/A	N/A	Oct
768kHz	24.576	36.864	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	Hex

Table 12. System Clock Example (Auto Setting Mode @Serial Mode)

MCLK= 256fs/384fsのとき、Auto Setting Modeは32kHz~96kHzのサンプリングレートまで対応します (Table 13)。但し、32kHz~48kHzのサンプリングレートでは、MCLK= 256fs/384fsでのDR, S/Nは、MCLK= 512fs/768fsの時に比べて3dB程度劣化します。

ACKS bit	MCLK	DR,S/N
0	256fs/384fs/512fs/768fs	120dB
1	256fs/384fs	117dB
1	512fs/768fs	120dB

Table 13. MCLK周波数とDR, S/Nの関係(fs = 44.1kHz)

3. Digital filter

AK4495S/95ではSD bit, SLOW bitで4種類のディジタルフィルタを設定できます。それぞれ好みの音質で音楽再生が可能です。

SD bit	SLOW bit	Mode	
0	0	Sharp roll-off filter	
0	1	Slow roll-off filter	
1	0	Short delay Sharp roll-off filter	(de
1	1	Short delay Slow roll-off filter	

(default)

Table 14. Digital Filter Setting

AK4495S/95はより周波数特性を緩くした動作も可能です。SSLOW bit = "1" (05H D0)のときその動作になります。

[2] DSD mode

必要なクロックは、MCLK, DCLKです。MCLKとDCLKは同期する必要はありますが位相を合わせる必要はありません。MCLK周波数はDCKS bitで設定します。

動作中(PDN pin = "H")に、MCLKが止まった場合は、AK4495S/95は自動的にリセット状態になり、アナログ出力はAVDD/2電圧(typ)を出力します。

DCKS bit	MCLK Frequency	DCLK Frequency	
0	512fs	64fs	(default)
1	768fs	64fs	

Table 15. System Clock (DSD Mode)

AK4495S/95はDSDデータストリームの2.8224MHz(64fs)と5.6448MHz(128fs)に対応します。設定は DSDSEL bit = "0"のとき2.8224MHz (64fs)に対応し、 DSDSEL bit = "1"のとき 5.6448MHz (128fs)に対応します。

DSDSEL bit	DSD data stream	
0	2.8224MHz	(default)
1	5.6448MHz	

Table 16. DSD Sampling Speed Control

AK4495S/95はVolume pass機能があります。DSDD1-0 bitで3種類選択できます。

DSDD1	DSDD0	Mode	
0	0	Normal path	(default)
0	1	Volume pass	
1	0	Reserved	
1	1	Reserved	

Table 17. DSD Play Back Mode Control

AK4495S/95はDSDのオーディオデータが2048sample(1/fs)の期間すべて"1", "0"となったとき内部で出力をミュートする機能があります。DDM bitでこのミュート機能が有効になります。ミュートされた場合、LchとRchのフラグをDML bit, DMR bitに立てます。信号が通常のレベルに戻った時にミュートを自動解除するか、レジスタで解除するかをDMC bitで選択できます。ミュートをレジスタで解除する場合はDMRE bitで解除することが出来ます。

■ オーディオインタフェースフォーマット

[1] PCM mode

オーディオデータはBICKとLRCKを使ってSDATAから入力されます。8種類のデータフォーマット (Table 20)は、DIF2-0 pin(パラレルモード)または、DIF2-0 bit(シルアルモード)で選択できます。全モードともMSBファースト、2'sコンプリメントのデータフォーマットでBICKの立ち上がりでラッチされます。Mode 2を16ビット、20ビットで使った場合はデータのないLSBには"0"を入力して下さい。

Mode	DIF2	DIF1	DIF0	Input Format	BICK	Figure
0	0	0	0	16bit後詰め	≥ 32fs	Figure 9
1	0	0	1	20bit後詰め	≥ 48fs	Figure 10
2	0	1	0	24bit前詰め	≥ 48fs	Figure 11
3	0	1	1	24bit I ² S互換	≥ 48fs	Figure 12
4	1	0	0	24bit後詰め	≥ 48fs	Figure 10
5	1	0	1	32bit後詰め	≥ 64fs	Figure 13
6	1	1	0	32bit前詰め	≥64fs	Figure 14
7	1	1	1	32bit I ² S互換	≥ 64fs	Figure 15

Table 18. Audio Interface Format

(default)




Figure 10. Mode 1/4 Timing





Figure 11. Mode 2 Timing






Figure 13. Mode 5 Timing




Figure 14. Mode 6 Timing




Figure 15. Mode 7 Timing

[2] DSD mode

DSDデータ入力の場合は、DIF2-0 pin及びDIF2-0 bitは無効です。DCLK周波数は64fs, 128fsです。DCLKの極性はDCKB bitで反転することが可能です。




Figure 16. DSD Mode Timing

[3] 外部デジタルフィルタモード (EX DF I/F mode)

下記表の、DWはWCK1周期中のBCKの個数です。

オーディオデータはMCLK, BCK及びWCKを使ってDINL, DINRから入力されます。3種類のデータフォーマット(Table 20)がDIF2-0bitで選択できます。データはBCKの立ち上がりでラッチされます。BCKにはMCLKと同じクロックを入力してください。BCK, MCLKはバーストしたものを入力しないでください。各スピードでのMCLKとBCKの周波数はTable 19で示される周波数を外部から入力してください。

Sampling		MCLK&B	CK [MHz]		WCK	ECS	
Speed[kHz]	256fs	384fs	512fs	768fs		200	
768	N/A	N/A	24.576	36.864	16fs	0	(defeult)
(432-864)			32	48	DW	U	(default)
384	12.288	18.432	24.576	36.864	8fs	1	
(216-432)	32	48	64	96	DW	1	

Table 19. System Clock Example (EX DF I/F mode) (N/A: Not available)

					_
Mode	DIF2	DIF1	DIF0	Input Format	
0	0	0	0	16bit後詰め	
1	0	0	1	N/A	
2	0	1	0	N/A	
3	0	1	1	N/A	
4	1	0	0	24bit後詰め	
5	1	0	1	32bit後詰め	(default)
6	1	1	0	N/A	
7	1	1	1	N/A	

Table 20. Audio Interface Format (EX DF I/F mode) (N/A: Not available)




Figure 17. EX DF I/F Mode Timing

■ D/A変換モード切り替えタイミング




Figure 19. D/A Mode Switching Timing (DSD to PCM)

Note. DSD mode時は25%から75%デューティを信号レンジとします。SACDフォーマットブック(Scarlet Book)では、DSD信号のピークレベルがこのデューティを越えることは推奨されていません。

■ ディエンファシスフィルタ

IIRフィルタによる3周波数(32kHz, 44.1kHz, 48kHz)対応のディエンファシスフィルタ(50/15 μ s特性)を内蔵しています。256fs/384fs と128fs/192fs の時にはディエンファシスフィルタはOFFです。DSD mode時にはDEM1-0 bitは無効です。PCM modeとDSD modeを切り替えても設定値は保持されます。

DEM1	DEM0	Mode	
0	0	44.1kHz	
0	1	OFF	(default)
1	0	48kHz	
1	1	32kHz	

Table 21. De-emphasis Control

■ 出力ボリューム (PCM, DSD)

AK4495S/95は、チャンネル独立のディジタル出力ボリューム(ATT)を内蔵しており、MUTEを含む0.5dBステップ、256レベル可変できます。このボリュームはDACの前段に配置され、入力データを0dBから-127dBまでアッテネーション、またはミュートできます。設定値間の遷移はソフト遷移を採用しているので遷移中にスイッチングノイズは発生しません。FFH(dB)から00H(MUTE)までには7424/fsかかります。イニシャルリセットするとアッテネーションレベルはFFHに初期化されます。RSTN bit = "0"に設定すると、ATT値はFFHに初期化され、その後、RSTN bit = "1"に設定すると、ATT値はそれぞれの設定値へ復帰します。PCM mode とDSD mode を切り替えてもレジスタ設定値は保持されます。

Sampling Speed	遷移時間
Sampling Speed	0dB to MUTE
fs = 44.1kHz	168.3ms
fs = 96kHz	77.3ms
fs = 192kHz	38.6ms

Table 22. ATT 遷移時間

■ ゼロ検出機能 (PCM, DSD)

AK4495S/95はチャネル独立のゼロ検出機能を持ちます。各チャネルの入力データが8192回連続して"0" の場合、各チャネルのDZF pinが独立に"H"になります。その後、各チャネルの入力データが"0"でなくなると対応するチャネルのDZF pinが"L"になります。RSTN bitが"0"の場合、両チャネルのDZF pinが"H"になります。RSTN bitが"1"になった後、各チャネルの入力データが"0"でなくなると対応するチャネルのDZF pinが4~5LRCK後に"L"になります。また、DZFM bitを"1"にすると両チャネルの入力データが8192回連続して"0"の場合のみ、両チャネルのDZF pinが"H"になります。ゼロ検出機能はDZFE bitで無効にできます。この時、両チャネルのDZF pinは常に"L"です。DZF pinの極性はDZFB bitで反転することが可能です。

DZFE	DZFB	Data	DZF-pin
0	0	-	L
U	1	-	Н
	0	not zero	L
1	U	Zero detect	Н
1	1	not zero	Н
	1	Zero detect	L

Table 23. Zero Detect Function and DZF Pin Output

■ モノラル出力機能(PCM, DSD, Ex DF I/F)

AK4495S/95はMONO bitとSELLR bitで入力と出力の組み合わせを変更できます。この機能はすべてのオーディオフォーマットで使用できます。

MONO bit	SELLR bit	Rch Out	
0	0	Lch In	Rch In
0	1	Rch In	Lch In
1	0	Lch In	Lch In
1	1	Rch In	Rch In

Table 24. MONO Mode Output Select

■ 音質調整機能(PCM, DSD, Ex DF I/F)

AK4495S/95は好みにより、SC2-0 bitで音質をコントロールできます。


SC1	SC0	Mode	
0	0	1	(default)
0	1	2	
1	0	3	
1	1	4	

Table 25. SC1-0 bits Control

SC2 bitは "1"のときMode5となる。

■ ソフトミュート機能 (PCM, DSD)

ソフトミュートはディジタル的に実行されます。SMUTE pinを"H"またはSMUTE bitを"1"にするとその時点のATT設定値からATT設定値×ATT遷移時間で入力データが $-\infty$ ("0")までアテネーションされます。SMUTE pinを"L"またはSMUTE bitを"0"にすると $-\infty$ 状態が解除され、 $-\infty$ からATT設定値×ATT遷移時間でATT設定値まで復帰します。ソフトミュート開始後、 $-\infty$ までアテネーションされる前に解除されるとアテネーションが中断され、同じサイクルでATT設定値まで復帰します。ソフトミュート機能は信号を止めずに信号源を切り替える場合などに有効です。



注:

- (1) ATT設定値×ATT遷移時間。例えば、Normal Speed Mode時、ATT設定値が"255"の場合は7424LRCK サイクルです。
- (2) ディジタル入力に対するアナログ出力は群遅延(GD)をもちます。
- (3) ソフトミュート開始後、-∞までアテネーションされる前に解除されるとアテネーションが中断され、同じサイクルでATT設定値まで復帰します。
- (4) 各チャネルの入力データが8192回連続して"0"の場合、各チャネルのDZF pinは"H"になります。その後、各チャネルの入力データが"0"でなくなると、対応するチャネルのDZF pinが"L"になります。

Figure 20. Soft Mute Function


■ システムリセット

電源ON時には、PDN pinに一度"L"を入力してリセットして下さい。アナログ部はMCLK入力によりパワーダウン状態が解除され、ディジタル部は内部カウンタがMCLKを4/fsカウントした後、パワーダウン状態が解除されます。

■ パワーON/OFF タイミング

AK4495S/95はPDN pinを"L"にすることでレジスタがリセットされパワーダウンモードに入ります。アナログ出力はフローティング(Hi-Z)です。 PDNのエッジでクリックノイズが起こります。クリックノイズがシステムに影響する場合は、アナログ出力を外部でミュートしてください。

RSTN bit "0"でDAC部分をリセットすることが出来ます。この場合レジスタは初期化されず、アナログ出力はVCML/Rになります。RSTNのエッジで起こるクリックノイズが、システムに影響する場合は、アナログ出力を外部でミュートしてください。



Notes:


- (1) 電源投入後PDN pinを "L"からスタートし150ns以上の間、PDN pinを"L"にして下さい。
- (2) ディジタル入力に対するアナログ出力は群遅延(GD)を持ちます。
- (3) パワーダウン時、アナログ出力はHi-Zです。
- (4) PDN信号のエッジ("↓↑")でクリックノイズが出力されます。このノイズはデータが"0"の場合でも出力されます。
- (5) パワーダウン状態(PDN pin = "L")では各クロック入力(MCLK, BICK, LRCK)を止めることができます。
- (6) クリックノイズ(3)が問題になる場合はアナログ出力を外部でミュートして下さい。タイミング 例を示します。
- (7) パワーダウン状態(PDN pin = "L")では、DZFL/R pinは"L"になります。

Figure 21. Power-down/up Sequence Example

■ リセット機能

(1) RSTN bitによるリセット

RSTN bitを"0"にするとDACはリセットされますが、内部レジスタは初期化されません。この時、アナログ出力はVCML/R電圧になり、DZFL/DZFR pinは"H"になります。Figure 22にRSTN bitによるリセットシーケンスを示します。




注:

- (1) ディジタル入力に対してアナログ出力は群遅延(GD)を持ちます。
- (2) RSTN bit = "0"時アナログ出力はVCOM電圧です。
- (3) 内部RSTN信号のエッジ("↓↑")でクリックノイズが出力されます。このノイズはデータが "0"の場合でも出力されます。
- (4) DZF pinはRSTN bitの立ち下がりエッジで "H"になり、LSI内部のRSTN bitの立ち上がりエッジの 2/fs後 "L"になります。
- (5) RSTN bitを書き込んでからLSI内部のRSTN bitが変化するまでの立ち下がり時に3 ~4/fs かかります。また、立ち上がり時に2 ~ 3/fsかります。
- (6) クリックノイズ(3)又はHi-Z出力(2)が問題になる場合はアナログ出力を外部でミュートしてください。

Figure 22. リセットタイミング例

(2) MCLK停止またはLRCK/WCK停止によるリセット

PCM modeで動作中 (PDN pin = "H") にMCLK またはLRCKが止まった場合は、AK4495S/95は自動的にリセット状態になり、アナログ出力はフローティング状態(Hi-Z)になります。MCLKとLRCKを再入力後、リセット状態が解除され動作を再開します。MCLK またはLRCKを止めているときは、ゼロ検出機能は動作しません。DSD modeで動作中はMCLKが止まった場合、リセット状態になります。外部デジタルフィルタモードで動作中はMCLK、WCKが止まった場合、リセット状態になります。



Notes:

- (1) 電源投入後PDN pinを "L"からスタートし150ns以上の間、PDN pinを"L"にして下さい。
- (2) ディジタル入力に対してアナログ出力は群遅延(GD)を持ちます。
- (3) ディジタルデータの入力を止めることができます。この区間に"0"データを入力しておくことで、MCLK, LRCK再入力後のクリックノイズを軽減できます。
- (4) PDN pinの立ち上がり("[↑]")及びMCLKの入力から、3~4LRCK以内にクリックノイズが出力されます。このノイズはデータが"0"の場合でも出力されます。
- (5) リセット状態(MCLKまたはLRCK/WCK停止)では、各クロック入力(MCLK, BICK, LRCK/WCK)をとめることができます。
- (6) クリックノイズ(4)が問題になる場合はアナログ出力を外部でミュートしてください。タイミング 例をFigure 23に記します


Figure 23. リセットタイミング例

■ 同期化機能

AK4495S/95は内部のカウンタを外部クロックのエッジから3/256fsの範囲内になるよう、内部カウンタをリセットする機能を備えています。PCM modeもしくはEXDF modeで動作中にSYNCE-bitを"1"に設定すると、両方のチャネルの入力データが8192回連続して"0"の場合、もしくはRSTN bit="0"の場合に、クロック同期化機能が有効になります。PCM mode時はLRCKの立下りエッジ(データフォーマットI2S mode時は立上りエッジ)に同期させ、EXDF mode時はWCKの立下りエッジに同期させます。このとき、アナログ出力はVCML/R電圧になります。Figure 24に入力データが8192回連続して"0"の場合の同期化シーケンス、Figure 25にRSTN bitを用いた同期化シーケンスを示します。

(1) 入力データが8192回連続して"0"の場合の同期化

入力データが8192回連続して"0"の場合、もしくはアッテネーション設定によりデータが8192回連続して"0"になった場合、DZFL/DZFR pinは"H"になり同期化機能が有効になります。なお、同期化機能は両方のチャネルのデータが8192回連続して"0"の場合になると有効になります。Figure 24に入力データが8192回連続して"0"の場合の同期化シーケンスを示します。




注:

- (1) ATT設定値×ATT遷移時間。例えば、Normal Speed Mode時、ATT設定値が"255"の場合は7424LRCK サイクルです。
- (2) 両方のチャネルの入力データが8192回連続して"0"の場合、両法のチャネルのDZF pinが"H"になり、同期化機能は有効になります。
- (3) 内部カウンタリセット時は4~5/fsの間、内部データを強制的に"0"に固定します。
- (4) 内部カウンタリセット時にクリックノイズが出力されることがあります。このノイズはデータが "0"の場合でも出力されます。クリックノイズが問題になる場合はアナログ出力を外部でミュートしてください。
- (5) 内部クロックと外部クロック入力が同期している場合は、同期化機能が有効であってもカウンタリセットはされません。

Figure 24. 入力データが8192回連続して"0"の場合の同期化シーケンス

(2) RSTN-bitを用いた同期化シーケンス

RSTN bitを"0"にするとDZFL/DZFR pinは"H"になり、その後3~4/fs後にDACがリセットされアナログ出力がVCML/R電圧になります。同期化機能は両方のDZFL/DZFR pinが"H"になると有効になります。 Figure 25にRSTN-bitを用いた同期化シーケンスを示します。



注:

- (1) DZF pinはRSTN bitの立ち下がりエッジで "H"になり、LSI内部のRSTN bitの立ち上がりエッジの2/fs 後"L"になります。この間、同期化機能は有効になります。
- (2) 内部カウンタリセット時は4~5/fsの間、内部データを強制的に"0"に固定します。
- (3) ディジタル入力に対してアナログ出力は群遅延(GD)を持つため、RSTN bitに"0"を書き込む際は群遅延期間以上の間無入力状態にしておくことを勧めます。
- (4) RSTN bitを書き込んでからLSI内部のRSTN信号が変化するまでの立ち下がり時に3 ~4/fs かかります。また、立ち上がり時に3 ~4/fsかります。同期化機能はRSTN bit="0"の書き込みと同時に有効になるため、LSI内部のRSTN信号が"1"に変化する前に内部カウンタがリセットされる場合があります。
- (5) 内部RSTN信号のエッジ("↓↑")や内部カウンタリセット時にクリックノイズが出力されます。この ノイズはデータが "0"の場合でも出力されます。クリックノイズが問題になる場合はアナログ出力 を外部でミュートしてください。

Figure 25. RSTN-bitを用いた同期化シーケンス

■ レジスタコントロールインタフェース


(1) 3線シリアルコントロールモード (I2C pin = "L")

AK4495S/95のいくつかの機能はピン(パラレルモード)とレジスタ(シリアルモード)のどちらでも設定できますが、パラレルモード時にはレジスタ設定は無効、シリアルモード時にはピン設定は無効になります。PSN pinの設定を変更した場合は、PDN pinでAK4495S/95をリセットして下さい。シリアルモードではPSN pinを"L"にすることによってイネーブルされます。このモードでは3線式シリアルI/F pin: CSN、CCLK、CDTIで書き込みを行います。I/F上のデータはChip address (2bit、C1/0)、Read/Write (1bit、"1"固定、Write only)、Register address (MSB first、5bit)とControl data (MSB first、8bit)で構成されます。データ送信側はCCLKの" \downarrow "で各ビットを出力し、受信側は" \uparrow "で取り込みます。データの書き込みはCSNの" \uparrow "で有効になります。CCLKのクロックスピードは5MHz (max)です。

Function	Parallel Control Mode	Serial Control Mode
Audio Format	Y	Y
Auto Setting Mode	Y	Y
De-emphasis	Y	Y
SMUTE	Y	Y
DSD Mode	-	Y
EX DF I/F	-	Y
Zero Detection	-	Y
Sharp Roll off filter	Y	Y
Slow Roll off filter	Y	Y
Minimum delay Filter	Y	Y
Digital Attenuator	-	Y
音質調整機能	-	Y
クロック同期化機能	-	Y

Table 26. ファンクションリスト1 (Y: Available, -: Not available)

PDN pinを"L"にすると内部レジスタ値が初期化されます。また、シリアルモードではRSTN bitに"0"を書き込むと内部タイミング回路がリセットされます。但し、このときレジスタの内容は初期化されません。



C1-C0: Chip Address (C1 bit =CAD1 pin, C0 bit =CAD0 pin)

R/W: READ/WRITE (Fixed to "1", Write only)

A4-A0: Register Address D7-D0: Control Data

Figure 26. Control I/F Timing

^{*3}線シリアルモードではデータ読み出しをサポートしません。

^{*}PDN pin = "L"時、及びマスタクロックが供給されていない時は、コントロールレジスタへの書き込みはできません。

^{*}CSNが"L"期間中にCCLKの"个"が15回以下または17回以上の場合にはデータは書き込まれません。

(2) I^2 Cバスコントロールモード (I2C pin = "H")

AK4495S/95の I^2 Cバスモードのフォーマットは、高速モード(max:400kHz, Ver1.0)に対応しています。


(2)-1. WRITE命令

 I^2 Cバスモードにおけるデータ書き込みシーケンスはFigure 27に示されます。バス上のICへのアクセスには、最初に開始条件(Start Condition)を入力します。SCLラインが "H"の時にSDAラインを "H"から "L"にすると、開始条件が作られます(Figure 33)。開始条件の後、スレーブアドレスが送信されます。このアドレスは7bitから構成され、8bit目にはデータ方向ビット(R/W)が続きます。上位5bitは "00100"固定、次の1bitはアクセスするICを選ぶためのアドレスビットで、CAD0 pinにより設定されます(Figure 28)。アドレスが一致した場合、AK4495S/95は確認応答(Acknowledge)を生成し、命令が実行されます。マスタは確認応答用のクロックパルスを生成し、SDAラインを解放しなければなりません(Figure 34)。R/Wビットが "0"の場合はデータ書き込み、R/Wビットが "1"の場合はデータ読み出しを行います。

第2バイトはサブアドレス(レジスタアドレス)です。サブアドレスは8bit、MSB firstで構成され、上位3bit は "0"固定です(Figure 29)。第3バイト以降はコントロールデータです。コントロールデータは8bit、MSB firstで構成されます(Figure 30)。AK4495S/95は、各バイトの受信を完了するたびに確認応答を生成します。データ転送は、必ずマスタが生成する停止条件(Stop Condition)によって終了します。SCLラインが "H" の時にSDAラインを "L"から "H"にすると、停止条件が作られます(Figure 33)。

AK4495S/95は複数のバイトのデータを一度に書き込むことができます。データを1バイト送った後、停止条件を送らず更にデータを送ると、サブアドレスが自動的にインクリメントされ、次のデータは次のサブアドレスに格納されます。アドレス"09H"を越えるデータを送ると、内部レジスタに対応するアドレスカウンタはロールオーバし、アドレス"00H"から順に格納されます。

クロックが "H"の間は、SDAラインの状態は一定でなければなりません。データラインが "H"と "L"の間で状態を変更できるのは、SCLラインのクロック信号が "L"の時に限られます(Figure 35)。SCLラインが "H"の時にSDAラインを変更するのは、開始条件、停止条件を入力するときのみです。



(2)-2. READ命令

R/Wビットが"1"の場合、AK4495S/95はREAD動作を行います。指定されたアドレスのデータが出力された後、マスタが停止条件を送らず確認応答を生成すると、サブアドレスが自動的にインクリメントされ、次のアドレスのデータを読み出すことができます。アドレス"09H"のデータを読み出した後、さらに次のアドレスを読み出す場合にはアドレス"00H"のデータが読み出されます。

AK4495S/95はカレントアドレスリードとランダムリードの2つのREAD命令を持っています。

(2)-2-1. カレントアドレスリード

AK4495S/95は内部にアドレスカウンタを持っており、カレントアドレスリードではこのカウンタで指定されたアドレスのデータを読み出します。内部のアドレスカウンタは最後にアクセスしたアドレスの次のアドレス値を保持しています。例えば、最後にアクセス(READでもWRITEでも)したアドレスが"n"であり、その後カレントアドレスリードを行った場合、アドレス"n+1"のデータが読み出されます。カレントアドレスリードでは、AK4495S/95はREAD命令のスレーブアドレス(R/W="1")の入力に対して確認応答を生成し、次のクロックから内部のアドレスカウンタで指定されたデータを出力したのち内部カウンタを1つインクリメントします。データが出力された後、マスタが確認応答を生成せず停止条件を送ると、READ動作は終了します。




Figure 31. CURRENT ADDRESS READ 命令

(2)-2-2. ランダムアドレスリード

ランダムアドレスリードにより任意のアドレスのデータを読み出すことができます。ランダムアドレスリードはREAD命令のスレーブアドレス(R/W bit="1")を入力する前に、ダミーのWRITE命令を入力する必要があります。ランダムアドレスリードでは最初に開始条件を入力し、次にWRITE命令のスレーブアドレス(R/W="0")、読み出すアドレスを順次入力します。AK4495S/95がこのアドレス入力に対して確認応答を生成した後、再送条件、READ命令のスレーブアドレス(R/W bit="1")を入力します。AK4495S/95はこのスレーブアドレスの入力に対して確認応答を生成し、指定されたアドレスのデータを出力し、内部アドレスカウンタを1つインクリメントします。データが出力された後、マスタがアクノリッジを生成せず停止条件を送ると、READ動作は終了します。




Figure 32. RANDOM ADDRESS READ 命令




Figure 33. 開始条件と停止条件




Figure 34. I²Cバスでの確認応答




Figure 35. I²Cバスでのビット転送

ファンクションリスト

機能	デフォルト	アドレス	ビット	PCM	DSD	Ex DF I/F
Attenuation Level	0dB	03H	ATT7-0	Y	Y	_
		04H		1	1	_
External Digital Filter I/F Mode	Disable	00H	EXDF	Y	-	Y
Ex DF I/F mode clock setting	16fs(fs=44.1kHz)	00H	ECS	-	-	Y
Audio Data Interface Modes	24bit前詰め	00H	DIF2-0	Y	-	Y
Data Zero Detect Enable	Disable	01H	DZFE	Y	Y	-
Data Zero Detect Mode	Separated	01H	DZFM	Y	Y	-
Minimum delay Filter Enable	Sharp roll-off filter	01H	SD	Y	-	_
De-emphasis Response	OFF	01H	DEM1-0	Y	-	_
Soft Mute Enable	Normal Operation	01H	SMUTE	Y	Y	_
DSD/PCM Mode Select	PCM mode	02H	DP	Y	Y	-
Master Clock Frequency Select at	512fs	02H	DCKS		Y	
DSD mode				_	1	_
MONO mode Stereo mode select	Stereo	02H	MONO	Y	Y	Y
enverting Enable of DZF "H" active		02H	DZFB	Y	Y	-
The data selection of L channel	R channel	02H	SELLR	Y	Y	Y
and R channel				I	I	I
音質調整機能	Natural Sound	08H	SC[2:0]	Y	Y	Y
クロック同期化機能	Not Available	07H	SYNCE	Y	-	-

(Y: Available, -: Not available)

Table 27. ファンクションリスト2

■ レジスタマップ

Addr	Register Name	D7	D6	D5	D4	D3	D2	D1	D0
00H	Control 1	ACKS	EXDF	ECS	0	DIF2	DIF1	DIF0	RSTN
01H	Control 2	DZFE	DZFM	SD	DFS1	DFS0	DEM1	DEM0	SMUTE
02H	Control 3	DP	0	DCKS	DCKB	MONO	DZFB	SELLR	SLOW
03H	Lch ATT	ATT7	ATT6	ATT5	ATT4	ATT3	ATT2	ATT1	ATT0
04H	Rch ATT	ATT7	ATT6	ATT5	ATT4	ATT3	ATT2	ATT1	ATT0
05H	Control4	INVL	INVR	0	0	0	0	DFS2	SSLOW
06H	Control5	DDM	DML	DMR	DMC	DMRE	DSDD1	DSDD0	DSDSEL
07H	Control6	0	0	0	0	0	0	0	SYNCE
08H	Control7	0	0	0	0	0	SC2	SC1	SC0
09H	Reserved	0	0	0	0	0	0	0	0

Note:

アドレス07H~1FHへの書き込みは禁止です。

PDN pinを"L"にするとレジスタの内容が初期化されます。

RSTN bitに"0"を書き込むと内部タイミング回路がリセットされますが、レジスタの内容は初期化されません。

PSN pinの設定を変更した場合は、PDN pinでAK4495S/95をリセットして下さい。

■ 詳細説明

Addr	Register Name	D7	D6	D5	D4	D3	D2	D1	D0
00H	Control 1	ACKS	EXDF	ECS	0	DIF2	DIF1	DIF0	RSTN
	Default	0	0	0	0	0	1	0	0

RSTN: Internal Timing Reset

0: Reset. All registers are not initialized. (default)

1: Normal Operation

"0"で内部タイミング回路がリセットされますが、レジスタの内容は初期化されません。 PSN pin = "H"のときレジスタの内容にかかわらず、動作します。

DIF2-0: Audio Data Interface Modes (Table 18)

初期値は"010" (Mode2: 24bit前詰め)です。

ECS:Ex DF I/F mode clock setting (Table 19)

0: 768kHz sampling rate (default)

1: 386kHz sampling rate

EXDF: External Digital Filter I/F Mode (Serial mode only)

0: Disable: Internal Digital Filter mode (default)

1: Enable: External Digital Filter mode

ACKS: Master Clock Frequency Auto Setting Mode Enable (PCM only)

0: Disable: Manual Setting Mode (default)

1: Enable: Auto Setting Mode

ACKS bitが"1"の時、サンプリング周波数とMCLK周波数は自動検出されます。

Addr Regi	ster Name	D7	D6	D5	D4	D3	D2	D1	D0
01H Cont	rol 2	DZFE	DZFM	SD	DFS1	DFS0	DEM1	DEM0	SMUTE
	Default	0	0	1	0	0	0	1	0

SMUTE: Soft Mute Enable

0: Normal Operation (default)1: DAC outputs soft-muted.

DEM1-0: De-emphasis Response

初期値は"01" (OFF)です。

DFS1-0: Sampling Speed Control (Table 9)

初期値は"000" (Normal Speed)です。DFS2-0 bitを切り替えた場合、クリックノイズが発生します。

DFS2	DFS1	DFS0	Sampling Rat	Sampling Rate (fs)			
0	0	0	Normal Speed Mode	30kHz ~ 54kHz	(default)		
0	0	1	Double Speed Mode	54kHz ~ 108kHz			
0	1	0	Quad Speed Mode	120kHz ~ 216kHz			
0	1	1	Reserved	-			
1	0	0	Oct Speed Mode	384kHz			
1	0	1	Hexa Speed Mode	768kHz			
1	1	0	Reserved	-			
1	1	1	Reserved	_			

Table 9. Sampling Speed (Manual Setting Mode @Serial Mode)

SD: Minimum delay Filter Enable

0: Traditional filter

1: Short delay filter (default)

SD	SLOW	Mode
0	0	Sharp roll-off filter
0	1	Slow roll-off filter
1	0	Short delay sharp roll off filter
1	1	Short delay slow roll off filter

(default)

Table 14. Digital Filter Setting

DZFM: Data Zero Detect Mode

0: Channel Separated Mode (default)

1: Channel ANDed Mode

DZFM bitを"1"にすると両チャネルの入力データが8192回連続して"0"の場合のみ、両チャネルのDZF pinが"H"になります。

DZFE: Data Zero Detect Enable

0: Disable (default)

1: Enable

Zero detect function can be disabled by DZFE bit "0". In this case, the DZF pins of both channels are always "L".

Addr	Register Name	D7	D6	D5	D4	D3	D2	D1	D0
02H	Control 3	DP	0	DCKS	DCKB	MONO	DZFB	SELLR	SLOW
	Default	0	0	0	0	0	0	0	0

SLOW: Slow Roll-off Filter Enable

0: Sharp roll-off filter (default)

1: Slow roll-off filter

SD	SLOW	Mode
0	0	Sharp roll-off filter
0	1	Slow roll-off filter
1	0	Short delay sharp roll off filter
1	1	Short delay slow roll off filter

(default)

Table 14. Digital Filter Setting

SELLR: The data selection of L channel and R channel, when MONO mode

0: All channel output L channel data, when MONO mode. (default)

1: All channel output R channel data, when MONO mode.
MONO bitが"1"の時に有効になり、"0"のときL chの、"1"のときR chのデータを選択し両方のチャネルに出力します。

DZFB: Inverting Enable of DZF

0: DZF pin goes "H" at Zero Detection (default)

1: DZF pin goes "L" at Zero Detection

DZFE	DZFB	Data	DZF-pin
0	0	-	"L"
U	1	-	"H"
	0	not zero	"L"
1	U	Zero detect	"H"
1	1	not zero	"H"
	1	Zero detect	"L"

Table 23. Zero Detect Function and DZF Pin Output

MONO: MONO mode Stereo mode select

0: Stereo mode (default)

1: MONO mode

MONO bitが"1"の時Mono modeになります。

DCKB: Polarity of DCLK (DSD Only)

0: DSD data is output from DCLK falling edge. (default)

1: DSD data is output from DCLK rising edge.

DCKS: Master Clock Frequency Select at DSD mode (DSD only)

0: 512fs (default)

1: 768fs

DP: DSD/PCM Mode Select

0: PCM Mode (default)

1: DSD Mode

D/P bitの設定を変更した場合は、RSTN bitでAK4495S/95をリセットして下さい。

Addr	Register Name	D7	D6	D5	D4	D3	D2	D1	D0
03H	Lch ATT	ATT7	ATT6	ATT5	ATT4	ATT3	ATT2	ATT1	ATT0
04H	Rch ATT	ATT7	ATT6	ATT5	ATT4	ATT3	ATT2	ATT1	ATT0
	Default	1	1	1	1	1	1	1	1

ATT7-0: Attenuation Level

256 levels, 0.5dB step

 Data
 Attenuation

 FFH
 0dB

 FEH
 -0.5dB

 FDH
 -1.0dB

 :
 :

 :
 :

 02H
 -126.5dB

 01H
 -127.0dB

 00H
 MUTE (-∞)

設定値間の遷移はソフト遷移です。したがって、遷移中にスイッチングノイズは発生しません。ATT設定間の遷移は7425レベルでソフト遷移します。FFH (0dB)から00H (MUTE)までには7424/fs (168ms@fs=44.1kHz)かかります。イニシャルリセットするとアッテネーションレベルはFFHに初期化されます。RSTN bit = "0" の時、ATT値はFFHで、RSTN bit が"1"に戻ると、ATT値はそれぞれの電流値へ復帰します。このデジタルアッテネーションはソフトミュート機能とは独立しています。

Addr	Register Name	D7	D6	D5	D4	D3	D2	D1	D0
05H	Control 4	INVL	INVR	0	0	0	0	DFS2	SSLOW
	Default	0	0	0	0	0	0	0	0

SSLOW: Super Slow roll off Filter Enable

0: Disable (default)

1: Enable

DFS2: Sampling Speed Control (Table 9)

初期値は"000" (Normal Speed)です。DFS2-0 bitを切り替えた場合、クリックノイズが発生します。

(default)

DFS2	DFS1	DFS0	Sampling Rate (fs)			
0	0	0	Normal Speed Mode	30kHz ~ 54kHz		
0	0	1	Double Speed Mode	54kHz ~ 108kHz		
0	1	0	Quad Speed Mode	120kHz ~ 216kHz		
0	1	1	Reserved	-		
1	0	0	Oct Speed Mode	384kHz		
1	0	1	Hexa Speed Mode	768kHz		
1	1	0	Reserved	-		
1	1	1	Reserved	-		

Table 9. Sampling Speed (Manual Setting Mode @Serial Mode)

INVR: AOUTR出力位相反転ビット

0: Disable (default)

1: Enable

INVL: AOUTL出力位相反転ビット

0: Disable (default)

1: Enable

Addr	Register Name	D7	D6	D5	D4	D3	D2	D1	D0
06H	Control 5	DDM	DML	DMR	DMC	DMRE	DSDD1	DSDD0	DSDSEL
	Default	0	0	0	0	0	0	0	0

DSDSEL: DSD sampling speed control

0: 2.8MHz (64fs) (default)

1: 5.6MHz (128fs)

DSDSEL bit	DSD data stream	
0	2.8224MHz	(default)
1	5.6448MHz	

Table 16. DSD Sampling Speed Control

DSDD1-0: DSD play back path control

DSDD1	DSDD0	Mode	
0	0	Normal path	(default)
0	1	Volume pass	
1	0	Reserved	
1	1	Reserved	

Table 17. DSD Play Back Mode Control

DMRE:DSD mute release

このレジスタはDDM bit = "1"かつ DMC bit = "1"のときのみ、有効です。DDM bit, DMC bit によりAK4495S/95がDSD dataをmuteしているとき "1"にすることによりmuteが解除されます

0: Hold (default)
1: Mute release

DMC: DSD mute control

このレジスタはDDM bit = "1"とき有効です。このレジスタはDDM bitによりAK4495S/95が DSD dataのmuteを行ったあと、DSD dataのレベルがフルスケール以下になった場合の処理を 選択できます。

0: Auto return (自動復帰) (default)

1: Mute hold

DDM: DSD data mute

AK4495S/95はDSD dataが2048sample(1/fs)の期間すべて"1", "0"となったとき内部で出力をミュートする機能があります。このレジスタはその機能を有効することが出来ます。

0: Disable (default)

1: Enable

Addr	Register Name	D7	D6	D5	D4	D3	D2	D1	D0
07H	Control 6	0	0	0	0	0	0	0	SYNCE
	Default	0	0	0	0	0	0	0	0

SYNCE: Synchronization control

AK4495S/95を複数使用した場合に同期を合わす機能があります。このレジスタはその機能を有効にすることが出来ます。

(default)

0: Disable (default)

1: Enable

Addr	Register Name	D7	D6	D5	D4	D3	D2	D1	D0
08H	Control 7	0	0	0	0	0	SC2	SC1	SC0
	Default	0	0	0	0	0	0	0	0

SC1-0: Sound control bit

SC1	SC0	Sound Mode
0	0	1
0	1	2
1	0	3
1	1	4

Table 25. SC1-0 bits Control

SC2: Sound position control bit


0: Disable (default)

1: Sound Mode5

Addr Register Name	D7	D6	D5	D4	D3	D2	D1	D0
09H Reserved	0	0	0	0	0	0	0	0
Default	0	0	0	0	0	0	0	0

10. 外部接続回路例

システム接続例をFigure 36、アナログ出力回路例をFigure 38, Figure 39とFigure 40に示します。具体的な回路と測定例については評価ボード(AKD4495/AKD4495S)を参照して下さい。



注:

- Chip Address = "00". BICK = 64fs, LRCK = fs
- AVDDとDMDの配線はレギュレータ等からの低インピーダンス状態のまま分けて配線して下さい。
- AVSS, DVSS, VSSL, VSSR, VREFLL, VREFLR は同じアナロググランドに接続して下さい。
- AOUTが負荷容量を駆動する場合は直列に抵抗を入れて下さい。
- プルダウン/プルアップピン以外のディジタル入力ピンはオープンにしないで下さい。

Figure 36. Typical Connection Diagram (AVDD=3.3V, VDDL/R=5.0V, DVDD=3.3V, Serial control mode)




Figure 37. Ground Layout

1. グランドと電源のデカップリング

AK4495S/95ではディジタルノイズのカップリングを最小限に抑えるため、AVDD, VDDL/R とDVDDをデカップリングします。AVDD, VDDL/R にはシステムのアナログ電源を供給し、DVDDにはシステムのディジタル電源を供給して下さい。AVDD, VDDL/R とDVDDの配線はレギュレータ等からの低インピーダンス状態のまま分けて配線して下さい。その際、AVDD, VDDL/R とDVDDの立ち上げシーケンスを考慮する必要はありません。AVSS, DVSS, VSSL, VSSR は同じアナロググランドに接続して下さい。デカップリングコンデンサ、特に小容量のセラミックコンデンサはAK4495S/95にできるだけ近づけて接続します。

2. 基準電圧

VREFHL/R pinとVREFLL/R pinに入力される電圧の差がアナログ出力のフルスケールを決定します。通常はVREFHL/R pinをAVDDに接続し、VREFLL/R pinをVSS に接続します。VREFHL/R pinとVREFLL/R pinとの間に 0.1μ Fのセラミックコンデンサを接続します。VCML/Rはアナログ信号のコモン電圧として使われます。このピンには高周波ノイズを除去するために、 10μ F程度の電解コンデンサと並列に 0.1μ FのセラミックコンデンサをVSS との間に接続して下さい。特に、セラミックコンデンサはピンにできるだけ近づけて接続して下さい。VCML/R pinから電流を取ってはいけません。ディジタル信号、特にクロックはAK4495S/95へのカップリングを避けるためVREFHL/R、VREFLL/R pinからできるだけ離して下さい。

3. アナログ出力

アナログ出力は完全差動出力になっており、出力レンジはAVDD/2を中心に2.8Vpp (typ, VREFHL/R – VREFLL/R = 5V)です。差動出力は外部で加算されます。AOUTL/R +, AOUTL/R –の加算電圧は V_{AOUT} = (AOUT+)-(AOUT-)です。加算ゲインが 1 の場合、出力レンジは5.6Vpp (typ, VREFHL/R – VREFLL/R = 5V)です。外部加算回路のバイアス電圧は外部で供給します。入力コードのフォーマットは2's complement (2 の補数)で7FFFFFH(@24bit)に対しては正のフルスケール、800000H(@24bit) に対しては負のフルスケール、000000H(@24bit)での V_{AOUT} の理想値は0V電圧が出力されます。

内蔵の $\Delta \Sigma$ 変調器の帯域外ノイズ(シェーピングノイズ)は内蔵のスイッチトキャパシタフィルタ(SCF)で減衰されます。

Figure 38は差動出力を1個のオペアンプで加算する外部LPF回路例です。Figure 39は差動出力の回路例及 び3個のオペアンプを使った外部LPF回路例です。




Figure 38. External LPF Circuit Example 1 for PCM (fc = 99.2kHz, Q=0.704)

Frequency Response	Gain
20kHz	-0.011dB
40kHz	-0.127dB
80kHz	-1.571dB

Table 28. Frequency Response of External LPF Circuit Example 1 for PCM




Figure 39. External LPF Circuit Example 2 for PCM

		1st Stage	2 nd Stage	Total
Cut-off Frequency		182kHz	284kHz	-
Q		0.637	-	-
Gain		+3.9dB	-0.88dB	+3.02dB
Frequency Response	20kHz	-0.025	-0.021	-0.046dB
	40kHz	-0.106	-0.085	-0.191dB
	80kHz	-0.517	-0.331	-0.848dB

Table 29. Frequency Response of External LPF Circuit Example 2 for PCM

SACDフォーマットブック(Scarlet Book)では、SACDの再生時のフィルタ特性として、カットオフ50kHz 以下のスロープ-30dB/oct以上のフィルタが推奨されています。AK4495S/95では内部フィルタ(Table 30) と外部アナログフィルタ(Figure 40)により、このフィルタ特性を実現可能です。

Frequency	Gain
20kHz	-0.4dB
50kHz	-2.8dB
100kHz	-15.5dB

Table 30. Internal Filter Response at DSD Mode




Figure 40. External 3rd Order LPF Circuit Example for DSD

Frequency	Gain
20kHz	-0.05dB
50kHz	-0.51dB
100kHz	-16.8dB


DC gain = 1.07dB


Table 31. 3rd Order LPF (Figure 40) Response

11. パッケージ

■ 外形寸法図 (AK4495S)

44-pin LQFP (Unit: mm)





■ 材質・メッキ仕様


Package molding compound: Epoxy, Halogen (bromine and chlorine) free


Lead frame material: Cu

Lead frame surface treatment: Solder (Pb free) plate

■ 外形寸法図 (AK4495)

44-pin LQFP (Unit: mm)






■ 材質・メッキ仕様

Package molding compound: Epoxy, Halogen (bromine and chlorine) free

Lead frame material: Cu


Lead frame surface treatment: Solder (Pb free) plate

■ マーキング (AK4495S)



- 1) AKM Logo
- 2) Pin #1 indication
- 3) Date Code: XXXXXXX(7 digits)
- 4) Marking Code: AK4495S
- 5) Audio 4 pro Logo

■ マーキング (AK4495)



- 1) AKM Logo
- 2) Pin #1 indication
- 3) Date Code: XXXXXXX(7 digits)
- 4) Marking Code: AK4495
- 5) Audio 4 pro Logo

12. 改訂履歴

Date (Y/M/D)	Revision	Reason	Page	Contents
13/09/03	00	初版		
13/11/15	01	仕様変更	9	7. 推奨動作条件
				"L" Voltage reference: VSS をtyp.値へ
				Volume Reference : VREFH – VREFLを追加
		誤記訂正	10	8. 電気的特性
				Dynamic Characteristics, THD+N
				fs=44.1kHz, BW=20kHz, -60dBFS: -49 \rightarrow -47dB (max)
		記述追加	14	■ショートディレイ・スローロールオフフィルタ特性
				測定条件: (SLOW bit="1" or SLOW pin = "H")を追加
		誤記訂正		fs=96kHz
				Passband, ± 0.01 dB: $17.7 \rightarrow 43.5$ kHz (max)
				Stopband: $85.3 \rightarrow 85.0$ kHz fs=192kHz
				Passband, ± 0.01 dB: $35.5 \rightarrow 87.0$ kHz (max)
				Stopband: $171 \rightarrow 170$ kHz
		誤記訂正	22	■システムクロック
				説明文:
				リセット解除時 (RSTN pin = "↑") → (PDN pin = "↑")
			25	2. Auto Setting Mode
				説明文: "DFS1-0 bit" → "DFS2-0 bit"
			27	Table 17 を変更
			31	■オーディオインタフェースフォーマット
				[3] 外部デジタルフィルタモード
				Table 19 を変更
		記述追加	32	■ 出力ボリューム (PCM, DSD)
				説明文を追加
				Table 22を追加
		誤記訂正	36	■リセット機能
		h (10 1 1 1 1 1 1 1 1		(2) MCLK 停止またはLRCK/WCK停止によるリセット
				$(RSTN pin = "H") \rightarrow (PDN pin = "H")$
			41	■レジスタコントロールシーケンス
				(2)-1. WRITE命令
				上位6bitは"001000"固定 →上位5bitは"00100"固定
				Figure 20を変更
			45	■詳細説明
				ECS bitの説明文を変更
			49	Table 17を変更
14/02/25	02	誤記訂正	47	■詳細説明
1.702,23		121111111	',	SELLR bit の説明文を変更
14/04/17	03	記述追加	5, 56,	■ オーダリンガイド、外形寸法図、マーキング
1.00.11		HUXE VEVIII	57	■ A アクランスイド、アルバイム区、 、
			2	2. 特長
				2. 付及 THD+N: "-105dB (アナログ部電源7V)" を追加
				· · · · · · · · · · · · · · · · · · ·
			10	DR, S/N: "120dB" を追加 o
			10	8. 電気的特性 Dynamic Characteristics THD N fc=44 1kHz 0dPFS
				Dynamic Characteristics, THD+N fs=44.1kHz, 0dBFS VDDL/R=VREFHL/R=7.0Vの場合を追加: -105dB (typ)
	1	1		VDDL/K=VKEFHL/K=7.UVの場合を追加: -1U3dB (typ)

Date (Y/M/D)	Revision	Reason	Page	Contents
		記述追加	12, 14,	Figure 1~8 を追加
			16, 18	
		誤記訂正	27	■システムクロック
				Table 3 を変更
			27, 29	Table 6、Table 12を変更
			53-54	■詳細説明
				Address 0x06: "Control 4" \rightarrow "Control 5"
				Address 0x07: "Control 5" \rightarrow "Control 6"
				Address $0x08$: "Control 6 " \rightarrow "Control 7 "
				Address $0x09$: "Control 7" \rightarrow "Reserved"

重要な注意事項

- 0. 本書に記載された弊社製品(以下、「本製品」といいます。)、および、本製品の仕様につきましては、本製品改善のために予告なく変更することがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あるいは弊社特約店営業担当にご確認ください。
- 1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際して 弊社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものでは ありません。お客様の機器設計において当該情報を使用される場合は、お客様の責任において 行って頂くとともに、当該情報の使用に起因してお客様または第三者に生じた損害に対し、弊 社はその責任を負うものではありません。
- 2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用機器、各種安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を要求される用途に使用されることを意図しておらず、保証もされていません。そのため、別途弊社より書面で許諾された場合を除き、これらの用途に本製品を使用しないでください。万が一、これらの用途に本製品を使用された場合、弊社は、当該使用から生ずる損害等の責任を一切負うものではありません。
- 3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財産等が侵害されることのないよう、お客様の責任において、本製品を搭載されるお客様の製品に必要な安全設計を行うことをお願いします。
- 4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸出または非居住者に提供する場合は、「外国為替及び外国貿易法」その他の適用ある輸出関連法令を遵守し、必要な手続を行ってください。本製品および本書記載の技術情報を国内外の法令および規則により製造、使用、販売を禁止されている機器・システムに使用しないでください。
- 5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せください。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようにご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、弊社は一切の責任を負いかねます。
- 6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じた場合はお客様にて当該損害をご負担または補償して頂きますのでご了承ください。
- 7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを禁じます。