

IS8U256A 芯片 用户使用手册 V1.0.0



北京华大信安科技有限公司

Beijing Huada Infosec Technology Co.,Ltd

2014 年 02 月

声 明

本手册的版权属北京华大信安科技有限公司所有，任何未经授权对本手册进行复印、印刷、出版发行的行为，都将被视为是对北京华大信安科技有限公司版权的侵害，北京华大信安科技有限公司保留对此行为诉诸法律的权力。

北京华大信安科技有限公司保留未经通知用户对本手册内容进行修改的权利，虽然我们已核对本手册的内容，但是由于差错有时在所难免，所以，我们会对手册的内容进行定期的审查，并在下一版的文件中作必要的修改，欢迎提出改进意见。

变更记录

版本	时间	备注
V0.6.0	2013-11-14	初版发布
V0.7.0	2014-2-10	根据用户反馈进行修改
V0.8.0	2014-4-10	根据用户反馈进行修改
V1.0.0	2014-10-15	根据用户反馈进行修改

引 言

[芯片的特点介绍]

IS8U256A 芯片采用华大信安自主研发的高性能 8 位 ISC8051 CPU，兼容标准 8051 指令集，丰富的中断机制，支持两级中断，中断优先级可配，支持两个 16 位 Timer；内嵌 256KB FLASH，通用单口 6.25KB CPU RAM，双口 1KB PKU RAM，448B USB Buffer，支持多种模式的 DMA 传输，加速存取速度。

IS8U256A 芯片提供多种硬件协处理器及其配套安全算法库，支持 RSA、DES/TDES、AES、SM1、SM2、SM3、SM4、SHA-1、SHA-256，并支持 CRC 的安全传输机制。

IS8U256A 芯片内置 4 个随机数发生器，提供电压检测、频率检测、温度检测、毛刺检测、光检测等 5 种探测单元；并具有硬件防 DPA/SPA 功能、CPU 自校验功能、存储器数据地址加解密机制以及“蛛网”有源屏蔽层等一系列安全措施，以保障芯片的安全。

IS8U256A 芯片支持 7816 和 USB 通信完成与用户的数据通信，并具有 GPIO、SPI 主从接口、IIC、UART 接口，能够支持连接 LCD、串行 FLASH、LED、触摸屏、指纹屏、蓝牙接口等外设，可满足一代 KEY、二代 KEY 及互联网安全终端以及电子政务等多种应用。

[编写目的]

本手册适用于 IS8U256A 芯片应用软件开发人员。通过阅读本手册，开发人员能够熟悉和掌握芯片硬件结构，应用模式，指令系统、存储器管理、FLASH 的操作，外设控制以及各种协处理器和算法的使用等等，便于开发人员快速开发出相应的软件。

[各章节内容介绍]

- 1) IS8U256A 芯片简介
介绍芯片的硬件及安全特性；
- 2) 引脚信息
提供芯片的封装和引脚定义；
- 3) 芯片应用模式

描述了芯片 SUM 模式、MUM 模式功能；

4) 芯片系统框图

结合系统框图介绍芯片所具有的功能模块；

5) CPU

描述 CPU 内部结构、CPU 核寄存器的用途和设置方法以及 CPU 管理和执行的各种功能；

6) 指令系统

描述 IS8U256A 芯片指令寻址方式, 指令对程序状态位的影响以及指令说明；

7) 存储器组织

说明芯片内部的程序存储器和特殊功能寄存器（SFR）的结构空间划分和访问方法；

8) DMA

介绍存储器之间、存储器和外设 SFR 之间的批量数据传输功能；

9) 接口

介绍了芯片支持的 USB 接口、GPIO 口、UART、IIC、7816 和 SPI 口；

10) Timer

介绍了 Timer 功能、工作模式及其相关的寄存器；

11) 看门狗

介绍了 IS8U256A 芯片看门狗的功能；

12) 中断

介绍中断的类型、优先级，中断的处理；

13) 密码算法协处理器

介绍了各种密码算法协处理使用方式；

14) 真随机数发生器

介绍了真随机数发生器的功能、相关 SFR 及随机数的生成方法；

15) CRC

介绍了 CRC 计算器的功能、相关 SFR 和使用例程；

16) 时钟系统

介绍 IS8U256A 芯片时钟系统的组成、结构和配置；

17) 复位系统

介绍了复位产生的条件，复位模式和复位时序；

18) 节电模式

介绍了 IS8U256A 芯片节电模式的特性、以及应用；

19) 安全

介绍了 IS8U256A 芯片的安全架构，重点介绍了存储器的保护及对各种外部异常进行安全检测；

20) 附录

术语、定义与缩略语

RFU	留待将来使用；
DMA	直接内存访问；
RAM	随机访问存储器，断电后其中存储的数据将全部丢失；
FLASH	又称闪存，是一种半导体存储器，用于存储数据信息，可反复读写；
SFR	特殊功能寄存器；
RSA 算法	一种非对称密码算法。所谓非对称，就是指该算法需要一对密钥，使用其中一个加密，则需要用另一个才能解密，是第一个既能用于数据加密也能用于数字签名的算法；
ECC 算法	椭圆曲线非对称密码算法；
DES	(data encryption Standard) 由 IBM 研究在1977年提出的。使用64位(bit)的数据进行加密和解密的，所用的密钥也是64位。并被美国国家标准局宣布为数据加密标准DES，主要用于商业应用
SM1算法	国家密码管理局推出的一款对称分组密码算法，与以往的对称分组密码算法相比具有安全性高，加解密性能快等特点，因此目前SM1 算法成为国家主管部门在商用密码领域主力推广使用的对称分组密码算法。主要分为专用算法和通用算法，其算法应用的领域各自独立，专用算法专门用于县乡间的公文传输，通用算法可用于非县乡的其他任何领域，例如电子政务、电子商务等等；
SM3 算法	国产杂凑算法
SM4 算法	国产对称算法
HASH算法	一种算法。可以把任意长度的输入，通过散列算法，变换成固定长度的输出，该输出就是散列值。这种转换是一种压缩映射，也就是，散列值的空间通常远小于输入的空间，不同的输入可能会散列成相同的输出，而不可能从散列值来唯一的确定输入值；
SAL	(Security Arithmetic Library) 安全算法区；
MPU	存储器保护单元；
CTF	(Crystal Free) USB接口免外部晶振控制模块；
字	32bit

参考资料

ISO/IEC7816-3:2006 识别卡 带触点的集成电路卡 第3部分：电气接口和传输协议

目 录

1	芯片简介.....	11
1.1	硬件特性.....	11
1.2	安全特性.....	13
2	引脚信息.....	14
2.1	SSOP28 封装引脚配置.....	14
2.2	SSOP28 封装引脚功能描述.....	14
2.3	QFN32 封装引脚配置.....	16
2.4	QFN32 封装引脚功能描述.....	16
3	芯片应用模式.....	18
4	芯片系统框图.....	19
5	CPU.....	20
5.1	CPU 概述.....	20
5.2	CPU寄存器.....	21
6	指令系统.....	26
6.1	指令集.....	26
6.2	寻址方式说明.....	26
6.3	指令集列表.....	28
7	存储器组织.....	29
7.1	概述.....	29
7.2	用户程序区.....	30
7.2.1	FLASH.....	30
7.3	安全算法区.....	33
7.3.1	概述.....	33
7.3.2	安全算法区配置流程.....	34
7.4	CPU RAM区.....	34
7.4.1	概述.....	34
7.5	SFR区.....	34
7.6	MPU控制.....	34
7.6.1	概述.....	34
7.7	固件.....	34
8	DMA.....	35
8.1	概述.....	35
8.2	DMA寄存器.....	35
8.3	软件操作流程.....	37
8.4	DMA 低功耗控制.....	37
9	接口.....	38
9.1	通讯模式选择及管脚控制.....	38
9.2	USB接口.....	42
9.2.1	功能描述.....	42
9.2.2	EP定义.....	42

9.2.3	USB相关寄存器	43
9.2.4	命令定义	45
9.3	GPIO接口	55
9.3.1	功能描述	55
9.3.2	GPIO 配置	55
9.3.3	GPIO 控制寄存器	55
9.3.4	GPIO 低功耗控制	61
9.4	SPI接口	61
9.4.1	功能描述	61
9.4.2	SPI相关寄存器	61
9.4.3	SPI操作流程	66
9.4.4	SPI低功耗控制	66
9.5	UART接口	67
9.5.1	功能描述	67
9.5.2	UART相关寄存器	67
9.5.3	UART操作流程	70
9.5.4	UART低功耗控制	70
9.6	IIC接口	70
9.6.1	功能描述	70
9.6.2	IIC相关寄存器	71
9.6.3	IIC操作流程	74
9.6.4	IIC低功耗控制	74
9.7	7816 从接口	74
9.7.1	功能描述	74
9.7.2	7816 从接口相关寄存器	75
9.7.3	7816 从接口操作流程	80
9.7.4	7816 从接口低功耗控制	80
9.8	7816 主接口	80
9.8.1	功能描述	80
9.8.2	7816 主接口相关寄存器	81
9.8.3	7816 主接口操作流程	87
9.8.4	7816 主接口低功耗控制	87
10	TIMER	88
10.1	功能描述	88
10.2	TIMER时钟	88
10.3	TIMER的工作模式	88
10.3.1	工作模式 0	88
10.3.2	工作模式 1	88
10.3.3	工作模式 2	89
10.4	TIMER相关寄存器	90
10.5	定时器低功耗控制	93
11	看门狗	94
11.1	功能描述	94
11.4	看门狗相关寄存器	94

11.5	定时器低功耗控制.....	95
12	中断.....	96
12.1	概述.....	96
12.2	事件中断.....	96
12.2.1	事件中断概述.....	96
12.2.2	事件中断相关SFR.....	97
13	密码算法.....	99
13.1	ECC协处理器.....	99
13.2	RSA协处理器.....	99
13.3	DES协处理器.....	99
13.4	SM1 协处理器.....	99
13.5	SM3 协处理器.....	99
13.6	SM4 协处理器.....	99
14	随机数发生器.....	100
15	CRC.....	101
15.1	功能描述.....	101
15.2	CRC相关SFR.....	101
15.3	CRC低功耗控制.....	102
15.4	CRC的操作顺序.....	102
16	时钟系统.....	103
16.1	概述.....	103
16.2	相关SFR.....	103
17	复位系统.....	105
17.1	概述.....	105
17.2	复位产生条件.....	106
17.3	复位状态控制相关寄存器.....	106
18	节电模式.....	108
18.1	功耗控制寄存器.....	109
18.2	系统节电模式的进入和退出.....	111
19	安全.....	115
19.1	安全措施.....	115
19.2	安全相关SFR.....	117
20	附录A 电气特性.....	119
20.1	工作条件.....	119
20.2	DC特性.....	119
20.3	AC特性.....	129
21	附录B 特殊功能寄存器.....	130
22	附录C 封装尺寸.....	135
22.1	SSOP28 封装尺寸.....	135
22.2	QFN32 封装尺寸.....	135

图表目录

表 2-1 SSOP28 封装引脚功能描述	14
表 2-2 QFN28 封装引脚功能描述	16
表 9-1 EP定义.....	42
表 9-2 USB中断产生条件.....	45
表 9-3 USB控制命令.....	45
表 9-4 USB通行码错误定义.....	52
表 9-1 SPI数据和时钟的关系.....	62
表 12-1 事件中断说明	96
表 20-1 VCC电特性	119
表 20-2 VR33 电特性	119
表 20-3 VDIO电特性	119
表 20-4 pad_i_ms电特性.....	120
表 20-5 pad_i_gp1、4 电特性.....	120
表 20-6 pad_i_gp2 电特性.....	121
表 20-7 pad_i_gp3 电特性.....	122
表 20-8 pad_i_gp5 电特性.....	124
表 20-9 pad_i_gp6 电特性.....	125
表 20-10 pad_i_gp7~12, 17~20, 31~32 电特性	126
表 20-11 pad_i_gp13~16, 21~30 电特性	127
表 20-12 交流电学参数	129
图 2-1 SSOP28 封装引脚配置.....	14
图 2-2 QFN28 封装引脚配置.....	16
图 8-1 DMA软件操作流程图中.....	37
图 9-1 USB接口结构图（全速模式）	42
图 9-2 USB命令操作流程图中.....	54
图 9-16 SPI接口时序（CPOL=0，CPHA=0）	65
图 9-17 SPI接口时序（CPOL=0，CPHA=1）	66
图 9-18 SPI接口时序（CPOL=1，CPHA=0）	66
图 9-19 SPI接口时序（CPOL=1，CPHA=1）	66
图 10-1 工作模式 0 和工作模式 1 的结构图.....	89
图 10-2 工作模式 2 的结构图.....	90
图 21-1 IS8U256A的复位流程.....	105

1 芯片简介

1.1 硬件特性

■ CPU:

- 华大信安自行开发的 8 位 CPU;
- 完全兼容标准 8051 指令;
- 最快的指令可在一个周期内完成;
- ISC8051 的一个 Clock 就是一个机器周期;
- 系统工作频率 32MHz

■ 可通过软件配置时钟系统 ;

CPU 和算法协处理时钟可分别配置:

- 系统时钟频率可设置为: 32MHz、16MHz、8MHz 或 4MHz;

■ 6.25KB RAM

- 支持地址和数据的加扰模式;

■ 256KB FLASH

- 页大小为 128B;
- 支持页擦/页写/片擦, 页擦时间为 3ms, 页写时间为 2ms, 片擦时间为 3.5ms, Page 擦时间: 2ms;
- 擦写次数大于 10 万次;
- 数据保持时间大于 10 年;
- 用户可在 256KB FLASH 空间灵活配置特殊安全算法下载区

■ 16KB ROM

用于存放芯片启动、引导下载程序及 API 函数库;

■ 灵活的中断机制

- 不同中断具有不同优先级;
- 提供 15 个中断源, 包括 14 个可屏蔽的事件中断, 以及 1 个快速中断;

■ 支持 DMA 传输, 存储器之间以及存储器与外设之间 DMA 传输;

■ 真随机数发生器

- 符合国际 FIPS 140-2 随机数测试标准;

■ 硬件 CRC16 循环冗余校验模块

- 遵循 ISO/IEC 13239 协议;
- 支持 CRC 初值可任意配置;

■ 2 个 16 位的定时器 (Timer)

- Timer 可对 CPU 时钟及其 4、16、64、128 和 256 分频进行计数;
- USB 接口
 - 支持 USB2.0 协议低速和全速工作模式;
 - 支持七个端点, 包括 1 个双向控制端点、4 个 Interrupt 输入端点和 2 个 Interrupt 输出端点;
 - 支持双 Buffer 功能;
 - 支持 MSC/CCID/HID 复合设备应用;
- 支持 SPI 主/从两种模式;
 - 主 SPI 模式支持 Single/Dual 模式;
 - 从 SPI 模式支持四线和三线传输;
- 20 路双向 GPIO 接口, 支持 2 个外部中断, 以及 2 个外部唤醒管脚
- 支持节电模式
- 工作电压
 - USB 模式 4.0V-5.5V;
 - 其他模式 2.7V-5.5V;
- 工作温度
 - -25°C - 85°C ;
- 工作电流
 - 动态功耗小于 30mA;
 - 静态功耗小于 70uA;
- ESD 保护: 7816 管脚 ESD 保护大于 6000V;
USB 管脚 ESD 保护大于 4000V;
其他管脚 ESD 保护大于 2000V;

1.2 安全特性

- 硬件防火墙机制，提供两种操作模式（SUM 和 MUM）；
- 优化的 ECC 处理器，支持 SM2 算法；
- 优化的 HASH 处理器，支持 SHA1、SHA2 算法；
- 优化的 1024 和 2048 位 RSA 算法；
- 优化的 DES/TDES 算法；
- 支持 AES 算法
- 优化的 SM1 算法；
- 支持 SM3 算法；
- 优化的 SM4 算法；
- 防 DPA/SPA 分析；
- 2 个 16 位 Timer 计数器；
- 1 个 32 位看门狗计数器；
- 真随机数发生器
 - 四个物理随机噪声源
 - 符合国际 FIPS-140-2 和 AIS31 随机数测试标准；
- 安全传感器探测保护单元
 - 高低电压检测：外部电压保护范围：2.3V~6.0V
内部电压保护范围：1.58V~2.0V
 - 高低频率检测：保护正常工作频率范围, 400KHz~17MHz
 - 高低温检测：保护正常工作电压范围, -25℃~85℃
 - 光 检 测：可检测 1000lux 可见光
 - 电压毛刺检测: 1.2V/30ns~1.5V/30ns
- 存储器加密机制
 - RAM 地址和数据加密；
 - Flash 地址和数据加密；
 - CPU 自校验体系；
- 唯一芯片序列号
- 支持安全算法区保护及安全算法下载，容量可配置

2 引脚信息

2.1 SSOP28 封装引脚配置




图 2-1 SSOP28 封装引脚配置

2.2 SSOP28 封装引脚功能描述

表 2-1 SSOP28 封装引脚功能描述

引脚编号	引脚名称	类型	说明
1	GP17	IO	缺省为 GPIO 输入，复用为 SPI I02
2	VR33	IO	Regulator 3.3v 电压输出，驱动能力 40mA
3	DM	A I/O	USB D-
4	DP	A I/O	USB D+
5	GP13	IO	缺省为 GPIO 输入，复用为主 IIC SCL
6	GP2	IO	缺省为 GPIO 输入，复用为从 7816 CLK
7	GP1	IO	缺省为 GPIO 输入，复用为从 7816 RST
8	VCC	P	2.7~5.5V 电源输入
9	MS	I	模式选择，内部带下拉电阻， 0：从 7816 模式 1：非从 7816 模式
10	XIN	I	时钟输入，与 XOUT 搭配使用（CTF 无效时接外部 12MH

			无源晶体, CTF 有效时该管脚悬空);
11	XOUT	0	时钟输出, 与 XIN 搭配使用 (CTF 无效时接外部 12MHz 无源晶体, CTF 有效时该管脚悬空);
12	GP8	IO	缺省为 GPIO 输入, 复用为主从 SPI MIS0 或主 SPI IO1
13	GP9	IO	缺省为 GPIO 输入, 复用为 SPI SCK
14	GP11	IO	缺省为 GPIO 输入, 复用为 UART RX
15	GP12	IO	缺省为 GPIO 输入, 复用为 UART TX
16	VDIO3	P	2.7~5.5V 电源输入
17	GP16	IO	缺省为 GPIO 输入, 外部中断 1
18	GP15	P	缺省为 GPIO 输入, 外部中断 0
19	GND2	GND	地;
20	GP3	A I/O	缺省为 GPIO 输入, 复用为从 7816 SIO
21	GP4	IO	缺省为 GPIO 输入, 复用为主 7816 RST
22	GP5	IO	缺省为 GPIO 输入, 复用为主 7816 CLK
23	GP6	P	缺省为 GPIO 输入, 复用为主 7816 SIO
24	GP14	IO	缺省为 GPIO 输入, 复用为主 IIC SDA;
25	GP19	IO	缺省为 GPIO 输入;
26	GP10	IO	缺省为 GPIO 输入, 复用为 SPI SS;
27	GP7	P	缺省为 GPIO 输入, 复用为主从 SPI MOSI 或主 SPI IO0
28	GP20	IO	缺省为 GPIO 输入

2.3 QFN32 封装引脚配置




图 2-2 QFN28 封装引脚配置

注：虚线框内为裸焊盘，可接地或悬空。

2.4 QFN32 封装引脚功能描述

表 2-2 QFN28 封装引脚功能描述

引脚编号	引脚名称	类型	说明
1	GND1	GND	地；
2	GP13	IO	缺省为 GPIO 输入，复用为主 IIC SCL
3	GP2	IO	缺省为 GPIO 输入，复用为从 7816 CLK
4	GP1	IO	缺省为 GPIO 输入，复用为从 7816 RST
5	VCC	P	2.7~5.5V 电源输入
6	MS	I	模式选择，内部带下拉电阻， 0：从 7816 模式 1：非从 7816 模式
7	XIN	I	时钟输入，与 XOUT 搭配使用（CTF 无效时接外部 12MH 无源晶体，CTF 有效时该管脚悬空）；
8	XOUT	0	时钟输出，与 XIN 搭配使用（CTF 无效时接外部 12MHz 无源晶体，CTF 有效时该管脚悬空）；

9	NC		
10	GP18	IO	缺省为 GPIO 输入, 复用为 SPI I03
11	GP8	IO	缺省为 GPIO 输入, 复用为主从 SPI MISO 或主 SPI I01
12	GP9	IO	缺省为 GPIO 输入, 复用为 SPI SCK
13	GP11	IO	缺省为 GPIO 输入, 复用为 UART RX
14	GP12	IO	缺省为 GPIO 输入, 复用为 UART TX
15	VDI03	P	2.7~5.5V 电源输入
16	GP16	IO	缺省为 GPIO 输入, 外部中断 1
17	GP15	P	缺省为 GPIO 输入, 外部中断 0
18	GND2	GND	地;
19	GP3	IO	缺省为 GPIO 输入, 复用为从 7816 SIO
20	GP4	IO	缺省为 GPIO 输入, 复用为主 7816 RST
21	GP5	IO	缺省为 GPIO 输入, 复用为主 7816 CLK
22	GP6	P	缺省为 GPIO 输入, 复用为主 7816 SIO
23	GP14	IO	缺省为 GPIO 输入, 复用为主 IIC SDA;
24	GP19	IO	缺省为 GPIO 输入;
25	GP10	IO	缺省为 GPIO 输入, 复用为 SPI SS;
26	GP7	P	缺省为 GPIO 输入, 复用为主从 SPI MOSI 或主 SPI I00
27	VDI02	P	2.7~5.5V 电源输入
28	GP20	IO	缺省为 GPIO 输入
29	GP17	IO	缺省为 GPIO 输入, 复用为 SPI I02
30	VR33	IO	Regulator 3.3v 电压输出, 驱动能力 40mA
31	DM	A	USB D-
32	DP	A	USB D+

3 芯片应用模式

芯片提供了五种工作模式，分别是管理模式，API 模式，安全算法模式，超级用户（SUM）模式。在不同的模式下，对系统资源访问的权限不同。如下表所示：

	芯片管理程序	芯片 API 程序	安全算法程序 A	安全算法程序B	用户程序
芯片管理程序区	R/W/E	不可访问	不可访问	不可访问	不可访问
工厂码区	R	R	R	不可访问	不可访问
固件管理数据区	R/W	不可访问	不可访问	不可访问	不可访问
安全算法区 A	R/W/E	E	R/W/E	E	E
安全算法区 B	R/W/E	E	E	R/W/E	E
API 区	R/W/E	R/W/E	E	E	E
用户 Flash 区	R/W/E	R/W/E	R/W/E	R/W/E	R/W/E
RAM 区	R/W/E	R/W/E	R/W/E	R/W/E	R/W/E

表 3-1 应用模式定义

4 芯片系统框图

IS8U256A 芯片提供高效的存储器管理机制，具有灵活的中断系统，支持多种时钟配置及复位模式，且具有 VD、FD、TD、GD、LD 探测模块。芯片支持 USB 接口、7816 主接口、7816 从接口、IIC 接口、UART 接口、SPI 主从接口和 GPIO 接口，提供防 DPA/SPA 的 ECC 和 RSA 协处理器、SM1 和 SM4 协处理器、DES 协处理器、HASH 协处理器、CRC 校验模块、Timer 和 TRNG 等模块。其系统架构图如下图所示：




图 4-1 IS8U256A 芯片结构框图


5 CPU

5.1 CPU 概述

ISC8051 是华大信安自行设计的 8 位 CPU。其指令集与标准 8051 完全兼容。由于采用了上一条指令的执行周期和下一条指令的取指周期同时进行,所以,最快的指令可以在一个时钟周期内完成。8051 是业界非常流行的指令集,基于 8051 的开发也有很多现成的实例。

8051 有很成熟的第三方开发工具,包括 C compiler (这一点对稍微复杂的程序显得尤其必要)。给软件开发带来很大的便利。在执行速度上 ISC8051 中的指令都在 1 周期至 5 周期之间完成(见图 1-1),比标准的 8051 运行得更快(ISC8051 跟标准 8051 的速度对比参见表 1-1)。标准的 8051 采用的是一个机器周期包括 12 个 Clock,而在 ISC8051 中没有机器周期这个概念,也就是说 ISC8051 一个的 Clock 就是一个机器周期。

下图是不同周期指令在整个指令集中占的比率:



注:

1 Cycle: 16 条; 2 Cycle: 47 条; 3 Cycle: 27 条; 4 Cycle: 16 条; 5 Cycle: 5 条

Total: 111 instuctions.

5.2 CPU 寄存器

ISC8051 内部定义了 11 个基本的特殊功能寄存器。参见下面的表和寄存器说明。

序号	寄存器名称	寄存器编址	寄存器说明
SFR 寄存器			
1	B	F0H	B
2	ACC	E0H	ACC
3	PSW	D0H	PSW
4	MPAGE	92H	Memory
5	PMWE	8FH	Program
6	DPS	86H	DPS
7	DPH1	85H	DPH1
8	DPL1	84H	DPL1
9	DPH0	83H	DPH0
10	DPL0	82H	DPL0
11	SP	81H	SP

● B 寄存器（F0H）

在乘、除指令中，用到了 8 位寄存器 B。乘法指令的两个操作数分别取自 A 和 B，乘积存于 B 和 A 两个 8 位寄存器中。除法指令中，A 中存放被除数，B 中存放除数，商放于 A 中，B 中存放余数。在其他指令中，B 可作为一般通用寄存器。

● 累加器 ACC（E0H）

ACC 是一个 8 位寄存器，指令助记符可简写为“A”，它是 CPU 工作时最繁忙最活跃的一个寄存器。CPU 的大多数指令，都要通过累加器“A”与其他部件交换信息。ACC 常用于存放使用次数高的操作数或中间结果。

● 程序状态字寄存器 PSW（D0H）

PSW 是一个 8 位寄存器，用于寄存当前指令执行后的某些状态信息，即反映指令执行结果的一些特征。它供某些指令（如控制类指令）查询和判断，不同的特征用不同的状态标志来表示。

PSW 各位定义见下表：

Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
CY	AC	F0	RS1	RS0	OV	F1	P
R	R	R/W	R/W	R/W	R	R	R

① CY(PSW.7)：即 PSW 的 D7 位，进位/借位标志。

在进行加、减运算时，如果运算结果的最高位 D7 有进位或借位时，CY 置“1”，否则 CY 置“0”。在进行位操作时，CY 又是位运算中的累加器。CY 的助记符用“C”表示。

② AC(PSW.6)：即 PSW 的 D6 位，辅助进位标志。

在进行加、减运算时，如果运算结果的低四位（低半字节）向高四位（高半字节）产生进位或借位时，AC 置“1”，否则 AC 置“0”。

AC 位可用于 BCD 码运算调整时的判断位，即作为 BCD 码调整指令“DA A”的判断依据之一。

③ F0(PSW.5)及 F1(PSW.1)：即 PSW 的 D5 位、D1 位，用户标志位。

可由用户根据需要置位、复位，作为用户自行定义的状态标志。

④RS1 及 RS0(PSW.4 及 PSW.3)：即 PSW 的 D4、D3 位，寄存器组选择控制位。

用于选择当前工作的寄存器组，可由用户通过指令设置 RS1、RS0，以确定当前程序中选用的寄存器组。当前寄存器组的指令助记符为 R0~R7，它们占用 RAM 地址空间。

RS1、RS0 与寄存器组的对应关系见下表：

RS1	RS0	寄存器组	片内 RAM 地址	指令助记符
0	0	0 组	00H~07H	R0~R7
0	1	1 组	08H~0FH	R0~R7
1	0	2 组	10H~17H	R0~R7
1	1	3 组	18H~1FH	R0~R7

由此可见，CPU 内的寄存器组，实际上是片内 RAM 中的一些固定的存储单元。上电或复位后，RS1 和 RS0 均为 0，CPU 自动选中 0 组，片内 RAM 地址为 00H~07H 的 8 个单元为当前工作寄存器，即 R0~R7。

⑤ OV (PSW.2)：即 PSW 的 D2 位，溢出标志。

在进行算数运算时，如果运算结果超出一个字长所能表示的数据范围即产生溢出，该位由硬件置“1”，若无溢出，则置“0”。例如：ISC8051 CPU 在运算时的字长为 8 位，对于有符号数来说，其表示范围为-128~+127，运算结果超出此范围即产生溢出。

⑥P (PSW.0)：Acc 寄存器的奇偶标志位。

软件只读。

当 ACC 有偶数个“1”时，P 位置“0”；当 ACC 有奇数个“1”时，P 位置位。

MPAGE 寄存器 (92H)

可读可写。

由于用指令“MOVX A, @Ri 和 MOVX @Ri, A”读、写外部 RAM 的时候，寻址空间只有 0~255，其他空间都是访问不到的，所以增加了一个寄存器 MPAGE，它会存放外部 RAM 地址的高 8 位。这样，这条指令的寻址空间就达到了 64KBytes。同样当 PM_WR_EN 寄存器为 01H 时，MOVX @Ri, A 这条指令也实现了对程序存储器写的范围扩大到了 64KBytes。

例如：下面的例子说明了如何对外部 RAM 的进行读取和写入；

往外部 RAM 地址为 0180H 单元写 01H

MOV MPAGE, #01H

MOV R0, #80H

MOV A, #01H

MOVX @R0, A

；读外部 RAM 地址 0180H 单元

MOV MPAGE, #01H

MOV R0, #80H

MOVX A, @R0

● 程序存储器编程使能寄存器 PMWE (8FH)

寄存器位说明：

Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
--	--	--	--	--	--	--	WRS
R	R	R	R	R	R	R	R/W

Bit7-Bit1:未实现。

Bit0: 程序存储器编程使能位

0: 程序存储器编程禁止

1: 程序存储器编程使能，当此位置位后，MOVX 指令 (MOVX @Ri,A; MOVX @DPTR,A) 会对处于程序存储器进行写操作。

注意：每次写完 Flash 后，一定要把寄存器清零，这样才能正常写外部的 RAM。

选择对 Flash 的写操作：

MOV PMWE, #01H

只有关闭对 Flash 的写操作，才能对 XRAM 进行正常读写

MOV PM_WR_EN, #00H

● DPS (86H)、DPTR0 和 DPTR1 寄存器

DPS 寄存器位说明：

Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
------	------	------	------	------	------	------	------

--	--	--	--	--	--	--	SEL
R	R	R	R	R	R	R	R/W

Bit7-Bit1:未实现。
Bit0: DPTR0、DPTR1 的选择位。可读可写。

在 ISC8051 中，支持双 DPTR 操作的寄存器如下表所示：

寄存器名称	内容描述	寄存器地址
DPL0	DPTR0 低字节	82H
DPH0	DPTR0 高字节	83H
DPL1	DPTR1 低字节	84H
DPH1	DPTR1 高字节	85H
DPS	DPTR0 或 DPTR1 的选择	86H

ISC8051 使用了双 DPTR 指针，加速了数据存储块的搬移，DPS 寄存器中的控制位控制着 CPU 选用哪路的数据指针，当 DPS 的最低位为“1”时，指令将使用 DPTR 的 DPL1 和 DPH1 两个寄存器，当 DPS 的最低为“0”时，指令将使用 DPTR 的 DPL0 和 DPH0 两个寄存器。
ISC8051 内部增设双 DPTR 的主要优点在于：当用户需要进行块搬移操作时，仅需要一条指令交换一个源地址到一个目标地址，即使用 INC DPS 这条指令，这样可以减少应用代码。

● SP 堆栈指针（81H）

可读可写

堆栈指针 SP 为 8 位特殊功能寄存器，SP 的内容可指向 ISC8051 片内 00H-FFH RAM 的任何单元。

系统复位后，SP 初始化为 07H，即指向 07H 的 RAM 单元。

使用堆栈之前，先给 SP 赋值，以规定堆栈的起始位置，称为栈底。当数据压入堆栈后，SP 自动加 1，即 RAM 地址单元加 1 以指出当前栈顶位置。ISC8051 的这种堆栈结构属于向上生长型的堆栈。

ISC8051 堆栈指针 SP 是一个双向计数器。进栈时，SP 内容自动增值，出栈时自动减值。存取信息必须按“后进先出”或“先进后出”的规则进行。

复位后的内部寄存器状态见下表：

寄存器	内容
PC	0000H
ACC	00H
B	00H
SP	07H

PMWE	00H
MPAGE	00H
DPL0	00H
DPL1	00H
DPH0	00H
DPH1	00H
DPS	00H

6 指令系统

6.1 指令集

ISC8051 的指令集与标准 8051 指令集完全兼容。

符号	功能描述
A	累加器
B	B 寄存器
C	进位标志位，也称为累加位。
Rn	当前寄存器组的 8 个通用寄存器组 R0~R7，所以 n=0~7。
Ri	可用作间接寻址的寄存器，只能是 R0、R1 两个寄存器，所以 i=0, 1
direct	内部 RAM 的低 128 个单元地址或特殊功能寄存器的单元地址(8 位)。因此在指令中 direct 表示直接寻址方式。
#data	8 位立即数
#data16	16 位立即数
rel	相对转移指令中的偏移量，为 8 位带符号补码数
DPTR	数据指针
bit	内部 RAM（包括专用寄存器）中的直接寻址位
@	间接寄存器的前缀标志
/	加在位地址的前面，表示对该位状态取反
A	累加器
B	B 寄存器

6.2 寻址方式说明

ISC8051 支持 6 种寻址方式——寄存器寻址、间接寻址、直接寻址、立即数寻址、程序存储器寻址和位寻址。

● 寄存器寻址

寄存器寻址是操作数在寄存器中，因此指定了寄存器就得到了操作数。

例如：

MOV A, R0 ;A←R0

寄存器寻址方式可用于访问当前的工作寄存器 Rn(n=0~7, 操作码低三位指明所用的寄存器)、累加器 A, 寄存器 B、位累加器 C 和数据指针 DPTR, 它们的具体寄存器名隐含在操作码中。

● 寄存器间接寻址

间接寻址利用寄存器中的内容作为地址，指向指令的操作数。ISC8051 中使用

R0 和 R1 作为间址寄存器。间接寻址指令与寄存器寻址指令在指令格式上没有区别，它们的区别在于寄存器操作数的地址值。

例如指令：

MOV A, @R0

假设 R0 中内容是 3FH, 3FH 中内容为 45H, 则该指令的功能是将 R0 所指 3FH 单元中内容 45H 送入 A 中, 执行结果 A=45H。

这种寻址方式用于访问数据存储器, 可以使用工作寄存器区的 R0/R1 或 DPTR 作为间接寄存器。

例如：

MOVX A, @R0

MOVX @DPTR, A

直接寻址

直接寻址是指指令中操作数直接以单元地址的形式给出。它包括：

特殊功能寄存器地址空间。这也是唯一可寻址特殊功能寄存器(SFR)的寻址方式。

例如：

MOV 81H, A

指令执行结果:A 的内容传送给寄存器 SP 内部 RAM 的低 128 字节

例如：

MOV A, 3AH

指令执行结果:3AH 中的内容送给 A.

立即数寻址

立即数寻址是指指令的操作数直接作为指令操作的数据。

例如：

MOV A, #33H

指令执行结果:A=33H

● 变址寻址

变址寻址是以 DPTR 或 PC 作基址寄存器, 以累加器 A 作变址寄存器, 并以两者内容相加形成的 16 位地址作为操作数地址。变址寻址方式有两类：

(1) 用程序指针 PC 作基址, A 作变址, 形成操作数地址:@A+PC

MOVC A, @A+PC

用数据指针 DPTR 作基址, A 作变址, 形成操作数地址:@A+DPTR

MOVC A, @A+DPTR

● 位寻址

位寻址完成对 RAM 地址空间中的每一个单元实现位操作。位地址包括: 内部 RAM 地址空间的可进行位寻址的 128 位和 SFR 地址空间的可位寻址的寄存器的各个位。位寻址给出的是直接地址。

例如：

MOV C, 07H

07H 是内部 RAM 的位地址空间的 1 个位地址, 该指令的功能是将 07H 内的操作数位送累加器 C 中。

● 相对寻址方式

相对寻址是以程序计数 PC 的当前值作为基址, 与指令中的第二字节给出的相对偏移量 rel 进行相加, 所得和为程序的转移地址。

这种寻址方式用在相对转移指令中。相对偏移量 rel 是一个用补码表示的 8 位

有符号数, 程序的转移范围在相对 PC 当前值的 $-128 \sim +127$ 字节之间。

例如:

SJMP 08H ;双字节指令

设 PC=2000H 为本指令的地址, 则 PC 的当前值为 2002H, 转移目标地址为
(2000H+02H)+08H=200AH

6.3 指令集列表


详见《IS8U256A 编程指南》

7 存储器组织

7.1 概述


IS8U256A 芯片的地址空间分为固件、API 区、用户程序区、安全算法区、CPU RAM 区、SFR 区和 MPU 控制区几部分；其中 CPU RAM 、ROM 和 Flash 为 MPU 固定加密区；

MMU 中 ROM BANK 的分配：
用户 COS 调试时的 ROM BANK 分配方案；共 256KB FLASH+6KB CPU RAM+8KB API；
此模式下，ROM 为不可见；ROM BANK 对应的全部为 Flash 空间；




注：1、图中的 Bank 编号，即与 Keil 编译器 Bank 模式下的编译时的 Bank 编号一一对应；
2、BANK 最后 128Bytes 空间为 RFU，用户不可访问；

MMU 中 RAM 空间的分配：
用户可通过 RAM BANK 访问 256KB Flash 空间，PKU RAM 可以复用为 CPU RAM。



RAM Common Bank 空间分配：



注：RFU 为保留区域，此地址空间不可读不可写不可执行。

7.2 用户程序区

用户程序区是一段大小非固定的 FLASH 存储空间，用来存储用户操作系统。用户程序区存储空间计算方法为 256K Bytes 减去安全算法区空间。此空间由 MPU 固定加密保护。

7.2.1 FLASH

7.2.1.1 概述

IS8U256A 芯片的 FLASH 空间为 Common 区加 7 个 Bank，支持页擦 (Page-Erase) 和片擦 (Chip-Erase) 方式，其 Page 大小为 128Bytes。

7.2.1.2 FLASH 使用说明

■ FLASH 读操作

与读取 RAM 相同；

■ FLASH 页擦操作

FLASH 页擦 (Page-Erase) 操作通过 ECNTRL 寄存器的 EPMODE 和 EPEN 位配合写操作实现；

向待擦地址发出写操作，选页内任一 byte 地址操作即可；然后配置 ECNTRL 寄存器的 EPMODE 为 ‘01’、EPEN 为 ‘1’，启动页擦；擦除页为包含待擦除地址的 128Bytes 空间；

启动 FLASH 页擦操作后，CPU 会自动停止，页擦操作完成后 CPU 才会继续运行下一条指令；

■ FLASH 片擦操作

FLASH 片擦 (Bulk-Erase) 操作通过 ECNTRL 寄存器的 EPMODE 和 EPEN 位配合写操作实现；

CLB BUS 向任意 Flash 地址发出写操作，选片内任一 byte 地址操作即可；然后配置 ECNTRL 寄存器的 EPMODE 为 ‘00’、EPEN 为 ‘1’，启动片擦；

擦除全片 256KBytes 空间；

启动 FLASH 片擦操作后，CPU 会自动停止，片擦操作完成后 CPU 才会继续运行下一条指令；

■ FLASH 写操作

FLASH 页写+清缓存操作通过 ECNTRL 寄存器的 EPMODE 和 EPEN 位配合写操作实现；

向待写地址发出写操作，可写入不超过一页长度的任意 byte 数；然后配置 ECNTRL 寄存器的 EPMODE 为 ‘10’、EPEN 为 ‘1’，启动页写+清缓存；

启动 FLASH 页写+清缓存操作后，CPU 会自动停止，页写+清缓存操作完成后 CPU 才会继续运行下一条指令；

■ FLASH 清缓存操作

FLASH 清缓存操作通过 ECNTRL 寄存器的 EPMODE 和 EPEN 位实现；

配置 ECNTRL 寄存器的 EPMODE 为 ‘11’、EPEN 为 ‘1’，启动清缓存；

启动 FLASH 清缓存操作后，CPU 会自动停止，清缓存操作完成后 CPU 才会继续运行下一条指令。

7.2.1.3 FLASH 相关寄存器

● FLASH 擦除控制寄存器

ECNTRL1 地址：D8H；复位值：0x00

位	位名称	读写属性	功能描述
Bit7: Bit3	RFU	——	保留
Bit2	EPEN	R/W	FLASH 擦写启动位，软件置 1，硬件清 0
Bit1: Bit0	EPMODE	R/W	FLASH 擦写操作模式控制。 00：片擦 01：页擦 10：页写+清缓存 11：清缓存

● BANK 控制寄存器

ROMBANK 地址：93H；复位值：0x00

位	位名称	读写属性	功能描述
Bit7: Bit4	RFU	——	保留
Bit3: Bit0	ROMBANK[3: 0]	R/W	0000: COMMON 区 + Bank1; 0001: COMMON 区 + Bank1; 0010: COMMON 区 + Bank2; 0011: COMMON 区 + Bank3; 0100: COMMON 区 + Bank4; 0101: COMMON 区 + Bank5; 0110: COMMON 区 + Bank6; 0111: COMMON 区 + Bank7; 1000: COMMON 区 + Bank8; 1001~1111: 保留

- RAMBANK 控制寄存器：
RAMBANK 地址：DCH；复位值：0x00

位	位名称	读写属性	功能
Bit7~4	RFU	——	保留
Bit3~0	RAMBANK	R/W	0000: COMMON 区 + Bank1; 0001: COMMON 区 + Bank1; 0010: COMMON 区 + Bank2; 0011: COMMON 区 + Bank3; 0100: COMMON 区 + Bank4; 0101: COMMON 区 + Bank5; 0110: COMMON 区 + Bank6; 0111: COMMON 区 + Bank7; 1000: COMMON 区 + Bank8; 0001~1111: 保留

7.2.1.4 FLASH 例程
FLASH擦、写操作示例
见DEMO COS;

7.3 安全算法区

7.3.1 概述

安全算法区（包括安全算法区 A 和安全算法区 B）用来存储特殊程序代码，对此空间用户在只可调用，无法读取和改写。本芯片提供最多两个安全算法的设置；

安全算法区 A，可设置顶地址和底地址，顶地址和底地址之间的空间即位安全算法区 A；

安全算法区 B，底地址固定为 Flash 的 0 地址，顶地址可设置为 192K 空间内的任意值；

安全算法区 A 和 B 的权限如下：当安全算法区 A 和 B 同时生效时，A 和 B 空间内的函数仅可互相调用，A 不可读/写/擦 B 所在的空间，同样，B 也不可读/写/擦 A 所在的空间；

请注意：对此空间进行读写操作会引起 CPU 异常！

7.3.2 安全算法区配置流程

安全算法区只能在算法库下载态进行配置，详见《IS8U256A 下载工具使用手册》；

7.4 CPU RAM 区

7.4.1 概述

CPU RAM 分为 IRAM 和 XRAM 区，用来存储程序的临时变量，IRAM 大小为 256Bytes，XRAM 大小为 6KBytes。此部分空间可通过寄存器 DMPT 来实现加密应用，但是需要程序在尚未应用 RAM 前完成 DMPT 寄存器的赋值操作，否则将引起错误。

7.5 SFR 区

IS8U256A 的所有功能模块的应用都是通过操作相关的寄存器（SFR）来完成，特殊功能寄存器功能见附录 B。

7.6 MPU 控制

7.6.1 概述

IS8U256A 芯片固定对 ROM 和 Flash 的全空间进行 MPU 保护。

7.7 固件

用于芯片的启动与引导程序下载，IS8U256A 芯片 ROM 存储区地址范围用户模式下不可见。

8 DMA

8.1 概述

IS8U256A 中的 DMA 模块是用来直接从源地址到目的地址进行数据搬运的模块，其在搬运数据的过程中无需经过 CPU 的参与，故而能提升效率。能进行数据搬运的存储空间有 CPU RAM、PKU RAM、FLASH 和 USB RAM，在操作 PKU RAM 前需要先使能 RSA 模块，各个 IP 也可支持 DMA 操作。

用户通过写 SFR 来设置传输源和目标的起止地址和传输长度，通过置 DMA 启动标记位启动 DMA 传输，传输完成硬件自动清该标记位，并置位 DSR.DONE 信号为 1，软件可查询该位以及 DSR.AEF 位以确定传输是否成功。控制 DMA 启动的 SFR 置 ‘1’，CPU 停止运行下一条指令；清 ‘0’ 则 CPU 继续运行。该 SFR 位由软件启动，硬件自动清 ‘0’。

传输过程中，若出现存储器访问错误，则传输停止，硬件自动清除所有的 DMA 启动位，并设置 DSR.AEF 位，表示传输错误。若传输过程中出现事件中断，则在 DMA 传输完毕再去响应相应的事件中断，从而保证整个数据传输过程的通畅。

8.2 DMA 寄存器

寄存器名称	寄存器编址	寄存器说明
DMACFG	B8H	DMA 模式控制寄存器
DMACON	B9H	DMA 传输控制寄存器
DMASADR	BAH	DMA 源地址寄存器
DMADADR	BBH	DMA 目的地址寄存器
DMALEN	BCH	DMA 传输长度寄存器

● DMA 模式控制寄存器

DMACFG 地址：B8H；复位值：0x00

位	名称	读写属性	功能描述
Bit7: Bit2	RFU	——	保留
Bit1	SRC_DEC	R/W	源目的地址模式，SFR 类型地址自动保持 0：递增 1：递减
Bit0	DEST_DEC	R/W	目的地址模式，SFR 类型地址自动保持

			0: 递增 1: 递减
--	--	--	----------------

● DMA 传输控制寄存器

DMACON 地址: B9H; 复位值: 0x00

位	名称	读写属性	功能描述
Bit7	DMA_GO	R/W	Dma 启动, 软件写 1 启动, 完成自动归 0
Bit6	DMA_ERROR	R/W	传输错误标志, 写 0 清或 dma 启动自动清除
Bit5	CHECK_MEM	R/W	利用存储器校验机制, 对指定源地址和长度的范围进行读取校验; 高有效;
Bit4	CLR_MEM	R/W	对指定目的地址和长度的地址范围写 0, 用于清除存储器数据; 高有效;
Bit3: Bit2	SRC_TYPE	R/W	源地址类型: 0: SFR 1: RAMBANK Common 区域 2: RAMBANK Bank1~Bank7 区域 3: ROMBANK (含 Common 区和 Bank 区)
Bit1: Bit0	DEST_TYPE	R/W	目的地址类型 0: SFR 1: RAMBANK Common 区域 2: RAMBANK Bank1~Bank7 区域 3: ROMBANK (含 Common 区和 Bank 区)

● DMA 源地址寄存器

DMASADR 地址: BAH; 复位值: 0x00

位	名称	读写属性	说明
Bit7 : Bit0	DMASADR	R/W	连续写入二次; 第一次写入设置地址低 8 位, 第二次写入设置地址高 8 位;

● DMA 目的地址寄存器

DMADADR 地址: BBH; 复位值: 0x00

位	名称	读写属性	说明
Bit7 : Bit0	DMADADR	R/W	连续写入二次; 第一次写入设置地址低 8 位, 第二次写入设置地址高 8 位;

● DMA 传输长度寄存器

DMALEN 地址: BCH; 复位值: 0x00

位	名称	读写属性	说明
Bit7 : Bit0	DMALEN	R/W	连续写入二次; 第一次写入设置地址低 8 位, 第二次写入设置地址高 8 位;

8.3 软件操作流程




图 8-1 DMA 软件操作流程

8.4 DMA 低功耗控制

出于节电的考虑，芯片复位缺省关闭DMA。用户使用时，需要首先[设置功耗控制寄存器PCON](#)中的DMAEN位有效。DMAEN无效时，软件不能访问DMA相关寄存器。

9 接口

9.1 通讯模式选择及管脚控制

IS8U256A芯片拥有丰富的外围接口，包括USB接口、IS07816主接口、IS07816从接口、SPI主从接口、UART接口、IIC接口以及20个GPIO管脚（复用）。除USB接口外，其他接口均可通过寄存器配置和GPIO管脚复用，并且GPIO管脚的上拉模式、驱动能力等参数可配置，用户可根据不同的使用需求进行配置。

寄存器名称	寄存器编址	寄存器说明
COMCON	9CH	通讯模式控制寄存器
INFST	9BH	外部接口状态寄存器
GPIOPR	CDH	GPIO 参数配置寄存器
GPIOPR1	CEH	GPIO 参数配置寄存器 1
GPIOPR2	CFH	GPIO 参数配置寄存器 2
GPIOPR3	D1H	GPIO 参数配置寄存器 3
COMSEL	EEH	接口选择寄存器

● 通讯模式控制寄存器

COMCON 地址：9CH；复位值：0x00

位	位名称	读写属性	功能描述
Bit7	IICSEL	R/W	GPIO13、GPIO14 管脚功能选择控制位。 1:选择 IIC 接口通信， 0: 选择 GP 通信 GPIO13 管脚复用为 IIC SCL GPIO14 管脚复用为 IIC SDA
Bit6	UARTSEL	R/W	GPIO11、GPIO12 管脚功能选择控制位。 1:选择 UART 接口通信， 0: 选择 GP 通信 GPIO11 管脚复用为 UART RX GPIO12 管脚复用为 UART TX
Bit5	SCIMSEL	R/W	GPIO4、GPIO5、GPIO6 管脚功能选择控制位。 1:选择 7816 主接口通信， 0: 选择 GP 通信 GPIO4 管脚复用为 SCIM RST GPIO5 管脚复用为 SCIM CLK GPIO6 管脚复用为 SCIM IO
Bit4	SCISSEL	R/W	GPIO1、GPIO2、GPIO3 管脚功能选择控制位。 1:选择 7816 从接口通信， 0: 选择 GP 通信。 GPIO1 管脚复用为 SCIS RST GPIO2 管脚复用为 SCIS CLK GPIO3 管脚复用为 SCIS IO

			<i>注：MS 为 0 时硬件自动置 1，其他模式下软件可配</i>
Bit3: Bit2	RFU	——	保留
Bit1	SPISEL	R/W	GPI07、GPI08、GPI09、GPI010 管脚功能选择控制位。 1:选择 SPI 通信， 0: 选择 GPIO 通信 GPI07 管脚复用为 SPI MOSI 或 I00 GPI08 管脚复用为 SPI MISO 或 I01 GPI09 管脚复用为 SPI SCK GPI010 管脚复用为 SPI SS
Bit0	RFU	——	保留

● 外部接口状态寄存器

INFST 地址：9BH；复位值：0xXX

位	位名称	读写属性	功能描述
Bit7	SCI_IO_ST	R	外部管脚 7816 从接口 IO 高低状态
Bit6~1	RFU	——	保留
Bit0	MS_ST	R	外部管脚 PAD_I_MS 的状态 0:7816 模式 1:非 7816 模式

● GPIO 参数配置寄存器

GPIOPR 地址：CDH；复位值：0xFF

位	位名称	读写属性	功能描述
Bit7	GP8UEN	R/W	GP8 配置。 0: GP8 配置为悬空 1: GP8 配置为上拉
Bit6	GP7UEN	R/W	GP7 配置。 0: GP7 配置为悬空 1: GP7 配置为上拉
Bit5	GP6UEN	R/W	GP6 配置。 0: GP6 配置为悬空 1: GP6 配置为上拉
Bit4	GP5UEN	R/W	GP5 配置。 0: GP5 配置为悬空 1: GP5 配置为上拉
Bit3	GP4UEN	R/W	GP4 配置。 0: GP4 配置为悬空 1: GP4 配置为上拉
Bit2	GP3UEN	R/W	GP3 配置。 0: GP3 配置为悬空 1: GP3 配置为上拉
Bit1	GP2UEN	R/W	GP2 配置。 0: GP2 配置为悬空

			1: GP2 配置为上拉
Bit0	GP1UEN	R/W	GP1 配置。 0: GP1 配置为悬空 1: GP1 配置为上拉

● GPIO 参数配置寄存器 1

GPIOPR1 地址: CEH; 复位值: 0xFF

位	位名称	读写属性	功能描述
Bit7	GP16UEN	R/W	GP16 配置。 0: GP16 配置为悬空 1: GP16 配置为上拉
Bit6	GP15UEN	R/W	GP15 配置。 0: GP15 配置为悬空 1: GP15 配置为上拉
Bit5	GP14UEN	R/W	GP14 配置。 0: GP14 配置为悬空 1: GP14 配置为上拉
Bit4	GP13UEN	R/W	GP13 配置。 0: GP13 配置为悬空 1: GP13 配置为上拉
Bit3	GP12UEN	R/W	GP12 配置。 0: GP12 配置为悬空 1: GP12 配置为上拉
Bit2	GP11UEN	R/W	GP11 配置。 0: GP11 配置为悬空 1: GP11 配置为上拉
Bit1	GP10UEN	R/W	GP10 配置。 0: GP10 配置为悬空 1: GP10 配置为上拉
Bit0	GP9UEN	R/W	GP9 配置。 0: GP9 配置为悬空 1: GP9 配置为上拉

● GPIO 参数配置寄存器 2

GPIOPR2 地址: CFH; 复位值: 0xF5

位	位名称	读写属性	功能描述
Bit7	GP20DEN	R/W	GP20 配置。 0: GP20 配置为开漏 1: GP20 配置为三态
Bit6	GP20UEN	R/W	GP20 配置。 0: GP20 配置为悬空 1: GP20 配置为上拉

Bit5	GP19DEN	R/W	GP19 配置。 0: GP19 配置为开漏 1: GP19 配置为三态
Bit4	GP19UEN	R/W	GP19 配置。 0: GP19 配置为悬空 1: GP19 配置为上拉
Bit3	GP18DEN	R/W	GP18 配置。 0: GP18 配置为小驱动 1: GP18 配置为大驱动
Bit2	GP18UEN	R/W	GP18 配置。 0: GP18 配置为悬空 1: GP18 配置为上拉
Bit1	GP17DEN	R/W	GP17 配置。 0: GP17 配置为小驱动 1: GP17 配置为大驱动
Bit0	GP17UEN	R/W	GP17 配置。 0: GP17 配置为悬空 1: GP17 配置为上拉

● GPIO 参数配置寄存器 3

GPIOPR3 地址: D1H; 复位值: 0x04

位	位名称	读写属性	功能描述
Bit7: Bit3	RFU	——	保留
Bit2	UARTDEN	R/W	G12 复用为 UART 接口时管脚配置 0: 开漏 1: 三态
Bit1	SPIDEN	R/W	GP7、GP8、GP9、GP10 复用为 SPI 接口时的管脚配置 0: 弱驱 1: 强驱
Bit0	SCIMDEN	R/W	GP5 和 GP6 复用为主 7816 接口时的管脚配置 0: 弱驱 1: 强驱

IIC、UART、SPI及7816主接口共用同一套SFR地址，故访问时均需先配置接口访问选择寄存器COMSEL。

● 接口访问选择寄存器

COMSEL 地址: EEH; 复位值: 0x00

位	位名称	读写属性	功能描述
Bit7: Bit2	RFU	——	保留

Bit1: Bit0	COMSEL	R/W	选择访问的通讯接口： 00: SPI 01: UART 10: 7816 主接口 11: IIC
------------	--------	-----	--

9.2 USB 接口

9.2.1 功能描述

- 符合 USB2.0 规范的接口，同时支持低速和全速模式；
- SIE（见图 9-8）实现了 USB 协议层功能，硬件完成 USB 通讯过程；
- 对 USB 接口的操作通过发送命令（写 USBCMD 寄存器）+读/写数据（读/写 USBDATA 寄存器）的方式进行；
- 数据寄存器支持 8 位 DMA 操作；




图 9-1 USB 接口结构图（全速模式）

9.2.2 EP 定义

IS8U256A 芯片 USB 接口具有 7 个端点，EP0 OUT/IN、EP1IN、EP1OUT、EP2IN、EP2OUT、EP3 IN、EP3 OUT，其 Buffer 大小配置如表所示：

表 9-1 EP 定义

端点	类型	Buffer 大小
EP0	Control In	16 Bytes
	Control Out	16 Bytes
EP1	Interrupt/Bulk Out	16 Bytes
	Interrupt/Bulk In	16 Bytes
EP2	Interrupt/Bulk Out	64 Bytes*2
	Interrupt/Bulk In	64 Bytes*2
EP3	Interrupt/Bulk Out	64 Bytes
	Interrupt/Bulk In	64 Bytes

EP0 OUT/IN、EP1IN、EP1OUT、EP2IN、EP2OUT、EP3IN、EP3OUT 各自 Buffer 完全独立，允许 USB 控制器与本地 CPU 之间对不同 EP 的并行读写操作；

EP2 支持双 Buffer 功能，即允许 USB 数据接收和 CPU 读写 Buffer 操作同时进行，即使单个 Buffer 未清空也可以同时把数据接收到另外一个 Buffer 中，使得 CPU 读写 Buffer 和 USB 控制器接收数据真正并行起来，从而增加数据的吞吐量。EP2 的双 Buffer 切换可以由硬件自动完成。因此，为提高数据传输速度，Bulk 传输建议使用 EP2 端点，并配置使能 EP2 的双 Buffer 功能，详细参考 Set Endpoint Status 命令。

9.2.3 USB 相关寄存器

寄存器名称	寄存器编址	寄存器说明
USBINTEN	ACH	USB 中断使能寄存器
USBCMD	ADH	USB 命令寄存器
USBCON	AEH	USB 控制寄存器
USBDATA	AFH	USB 数据寄存器

● USB 中断使能寄存器

USBINTEN 地址：ACH；复位值：0xFF

位	名称	读写属性	功能描述
Bit7	EP3IIE	R/W	USB EP3 IN 中断使能。 ' 0' ： 不使能； ' 1' ： 使能。
Bit6	EP3OIE	R/W	USB EP3 OUT 中断使能。 ' 0' ： 不使能； ' 1' ： 使能。
Bit5	EP2IIE	R/W	USB EP2 IN 中断使能。 ' 0' ： 不使能；

			' 1' : 使能。
Bit4	EP20IE	R/W	USB EP2 OUT 中断使能。 ' 0' : 不使能; ' 1' : 使能。
Bit3	EP11IE	R/W	USB EP1 IN 中断使能。 ' 0' : 不使能; ' 1' : 使能。
Bit2	EP10IE	R/W	USB EP1 OUT 中断使能。 ' 0' : 不使能; ' 1' : 使能。
Bit1	EP01IE	R/W	USB EP0 IN 中断使能。 ' 0' : 不使能; ' 1' : 使能。
Bit0	EP00IE	R/W	USB EP0 OUT 中断使能。 ' 0' : 不使能; ' 1' : 使能。

- USB 命令寄存器 USBCMD (地址 ADH, 复位值: 00H): 通过该寄存器进行命令的读写。

- USB 控制寄存器

USBCON 地址: AEH; 复位值: 0x10;

位	位名称	读写属性	功能描述
Bit7	USBEN	R/W	USB 接口使能。 ' 0' : 不使能 USB 模块; ' 1' : 使能 USB 模块。
Bit6	HWBRON	R/W	USB 总线复位使能: 0 : 失效 ; 1 : 激活。 该功能激活后, USB 总线复位信号可对整个芯片进行复位。USB 总线复位不会复位该寄存器和 USB 控制模块内部的模式寄存器, 该位的设置不影响 USB 总线复位对 USB 内部模块的复位, 只对芯片复位有影响。
Bit5	USBIRQ	R	USB 中断请求标识位。 ' 1' 有效, 产生中断后通过发送 Read IRQ Reg 命令来获取中断信息。当中断寄存器为零时, 该位为零。

Bit4:Bit0	RFU	——	保留
-----------	-----	----	----

- USB 数据寄存器 USBDATA（地址 AFH，复位值：00H）：用于存放发送或接收的数据或 USB 模块各命令的有效值。

表 9-2 USB 中断产生条件

条件 1	条件 2	条件 3
收到 IN 包	Buffer 中存在有效数据(包括数据长度为 0 的收到主机响应的 ACK 情况)，Controller 发送数据	收到主机响应的 ACK
		超时，没有收到 ACK
	Buffer 中无有效数据	Controller 发送 NAK
	Buffer 处于 STALL 状态	Controller 发送 STALL
收到 OUT 包	收到 DATA 包(若收到为非 DATA 包，前面收到的 OUT 包无效，不会影响中断)	Controller 发送 ACK
		Controller 发送 NAK
		Controller 发送 STALL
收到 SETUP 包	收到 DATA 包	Controller 发送 ACK
		Controller 由于某种错误未响应
挂起状态改变	Controller 进入挂起状态	
	Controller 退出挂起状态	
总线复位		

注：当条件 1、条件 3 都满足时产生 USB 中断。但是，若 Set Mode 命令将 IntMode 位置 1，当条件 3 为 Controller 发送非 ACK 时，即使条件 1、条件 2 和条件 3 都满足也不会产生中断。

9.2.4 命令定义

9.2.4.1 命令汇总

表 9-3 USB 控制命令

命令名	编码	操作对象	操作数
初始化命令，详见 9.3.4.2 初始化命令			
Set mode	C0H	Device	写 1 字节
Set Address/Enable	C1H	Device	写 1 字节
Set Endpoint Enable	C2H	Device	写 1 字节

Set Endpoint Status	40H	Control OUT	写 1 字节
	41H	Control IN	写 1 字节
	42H	Endpoint 1 OUT	写 1 字节
	43H	Endpoint 1 IN	写 1 字节
	44H	Endpoint 2 OUT	写 1 字节
	45H	Endpoint 2 IN	写 1 字节
	46H	Endpoint 3 OUT	写 1 字节
	47H	Endpoint 3 IN	写 1 字节
数据流命令，详见 9.3.4.3 数据流命令			
Read Interrupt Register	C3H	Device	读 2 字节
Select Endpoint	00H	Control OUT	读 1 字节
	01H	Control IN	读 1 字节
	02H	Endpoint 1 OUT	读 1 字节
	03H	Endpoint 1 IN	读 1 字节
	04H	Endpoint 2 OUT	读 1 字节
	05H	Endpoint 2 IN	读 1 字节
	06H	Endpoint 3 OUT	读 1 字节
	07H	Endpoint 3 IN	读 1 字节
Read Buffer	80H	Selected Endpoint	读 n 字节
Write Buffer	80H	Selected Endpoint	写 n 字节
Read Endpoint Status	40H	Control OUT	读 1 字节
	41H	Control IN	读 1 字节
	42H	Endpoint 1 OUT	读 1 字节
	43H	Endpoint 1 IN	读 1 字节
	44H	Endpoint 2 OUT	读 1 字节
	45H	Endpoint 2 IN	读 1 字节
	46H	Endpoint 3 OUT	读 1 字节
	47H	Endpoint 3 IN	读 1 字节
Validate Buffer	81H	Selected Endpoint	无
Clear Buffer	82H	Selected Endpoint	无
Acknowledge Setup	83H	Selected Endpoint	无
通用命令，详见 9.3.4.4 通用命令			
Send Resume	C4H	Device	无

注：以下所指的 RESET 状态，若无特殊说明，包括上电复位和总线复位。

9.2.4.2 初始化命令

■ Set mode

命令编码：C0H

命令描述：该命令用于设置 Controller 的通讯速度、软链接和管脚状态。

写入数据定义：

位	位名称	读写属性	复位值	功能描述
Bit7~Bit4	RFU	——	0	保留
Bit3	IntMode	R/W	0	IntMode 控制非 ACK 时是否产生中断： 1：设备发送非 ACK 不产生中断； 0：设备发送 非 ACK 产生中断；
Bit2	SpeedSel	R/W	0	速度选择： 0：低速； 1：高速；
Bit1	SoftCon	R/W	0	软链接控制： 1：表示连接主机； 0：表示断开主机，D+和D-上的值均为 0；
Bit0	PadStatus	R/W	0	USB D+/D- 管脚状态设置。 0：当不采用 USB 方式通讯时（采用 7816-3），D+/D- 高阻上拉 1：断开 D+/D- 高阻上拉

注：SpeedSel 不受总线复位影响。

■ Set Address/Enable

命令编码：C1H

命令描述：该命令用于设置设备的地址并使能设备。

写入数据定义：

位	位名称	读写属性	复位值	功能描述
Bit7	Enable	R/W	1	设备使能： 0：设备无效； 1：设备有效； 该位为 0 的时候 Controller 认为地址无效，不接收任何包，使得从应用角度看上

				去设备无效;
Bit6~Bit0	ADDRESS	R/W	0	设备地址: 初始值为 0, 由软件在设备链接过程中设置 (收到主机发送的设置地址请求后设置);

■ Set Endpoint Enable

命令编码: C2H

命令描述: 控制端点缺省有效, 该命令用于使能其它端点。端点只有使能后才可使用。

写入数据定义:

位	位名称	读写属性	复位值	功能描述
Bit7~Bit1	RFU	——	0	保留
Bit0	EP_Enable	R/W	0	0: 缺省; 1: 使能所有 Interrupt/Bulk 端点;

■ Set Endpoint Status

命令编码: 40H~47H

命令描述: 该命令用于双 buffer 和 STALL 状态设置。

位	位名称	读写属性	复位值	功能描述
Bit7	DBUFEN	R/W	0	端点双Buffer 使能: 0: 不使能双Buffer 功能; 1: 使能双Buffer; 该位只对 EP2 有效, 其他 EP 应该为 0, 不受总线复位影响;
Bit6~Bit1	RFU	——	0	保留;
Bit0	STALL	R/W	0	1 : 使当前 EP 进入 STALL 状态。 Controller 判断到该标记后, 接收到主机的包后将自动响应 STALL 握手包; 0 : 退出 STALL 状态并复位相应 EP 的 DATA Toggle, 若EP原先不在 STALL 状态, 则通过该命令可以复位 DATA Toggle; 注意: 对于控制传输方式的 EP, 当 Controller 收到 SETUP 包后, Control EP (OUT 和 IN) 会自动退出 STALL 状态并复位 DATA Toggle;

注：当使用 EP2 双 Buffer 时，对于接收情况，置位 DBUFEN 后，硬件当遇到 Buffer0 为空时，会接收数据到 Buffer0 中，当遇到 Buffer0 为满且 Buffer1 为空时，自动接收数据到 Buffer1 中，当遇到 Buffer0 和 Buffer1 都为满时，自动返回 NAK，等待清空任何一个 Buffer。对于发送情况，置位 DBUFEN 后，先写满一个 Buffer 后 Validate Buffer，再写满另外一个 Buffer 并 Validate Buffer，保证两个 Buffer 都为满，当 Host 来 IN 包取数据时，自动返回 Buffer0 的数据给 Host，当下一个 IN 包来时，自动返回 Buffer1 的数据给 Host，而 CPU 在准备发送数据时可以和 USB 控制器发送数据做到完全同步。

9.2.4.3 数据流命令

■ Read Interrupt Register

命令编码：C3H

命令描述：USB 中断产生后，该命令用于获取中断状态信息，该命令执行成功后，可以读出两个字节（Byte1和Byte2），Byte1包含挂起、唤醒、总线复位信息，Byte2为产生中断的EP 号。

Byte1：该字节在读出后，有效位自动清零。

位	位名称	读写属性	复位值	功能描述
Bit7~Bit3	RFU	——	0	保留
Bit2	RESUME	R/W	0	总线恢复： 0：缺省；1：收到总线恢复信号；
Bit1	SUSPEND	R/W	0	USB 挂起状态： 0：缺省；1：Controller 进入挂起状态；
Bit0	BUSRST	R/W	0	总线复位： 0：缺省；1：总线复位；

Byte2：该字节在发送了 Read Endpoint Status 命令后相应位自动清零。

位	位名称	读写属性	复位值	功能描述
Bit7	EP3_IN	R	0	逻辑 EP3 IN
Bit6	EP3_OUT	R	0	逻辑 EP3 OUT
Bit5	EP2_IN	R	0	EP2 IN；
Bit4	EP2_OUT	R	0	EP2 OUT；
Bit3	EP1_IN	R	0	EP1 IN；
Bit2	EP1_OUT	R	0	EP1 OUT；
Bit1	EP0_IN	R	0	EP0 IN（控制IN 端点）；

Bit0	EP0_OUT	R	0	EP0_OUT（控制 OUT 端点）；
------	---------	---	---	---------------------

■ Select Endpoint

命令编码：00H—05H

命令描述：选择要操作的端点，并获得相应端点状态。该命令执行成功后，相应端点的缓冲区指针复位（即指向Buffer 的第一个字节）。

读出数据定义：

位	位名称	读写属性	复位值	功能描述
Bit7~Bit2	RFU	——	0	保留
Bit1	EMPTY	R/W	1	0：Buffer 中存在有效数据；1：Buffer 空； 注1：对于EP IN，Buffer 中存在有效数据指Controller 收到Validate Buffer 命令并且Buffer 非空； 注2：SETUP 包到来，EP0_OUT 的EMPTY 标记置位；
Bit0	STALL	STALL	0	0：缺省； 1：EP 在STALL 状态； 注1：EP 的STALL 状态由Set Endpoint Status 命令设置和清除； 注2：SETUP 包到来，EP0_OUT 和 EP0_IN 自动退出 STALL 状态；

■ Write Buffer

命令编码：80H

命令描述：写入当前IN 端点缓冲区的数据。该命令向当前IN 端点缓冲区写入数据，每写入一个字节，缓冲区指针自动加1。USB 模块会保存缓冲区指针，该指针只有在USB 模块复位或发送Select Endpoint 命令才会复位，中间插入别的命令不会影响指针。发送Validate Buffer 命令后，写入的数据生效。若Buffer 中存在有效数据，则不能再次写入。

写入数据定义：

Byte1	Byte2	• • •	Byten
-------	-------	-------	-------

Data

■ Read Buffer

命令编码：80H

命令描述：获得当前 OUT 端点缓冲区的有效数据长度，并读出数据。

该命令读出的第一个字节是有效数据长度，后续字节才是缓冲区中的数据。每读出一个字节，缓冲区指针自动加1。USB 模块会保存缓冲区指针，该指针只有在USB 模块复位或发送 elect Endpoint 命令才会复位，中间插入其他命令不会影响指针。有效数据长度指相应端点最后一次通讯接收到的数据长（一个OUT/SETUP 包所包含的数据）。

读出数据定义：

Byte1 Byte2 . . . Byten
Length Data

■ Read Endpoint Status

命令编码：40H-47H

命令描述：USB_IRQ 产生后，通过该命令获得相应 EP 的通讯状态，该命令成功执行后，将清除对应EP 的中断状态。命令返回所选取端点的最后一次传输状态，该状态存储在ErrorCode 寄存器里。每次新的传输将覆盖先前的状态信息。

位	位名称	读写属性	复位值	功能描述
Bit7	UNREAD	R	0	0：状态正确； 1：前一次通讯状态未读； 注：主要为软件调试提供；
Bit6	DATA0/1	R	0	当前 DATA；
Bit5	SETUP	R	0	该位只对 Control EP 有效，其它 EP 该位为0； 1：当前收到的是SETUP 包； 0：当前收到的是非SETUP 包； 注：EP0 收到 SETUP 包后，同时置 EP0 OUT 和 EP0 IN 的 SETUP 标记；
Bit4~1	ERROR_CODE	R	0	当 OK = 0 时的错误编码，具体见表

				9-4;
Bit0	OK	R	0	1 : 本次通讯成功; 0 : USB 中断产生后, 若该位为 0 , 则表示通讯失败, b4~1 为错误码定义;

表 9-4 USB 通行码错误定义

Bit4~Bit1	编码错误码定义
0000	无错误
0001	位填充错误或未收差分信号错误
0010	PID编码错误, 7-4位不是3-0位的反码
0011	PID不支持; USB低速模式下接收SOF PID
0100	不期望的包, 不期望的令牌端点号, 或接到的SETUP者未知的PID, 这个PID在USB2.0协议中不存在
0101	错误的DATA PID; 接收到的DATA PID不是期望得到的; DATA Toggle错误
0110	溢出错误, 接收的数据包超过了缓冲区大小
0111	令牌包CRC错误
1000	数据包CRC错误
1001	EOP错误
1010	发送NAK, 收到OUT数据包但相关缓冲区非空或收到IN包但数据没有准备好
1011	发送挂起, 收到一个令牌, 但端点处于挂起状态
1100	超时错误
1101	设备地址错
1110	保留
1111	EP1 和 EP2 不使能

- Validate Buffer
命令编码: 81H
命令描述: 设置当前端点缓冲区中的数据为有效数据。该命令仅对 IN 端点有效。该命令执行成功后, 当 Controller 接收到主机发送的 IN包后, 会自动根据缓冲区的数据长度返回数据。
数据长度可以是 0 。
- Clear Buffer
命令编码: 82H
命令描述: 清空当前端点缓冲区, 即复位当前端点缓冲区读写指针。
- Acknowledge Setup

命令编码: 83H

命令描述: USB Controller 接收到 SETUP 包后, EP0_OUT 的Clear Buffer 命令和EP0_IN 的Validate Buffer 命令将处于失效状态, 通过发送该命令, 则会重新使能这两条命令。

9.2.4.4 通用命令

■ Send Resume

命令编码: C4H

命令描述: 设备处于挂起状态时, 向主机发送 RESUME 信号, 成功执行后, USB 模块自动退出挂起状态。

9.2.4.5 命令操作流程




图 9-2 USB 命令操作流程

9.3 GPIO 接口

9.3.1 功能描述

- 支持20个双向IO与外部进行数据通讯；
- 所有GPIO口都可以配置成输入或者输出；
- GP15 和 GP16 作为输入时，可以配置成外部中断输入。

9.3.2 GPIO 配置

所有GPIO 都可以独立地配置成输入或者输出，复位后端口属性默认为输入，用户可编程实现输入和输出的动态变换。

9.3.3 GPIO 控制寄存器

寄存器名称	寄存器编址	寄存器说明
GPIOINT	C6H	GPIO 中断寄存器
GPIODATA	C7H	GPIO 数据寄存器 0
GPIOCTRL	C8H	GPIO 控制寄存器 0
GPIODATA1	C9H	GPIO 数据寄存器 1
GPIOCTRL1	CAH	GPIO 控制寄存器 1
GPIODATA2	CBH	GPIO 数据寄存器 2
GPIOCTRL2	CCH	GPIO 控制寄存器 2

● GPIO 中断寄存器

GPIOINT 地址：C6H；复位值：0x00

位	位名称	读写属性	功能描述
Bit7	ISEL1	R/W	外部中断 1 选择位： 0：GP16 不作为外部中断源 1：GP16 作为外部中断源
Bit6	ISEL0	R/W	外部中断 0 选择位： 0：GP15 不作为外部中断源 1：GP15 作为外部中断源
Bit5~4	IT0	R/W	外部中断 0 触发控制位： 00：上升沿外部中断触发 01：下降沿外部中断触发 10：低电平外部中断触发 11：高电平外部中断触发
Bit3	IE0	R/W	外部中断 0 标识位： 当外部中断源满足触发条件时由硬件置位（由 IT0 指

			定触发方式)，软件清除标识位
Bit2~1	IT1	R/W	外部中断 1 触发控制位： 00：上升沿外部中断触发 01：下降沿外部中断触发 10：低电平外部中断触发 11：高电平外部中断触发
Bit0	IE1	R/W	外部中断 1 标识位： 当外部中断源满足触发条件时由硬件置位（由 IT1 指定触发方式），软件清除标识位

● GPIO 控制寄存器 0

GPIOCTRL 地址：C8H；复位值：0x00

位	位名称	读写属性	功能描述
Bit7	GP8OE	R/W	GP8 输入输出配置 0：GP8 配置为输入，默认配置 1：GP8 配置为输出
Bit6	GP7OE	R/W	GP7 输入输出配置 0：GP7 配置为输入，默认配置 1：GP7 配置为输出
Bit5	GP6OE	R/W	GP6 输入输出配置 0：GP6 配置为输入，默认配置 1：GP6 配置为输出
Bit4	GP5OE	R/W	GP5 输入输出配置 0：GP5 配置为输入，默认配置 1：GP5 配置为输出
Bit3	GP4OE	R/W	GP4 输入输出配置 0：GP4 配置为输入，默认配置 1：GP4 配置为输出
Bit2	GP3OE	R/W	GP3 输入输出配置 0：GP3 配置为输入，默认配置 1：GP3 配置为输出
Bit1	GP2OE	R/W	GP2 输入输出配置 0：GP2 配置为输入，默认配置 1：GP2 配置为输出
Bit0	GP1OE	R/W	GP1 输入输出配置 0：GP1 配置为输入，默认配置 1：GP1 配置为输出

● GPIO 数据寄存器 0

GPIODATA 地址：C7H；复位值：0xFF

位	位名称	功能描述
Bit7	GP8	当 GP8 为输入时： R: 读取外部 I/O 的状态 W: 忽略 当 GP8 为输出时： R: 读出端口寄存器内容 W: 写入端口寄存器并输出到外部 I/O
Bit6	GP7	当 GP7 为输入时： R: 读取外部 I/O 的状态 W: 忽略 当 GP7 为输出时： R: 读出端口寄存器内容 W: 写入端口寄存器并输出到外部 I/O
Bit5	GP6	当 GP6 为输入时： R: 读取外部 I/O 的状态 W: 忽略 当 GP6 为输出时： R: 读出端口寄存器内容 W: 写入端口寄存器并输出到外部 I/O
Bit4	GP5	当 GP5 为输入时： R: 读取外部 I/O 的状态 W: 忽略 当 GP5 为输出时： R: 读出端口寄存器内容 W: 写入端口寄存器并输出到外部 I/O
Bit3	GP4	当 GP4 为输入时： R: 读取外部 I/O 的状态 W: 忽略 当 GP4 为输出时： R: 读出端口寄存器内容 W: 写入端口寄存器并输出到外部 I/O
Bit2	GP3	当 GP3 为输入时： R: 读取外部 I/O 的状态 W: 忽略 当 GP3 为输出时： R: 读出端口寄存器内容 W: 写入端口寄存器并输出到外部 I/O
Bit1	GP2	当 GP2 为输入时： R: 读取外部 I/O 的状态 W: 忽略 当 GP2 为输出时： R: 读出端口寄存器内容 W: 写入端口寄存器并输出到外部 I/O

Bit0	GP1	当 GP1 为输入时： R：读取外部 I/O 的状态 W：忽略 当 GP1 为输出时： R：读出端口寄存器内容 W：写入端口寄存器并输出到外部 I/O
------	-----	--

● GPIO 控制寄存器 1

GPIOCTRL1 地址：CAH；复位值：0x00

位	位名称	读写属性	功能描述
Bit7	GP16OE	R/W	GP16 输入输出配置 0：GP16 配置为输入，默认配置 1：GP16 配置为输出
Bit6	GP15OE	R/W	GP15 输入输出配置 0：GP15 配置为输入，默认配置 1：GP15 配置为输出
Bit5	GP14OE	R/W	GP14 输入输出配置 0：GP14 配置为输入，默认配置 1：GP14 配置为输出
Bit4	GP13OE	R/W	GP13 输入输出配置 0：GP13 配置为输入，默认配置 1：GP13 配置为输出
Bit3	GP12OE	R/W	GP12 输入输出配置 0：GP12 配置为输入，默认配置 1：GP12 配置为输出
Bit2	GP11OE	R/W	GP11 输入输出配置 0：GP11 配置为输入，默认配置 1：GP11 配置为输出
Bit1	GP10OE	R/W	GP10 输入输出配置 0：GP10 配置为输入，默认配置 1：GP10 配置为输出
Bit0	GP9OE	R/W	GP9 输入输出配置 0：GP9 配置为输入，默认配置 1：GP9 配置为输出

● GPIO 数据寄存器 1

GPIODATA1 地址：C9H；复位值：0xXX

位	位名称	功能描述
Bit7	GP16	当 GP16 为输入时： R：读取外部 I/O 的状态 W：忽略 当 GP16 为输出时： R：读出端口寄存器内容

		W: 写入端口寄存器并输出到外部 I/O
Bit6	GP15	当 GP15 为输入时: R: 读取外部 I/O 的状态 W: 忽略 当 GP15 为输出时: R: 读出端口寄存器内容 W: 写入端口寄存器并输出到外部 I/O
Bit5	GP14	当 GP14 为输入时: R: 读取外部 I/O 的状态 W: 忽略 当 GP14 为输出时: R: 读出端口寄存器内容 W: 写入端口寄存器并输出到外部 I/O
Bit4	GP13	当 GP13 为输入时: R: 读取外部 I/O 的状态 W: 忽略 当 GP13 为输出时: R: 读出端口寄存器内容 W: 写入端口寄存器并输出到外部 I/O
Bit3	GP12	当 GP12 为输入时: R: 读取外部 I/O 的状态 W: 忽略 当 GP12 为输出时: R: 读出端口寄存器内容 W: 写入端口寄存器并输出到外部 I/O
Bit2	GP11	当 GP11 为输入时: R: 读取外部 I/O 的状态 W: 忽略 当 GP11 为输出时: R: 读出端口寄存器内容 W: 写入端口寄存器并输出到外部 I/O
Bit1	GP10	当 GP10 为输入时: R: 读取外部 I/O 的状态 W: 忽略 当 GP10 为输出时: R: 读出端口寄存器内容 W: 写入端口寄存器并输出到外部 I/O
Bit0	GP9	当 GP9 为输入时: R: 读取外部 I/O 的状态 W: 忽略 当 GP9 为输出时: R: 读出端口寄存器内容 W: 写入端口寄存器并输出到外部 I/O

● GPIO 控制寄存器 2

GPIOCTRL2 地址: CCH; 复位值: 0x00

位	位名称	读写属性	功能描述
Bit7~4	RFU	——	保留
Bit3	GP20OE	R/W	GP20 输入输出配置 0: GP20 配置为输入, 默认配置 1: GP20 配置为输出
Bit2	GP19OE	R/W	GP19 输入输出配置 0: GP19 配置为输入, 默认配置 1: GP19 配置为输出
Bit1	GP18OE	R/W	GP18 输入输出配置 0: GP18 配置为输入, 默认配置 1: GP18 配置为输出
Bit0	GP17OE	R/W	GP17 输入输出配置 0: GP17 配置为输入, 默认配置 1: GP17 配置为输出

● GPIO 数据寄存器 2

GPIODATA2 地址: CBH; 复位值: 0x0X

位	位名称	功能描述
Bit7~4	RFU	保留
Bit3	GP20	当 GP20 为输入时: R: 读取外部 IO 的状态 W: 忽略 当 GP20 为输出时: R: 读出端口寄存器内容 W: 写入端口寄存器并输出到外部 IO
Bit2	GP19	当 GP19 为输入时: R: 读取外部 IO 的状态 W: 忽略 当 GP19 为输出时: R: 读出端口寄存器内容 W: 写入端口寄存器并输出到外部 IO
Bit1	GP18	当 GP18 为输入时: R: 读取外部 IO 的状态 W: 忽略 当 GP18 为输出时: R: 读出端口寄存器内容 W: 写入端口寄存器并输出到外部 IO

Bit0	GP17	当 GP17 为输入时： R：读取外部 IO 的状态 W：忽略 当 GP17 为输出时： R：读出端口寄存器内容 W：写入端口寄存器并输出到外部 IO
------	------	--

9.3.4 GPIO 低功耗控制

出于节电的考虑，芯片复位缺省关闭GPIO。用户使用时，需要首先[设置功耗控制寄存器PCON](#)中的GPIOEN位有效。GPIOEN无效时，软件不能访问GPIO相关寄存器。

9.4 SPI 接口

9.4.1 功能描述

- 全双工同步串行接口，SPI接口；
- 支持Master/Slaver两种模式选择；
- 数据发送和接收时钟的极性和相位可以配置；
- 外部时钟可配置，实现与不同速度的外围器件接口；
- 支持 MSB 或LSB 优先传输，只支持Byte内部的高低位顺序选择；
- 最高支持时钟频率为 12MHz；
- Master 模式下输出时钟可配置为系统时钟的 2[~]512 之间的任意偶数分频（包括 2 分频和 512 分频）；
- 支持 Normal、Dual 端口两种种连接模式选择，其中 Dual 只在主模式下支持
- 主模式 SS 管脚的输出通过操作 GPIO 实现，复用 GP10

9.4.2 SPI 相关寄存器

寄存器名称	寄存器编址	寄存器说明
SPICFG	B0H	SPI 控制寄存器
SPICON	B1H	SPI 工作寄存器
SPIMODE	B2H	SPI 模式寄存器
SPIINTERVAL	B3H	SPI 发送间隔寄存器
SPISTATUS	B4H	SPI 状态寄存器

SPIINTCLR	B5H	SPI 中断寄存器
SPICLKDIV	B6H	SPI 时钟分频寄存器
SPIDATA	B7H	SPI 数据寄存器

● SPI 控制寄存器

SPICFG 地址：B0H；复位值：0x70

位	名称	读写属性	功能描述
Bit7	SS_FILTER	R/W	SPI Slave 模式下 SS 滤毛刺使能 1: 打开滤毛刺功能 0: 关闭滤毛刺功能
Bit6~Bit4	WIDTH	R/W	7: 8 位宽度; 6: 7 位宽度; 5: 6 位宽度; 4: 5 位宽度; 3: 4 位宽度; 其余值保留
Bit3	MSB	R/W	0: 先发送 1sb; 1: 先发送 msb;
Bit2	CPHA	R/W	1: 在时钟信号偶数沿 (2, 4, 6...16) 进行数据采样; 0: 在时钟信号奇数沿 (1, 3, 5...15) 进行数据采样。
Bit1	CPOL	R/W	0: IDLE 时, 时钟为低电平; 1: IDLE 时, 时钟为高电平;
Bit0	MASTER	R/W	1: Master 模式 0: Slave 模式

注: CPOL 和 CPHA 分别控制时钟的极性和相位, 数据和时钟的极性相位关系如表 9-1 所述。

表 9-1 SPI 数据和时钟的关系

CPOL, CPHA	驱动的第一个数据	驱动的其他数据	采样的数据
CPOL=0, CPHA=0	在第一个 SCLK 上升沿之前	SCLK 下降沿	SCLK 上升沿
CPOL=0, CPHA=1	在第一个 SCLK 上升沿	SCLK 上升沿	SCLK 下降沿
CPOL=1, CPHA=0	在第一个 SCLK 下降沿之前	SCLK 上升沿	SCLK 下降沿
CPOL=1, CPHA=1	在第一个 SCLK 下降沿	SCLK 下降沿	SCLK 上升沿

● SPICON 寄存器

SPICON 地址：B1H；复位值：0x00

位	名称	功能描述
Bit7	SEND_EN	发送使能：1->可以发送，0->不能发送
Bit6	RECEIVE_EN	接收使能：1->可以接收，0->不能接收
Bit5	ERROR_INT_EN	error 中断使能
Bit4	OBUF_FULL_INT_EN	输出队列满中断使能
Bit3	IBUF_EMP_INT_EN	输入队列空中断使能
Bit2	REC_INT_EN	接收中断使能
Bit1	SEND_INT_EN	发送中断使能
Bit0	SPI_EN	控制器使能

● SPIMODE 寄存器

SPIMODE 地址：B2H；复位值 0x20

位	名称	读写属性	功能描述
Bit7	IBUF_CLR	R/W	发送 FIFO 清除，软件置 ‘1’，一周后硬件自动清 ‘0’，读出恒为 ‘0’
Bit6	OBUF_CLR	R/W	接收 FIFO 清除，软件置 ‘1’，一周后硬件自动清 ‘0’，读出恒为 ‘0’
Bit5	SLAVE_ENB	R/W	Slave 操作模式下，使能位。 1：未使能 0：使能 外部无有效 SS 管脚时，从模式应配置该位，保证传输过程中该位为 ‘0’
Bit4~2	RFU	——	保留
Bit1~0	MODE	R/W	00，11：单线模式 01：双线输出 10：双线输入 双线模式仅在主模式下有效

● SPIINTERVAL 寄存器

SPIINTERVAL 地址：B3H；复位值：0x07

位	名称	读写属性	功能描述
Bit7~4	RFU	——	保留
Bit3~0	SPIINTERVAL	R/W	传输间隔时间，以 $sck/2$ 为单位； 间隔时间可设置的范围： $0.5sck \sim 7.5sck$ ；

● SPISTATUS 寄存器

SPISTATUS 地址：B4H；复位值：0x03

位	名称	读写属性	功能描述
Bit7	RFU	——	保留
Bit6	BUSY	R	SPI busy，高有效； 仅在 master 模式下有效；
Bit5~4	RFU	——	保留
Bit3	FULL	R	接收队列满； 队列满时，无法接收新数据；
Bit2	VLD	R	接收队列不空； 接收队列有数据，CPU 可读取；
Bit1	EMP	R	发送队列空； 发送队列无数据，CPU 可连续写入 4byte 数据；
Bit0	RDY	R	发送队列 Ready，CPU 可写入数据；

● SPIINTCLR 寄存器

SPIINTCLR 地址：B5H；复位值：0x00

位	名称	读写属性	功能描述
Bit7~5	RFU	——	保留
Bit4	ERR_INT_STAT	R/W	队列错误中断状态，写 0 清除 队列错误是指接收队列 overflow/发送队列 underflow
Bit3	OBUF_INT_STAT	R/W	接收队列满中断状态，写 0 清除
Bit2	IBUF_INT_STAT	R/W	发送队列空中断状态，写 0 清除
Bit1	REC_INT_STAT	R/W	接收队列中断状态，写 0 清除
Bit0	SEND_INT_STAT	R/W	发送队列中断状态，写 0 清除

● SPICLKDIV 寄存器
SPICLKDIV 地址：B6H；复位值：0x00

位	名称	读写属性	功能描述
Bit7~0	SPICLKDIV	R/W	时钟分频设定； 分频数为：（寄存器值+1） * 2； 如复位值为 0，则分频数为：（0+1） * 2 = 2 分频； 主模式下配置有效

● SPIDATA 寄存器
SPIDATA 地址：B7H；复位值：0x00

位	名称	读写属性	功能描述
Bit7~0	SPIDATA	R/W	写操作：将数据写入发送队列； 读操作：从接收队列读出数据；

注：主模式下，写操作后自动启动传输；

SPI 接口应用为主模式时，可配置双线输入/输出模式，图中 BIT6/0 等类型描述表示 MSB/LSB 传输时的 BIT 位。




图 9-16 SPI 接口时序（CPOL=0，CPHA=0）




图 9-17 SPI 接口时序 (CPOL=0, CPHA=1)




图 9-18 SPI 接口时序 (CPOL=1, CPHA=0)




图 9-19 SPI 接口时序 (CPOL=1, CPHA=1)

9. 4. 3 SPI 操作流程

见 DEMO COS;

9. 4. 4 SPI 低功耗控制

出于节电的考虑，芯片复位缺省关SPI。用户使用时，需要首先[设置功耗控制寄存器PCON](#)中的SPIEN位有效。SPIEN无效时，软件不能访问SPI寄存器。

9.5 UART 接口

9.5.1 功能描述

- 通用异步接口；
- 支持全双工方式；
- 5~8位有效数据可配置；
- 接收和发送均支持1、1.5、2位停止位，可配置；
- 支持奇偶校验可配置：可选奇校验、偶校验和无奇偶校验；
- 波特率可配置；配置公式如下：

$$D_BAUD_FREQ = \frac{16 \cdot BaudRate}{gcd(GlobalClockFreq, 16 \cdot BaudRate)}$$
$$D_BAUD_LIMIT = \frac{GlobalClockFreq}{gcd(GlobalClockFreq, 16 \cdot BaudRate)} - D_BAUD_FREQ$$

- 支持中断模式和查询模式；
- UART接口时钟固定使用PLL时钟，故使用UART接口时需连接外部晶体；

注：GlobalClockFreq是指uart_clk频率，具体频率选择见时钟系统说明

9.5.2 UART 相关寄存器

寄存器名称	寄存器编址	寄存器说明
UARTSR	B0H	UART 状态寄存器
UARTCON	B1H	BAUD 控制寄存器
UARTPR	B2H	UART 参数配置寄存器
BAUD_FREQ	B3H	波特率配置寄存器
BAUD_LIMIT	B4H	波特率配置寄存器
RX_DATA	B5H	UART 接收数据寄存器
TX_DATA	B6H	UART 发送数据寄存器

● UART 状态寄存器

UARTSR 地址：B0H；复位值：0x00

位	名称	读写属性	功能描述
Bit 7	RFU	——	保留
Bit 6	RX_BUSY	R	接收状态位，1：正在接收数据，1：没有接收数据

Bit 5	RX_LOSE_ERR	R/W	数据丢失错误标志。1：有数据丢失；0：无数据丢失。 可通过软件写 0 清除
Bit 4	RX_STOP_ERR	R/W	停止位错误，1：停止位错误；0：停止位无错。 读数据清除
Bit 3	RX_PARITY_ERR	R	奇偶校验错误，1：校验错误；0：校验无错。 读数据清除
Bit 2	TX_INT	R/W	发送完成中断状态，该位由硬件置‘1’， 可通过软件清除或发送下一次数据时硬件清除
Bit 1	RX_INT	R/W	接收完成中断状态，该位由硬件置‘1’，接收到的数据 被读走，硬件清除
Bit0	TX_BUSY	R	发送状态位，1：正在发送数据，0：没有发送数据

注：数据丢失错误意为：前一次接收到的数据还未读取，下一次数据已接收完成，接收数据 BUFFER 不更新，新接收到的数据丢失。这时产生错误标志位，供查询。

● UART 控制寄存器

UARTCON 地址：B1H；复位值：0x00

位	名称	读写属性	功能描述
Bit7~5	RFU	——	保留
Bit4	RX_EVEN	R/W	接收偶校验使能位 1：使能偶校验，0：不使能偶校验
Bit3	RX_ODD	R/W	接收奇校验使能位 1：使能奇校验，0：不使能奇校验
Bit2	TX_EVEN	R/W	发送偶校验使能位 1：使能偶校验，0：不使能偶校验
Bit1	TX_ODD	R/W	发送奇校验使能位 1：使能奇校验，0：不使能奇校验
Bit0	INT_EN	R/W	中断使能位 1：使能中断，当接收/发送结束后，产生 RX_INT 和 TX_INT 标志； 0：不使能中断，当接收/发送结束后，不产生 RX_INT 和 TX_INT 标志；

注：

1. TX_BUSY或RX_BUSY有效期间配置修改无效
2. 接收和发送的EVEN和ODD两位不可同时为“1”；当同时置位EVEN和ODD时，硬件自动将EVEN和ODD位设置为“00”；EVEN和ODD同时为“0”时，为无奇偶校验状态，即发送/接收数据均

不加入奇偶校验位；

● UART 参数配置寄存器

UARTPR 地址：B2H；复位值：0x00

位	名称	读写属性	功能描述
Bit 7~6	RX_STOP_SIZE	R/W	接收停止位宽度设置； 00：1 位停止位，默认值 01：1.5 位停止位 10：2 位停止位
Bit 5~4	RX_DATA_SIZE	R/W	接收数据宽度设置； 00：8 位有效数据数据，默认值 01：7 位有效数据 10：6 位有效数据 11：5 位有效数据
Bit 3~2	TX_STOP_SIZE	R/W	发送停止位宽度设置； 00：1 位停止位，默认值 01：1.5 位停止位 10：2 位停止位
Bit1~0	TX_DATA_SIZE	R/W	发送数据宽度设置； 00：8 位有效数据数据，默认值 01：7 位有效数据 10：6 位有效数据 11：5 位有效数据

注：TX_BUSY或RX_BUSY有效期间配置修改无效

● BAUD_FREQ 寄存器

BAUD_FREQ 地址：B3H；复位值：0x00

位	名称	读写属性	功能描述
Bit11~0	BAUD_FREQ	R/W	波特率设置参数

注：要设置BAUD_FREQ需访问两次该寄存器，第一次操作BAUD_FREQ [7:0]，第二次操作BAUD_FREQ [11:8]

1 BAUD_LIMIT 寄存器

BAUD_LIMIT 地址：B4H；复位值：0x00

位	名称	读写属性	功能描述
Bit15~0	BAUD_LIMIT	R/W	波特率设置参数

注：要设置BAUD_LIMIT需访问两次该寄存器，第一次操作BAUD_LIMIT [7:0]，第二次操作BAUD_LIMIT [15:8]

● UART 接收数据寄存器

RX_DATA 地址：B5H；复位值：0x00

位	位名称	读写属性	功能
Bit7~Bit0	RX_DATA	R	UART 接收到的数据 根据 UARTPR 寄存器 RX_DATA_SIZE 位的配置， 对应有效的接收数据位

注：接收不足 8bit 数据时，高位为 0

● UART 发送数据寄存器

TX_DATA 地址：B6H；复位值：0x00

位	位名称	读写属性	功能
Bit7~Bit0	TX_DATA	R/W	UART 要发送的数据 根据 UARTPR 寄存器 TX_DATA_SIZE 位的 配置，对应有效的发送数据位

注：TX_BUSY有效期间写TX_DATA寄存器无效

9.5.3 UART 操作流程

见 DEMO COS；

9.5.4 UART 低功耗控制

出于节电的考虑，芯片复位缺省关UART。用户使用时，需要首先[设置功耗控制寄存器PCON](#)中的UARTEN位有效。UARTEN无效时，软件不能访问UART相关寄存器。

9.6 IIC 接口

9.6.1 功能描述

- 支持 Master/Slave 模式

- 软件可编程 slave 地址
- 软件可编程时钟频率
- 可产生 Start/Stop/Repeated Start/Acknowledge
- 可检测 Start/Stop/Repeated Start
- Time out 功能
- 软件可编程有效 SCL 低电平的最大时间
- 最高支持频率 400Khz
- 支持 clock wait state generation 及 clock stretching
- 支持 clock synchronization
- 不支持 HS 模式
- 不支持 Master 模式失去仲裁后自动转变为 Slave 模式

9.6.2 IIC 相关寄存器

寄存器名称	寄存器编址	寄存器说明
IICSTATUS	0xB0	IIC 状态寄存器
IICCON	0xB1	IIC 控制寄存器
IICRDR	0xB2	IIC 接收数据寄存器
IICADDR	0xB3	IIC 地址寄存器
IICTDR	0xB4	IIC 发送数据寄存器
IICTO	0xB5	IIC 超时寄存器
IICPRER	0xB6	IIC 频率配置寄存器
IICMMR	0xB7	IIC 多主寄存器

● IIC 状态寄存器

IICSTATUS 地址: B0H; 复位值: 0x00

位	名称	读写属性	功能描述
Bit7	TIP	R	表示一个 byte 的数据传输完成。在 acknowledge cycle 的下降沿被置位。 1: Byte transfer completed. 0: Byte transfer in progress.
Bit 6	ADDR_MATCH	R	Slave 模式下, IIC 总线地址与 IIC core 地址匹配。
Bit 5	BUS_BUSY	R	表示 IIC 总线处于繁忙状态。IIC 总线出现 start 条件时置位, 出现 stop 条件时置 0。
Bit 4	ARB_LOST	R	Master mode: 1 表示 master 失去仲裁。

			Slave mode: 1 表示 IIC 总线接收 general call address。
Bit 3	TIMEOUT	R	1 表示 SCL 低电平的时间超过了设定最大值。
Bit 2	SLAVE_RW	R	Slave 模式传输方向: 1: Slave transmitting 0: Slave receiving
Bit 1	INT	R	中断产生标志位。下列条件产生中断: 发送或接收 byte 数据; arbitration lost; timeout condition; byte transfer completed; slave address match。
Bit0	ACK_STATE	R	ack cycle 时 SDA 上的数据值。

● IIC 控制寄存器

IICCON 地址: B1H; 复位值: 0x00

位	名称	读写属性	功能描述
Bit 7	TO_EN	R/W	Time out enable。 0: 不使能 1: 使能
Bit 6	INT_EN	R/W	IIC 中断使能位。 0: 不使能 1: 使能
Bit 5	MODE	R/W	0: slave 模式; 0 到 1 的转变, 则 master 产生一个 start 信号; 1 到 0 的转变, 则 master 产生 stop 信号。
Bit 4	TRANS_DIR	R/W	Master 模式时的传输方向 1: master transmit 0: master receive.
Bit 3	ACK	R/W	Master 模式: 在 acknowledge cycle(9th SCL pulse), 驱动到 SDA 上的值。 Slave 模式下, 可传输数据的标志位。 1: 不可以传输 (拉低 SCL 让 Master 等待) 0: 可以传输 (开始传输后自动变 1)
Bit 2	REP_START	R/W	处理器要求产生 repeated start 信号。
Bit 1	INT_RESET	R/W	中断服务确认信号, 当处理器处理中断后, 需要置位该位。 (自动清零)

Bit 0	HALT	R/W	<p>master 模式时，传输完成一个 byte 及 acknowledge bit 后需要设置该位，IIC 才可以发送下一个传输的命令。（自动清零）</p> <p>Slave 模式时，传输完成一个 byte 及 acknowledge bit 后需要设置该位，复位 IICSTATUS[7]的 TIP。</p>
-------	------	-----	---

● IIC 接收数据寄存器

IICRDR 地址：B2H；复位值：0x00

位	名称	读写属性	功能描述
Bit 7~0	DRR	R	接收数据寄存器

● IIC 地址寄存器

IICADDR 地址：B3H；复位值：0x44

位	名称	读写属性	功能描述
Bit 7~1	SLAVE_ADDR	R/W	Slave address（设置时需要满足 IIC 地址分配规定）
Bit 0	GEN_CALL_EN	R/W	<p>General call address 使能位。</p> <p>1：使能对 general call address 的响应</p> <p>0：不使能</p>

● IIC 发送数据寄存器

IICTDR 地址：B4H；复位值：0xFF

位	名称	读写属性	功能描述
Bit 7~0	DTR	R/W	发送数据寄存器

● IIC 超时寄存器

IICTO 地址：B5H；复位值：0xFF

位	名称	读写属性	功能描述
Bit 7~0	IICTO	R/W	Master mode 设置有效 SCL 低电平最长时间的寄存器(以 prer 值为单位计数)，超出这个时间则复位状态机。

● IIC 频率配置寄存器

IICPR 地址：B6H；复位值：0xFFFF

位	名称	读写属性	功能描述
Bit 15~8	SCL_HCNT	R/W	总线时钟高电平时间
Bit 7~0	SCL_LCNT	R/W	总线时钟低电平时间，注意 LCNT 不可以配为小于 8 的值

IIC 总线时序与 SCL_HCNT 和 SCL_LCNT 寄存器的计算公式如下表所示，其中 tPCLK 为系统时钟。

tSCL	tPCLK x (tLOW+tHIGH)
tLOW	(LCNT + 4) x tPCLK
tHIGH	(HCNT + 6) x tPCLK
tHD,STA	(HCNT + 2) x tPCLK
tSU,STA (Sr)	(LCNT + 2) x tPCLK
tHD,DAT	1/2 x tLOW
tSU,DAT	1/2 x tLOW
tSU,STO	(HCNT + 6) x tPCLK

● IIC 多主寄存器

IICMMR 地址：B7H；复位值：0x00

位	名称	读写属性	功能描述
Bit 7~1	RFU	——	保留
Bit0	BTMM	R	在多主传输中，表示一个 byte 的数据传输完成。 1： 数据传输完成 0： 数据传输没有完成

9. 6. 3 IIC 操作流程

见 DEMO COS；

9. 6. 4 IIC 低功耗控制

出于节电的考虑，芯片复位缺省关IIC。用户使用时，需要首先[设置功耗控制寄存器PCON](#)中的SPIEN位有效。IICEN无效时，软件不能访问IIC相关寄存器。

9. 7 7816 从接口

9. 6. 1 功能描述

■ 串口支持串口时钟为 1~10MHz，分频 比为 8~2048 下的 7816—3 标准通

讯方式，支持 $T=0/1$ ；

- 串口发送；
 - $T=0$ 时，数据帧长度为 11/12 ETU 可配置；
 - $T=1$ 时，数据帧长度为 11/12 ETU 可配置；
 - $T=0$ 发送出错时，硬件自动重发，重发次数 0/1/2/3 次可配置；
 - 字符发送时，在 N 个 ETU 时进行状态变换；
- 串口接收 ($T=0$)；
 - 串口发转收时，在最后一个字符的 11 ETU 后可以开始接收；
 - 串口连续接收时，若接收的数据正确则在 11 ETU 后可以接收下一字符；
 - 串口连续接收时，若接收的数据出错，则在 10.5 ETU 处拉低 IO 至 11.5 ETU，并在 12 ETU 后可以接收下一字符；
 - 字符接收时，在 N.5 个 ETU 时进行数据采样。采样时采用多次采样取多数的方式；
- 串口接收 ($T=1$)；
 - 串口发转收时，在最后一个字符的 10.5 ETU 后可以开始接收；
 - 串口连续接收时，在 10.5 ETU 后可以开始接收下一数据；
 - 串口接收出错不要求重发，但是要给出奇偶校验出错标志；
 - 字符接收时，在 N.5 个 ETU 时进行数据采样。采样时采用多次采样取多数的方式；
- 串口定时功能：
 - 串口提供 ETU 时钟供系统实现对 ETU 的计数；
 - 串口提供 1 ETU 计时功能；
- 串口支持正相，反相约定可配置，并可配置奇偶校验方式；
- 串口中断；
 - 串口提供发送结束中断和接收结束中断信号；
 - 发送结束中断、接收结束中断由软件清除；
 - 接收中断触发条件可配置；
- 串口发送数据和接收数据缓冲区深度均为 4byte

9.7.2 7816 从接口相关寄存器

寄存器名称	寄存器编址	寄存器说明
SCISCNT	0x97	ETU 设置寄存器
SCISSR	0x98	串口状态寄存器

SCISBUF	0x99	串口数据缓冲区寄存器
SCISCON	0x9A	串口控制寄存器
SCISTXFCR	0xA0	串口发送 FIFO 控制寄存器
SCISRXFCR	0xA1	串口接收 FIFO 控制寄存器

● ETU 设置寄存器

SCISCNT 地址：97H；复位值：0x000

位	名称	读写属性	功能说明
Bit10: Bit0	SCNT	R/W	ETU 周期数设置 SCNT 用于设置串口的时钟分频比； 串口 1 ETU 所对应的时钟数为 SCNT+1； SCNT 允许设置的值为 7~2047；

注：串口时钟分频比等于所设置的SCNT+1；

要设置ETU周期数需访问两次该寄存器，第一次操作scnt[7:0]，第二次操作scnt[10:8]

● 串口状态寄存器

SCISSR 地址：98H；复位值：0x00

位	名称	读写属性	功能描述
Bit7	RFU	——	保留
Bit6	SETU	R/W	ETU 计数状态位 (ETU Count Status) SETU=1: 1 ETU 计数启动； SETU=0: 1 ETU 计数结束； 此状态位由软件置 1，硬件清 0；当软件置 1 以后，串口内部计数器启动，1 ETU 之后，硬件自动将此状态位清 0；
Bit5	TB	R	发送忙状态位 (in Transmission mode and Busy) TB=1: 串口当前正在发送数据； TB=0: 串口当前没有发送数据；
Bit4	TI	R/W	发送中断标志 (Transmit Interrupt) TI=1: 发送结束标志，可能为下列两种情况： 1. 发送当前字符成功； 2. 重发次数达到所设置的值，发送被迫中止； 此状态位由硬件置 1，软件清 0；
Bit3	RB	R	接收忙状态位 (in Reception mode and Busy)

			RB=1: 串口当前正在接收数据; RB=0: 串口当前没有接收数据;
Bit2	RI	R/W	接收中断标志 (Receive Interrupt) RI=1: 接收结束标志。 当接收到一个字符后, RI 被置 1; 此状态位由硬件置 1, 软件清 0;
Bit1	PE	R/W	奇偶校验出错 (Parity Error) PE=1: 奇偶校验出错, T=0 时, 表示发送当前字符时发生奇偶校验位出错, 且重发次数已达到自动重发数; T=1 时, 表示接收时出现奇偶校验错误;
Bit0	OE	R/W	接收缓冲区溢出 (Receive Buffer Overflow Error) OE=1: 表示在 CPU 读出接收到的数据之前, 串口又接收到一字节数据, 此时新数据被抛弃, 缓冲区中保留旧的数据; 当 T=0 时, 发生上述情况的同时串口会拉低 IO, 表示发送方奇偶校验错, 让发送方重发数据;

● 串口数据缓冲区寄存器

SCISBUF 地址: 99H; 复位值: 0x00

位	名称	读写属性	功能说明
Bit7:Bit0	SBUF	R/W	串口数据缓冲区 (SCI Data Buffer) 串口发送数据缓冲区和接收数据缓冲区共用此地址, 对此地址进行写操作时, 写入数据会被写入到串口的发送数据缓冲区, 对此地址进行读操作时, 将从串口的接收数据缓冲区中读出数据; 发送缓冲区和接收缓冲区均为 1 字节; 当写入发送数据后, 串口进入发送状态, 在发送结束以前, 均不能再写入新的数据至发送缓冲区; 当串口接收结束之前, 此时接收数据缓冲区为空, 此时不能从接收数据缓冲区读出数据;

● 串口控制寄存器

SCISCON 地址: 9AH; 复位值: 0x10

位	名称	读写属性	功能描述
Bit7	RFU	——	保留 (Reserved for Future Use)

Bit6	SE	R/W	<p>串口工作使能 (SCI Enable)</p> <p>SE=1: 使能串口; SE=0: 禁止串口;</p> <p>当 SE=0 时, 串口内部收发状态机被复位; 接收 FIFO 和发送 FIFO 被清空, 接收和发送 FIFO 的空满标志会发生相应变化, 同时 1ETU 计数功能也被禁止, 输出的 etu_clk 也恒为 0;</p> <p>注: SE 的读出值为内部 sci_clk 时钟域触发器的使能信号, 在改写 SE 的值之后, 读出值的变化会有一段时间的延迟;</p>
Bit5	PS	R/W	<p>协议选择 (Protocol Select)</p> <p>PS=1: T=1;</p> <p>PS=0: T=0;</p>
Bit4	EGB	R/W	<p>额外保护位配置 (Extra Guard Bit Control)</p> <p>此位控制保护位的个数。</p> <p>当选择 T=0 时:</p> <p>EGB=1: 字符长度为 12 ETU, 即 2 个保护位;</p> <p>EGB=0: 字符长度约为 11 ETU, 即 1 个保护位;</p> <p>注: 上述情况均为 T=0 发送无奇偶校验错的情况, 当发送发生奇偶校验错时, 则按照协议规定在 13 个 ETU 之后才会继续发送。</p> <p>当选择 T=1 时:</p> <p>EGB=1: 字符长度为 12 ETU, 即 2 个保护位;</p> <p>EGB=0: 字符长度为 11 ETU, 即 1 个保护位;</p>
Bit3	IVC	R/W	<p>反相约定控制 (Inverse Convention Control)</p> <p>IVC=1: 选择反相约定模式;</p> <p>IVC=0: 选择正相约定模式;</p>
Bit2	Parity	R/W	<p>数据奇偶校验选择 (Data Parity Select)</p> <p>Parity=1: 数据采用奇校验;</p> <p>Parity=0: 数据采用偶校验;</p>
Bit1:Bit0	RCNT	R/W	<p>自动重发数 (Auto Retry Limit Count)</p> <p>在 T=0 模式下, 当串口发送当前字符失败时, 会自动重发字符, 设置自动重发数可以控制串口自动重发的次数, 当串口重发一个字符的次数达到所设置的值时, 串口停止发送, 并设置相应的状态位来表示当前的错误。当自动重发数设置为 0 时, 即为不自动重发。在 T=1 模式下, 由于没有重发机制, 因此此设置不产生任何效果。</p>

● 串口发送 FIFO 控制寄存器

SCISTXFCR 地址：A0H；复位值：0x00

位	名称	读写属性	功能描述
Bit7 : Bit2	RFU	——	保留 (Reserved for Future Use)
Bit1	TX_Full	R	当 tx_fifo_full=1 时，表示发送 FIFO 满，此时不能向发送 FIFO 中写入数据； 当 tx_fifo_full=0 时，表示可以向发送 FIFO 中写入数据；
Bit0	Clear_TX_FIFO	R/W	清空发送 FIFO 控制位；软件置位，硬件清零；软件在清空 FIFO 时，应保证此位被清零（即清空操作结束）以后才对发送 FIFO 进行其它操作； <i>注意：清空发送 FIFO 应在串口不处于发送状态时进行；</i>

● 串口接收 FIFO 控制寄存器

SCISRXFCR 地址：A1H；复位值：0x02

位	名称	读写属性	功能描述
Bit7 : Bit4	RFU	——	保留 (Reserved for Future Use)
Bit3 : Bit2	Water_Level	R/W	接收 FIFO 水位设置 (Receive FIFO Water Level) ‘00’：当接收到一个字符或更改 water_level 值后，接收 FIFO 为满，则置位 RI，触发接收结束中断； ‘01’ ~ ‘11’：当接收到一个字符或更改 water_level 值后，接收 FIFO 中的数据字节数大于等于 water_level 值，则置位 RI，触发接收结束中断；
Bit1	RX_Empty	R	当 rx_empty=1 时，表示接收 FIFO 为空，此时不能读接收 FIFO。 当 rx_empty=0 时，表示接收 FIFO 非空；
Bit0	Clear_RX_FIFO	R/W	清空接收 FIFO 控制位；软件置位，硬件清零；软件在清空 FIFO 时，应保证此位被清零（即清空操作结束）以后才对接收 FIFO 进行其它操作； <i>注意：清空接收 FIFO 应在串口不处于接收状态时进行；</i>

9.7.3 7816 从接口操作流程

见 DEMO COS;

9.7.4 7816 从接口低功耗控制

出于节电的考虑，芯片复位缺省（非 7816 从模式）关 7816 从接口。用户使用，需要首先[设置功耗控制寄存器PCON](#)中的S7816EN位有效。S7816EN无效时，软件不能访问 7816 从接口相关寄存器。

9.8 7816 主接口

9.8.1 功能描述

- 支持可编程时钟输出；
- 支持时钟停止，可选停在H或L；
- 支持超时检测，提供7816时钟计数；
- 支持8~2048分频比下的7816—3标准通讯方式；
- 支持正相，反相约定可配置，正反相卡可设硬件自动检测，并可配置奇偶校验方式；
- 发送：
 - T=0/1时支持11 ETU和12 ETU可配置；
 - T=0/1时支持额外保护时间，提供ETU时钟供软件计数来保证；
 - T=0时发送出错，硬件自动重发，重发次数软件设定；
 - T=1时发送出错不重发；
- 接收：
 - T=0时，发送后在11 ETU后可以开始接收；
 - T=1时，连续接收时，在上一次接收后10.2 ETU后可以开始接收下一数据；
 - T=0时，接收出错可选是否接收错误数据以及是否产生差错信号让对方重发；
 - T=1时，接收出错不要求重发，仅给出奇偶校验出错标志；
- 定时功能：
 - 提供ETU时钟供系统实现对ETU的计数（配合TIMER使用）；
 - 提供一个ETU状态位，用来实现对1个ETU的计时；
- 中断：
 - 串口提供发送结束中断、接收结束（包括接收到数据、奇偶校验错误

和溢出错误三个中断源) 中断和超时中断信号;
发送/接收结束和超时中断需要软件清除;

9.8.2 7816 主接口相关寄存器

寄存器名称	寄存器编址	寄存器说明
SCIMSSR	0xB0	7816 主接口状态寄存器
SCIMSBUF	0xB1	7816 主接口数据缓冲区寄存器
SCIMSCON	0xB2	7816 主接口配置寄存器
SCIMSCNT	0xB3	7816 主接口 ETU 设置寄存器
SCIMSPR	0xB4	7816 主接口参数寄存器
SCIMSCR	0xB5	7816 主接口控制寄存器
SCIMSCCNT	0xB6	7816 主接口 CLK 计数寄存器
SCIMCOMP	0xB7	7816 主接口兼容性配置寄存器

- 7816 主接口状态寄存器
SCIMSSR 地址: B0H; 复位值: 0x00

位	名称	读写属性	功能描述
Bit7	RFU	——	保留
Bit6	SETU	R/W	ETU 计数状态位 (ETU Count Status) SETU=1: 1 ETU 计数启动; SETU=0: 1 ETU 计数结束; 此状态位由软件置 1, 硬件清 0; 当软件置 1 以后, 串口内部计数器启动, 1 ETU 之后, 硬件自动将此状态位清 0;
Bit5	TB	R	发送忙状态位 (in Transmission mode and Busy) TB=1: 串口当前正在发送数据; TB=0: 串口当前没有发送数据;
Bit4	TI	R/W	发送中断标志 (Transmit Interrupt) TI=1: 发送结束标志, 可能为下列两种情况: 发送当前字符成功; 重发次数达到所设置的值, 发送被迫中止; 此状态位由硬件置 1, 软件清 0;

Bit3	RB	R	接收忙状态位 (in Reception mode and Busy) RB=1: 串口当前正在接收数据; RB=0: 串口当前没有接收数据;
Bit2	RDI	R/W	接收数据中断标志 (Receive Data Interrupt) RDI=1: 接收数据标志。 当接收到一个字符后, RDI 被置 1; 当 T=0, SCIMCOMP.PM=0 时, 接收到无校验错误的数据才会产生; SCIMCOMP.PM=1 时, 无论校验是否错误均会产生 当 T=1 时, 无论校验是否错误均会产生 此状态位由硬件置 1, 软件清 0;
Bit1	PEI	R/W	奇偶校验出错中断标志 (Parity Error Interrupt) PEI=1: 奇偶校验出错。 接收数据出错时, T=0 和 T=1 模式均会产生奇偶校验错误标志。 发送数据出错时, 仅 T=0 模式会产生奇偶校验错误标志。 此状态位由硬件置 1, 软件清 0;
Bit0	OEI	R/W	接收缓冲区溢出中断标志 (Receive Buffer Overflow Error Interrupt) OEI=1: 表示在 CPU 读出接收到的数据之前, 串口又接收到一字节数据, 此时新数据被抛弃, 缓冲区中保留旧的数据。 当 T=0 时, ESM_OE=0 发生上述情况的同时串口会拉低 IO, 表示发送方奇偶校验错, 让发送方重发数据; ESM_OE=1 发生上述情况的同时串口不会拉低 IO, 不让对方重发数据 此状态位由硬件置 1, 软件清 0;

注: OEI、PEI、RDI、TI的产生不受SCIMCOMP寄存器中断使能的影响, 若使用查询方式, 也可直接读取。

● 7816 主接口数据缓冲区寄存器
SCIMSBUF 地址: B1H; 复位值: 0x00

位	名称	读写属性	功能描述
Bit7:Bit0	SCIMSBUF	R/W	串口数据缓冲区 (SCIM Data Buffer) 串口发送数据缓冲区和接收数据缓冲区共用此地址, 对此

			地址进行写操作时，写入数据会被写入到串口的发送数据缓冲区，对此地址进行读操作时，将从串口的接收数据缓冲区中读出数据；发送缓冲区和接收缓冲区均为 1 字节；当写入发送数据后，串口进入发送状态，在发送结束以前，均不能再写入新的数据至发送缓冲区；当串口接收结束之前，此时接收数据缓冲区为空，此时不能从接收数据缓冲区读出数据；
--	--	--	---

● 7816 主接口配置寄存器

SCIMSCON 地址：B2H；复位值：0x10

位	名称	读写属性	功能描述
Bit7	RFU	——	保留
Bit6	SE	R/W	串口工作使能（SCIM Enable） SE=1：使能串口；SE=0：禁止串口（默认值）； 当 SE=0 时，发送缓冲区和接收缓冲区也被相应清空；
Bit5	PS	R/W	协议选择（Protocol Select） PS=1：T=1； PS=0：T=0；（默认值）
Bit4	EGB	R/W	额外保护位配置（Extra Guard Bit Control） 此位控制保护位的个数。 当选择 T=0 时： EGB=1：字符长度为 12 ETU，即 2 个保护位（默认值）； EGB=0：字符长度约为 11 ETU+3sci_clk，即 1 个保护位； 注：上述情况均为 T=0 发送无奇偶校验错的情况，当发送发生奇偶校验错时，在 13 个 ETU 之后发送下一字符。 当选择 T=1 时： EGB=1：字符长度为 12 ETU，即 2 个保护位； EGB=0：字符长度为 11 ETU，即 1 个保护位；
Bit3	IVC	R/W	反相约定控制（Inverse Convention Control） IVC=1：选择反相约定模式； IVC=0：选择正相约定模式（默认值）； 注：如果卡为反相约定，TS 字符接收结束后，当 AUTOIVCEN=0

			时，由软件配置反相约定；当 AUTOIVCEN=1 时，由硬件自动置反相约定，软件操作无效，7816 复位时会将其复位为默认值
Bit2	PARITY	R/W	数据奇偶校验选择 (Data Parity Select) PARITY=1: 数据采用奇校验; PARITY=0: 数据采用偶校验 (默认值);
Bit1: Bit 0	RCNT	R/W	自动重发数 (Auto Retry Limit Count) 在 T=0 模式下，当串口发送当前字符失败时，会自动重发字符，设置自动重发数可以控制串口自动重发的次数，当串口重发一个字符的次数达到所设置的值时，串口停止发送，并设置相应的状态位来表示当前的错误。当自动重发数设置为 0 时，即为不自动重发。在 T=1 模式下，由于没有重发机制，因此此设置不产生任何效果。

● 7816 主接口 ETU 设置寄存器

SCIMSCNT 地址: B3H; 复位值: 0x00

位	名称	读写属性	功能描述
Bit10:Bit0	SCNT	R/W	ETU 周期数设置 SCNT 用于设置串口的时钟分频比; 串口 1 ETU 所对应的时钟数为 SCNT+1; SCNT 允许设置的值为 7~2047;

注: 串口时钟分频比等于所设置的SCNT+1;

要设置ETU周期数需访问两次该寄存器，第一次操作scnt[7:0]，第二次操作scnt[10:8]

● 7816 主接口参数寄存器

SCIMSPR 地址: B4H; 复位值: 0x70

位	名称	读写属性	功能描述
Bit7:Bit5	CLKDIV	R/W	系统时钟分频配置 (Clk Division Control), 分频后是输出的时钟频率 000: 1 分频 001: 2 分频 010: 4 分频

			011: 6 分频 (默认值) 100: 8 分频 101: 16 分频 软件可读可写, 建议时钟的切换在复位应答之后或一次成功的 PPS 协商之后立即进行
Bit4	AUTOIVCEN	R/W	硬件自动检测 TS 字符使能 (Aotuivc Enable) AUTOIVCEN=1: 使用硬件自动检测; AUTOIVCEN=0: 不使用硬件自动检测 (默认值);
Bit3	OTINT	R/W	超时中断状态位 (OverTime Interrupt), 软件可读可写, 默认为 0 OTINT=1: 超时中断 OTINT=0: 无中断 该位由硬件在超时产生并且中断使能的时候自动置 1, 由软件清 0, 不能写 1
Bit2	INTEN	R/W	超时中断使能位 (OverTime Interrupt Enable), 软件可读可写, 默认为 0 INTEN=1: 使能超时中断 INTEN=0: 不使能超时中断
Bit1	OT	R/W	超时指示位 (OverTime), 软件可读可写, 默认为 0 OT=1: 超时 OT=0: 未超时 计数达到设定值的时候, 由硬件自动置 1, 供查询, 软件可清 0, 不能写 1
Bit0	CNTEN	R/W	CLK 计数使能位 (Clk Count Enable), 可读可写, 默认为 0 CNTEN=1: 计数开始 CNTEN=0: 计数结束 需要对 CLK 计数时软件启动该位, 期望操作在超时之前完成时, 需软件将计数清除; 计数达到 clkcnt 时, 硬件自动清除

● 7816 主接口控制寄存器

SCIMSCR 地址: B5H; 复位值: 0x00

位	名称	读写属性	功能描述
Bit5:Bit4	CLKEN	R/W	串口时钟控制 (Clk Control), 软件可读可写, 默认为 00 CLKEN=00: 停时钟在 L CLKEN=01: 停时钟在 H CLKEN=10: 启动时钟 CLKEN=11: 无定义
Bit3	RESET	R/W	串口复位控制(Reset Control), 软件可读可写, 默认为 0
Bit2:Bit1	RFU	——	保留
Bit0	MIO	R/W	I/O 控制(I/O Control), 软件可读可写, 默认为 0 MIO=0: 拉低 I/O MIO=1: 撤销拉低

● 7816 主接口 CLK 计数寄存器

SCIMSCCNT 地址: B6H; 复位值: 0x00

位	名称	读写属性	功能描述
Bit15:Bit0	CLKCNT	R/W	16 位 CLK 计数器, 可读可写, 默认为 0x0000

注: 要设置CLKCNT需访问两次该寄存器, 第一次操作CLKCNT[7:0], 第二次操作CLKCNT[15:8]

● 7816 主接口兼容性寄存器

SCIMCOMP 地址: B7H; 复位值: 0x00

位	名称	读写属性	功能描述
Bit7	RFU	——	保留
Bit6	ESM_OE	R/W	溢出错误差错信号屏蔽 (Error Signal Mask, Overflow Error) ESM=0: 不屏蔽差错信号, T=0 接收溢出时产生差错信号 ESM=1: 屏蔽差错信号, T=0 接收溢出时不产生差错信号
Bit5	ESM_PE	R/W	校验错误差错信号屏蔽 (Error Signal Mask, Parity Error) ESM=0: 不屏蔽差错信号, T=0 接收错误时产生差错信号

			ESM=1: 屏蔽差错信号, T=0 接收错误时不产生差错信号
Bit4	PM	R/W	校验屏蔽 (Parity Mask) PEM=0: 不屏蔽校验功能, T=0 接收有校验错误时不接收数据 PEM=1: 屏蔽校验功能, T=0 接收有校验错误也接收数据
Bit3	TIE	R/W	发送中断使能。1: 使能 0: 关闭
Bit2	OEIE	R/W	溢出错误中断使能。1: 使能 0: 关闭
Bit1	PEIE	R/W	校验错误中断使能。1: 使能 0: 关闭
Bit0	RDIE	R/W	接收数据中断使能。1: 使能 0: 关闭

注: RDIE、PEIE、OEIE、TIE的打开和关闭仅影响 7816 主接口的中断是否传递到中断模块, 最终是否能产生中断并跳转中断服务程序需要看 IEL 寄存器的 7816 主接口中断是否使能。

9.8.3 7816 主接口操作流程

见 DEMO COS;

9.8.4 7816 主接口低功耗控制

出于节电的考虑, 芯片复位缺省关 7816 主接口。用户使用时, 需要首先[设置功耗控制寄存器PCON](#)中的M7816EN位有效。M7816EN无效时, 软件不能访问 7816 主接口相关寄存器。

10 TIMER

10.1 功能描述

- 2 个 16 位定时器;
- 具有 3 种可配置工作模式;
- 具有 4 种预分频定时器时钟;
- 中断输出;
- 有对 7816 主/从接口的 ETU 时钟输出进行计数的功能

10.2 TIMER 时钟

对于定时器时钟可以通过 TMOD 寄存器的预分频选择位 T1P2、T1P1、T1P0 和 TOP2、TOP1、TOP0 以及 TCON 的 CT1 和 CT0 选择为进行配置。定时器针对内部 CPU 时钟或其分频计数。

10.3 TIMER 的工作模式

10.3.1 工作模式 0

16 位自动重载的定时器/计数器。在这种模式下，Tx 的溢出会置位 TCON 寄存器 TFx 标志位，同时重新装载 RTx 到 Tx。

$$\text{Timer_Rate} = \text{TCLK} / (65536 - \text{Timer_Reload_Value})$$

10.3.2 工作模式 1

16 位定时器，在这种模式下，Tx 的溢出会置位 TCON 寄存器 TFx 标志位，没有重新装载功能，必须通过中断服务程序装载定时值到 Tx。

$$\text{Timer_Rate} = \text{TCLK} / (65536 - \text{Timer_Reload_Value})$$




图 10-1 工作模式 0 和工作模式 1 的结构图

10.3.3 工作模式 2

8 位自动重载定时器/计数器，溢出时自动装载 $RTx[7:0]$ 到 $Tx[7:0]$ ，只使用 $Tx[7:0]$ 、 $RTx[7:0]$ 。

$$\text{Timer_Rate} = \text{TCLK} / (256 - \text{Timer_Reload_Value})$$




图 10-2 工作模式 2 的结构图

10.4 TIMER 相关寄存器

寄存器名称	寄存器编址	寄存器说明
TCON	88H	定时器控制寄存器
TMOD	89H	定时器模式寄存器
T0L	8AH	定时器工作寄存器
T1L	8BH	
T0H	8Ch	
T1H	8DH	
RT0L	8AH	定时器重装载寄存器
RT1L	8BH	
RT0H	8CH	
RT1H	8DH	

● 定时器模式寄存器
TMOD 地址：89H；复位值：0x00

位	名称	读写属性	功能描述
Bit7	T1P1	R/W	定时器预分频器选择位
Bit6	T1P0	R/W	定时器预分频器选择位

Bit5	T1M1	R/W	定时器模式的选择位
Bit4	T1M0	R/W	定时器模式的选择位
Bit3	TOP1	R/W	定时器预分频器选择位
Bit2	TOP0	R/W	定时器预分频器选择位
Bit1	TOM1	R/W	定时器模式的选择位
Bit0	TOM0	R/W	定时器模式的选择位

定时器模式的选择位：

T1M1/TOM1	T1M0/TOM0	模式选择位
0	0	模式 0: 16-bit 自动装载定时器
0	1	模式 1: 16-bit 非自动装载定时器
1	0	模式 2: 8-bit 自动装载定时器
1	1	保留

定时器预分频器选择位：

T1P1/TOP1	T1P0/TOP0	定时器时钟频率
0	0	CPU clock/4
0	1	CPU clock/16
1	0	CPU clock/64
1	1	CPU clock

● 定时器模式寄存器

TCON 地址：88H；复位值：0x00

位	位名称	读写属性	功能描述
Bit7	TF1	R/W	Timer 1 溢出标志位。 Timer 1 溢出硬件将置位 TF1，由软件清除。
Bit6	TR1	R/W	Timer 1 运行控制位。控制 Timer 1 的开关，由软件设置
Bit5	TF0	R/W	Timer 0 溢出标志位。 Timer 0 溢出硬件将置位 TF0，由软件清除。
Bit4	TR0	R/W	Timer 0 运行控制位，控制 Timer 0 的开关，由软件设置
Bit3	TSEL	R/W	TxL/H 或 RTxL/H 选择位： 0: T0L、T0H、T1L、T1H 1: RT0L、RT0H、RT1L、RT1H 地址分别对应 8A、8B、8C、8D
Bit2	CT1	R/W	Timer1 定时器/计数器选择位。 0: timer(cpu clk), 1: counter(etu_clk) etu_clk 使用 7816 主接口输出
Bit1	RFU	R/W	保留
Bit0	CT0	R/W	Timer0 定时器/计数器选择位。 0: timer(cpu clk), 1: counter(etu_clk)

			etu_clk 使用 7816 从接口输出
--	--	--	-----------------------

● 定时器工作寄存器

T0L/T1L/T0H/T1H 地址：8AH/8BH/8CH/8DH；复位值：0x00；

位	名称	读写属性	功能描述
Bit7: Bit0	T0L	R/W	Timer0 的低 8 位；

位	名称	读写属性	功能描述
Bit7: Bit0	T1L	R/W	Timer1 的低 8 位；

位	名称	读写属性	功能描述
Bit7: Bit0	T0H	R/W	Timer0 的高 8 位；

位	名称	读写属性	功能描述
Bit7: Bit0	T1H	R/W	Timer1 的高 8 位；

注：访问时需配置 TCON.TSEL=0

● 定时器重装载寄存器

RT0L/RT1L/RT0H/RT1H 地址：8AH/8BH/8CH/8DH；复位值：0x00

位	名称	读写属性	功能描述
Bit7: Bit0	RT0L	R/W	Timer0 的重装载低 8 位；

位	名称	读写属性	功能描述
Bit7: Bit0	RT0H	R/W	Timer0 的重装载高 8 位；

位	名称	读写属性	功能描述
Bit7: Bit0	RT1L	R/W	Timer1 的重装载低 8 位；

位	名称	读写属性	功能描述
---	----	------	------

Bit7: Bit0	RT1H	R/W	Timer1 的重装载高 8 位;
---------------	------	-----	-------------------

注：访问时需配置TCON. TSEL=1

10.5 定时器低功耗控制

出于节电的考虑，芯片复位缺省关闭TIMER。用户使用时，需要首先[设置功耗控制寄存器PCON](#)中的TIMEREN位有效。TIMEREN无效时，软件不能访问Timer内的所有寄存器资源。

11 看门狗

11.1 功能描述

- 支持 32 位计数
- 提供周期性的计数溢出中断信号，如果该中断信号在下一个中断信号产生之前仍没有被清除，则产生 Watchdog 复位信号。
- CPU 可通过读写 WDT 的 sfr 对其进行控制。
- 访问模块内部未定义寄存器空间时，读数据为 0，写数据无效。
- 看门狗计数的时钟源为系统时钟。

11.4 看门狗相关寄存器

寄存器名称	寄存器编址	寄存器说明
WDTLOAD	BDH	WDT 初值寄存器
WDTVALUE	BEH	WDT 当前计数值寄存器
WDTCTRL	BFH	WDT 控制寄存器

- WDT 初值寄存器
WDTLOAD 地址：BDH；复位值：0x00

位	名称	读写属性	功能描述
Bit31~0	WDTLOAD	R/W	包含 WDT 计数器的初始值。 该寄存器为 32 位，但只支持 8 位读写。 复位后第 4n+1 次读或写，操作的是 WDTLoad[7:0]， 复位后第 4n+2 次读或写，操作的是 WDTLoad [15:8]， 复位后第 4n+3 次读或写，操作的是 WDTLoad [23:16]， 复位后第 4n+4 次读或写，操作的是 WDTLoad [32:24]。 WDT 启动时，计数器自动装载 WDTLoad 值，开始递减计数。当计数器值计到 0 时，将 WDTLoad 寄

			<p>寄存器中的值再次装载到计数器中，继续计数。</p> <p>WDTLoad 值为 0 时，启动 WDT 计数将开始计数，再次计数到 0 时，产生中断。</p> <p>WDT 启动后设置 WDTLoad 寄存器无效。</p>
--	--	--	---

● WDT 当前计数值寄存器

WDTVALUE 地址：BEH；复位值：0x00

位	名称	读写属性	功能描述
Bit31~0	WDTValue	R/W	<p>该寄存器为只读寄存器，复位值为 0。读该寄存器时，返回计数器的当前计数值。该寄存器为 32 位，但只支持 8 位读。</p> <p>复位后第 4n+1 次读，操作的是 WDTValue[7:0]，复位后第 4n+2 次读，操作的是 WDTValue[15:8]，复位后第 4n+3 次读，操作的是 WDTValue[23:16]，复位后第 4n+4 次读，操作的是 WDTValue[32:24]。只读。</p>

● WDT 控制寄存器

WDTCTRL 地址：BFH；复位值：0x00

位	名称	读写属性	功能描述
Bit7	WDTINT	R/W	<p>中断标志位，高有效。</p> <p>硬件置位，软件写 0 清除，写 1 无效</p>
Bit6-2	RFU	——	保留位，只读，读出值为 ‘0’
Bit1	RESEN	R/W	<p>WDT 复位输出使能位</p> <p>1：使能复位</p> <p>0：禁止复位</p>
Bit0	WDTEN	R/W	<p>WDT 启动位</p> <p>1：启动 WDT 计数</p> <p>0：停止计数</p>

11.5 定时器低功耗控制

出于节电的考虑，芯片复位缺省关闭看门狗。用户使用时，需要首先[设置功耗控制寄存器PCON](#)中的WDEN位有效。WDEN无效时，软件不能访问看门狗相关

寄存器资源。

12 中断

12.1 概述

中断是 CPU 与外设交换信息的一种方式。中断的引入，解决了 CPU 与外设之间的速度配合问题，提高了 CPU 的执行效率，并且使嵌入式软件可以实时处理外设数据。

- 14 个可屏蔽的事件中断源。
- 一个系统异常中断源 FAST_INT。此中断源不可被系统屏蔽。
- 每个中断源有一个唯一的优先级；
- 支持从低功耗模式唤醒的异步操作。
- 一般事件中断源使用 ISC8051 的一般中断方式。
- 由 IE 寄存器使能/不使能所有事件中断（不包括软复位中断）。

注：本芯片不支持中断嵌套，当多个中断同时发生时，按照优先级的大小顺序执行。

12.2 事件中断

12.2.1 事件中断概述

IS8U256A 芯片提供事件中断控制器单元，来集中管理系统集成上的所有外部事件中断。

事件中断控制器：

- 多达15个中断源，其中14个为可屏蔽的事件中断源，一个为快速中断源及一个为陷阱中断源，与CPU的输入信号ESFRCPU_IntReq连接。事件中断可以被IE SFR寄存器的相应位屏蔽或开启。
- 每个中断源有一个唯一的优先级；
- 支持从低功耗模式唤醒的异步操作；
- 由IE寄存器使能/不使能所有事件中断；
- 快速中断FAST_INT包括安全类中断。

表 12-1 事件中断说明

中断编号	中断源	中断向量地址	中断使能	优先级	IntVect[6:0]
1	FAST_INT	0003H	---	F	0003H
2	SCIS	000BH	IEH.1	E	000BH
3	USB	0013H	IEL.2	D	0013H

4	GPIO	001BH	IEL.3	C	001BH
5	SCIM	0023H	IEH.4	B	0023H
6	Timer0	002BH	IEL.5	A	002BH
7	Timer1	0033H	IEL.6	9	0033H
8	SM4	003BH	IEL.7	8	003BH
9	SM1	0043H	IEH.0	7	0043H
10	PKU	004BH	IEH.1	6	004BH
11	HASH	0053H	IEL.2	5	0053H
12	SPI	005BH	IEH.3	4	005BH
13	WDT	0063H	IEH.4	3	0063H
14	UART	006BH	IEH.5	2	006BH
15	IIC	0073H	IEH.6	1	0073H

12.2.2 事件中断相关 SFR

中断控制寄存器 IE(地址 A8H DBH)：控制各个功能模块的中断是否被使能。

- 中断控制寄存器

IEH 地址：DBH；复位值：0x00

位	名称	读写属性	功能描述
Bit7	EA	R/W	使能/不使能控制。 如果 EA=0，所有的事件中断都不使能； 如果 EA=1，单个的事件中断使能位（IE15~IE0）有效。
Bit6	EII	R/W	IIC 中断使能位；高有效；
Bit5	EUAI	R/W	UART 中断使能位；高有效；
Bit4	EWI	R/W	WDT 中断使能位；高有效；
Bit3	ESI	R/W	SPI 中断使能位；高有效；
Bit2	ECI	R/W	SM 算法中断使能位；高有效；
Bit1	EPI	R/W	PKU 中断使能位；高有效；
Bit0	RFU	——	保留

- 中断控制寄存器

IEL 地址：A8H；复位值：0x00

位	名称	读写属性	功能描述
Bit7	RFU	——	保留
Bit6	ET1	R/W	Timer 1 中断使能位；高有效；
Bit5	ET0	R/W	Timer 0 中断使能位；高有效；

Bit4	EMSI	R/W	MSCI 中断使能位；高有效；
Bit3	EEI	R/W	外部中断使能位；高有效；
Bit2	EUI	R/W	USB 中断使能位；高有效；
Bit1	ESI	R/W	SCI 中断使能位；高有效；
Bit0	RFU	——	保留

13 密码算法

13.1 ECC 协处理器

见《IS8U256A 算法库使用手册》。

13.2 RSA 协处理器

见《IS8U256A 算法库使用手册》。

13.3 DES 协处理器

见《IS8U256A 算法库使用手册》。

13.4 SM1 协处理器

IS8U256A 内嵌了国产加密算法模块 SM1，支持 ECB、CBC、OFB、CFB 四种加解密模式，该模块内置通用参数，并支持外部输入专用参数。算法的使用见《IS8U256A 算法库使用手册》。

13.5 SM3 协处理器

见《IS8U256A 算法库使用手册》。

13.6 SM4 协处理器

IS8U256A 内嵌了国产加密算法模块 SM4，支持 ECB、CBC 两种加解密模式。算法的使用见《IS8U256A 算法库使用手册》。

14 随机数发生器

IS8U256A 芯片提供 4 个真随机数发生器，并提供随机数后处理电路。生成随机数的功能由安全算法库中提供的函数完成，用户 COS 只须调用该函数即可得到随机数。见《IS8U256A 算法库使用手册》。

15 CRC

15.1 功能描述

- 可实现16位CRC计算，生成多项式为 $X^{16} + X^{12} + X^5 + 1$ ；
- 16位CRC校验可以检测所有传输中发生的单个和双并发错误，可确保检测出99.998%所有可能发生的错误；
- 16位CRC校验的数据块小于或者等于4K字节；

CRCCON用于初始化CRC运算的初始值，写CRCINI（CRCINIL和CRCINIH寄存器）为期望的运算初始值，再写CRCCON.INI位为1，则把初始值写入到CRC运算单元中。写CRCDATA寄存器，则写入需要进行CRC运算的数据，读CRCDATA寄存器，则读出CRC运算结果。读两次CRCDATA（CRCDATAH和CRCDATAL寄存器）获取16位计算结果，从D2H地址读取16位CRC结果的低8位，从D3H地址读取16位CRC结果的高8位。

15.2 CRC 相关 SFR

寄存器名称	寄存器编址	寄存器说明
CRCCON	90H	CRC 控制寄存器
CRCDATA	91H	CRC 数据寄存器
CRCIV	9FH	CRC 初值寄存器

● CRC 配置寄存器

CRCCON 地址：90H；复位值：0x00

位	名称	读写属性	功能描述
Bit7: Bit1	RFU	——	保留
Bit0	CRC_INI	R/W	CRCIV 启用位。软件写“1”，一个时钟周期后，硬件自动清“0”。每次手动设初值，初值只是保存在IP中，不会自动在下一次运算时使用。 1: 硬件自动将CRC初值寄存器的作为下一次计算的初值； 0: 将本次计算的校验和作为下次计算的初值。

● CRC 数据寄存器

CRCDATA 地址：91H，复位值 16'h0000，读取时为 16'h0f87。

位	名称	读写属性	功能描述
---	----	------	------

Bit15: Bit0	CRCDATA	R/W	CRC 数据寄存器; 写入时, 数据为待校验数据, 遵循从高字节到低字节的写入顺序; 读取时, 数据为 CRC 校验结果, 遵循从低字节到高字节的读取顺序。
-------------	---------	-----	--

● CRC 初值寄存器

CRCIV 地址: 9FH; 复位值: 0xFFFF

位	名称	读写属性	功能描述
Bit15:Bit0	CRCIV	R/W	CRC 初值, 可配置为任意值。例如, 初值 6363H 是在 ISO14443-3 协议 TypeA 中使用, 初值 FFFFH 是在 ISO7816 协议中 T=1 和 ISO14443-3 协议 TypeB 中使用。若不使用 FFFFH 的初值, 开始校验前应写入需要的初值, 遵循从低字节到高字节的读写顺序。

15.3 CRC 低功耗控制

出于节电的考虑, 芯片复位缺省关闭 CRC 计算器。用户使用时, 需要首先设置低功耗控制寄存器 PCON 中的 CRCEN 位有效。CRCEN 无效时, 软件不能访问 CRC 相关寄存器 CRCCON、CRCDATA 和 CRCINI。

15.4 CRC 的操作顺序

- CRC 的操作顺序如下:
- 先配置 CRCIV 寄存器 (如果需要的话), 其默认值为 FFFFH;
 - 然后初始化 CRC (写 CRCCON 的 CRC_INI 位);
 - 然后写 CRCDATA;
 - 写完所有数据之后, 可以马上读出结果, CRCDATA 读取 16 位 CRC 的低 8 位, 再次读 CRCDATA, 读取 16 位 CRC 的高 8 位;

示例程序见 DEMO COS

16 时钟系统

16.1 概述

IS8U256A 芯片可以通过 CFCR 的 COFP 和 CPFP 相应位来配置各模块时钟频率。除通信接口 USB、RSA 协处理器、真随机数发生器外，其他模块如 DES 协处理器、SM1 协处理器、SM3 协处理器、SM4 协处理器、随机数发生器、CRC 等工作时钟同 CPU 时钟频率。

16.2 相关 SFR

寄存器名称	寄存器编址	寄存器说明
CFCR	8EH	时钟频率配置寄存器
PLLCON	94H	PLL 控制寄存器
CTFCON	9EH	CTF 控制寄存器
CTFSTATE	D9H	CTF 状态寄存器

● 时钟频率配置寄存器

CFCR 地址：8EH；复位值：0x09

用来配置 CPU 和 PKU 模块的时钟，可配置的时钟范围是 32MHz 到 4MHz

位	名称	读写属性	功能描述
Bit7	WPCLKSEL	R/W	唤醒时钟源选择， 0:500KOSC；1:sci clk
Bit6:Bit5	RFU	——	保留
Bit4	COFP1	R/W	COFP 协处理器预分频配置： 00: Fcop = Fosc/8； 01: Fcop = Fosc/4； 10: Fcop = Fosc/2； 11: Fcop = Fosc。
Bit3	COFP0	R/W	
Bit2	RFU	——	保留
Bit1	CPFP1	R/W	CPU 时钟配置： 00: Fcop = Fosc/8； 01: Fcop = Fosc/4； 10: Fcop = Fosc/2； 11: Fcop = Fosc。
Bit0	CPFP0	R/W	

注：

1: Fosc 指 32MOSC 时钟，即 CPU 和协处理器时钟均可配置为 32M 时钟的 1./2/4/8/分频

2: 使用 7816 从接口唤醒芯片时，WPCLKSEL 建议配 1，选择 7816 时钟当唤醒时钟

● PLL 控制寄存器

PLLCON 地址：94H；复位值：0xE0

位	名称	读写属性	功能描述
Bit7:Bit2	RFU	——	保留
Bit1	PLLSTATE	R	PLL 状态标志 1: PLL Ready 0: PLL Not Ready
Bit0	PLLEN	R/W	PLL 使能寄存器 1: PLL 使能 0: PLL 关闭

● CTF 控制寄存器

CTFCON 地址: 9EH; 复位值: 0x09

用来配置 CPU 和 PKU 模块的时钟, 可配置的时钟范围是 32MHz 到 4MHz

位	名称	读写属性	功能描述
Bit7:Bit4	RFU	——	保留
Bit3:Bit1	MODE	R/W	CTF 校准模式位 000: 单次校准 001: 动态校准 其余值为保留;
Bit0	RFU	——	保留

● CTF 状态寄存器

CTFSTATE 地址: D9H; 复位值: 0xE0

位	名称	读写属性	功能描述
Bit7	READY	R	48MHz 时钟精度状态标识 0: 48MHz 时钟精度不满足 $48M \pm 0.25\%$ 1: 48MHz 时钟精度满足 $48M \pm 0.25\%$
Bit6:Bit2	——	——	保留
Bit1:Bit0	STATE	R	CTF 状态

17 复位系统

17.1 概述

引起芯片复位的源有以下几种：

- 芯片上电；
- 内部检测到异常（电压、频率、温度、光范围异常探测以及毛刺探测）；
- 外部恶意攻击引起的存储器、总线、时钟、CPU、真随机数、重要信号等异常；
- 看门狗计数溢出；
- USB 总线复位（需软件配置）；
- 7816 从接口总线复位（非 7816 从模式时，需软件配置）；

复位可以在任何时候发生，复位后硬件会重新被初始化。

IS8U256A 芯片将不同的复位分为芯片上电复位、内部异常检测（电压、频率、温度、光范围异常探测以及毛刺探测）复位、USB 总线复位、7816 从接口复位和看门狗复位。以上复位会复位 CPU，复位结束执行引导程序。

芯片复位、固件引导程序执行、用户程序执行的先后关系如图 21-1 所示：




图 21-1 IS8U256A 的复位流程

17.2 复位产生条件

- 芯片上电：芯片加电后芯片内部自动产生，引导芯片进入正常工作状态；
- 传感器检测到异常条件，包括外部电压探测、内部电压探测、频率探测、温度探测、光照探测及毛刺探测；
- 外部攻击引起的存储器、总线、时钟、CPU、真随机数、重要信号等异常；
- USB 总线复位；
- 看门狗计数溢出。

17.3 复位状态控制相关寄存器

寄存器名称	寄存器编址	寄存器说明
RSTSTATE1	E6H	复位状态寄存器 1
RSTSTATE0	E8H	复位状态寄存器 0
RSTCON	EBH	复位配置寄存器

● 复位状态寄存器 1

RSTSTATE1 地址：E6H；复位值：0x00

位	名称	读写属性	功能描述
Bit7: Bit2	RFU	——	保留
Bit1	GDRST	R/W	当 GD 异常探测引起的复位发生时，该位被置 1，软件写 0 清零。
Bit0	RFU	——	保留

● 复位状态寄存器 0

RSTSTATE0 地址：E8H；复位值 0x00

位	名称	读写属性	功能描述
Bit7	LDRST	R/W	当 LD 异常探测引起的复位发生时，该位被置 1，软件写 0 清零。
Bit6	COLDRST	R/W	软件置位或复位。 芯片上电复位（冷复位）时硬件自动置位，软件写 0 清零。
Bit5	SCIRST	R/W	SCI 总线复位可配置是否引起系统复位（RSTCON.SCIRSTEN），如复位，该位做复为标志；如不复位，该位做中断标志。

			当 SCI 总线复位发生时，该位被置 1，软件写 0 清零。
Bit4	USBRST	R/W	当 USB 总线复位发生时，该位被置 1，软件写 0 清零。
Bit3	WDRST	R/W	当 WDT 复位发生时，该位被置 1，软件写 0 清零。 具体复位的产生条件参见 WDT 部分说明
Bit2	TDRST	R/W	当 TD 异常探测引起的复位发生时，该位被置 1，软件清零。
Bit1	FDRST	R/W	当 FD 异常探测引起的复位发生时，该位被置 1，软件写 0 清零。
Bit0	VDERST	R/W	当 VDE 异常探测引起的复位发生时，该位被置 1，软件写 0 清零。

注：VDE 为外部电压检测单元，检测外部 5V 电压；

● 复位配置寄存器

RSTCON 地址：EBH；复位值：0x01

位	名称	读写属性	功能描述
Bit7	RFU	——	保留
Bit6	SCIRSTEN	R	SCI复位是否复位整个芯片系统；“1”有效
Bit5: Bit1	RFU	——	保留
Bit0	SOFTTRSTB	R/W	提供软件复位功能，使代码开始从 FLASH 的起始地址开始执行。该寄存器复位值为 1，只可写 0，写 1 无效，读出一直为 1。

18 节电模式

IS8U256A 芯片支持节电工作模式，通过控制各模块时钟、模块使能来实现节电；此外芯片提供了多种低功耗控制模式：

- 正常工作模式 (Normal Mode)

系统正常工作时也可以选用频率较低的系统时钟，降低总线的时钟频率，从而降低系统功耗。

- Sleep 模式 (Sleep Mode)

Sleep 模式是系统主动进入的低功耗模式，在 Sleep 模式下，除通信接口中由外部时钟直接驱动的部分电路，系统其他部分的时钟全部停止，SRAM 进入停止工作，其余 IP 保持正常工作状态，从而降低系统功耗。通信接口接收到数据/命令后，或接收到复位信号后，退出 Sleep 模式。

- Standby 模式 (Standby Mode)

Standby 模式是系统主动进入的低功耗模式，在 standby 模式下，除通信接口中由外部时钟直接驱动的部分电路，系统其他部分的时钟全部停止，从而降低系统功耗。通信接口接收到数据/命令后，或接收到复位信号后，退出 standby 模式。

- StopClock 模式 (StopClock Mode)

与 standby 模式相比，StopClock 模式可以进一步降低功耗，此模式进入对于芯片是被动的，需要芯片进入 Standby 状态后，外部主设备停止通信接口外部时钟，此时才会使芯片进入 StopClock 状态。

- CPUHold 模式 (CPU Hold Mode) 为以下三种：

PKU 低功耗模式 (PKU Low-Power-Mode)

为了防止 PKU 工作时系统功耗瞬态峰值过大，可以通过设置寄存器，选择 PKU 低功耗模式。在 PKU 低功耗模式 (LOWPC0.PKULPMODE=1) 下，CPU 启动 PKU 运算后，CPU 和系统其他功能模块（除 Timer 和通讯接口外）的时钟将停止，以降低系统功耗。PKU 运算结束后，自动恢复时钟，退出低功耗状态。

FLASH 操作低功耗模式 (FLASH Low-Power-Mode)

为了降低 Flash Erase 和 Program 操作时的系统功耗，设置了 Flash 操作

低功耗模式。在 Flash 操作低功耗模式下，CPU 启动 Flash Erase 或 Program 后，硬件自动停止 CPU 和系统其他功能模块（除 Timer 和通讯接口外）的时钟，以降低系统功耗。Erase/Program 结束后，自动恢复系统时钟，退出低功耗状态。

DMA 操作低功耗模式（DMA Low-Power-Mode）

DMA 和 CPU 不会同时工作，在启动 DMA 后，硬件自动关闭 CPU 时钟以降低功耗。

18.1 功耗控制寄存器

寄存器名称	寄存器编址	寄存器说明
PCON0	EAH	系统功耗控制寄存器 0
PCON1	96H	系统功耗控制寄存器 1
PCON2	9DH	系统功耗控制寄存器 2
LOWPC0	ECH	系统低功耗控制寄存器 0
LOWPC1	EDH	系统低功耗控制寄存器 1
LOWPC2	E7H	系统低功耗控制寄存器 2

● 功耗控制寄存器 0

PCON0 地址：EAH；复位值：0x00

位	名称	读写属性	功能描述
Bit7	CRCEN	R/W	1: CRC 使能； 0: CRC 停止工作
Bit6	DESEN	R/W	1: DES 使能； 0: DES 停止工作
Bit5	RFU	——	保留
Bit4	PKUEN	R/W	1: PKU 使能； 0: PKU 停止工作
Bit3~2	RFU	R/W	保留
Bit1	SMEN	R/W	1: SM 算法协处理器使能； 0: SM 算法协处理器停止工作
Bit0	RFU	——	保留

● 功耗控制寄存器 1

PCON1 地址：96H；复位值：0x00

位	名称	读写属性	功能描述
Bit7	WDTEN	R/W	1: WDT 使能； 0: WDT 停止工作

Bit6	RFU	——	保留
Bit5	DMAEN	R/W	1: DMA 使能; 0: DMA 停止工作
Bit4	SPIEN	R/W	1: SPI 使能; 0: SPI 停止工作
Bit3	GPIOEN	R/W	1: GP 使能; 0: GP 停止工作
Bit2	TIMEREN	R/W	1: TIMER 使能; 0: TIMER 停止工作
Bit1	TRNGEN	R/W	1: TRNG 使能; 0: TRNG 停止工作
Bit0	DRNGEN	R/W	1: DRNG 使能; 0: DRNG 停止工作

● 功耗控制寄存器 2

PCON2 地址: 9DH; 复位值: 0x00

位	名称	读写属性	功能描述
Bit7: Bit6	RFU	——	保留
Bit5	USBEN	R/W	1: USB 使能; 0: USB 停止工作
Bit4	SCISEN	R/W	1: 7816 从接口使能; 0: 7816 从接口停止工作
Bit3	IICEN	R/W	1: IIC 使能; 0: IIC 停止工作
Bit2	UARTEN	R/W	1: UART 使能; 0: UART 停止工作
Bit1	SCIMEN	R/W	1: 7816 主接口使能; 0: 7816 主接口停止工作
Bit0	RFU	——	保留

● 低功耗控制寄存器 0

LOWPC0 地址: ECH; 复位值: 0x00

位	名称	读写属性	功能描述
Bit7: Bit6	RFU	——	保留
Bit5	PKULPMODE	R/W	PKU 工作时, CPU 和系统其他功能模块是否进入低功耗状态 1: 进入低功耗状态 0: 不进入低功耗状态 注意, 无论该位配置为何, TIMER 和所有通讯接口不进入低功耗, 仍可正常工作
Bit4: Bit2	RFU	——	保留
Bit1	SLEEP	R/W	向该位写 1 时, 芯片进入 sleep 模式; 写 0 无效
Bit0	STANDBY	R/W	向该位写 1 时, 芯片进入 standby 模式; 写 0 无效

● 低功耗控制寄存器 1

LOWPC1 地址: EDH; 复位值: 0x00

位	名称	读写属性	功能描述
Bit7	RFU	——	保留
Bit6	WDTWPEN	R/W	WDT 唤醒使能 1: 打开 WDT 唤醒 0: 关闭 WDT 唤醒
Bit5	TIMERWPEN	R/W	TIMER 唤醒使能 1: 打开 TIMER 唤醒 0: 关闭 TIMER 唤醒
Bit4	IICWPEN	R/W	IIC 唤醒使能 1: 打开 IIC 唤醒 0: 关闭 IIC 唤醒
Bit3	UARTWPEN	R/W	UART 唤醒使能 1: 打开 UART 唤醒 0: 关闭 UART 唤醒
Bit2	SPIWPEN	R/W	SPI 唤醒使能 1: 打开 SPI 唤醒 0: 关闭 SPI 唤醒
Bit1	SCIWPEN	R/W	7816 从接口唤醒使能 1: 打开 7816 从接口唤醒 0: 关闭 7816 从接口唤醒
Bit0	USBWPEN	R/W	USB 唤醒使能 1: 打开 WDT 唤醒 0: 关闭 WDT 唤醒

● 低功耗控制寄存器 2

LOWPC2 地址: E7H; 复位值: 0x00

位	名称	读写属性	功能描述
Bit7: Bit4	RFU	——	保留
Bit3	GP16WPSEL	R/W	GP16 唤醒选择 0: 低电平唤醒 1: 高电平唤醒
Bit2	GP16WPEN	R/W	GP16 唤醒使能 1: 打开 GP16 唤醒 0: 关闭 GP16 唤醒
Bit1	GP15WPSEL	R/W	GP15 唤醒选择 0: 低电平唤醒 1: 高电平唤醒
Bit0	GP15WPEN	R/W	GP15 唤醒使能 1: 打开 GP15 唤醒 0: 关闭 GP15 唤醒

18.2 系统节电模式的进入和退出

芯片提供的多种节电模式, 使用者需要根据不同的应用场景选择相应的节电模式和唤醒源, 用户可通过设置 PCON 及 LOWPC1 寄存器相应位, 使芯片进入低功耗

耗模式；以下分别介绍 7816 从接口、USB 接口、SPI 接口、UART 接口、IIC 接口的典型使用方法和 TIMER/WDT 唤醒的配置方法。

- 7816 从接口唤醒

芯片可以配置 7816 从接口作为退出 STANDBY/SLEEP 模式的唤醒源。唤醒条件为外部读卡器发送数据或者复位，芯片退出 STANDBY/SLEEP 模式，继续执行程序。其中，发送复位宽度不得小于 3 个唤醒时钟周期。

- USB 接口唤醒

当总线空闲时芯片会自动检测到并产生 SUSPEND 中断，芯片可以选择性的进入 SLEEP 或 STANDBY 模式以降低功耗。芯片可以配置 USB 接口作为退出 STANDBY/SLEEP 模式的唤醒源。当主机发出 RESUME 命令后，芯片被唤醒。芯片退出 STANDBY/SLEEP 模式，继续执行程序。

- SPI 接口唤醒

芯片可以配置 SPI 接口作为退出 STANDBY/SLEEP 模式的唤醒源。唤醒条件为主机拉低 SS，芯片退出 STANDBY/SLEEP 模式，继续执行程序。其中，拉低 SS 宽度不得小于 3 个唤醒时钟周期。

- UART 接口唤醒

芯片可以配置 UART 接口作为退出 STANDBY/SLEEP 模式的唤醒源。唤醒条件为主机发送数据 0，芯片检测到 UART RX 为低电平，退出 STANDBY/SLEEP 模式，继续执行程序。其中，数据 UART RX 为低电平的持续时间不得小于 3 个唤醒时钟周期。

- IIC 接口唤醒

芯片可以配置 IIC 接口作为退出 STANDBY/SLEEP 模式的唤醒源。唤醒条件为主机发送数据 0，芯片检测到 IIC SDA 为低电平，退出 STANDBY/SLEEP 模式，继续执行程序。其中，IIC SDA 为低电平的持续时间不得小于 3 个唤醒时钟周期。

- TIMER 唤醒

芯片可以配置 TIMER 作为退出 STANDBY/SLEEP 模式的唤醒源。进入低功耗后，TIMER 计时时钟切换为 500K。具体配置流程如下图所示。




图 20.1 TIMER 唤醒使用流程

- WDT 唤醒

芯片可以配置 WDT 作为退出 STANDBY/SLEEP 模式的唤醒源。进入低功耗后，WDT 计时时钟切换为 500K。具体配置流程如下图所示。




图 20.1 WDT 唤醒使用流程

19 安全

19.1 安全措施

IS8U256A 芯片的安全机制包括：

- 动态 MPU 管理：存储器加密、校验、访问权限控制
- CPU 自校验机制
- 提供两种操作模式，分别为超级用户模式(SUM)以及普通用户模式(MUM)；
- 为保证安全算法的管理，芯片提供安全算法模式；
- 高低压检测、高低频检测、高低温检测、光检测、毛刺检测；
- 关键信号保护机制；
- 支持 ECC 运算和 RSA 运算；
- 国产专用密码算法 SM1、SM3 及 SM4；
- 硬件防 DPA/SPA 功能；
- 有源屏蔽层，防止对芯片的侵入式工具；
- 唯一芯片序列号；

➤ 存储器安全机制

芯片内部所有存储器的存取都进行加解扰控制，加解扰的方式均采用随机数、特定的算法和特定的密钥存储方式，保证每个芯片密钥的随机性和不可获得性。

CPU 可访问的 IRAM、XRAM 和 PKU RAM 存储器本身具有校验功能，当存储在其中的数据被外部攻击篡改的时候，CPU 在读出时即可检测出来。校验功能需配置使能才生效。

芯片提供存储器的访问权限控制，当访问不可操作的空间时，可产生快速中断或复位，有效的保护了安全数据。具体的访问权限见表 3-1。

➤ 总线安全机制

芯片内部所有传输的总线均进行加密处理，并且具有校验功能。当传输过程中数据被外部攻击篡改的时候，可被检测出来。校验功能需配置使能才生效。

➤ CPU 安全机制

芯片内部采用双 CPU 的方式保证外部攻击篡改程序流可被检测出来。校验功能需配置使能才生效。

➤ VDE/FD/TD/LD/GD

芯片具有高低频检测 (FD)、外部高低压检测 (VDE)、高低温检测 (TD)、光照强度检测 (LD)、电压 glitch 检测 (GD) 的能力，一旦检测到超出正常工作范围的条件，可以立即复位。

◆ VDE 检测外部电压，低压检测点范围 2.1~2.5V，高压检测点范围 5.6~6.4V

◆ FD 检测 7816 时钟，低频检测点范围 300~600KHz，高频检测点范围 11~23.5MHz

◆ TD 检测，低温检测点范围-40~-25 摄氏度，高温检测点范围 85~100 摄氏度

◆ LD 检测，检测光照强度大于 1000lux

◆ GD 检测，脉冲幅度检测点：负脉冲-1.2±0.2V、正脉冲 1.5±0.2V

➤ 防 SPA、DPA 分析

◆ DES

为防止 SPA、DPA 分析，DES 模块提供了随机数掩膜和随机等待状态两种工作方式。但是应该注意到，打开防 DPA 功能将会增加解密的时间。

◆ RSA

RSA 函数库在设计时平衡分支长度可以达到防 SPA/DPA 分析的效果。

◆ CPU

芯片提供 CPU 在执行程序和访问内部 RAM 时的随机等待功能

➤ 安全加密算法

芯片支持**安全算法区**，可以在 CMS 程序中配置安全算法区的位置和容量，下载安全算法程序。**除 CMS 程序和安全算法程序自身外，用户程序都只能够执行安全算法区的程序，而不能读写安全算法区。**

➤ 时钟检测

芯片具有检测时钟毛刺的功能，重点保护 OSC32M 输出时钟、PLL 输出时钟、PKU 时钟和 7816 时钟。

➤ 重要信号保护

芯片具有重要信号保护功能，当重要信号被篡改，将会被检测到异常。重点保护测试模式信号、CMS 信号、安全类功能使能信号等。

➤ 屏蔽层

芯片表层具有屏蔽层, 用户可根据下图所示的操作流程判断是否芯片受到侵入式攻击。

19.2 安全相关 SFR

寄存器名称	寄存器编址	寄存器说明
SAFESTATE0	D3H	安全状态寄存器 0
SAFESTATE1	D4H	安全状态寄存器 1
SAFESTATE2	D5H	安全状态寄存器 2

● 安全状态寄存器 0

SAFESTATE0 地址: D3H; 复位值: 0x00

位	名称	读写权限	功能描述
Bit7	MEM_ACCESS_ERR_FLAG	R/W	存储器访问错误, 不符合权限要求。
Bit6: Bit4	RFU	——	保留
Bit3	FLS_ERR_FLAG	R/W	FLASH 被攻击, 校验错误; 硬件置 1, 软件写 0 清除
Bit2	PRAM_ERR_FLAG	R/W	PKU RAM 被攻击, 校验错误; 硬件置 1, 软件写 0 清除
Bit1	XRAM_ERR_FLAG	R/W	CPU 外部 RAM 被攻击, 校验错误; 硬件置 1, 软件写 0 清除
Bit0	IRAM_ERR_FLAG	R/W	CPU 内部 RAM 被攻击, 校验错误; 硬件置 1, 软件写 0 清除

● 安全状态寄存器 1

SAFESTATE1 地址: D4H; 复位值: 0x00

位	名称	读写属性	功能描述
Bit7: Bit4	RFU	——	保留
Bit3	CLK_ERR_FLAG	R/W	时钟出错; 硬件置 1, 软件写 0 清除
Bit2	SIG_ERR_FLAG	R/W	重要信号出错; 硬件置 1, 软件写 0 清除
Bit1	BUS_ERR_FLAG	R/W	总线传输出错; 硬件置 1, 软件写 0 清除

Bit0	CPU_ERR_FLAG	R/W	CPU 执行程序出错；硬件置 1，软件写 0 清除
------	--------------	-----	---------------------------

● 安全状态寄存器 2

SAFESTATE2 地址：D5H；复位值：0x00

位	名称	读写属性	功能描述
Bit7	VD_ERR_FLAG	R/W	VD 出错；硬件置 1，软件写 0 清除
Bit6	——	——	保留
Bit5	DFF_ERR_FLAG	R/W	DFF 出错；硬件置 1，软件写 0 清除
Bit4	BUSHOLD_ERR_FLAG	R/W	BUSHOLD 出错；硬件置 1，软件写 0 清除
Bit3	RFU	——	保留
Bit2	TRNG_ERR1_FLAG	R/W	TRNG 输出 1 的个数出错； 硬件置 1，软件写 0 清除
Bit1	TRNG_ERR0_FLAG	R/W	TRNG 输出连续 16 个相同的值； 硬件置 1，软件写 0 清除
Bit0	ASH_ERR_FLAG	R/W	版图屏蔽层出错； 硬件置 1，软件写 0 清除

20 附录 A 电气特性

20.1 工作条件

符号	说明	条件	数值	单位
VCC	工作电压	USB 工作模式	4.0~5.5	V
		其他模式	2.7~5.5	V
VIN	输入电压		-0.3~VCC+0.3	V
ICC	工作电流		30	mA
TA	工作温度		-40~85	℃
TSTG	存储温度		-40~150	℃

20.2 DC 特性

表 20-1 VCC 电特性

符号	说明	条件	最小	典型	最大	单位
VCC	工作电压	7816 工作模式	2.7	5.0	5.5	V
		USB 工作模式	4.0	5.0	5.5	
ICC	工作电流	7816 工作模式			30	mA
		USB 工作模式			40	
ISTD	Standby 电流	7816 模式, Standby 状态, VCC=5V			500	uA
ISTP	Stop Clock 电流	7816 模式, Stop Clock 状态, VCC=5V			150	uA

表 20-2 VR33 电特性

符号	说明	条件	最小	典型	最大	单位
V33	输出电压	USB 工作模式, VCC=5V	3.0	3.3	3.6	V
		USB 工作模式, Suspend 状态, VCC=5V	3.0	3.3	3.6	
I33	输出电流	USB 工作模式, VCC=5V			40	mA
		USB 工作模式, Suspend 状态, VCC=5V			40	

表 20-3 VDI0 电特性

符号	说明	条件	最小	典型	最大	单位
----	----	----	----	----	----	----

符号	说明	条件	最小	典型	最大	单位
VDIO	输入电压		2.7		5.5	V
Idd	输入电流		10			mA

表 20-4 pad_i_ms 电特性

符号	说明	条件	最小	典型	最大
VIL	Input Low Voltage	VCC=2.7V~5.5V	-0.3		0.43VCC
VIH	Input High Voltage	VCC=2.7V~5.5V	0.6VCC		VCC+0.6
VT+	Schmitt trig. Low to High threshold point	VCC=2.7V~5.5V			0.6VCC
VT-	Schmitt trig. High to Low threshold point	VCC=2.7V~5.5V	0.43VCC		
IIL	Input Low Current with pull-up resistor	VCC=2.7V~5.5V VIN =0	-1uA		1uA
IIH	Input High Current with pull-up resistor	VCC=2.7V~5.5V VIN =VCC	0.85uA	6.6uA	10.3uA
Cpad	PAD 端对地电容（不含 bonding 线）		0.7pf		
Rpad	PAD 对电源电阻（不含 bonding 线）		489Kohm		

表 20-5 pad_i_gp1、4 电特性

符号	说明	条件	最小	典型	最大
VIL	Input Low Voltage	VCC=2.7V~5.5V	-0.3		0.43VCC
VIH	Input High Voltage	VCC=2.7V~5.5V	0.6VCC		VCC+0.3
IIL	Input Low Current	VIN =VIL , VCC=1.62V~5.5V	-5.6uA		1uA
IIH	Input High Current	VIN =VIH , VCC=1.62V~5.5V	-1uA		14uA
VT+	Schmitt trig. Low to High threshold point	VCC=1.62V~5.5V			0.6VCC
VT-	Schmitt trig. High to Low threshold point	VCC=1.62V~5.5V	0.43VCC		
VOL	Output Low Voltage	IOL =0.5mA,	0		0.15VCC

		VCC=1.62V~1.98V			
		IOL =2mA, VCC=2.7V~5.5V			
VOH	Output High Voltage	IOH=-0.2mA, VCC=1.62V~1.98V	0.8VCC		VCC
		IOH=-1mA, VCC=2.7V~5.5V			
Tr	Rise time (0.1Vcc to 0.9Vcc)	Cload = 30pf, VCC=2.7~5.5V			29ns
		Cload = 60pf, VCC=2.7~5.5V			58ns
		Cload = 200pf, VCC=4.5~5.5V			103ns
Tf	Fall time (0.9Vcc~0.1Vcc)	Cload = 30pf, VCC=2.7~5.5V			17ns
		Cload = 60pf, VCC=2.7~5.5V			30ns
		Cload = 200pf, VCC=4.5~5.5V			61ns
Ioh	High level output current	Voh=VCC-0.4V, VCC=1.62V~5.5V	-4mA		-1.3mA
Iol	Low level output current	Vol=0.4V, VCC=1.62V~5.5V	2.9mA		7.3mA
di/dt	平均 Pull up current speed	Cload =30pf Vcc=1.62~5.5V			
di/dt	平均 Pull down current speed	Cload =30pf Vcc=1.62~5.5V			
Iaverage	输出平均电流	VCC=2.7V~5.5V, 12MHz@30pf			2.263mA

表 20-6 pad_i_gp2 电特性

符号	说明	条件	最小	典型	最大
VIL	Input Low Voltage	VCC=2.7V~5.5V	-0.3		0.43VCC

VIH	Input High Voltage	VCC=2.7V~5.5V	0.6VCC		VCC+0.3
IIL	Input Low Current	VIN =VIL , VCC=1.62V~5.5V	-5.6uA		1uA
IIH	Input High Current	VIN =VIH , VCC=1.62V~5.5V	-1uA		14uA
VT+	Schmitt trig. Low to High threshold point	VCC=1.62V~5.5V			0.6VCC
VT-	Schmitt trig. High to Low threshold point	VCC=1.62V~5.5V	0.43VCC		
VOL	Output Low Voltage	IOL =2mA, VCC=2.7V~5.5V	0		0.4V
VOH	Output High Voltage	IOH=-1mA, VCC=2.7V~5.5V	0.7VCC		VCC
Tr	Rise time (0.1Vcc to 0.9Vcc)	Cload = 30pf, VCC=2.7~5.5V			16ns
		Cload = 60pf, VCC=2.7~5.5V			30ns
		Cload = 200pf, VCC=4.5~5.5V			60ns
Tf	Fall time (0.9Vcc~0.1Vcc)	Cload = 30pf, VCC=2.7~5.5V			16ns
		Cload = 60pf, VCC=2.7~5.5V			30ns
		Cload = 200pf, VCC=4.5~5.5V			52ns
Ioh	High level output current	Voh=VCC-0.4V, VCC=1.62V~5.5V	-8mA		-2.7mA
Iol	Low level output current	Vol=0.4V, VCC=1.62V~5.5V	2.7mA		7.5mA
di/dt	平均 Pull up current speed	Cload =30pf Vcc=1.62~5.5V			
Iaverage	输出平均电流	VCC=2.7V~5.5V, 12MHz@30pf			2.263mA

表 20-7 pad_i_gp3 电特性

符号	说明	条件	最小	典型	最大
VIL	Input Low Voltage	VCC=1.62V~5.5V	-0.3		0.43VCC
VIH	Input High Voltage	VCC=1.62V~5.5V	0.6VCC		VCC+0.3

IIL	Input Low Current	VIN =VIL , VCC=1.62V~5.5V	-300uA		1uA
IIH	Input High Current	VIN =VIH , VCC=1.62V~5.5V	-100uA		1uA
VT+	Schmitt trig. Low to High threshold point	VCC=1.62V~5.5V			0.6VCC
VT-	Schmitt trig. High to Low threshold point	VCC=1.62V~5.5V	0.43VCC		
VOL	Output Low Voltage	IOL =2mA, VCC=2.7V~5.5V	0		0.4V
VOH	Output High Voltage	IOH=-1mA, VCC=2.7V~5.5V	0.7VCC		VCC
		外接上拉 20K 电阻 VCC=1.62V~5.5V	0.9VCC		VCC
Tr	Rise time (0.1Vcc to 0.9Vcc)	Cload = 30pf, VCC=2.7~5.5V			29ns
		Cload = 200pf, VCC=4.5~5.5V			103ns
Tf	Fall time (0.9Vcc~0.1Vcc)	Cload = 30pf, VCC=2.7~5.5V			17ns
		Cload = 200pf, VCC=4.5~5.5V			61ns
Ioh	High level output current	Voh=VCC-0.4V, VCC=2.7V~5.5V	-4mA		-1.3mA
Iol	Low level output current	Vol=0.4V, VCC=2.7V~5.5V	2.9mA		7.3mA
di/dt	平均 Pull up current speed	Cload =30pf Vcc=1.62~5.5V			
di/dt	平均 Pull down current speed	Cload =30pf Vcc=1.62~5.5V			
Iaverage	输出平均功耗	VCC=2.7V~5.5V, 12MHz@30pf	1.095mA		2.26mA
		VCC=4.5V~5.5V, 6MHz@200pf	5.15mA		6.82mA
Cpad	PAD 端对地电容 (不含 bonding 线)	ENI =High	0.7pf		
Rpad	PAD 对电源电阻 (不含 bonding 线)	ENI =High	42Kohm		

注1: 5V, tt, 25℃, 电流变化率平均值;

表 20-8 pad_i_gp5 电特性

符号	说明	条件	最小	典型	最大
VIL	Input Low Voltage	VCC=1.62V~5.5V	-0.3		0.43VCC
VIH	Input High Voltage	VCC=1.62V~5.5V	0.6VCC		VCC+0.3
IIH	Input High Current	VIN =VIH , VCC=2.7V~5.5V	-1uA		110uA
IIL	Input Low Current	VIN =VIL , VCC=2.7V~5.5V	-220uA		1uA
VT+	Schmitt trig. Low to High threshold point	VCC=1.62V~5.5V			0.6VCC
VT-	Schmitt trig. High to Low threshold point	VCC=1.62V~5.5V	0.43VCC		
VOL	Output Low Voltage	IOL=0.5mA, VCC=1.62V~1.98V	-0.25 注 1		0.15VCC
		IOL =0.5mA, VCC=2.7V~5.5V			
VOH	Output High Voltage	IOH=-1mA, VCC=1.62V~1.98V	0.8VCC		VCC+0.25 注 1
		IOH=-1mA, VCC=2.7V~5.5V			
Tr	Rise time (0.1Vcc to 0.9Vcc)	Cload = 30pf, VCC=2.7~5.5V	3ns		10ns
		Cload = 30pf, VCC=1.62~5.5V	2ns		13ns
		Cload = 200pf, VCC=4.5~5.5V	21ns		11ns
Tf	Fall time (0.9Vcc~0.1Vcc)	Cload = 30pf, VCC=2.7~5.5V	3ns		9ns
		Cload = 30pf, VCC=1.62~5.5V	4ns		14ns
		Cload = 200pf, VCC=4.5~5.5V	18ns		13ns
Ioh	High level output current	Voh=VCC-0.4V, VCC=2.7V~5.5V	-12mA		-6mA
		Voh=VCC-0.4V, VCC=2.7V~5.5V	-46mA		7.8mA
Iol	Low level output current	Vol=0.4V, VCC=2.7V~5.5V	4mA		15mA
		Vol=0.4V, VCC=2.7V~5.5V	4mA		40mA

Iavarge	单元平均输出功耗	VCC=2.7V~5.5V, Cload =30pf; 12MHz			
		VCC=4.5V~5.5V, Cload =200pf; 6MHz			

表 20-9 pad_i_gp6 电特性

符号	说明	条件	最小	典型	最大
VIL	Input Low Voltage	VCC=1.62V~5.5V	-0.3		0.43VCC
VIH	Input High Voltage	VCC=1.62V~5.5V	0.6VCC		VCC+0.3
IIH	Input High Current	VIN =VIH, VCC=1.62V~5.5V	-1uA		110uA
IIL	Input Low Current	VIN =VIL, VCC=1.62V~5.5V	-220uA		-4.75uA
VT+	Schmitt trig. Low to High threshold point	VCC=1.62V~5.5V			0.6VCC
VT-	Schmitt trig. High to Low threshold point	VCC=1.62V~5.5V	0.43VCC		
VOL	Output Low Voltage	IOL=0.5mA, VCC=1.62V~1.98V	-0.25		0.15 VCC
		IOL =0.5mA, VCC=2.7V~5.5V			
VOH	Output High Voltage	IOH=-0.5mA, VCC=1.62V~1.98V (DEN= 1)	0.8VCC		VCC+0.25 注 1
		IOH=-0.5mA, VCC=2.7V~5.5V			
Tr	Rise time (0.1Vcc to 0.9Vcc)	Cload = 30pf, VCC=2.7~5.5V	20ns		60ns
		Cload = 30pf, VCC=1.62~5.5V	4ns		50ns
		Cload = 200pf, VCC=4.5~5.5V	25ns		42ns
Tf	Fall time (0.9Vcc~0.1Vcc)	Cload = 30pf, VCC=2.7~5.5V	19ns		42ns
		Cload = 30pf, VCC=1.62~5.5V	4ns		25ns

		Cload = 200pf, VCC=4.5~5.5V	28ns		47ns
Ioh	High level output current	Voh=VCC-0.4V, VCC=2.7V~5.5V	-2mA		-0.6mA
		Voh=VCC-0.4V, VCC=2.7V~5.5V	-10mA		-1.7mA
		VCC=2.7V~5.5V, VCC=1.62V~1.98V,	-15mA		
Iol	Low level output current	Vol=0.4V, VCC=2.7V~5.5V	0.8mA		2mA
		Vol=0.4V, VCC=2.7V~5.5V	1.6mA		10mA
		VCC=2.7V~5.5V, VCC=1.62V~1.98V			15mA
Iavarge	单元平均输出功耗	VCC=2.7V~5.5V, Cload =30pf; 12MHz			
		VCC=4.5V~5.5V, Cload =200pf; 6MHz			

表 20-10 pad_i_gp7~12, 17~20, 31~32 电特性

符号	说明	条件	最小	典型	最大
VIL	Input Low Voltage	VCC=1.62V~5.5V	-0.3		0.43VCC
VIH	Input High Voltage	VCC=1.62V~5.5V	0.6VCC		VCC+0.3
IIH	Input High Current	VIN =VIH, VCC=2.7V~5.5V	-1uA		110uA
IIL	Input Low Current	VIN =VIL, VCC=2.7V~5.5V	-220uA		1uA
VT+	Schmitt trig. Low to High threshold point	VCC=1.62V~5.5V			0.6VCC
VT-	Schmitt trig. High to Low threshold point	VCC=1.62V~5.5V	0.43VCC		
VOL	Output Low Voltage	IOL=2mA, VCC=3V~5.5V	0		0.4V
		IOL =0.5mA, VCC=2.7V	0		0.4V
VOH	Output High Voltage	IOH=-1mA, VCC=2.7V~5.5V	0.7VCC		VCC

Tr	Rise time (0.1Vcc to 0.9Vcc)	Cload = 30pf, VCC=2.7~5.5V	4.3ns		13ns
		Cload = 60pf, VCC=2.7~5.5V	7.9ns		24ns
		Cload = 30pf, VCC=2.7~5.5V	3ns		8ns
		Cload = 200pf, VCC=4.5~5.5V	25.3ns		43ns
		Cload = 200pf, VCC=4.5~5.5V	15.9ns		27ns
		Cload = 200pf, VCC=1.55~1.62V	191ns		260ns
Tf	Fall time (0.9Vcc~0.1Vcc)	Cload = 30pf, VCC=2.7~5.5V	3.6ns		9ns
		Cload = 60pf, VCC=2.7~5.5V	6.2ns		16ns
		Cload = 30pf, VCC=2.7~5.5V	3ns		7ns
		Cload = 200pf, VCC=4.5~5.5V	18.4ns		31ns
		Cload = 200pf, VCC=4.5~5.5V	12.4ns		21ns
		Cload = 200pf, VCC=1.55~1.62V	63ns		71ns
Ioh	High level output current	Voh=VCC-0.4V, VCC=2.7V~5.5V	-10mA		-3mA
		Voh=VCC-0.4V, VCC=2.7V~5.5V	-16mA		-5mA
Iol	Low level output current	Vol=0.4V, VCC=2.7V~5.5V	5mA		16mA
		Vol=0.4V, VCC=2.7V~5.5V	8mA		23mA
Iavarge	单元平均输出功耗	VCC=2.7V~5.5V, Cload =30pf; 12MHz	2mA		3mA
		VCC=4.5V~5.5V, Cload =200pf; 6MHz	5mA		7mA

表 20-11 pad_i_gp13~16, 21~30 电特性

符号	说明	条件	最小	典型	最大
VIL	Input Low Voltage	VCC=1.62V~5.5V	-0.3		0.43VCC
VIH	Input High Voltage	VCC=1.62V~5.5V	0.6VCC		VCC+0.3
IIH	Input High Current	VIN =VIH , VCC=2.7V~5.5V	-1uA		90uA
IIL	Input Low Current	VIN =VIL , VCC=2.7V~5.5V	-3.1mA (~1.7kohm)		-0.6mA (~4.5kohm)
VT+	Schmitt trig. Low to High threshold point	VCC=1.62V~5.5V			0.6VCC
VT-	Schmitt trig. High to Low threshold point	VCC=1.62V~5.5V	0.43VCC		
VOL	Output Low Voltage	IOL=2mA, VCC=3V~5.5V	0		0.4V
		IOL =0.5mA, VCC=2.7V	0		0.4V
VOH	Output High Voltage	IOH=-1mA, VCC=3V~5.5V	0.7VCC		VCC
		IOH=-0.5mA, VCC=2.7V~5.5V	??		VCC
Tr	Rise time (0.1Vcc to 0.9Vcc)	Cload = 30pf, VCC=2.7~5.5V	99ns		185ns
		Cload = 30pf, VCC=2.7~5.5V	17ns		46ns
		Cload = 200pf, VCC=4.5~5.5V	106ns		274ns
Tf	Fall time (0.9Vcc~0.1Vcc)	Cload = 30pf, VCC=2.7~5.5V	3ns		10ns
		Cload = 200pf, VCC=4.5~5.5V	19ns		48ns
Ioh	High level output current	Voh=VCC-0.4V, VCC=2.7V~5.5V	-0.5mA		-1.6mA
Iol	Low level output current	Vol=0.4V, VCC=2.7V~5.5V	4.5mA		13.8mA
Iavarge	单元平均输出功耗	VCC=2.7V~5.5V, Cload =30pf; 400K Hz	0.3mA		2mA

		VCC=2.7V~5.5V, Cload =30pf; 400KHz	0.3mA		2mA
--	--	---------------------------------------	-------	--	-----

20.3 AC 特性

表 20-12 交流电学参数

符号	条件	最大输入频率	单位
Pad_io_xin	VDIO: 2.7V~5.5V	12	MHz
Pad_io_gp2	VDIO: 2.7V~5.5V	1~10	MHz
Pad_io_gp9	VDIO: 2.7V~5.5V	1~10	MHz

21 附录 B 特殊功能寄存器

地址	名称	复位值	读写属性
81H	SP	0x07	R/W
82H	DPL0	0x00	R/W
83H	DPH0	0x00	R/W
84H	DPL1	0x00	R/W
85H	DPH1	0x00	R/W
86H	DPS	0x00	R/W
87H	——	——	——
88H	TCON	0x00	R/W
89H	TMOD	0x00	R/W
8AH	T0L/RT0L	0x00	R/W
8BH	T1L/RT1L	0x00	R/W
8CH	T0H/RT0H	0x00	R/W
8DH	T1H/RT1H	0x00	R/W
8EH	CFCR	0x09	R/W
8FH	PMWE	0x00	R/W
90H	CRCCON	0x00	R/W
91H	CRCDATA	0x0F87	R/W
92H	MPAGE	0x00	R/W
93H	ROMBANK	0x00	R/W
94H	——	——	——
95H	——	——	——
96H	PCON1	0x00	R/W
97H	SCISCNT	0x00	R/W
98H	SCISSR	0x00	R/W
99H	SCISBUF	0x00	R/W
9AH	SCISCON	0x10	R/W
9BH	INFST	0x00	RO
9CH	COMCON	0x00	R/W

9DH	PCON2	0x00	R/W
9EH	CTFCON	0x09	R/W
9FH	CRCIV	0xFFFF	R/W
A0H	SCISTXFCR	0x00	R/W
A1H	SCISRXFCR	0x02	R/W
A2H	——	——	——
A3H	——	——	——
A4H	——	——	——
A5H	——	——	——
A6H	——	——	——
A7H	——	——	——
A8H	IEL	0x00	R/W
A9H	——	——	——
AAH	——	——	——
ABH	——	——	——
ACH	USBINTEN	0xFF	R/W
ADH	USBCMD	0x00	R/W
AEH	USBCON	0x00	R/W
AFH	USBDATA	0x00	R/W
COMSEL= 0 : SPI			
B0H	SPICFG	0x70	R/W
B1H	SPICON	0x00	R/W
B2H	SPIMODE	0x20	R/W
B3H	SPIINTERVAL	0x07	R/W
B4H	SPISTATUS	0x03	RO
B5H	SPIINTCLR	0x00	R/W
B6H	SPICKDIV	0x00	R/W
B7H	SPIDATA	0x00	R/W
COMSEL= 1 : UART			
B0H	UARTSR	0x00	R/W
B1H	UARTCON	0x00	R/W
B2H	UARTPR	0x00	R/W

B3H	BAUD_FREQ	0x00	R/W
B4H	BAUD_LIMIT	0x00	R/W
B5H	RX_DATA	0x00	RO
B6H	TX_DATA	0x00	R/W
COMSEL= 2 : SCIM			
B0H	SCIMSSR	0x00	R/W
B1H	SCIMSBUF	0x00	R/W
B2H	SCIMSCON	0x10	R/W
B3H	SCIMSCNT	0x00	R/W
B4H	SCIMSPR	0x00	R/W
B5H	SCIMSCR	0x00	R/W
B6H	SCIMSCCNT	0x00	R/W
B7H	SCIMSCOMP	0x00	R/W
COMSEL= 3 : IIC			
B0H	IICSTATUS	0x00	RO
B1H	IICCON	0x00	R/W
B2H	IICRDR	0x00	RO
B3H	IICADDR	0x00	R/W
B4H	IICTDR	0x00	R/W
B5H	IICTO	0x00	R/W
B6H	IICPRER	0xFF	R/W
B7H	IICMMR	0x00	RO
B8H	DMAMODE	0x00	R/W
B9H	DMACTR	0x00	R/W
BAH	DMASADR	0x00	R/W
BBH	DMADADR	0x00	R/W
BCH	DMALEN	0x00	R/W
BDH	WDTLOAD	0x00	R/W
BEH	WDTVALUE	0x00	RO
BFH	WDTCTRL	0x00	R/W
COH	—	—	—
C1H	—	—	—


C2H	——	——	——
C3H	——	——	——
C4H	——	——	——
C5H	——	——	——
C6H	GPIOINT	0x00	R/W
C7H	GPIOCTRL	0x00	R/W
C8H	GPIODATA	0xXX	R/W
C9H	GPIOCTRL1	0x00	R/W
CAH	GPIODATA1	0xXX	R/W
CBH	GPIOCTRL2	0x00	R/W
CCH	GPIODATA2	0x0X	R/W
CDH	GPIOPR	0xFF	R/W
CEH	GPIOPR1	0xFF	R/W
CFH	GPIOPR2	0xF5	R/W
D0H	PSW	0x00	R/W
D1H	GPIOPR3	0x04	R/W
D3H	SAFESTATE0	0x00	R/W
D4H	SAFESTATE1	0x00	R/W
D5H	SAFESTATE2	0x00	R/W
D6H	——	——	——
D7H	——	——	——
D8H	ECNTRL	0x00	R/W
D9H	CTFSTATE	0xE0	R/W
DAH	——	——	——
DBH	IEH	0x00	R/W
DCH	RAMBANK	0x00	R/W
DDH	——	——	——
DFH	——	——	——
E0H	ACC	0x00	R/W
E1H	——	——	——
E2H	——	——	——
E3H	——	——	——

E4H	——	——	——
E5H	——	——	——
E6H	RSTSTATE1	0x00	R/W
E7H	LOWPC2	0x00	R/W
E8H	RSTSTATE0	0x00	R/W
E9H	——	——	——
EAH	PCON0	0x00	R/W
EBH	——	——	——
ECH	LOWPC0	0x00	R/W
EDH	LOWPC1	0x00	R/W
EEH	COMSEL	0x00	R/W
EFH	——	——	R/W
F0H	B	0x00	R/W
F1H	SASEL	0x00	RO
F3H	RNGCTR	0x1C	WO
F4H	RNGOUT	0x00	R/W
F5H	RNGIN	0x00	RO
F6H	——	——	——
F7H	TRNGD	0x00	RO
F8H	——	——	——
F9H	——	——	——
FAH	——	——	——
FBH	——	——	——
FCH	——	——	——
FDH	——	——	——
FEH	——	——	——
FFH	——	——	——


注：对保留的 SFR 地址空间，或 SFR 寄存器中的保留位进行操作，会引起异常中断或不可预知的错误；

22 附录 C 封装尺寸

22.1 SS0P28 封装尺寸



22.2 QFN32 封装尺寸



注：裸焊盘用来改善器件散热，可接地或悬空。