东南大学电工电子实验中心 实验报告

| 电子实践基础 |
|--------|
| |

第 5 次实验

| 实验名称: | 集成门电路与组合逻辑电路 | | | | | |
|--------|--------------|----------|-----|-----------|---|--|
| 院 (系): | 机械工程学院 | <u> </u> | 业: | 机械工程专业 | | |
| 姓 名: | <u>杨新雄</u> | 学 | 号: | 02021202 | | |
| 实验室: | 105 | 实验 | 组别: | 02 | | |
| 同组人员: | | 实验 | 时间: | 2023年5月23 | 日 | |
| 评定成绩: | | 审阅 | 教师: | | | |

集成门电路与组合逻辑电路

一、 实验目的

- 1. 掌握基本的数字电路的故障检查和排除方法
- 2. 掌握用小规模集成电路(门电路)设计组合逻辑电路的方法
- 3. 掌握译码器等中规模集成电路的基本功能,以及用它们设计组合逻辑电路的方法

二、实验原理

1、组合逻辑电路

若一个逻辑电路在任何时刻的输出稳定信号仅取决于该时刻的输入信号,而与过去的输入信号无关,或者与输入信号作用前的电路状态无关,则该逻辑电路称为组合逻辑电路。

集成芯片:

7400 7404 7420 14 VCC 14 VCC 1A 🛮 1 14 VCC 1A **∏** 1 1B 🛮 2 13 **4**B 1B 🛮 2 13 2D 1Y 🛮 2 13 6A NC 🛮 3 1Y 🛮 3 12 AA 12 ¶ 2C 2A 🛮 3 12 ¶ 6Y 1C [4 2A 🛮 4 11 4Y 2Y 🛮 4 11 NC 11 🛮 5A 2B 🛮 5 10 3B 3A 🛮 5 10 5Y 1D 🛮 5 10**∏** 2B 3Y 🛮 6 2Y 🛮 6 9 🛮 3A 9 4A 1Y 🛮 6 9 🛮 2A GND 7 8 4Y GND [8 🛮 3Y GND [] 7 8 2Y

表格 174 系列集成芯片

2、译码器

译码是编码的逆过程,是将二进制代码所表示的相应信号或对象"翻译"出来。具有译码功能的电路称为译码器。常见的译码器有二进制译码器、二一十进制译码器和显示译码器等。

设二进制译码器的输入端为n个,则输出端为 2^n 个,且对应于输入代码的每一种状态, 2^n 个输出中只有一个为1(或为0),其余全为0(或为1)。




图 1 集成二进制译码器 74HC138

三、 实验内容

1、用与非门设计 BCD 码制判别电路

用与非门设计一个组合逻辑电路,它接收一位 8421BCD 码 B3B2B1B0,仅当 2<B3B2B1B0<7 时输出 Y 为 1。

设计思路:

| | 衣恰 2842IBCD 妈 | | | | | | |
|-----|----------------------|-----|---------|-----|---------|-----|---------|
| 十进制 | 8421BCD | 十进制 | 8421BCD | 十进制 | 8421BCD | 十进制 | 8421BCD |
| 0 | 0000 | 4 | 0100 | 8 | 1000 | _ | 1100 |
| 1 | 0001 | 5 | 0101 | 9 | 1001 | _ | 1101 |
| 2 | 0010 | 6 | 0110 | _ | 1010 | _ | 1110 |
| 3 | 0011 | 7 | 0111 | _ | 1011 | _ | 1111 |

表格 28421BCD 码

根据逻辑条件,得出真值表如下:

表格 3 BCD 码真值表

| | 输出 | | | |
|-------|-------|-------|-------|---|
| B_3 | B_2 | B_1 | B_0 | Y |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 |

其中,8421BCD 码的 $10\sim15$ 为无关项 X,在卡诺图中可为 0 可为 1 逻辑化简,画卡诺图:




图 2 化简卡诺图

得到化简的逻辑表达式: $Y = \overline{B_1}B_2 + \overline{B_0}B_2 + B_0B_1\overline{B_2} = \overline{\overline{B_2}\overline{B_1}B_0} \cdot \overline{\overline{B_2}B_1B_0}$




图 3 BCD 码原理图

实验结果:

| BCD 码 | Y | 灯的情况 |
|-------|---|------|
| 0000 | 0 | 暗 |
| 0001 | 0 | 暗 |
| 0010 | 0 | 暗 |
| 0011 | 1 | 亮 |
| 0100 | 1 | 亮 |
| 0101 | 1 | 亮 |

| 0110 | 1 | 完 |
|------|---|---|
| 0111 | 0 | 暗 |
| 1000 | 0 | 暗 |
| 1001 | 0 | 暗 |

2、用译码器和与非门设计全减器

用译码器 74LS138 和与非门构成一个一位二进制全减器。

设计思路:

1) 输入输出信号编码:

输入信号: A_i 为被减数, B_i 为减数, C_i 为低位向本位的借位

输出信号: S_i 为差, C_{i+1} 为本位向高位的借位

2) 列出真值表

表格 4 全减器真值表

| A_i | $\boldsymbol{B_i}$ | C_i | S_i | C_{i+1} |
|-------|--------------------|-------|-------|-----------|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 |

3) 逻辑化简

$$S_i = Y_1 + Y_2 + Y_4 + Y_7 = \overline{\overline{Y_1} \cdot \overline{Y_2} \cdot \overline{Y_4} \cdot \overline{Y_7}}$$

$$C_{i+1} = Y_1 + Y_2 + Y_3 + Y_7 = \overline{Y_1 \cdot Y_2 \cdot Y_3 \cdot \overline{Y_7}}$$

4) 电路原理图




图 4 全减器电路原理图

实验结果:

| A_i | B_i | C_i | S _i 灯泡 | C _{i+1} 灯泡 |
|-------|-------|-------|-------------------|---------------------|
| 0 | 0 | 0 | 暗 | 暗 |
| 0 | 0 | 1 | 亮 | 亮 |
| 0 | 1 | 0 | 亮 | 克 |
| 0 | 1 | 1 | 暗 | 亮 |
| 1 | 0 | 0 | 亮 | 暗 |
| 1 | 0 | 1 | 暗 | 暗 |
| 1 | 1 | 0 | 暗 | 暗 |
| 1 | 1 | 1 | 亮 | 亮 |

四、 实验总结

1. 实验出现的问题

1) 无论怎么改变开关, 灯泡都不亮

主要原因:逻辑芯片未起作用,芯片未接地或未接入电源

2) 设计的 BCD 码判别电路在接入电源后无法按照预设的真值表情况显示

主要原因: 开关接入电路的连接方式错误,将 $10k\Omega$ 电阻接入了电路,使信号变得极其微小,无法使灯泡正常工作。

2. 收获体会

通过本次实验,我学会了如何设计一个符合预设逻辑的组合逻辑电路,知道了使用中规模的逻辑器件简化电路,掌握了设计逻辑电路的思路和具体步骤,强化了我搭接电路、排查各种问题的能力。

五、 实验建议(欢迎大家提出宝贵意见)

无