东南大学电工电子实验中心 实验报告

电子实践基础

第 7 次实验

实验名称:	计数器			
院 (系):	机械工程学院	宣专	业:	机械工程专业
姓 名:	杨新雄	_学	号:	02021202
实验室:	105	_实验	组别:	02
同组人员:		实验	验时间:	2023年6月6日
评定成绩:		— 审阅]教师:	

计数器电路设计

一、 实验目的

- 1. 时序逻辑电路的设计和调试方法;
- 2. 集成计数器等中规模集成时序逻辑电路的使用方法。

二、实验原理

1、74LS161 计数器

特点:

- CLR=0 时异步清零;
- CLR=1、LOAD=0 时同步置数;
- CLR=LOAD=1 且 ENT=ENP=1 时,按照 4 位二进制码进行同步计数;
- CLR=LOAD=1 且 ENT ENP=0 时,计数器状态保持不变。




图 174LS161 模型图与引脚图

输入								输	出			
CLR	LOAD	ENT	ENP	CLK	A	В	C	D	QA	QB	Qc	QD
0	×	×	×	×	×	×	×	×	0	0	0	0
1	0	×	×	1	a	b	с	d	a	b	с	d
1	1	1	1	1	×	×	×	×		计	数	
1	1	0	×	×	×	×	×	×		保	持	
1	1	×	0	×	×	×	×	×		保	持	

图 274LS161 真值表

使用 74LS161 实现任意进制方法:

1) 异步清零法:将需要清零时刻的数中"1"进行"与非"运算接入 CLR 清零端




图 3 异步清零法(模十计数器)

2) 同步置零法:将需要清零时刻的数的前一个数中"1"进行"与非"运算接入 LOAD 端




图 4 同步置零法(模十计数器)

3) 同步置数法:将 RCO 进位端"非"运算接入 LOAD 端, ABCD 端置数"0110"




图 5 同步置数法(模十计数器)

2、计数器型序列发生器

在数字信号的传输和数字系统的测试中,有时需要用到一组特定的串行数字信号,通常把这种串行数字信号叫做<u>序列信号</u>。能够循环地产生序列信号的电路称为<u>序</u>列信号发生器。

计数器型序列发生器:由计数器和组合网络构成,某些特定的序列也可以直接由计数器产生,可以产生一组或多组二值序列。




图 6 计数器型序列发生器概念图

常用设计方法:

- 根据序列码的长度 M 设计模 M 计数器 (状态可以自定)
- 根据计数器的状态变化和给定的序列码,设计输出组合网络

三、 实验内容

1、设计简易数字钟

设已有周期为 1min 和周期为 1h 的时钟脉冲,要求用 74LS161 设计数字钟的"分" (0~59) 或"时"(0~23) 的计时电路,搭试电路进行静态验证,并动态观察且记录"分"或"时"计时电路中的时钟脉冲及计数器各输出端的波形。

设计思路:分钟计数器需要设计一个模"60"的计数器,而时钟计数器需要设计一个模"24"的计数器。

模"60"的计数器可以由两片 74LS161 芯片分别为模六、模十连接形成,如图 7 所示。该计数器采用的是同步置零法,模十计数器在计数到 9 时置零信号传输给 LOAD 端,使下次计数置为 0,并向高位的模六计数器发送进位信号;模六计数器 在接收到进位信号时计数,计数至 5 时,并且在接收到低位的进位信号时将置零信号传输给 LOAD 端,使下次计数置 0。




图 7 分钟计数器

模"24"的计数器可以由两片 74LS161 芯片分别为模三、模十连接形成,如图 8 所示。该计数器采用的是同步置零法,模十计数器在计数到 9 时置零信号传输给 LOAD 端,使下次计数置为 0,并向高位的模三计数器发送进位信号;模三计数器在接收到进位信号时计数,计数至 2 时,并且在接收到低位计数为 3 的信号时将置零信号传输给 LOAD 端,使下次计数置 0。




图 8 时钟计数器

将计数器连接时,还需要考虑计数器之间的级联:

- 59分,小时的低位+1
- 9时59分,小时的高位+1
- 23 时 59 分,小时的高低位均置 0

完整连接电路原理图:




图 9 简易时钟电路原理图




图 10 multisim 仿真电路

实验结果:




图 11 分钟个位




图 12 分钟十位

2、设计序列发生器

用 74LS161 计数器设计一个 01011 序列信号发生器, 搭接电路进行静态验证,并动态观察且记录时钟脉冲 CLK、序列输出端的波形。

设计思路:序列码长度为 5,需要一个模 5 的计数器。而计数器的优点是排除了冗余状态影响,不需要考虑自启动问题。

表格 1 序列发生器真值表

顺序	Q_C	Q_B	Q_A	Y
0	0	0	0	0
1	0	0	1	1
2	0	1	0	0
3	0	1	1	1
4	1	0	0	1

$$Z = f(Q) = \overline{Q_D Q_C Q_B} Q_A + \overline{Q_D Q_C} Q_B Q_A + \overline{Q_D} Q_C \overline{Q_B Q_A}$$

通过观察 74LS161 计数器的计数真值表发现可以通过 $12\sim15\rightarrow11\rightarrow12$ 的 Q_A 信号端来产生 01011 序列的信号,如图 13 所示。该电路通过计数由 12 计数到 15,然后进位时同步置数 "1011",使得计数变为 11,然后继续从 11 计数到 15.而 "01011" 序列信号由 Q_A 端输出。




图 13 01011 序列发生器




图 14 multisim 仿真电路图

实验结果:




图 15 序列信号波形

四、 实验总结

1. 实验出现的问题

1) 设计时钟计数器电路时,信号显示错误,数字出现顺序混乱。

主要原因: 信号指示灯的引脚接入电路顺序错误, 更改连接顺序即可。

2) 设计的序列信号发生器产生的信号不为预设的信号。

主要原因:逻辑门芯片未接地使用,电路连接错误,重新检查电路即可解决。

2. 收获体会

通过本次实验,我学会了如何使用 74LS161 设计一个简易时钟计数器,知道了 74LS161 实现任意进制计数器的设计方法,掌握了设计中规模集成时序逻辑电路 的思路和具体步骤,强化了我搭接电路、排查各种问题的能力。

五、 实验建议(欢迎大家提出宝贵意见)

无