# 集成电路设计实验报告

himingway

2015年12月1日

## 1 实验目的

通过交通灯的设计仿真和综合,体会复杂时序的实现方法,学会用框图表示程序的设计思路,掌握中小规模集成电路的设计方法及仿真技巧。

## 2 设计要求

设计一个十字路口交通信号灯的控制电路。要求红、绿灯按一定的规律亮和灭,并在亮灯期间进行倒计时,且将运行时间用数码管显示出来。绿灯亮时,为该车道允许通信信号,红灯亮时,为该车道禁止通信信号。要求主干道每次通行时间为 Tx 秒,支干道每次通行时间为 Ty 秒。每次变换运行车道前绿灯闪烁,持续时间为 5s,即车道要由 X 转换为 Y 时,X 在通行时间只剩下 5 秒钟时,绿灯闪烁显示,Y 仍为红灯。

# 3 项目链接

Github: https://github.com/himingway/traffic\_light 网站: http://www.turnright.xyz/archives/1241.html


## 4 设计方案

### 4.1 设计思路

整个设计分为三个部分。第一个部分是顶层模块,将各个模块封装起来。第二个部分是控制模块,用来控制"交通灯"的亮灭。第三个部分是"倒计时产生"模块,用来产生倒计时数。第四个部分是"数码管显示"模块,包括数字取模、BCD编码和数码管段选与位选这三个部分。


其中控制模块、和"倒计时产生"采用周期为 10Hz 的时钟作为输入时钟,"数码管显示"模块采用较高的时钟频率输入。实验设计思路如下流程图所示。

### 4.2 设计流程图



# 5 模块设计

### 5.1 顶层模块



#### 5.1.1 顶层模块功能


• clock 模块:产生周期为 100ms 的时钟。

- light\_control 模块:产生控制"交通灯"亮灭的信号。
- num generate 模块:产生"倒计时数字"信号。
- num display 模块:控制数码管显示"倒计时数字"


#### 5.1.2 顶层模块端口

- clk: 时钟信号输入。
- rst\_n: 异步复位信号输入。
- ledout: "交通灯"亮灭的信号输出。
- Column\_Scan\_Sig: 数码管位选信号输出。
- Row\_Scan\_Sig: 数码管段选信号输出。

### 5.2 num display 模块




- number mod module: 数字取模模块。
- smg\_encoder\_module: 数码管编码模块。
- smg\_scan\_module: 数码管扫描模块(用于位选和段选) 其中"column scan module"用于位选, "raw scan module"用于位选



# 6 时序逻辑设计

## 6.1 "交通信号灯"控制时序逻辑设计

### 6.1.1 module light\_control 状态图



#### 6.1.2 图例

Gx	X 车道绿灯
Rx	X 车道红灯
Gy	Y 车道绿灯
Ry	Y 车道红灯
BLINK	闪烁
Tx	X 车道通行时间
Ту	Y车道通行时间


### 6.1.3 module light\_control 状态图解释

开始时, X 车道绿灯亮红灯灭 (state=0), Y 车道绿灯灭, 红灯亮, 计数器从 0 开始计数, 当计数器计数了 (Tx-6) 个数时, 进入 X 车道绿灯闪烁状态 (state=1)。这时,

计数器接着计数,当计数器计数了 (Tx-1) 个数时,X 车道绿灯停止闪烁,变为熄灭状态,红灯开始亮;Y 车道绿灯亮,红灯灭。即进入 (state=3) 状态。(state=3) 状态和 (state=4) 状态与 (state=0)、(state=1) 状态类似,经过一个周期 (T=Tx+Ty) 时长的循环,状态机重新回到初始的状态。

## 6.2 "倒计时数字"模块时序逻辑图

#### 6.2.1 num\_generate 状态图



### 6.2.2 num\_generate 状态图解释

这是一个倒计时数产生模块,功能是产生"交通灯"所需要的倒计时数,以便于将倒计时数信号输入到数码管显示模块中。该模块时序功能很简单。当 X 车道通行时,计数器从 (Tx-1) 计数到 0; 当 Y 车道通行时,计数器从 (Ty-1) 计数到 0。

## 7 其他模块的设计

### 7.1 分频器设计

#### 7.1.1 分频器介绍

分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。在许多电子设备中如电子钟、频率合成器等,需要各种不同频率的信号协同工作,常用的方法是以稳

定度高的晶体振荡器为主振源,通过变换得到所需要的各种频率成分,分频器是一种主要变换手段。

#### 7.1.2 分频器设计实现


测试所用的硬件时钟输入频率是 50MHz, 也就是晶振 1s 震荡 50M 次。本次设计 要得到 10Hz 的时钟信号, 需要用分频器对输入时钟进行分频。

下面对时钟频率进行计算:

- 1.FPGA 的时钟频率是 50MHz = 50 000 000Hz
- 2. 要得到 10Hz 的时钟, 计数器数到  $50\_000\_000 / 10 = 5\_000\_000$ , 输出时钟为一个周期。
  - 3. 输出时钟的波形跳变 (0 变为 1 或者 1 变为 0) 时间为 5 000 000 / 2 = 2 500 000。
- 4. 由于计数器从 0 开始计数,相应的次数应该减去 1。即 5\_000\_000 -1 = 4\_999\_999, 2 500 000 -1 = 2 499 999。

### 7.2 数码管显示模块


#### 7.2.1 数码管驱动电路




数码管是共阳,而是用 PNP 管来反响驱动并且控制列扫描(SEL0\_T 和 SEL1\_T)。而且所有的数码管的"段选信号"(LEDA.. LEDH)都共用同样的引脚。结论来说,数码管都信号都是"低电平有效"。

#### 7.2.2 数字取模模块

"number\_mod\_module.v"的设计是利用数学运算符"%"和"/"分别取得十位和个位。因为是十位取位的关系,所以最大的输入数是 0099 而已。



#### 7.2.3 数码管段选和位选模块



因为要求是两个数码管资源,假设各个数码管点亮时间是 10ms,两个数码管所占用的时间自然是 20ms。换句话说,就是完成一次扫描占用 20ms 的周期时间。column\_scan\_module.v 是负责"列扫描",亦即每隔 10ms 就使能(点亮)不同的数码管。row scan module.v 主要是每隔 10ms,输出不同的数码管码。

# 8 verilog 代码

## 8.1 traffic\_light.v

这是本设计的顶层模块,包含了所有模块的全部功能。

该模块设置了两个参数,Tx 和 Ty,当修改 X 车道和 Y 车道的通行时间时,仅仅需要改动参数大小即可,无需改变整个代码。这是本设计的优点。

```
module traffic_light (
input clk, // Clock
input rst_n, // Asynchronous reset active low
output [7:0] Row_Scan_Sig, //数码管段选
output [1:0] Column_Scan_Sig, //数码管位选
```

```
6
     output [3:0] ledout //灯控制输出
7
   );
8
   parameter Tx=30; //X车道通行时间
9
   parameter Ty=15; //Y车道通行时间
10
11
12
   wire clk100ms;
13
   wire [7:0] Numout;
   clock U1 //时钟模块
14
15
16
     .clk(clk),
     .rst_n(rst_n),
17
     .clk100ms(clk100ms)
18
19
     );
20
   light_control #(Tx,Ty) U2 //交通灯控制模块
21
22
   (
23
     . clk (clk100ms),
     . rst_n(rst_n),
24
     .Gx(ledout [0]),
25
     .Rx(ledout [1]),
26
27
     .Gy(ledout[2]),
     . Ry(ledout [3])
28
29
     );
30
31
   num_generate #(Tx,Ty) U3 //倒计时数参数模块
32
33
     .clk(clk100ms),
34
     . rst_n(rst_n),
     . Numout (Numout)
35
36
     );
37
   num_display U4 //倒计时数显示模块
38
39
     .CLK(clk),
40
     .RSTn(rst_n),
41
     . Number_Data(Numout),
42
```

```
    43 . Row_Scan_Sig(Row_Scan_Sig) ,
    44 . Column_Scan_Sig(Column_Scan_Sig)
    45 );
    46 endmodule
```

#### 8.2 clock.v

时钟分频模块,用来产生 100ms 的周期的时钟。

至于为啥要用 100ms 的时钟,这里有两个原因。第一个原因是绿灯闪烁周期设为 1s,从亮到灭或者从灭到亮分别要用 500ms,虽然产生 1s 周期的时钟更方便些,但是 1s 周期的时钟无法分成比 1s 还要小的时钟周期单位,也就是说分频容易倍频难。第二个原因是便于仿真,仿真时,只要输入几百个时钟周期就能完成一个周期的"红绿灯"闪烁功能。

```
/*This module is used to generate the 100ms clock*/
1
  module clock (
2
3
     input clk, // Clock
     input rst_n , // Asynchronous reset active low
4
     output clk100ms //100ms周期的时钟输出
6
   );
  reg [23:0] cnt100ms;
7
   reg rclk100ms;
   //the clock of the FPGA is 50MHz=50_000_000HZ
10
   //generate 100ms clock
   always @(posedge clk or negedge rst_n) begin : proc_cnt100ms
11
12
     if(\sim rst_n) begin
       cnt100ms <= 0;
13
14
       rclk100ms <=0:
15
     end else begin
16
       if (cnt100ms = 24'd2_499_999) begin
         cnt100ms <= 24'd0;
17
         rclk100ms <= ~rclk100ms; //一个周期计数器计数2 499 999次
18
19
       end
20
       else
21
         cnt100ms \le cnt100ms + 1'd1;
22
     end
23
  end
  |assign| clk100ms = rclk100ms;
```

#### 8.3 light\_control.v

交通灯控制模块,用来产生控制交通灯亮灭的信号。状态图详见 6.1.1.

```
module light_control (
1
2
    input clk, // Clock 输入时钟周期为100ms
    input rst_n, // Asynchronous reset active low
3
    output Gx, Rx, Gy, Ry
4
    /*信号输出, 其中Gx为X车道绿灯, Rx为x车道红灯, Gy为x车道红灯,
       Ry为 x车道红灯*/
6
  );
8
  reg rGx;
9 reg rGy;
10 reg rRx;
11 reg rRy;
12 | reg [1:0] state;
13
  reg [23:0] cnt;
14
  parameter Tx =30; //X车道通行时间
15
  parameter Ty = 15; //Y车道通行时间
16
17
  /*计数器,从(Tx+Ty)*10-1开始倒计数,计数到0然后重新开始计数,在
18
     输入时钟周期为100ms的条件下,每一个计数周期用时为(Tx+Ty)秒*/
19
  always @(posedge clk or negedge rst_n) begin : proc_cnt
20
    if (~rst n) begin
      cnt \ll 0;
21
22
    end else begin
23
      if (cnt = (Tx+Ty)*10-1)
24
        cnt \ll 0;
25
      else
        cnt \ll 1'd1+cnt;
26
27
    end
28
  \mathbf{end}
29
  \*交通灯控制模块状态机,原理解释详见6.1.3*\
30
```

```
always @(posedge clk or negedge rst_n) begin :
31
      proc_light_control
32
     if(\sim rst_n) begin
33
       state \leq 2'd0;
34
       rGx <= 1'd0;
       rGy <= 1'd0;
35
       rRx <=1'd0;
36
37
       rRy <= 1'd0;
38
     end else begin
39
       case (state)
          2'd0: begin \X车道通行, 开始倒计时
40
            if(cnt = Tx * 10 - 51) begin
41
42
              state \leq 2'd1;
              rGx <= 1'b0;
43
44
            \mathbf{end}
            else
45
              rGx \ll 1, b1;
46
              rRy <= 1'b1;
47
              rRx <= 1'b0;
48
              rGy <= 1'b0;
49
50
          end
          2'd1:begin \X车道绿灯闪烁
51
            if (cnt = Tx*10 -1) begin
52
              state \leq 2'd2;
53
              rGx <= 1'b0;
54
55
            end
56
            else if (cnt = Tx*10 - 6) begin
              rGx <= 1'b1;
57
58
            end
59
            else if (cnt = Tx*10 - 11) begin
              rGx <= 1'b0;
60
              end
61
62
            else if (cnt = Tx*10 - 16) begin
63
              rGx <= 1'b1;
64
              end
65
            else if (cnt = Tx*10 - 21) begin
              rGx <= 1'b0;
66
```

```
67
               end
             else if (cnt = Tx*10 - 26) begin
68
               rGx <= 1'b1;
69
70
               end
71
             else if (cnt = Tx*10 - 31) begin
72
               rGx <= 1'b0;
               end
73
74
             else if (cnt = Tx*10 - 36) begin
               rGx <= 1'b1;
75
76
               end
             else if (cnt = Tx*10 - 41) begin
77
               rGx <= 1'b0;
78
79
               end
             else if (cnt = Tx*10-46) begin
80
               rGx <= 1'b1;
81
               end
82
83
           end
           2'd2: begin \\Y车道通行, 开始倒计时
84
             if(cnt = (Tx+Ty)*10-51) begin
85
               state \leq 2'd3;
86
               rGy <= 1'b0;
87
88
             \mathbf{end}
89
             else begin
               rRy <=1'b0;
90
               rGy <= 1'b1;
91
92
               rRx <= 1'b1;
93
             end
          \quad \text{end} \quad
94
           2'd3:begin \Y车道绿灯闪烁
95
             if(cnt = (Tx+Ty)*10-1) begin
96
               rGy \le 1'b0;
97
               state \leq 2'd0;
98
99
             end
             else if (cnt = (Tx+Ty)*10-6) begin
100
101
               rGy <= 1'b1;
102
             end
103
             else if (cnt = (Tx+Ty)*10-11) begin
```

```
104
               rGy \le 1'b0;
105
               end
             else if (cnt = (Tx+Ty)*10-16) begin
106
               rGy <= 1'b1;
107
108
               end
109
             else if (cnt = (Tx+Ty)*10-21) begin
               rGy \le 1'b0;
110
111
               end
112
             if(cnt = (Tx+Ty)*10-26) begin
113
               rGy <= 1'b1;
114
             end
             else if (cnt = (Tx+Ty)*10-31) begin
115
116
               rGy \le 1'b0;
117
             end
118
             else if (cnt = (Tx+Ty)*10-36) begin
119
               rGy \le 1'b1;
120
               end
             else if (cnt = (Tx+Ty)*10-41) begin
121
122
               rGy <= 1'b0;
123
               end
124
             else if(cnt = (Tx+Ty)*10-46) begin
125
               rGy <= 1'b1;
126
               end
127
           end
128
           default : state <= 2'd0;
129
        endcase
130
      end
131
    end
132
133
    assign Gx = rGx;
134
    assign Gy = rGy;
135
    assign Rx = rRx;
136
    assign Ry = rRy;
    endmodule
137
```

#### 8.4 num\_generate

数字产生模块,状态图如 6.2.1 所示。但是这里没有用状态机,用了类似计算机编程语言的顺序写法,效果和状态机完全一致,实现的功能电路也一致,这也本程序的一个尝试。

```
module num_generate (
1
2
     input clk, // Clock
     input rst_n , // Asynchronous reset active low
3
     output [7:0] Numout, // 倒计时数字输出
4
5
     );
6
   parameter Tx = 30;
8
   parameter Ty = 15;
9
10 | reg [7:0] rNumout = Tx-1;
11 | reg [8:0] cnt1;
12 reg clk1;
  reg flag;
13
14
   always @(posedge clk or negedge rst_n) begin : proc_Numour
15
16
     if(\sim rst_n) begin
       rNumout \ll Tx-1:
17
       cnt1 <=0;
18
     end else begin //X车道倒计时
19
       if(flag ==0) begin
20
21
         if(cnt1 == 9) begin
22
           cnt1 <=0;
23
           rNumout <= rNumout -1'b1;
24
         end
25
         else cnt1 \le cnt1 + 1'b1;
         if (rNumout == 8'b11111111) begin
26
27
           rNumout \ll Ty-1;
           flag <=1; //当X车道倒计时完毕时
28
29
         end
30
       end
31
       else if (flag == 1) begin
         if (cnt1 == 9) begin //Y车道倒计时
32
```

```
33
            cnt1 <=0;
34
            rNumout <= rNumout -1'b1;
          end
35
          else cnt1 \ll cnt1 + 1'b1;
36
          if (rNumout == 8'b11111111) begin
37
            rNumout <= Tx-1;
38
39
            flag <=0;
40
          end
41
        end
42
        end
43
     end
44
     assign Numout = rNumout;
45
46
   endmodule
```

### 8.5 num\_display

数码管显示模块的顶层模块,包含三个部分。一、数字取模模块,也就是把两位数数字拆成十位数数字和个位数数字。二、BCD 编码器编码模块,将一为数字转换位数码管编码。三、数码管扫描模块,包括段选扫描和位选扫描。

```
module num_display
1
2
3
        CLK, RSTn,
      Number_Data, //输入倒计时数字信号
4
      Row_Scan_Sig, Column_Scan_Sig //输出段选和位选信号
5
6
   );
7
8
        input CLK;
9
      input RSTn;
10
      input [7:0] Number_Data;
      \mathbf{output} \quad [7:0] \ \mathrm{Row\_Scan\_Sig};
11
12
      output [1:0] Column_Scan_Sig;
13
14
      wire [3:0] Ten_Data;
15
      wire [3:0] One_Data;
16
17
      number_mod_module U1 //数字取模模块
```

```
18
          .CLK(CLK),
19
         .RSTn(RSTn),
20
         . Number_Data ( Number_Data ),
21
         .Ten_Data( Ten_Data ),
22
23
         .One_Data(One_Data)
24
      );
25
26
27
      wire [7:0] Ten_SMG_Data;
28
29
      wire [7:0] One_SMG_Data;
30
      smg_encoder_module U2 //BCD编码器编码模块
31
32
          .CLK(CLK),
33
         .RSTn(RSTn),
34
         .Ten Data (Ten Data),
35
         .One_Data(One_Data),
36
         .Ten_SMG_Data( Ten_SMG_Data ),
37
         One SMG Data (One SMG Data )
38
39
      );
40
      smg_scan_module U3 //数码管扫描模块
41
42
43
          .CLK(CLK),
44
         .RSTn(RSTn),
         .Ten_SMG_Data( Ten_SMG_Data ),
45
         .One_SMG_Data(One_SMG_Data),
46
47
         . Row_Scan_Sig( Row_Scan_Sig ),
         . Column_Scan_Sig( Column_Scan_Sig )
48
49
      );
50
51
   endmodule
```

#### 8.6 number mod module

数字取模模块。功能很简单,利用数学运算符"%"和"/"分别取得十位和个位。 将输出的数字送入编码器。

```
module number mod module
1
2
   (
    CLK, RSTn, Number_Data, Ten_Data, One_Data
3
4
   );
     input CLK;
5
     input RSTn;
6
7
     input [7:0] Number_Data;
     output [3:0] Ten_Data; //输出十为数字
8
    output [3:0] One_Data; //输出个位数字
9
10
     11
12
     reg [31:0] rTen;
13
     reg[31:0] rOne;
14
15
      always@(posedge CLK or negedge RSTn)
16
       if (!RSTn)
17
18
        begin
          rOne <= 32'd0;
19
        end
20
21
       else
22
        begin
          rTen<=Number_Data/10; //获取十位数字
23
          rOne<=Number_Data%10; //获取个位数字
24
25
        end
26
27
         assign Ten_Data=rTen[3:0];
28
         assign One_Data=rOne[3:0];
29
     endmodule
```

## $8.7 \quad smg\_encoder\_module$

```
1 module smg_encoder_module
```

```
2
3
     CLK, RSTn, Ten_Data, One_Data, Ten_SMG_Data, One_SMG_Data
   );
 4
5
6
     input CLK;
7
     input RSTn;
     input [3:0] Ten_Data; //输入十位数数字
8
     input [3:0] One_Data; //输入个位数数字
9
     output [7:0] Ten_SMG_Data; //输出十位数编码信号
10
     output [7:0] One_SMG_Data; //输出个位数编码信号
11
12
13
     parameter
14
     _0=8'b1100_0000,
     _{1}=8'b1111_{1001}
15
16
     2=8'b1010 0100,
     _3=8'b1011_0000,
17
     _4=8, _{1001}_{1001},
18
19
     5=8'b1001 0010,
20
     _6=8'b1000_0010,
     _{7}=8, _{111}, _{1000},
21
22
     8=8'b1000 0000,
23
     9=8'b1001 0000;
24
25
     reg [7:0] rTen_SMG_Data;
26
27
     always@(posedge CLK or negedge RSTn)
       if (!RSTn)
28
29
         begin
30
           rTen SMG Data<=8'b1111 1111;
31
         end
32
       else
33
         case(Ten_Data) //十位数字编码
            4' d0: rTen_SMG_Data<=_0;
34
            4 'd1:rTen_SMG_Data<=_1;
35
            4'd2:rTen SMG Data <= 2;
36
37
            4'd3:rTen SMG Data <= 3;
            4'd4:rTen SMG Data <= 4;
38
```

```
39
             4'd5:rTen\_SMG\_Data \le 5;
             4'd6:rTen\_SMG\_Data \le 6;
40
             4'd7:rTen\_SMG\_Data \le __7;
41
             4'd8:rTen\_SMG\_Data \le 8;
42
             4'd9:rTen\_SMG\_Data \le 9;
43
44
          endcase
45
46
        reg[7:0] rOne_SMG_Data;
47
48
        always@(posedge CLK or negedge RSTn)
          if (!RSTn)
49
             begin
50
51
               rOne_SMG_Data<=8'b1111_1111;
52
             end
          else
53
             case (One_Data) //个位数字编码
54
             4 'd0:rOne_SMG_Data<=_0;
55
             4'd1:rOne SMG Data <= 1;
56
             4 \text{ 'd2 : rOne\_SMG\_Data} \leq = 2;
57
             4'd3:rOne\_SMG\_Data \le 3;
58
             4'd4:rOne SMG Data <= 4;
59
             4'd5:rOne SMG Data <= 5;
60
             4'd6:rOne\_SMG\_Data \le 6;
61
             4'd7:rOne SMG Data <= 7;
62
             4'd8:rOne SMG Data <= 8;
63
64
             4'd9:rOne\_SMG\_Data \le 9;
65
          endcase
      assign Ten_SMG_Data=rTen_SMG_Data;
66
67
      assign One_SMG_Data=rOne_SMG_Data;
68
   endmodule
```

## $8.8 \ smg\_scan\_module$

数码管扫描顶层模块,包括数码管段选和位选。

```
1 module smg_scan_module
2 (
3 CLK, RSTn, Ten_SMG_Data, One_SMG_Data,
```

```
4
     Row_Scan_Sig, Column_Scan_Sig
5
    );
6
7
     input CLK;
8
     input RSTn;
9
     input [7:0] Ten_SMG_Data;
     input [7:0] One_SMG_Data;
10
     output [7:0] Row_Scan_Sig;
11
     output[1:0] Column_Scan_Sig;
12
13
     row_scan_module U1 //段选模块
14
15
16
        .CLK(CLK),
        .RSTn(RSTn),
17
        . Ten SMG Data (Ten SMG Data),
18
        . One_SMG_Data (One_SMG_Data) ,
19
        . Row_Scan_Sig(Row_Scan_Sig)
20
21
     );
22
     column_scan_module U2 //位选模块
23
24
25
        .CLK(CLK),
        .RSTn(RSTn),
26
        . Column_Scan_Sig(Column_Scan_Sig)
27
28
     );
29
    endmodule
```

#### 8.9 row\_scan\_module

数码管段选模块。每隔 10ms,将个位或十位数字编码信息交替输出到数码管中。

```
module row_scan_module

CLK,RSTn,Ten_SMG_Data,One_SMG_Data,Row_Scan_Sig

input CLK;
input RSTn;
input [7:0]Ten_SMG_Data;
```

```
8
     input [7:0] One_SMG_Data;
     output [7:0] Row_Scan_Sig;
9
10
     parameter T10MS=19'd499 999;
11
12
     reg[18:0] Count1;
13
14
     /*分频器,产生10ms周期的时钟*/
15
     always@(posedge CLK or negedge RSTn)
16
       if (!RSTn)
17
18
         Count1 <= 19'd0;
       else if (Count1==T10MS)
19
         Count1 <= 19'd0;
20
21
       else
22
         Count1 \le Count1 + 19'b1;
23
     reg[1:0]t;
24
25
     /*每10ms, 状态t改变一次*/
26
     always @(posedge CLK or negedge RSTn)
27
       if (!RSTn)
28
29
         t <= 2'd0;
       else if (t==2'd2)
30
         t <= 2'd0:
31
32
       else if (Count1==T10MS)
33
         t <= t + 1'b1;
34
     reg [7:0] rData;
35
36
37
     always@(posedge CLK or negedge RSTn)
       if (!RSTn)
38
39
         rData \le 8'd0;
40
       else if (Count1==T10MS)
         case(t)
41
           2'd0:rData<=Ten SMG Data; //将十位数字输送到数码管中
42
           2'd1:rData<=One SMG Data; //将个位数字输送到数码管中
43
44
         endcase
```

```
45
46 assign Row_Scan_Sig=rData;
47 endmodule
```

### 8.10 column\_scan\_module

数码管段选模块。每隔 10ms,交替使能个位和十位两个数码管。

```
module column scan module
 1
2
     CLK, RSTn, Column Scan Sig
3
 4
   );
     input CLK;
5
     input RSTn;
6
7
     output [1:0] Column_Scan_Sig;
8
9
     parameter T10MS=19'd499_999;
10
     reg[18:0] Count1;
11
12
     /*分频器,产生10ms周期的时钟*/
13
14
     always @ (posedge CLK or negedge RSTn)
       if (!RSTn)
15
          Count1 <= 19'd0;
16
       else if (Count1=T10MS)
17
          Count1 <= 19'd0;
18
19
       else
          Count1 \le Count1 + 19'b1;
20
21
22
     reg[1:0]t;
23
     /*每10ms, 状态t改变一次*/
24
25
     always@(posedge CLK or negedge RSTn)
26
       if (!RSTn)
         t <= 2'd0;
27
       else if (t==2'd2)
28
          t <= 2'd0;
29
30
       else if (Count1==T10MS)
```


```
31
         t <= t + 1'b1;
32
     reg[1:0]rColumn_Scan;
33
34
35
     always@(posedge CLK or negedge RSTn)
36
       if (!RSTn)
         rColumn_Scan <= 2'b10;
37
       else if (Count1=T10MS)
38
         case(t)
39
           2'd0:rColumn_Scan<=2'b10; //十位位数码管使能
40
           2'd1:rColumn_Scan<=2'b01; //个位位数码管使能
41
42
         endcase
43
     assign Column_Scan_Sig=rColumn_Scan;
44
45
  endmodule
46
```

# 9 编译结果


本次设计使用逻辑单元 339 个,寄存器 125 个,管脚 16 个(4 个灯信号输出,7 个数码管段选输出,2 个数码管位选输出,一个时钟输入和一个复位信号输入)。

Flow Summary	
Quartus II 64-Bit Version	15.0.0 Build 145 04/22/2015 SJ Full Version
Revision Name	traffic_light
Top-level Entity Name	traffic_light
Family	Cyclone IV E
Device	EP4CE6F17C7
Timing Models	Final
Total logic elements	339 / 6,272 ( 5 % )
Total combinational functions	338 / 6,272 ( 5 % )
Dedicated logic registers	125 / 6,272 ( 2 % )
Total registers	125
Total pins	16 / 180 (9 %)
Total virtual pins	0
Total memory bits	0 / 276,480 ( 0 % )
Embedded Multiplier 9-bit elements	0/30(0%)
Total PLLs	0/2(0%)

# 10 仿真结果




#### 局部图:




从波形图中,我们很容易看到随着时钟的输入,倒计时正常工作。当倒计时数到最后 5 秒时,灯输出信号不断的改变,也就是说绿灯在不断地闪烁,闪烁过程结束后,该车道的红灯亮绿灯灭,另一车道的红灯灭绿灯亮······周而复始,往复循环。


由于数码管显示模块无法仿真,在实际测试中给予展示。

# 11 测试结果



# 12 遇到的问题





在倒计时时候,X 车道从 Tx-1 秒倒计到 0 秒、切换到 Ty-1 秒是,会有短暂的"毛刺"毛刺,如仿真波形所示。

经过初步的分析,这是由于时序状态机在进行状态判断过程中会消耗一个时钟周期 所造成的。在这个时钟周期内,状态进行判断,电路来不及变化,所以产生毛刺现象。 不过这个"不正常"的现象并不影响精确的倒计时的时间,因为倒计时的时间总是由输 入时钟来决定,跟输出电路无关。好在这个时间持续的很短,肉眼无法明显察觉,并且 不影响设计功能,所以并无大碍。

希望随着以后更深入的学习,找到这个问题的关键,并解决它。