# TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN

## KHOA KỸ THUẬT MÁY TÍNH

#### ĐỀ THI CUỐI HK1 (2019-2020) KIẾN TRÚC MÁY TÍNH Thời gian: 75 phút

Đề 0x01001011

(Sinh viên không được sử dụng tài liệu. Làm bài trực tiếp trên đề)

<u>STT</u>	Họ và tên:	<u>ĐIỂM</u>
	MSSV:	
	Phòng thi:	<u></u>

## BẢNG TRẢ LỜI TRẮC NGHIỆM

Câu 1	Câu 2	Câu 3	Câu 4	Câu 5	Câu 6	Câu 7	Câu 8	Câu 9	Câu 10
Câu 11	Câu 12	Câu 13	Câu 14	Câu 15	Câu 16	Câu 17	Câu 18	Câu 19	Câu 20
Câu 21	Câu 22	Câu 23	Câu 24	Câu 25	Câu 26	Câu 27	Câu 28	Câu 29	Câu 30

Nếu ngoài 8 lệnh đã học trong phần datapath, nếu yêu cầu chỉnh sửa datapath trong hình 1

## TỰ LUẬN (1 điểm) (G1, G4)

để có thể thực hiện thêm lệnh "jump" thì cần phải thêm những khối nào và vẽ lại datapath mới hiệu chỉnh đó <u>Trả lời:</u>
••••••••••••••••••••••••••••••••••••
••••••••••••••••••••••••••••••••••••
•••••••••••••••••••••••••••••••••••••

## CÂU HỎI TRẮC NGHIỆM (9 điểm, 0.3 điểm/câu), SV chọn 1 đáp án đúng

Câu 1 F	Phép chia 2 số 4	oit thì cần bao nhiêu lần	lặp (không tính bước kho	ởi tạo)? (G1)
A. 5		B. 6	C. 7	D. 8
		chia 27 <sub>(10)</sub> : 7 <sub>(10)</sub> với phầi ơng (quotient) sau khi kế		ùng 6bit để biểu diễn. Hỏi to nhiêu? (G1)
A. 000	110110000	B. 000000	C. 000000011011	D. 000001
Câu 3 (	Chọn phát biểu S	SAI trong các phát biểu s	au đây? (G1)	
A.	Dấu của thươn	g sẽ là âm nếu nếu dấu c	ủa số chia và số bị chia t	trái ngược nhau
B.		được xác định qua công		ı − (Thương × Số chia)
C.	_	phép chia không dấu tro		
D.	Phần cứng thự	c hiện phép chia hai số 1	6 bit phải có ALU xử lý	các phép toán 32 bit
Câu 4 N	MIPS dùng than	h ghi nào để chứa thương	g số của phép chia? (G1)	S d trong Hi
A. Hi		B. Lo	C. Cả Hi và Lo	D. \$ra
trong hìi	nh 1? (G1)			ệnh 'add' với datapath như
A.		Regs, Mux, ALU, Mux, I	Regs	
B.		Regs, ALU, Mux, Regs		
C.		Regs, ALU, Mux, D-Mer		
D.		Mux, ALU, Mux, Regs,		
		vào các thao tác, toán hại ệnh của MIPS? (G1)	ng và trả về kết quả tính	toán thuộc công đoạn nào
A. ALU	J	B. Memory access	C. Instruction decode	D. Result write
Câu 7	Trình tự thực hiệ	n lệnh của lệnh thuộc nh	óm lệnh logic nào là đúi	ng? (G2)
A.	Nạp lệnh – sử	dụng ALU – đọc thanh g	ghi – ghi thanh ghi	
B.	Nạp lệnh – đọc	c thanh ghi – sử dụng AI	LU – ghi thanh ghi	
C.	Sử dụng ALU	– nạp lệnh – đọc thanh g	hi – ghi thanh ghi	
D.	Nạp lệnh – đọc	thanh ghi – ghi thanh g	hi – sử dụng ALU	
	-	a khối "Sign-extend" bằ 0x2149ff9c? (G3)	ng bao nhiêu khi mã sau	được thanh ghi PC trỏ tới
A. 0xff	ffff9c	B. 0x2149ff9c	C. 0x0000ff9c	D. 0x00002149
trong qu	-	0x2149ff9c? Biết giá trị		được thanh ghi PC trỏ tới nh ghi số 10 tương ứng là:
A. 10		B. 9	C. 11	D5
trong qu		0x2149ff90? Biết giá trị	của thanh ghi số 9 và tha	được thanh ghi PC trỏ tới nh ghi số 10 tương ứng là:
A. 0xff	ffff90	B. 0xfffffffc	C. 0	D. 1

A. I-mem		B. D-me	em		C. Add	sau shi	ft left 2	D. AI	LU
_	-	oath đã học n ường hợp nà		_					_
A. beq 10,	\$s1, \$s2	B. add §	\$s3, \$s1,	\$s2	C. beq	\$s1, \$s2	2, 10	D. sw	\$s1, 10(\$s2
Câu 13 Kh	ối mạch i	nào trong cáo	c khối m	ạch sau	ı trong d	atapath	là khối 1	nạch tổ	hợp (G3)
A. I-mem		B. Regi	ster		C. Add			D. D-	mem
	-	g clock cần c iệu cho như l	_			_			_
I-M	em	Add	Mı	ux	AL	U	Reg	ţS.	D-Mem
350	ps	100ps	40	ps	140	)ps	220]	os	300ps
A. 350ps		B. 40ps			C. 1150	)ps		D. 13.	50ps
A. 7 và 9	lw sub	\$s1, 20(\$s6) b \$t1, \$t2, \$s2 \$s6, 50(\$t1) B. 8 và	6	if i	C. 9 và	n w x m w		D. 10	
<b>Câu 16</b> Giả clock cần ch	lw sub sw a sử mỗi	\$s1, 20(\$s6) \$\text{p}\$ \$t1, \$t2, \$s: \$s6, 50(\$t1) B. 8 và công đoạn tr sor là bao nh	2 6 cong pipe	if i	d ex m w f id ex m ex  C. 9 và  6 thời gia	n w k m w 7 nn hoạt c	động nh peline v	r bảng	dưới. Chu l g pipeline (C
Câu 16 Giả clock cần ch eline: max	lw sub sw h sử mỗi no proces	\$s1, 20(\$s6) b \$t1, \$t2, \$s. \$s6, 50(\$t1) B. 8 và công đoạn tr sor là bao nh	2 6 cong pipe niêu nếu j	if i	d ex m w f id ex m ex  C. 9 và ó thời gia sor thiết	n w k m w 7 nn hoạt c kế có pi	động nh peline v	r bảng à không	dưới. Chu l g pipeline (C
Câu 16 Giả clock cần ch eline: max	lw sub sw sw mỗi do process IF 320p	\$\$1, 20(\$\$6)  \$\$51, \$\$2, \$\$5  \$\$6, 50(\$\$t1)  B. 8 và  công đoạn tr  sor là bao nh	2 6 cong pipe niêu nếu j	eline có process II	d ex m w f id ex m ex  C. 9 và  thời gia  sor thiết	7 n hoạt c kế có pi ME	động nh peline v EM Ops	u bảng à không W 120	dưới. Chu l g pipeline (C
Câu 16 Giả clock cần ch eline: max pipeline: + A. 510ps v Câu 17 Giá	lw sub sw a sử mỗi ao proces IF 320p à 740ps	\$\$1, 20(\$\$6) \$\$t1, \$t2, \$\$5 \$\$6, 50(\$t1) B. 8 và công đoạn tr sor là bao nh	2 6 cong pipe niêu nếu j ID 20ps s và 172	eline có process  H 35	d ex m w f id ex m ex  C. 9 và 6 thời gia sor thiết l EX 60ps  C. 630p	n w  7  n hoạt chế có pi  ME  510  DS và 51	động nh peline v EM Dps Dps	u bảng à không W 120 D. 63	dưới. Chu leg pipeline (CB) Ops Ops và 1600
Câu 16 Giả clock cần ch reline: max pipeline: + A. 510ps v. Câu 17 Giá	lw sub sw a sử mỗi ao proces IF 320p à 740ps	\$s1, 20(\$s6)  \$s1, \$t2, \$s2  \$s6, 50(\$t1)  B. 8 và  công đoạn tr  sor là bao nh  ps 42	2 6 cong pipe niêu nếu j ID 20ps s và 172	eline có process  H 35	d ex m wif id ex m ex C. 9 và ó thời gia sor thiết EX COps	n w  7  n hoạt chế có pi  ME  510  DS và 51	động nh peline v EM Dps Dps	u bảng à không W 120 D. 63	dưới. Chu leg pipeline (CB) Ops Ops và 1600
Câu 16 Giả clock cần ch reline: max pipeline: +  A. 510ps v  Câu 17 Giá  (G3)  A. 00  Câu 18 Che	lw sub sw sw sw si sử mỗi so proces IF 320p à 740ps ấ trị của trong so \$\$1 = 0\$	\$s1, 20(\$s6)  b \$t1, \$t2, \$si \$s6, 50(\$t1)  B. 8 và  công đoạn tr sor là bao nh  ps 42  B. 510p  tín hiệu ALU	2 6 rong pipe niêu nếu j ID 20ps và 172 JOp từ k \$\$s2 = 0x	eline có process  I 35  Ops  hối Co	d ex m w f id ex m ex  C. 9 và 6 thời gia sor thiết l EX 60ps  C. 630p  ntrol là t	n w k m w 7 un hoạt c kế có pi ME 510 os và 51	động nh peline v EM Dps Dps	u bảng à không W 120 D. 63 tực thi	dưới. Chu kg pipeline (CB) Ops Ops và 1600 lệnh lw rt, c
Câu 16 Giả clock cần ch eline: max pipeline: +  A. 510ps v. Câu 17 Giá (G3)  A. 00  Câu 18 Che	lw sub sw sw sw si sử mỗi so proces IF 320p à 740ps ấ trị của trong so \$\$1 = 0\$	\$s1, 20(\$s6) b \$t1, \$t2, \$s2 \$s6, 50(\$t1) B. 8 và công đoạn tr sor là bao nh b B. 510p tín hiệu ALU B. 01  0x00002004;	2 6 rong pipe niêu nếu j ID 20ps và 172 JOp từ k \$\$s2 = 0x	eline có process  B 35  Ops  hối Co	d ex m w f id ex m ex  C. 9 và 6 thời gia sor thiết l EX 60ps  C. 630p  ntrol là t	n w 7 n hoạt c kế có pi ME 510 ps và 51 pao nhiế	động nh peline v EM Dps Dps Ops Eu khi th	u bảng à không 120 D. 63 tực thi D. 11	dưới. Chu kg pipeline (CB) Ops Ops và 1600 lệnh lw rt, c
Câu 16 Giả clock cần ch peline: max pipeline: +  A. 510ps v  Câu 17 Giá  (G3)  A. 00  Câu 18 Cho  của thanh gh	lw sub sw	\$s1, 20(\$s6)  \$s1, \$t2, \$s2  \$s6, 50(\$t1)  B. 8 và  công đoạn tr  sor là bao nh  B. 510p  tín hiệu ALU  B. 01  0x00002004; thay đổi? (G	2 6 rong pipe niêu nếu j ID 20ps và 172 JOp từ k \$\$s2 = 0x 3)	eline có process  B 35  Ops  hối Co  C. Cả	d ex m w f id ex m ex  C. 9 và 6 thời gia sor thiết 1  EX  50ps  C. 630p  ntrol là t  C. 10  004, sau	n w  7  n hoạt chá có pi  ME  510  bao nhiều  chay đổi	động nh peline v EM Ops Ops Eu khi th	w bảng à không 120 D. 63  wc thi D. 11 nh "sw	dưới. Chu kg pipeline (CB) Ops Ops và 1600 lệnh lw rt, co
Câu 16 Giả clock cần ch peline: max pipeline: +  A. 510ps v  Câu 17 Giá  (G3)  A. 00  Câu 18 Cho  của thanh gh	lw sub sw	\$s1, 20(\$s6) b \$t1, \$t2, \$si \$s6, 50(\$t1) B. 8 và công đoạn tr sor là bao nh ps 42 B. 510p tín hiệu ALU B. 01 0x00002004; thay đổi? (G	2 6 rong pipe niêu nếu j ID 20ps và 172 JOp từ k \$\$s2 = 0x 3)	eline có process  B 35  Ops  hối Co  C. Cả	d ex m w f id ex m ex  C. 9 và 6 thời gia sor thiết 1  EX  50ps  C. 630p  ntrol là t  C. 10  004, sau	n w  7  n hoạt chá có pi  ME  510  bao nhiều  chay đổi	động nh peline v EM Ops Ops Eu khi th	w bảng à không 120 D. 63  wc thi D. 11 nh "sw	dưới. Chu kg pipeline (CB) Ops Ops và 1600 lệnh lw rt, co
Câu 16 Giả clock cần ch peline: max pipeline: +  A. 510ps v.  Câu 17 Giá (G3)  A. 00  Câu 18 Cho của thanh gh A. \$s1  Câu 19 Cho A. 0	lw sub sw  a sử mỗi ao proces  IF 320p à 740ps á trị của t  o \$s1 = 0 ni nào bị o lệnh sa	\$s1, 20(\$s6) b \$t1, \$t2, \$si \$s6, 50(\$t1) B. 8 và công đoạn tr sor là bao nh ps 42 B. 510p tín hiệu ALU B. 01 0x00002004; thay đổi? (G B. \$s2 u: "sw \$s1, 0	2 6 cong pipe niêu nếu j ID 20ps s và 172 JOp từ k \$\$2 = 0x 3\$) 0(\$\$2)", §	eline có process  B 35  Ops  hối Co  C. Cả giá trị tr	d ex m w f id ex m ex  C. 9 và 6 thời gia 5 thời gia 5 thiết 1  EX  50ps  C. 630p  ntrol là t  C. 10  004, sau  hai đều t ín hiệu R  C. 11	n w  7  n hoạt chá có pi  ME  510  DS và 51  Dao nhiề  khi thực  chay đổi  RegWrit	động nh peline v EM Ops Ops Eu khi th C hiện lệ D. C e là? (G.	ur bảng à không 120 D. 63  urc thi D. 11 nh "sw Cả hai k 3) D. x	dưới. Chu kg pipeline (CB) Ops Ops và 1600 lệnh lw rt, co

**Câu 21** Giả sử rằng mỗi lệnh cần 5 công đoạn thực hiện và thời gian thực hiện mỗi công đoạn như sau:

IF		ID	EX	MEM	WB
20	ns	30ns	50ns	120ns	80ns

Trang 3 / 6 – Đề 0x01001011

Cho 2 câu lệnh sau:

Các câu lệnh trên thực thi trong processor thiết kế pipeline 5 tầng. Hỏi thời gian cần thiết để thực thi cả 2 câu lệnh trên trong trường hợp sử dụng kỹ thuật nhìn trước (forwarding)? (G3)

A. 660	B. 720	C. 780	D. 840

**Câu 22** Giả sử rằng mỗi lệnh cần 5 công đoạn thực hiện và thời gian thực hiện mỗi công đoạn như sau:

IF	ID	EX	MEM	WB
20ns	30ns	50ns	120ns	80ns

Cho 2 câu lênh sau:

add \$s1, \$s3, \$s3 add \$s2, \$s1, \$s3

MAX \* 8

if id ex mem wb if id ex mem wb

Các câu lệnh trên thực thi trong processor thiết kế pipeline 5 tầng. Hỏi thời gian cần thiết để thực thi cả 2 câu lệnh trên trong trường hợp KHÔNG sử dụng kỹ thuật nhìn trước (forwarding)? (G3)

A. 880	B. 1040	C. 960	D. 1120

**Câu 23** Kỹ thuật forwarding có thể hỗ trợ giải quyết xung đột dữ liệu hiệu quả và nó ngăn chặn tất cả các trường hợp chu kỳ rỗi (G3)

A. Đúng	B. Sai

Câu 24 Phát biểu nào sau đây ĐÚNG khi nói về xung đột cấu trúc (G1)

A.	Có hai lệnh cùng truy xuất vào một tài nguyên phần cứng nào đó cùng một lúc
B.	Một lệnh không thể thực thi do lệnh nào vào không phải là lệnh được cần
C.	Một lệnh cần dữ liệu để xử lý nhưng dữ liệu đó chưa có sẵn
D.	Có hai lệnh cùng cần dữ liệu để xử lý nhưng dữ liệu đó chưa có sẵn

**Câu 25** Công đoạn đọc opcode để xác định kiểu lệnh và chiều dài của từng trường trong mã máy và đọc dữ liệu từ các thanh ghi cần thiết là công đoạn nào trong 5 công đoạn thực thi lệnh của kiến trúc MIPS? (G1)

A.	Công đoạn giải mã
B.	Công đoạn tìm nạp các toán hạng
C.	Công đoạn tìm nạp lệnh
D.	Công đoạn thực thi lệnh

**Câu 26** Giả sử có thiết kế như sau: mỗi lệnh chỉ sử dụng đúng các giai đoạn cần có của nó, có thể lấy nhiều chu kỳ để hoàn thành, nhưng một lệnh phải hoàn thành xong thì những lệnh khác mới được nap vào. Đây là thiết kế gì? (G1)

A.	Thiết kế đa chu kỳ
B.	Thiết kế đơn chu kỳ
C.	Thiết kế pipeline
D.	Thiết kế đa công đoạn

### Dữ kiện bên dưới sử dụng cho 4 câu hỏi tiếp theo (từ câu 27 đến câu 30)

Cho một bộ xử lý MIPS 32 bits (có datapath và control như hình đã học).

Biết PC = 0x00400000; \$t1 = 0x10010020; \$t3 = 0x00000015; Word nhớ tại địa chỉ 0x10010030 có nội dung/giá trị bằng 0x00000015

Nếu đoạn chương trình sau được thực thi:

0x00400000 addi \$s0, \$t1, 8 \$s0 = 0x10010028

0x00400004 lw \$t2, 8(\$s0) \$t2 = 0x00000015

0x00400008 beq \$t3, \$t2, ABC 0001\_0001\_0110\_1010\_0000\_0000\_0001

0x0040000C add \$t2, \$t3, \$t4 0x116A0001

0x00400010 ABC: sub \$t3, \$t4, \$t5

Khi bộ xử lý trên đang thực thi vừa xong công đoạn ALU ở câu lệnh thứ ba, trả lời các câu hỏi bên dưới vào bảng trả lời trắc nghiệm ở trang đầu


**Câu 27** Ngõ ra của khối Instruction Memory là bao nhiêu? (G2)

A. 0x116A0010	B. 0x116A0001	C. 0x116B0001	D. 0x116B0010					
Câu 28 Giá trị của thanh ghi PC là bao nhiều? (G2)								
A. 0x00400010	B. 0x0040000C	C. 0x00400008	D. 0x00400004					
Câu 29 Kết quả tại đầu ra ALU result bằng bao nhiêu (G2)								
A. 0x00000000	B. 0x00000030	C. 0x0000002A	D. 0x00000001					

Câu 30 Ngõ ra tại khối ALU control là bao nhiêu? (0110)(ghi vào bảng trả lời trắc nghiệm) (G2)

Duyệt đề Khoa/Bộ Môn

Giáo viên ra đề



Hình 1 Sơ đồ datapath

Trang  $5 / 6 - D\hat{e} 0x01001011$ 

Store Halfword

Subtract Unsigned

sub

subu

**BASIC INSTRUCTION FORMATS** opcode opcode

R

Store Word

Subtract



ARITHMETIC CORE INSTRUCTION SET

OPCODE

			0			AIIIIIIIEIIO		01110	JOHON SET	6	/FMT/FT
MIPS	Re	fer	ence Data					FOR			/ FUNCT
	110		ence Data	- 4		NAME, MNEMO	ONIC	MAT	OPERATION		(Hex)
CORE INSTRUCT	ION SE	т			OPCODE	Branch On FP True		FI	if(FPcond)PC=PC+4+BranchA		
		FOR	-		/ FUNCT	Branch On FP False		FI	if(!FPcond)PC=PC+4+Branch.		
NAME, MNEMO	NIC	MA	OPERATION (in Verilog)		(Hex)	Divide	div	R	Lo=R[rs]/R[rt]; Hi=R[rs]%R[r		0///1a
Add	add	R	R[rd] = R[rs] + R[rt]	(1)	0 / 20 <sub>hex</sub>	Divide Unsigned FP Add Single	divu		Lo=R[rs]/R[rt]; Hi=R[rs]%R[r	t] (6)	) 0///1b 11/10//0
Add Immediate	addi	I	R[rt] = R[rs] + SignExtImm	(1,2)	8 <sub>hex</sub>	FP Add Single	add.s		F[fd] = F[fs] + F[ft] $\{F[fd], F[fd+1]\} = \{F[fs], F[fs+1]\}$	113 +	
Add Imm. Unsigned	addiu	I	R[rt] = R[rs] + SignExtImm	(2)	-	Double	add.d	FR	(F[ft],F[ft+		11/11//0
Add Unsigned	addu	R	R[rd] = R[rs] + R[rt]		0/21 <sub>hex</sub>	FP Compare Single	c.x.s*	FR	FPcond = (F[fs] op F[ft]) ? 1:	0	11/10//y
And	and	R	R[rd] = R[rs] & R[rt]		0 / 24 <sub>hex</sub>	FP Compare Double	c.x.d*	FR	$FPcond = ({F[fs],F[fs+1]}) op $ ${F[ft],F[ft+1]})?1$	: 0	11/11//y
And Immediate	andi	I	R[rt] = R[rs] & ZeroExtImm	(3)	chex	* (x is eq, 1t, 0			==, <, or <=) (y is 32, 3c, or 3e)		
Branch On Equal	beq	r	if(R[rs]==R[rt])		4.	FP Divide Single	div.s	FR	F[fd] = F[fs] / F[ft]		11/10//3
Branch On Equal	ped		PC=PC+4+BranchAddr	(4)	4 <sub>hex</sub>	FP Divide Double	div.d	FR	${F[fd],F[fd+1]} = {F[fs],F[fs+$		11/11//3
Branch On Not Equa	lbne	I	if(R[rs]!=R[rt]) PC=PC+4+BranchAddr	(4)	5 <sub>hex</sub>		mul.s	FR	F[fd] = F[fs] * F[ft]	1))	11/10//2
Jump	j	J	PC=JumpAddr	(5)	1	FP Multiply Double	mul.d	FR	${F[fd],F[fd+1]} = {F[fs],F[fs+ \{F[ft],F[ft+$		11/11//2
Jump And Link	jal	J	R[31]=PC+8;PC=JumpAddr	(5)	SPECK.	FP Subtract Single	sub.s	FR		.11	11/10//1
Jump Register	jr	R	PC=R[rs]		$0  /  08_{\rm hex}$	FP Subtract	sub.d		${F[fd],F[fd+1]} = {F[fs],F[fs+$		11/11//1
Load Byte Unsigned	lbu	I	$R[rt]={24\text{'b0,M[R[rs]} + SignExtImm](7:0)}$	(2)	24 <sub>hex</sub>	Double Load FP Single	lwcl	1	{F[ft],F[ft+ F[rt]=M[R[rs]+SignExtImm]		31//
Load Halfword		0.0	R[rt]={16'b0,M[R[rs]	(2)		Load FP	1dc1		F[rt]=M[R[rs]+SignExtImm];	(2)	35//
Unsigned	1hu	I	+SignExtImm](15:0)}	(2)	25 <sub>bex</sub>	Double			F[rt+1]=M[R[rs]+SignExtImm	+4]	
Load Linked	11	1	R[rt] = M[R[rs] + SignExtImm]	(2,7)	30 <sub>hex</sub>	Move From Hi Move From Lo	mfhi mflo	R	R[rd] = Hi R[rd] = Lo		0 ///10
Load Upper Imm.	lui	I	$R[rt] = \{imm, 16'b0\}$		$f_{\text{hex}}$	Move From Control		R	R[rd] = CR[rs]		10 /0//0
Load Word	lw	I	R[rt] = M[R[rs] + SignExtImm]	(2)	23 <sub>bex</sub>	Multiply	mult	R	$\{Hi,Lo\} = R[rs] * R[rt]$		0///18
Nor	nor	R	$R[rd] = \sim (R[rs] \mid R[rt])$		0 / 27 <sub>bex</sub>	Multiply Unsigned	multu	R	$\{Hi,Lo\} = R[rs] * R[rt]$	(6)	0///19
Or	or	R	R[rd] = R[rs]   R[rt]		0/25 <sub>bex</sub>	Shift Right Arith.	sra	R	R[rd] = R[rt] >> shamt		0///3
Or Immediate	ori	I	R[rt] = R[rs]   ZeroExtImm	(3)	V 0-0	Store FP Single Store FP	swcl	I	M[R[rs]+SignExtImm] = F[rt] M[R[rs]+SignExtImm] = F[rt]	3.7	) 39//
Set Less Than	slt	R	R[rd] = (R[rs] < R[rt]) ? 1 : 0	(5)	0 / 2a <sub>bex</sub>	Double	sdcl	1	M[R[rs]+SignExtImm+4] = F[		3d//
Set Less Than Imm.	slti	I	R[rt] = (R[rs] < SignExtImm)? 1	: 0(2)		FLOATING-POINT	INST	RUC	TION FORMATS		
Set Less Than Imm. Unsigned	sltiu	I	R[rt] = (R[rs] < SignExtImm) ? 1:0	(2,6)	b	FR opcode	1	fmt		fd 6.5	funct
Set Less Than Unsig	sltu	R	R[rd] = (R[rs] < R[rt]) ? 1 : 0	(6)	0/2bhex	FI opcode	-	fmt		mediate	
Shift Left Logical	s11	R	$R[rd] = R[rt] \le shamt$		0 / 00 <sub>bex</sub>	31	26 25		21 20 16 15	neunate	
Shift Right Logical	srl	R	R[rd] = R[rt] >>> shamt		0/02 <sub>hex</sub>	PSEUDOINSTRU	CTION	SET	•		
Store Byte	sb	I	M[R[rs]+SignExtImm](7:0) = R[rt](7:0)	(2)	28 <sub>bex</sub>	NA! Branch Less Th	ME			RATIO	
Store Conditional	sc	I	M[R[rs]+SignExtImm] = R[rt]; R[rt] = (atomic)?1:0	(2,7)	38	Branch Greater Branch Less Th		qual	bgt if(R[rs]>R[rt]) ble if(R[rs]<=R[rt]	PC = La	abel

MNEMONIC	OPERATION
blt	if(R[rs] < R[rt]) PC = Label
bgt	if(R[rs]>R[rt]) PC = Label
ble	$if(R[rs] \le R[rt]) PC = Label$
bge	if(R[rs] >= R[rt]) PC = Label
11	R[rd] = immediate
move	R[rd] = R[rs]
	blt bgt ble bge li

#### REGISTER NAME, NUMBER, USE, CALL CONVENTION

NAME NUMBI		USE	PRESERVEDACROSS A CALL?
Szero	0	The Constant Value 0	N.A.
Sat 1		Assembler Temporary	No
Sv0-Sv1 2-3		Values for Function Results and Expression Evaluation	No
\$a0-\$a3	4-7	Arguments	No
St0-St7	8-15	Temporaries	No
\$s0-\$s7	16-23	Saved Temporaries	Yes
\$t8-\$t9	24-25	Temporaries	No
Sk0-Sk1	26-27	Reserved for OS Kernel	No
Sgp	28	Global Pointer	Yes
Ssp	29	Stack Pointer	Yes
\$fp	30	Frame Pointer	Yes
Sra	31	Return Address	Yes

Copyright 2009 by Elsevier, Inc., All rights reserved. From Patterson and Hennessy, Computer Organization and Design, 4th ed.

immediate

M[R[rs]+SignExtImm](15:0) =

M[R[rs]+SignExtImm] = R[rt]

(2) SignExtImm = { 16{immediate[15]}, immediate } (3) ZeroExtImm = { 16{1b'0}, immediate }

(4) BranchAddr = { 14{immediate[15]}, immediate, 2'b0 } (5) JumpAddr = { PC+4[31:28], address, 2'b0 } (6) Operands considered unsigned numbers (vs. 2's comp.) (7) Atomic test&set pair; R[rt] = 1 if pair atomic, 0 if not atomic

address

R[rd] = R[rs] - R[rt]

R[rd] = R[rs] - R[rt](1) May cause overflow exception

rt

R[rt](15:0)

Hình 2 Bảng tham khảo kiến trúc tập lệnh MIPS

29<sub>hex</sub>

2b<sub>bex</sub>

0 / 23<sub>hex</sub>

(1) 0/22<sub>bex</sub>

(2)

(2)