Ziel: Board-Level-Simulation um

- SNR in analog-Pfaden zu verbessern
- Supply-rails entrauschen
- EMV abschätzen
- Schwingneigung detektieren
- Crosstalk abschätzen

Motivation

ein OPV-Board funktionierte mit einem TL071, zeigte mit OPA657 jedoch massive Schingneigung \rightarrow die parasitäre Impedanz des Feedback-Pfads war das Problem und konnt durch vias innerhalb der Schleife gelöst werden

NonPlusUltra

Co-Simulation der Spice-Modelle mit den Feldgleichungen des PCBs, aus Ki-CAD heraus exportiert

mögliche Varianten

- 1. modellierte Komponenten per ngspice cosimuliert mit PCB-Geometrie per EM-FieldSolver (FTDT in opemEMS/meep, oder FIT in maña). stepwise mit Austausch der IO-Daten zw. spice/FieldSolver in jedem Simulationsschritt. Erfordert open-source solver um Datentausch per Simulationsschritt zu ermöglichen. Co-Sim so nicht möglich, sondern 'alternierend'
- 2. EM-Solver erzeugt aus der PCB-Geometrie alle Parasiten als R, L und C, diese gehen wieder zurück ins SPICE.
- 3. IBIS-GUI \leftrightarrow KiCAD für EMV

Prozessor-IOs nur per IBIS modelliert, deshalb: Kombination aus Spice-Models,

Kandidaten IBIS und PCB mit lumped parasitics.

IBIS-Umsetzung in spice,
ngspice: Schematic (aus KiCAD heraus)

+ opensource Abschätzungen der pcb-parasitics RLCs

- kann keine encrypted models simulieren ein standalone Tool, dass das vereinigt

- LTSpice:
 - + nimmt encrypteds von LT und analog Dev
 - nicht stepwise zu betreiben
- openEMS, FTDT
- meep, FTDT https://charleseidsness.github.io/eispice/

http://www.gnucap.org/dokuwiki/doku.php?id=gnucap:start https://www.unix.com/man-page/debian/1/gnucap-ibis/

• MAFIA, FIT