```
計算機システム設計論 演習問題(3)
62014205 中野宏志
>=を求める回路
//加算回路
module faddr(input a,b,ci,output s,co);
//入力 a,b,繰り上がり ci,出力 s,繰り上がり co
 assign s = a^b^ci;
 assign co = a&b|a&ci|b&ci;
endmodule
//3bit の加算回路
module raddr(input [2:0] a,b,output[2:0] s,output co);
 logic [2:0] c;
 assign c[0] = 0;
 faddr f0(a[0],b[0],c[0],s[0],c[1]);
 faddr f1(a[1],b[1],c[1],s[1],c[2]);
 faddr f2(a[2],b[2],c[2],s[2],co);
endmodule
//4bit の補数表現を作る module
module hosu(input [2:0] in,output logic [2:0] out);
 //補数表現を作成
 logic [2:0] s;
 raddr ra0(~in,3'b001,s,c);//反転して 1 を足す
 assign out = s;
endmodule
//引き算を実行するモジュール
module sub(input [2:0] a,b,output[2:0] s,output co);
 logic [2:0] c;
 assign c[0] = 0;
 logic [2:0] B;
 hosu hosu(b,B);
 faddr f0(a[0],B[0],c[0],s[0],c[1]);
 faddr f1(a[1],B[1],c[1],s[1],c[2]);
 faddr f2(a[2],B[2],c[2],s[2],co);
endmodule
```

```
//大小を求めるモジュール
module comp(input [2:0] a,b,output logic result);
logic [2:0] s;
logic co;
sub sub(a,b,s,co);
always_comb begin
if(co) result = 1;
else result = 0;
end
endmodule
```

実行結果を以下に示す。

a>=b の時 result が 1 になっていることがわかる。

Signals	1	Waves							
Time	1	7	sec	14	sec	21	sec 28	35	sec
a[2:0]		6		1		3		2	
b[2:0]		4		3				4	
result								]	
1.00010									