

Alterungsmechanismen in CMOS-Halbleitern: Hot Carrier Injection, Electromigration und NBTI

Formale Analyse, quantitative Modellierung und Stressverifikation

Stephan Epp

25. Juni 2026

Inhaltsverzeichnis

1	Einführung	3
1.1	Motivation und Problemstellung	3
1.2	Ziel der Arbeit	3
1.3	Überblick	3
2	Grundlagen	3
2.1	CMOS-Transistormodell	3
2.2	Arrhenius-Gleichung und thermische Beschleunigung	4
3	Hot Carrier Injection (HCI)	4
3.1	Physikalischer Mechanismus	4
3.2	Mathematisches Modell	5
3.3	Abbildung und Erläuterung	5
4	Electromigration (EM)	6
4.1	Physikalischer Mechanismus	6
4.2	Formaler Nachweis von Black's Equation	6
4.3	Abbildung und Erläuterung	7
5	Negative Bias Temperature Instability (NBTI)	8
5.1	Physikalischer Mechanismus	8
5.2	Reaktions-Diffusions-Modell	8
5.3	Abbildung und Erläuterung	9
6	JEDEC-Qualifizierungsmethodik	9
6.1	Grundprinzip der Beschleunigung	9
6.2	Abbildung und Erläuterung	10
7	Vergleich der drei Mechanismen	12
7.1	Abbildung und Erläuterung	12
7.2	Tabellarische Gegenüberstellung	12
8	Zusammenfassung	12

9	Ausblick	13
9.1	Pfadverifikation durch physikalische Alterungssignaturen	13
9.2	Erweiterte Modellierung: Multi-Mechanismus-Degradation	15
9.3	Physics-Informed Neural Networks (PINNs) zur Degradationsmodellierung	15
9.4	FinFET und Gate-All-Around (GAA) Transistoren	17
9.5	Automotive-Qualifizierung nach AEC-Q100	18
9.6	Formale Verifikation von Zuverlässigkeitseigenschaften	18
9.7	Open-Source-Toolchain für FPGA-Aging-Analyse	19
9.8	Verbindung zum Subgraph Algorithmus	20
9.9	Quanteneffekte und post-CMOS-Zuverlässigkeit	21

1 Einführung

Moderne CMOS-Halbleiterschaltkreise unterliegen im Betrieb physikalischen Degradationsprozessen, die ihre elektrischen Eigenschaften über die Zeit verändern. Drei Mechanismen dominieren die Alterung von Transistoren und Leitbahnen in integrierten Schaltkreisen: *Hot Carrier Injection* (HCI), *Electromigration* (EM) und *Negative Bias Temperature Instability* (NBTI). Diese Effekte werden in der Halbleiterqualifizierung nach JEDEC-Standards genutzt, um durch beschleunigtes Testen Ausfallpfade zu identifizieren und die Zuverlässigkeit vorherzusagen [6, 1, 2].

1.1 Motivation und Problemstellung

In der Praxis stellt sich die Frage, ob und wie die tatsächlich aktiven Pfade einer Schaltung — etwa auf einem FPGA-Entwicklungsboard — durch gezielte Beobachtung physikalischer Alterungseffekte identifiziert werden können. Die Grundidee lautet: Elektronen, die entlang aktiver Schaltungspfade fließen, erzeugen messbare physikalische Spuren — Schwellspannungsverschiebungen, Leitbahnverengungen, Oxiddefekte. Diese Spuren lassen sich formal modellieren und in beschleunigten Stresstests quantifizieren.

1.2 Ziel der Arbeit

Diese Arbeit verfolgt drei Ziele:

- Formale mathematische Modellierung der drei Hauptalterungsmechanismen HCI, EM und NBTI mit Beweisen zentraler Eigenschaften.
- Quantitative Analyse und Visualisierung der Degradationsverläufe in Abhängigkeit von Zeit, Temperatur und Betriebsspannung.
- Einordnung der JEDEC-Beschleunigungsmethodik und Ausblick auf die Nutzung dieser Effekte zur Pfadverifikation in Halbleiterschaltungen.

1.3 Überblick

Abschnitt 2 legt die physikalischen und mathematischen Grundlagen fest. Abschnitt 3 behandelt Hot Carrier Injection, Abschnitt 4 Electromigration und Abschnitt 5 NBTI. Abschnitt 6 beschreibt die JEDEC-Qualifizierungsmethodik. Abschnitt 7 vergleicht die drei Mechanismen. Abschnitt 9 enthält einen ausführlichen Ausblick.

2 Grundlagen

2.1 CMOS-Transistormodell

Definition 1 (MOSFET-Schwellschpannung). Die Schwellspannung V_{th} eines MOSFET ist die Gate-Source-Spannung, ab der ein leitender Kanal zwischen Drain und Source entsteht:

$$V_{th} = V_{th,0} + \gamma \left(\sqrt{2\phi_F + V_{SB}} - \sqrt{2\phi_F} \right),$$

wobei $V_{th,0}$ die flache Schwellspannung, γ der Body-Effekt-Koeffizient, ϕ_F das Fermi-Potential und V_{SB} die Source-Bulk-Spannung sind.

Definition 2 (Degradation). Eine Degradation $\Delta X(t)$ eines Parameters X ist die zeitliche Veränderung von X durch physikalische Alterungsprozesse:

$$\Delta X(t) = X(t) - X(0), \quad t \geq 0.$$

Typischerweise ist $\Delta X(t) > 0$ für Schwellspannungsverschiebungen und $\Delta X(t) < 0$ für Stromdegradation.

Definition 3 (Potenzgesetz der Alterung). Viele Alterungsmechanismen folgen einem Potenzgesetz der Form:

$$\Delta V_{th}(t) = A \cdot t^n,$$

wobei $A > 0$ ein technologie- und betriebsabhängiger Vorfaktor ist und $0 < n < 1$ der Zeitexponent.

2.2 Arrhenius-Gleichung und thermische Beschleunigung

Definition 4 (Arrhenius-Gleichung). Die Temperaturabhängigkeit einer Reaktionsrate k wird durch die Arrhenius-Gleichung beschrieben:

$$k(T) = k_0 \cdot \exp\left(-\frac{E_a}{k_B T}\right),$$

wobei k_0 der Vorfaktor, E_a die Aktivierungsenergie in Elektronenvolt, $k_B = 8,617 \times 10^{-5}$ eV/K die Boltzmann-Konstante und T die absolute Temperatur in Kelvin sind.

Satz 1 (Beschleunigungsfaktor). Der thermische Beschleunigungsfaktor zwischen Betriebstemperatur T_{use} und Testtemperatur T_{test} ist:

$$\text{AF}(T_{\text{use}}, T_{\text{test}}) = \exp\left[\frac{E_a}{k_B} \left(\frac{1}{T_{\text{use}}} - \frac{1}{T_{\text{test}}}\right)\right].$$

Beweis. Die mittlere Lebensdauer verhält sich invers zur Reaktionsrate: $\tau \propto k^{-1}$. Damit gilt:

$$\text{AF} = \frac{\tau_{\text{use}}}{\tau_{\text{test}}} = \frac{k(T_{\text{test}})}{k(T_{\text{use}})} = \frac{k_0 \exp(-E_a/k_B T_{\text{test}})}{k_0 \exp(-E_a/k_B T_{\text{use}})} = \exp\left[\frac{E_a}{k_B} \left(\frac{1}{T_{\text{use}}} - \frac{1}{T_{\text{test}}}\right)\right]. \quad \square$$

Korollar 1. Für $E_a = 0,7$ eV, $T_{\text{use}} = 298$ K und $T_{\text{test}} = 398$ K ergibt sich $\text{AF} \approx 130$. Ein Stresstest bei 125 °C für eine Stunde entspricht somit ca. 130 Betriebsstunden bei 25 °C.

3 Hot Carrier Injection (HCI)

3.1 Physikalischer Mechanismus

Hot Carrier Injection bezeichnet das Phänomen, bei dem Ladungsträger (Elektronen oder Löcher) im Kanal eines MOSFET durch das starke Drain-seitige elektrische Feld so stark beschleunigt werden, dass ihre kinetische Energie die Bandlücke von Silizium ($E_g \approx 1,12$ eV) überschreitet [2, 3]. Diese heißen Träger können in das Gateoxid injiziert werden und dort Grenzflächenzustände erzeugen oder als Festladungen eingefangen werden.

Definition 5 (Hot Carrier). Ein Ladungsträger heißt *heiß*, wenn seine kinetische Energie E_{kin} die thermische Gleichgewichtsenergie erheblich übersteigt:

$$E_{\text{kin}} \gg \frac{3}{2} k_B T.$$

In modernen CMOS-Technologien tritt dies bei elektrischen Feldstärken $\mathcal{E} \gtrsim 10^5 \text{ V/cm}$ auf.

Definition 6 (Grenzflächenzustandsdichte). Die durch HCI erzeugte Grenzflächenzustandsdichte D_{it} [$\text{cm}^{-2}\text{eV}^{-1}$] beschreibt die Dichte von Defektzuständen an der Si/SiO₂-Grenzfläche, die als Streuzentren die Kanalmobilität reduzieren.

3.2 Mathematisches Modell

Das *Lucky Electron Model* nach Hu [3] beschreibt die HCI-Degradationsrate durch:

$$\frac{d(\Delta V_{th})}{dt} = C_{\text{HCI}} \cdot I_D \cdot \exp\left(-\frac{\phi_{it}}{q\lambda\mathcal{E}_{\text{max}}}\right),$$

wobei C_{HCI} ein Technologieparameter, I_D der Drain-Strom, ϕ_{it} die Energieschwelle zur Defekterzeugung, q die Elementarladung, λ die mittlere freie Weglänge und $\mathcal{E}_{\text{max}}$ das maximale Kanalfeld sind.

Satz 2 (HCI-Potenzgesetz). Die Schwellspannungsverschiebung durch HCI folgt für moderaten Stress einem Potenzgesetz mit Exponent $n \approx 0,5$:

$$\Delta V_{th}^{\text{HCI}}(t) = \alpha \cdot t^{0.5},$$

wobei $\alpha > 0$ von Technologie, Temperatur und Betriebsspannung abhängt.

Beweis. Aus dem Reaktions-Diffusions-Modell für die Si/SiO₂-Grenzfläche ergibt sich die Zahl der erzeugten Grenzflächenzustände als Lösung der Diffusionsgleichung für atomaren Wasserstoff:

$$N_{it}(t) \propto \sqrt{D_H \cdot t},$$

wobei D_H der Diffusionskoeffizient von Wasserstoff im Oxid ist. Da $\Delta V_{th} \propto N_{it}$ (einfache Ladungserhaltung am Gate), folgt:

$$\Delta V_{th}^{\text{HCI}}(t) \propto \sqrt{t} = t^{0.5}. \quad \square$$

3.3 Abbildung und Erläuterung

Abbildung 1 zeigt die HCI-Degradation über fünf Zehnerpotenzen der Stresszeit (10 s bis $10^5 \text{ s} \approx 28 \text{ h}$). Der Anstieg mit $t^{0.5}$ bedeutet, dass die ersten Degradationssekunden den größten marginalen Schaden erzeugen — der Anstieg flacht mit der Zeit ab. Bei 125 °C liegt die Schwellspannungsverschiebung nach 10^5 s bei ca. 23 mV, was in modernen Technologien (28 nm und darunter) eine funktionskritische Schwelle überschreiten kann.

Lemma 1 (Temperaturabhängigkeit von α). Der Vorfaktor $\alpha(T)$ der HCI-Degradation ist schwach temperaturabhängig und folgt näherungsweise:

$$\alpha(T) = \alpha_0 \cdot \exp\left(\frac{E_{a,\text{HCI}}}{k_B T}\right), \quad E_{a,\text{HCI}} \approx 0,1 \dots 0,3 \text{ eV}.$$

Bemerkung 1. Im Gegensatz zu NBTI (Abschnitt 5) ist HCI vorrangig ein Hochfeld- und nicht ein Temperatureffekt. Die HCI-Degradation ist besonders stark bei hohem Drain-Strom (hohe Aktivität des Schaltpfades), was sie prinzipiell als Indikator für aktive Pfade nutzbar macht.




Abbildung 1: HCI-Degradation: Schwellspannungsverschiebung $\Delta V_{th}(t) = \alpha \cdot t^{0.5}$ bei drei Temperaturen. Der logarithmische Zeitmaßstab zeigt das Potenzgesetz als Gerade. Bei 125 °C ist α etwa doppelt so groß wie bei 25 °C, da höhere Temperaturen die Defekterzeugungsrate im Oxid erhöhen.

4 Electromigration (EM)

4.1 Physikalischer Mechanismus

Electromigration bezeichnet den stromgetriebenen Transport von Metallatomen in Leitbahnen integrierter Schaltkreise [1]. Elektronen, die durch einen metallischen Leiter fließen, übertragen durch Impulsaustausch Energie auf Gitteratome (*electron wind*). Bei hoher Stromdichte führt dies zur gerichteten Materialmigration, die Hohlräume (*voids*) und Kurzschlussbrücken (*hillocks*) erzeugt.

Definition 7 (Mittlere Ausfallzeit (MTF)). Die mittlere Zeit bis zum Ausfall einer Leitbahn durch Electromigration wird durch *Black's Equation* [1] beschrieben:

$$\text{MTF} = A \cdot J^{-n} \cdot \exp\left(\frac{E_a}{k_B T}\right),$$

wobei A ein geometrie- und materialbedingter Vorfaktor, J die Stromdichte, $n \approx 2$ der Stromdichteexponent (für Aluminium und Kupfer) und $E_a \approx 0,5 \dots 0,9 \text{ eV}$ die Aktivierungsenergie sind.

4.2 Formaler Nachweis von Black's Equation

Satz 3 (Black's Equation — Herleitung). Unter der Annahme, dass (i) die Ausfallrate proportional zur Atomfluss-Divergenz ist und (ii) der Atomfluss $F \propto J^n \cdot k(T)$ mit Arrhenius-Temperaturabhängigkeit gilt, folgt:

$$\text{MTF}^{-1} \propto J^n \cdot \exp\left(-\frac{E_a}{k_B T}\right).$$

Beweis. Der Atomfluss durch Electromigration ist:

$$F_{\text{EM}} = \frac{N_A \cdot D(T) \cdot Z^* q \rho J}{k_B T},$$

wobei $D(T) = D_0 \exp(-E_a/k_B T)$ der temperaturabhängige Diffusionskoeffizient, Z^* die effektive Ladungszahl, q die Elementarladung und ρ der spezifische Widerstand sind. Die Ausfallrate ist proportional zur Flussdivergenz:

$$\lambda_{\text{EM}} \propto \nabla \cdot F_{\text{EM}} \propto J^n \cdot \exp\left(-\frac{E_a}{k_B T}\right).$$

Mit $\text{MTF} = \lambda_{\text{EM}}^{-1}$ und Einbeziehung des Stromdichteexponenten $n = 2$ (empirisch für Kupferleitbahnen bei homogenem Fluss) ergibt sich Black's Equation. $\square$

4.3 Abbildung und Erläuterung




Abbildung 2: Electromigration: Mittlere Ausfallzeit (MTF) nach Black's Equation als Funktion der Stromdichte bei drei Temperaturen ($E_a = 0,7$ eV). Die doppelt-logarithmische Darstellung zeigt das J^{-2} -Gesetz als Gerade. Bei 85 °C und $J = 2,5 \times 10^{10}$ A/m 2 liegt die MTF bei ca. 10^4 h.

Abbildung 2 verdeutlicht die extreme Empfindlichkeit der MTF gegenüber Stromdichte und Temperatur. Eine Verdoppelung der Stromdichte reduziert die MTF um den Faktor vier ($n = 2$). Eine Temperaturerhöhung von 25 °C auf 85 °C reduziert die MTF für $E_a = 0,7$ eV um den Faktor $\exp[0,7/(k_B) \cdot (1/298 - 1/358)] \approx 23$.

Lemma 2 (Stromdichte-Grenzwert). Für Kupferleitbahnen in 28-nm-Technologie gilt der JEDEC-Grenzwert:

$$J_{\text{max}} \leq 2 \times 10^{10} \text{ A/m}^2 \quad \text{bei } 85 \text{ °C (AC-Betrieb)}.$$

Überschreitungen dieses Grenzwerts führen zu superlinearem MTF-Verfall gemäß Satz 3.

Bemerkung 2. Electromigration ist der einzige der drei Mechanismen, der nicht auf den Transistor selbst, sondern auf die Metallisierungsebene wirkt. Er ist daher besonders relevant für Hochstrom-Versorgungspfade und Taktnetze in FPGA- und ASIC-Designs.

5 Negative Bias Temperature Instability (NBTI)

5.1 Physikalischer Mechanismus

NBTI tritt vorrangig in PMOS-Transistoren auf, wenn eine negative Gate-Spannung angelegt wird ($V_{GS} < 0$). Das starke elektrische Feld im Oxid bricht Si-H-Bindungen an der Si/SiO₂-Grenzfläche auf, setzt Wasserstoffatome frei und hinterlässt positiv geladene Grenzflächenzustände [4, 5]. Diese Ladungen verschieben die Schwellspannung und reduzieren die Kanalmobilität.

Definition 8 (NBTI-Degradationsrate). Die NBTI-Degradation wird durch das Reaktions-Diffusions-Modell (RD-Modell) beschrieben. Im Langzeitverhalten dominiert die Diffusion des freigesetzten Wasserstoffs, was zum Potenzgesetz führt:

$$\Delta V_{th}^{NBTI}(t) = \beta \cdot t^{0.25},$$

wobei β stark von der Betriebsspannung V_{DD} und der Temperatur T abhängt.

5.2 Reaktions-Diffusions-Modell

Satz 4 (RD-Modell — Zeitexponent). Im Reaktions-Diffusions-Modell für NBTI ergibt sich der Zeitexponent $n = 1/4$ aus der dreidimensionalen Diffusion von atomarem Wasserstoff im Oxid.

Beweis. Die Reaktion an der Si/SiO₂-Grenzfläche erzeugt freie Wasserstoffatome H, die ins Oxid diffundieren. Die Anzahl der erzeugten Grenzflächenzustände N_{it} ist durch das Gleichgewicht zwischen Erzeugungsrate k_f und Rekombinationsrate $k_r \cdot [H]_{\text{interface}}$ bestimmt:

$$\frac{dN_{it}}{dt} = k_f(N_0 - N_{it}) - k_r \cdot C_H(0, t) \cdot N_{it},$$

wobei $C_H(0, t)$ die Wasserstoffkonzentration an der Grenzfläche ist. Im diffusionskontrollierten Regime ($k_f \gg k_r C_H$) löst man die Fick'sche Diffusionsgleichung in einer Dimension:

$$\frac{\partial C_H}{\partial t} = D_H \frac{\partial^2 C_H}{\partial x^2}.$$

Die Lösung liefert $C_H(0, t) \propto (D_H t)^{-1/2}$, und aus der Massenerhaltung folgt:

$$N_{it}(t) \propto \sqrt{D_H \cdot t} \cdot t^{-1/4} = (D_H)^{1/4} \cdot t^{1/4}.$$

Da $\Delta V_{th} \propto q N_{it} / C_{ox}$, ergibt sich der Exponent $n = 1/4$. □

Satz 5 (Spannungsabhängigkeit von β). Der Vorfaktor β der NBTI-Degradation hängt exponentiell von der Betriebsspannung ab:

$$\beta(V_{DD}, T) = \beta_0 \cdot \exp\left(\frac{\gamma_V \cdot V_{DD}}{k_B T}\right) \cdot \exp\left(-\frac{E_{a,NBTI}}{k_B T}\right),$$

wobei γ_V der Spannungsbeschleunigungskoeffizient und $E_{a,NBTI} \approx 0,49$ eV die thermische Aktivierungsenergie sind.

Beweis. Die Erzeugungsrate k_f ist durch den feldverstärkten Si-H-Bindungsbruch bestimmt. Für moderierte Oxide gilt:

$$k_f(V_{DD}, T) = k_{f,0} \cdot \exp\left(\frac{q\gamma_V V_{DD}}{k_B T}\right) \cdot \exp\left(-\frac{E_{a,\text{NBTI}}}{k_B T}\right).$$

Da $N_{it} \propto k_f^{1/2}$ (aus dem RD-Gleichgewicht) und $\beta \propto k_f^{1/2}$, folgt die behauptete Exponentialabhängigkeit. $\square$

5.3 Abbildung und Erläuterung




Abbildung 3: NBTI-Degradation: Schwellspannungsverschiebung $\Delta V_{th}(t) = \beta \cdot t^{0,25}$ bei drei Versorgungsspannungen (25 °C). Der flachere Anstieg ($t^{0,25}$) gegenüber HCI ($t^{0,5}$) ist deutlich erkennbar. Eine Erhöhung von V_{DD} um 10 % (1,0 auf 1,1 V) steigert β um ca. 50 %.

Abbildung 3 zeigt, dass NBTI ein langsamerer aber unaufhörlicher Prozess ist. Im Gegensatz zu HCI gibt es bei NBTI eine teilweise *Erholung* (*recovery*), wenn die negative Gate-Spannung entfernt wird. Dieses Phänomen erschwert die Messung, da die Schwellspannung zwischen Stress- und Messphase partiell recovers [5].

Lemma 3 (Recovery-Faktor). Unmittelbar nach Beendigung des Stresses recovers ΔV_{th} um einen Faktor $r \in [0,1,0,4]$, sodass die effektiv gemessene Degradation $\Delta V_{th}^{\text{mess}} = (1 - r) \cdot \Delta V_{th}^{\text{stress}}$ beträgt.

6 JEDEC-Qualifizierungsmethodik

6.1 Grundprinzip der Beschleunigung

Die JEDEC-Standards (z. B. JESD87B für HCI, JESD63 für EM) definieren Stresstestprotokolle, die durch erhöhte Temperatur, Spannung oder Stromdichte die Alterung in einem Bruchteil der Zeit herbeiführen [6].

Definition 9 (JEDEC-Beschleunigter Alterungstest). Ein beschleunigter Alterungstest (BAT) ist ein Experiment, bei dem ein Bauelement unter verschärften Bedingungen ($T_{\text{test}} > T_{\text{use}}, V_{\text{test}} > V_{\text{use}}, J_{\text{test}} > J_{\text{use}}$) betrieben wird, um die Betriebslebensdauer τ_{use} aus der Testlebensdauer τ_{test} hochzurechnen:

$$\tau_{\text{use}} = \text{AF} \cdot \tau_{\text{test}}.$$

6.2 Abbildung und Erläuterung




Abbildung 4: JEDEC-Beschleunigungsfaktor AF nach Satz 1 für drei Aktivierungsenergien ($T_{\text{use}} = 25^\circ\text{C}$). Bei 125°C und $E_a = 0,7\text{ eV}$ (typisch für NBTI) beträgt $\text{AF} \approx 130$; bei $E_a = 1,0\text{ eV}$ (typisch für Ionentransport) erreicht AF Werte über 10 000.

Abbildung 4 illustriert die außerordentliche Effizienz der thermischen Beschleunigung. Ein 1000-Stunden-Test bei 125°C entspricht bei $E_a = 0,7\text{ eV}$ einer Betriebszeit von 130 000 h ≈ 15 Jahren — der typischen Entwurfslebensdauer eines Automobilelektronik-Bauteils nach AEC-Q100.

Satz 6 (Äquivalenzzeit). Für einen Stresstest der Dauer t_{test} bei T_{test} gilt die äquivalente Betriebszeit bei Betriebstemperatur T_{use} :

$$t_{\text{use}}^{\text{equiv}} = \text{AF}(T_{\text{use}}, T_{\text{test}}) \cdot t_{\text{test}}.$$

Beweis. Direkte Folge aus Definition der mittleren Ausfallzeit und Satz 1: Da $\text{AF} = \tau_{\text{use}}/\tau_{\text{test}}$, gilt $\tau_{\text{use}} = \text{AF} \cdot \tau_{\text{test}}$, also auch für beliebige Stressdauern t : $t_{\text{use}}^{\text{equiv}} = \text{AF} \cdot t_{\text{test}}$. $\square$




Abbildung 5: Normierter Degradationsvergleich: HCI ($\propto t^{0.5}$), NBTI ($\propto t^{0.25}$) und Electromigration (kumulativer Schaden $\propto t^{1.0}$) in doppelt-logarithmischer Darstellung. EM dominiert bei langer Stresszeit durch den linearen Anstieg; HCI ist in der Frühphase am aggressivsten.

Tabelle 1: Vergleich der drei Hauptalterungsmechanismen in CMOS-Halbleitern.

Eigenschaft	HCI	EM	NBTI
Betroffene Komponente	nMOS-Kanal	Metallisierung	pMOS-Kanal
Zeitgesetz	$t^{0.5}$	kumulativ	$t^{0.25}$
Haupttreiber	Feldstärke	Stromdichte	Spannung, T
Aktivierungsenergie	0,1–0,3 eV	0,5–0,9 eV	0,49 eV
Recovery	nein	nein	ja (partiell)
JEDEC-Standard	JESD87B	JESD63	JESD90

7 Vergleich der drei Mechanismen

7.1 Abbildung und Erläuterung

7.2 Tabellarische Gegenüberstellung

Satz 7 (Dominanz bei langer Stresszeit). Für hinreichend große t gilt stets:

$$\Delta_{\text{EM}}(t) \gg \Delta_{\text{HCI}}(t) \gg \Delta_{\text{NBTI}}(t),$$

da $t^1 \gg t^{0.5} \gg t^{0.25}$ für $t \rightarrow \infty$.

Beweis. Für beliebige positive Konstanten a, b, c und hinreichend großes t gilt $c \cdot t^1 > a \cdot t^{0.5} > b \cdot t^{0.25}$, da $\lim_{t \rightarrow \infty} t^{0.5} = \infty$ und $\lim_{t \rightarrow \infty} t^{0.25} = \infty$. $\square$

8 Zusammenfassung

Diese Arbeit hat die drei dominanten Alterungsmechanismen moderner CMOS-Halbleiter — Hot Carrier Injection (HCI), Electromigration (EM) und Negative Bias Temperature Instability (NBTI) — formal modelliert, bewiesen und quantitativ visualisiert. Die zentralen Ergebnisse gliedern sich in vier Bereiche.

Formale Modellierung. Alle drei Mechanismen wurden durch Potenzgesetze beschrieben und ihre Zeitexponenten aus physikalischen Grundprinzipien hergeleitet: HCI folgt $\Delta V_{th} \propto t^{0.5}$ aus dem Reaktions-Diffusions-Gleichgewicht (Satz 2); NBTI folgt dem flacheren Gesetz $\Delta V_{th} \propto t^{0.25}$ ebenfalls aus dem RD-Modell mit dreidimensionaler Wasserstoff-Diffusion (Satz 4); EM-Ausfallzeiten werden durch Black’s Equation mit quadratischer Stromdichteabhängigkeit $\text{MTF} \propto J^{-2}$ beschrieben (Satz 3). Der thermische Beschleunigungsfaktor AF wurde exakt aus der Arrhenius-Gleichung hergeleitet (Satz 1), und die Dominanz von EM bei langer Stresszeit wurde formal bewiesen.

Multi-Mechanismus-Degradation. Reale Schaltungen unterliegen allen drei Mechanismen gleichzeitig. Die Superposition ist nicht linear, da HCI und NBTI um dieselben Grenzflächenzustände konkurrieren und NBTI-bedingte Schwellspannungsverschiebungen den Drain-Strom erhöhen, was wiederum HCI verstärkt. Abbildung 7 zeigt, dass ein gekoppeltes Modell die Degradation gegenüber linearer Superposition um bis zu 15 % überschätzt. Dieses Kopplungsphänomen ist besonders relevant für Hochfrequenzpfade in Prozessoren und FPGA-Konfigurationslogik, wo beide Transistortypen (nMOS und pMOS) gleichzeitig aktiv sind. Für die Praxis bedeutet dies, dass Lebensdauervorhersagen, die auf einem einzelnen Mechanismus basieren, systematisch zu optimistisch sind.

Pfadverifikation durch physikalische Signaturen. Ein zentraler neuer Beitrag dieser Arbeit ist die Formalisierung des Konzepts der *passiven Pfadverifikation*: Aktive logische Pfade hinterlassen messbare physikalische Spuren in Form von Schwellspannungsverschiebungen (HCI, NBTI) und Void-Bildung (EM). Durch differenzielle Timing-Messungen vor und nach einem gezielten Stresstest können diese Spuren quantitativ ausgewertet und auf Schaltungsebene zurückgeführt werden. Abbildung 6 visualisiert dieses Prinzip als Heatmap: Regionen hoher Schaltaktivität korrespondieren direkt mit Regionen erhöhter Laufzeitverschiebung Δt_{pd} . Die Präzision dieser Methode ist durch die Messauflösung des Timing-Analyzers und die Stärke des induzierten Stresses begrenzt. Für FPGA-Boards ist eine Timing-Sensitivität von unter 5 ps erreichbar, was Schwellspannungsverschiebungen von 10–30 mV entspricht.

Technologieskalierung. Die hergeleiteten Modelle wurden auf FinFET- (7–16 nm) und Gate-All-Around-Architekturen (2 nm) extrapoliert. Dabei zeigt sich ein gegenläufiges Verhalten: HCI nimmt durch dreidimensionale Feldverteilung mit sinkender Strukturgröße ab, während NBTI durch die vergrößerte Gate-Grenzfläche zunimmt. Für GAA-Transistoren wird ein Anstieg des NBTI-Vorfaktors β um den Faktor 2–3 gegenüber planaren 28-nm-Technologien projiziert.

Verbindung zur algorithmischen Graphentheorie. Die Formalisierung von Degradationszuständen als gewichtete Graphen eröffnet eine neue Verbindung zum Subgraph Algorithmus [9]: Der strukturelle Vergleich eines Degradationsgraphen vor und nach dem Betrieb ermöglicht es, aktive Pfade algorithmisch zu identifizieren — ein Beitrag zur formalen Verifikation physikalischer Schaltungseigenschaften.

9 Ausblick

9.1 Pfadverifikation durch physikalische Alterungssignaturen

Die Nutzung von Alterungseffekten als *passiven Verifikationsmechanismus* für aktive Schaltungspfade ist ein grundlegend neuer Ansatz, der bisher in der Literatur kaum systematisch untersucht wurde. Die Grundidee ist physikalisch fundiert: Jeder Pfad, der in einer digitalen Schaltung tatsächlich durchgeschaltet wird, trägt messbaren Strom. Dieser Strom verursacht lokal HCI-Degradation an den beteiligten Transistoren und EM-Schäden in den zugehörigen Metallisierungspfaden. Ein Pfad, der nie aktiviert wurde, zeigt diese Signaturen nicht. Im Prinzip lässt sich damit aus dem physikalischen Zustand eines Chips rückschließen, welche logischen Pfade tatsächlich ausgeführt wurden [3, 4].

Das formale Protokoll für einen *physikalischen Stresstest zur Pfadidentifikation* sieht wie folgt aus:

1. **Baseline-Messung:** Alle kritischen Pfadverzögerungen $t_{pd,i}^{(0)}$ werden vor dem Stresstest mit einem Timing-Analyzer (z. B. Vivado Timing Analyzer oder einem externen BERT) mit sub-Pikosekunden-Auflösung gemessen.
2. **Gezielter Stresstest:** Die Schaltung wird über einen definierten Zeitraum t_s unter erhöhter Betriebsspannung $V_{DD}^{\text{stress}} > V_{DD}^{\text{nom}}$ und erhöhter Taktfrequenz f^{stress} betrieben. Dabei wird gezielt das zu verifizierende Eingabemuster angelegt, das die zu identifizierenden Pfade aktiviert.
3. **Post-Stress-Messung:** Die Pfadverzögerungen $t_{pd,i}^{(1)}$ werden erneut gemessen. Die Differenz $\Delta t_{pd,i} = t_{pd,i}^{(1)} - t_{pd,i}^{(0)}$ ist proportional zur akkumulierten HCI- und NBTI-Degradation auf Pfad i .
4. **Auswertung:** Pfade mit $\Delta t_{pd,i} > \epsilon$ (Rauschwelle) wurden aktiviert; Pfade mit $\Delta t_{pd,i} \approx 0$ wurden nicht durchgeschaltet.

Für die praktische Umsetzung auf FPGA-Entwicklungsboards wie dem Basys 3 (Artix-7) sind folgende Methoden denkbar:

- **Differenzielle Schwellspannungsmessung:** Durch Vergleich der Schaltverzögerung vor und nach einem intensiven Stresstest können aktive Pfade identifiziert werden. Der Vivado Timing Analyzer ermöglicht pfadgenaue Laufzeitmessungen, die sensitiv gegenüber ΔV_{th} -Verschiebungen von wenigen Millivolt sind. Eine HCI-Schädigung von $\Delta V_{th} = 20 \text{ mV}$ führt bei einem typischen Inverter (28 nm,




Abbildung 6: Pfadverifikation durch Timing-Shift-Heatmap: Links die simulierte Schaltaktivität auf einem 20×20-Tile-FPGA-Floorplan (normiert auf 0–1). Rechts die resultierende Laufzeitverschiebung Δt_{pd} nach Stresstest. Die räumliche Korrelation beider Karten ermöglicht die Identifikation aktiver Pfade.

$V_{DD} = 1,0\text{ V}$) zu einer Verzögerungszunahme von ca. 3–5 %, was mit einem modernen Timing-Analyzer gut messbar ist.

- **Integrated Logic Analyzer (ILA):** Der in Vivado integrierte ILA-Kern erlaubt die echtzeitnahe Beobachtung interner Signale ohne externe Messtechnik. Er misst Schaltaktivitäten mit Taktgenauigkeit und liefert die Grundlage für eine aktivitätsbasierte Degradationsvorhersage. Durch Kopplung mit dem Power Estimator von Vivado lässt sich die lokale Verlustleistung pro Logikblock schätzen.
- **Wärmebildkamera:** Infrarot-Thermografieaufnahmen des FPGA-Die zeigen lokale Verlustleistung, die direkt mit der Schaltaktivität korreliert. Moderne Wärmebildkameras (z.B. Infrared Labs InSb-basierte Systeme) erreichen eine räumliche Auflösung von 3–5 μm und eine thermische Sensitivität von $\pm 0,05\text{ K}$. Damit sind Hot-Spots auf Logikblock-Ebene lokalisierbar. Der Zusammenhang zwischen lokaler Verlustleistung P_{loc} und der Temperaturerhöhung ΔT folgt dem Fourier'schen Wärmegesetz: $\Delta T = P_{loc} \cdot R_{th}$, wobei R_{th} der thermische Widerstand des Substrats ist.
- **Emission Microscopy (EMMI):** Photon-Emission-Mikroskopie nutzt das schwache Licht, das von heißen Trägern im Kanalbereich emittiert wird. Diese Methode erlaubt die direkte Visualisierung von HCI-Aktivität mit Sub-Mikrometer-Auflösung und ist daher das präziseste Werkzeug zur Pfadidentifikation [7]. Die emittierte Photondichte ist proportional zur Zahl der heißen Träger: $\Phi \propto I_D \cdot \exp(-\phi_{it}/q\lambda\mathcal{E}_{\max})$. Durch orts aufgelöste EMMI-Aufnahmen mit einer InGaAs-Kamera können einzelne Transistoren als Emmitter identifiziert werden.
- **Scanning Spreading Resistance Microscopy (SSRM):** Diese Rasterkraftmikroskopische Methode misst den lokalen Spreizwiderstand des Halbleiters und ist sensitiv gegenüber Dotierprofil-Änderungen durch HCI-bedingte Interface-Trap-Bildung. Sie erlaubt die zweidimensionale Kartierung von Degradationsprofilen mit atomarer Auflösung.

- **Focused Ion Beam (FIB) und TEM:** FIB-Querschnitte und Transmissionselektronenmikroskopie (TEM) machen EM-bedingte Void-Bildung in Kupferleitbahnen direkt sichtbar. Diese destruktive Methode wird in der Failure Analysis eingesetzt und kann Voids von wenigen Nanometern Größe nachweisen. In Kombination mit Energy-Dispersive X-ray Spectroscopy (EDX) ist auch eine chemische Analyse der Ausfallzone möglich.
- **Time-Domain Reflectometry (TDR):** Für EM-bedingte Leitbahndefekte kann TDR genutzt werden, um Impedanzänderungen entlang von Leitbahnen nicht-destruktiv zu lokalisieren. Die Ortsauflösung ist durch die Pulsbreite begrenzt und liegt bei modernen Systemen im Submillimeter-Bereich.

9.2 Erweiterte Modellierung: Multi-Mechanismus-Degradation

Reale Schaltungen unterliegen stets mehreren Alterungsmechanismen gleichzeitig. Die lineare Superposition $\Delta V_{th}^{\text{total}} = \Delta V_{th}^{\text{HCI}} + \Delta V_{th}^{\text{NBTI}}$ ist eine grobe Näherung, die die Kopplung zwischen den Mechanismen ignoriert. Das gekoppelte System lautet:

$$\frac{d}{dt} \begin{pmatrix} \Delta V_{th}^{\text{HCI}} \\ \Delta V_{th}^{\text{NBTI}} \\ N_{\text{voids}} \end{pmatrix} = \begin{pmatrix} f_{\text{HCI}}(\Delta V_{th}^{\text{NBTI}}, V_{DD}, T, J) \\ f_{\text{NBTI}}(\Delta V_{th}^{\text{HCI}}, V_{DD}, T) \\ f_{\text{EM}}(J, T) \end{pmatrix},$$

wobei die Kopplungsterme folgende physikalische Bedeutung haben:

- NBTI-bedingte Schwellspannungsverschiebung erhöht den Übersättigungsstrom $I_{D,\text{sat}} \propto (V_{GS} - V_{th})^2$, was den HCI-erzeugenden Drain-Strom steigert: f_{HCI} wächst mit zunehmendem $\Delta V_{th}^{\text{NBTI}}$.
- HCI-erzeugte Grenzflächenzustände beschleunigen den NBTI-Prozess, da dieselben Si-H-Bindungen betroffen sind: f_{NBTI} wächst mit N_{it}^{HCI} .
- EM ist unabhängig von HCI und NBTI, beeinflusst jedoch die Leitbahntemperatur durch joule'sche Selbsterwärmung, was f_{NBTI} und f_{HCI} sekundär erhöht.

Für die numerische Lösung dieses Systems bieten sich Runge-Kutta-Verfahren 4. Ordnung an, da die Zeitskalen der Mechanismen stark verschieden sind (HCI: Sekunden bis Stunden; EM: Stunden bis Jahre). Eine steife Formulierung erfordert implizite Integrationsverfahren (z. B. Backward Differentiation Formula, BDF).

9.3 Physics-Informed Neural Networks (PINNs) zur Degradationsmodellierung

PINNs [8] sind ein besonders vielversprechender Ansatz für die Degradationsmodellierung, da sie physikalische Gesetze direkt in die Verlustfunktion des neuronalen Netzes einbetten. Der Gesamtverlust setzt sich zusammen aus:

$$\mathcal{L}_{\text{total}} = \underbrace{\mathcal{L}_{\text{data}}}_{\text{Messdaten}} + \lambda_{\text{phys}} \cdot \underbrace{\mathcal{L}_{\text{phys}}}_{\text{DGL-Residuum}} + \lambda_{\text{bc}} \cdot \underbrace{\mathcal{L}_{\text{bc}}}_{\text{Anfangsbedingungen}},$$

wobei das DGL-Residuum für HCI lautet:

$$\mathcal{L}_{\text{phys}}^{\text{HCI}} = \left\| \frac{\partial \hat{u}}{\partial t} - \frac{\alpha}{2\sqrt{t}} \right\|^2,$$




Abbildung 7: Links: Superposition von HCI und NBTI im Vergleich zur Einzelbetrachtung. Rechts: Vergleich linearer Superposition mit dem gekoppelten Modell — das gekoppelte Modell zeigt eine bis zu 15 % höhere Gesamtdegradation, da NBTI den HCI-Strom und HCI die NBTI-Defektrate erhöht.

und $\hat{u}(t)$ die PINN-Vorhersage ist. Der Vorteil gegenüber rein datengetriebenen Ansätzen ist die Extrapolationsfähigkeit: Das PINN interpoliert korrekt zwischen wenigen Messpunkten, da es das Potenzgesetz als harte Einschränkung kennt.




Abbildung 8: Links: Trainingsverlauf eines PINN für die gekoppelte HCI+NBTI-Degradation. Der physikalische Verlust (DGL-Residuum) konvergiert schneller als der Datenverlust, da die Potenzgesetze als starke Einschränkung wirken. Rechts: PINN-Vorhersage im Vergleich zum Referenzmodell — nach Konvergenz stimmen Vorhersage und Referenz auf unter 3 % überein.

Für die praktische Anwendung auf FPGA-Designs könnte ein PINN trainiert werden, das als Eingaben die Schaltaktivität α , die Betriebstemperatur $T(t)$ und die Versorgungsspannung $V_{DD}(t)$ erhält und als Ausgabe die zu erwartende Schwellspannungsverschiebung pro Logikblock vorhersagt. Das Training würde auf Teststrukturmessungen einer Referenztechnologie basieren und mit Vivado-Aktivitätsdaten konditioniert werden.

9.4 FinFET und Gate-All-Around (GAA) Transistoren

In modernen FinFET- (7 nm, 5 nm) und Gate-All-Around-Architekturen (2 nm und darunter) verändern sich die Alterungsmechanismen fundamental. Die planaren Modelle dieser Arbeit müssen modifiziert werden.




Abbildung 9: Links: HCI-Degradation für Planar (28 nm), FinFET (16 nm, 7 nm) und projiziertes GAA (2 nm). Die Reduktion des Vorfaktors α um den Faktor 5 von 28 nm zu 7 nm zeigt den Vorteil dreidimensionaler Gategeometrie. Rechts: NBTI-Degradation zeigt die gegenteilige Tendenz — durch die vergrößerte Gate-Grenzfläche steigt der Vorfaktor β mit sinkender Strukturgröße.

HCI in FinFETs. In FinFET-Transistoren verteilt sich das elektrische Feld dreidimensional über die Finnen. Das maximale Drain-seitige Feld $\mathcal{E}_{\max}$ ist bei gleichem V_{DS} geringer als im planaren Fall, da die kürzere Gatelänge durch stärkere elektrostatische Kontrolle kompensiert wird (besserer DIBL-Faktor¹). Dies reduziert α um typisch 40–60 % von 28 nm zu 16 nm. Ab 7 nm ist die HCI-Rate so gering, dass andere Mechanismen dominieren. Für GAA-Transistoren wird eine weitere Reduktion auf ca. 20 % des Planar-Wertes projiziert, da das allseitige Gate nahezu perfekte elektrostatische Kontrolle bietet.

NBTI in FinFETs und GAA. NBTI verhält sich gegenläufig: Die Grenzflächenfläche A_{it} wächst mit der Finnenanzahl. Für einen FinFET mit N_{fin} Finnen gilt:

$$A_{it}^{FinFET} = N_{fin} \cdot (2H_{fin} + W_{fin}) \cdot L_g,$$

wobei H_{fin} die Finnenhöhe, W_{fin} die Finnenbreite und L_g die Gatelänge sind. Für typische FinFET-Geometrien (7 nm: $H_{fin} = 46$ nm, $W_{fin} = 7$ nm, $L_g = 18$ nm) ist A_{it}^{FinFET} um den Faktor ≈ 6 größer als im planaren Fall. Da $\Delta V_{th}^{NBTI} \propto A_{it}$, steigt der Vorfaktor β entsprechend — ein erheblicher Nachteil in der NBTI-Zuverlässigkeit.

Electromigration in alternativen Metallen. Die Kupfer-Damascene-Prozesse der 28-nm-Ära werden in Sub-7-nm-Technologien durch Ruthenium (Ru) und Kobalt (Co) für dünne Metallschichten ersetzt, da Kupfer bei Leitbahnbreiten unter 10 nm eine stark erhöhte Widerstandsdichte zeigt. Die Aktivierungsenergie für EM in Ru beträgt $E_{a,Ru} \approx 1,0$ eV, deutlich höher als in Cu ($\approx 0,7$ eV), was zu einem höheren Beschleunigungsfaktor und damit besserer intrinsischer EM-Zuverlässigkeit führt. Allerdings sind die Vorvorfaktoren A in Black's Equation für diese neuen Materialien noch nicht vollständig charakterisiert.

¹Drain-Induced Barrier Lowering

9.5 Automotive-Qualifizierung nach AEC-Q100

Der AEC-Q100-Standard (Automotive Electronics Council) definiert für Halbleiter im Automobilbereich einen umfassenden Satz beschleunigter Stresstests, die HCI, EM und NBTI vollständig abdecken. Die vier Temperatur-Grades sind: Grade 0 ($T_J \leq 150^\circ\text{C}$), Grade 1 ($T_J \leq 125^\circ\text{C}$), Grade 2 ($T_J \leq 105^\circ\text{C}$) und Grade 3 ($T_J \leq 85^\circ\text{C}$).

Tabelle 2: AEC-Q100 Stresstest-Anforderungen für Grade 1 (125°C).

Test	Ziel	Bedingung	Dauer
HTOL (High-Temp. Operating Life)	HCI, NBTI	125°C , $V_{DD}^{\max}$	1000 h
EM (Metal Migration)	Electromigration	150°C , $2 \times J_{\max}$	1000 h
NBTI-Stresstest	NBTI	125°C , $V_{GS} = -V_{DD}$	1000 h
HAST (Highly Acc. Stress Test)	Korrosion	130°C , 85 % r.F.	96 h

Für zukünftige Technologien (Sub-7-nm, Grade 0) entstehen zwei gegenläufige Herausforderungen: Einerseits sind höhere Testtemperaturen erforderlich ($150\text{--}175^\circ\text{C}$), andererseits nimmt die Aktivierungsenergie E_a in kleineren Technologien ab, was den Beschleunigungsfaktor reduziert. Dies führt zu signifikant längeren Testzeiten oder erfordert innovativere Stressprotokolle, z. B. spannungsbasierte Beschleunigung mit $V_{\text{stress}}/V_{\text{nom}} = 1,3 \dots 1,5$.

Ein weiteres Problem ist die wachsende Variabilität: In Sub-5-nm-Technologien sind Transistoren so klein, dass einzelne Grenzflächenzustände die Schwellspannung um mehrere Millivolt verschieben können (*Random Telegraph Noise*, RTN). Die Degradation wird damit zu einem stochastischen Prozess, der statistische Lebensdauermodelle erfordert. Die Weibull-Verteilung ist hierfür der Industriestandard:

$$F(t) = 1 - \exp\left[-\left(\frac{t}{\eta}\right)^\beta\right],$$

wobei η die charakteristische Lebensdauer und β der Formparameter sind. Für EM gilt typisch $\beta \approx 1,5 \dots 2,5$; für NBTI $\beta \approx 3 \dots 5$.

9.6 Formale Verifikation von Zuverlässigkeitseigenschaften

Ein langfristiges Forschungsziel ist die Integration von Alterungsmodellen in formale Verifikationsrahmen. Die Kernfrage lautet: *Beweisbar korrekt über die gesamte Lebensdauer*. Die Antwort erfordert die Verbindung von drei Disziplinen: Halbleiterphysik (Degradationsmodelle), Mathematik (Differentialgleichungen, Stochastik) und formale Methoden (Model Checking, Theorem Proving).

Probabilistisches Model Checking mit PRISM. PRISM [10] ist ein Werkzeug für probabilistisches Model Checking, das Markov-Ketten und Markov-Entscheidungsprozesse analysiert. Eine Halbleiterschaltung kann als Markov-Kette modelliert werden, in der Zustände die Degradationsstufen repräsentieren und Übergangswahrscheinlichkeiten aus den Potenzgesetzen dieser Arbeit abgeleitet werden:

$$P(\Delta V_{th} \in [a, b] \text{ nach } t \text{ Jahren}) = \int_a^b p(\Delta V_{th}; \mu(t), \sigma(t)) d(\Delta V_{th}),$$

wobei $\mu(t) = \alpha \cdot t^{0.5}$ und $\sigma(t)$ die Streuung des Potenzgesetzes beschreiben. PRISM kann dann Eigenschaften wie $P(\text{Ausfall innerhalb von 10 Jahren}) < 10^{-6}$ formal verifizieren.

Parametrisches Timing-Analysis mit UPPAAL. UPPAAL ist ein Werkzeug für zeitbehaftetes Model Checking mit Timed Automata. Es eignet sich, um Timing-Constraints (Setup- und Hold-Zeiten) unter Berücksichtigung von Degradation zu verifizieren. Ein Timed Automaton modelliert einen Flipflop, dessen Setup-Zeit $t_{su}(t_{age}) = t_{su,0} + k \cdot \Delta V_{th}(t_{age})$ mit dem Alter zunimmt. Die Frage „Hält das Design seine Timing-Spezifikation über 15 Jahre ein?“ wird dann zu einer Erreichbarkeitsanalyse im Zustandsraum des Automaten.

Isabelle/HOL und Coq. Für die tiefste Ebene der formalen Verifikation — maschinengeprüfte Beweise der Degradationsmodelle selbst — bieten sich Proof-Assistenten wie Isabelle/HOL oder Coq an. Die in dieser Arbeit bewiesenen Sätze 2–4 könnten als formale Lemmata kodiert werden, aus denen dann Systemaussagen abgeleitet werden. Dies ist analoges Vorgehen zum Subgraph Algorithmus [9], der formale Korrektheitsnachweise für strukturelle Graphvergleiche liefert.

9.7 Open-Source-Toolchain für FPGA-Aging-Analyse

Für die Community der FPGA-Entwickler fehlt bisher eine integrierte Toolchain, die Schaltungsaktivität, Degradationsmodelle und Visualisierung verbindet. Die folgende Architektur beschreibt eine solche Toolchain:

1. **Aktivitätsextraktion:** Ein Python-Skript liest den Vivado Power Report (XML-Format) und extrahiert für jeden Logikblock (LUT, FF, DSP, BRAM) die Schaltaktivität $\alpha_i \in [0, 1]$ und die Verlustleistung P_i [mW].
2. **Degradationsberechnung:** Für jeden Block wird die akkumulierte Degradation nach t Betriebsstunden berechnet: $\Delta V_{th,i}(t) = A(T, V_{DD}) \cdot (\alpha_i \cdot t)^{0.5}$ für HCI und analog für NBTI.
3. **Timing-Impact:** Die Degradation wird in eine Verzögerungsänderung umgerechnet: $\Delta t_{pd,i} = k_{pd} \cdot \Delta V_{th,i} / V_{DD}$, und die aktualisierten Verzögerungen werden in ein SDF-File (Standard Delay Format) geschrieben, das Vivado für eine Re-Timing-Analyse einlesen kann.
4. **Floorplan-Visualisierung:** Eine Heatmap der Degradation wird über dem FPGA-Floorplan (aus dem Vivado-Device-View) überlagert und als SVG oder interaktive HTML-Datei exportiert.
5. **Synthese-Rückkopplung:** Blöcke mit hoher projizierter Degradation werden als Placement-Constraints markiert, sodass Vivado sie in thermisch günstigere Regionen des FPGAs platziert (*Aging-Aware Placement*).
6. **Alarm-Schwellen:** Für jeden Pfad wird eine Rest-Lebensdauer τ_{rem} berechnet. Unterschreitet sie einen konfigurierbaren Schwellwert, generiert das Tool einen Warnhinweis mit Empfehlungen (Taktfrequenzreduzierung, Spannungsabsenkung, Redesign).

Eine solche Toolchain könnte als Plugin für Vivado (TCL-basiert) oder als eigenständiges Python-Paket (basierend auf dem **gen-db**-Framework) realisiert werden. Die Degradationsmodelle dieser Arbeit bilden das physikalische Kernmodell.

9.8 Verbindung zum Subgraph Algorithmus

Der Subgraph Algorithmus [9] vergleicht Graphen strukturell mittels zyklischer Rotation und Longest Common Subsequence (LCS). Die Verbindung zur Halbleiteralterung entsteht auf mehreren Ebenen.




Abbildung 10: Degradationsgraphen: Links der Graph eines frischen Chips (alle Kantengewichte niedrig, gleichmäßige Degradation). Rechts der Graph nach Betrieb: Aktive Pfade T1–T2–T4–T6 haben deutlich höhere Kantengewichte (rot markiert). Der Subgraph-Vergleich beider Graphen identifiziert algorithmisch die aktiven Pfade als dominanten Teilgraph.

Degradationsgraphen. Ein Degradationsgraph $G_D = (V, E, w)$ ist ein gewichteter gerichteter Graph, in dem:

- jeder Knoten $v_i \in V$ einen Transistor oder eine Leitbahn repräsentiert,
- jede Kante $(v_i, v_j) \in E$ eine physikalische Abhängigkeit (gemeinsamer Strompfad, thermische Kopplung) beschreibt,
- das Kantengewicht $w(v_i, v_j) \in [0, 1]$ die normierte Degradation der Verbindung quantifiziert.

Nach einem Betriebszyklus hat ein aktiver Pfad ein deutlich höheres Kantengewicht als ein inaktiver Pfad. Der Subgraph Algorithmus vergleicht nun den Degradationsgraphen G_D^{after} nach dem Betrieb mit dem Referenzgraphen G_D^{before} :

- Knoten und Kanten mit $w > w_{\text{threshold}}$ bilden den *aktiven Teilgraphen* G_D^{active} .
- Der Subgraph-Vergleich $G_D^{\text{active}} \subseteq G_D^{\text{design}}$ verifiziert, ob die aktivierten Pfade der Entwurfsspezifikation entsprechen.
- Unerwartete Teilgraphen — Pfade mit hoher Degradation, die laut Spezifikation inaktiv sein sollten — weisen auf Designfehler oder unerwünschte Aktivierung durch Glitches hin.

Algorithmus zur Pfadidentifikation. Sei σ_j^{before} die Signatur von Spalte j des Degradationsgraphen vor dem Betrieb und σ_j^{after} danach. Die Differenz-Signatur $\Delta\sigma_j = \sigma_j^{\text{after}} - \sigma_j^{\text{before}}$ ist ein Maß für die Degradation auf Pfad j . Der Subgraph Algorithmus

identifiziert diejenige zyklische Rotation des Differenz-Signaturarrays, die maximale LCS-Übereinstimmung mit dem bekannten Aktivierungsmuster des Eingabevektors ergibt. Damit reduziert sich die Pfadidentifikation auf das bekannte Subgraph-Isomorphieproblem, das der Algorithmus in $O(n^3)$ löst.

Fehlerdiagnose durch Subgraph-Differenz. Die Differenz $G_D^{\text{active}} \setminus G_D^{\text{expected}}$ — also der Teil des aktiven Teilgraphen, der nicht erwartet wurde — ist der *Fehlersubgraph*. Seine Analyse gibt direkten Aufschluss über:

- *Glitch-Pfade*: Kurzfristige, unbeabsichtigte Aktivierungen durch kombinatorische Hazards, die HCI-Schäden hinterlassen.
- *Leakage-Pfade*: Subthreshold-Leckströme, die über lange Zeiten EM-relevante Stromdichten in dünnen Leitbahnen erzeugen.
- *Parametrische Fehler*: Pfade, deren Aktivierungsdauer systematisch von der Spezifikation abweicht, z. B. durch Setup-Time-Verletzungen.

Diese Verbindung öffnet ein neues Forschungsfeld an der Schnittstelle von Zuverlässigkeitsphysik und algorithmischer Graphentheorie, das sowohl für die formale Verifikation als auch für die Failure Analysis industrieller Halbleiter von hoher praktischer Relevanz ist.

9.9 Quanteneffekte und post-CMOS-Zuverlässigkeit

Mit dem Vordringen in den Sub-2-nm-Bereich werden Quanteneffekte in der Transistoralterung unvermeidlich. Tunnelströme durch das Gateoxid sind in High- k -Dielektrika bereits heute relevant und stellen einen neuen, quantenmechanischen Degradationsmechanismus dar: *Trap-Assisted Tunneling* (TAT) erzeugt Defekte nicht durch klassische Energieübertragung, sondern durch quantenmechanisches Durchdringen der Potenzialbarriere.

Für Gateoxide mit $d_{\text{ox}} < 1$ nm (typisch bei GAA-Transistoren mit High- k /Metal-Gate) gilt der direkte Tunnelstrom:

$$J_{\text{tun}} \propto \exp\left(-\frac{4\pi d_{\text{ox}}}{h} \sqrt{2m^* \phi_B}\right),$$

wobei m^* die effektive Tunnelmasse, ϕ_B die Barrierenhöhe und h das Planck'sche Wirkungsquantum sind. Die Defekterzeugungsrate durch TAT skaliert mit J_{tun}^2 und ist damit deutlich empfindlicher gegenüber Betriebsspannung als klassische HCI. Eine weitere Erhöhung der Betriebsspannung um 10 % kann die TAT-Degradationsrate um den Faktor 2–4 steigern.

Post-CMOS-Technologien wie Kohlenstoff-Nanoröhren-Transistoren (CNFET) oder 2D-Materialien (MoS₂, h-BN) zeigen völlig andere Alterungsmechanismen, da sie keine Si-SiO₂-Grenzfläche besitzen. Neue Modelle werden erforderlich sein, die die spezifischen Bindungsenergien und Defekttypen in diesen Materialien berücksichtigen.

Literatur

- [1] J. R. Black, *Electromigration — A Brief Survey and Some Recent Results*, IEEE Transactions on Electron Devices, Bd. 16, Nr. 4, S. 338–347, 1969.

- [2] E. Takeda und N. Suzuki, *An Empirical Model for Device Degradation due to Hot-Carrier Injection*, IEEE Electron Device Letters, Bd. 4, Nr. 4, S. 111–113, 1983.
- [3] C. Hu, S. C. Tam, F.-C. Hsu, P.-K. Ko, T.-Y. Chan und K. W. Terrill, *Hot-Electron-Induced MOSFET Degradation — Model, Monitor, and Improvement*, IEEE Transactions on Electron Devices, Bd. 32, Nr. 2, S. 375–385, 1985.
- [4] M. A. Alam und S. Mahapatra, *A Comprehensive Model of PMOS NBTI Degradation*, Microelectronics Reliability, Bd. 45, Nr. 1, S. 71–81, 2005.
- [5] J. H. Stathis und S. Zafar, *The Negative Bias Temperature Instability in MOS Devices: A Review*, Microelectronics Reliability, Bd. 46, Nr. 2–4, S. 270–286, 2006.
- [6] JEDEC Solid State Technology Association, *JESD87B: Procedure for Measuring N-Channel MOSFET Hot-Carrier-Induced Degradation Under DC Stress*, JEDEC Standard, 2010.
- [7] K. Nikawa, *Failure Analysis Applications of Emission Microscopy*, Proc. International Symposium for Testing and Failure Analysis, S. 151–158, 1992.
- [8] M. Raissi, P. Perdikaris und G. E. Karniadakis, *Physics-Informed Neural Networks: A Deep Learning Framework for Solving Forward and Inverse Problems Involving Nonlinear Partial Differential Equations*, Journal of Computational Physics, Bd. 378, S. 686–707, 2019.
- [9] S. Epp, *Der Subgraph Algorithmus*, Technischer Bericht, 2026. <https://github.com/hjstephan86/subgraph>
- [10] M. Kwiatkowska, G. Norman und D. Parker, *PRISM 4.0: Verification of Probabilistic Real-Time Systems*, Proc. 23rd International Conference on Computer Aided Verification (CAV), Lecture Notes in Computer Science, Bd. 6806, S. 585–591, Springer, 2011.
- [11] Automotive Electronics Council, *AEC-Q100 Rev-H: Failure Mechanism Based Stress Test Qualification for Integrated Circuits*, AEC Standard, 2006.