

Pareto-Optimierung von FPGA-DNN-Beschleunigern mittels Subgraph-Algorithmus (Latenz vs. LUTs)

