

Nescity CPUの高速化

あすた

計算内容と課題

重なる25近傍の集計と、乗除算を繰り返している

32列 × 30行、合計960セル

各セルの次世代を5 × 5近傍から計算

上下左右は反対側につながる。

全セルは更新前の盤面を参照する。

RAMは2 KiB、PRG ROMは32 KiB

6502で、集計と平均の計算を軽くしたい。

近傍の重み

$$\begin{bmatrix} 1 & 2 & 3 & 2 & 1 \\ 2 & 3 & 4 & 3 & 2 \\ 3 & 4 & 5 & 4 & 3 \\ 2 & 3 & 4 & 3 & 2 \\ 1 & 2 & 3 & 2 & 1 \end{bmatrix}$$

$$w = 5 - |dx| - |dy|$$

重みの合計は65

最適化(1/2)

近傍の集計を再利用し、結果が決まるセルは省略する

横へ1セル進むと、5列のうち4列が重なる

縦5セルを列ごとに集計し、新しく入る列だけ計算する。

住宅数は行を進めるときにも再利用する。

海と、周囲の住宅が2件未満の山は早期に判定

重い集計を省き、次に必要なセルまで先送りする。

距離が5列未満なら再利用し、5列以上なら組み直す。

更新前の値を保つため、次世代3行と旧先頭2行を保存する。

計算を省略する条件は元の更新ルールから導いている。

最適化(2/2)

除算を表引きにし、6502の命令とメモリに合わせる

対象	変更内容
平均・補正の除算	/65・/20・/3をROM上の表引きに置換
列集計・アドレス	値域に合う8 bit化とゼロページの利用
ループの管理	横位置をY、人口和の上位バイトをXに保持
行のコピー	32バイト専用とし、8バイトずつ展開

/65の表は0~6,500の全入力で、元の整数除算と一致。
世代更新の主要15関数に汎用の乗除算・剰余呼出しなし。

評価結果(1/2)

付属配置の1,280世代で、計算部分を約71倍に高速化

	配布版	最適化後
平均サイクル数／世代	42,361,551	599,899
配布版に対する速度	1.000倍	70.615倍

実ROMのsim_stepをCPUシミュレータで計測。

CRC・描画・フレーム待ち・NMIは含めない。

実機FPSは未測定。速度倍率は盤面に依存する。

初期5世代の平均は997,556サイクル、配布版比41.686倍。

評価結果(2/2)

ROMを使って高速化し、2 KiBのRAM枠に収める

使用量・余裕	配布版	最適化後
PRG ROM (32,768 B枠)	13,155 B	20,702 B
ゼロページ (256 B枠)	60 B	229 B
DATA + BSS	1,258 B	1,208 B
Cスタックと静的データの最小余裕	10 B	60 B

カートリッジRAMは使わず、内部RAMだけで動かす。

ゼロページは内部RAMの一部。スタックの余裕は検証時の観測値。

通常BSSの末尾からRAM上限までは72 Bで、スタックとの余裕とは異なる。

検証結果

1,280世代の全セルが参照Cモデルと一致

- 初期状態を含む**1,281盤面・全960セル**で一致
- 追加279配置を各2世代、周期境界や早期判定も検証
- /65の6,501入力と、補正の表を全数照合

起動・NMI・CRC・5世代の再描画を簡易PPUで確認。


CPU版の実機動作・実機FPSは未検証。

実装はこちら PR#5が今回の実装差分です

github.com/hkaomua/MICS_CUP_2026-public/pull/5

付録：最適化の経過

集計の再利用と6502向けの実装を段階的に追加



各段階は複数の変更を含む。棒の差は単独手法の寄与率ではない。

付録：処理時間の内訳

最適化後も、列の集計が計算時間の約半分を占める

処理	サイクル比率
列の集計	51.60%
セルの更新	21.24%
行ループ	14.50%
住宅数の行送り	5.46%
固定長コピー	2.20%
その他	5.00%

関数自身で実行したサイクルの内訳。呼出し先との二重計上はしない。