

Nescity FPGAの高速化

あすた

計算内容と課題

隣のセルでも同じ近傍を読み直している

32列 × 30行、合計960セル

各セルの次世代を5 × 5近傍から計算

上下左右は反対側につながる。

全セルは更新前の盤面を参照する。

配布回路は24,000回の読出し

960 × 25 セルを毎世代読み直す。

近傍の重み

$$\begin{bmatrix} 1 & 2 & 3 & 2 & 1 \\ 2 & 3 & 4 & 3 & 2 \\ 3 & 4 & 5 & 4 & 3 \\ 2 & 3 & 4 & 3 & 2 \\ 1 & 2 & 3 & 2 & 1 \end{bmatrix}$$

$$w = 5 - |dx| - |dy|$$

重みの合計は65

最適化(1/2)

重なる近傍を使い回して、読出しを減らす

段階	再利用するもの	読出し／世代
配布回路	セルごとに25近傍を集計	24,000
列の再利用	5列のうち、重なる4列	5,400
4行バッファ	縦5セルのうち、過去4行	1,208
行末の先読み	行頭4列の集計	1,088

追加の行バッファは**M9K 1個**、32ワード × 32 bit。

行末では保存した4列を使い、その間に次の行を先読みする。

最適化(2/2)

別のセルの処理を重ねて、1クロックに1セル進める

旧世代のバンクを読み、新世代のバンクへ同時に書く。
グリッドの容量は2 KiBのまま、1 KiBずつに分割する。

計算クロック	SUM	AVG	BIAS	新値	書込み
n	セルE	セルD	セルC	セルB	セルA
$n + 1$	セルF	セルE	セルD	セルC	セルB
$n + 2$	セルG	セルF	セルE	セルD	セルC

CPU側100 MHz・計算側10 MHzで、960セルを連続して書く。
完了通知は最終セルの書込み後に送る。

評価結果(1/2)

計算クロックは10 MHzのまま、配布回路から約70倍

	配布回路	最適化後
計算クロック数／世代	76,804	1,103
10 MHz換算	7.6804 ms	0.1103 ms
配布回路に対する速度	1.00倍	69.63倍

計算サイクルを98.56%削減。

測定区間はMMIOのSTARTからBUSY解除まで。

描画やCRC処理を含む実機FPSは未測定。

評価結果(2/2)

QuartusでMAX10に収容できた。M9Kは残り2個

NES全体の資源	使用数／総数	使用率
LE	6,020／8,064	75%
FF	2,573／8,064	32%
M9K	40／42	95%
DSP (9-bit要素)	0／48	0%

対象はMAX10 10M08SAE144C8GES。

アクセラレータのM9Kは**盤面2個＋行バッファ1個**。

全体の配置配線とSOF生成に成功した。

検証結果

C版との一致に加え、実機でも0500までハッシュが一致

- C版と355配置・2,058世代の全960セルで一致
- 計算中の33時点のリセットと、両バンクの照合を実施
- 実機でも**0500 (1,280世代) までハッシュ一致**を確認

配置配線後のSetup slack : 10 MHz側 +4.040 ns、100 MHz側 -2.246 ns。


100 MHz側にはタイミング違反が残る。

実装はこちら PR#4が今回の実装差分です

github.com/hkaomua/MICS_CUP_2026-public/pull/4

付録：最適化の経過

読出しの再利用と処理の並行化を段階的に追加



サイクル／世代：76,804、13,084、6,400、2,299、1,103。

付録：2セル並列化の案

残り2個のM9Kで約2倍を狙うが、ロジックが足りない可能性

盤面を偶数行・奇数行に分け、2セルを同時に読み書きする。

読出し用・書込み用の盤面RAMを、合計2個から4個に増やす。

全体の資源	現在の使用量	2セル並列化の案
M9K	40／42個（95%）	42／42個、空きなし
LE	6,020／8,064（75%）	演算回路が増加、使用量は未算出
LAB	444／504（88%）	配置の余裕も少ない

目標は同じ10 MHzで約**1.8～2倍**。未実装・未検証。

共通の演算を共有し、収容とタイミングが成立するかを確認する。