
Semana del 13 al 16 de diciembre.

El objetivo de esta práctica es realizar circuitos en los que se utilicen registros y contadores.

PARTE 1.

Analiza el circuito de la Figura y reproduce con Logisim dicho circuito para su simulación. Se trata del registro universal de desplazamiento de 3 bits visto en clase. Verifica su funcionamiento siguiendo los pasos que se indican en el cronograma que hay después de la Figura. Utiliza el componente *Reloj* para simular la señal de reloj y el componente *Buttom* para las entradas asíncronas. Usa conmutadores para las señales de control m1 m0. Visualiza la entrada E y el contenido de los biestables con sendos displays y un LED para la salida *Output*.

Registro Universal de Desplazamiento



Pasos:

- 1) Pon las señales m1m0 a 00 (carga paralelo). Inicializa el circuito a 0 (000) con la señal de Clear.
- 2) Coloca un 7 (111) en la entrada de carga paralelo E2E1E0.
- 3) Pulsa la señal de reloj. Observa que en el display de salida aparece 0 (000).

Semana del 13 al 16 de diciembre.

- 4) Cambia el modo de trabajo a m1m0=01 (carga paralelo) y pulsa la señal de reloj. Verás como aparece un 7 (111).
- 5) Cambia de nuevo el modo de trabajo a m1m0=00 (desplazamiento a la derecha con entrada de ceros) y pulsa la señal de reloj. Verás que el dato almacenado cambia a 3 (011). En este momento coloca en la entrada de carga paralelo un 3 (011).
- 6) Sin cambiar el modo de trabajo, vuelve a pulsar la señal de reloj. Verás que el dato almacenado cambia a 1 (001). Vuelve a pulsar la señal de reloj y verás que el dato almacenado pasa a ser 0 (000).
- 7) Cambia el modo de trabajo a m1m0=01 (carga paralelo) y pulsa la señal de reloj. Verás que el dato almacenado es 3 (011).
- 8) Cambia el modo de trabajo a m1m0=11 (desplazamiento a izquierda con entrada de ceros) y pulsa la señal de reloj. Verás que el dato almacenado pasa a ser 6 (110).

PARTE 2.


Diseña un circuito secuencial que genere la secuencia 0, 2, 4, 2, 0, 2, 4, 2, 0 de forma cíclica. Para ello diseña previamente un contador ascendente de 2 bits con biestables T y usa un circuito combinacional adicional que decodifica la información de los biestables para mostrar el número correspondiente de la secuencia en un display.

Solución

En primer lugar, se diseña un contador síncrono ascendente de 2 bits con biestables T.

$Q_1(t)$	$Q_0(t)$	$Q_1(t+1)$	$Q_0(t+1)$	T_1	T_0
0	0	0	1	0	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	0	0	1	1

Calculando las excitaciones a los biestables queda $T_1 = Q_0$ y $T_0 = 1$.




Semana del 13 al 16 de diciembre.

En segundo lugar, hay que diseñar un circuito que para cada uno de los 4 valores de contador, genere los números 0, 2, 4 y 2.

$Q_1(t$	$Q_0(t)$	$S_2 S_1 S_0$	Número
0	0	$0 \ 0 \ 0$	0
0	1	0 1 0	2
1	0	1 0 0	4
1	1	$0 \ 1 \ 0$	2

Calculando las salidas queda $S_2 = Q_1 \cdot Q_0$, $S_1 = Q_0$ y $S_0 = 0$.



INFORMACIÓN ADICIONAL

Aunque no es objeto de esta práctica, también se podría haber diseñado el contador directamente como circuito secuencial generando la secuencia 0, 2, 4, 2, 0, 2 ... No es un simple diseño de contador de secuencia específica, ya que hay un valor, concretamente el 2, que se repite. Por tanto, a la pregunta de qué número viene después del 2 no se le puede dar una respuesta con un solo número.

La solución es crear un 2 "ascendente", que va seguido de un 4, y un 2 "descendente", que va seguido de un 0. De esta manera se necesita un biestable más, Q_3 , para decir si es ascendente (Q_3 =0) o descendente (Q_3 =1) el número 2. Como es el único número que tiene esa problemática, ese biestable para los demás números es innecesario, lo que creará condiciones de "No Importa", junto con los números que no existen. Sin embargo, aunque 0 y 4 no tiene esa problemática hay que asignarles un sentido para codificarlos. Es irrelevante puesto que el valor del biestable adicional no es una salida externa, pero siendo coherentes con el criterio anterior el 0 sería "ascendente" porque detrás de él viene un número mayor, y el 4 sería "descendente", porque detrás de él viene un número menor. De esta forma, la tabla de verdad, realizada con biestables T, quedaría como sigue:

$Q_3(t)$	$Q_2(t)$	$Q_1(t)$	Q ₀ (t)	$Q_3(t+1)$	$Q_2(t+1)$	$Q_1(t+1)$	$Q_0(t+1)$	T ₃	T_2	T_1	T_0
0	0	0	0	0	0	1	0	0	0	1	0
0	0	0	1	X	X	X	X	X	X	X	X
0	0	1	0	1	1	0	0	1	1	1	0
0	0	1	1	X	X	X	X	X	X	X	X
0	1	0	0	X	X	X	X	X	X	X	X
0	1	0	1	X	X	X	X	X	X	X	X
0	1	1	0	X	X	X	X	X	X	X	X
0	1	1	1	X	X	X	X	X	X	X	X
1	0	0	0	X	X	X	X	X	X	X	X
1	0	0	1	X	X	X	X	X	X	X	X
1	0	1	0	0	0	0	0	1	0	1	0
1	0	1	1	X	X	X	X	X	X	X	X
1	1	0	0	1	0	1	0	0	1	1	0
1	1	0	1	X	X	X	X	X	X	X	X
1	1	1	0	X	X	X	X	X	X	X	X
1	1	1	1	X	X	X	X	X	X	X	X

Semana del 13 al 16 de diciembre.


 $T_3 = Q_1$

 $T_2 = Q_3 \text{ xor } Q_1$

 $T_1 = 1$

 $T_0 = 0$

que genera el circuito:



En este caso concreto el problema se podría simplificar, ya que al ser todos los números pares, el bit menos significativo es 0 y podríamos obviarlo, y el problema reduce un biestable, ya que se trataría de generar la secuencia 0, 1, 2, 1, 0, 1, ... y añadir un 0 como bit menos significativo. En este caso la tabla, realizada con biestables T y D, sería:

$Q_2(t)$	$Q_1(t)$	$Q_0(t)$	$Q_2(t+1)$	$Q_1(t+1)$	$Q_0(t+1)$	T_2	\mathbf{D}_1	T_0
0	0	0	0	0	1	0	0	1
0	0	1	1	1	0	1	1	1
0	1	0	X	X	X	X	X	X
0	1	1	X	X	X	X	X	X
1	0	0	X	X	X	X	X	X
1	0	1	0	0	0	1	0	1
1	1	0	1	0	1	0	0	1
1	1	1	X	X	X	X	X	X

$$T_2 = Q_0$$

$$D_1 = Q'_2 \cdot Q_0$$

$$T_0 = 1$$

y el circuito sería:

