CHƯƠNG 3. BÀI_2: BÌA KARNAUGH

- Các khái niệm cơ bản
- Các cách thiết kế một mạch logic
- Bìa Karnaugh
- Cổng XOR & XNOR
- Giới thiệu một số mạch logic



Các khái niệm cơ bản

Ví dụ

Dùng định lý Boole để đơn giản hàm sau:

$$F(X,Y,Z) = (X + Y) (X + \overline{Y}) (\overline{XZ})$$

```
(X + Y) (X + \overline{Y}) (X\overline{Z})
                                       Idempotent Law (Rewriting)
 (X + Y) (X + Y) (X + Z)
                                       DeMorgan's Law
 (XX + X\overline{Y} + XY + Y\overline{Y})(\overline{X} + Z)
                                       Distributive Law
((X + Y\overline{Y}) + X(Y + \overline{Y}))(\overline{X} + Z)
                                       Commutative & Distributive Laws
((X + 0) + X(1))(\overline{X} + Z)
                                       Inverse Law
  X(\overline{X} + Z)
                                       Idempotent Law
  XX + XZ
                                       Distributive Law
   0 + XZ
                                       Inverse Law
      XZ
                                       Idempotent Law
```

4



Phân tích

- Thông qua ví dụ rút gọn biểu thức ở trên, có nhiều cách để biểu diễn cùng một hàm Boole
 - Những cách này *tương đương về mặt logic (logically equivalent)*
 - Những biểu thức tương đương về mặt logic có cùng bảng sự thật
- Để giảm bớt những rắc rối có thể có, những nhà thiết kế biểu diễn hàm Boole dưới dạng chính tắc (canonical) hoặc dạng chuẩn (standardized)

Minterms

6

- Minterms là các nhóm AND mà tất cả các biến xuất hiện ở dạng bình thường (nếu là 1) hoặc dạng bù (complement) (nếu là 0)
- Mỗi biến nhị phân có thể xuất hiện ở dạng bình thường (X) hoặc dạng bù (X'), có 2ⁿ tích chuẩn trong trường hợp có n biến
- Vd: 2 biến (X và Y) tạo 2 x 2 = 4 tổ hợp:

XY (cả 2 ở dạng bình thường)

XY' (X bình thường, Y bù)

X'Y (X bù, Y bình thường)

X'Y' (cả 2 ở dạng bù)

<u> Siảng viên: ThS. Phan Như Minh</u>

Maxterms

7

- Maxterms là các nhóm OR mà tất cả các biến xuất hiện ở dạng bình thường (nếu là 0) hoặc dạng bù (complement) (nếu là 1)
- Mỗi biến nhị phân có thể xuất hiện ở dạng bình thường (X) hoặc dạng bù (X'), có 2ⁿ tổng chuẩn trong trường hợp có n biến
- Vd: 2 biến (X và Y) tạo 2 x 2 = 4 tổ hợp:
 - X + Y (cả 2 ở dạng bình thường)
 - X + Y' (X bình thường, Y bù)
 - X'+ Y (X bù, Y bình thường)
 - X' + Y' (cả 2 ở dạng bù)

<u>Giảng viên: ThS. Phan Như Minh</u>



Minterms & Maxterms

X	У	Index	Minterm	Maxterm
0	0	0	$m_0 = x' y'$	$M_0 = x + y$
0	1	1	$m_1 = x' y$	$M_1 = x + y'$
1	0	2	$m_2 = x y'$	$M_2 = x' + y$
1	1	3	$m_3 = x y$	$M_3 = x' + y'$

- minterm m_i sẽ là 1 đối với mỗi sự kết hợp của x và y
- maxterm là bù của minterm
- M_i = m_i' hoặc m_i = M_i'

#	X	У	Z	Minterm	Maxterm
0	0	0	0	$m_0 = x' y'z'$	$M_0 = x + y + z$
1	0	0	1	$m_1 = x'y'z$	$M_1 = x + y + z$
2	0	1	0	m ₂ =x'yz'	$M_2 = x + y' + z$
3	0	1	1	$m_3 =$	$M_3 =$
4					



UNIVERSITY OF SAMSPORT RECENDED BY

Minterms & Maxterms (tt)

X	У	Z	Index	Minterm	Maxterm
0	0	0	0	$m_0 = x' y' z'$	$M_0 = x + y + z$
0	0	1	1	$m_1 = x' y' z$	$M_1 = x + y + z'$
0	1	0	2	$m_2 = x' y z'$	$M_2 = x + y' + z$
0	1	1	3	$m_3 = x' y z$	$M_3 = x + y' + z'$
1	0	0	4	$m_4 = x y' z'$	$M_4 = x' + y + z$
1	0	1	5	$m_5 = x y' z$	$M_5 = x' + y + z'$
1	1	0	6	$m_6 = x y z'$	$M_6 = x' + y' + z$
1	1	1	7	$m_7 = x y z$	$M_7 = x' + y' + z'$



Dạng chính tắc (Canonical Forms)

- □ Tổng các tích chuẩn (Sum of minterms)
 - Dựa vào bảng sự thật, viết biểu thức tổng các tích chuẩn bằng cách chọn các hàng mà tại đó hàm output có giá trị là 1
- Tích các tổng chuẩn (Product of maxterms)
 - Dựa vào bảng sự thật, viết biểu thức tích các tổng chuẩn bằng cách chọn các hàng mà tại đó hàm output có giá trị là 0

Câu 24:

Cho hàm logic dạng tuyển sau:

$$Z = F(A, B, C) = \sum (1,2,3,5,7)$$

Hãy tối giản hóa bằng phương pháp đại số.

Câu 25:

Cho hàm logic dạng hội sau:

$$Z = F(A, B, C) = \prod (0,4,6)$$

Hãy tối giản hóa bằng phương pháp đại số.



Dạng chính tắc (Canonical Forms) (tt)

#	A	В	C	F
0	0	0	0	0
1	0	0	1	1
2	0	1	0	1
3	0	1	1	0
4	1	0	0	0
5	1	0	1	1
6	1	1	0	1
7	1	1	1	0

□ Tổng các tích chuẩn (Sum of minterms)

$$F = \sum (1, 2, 5, 6)$$

= A'B'C + A'BC' + AB'C + ABC'

□ Tích các tổng chuẩn (Product of maxterms)

$$F = \prod (0, 3, 4, 7)$$

= (A+B+C)(A+B'+C')(A'+B+C)(A'+B'+C')



Dạng chính tắc (Canonical Forms) (tt)

Sum of Minterms (∑)	Product of Maxterms (Π)
Chỉ quan tâm tổ hợp input mà F=1	Chỉ quan tâm tổ hợp input mà F=0
$X = 0 \Longrightarrow X$	X = 0 => X
X = 1 = X	$X = 1 \Longrightarrow X'$



Dạng chuẩn (Standard

Form)

- Dạng chính tắc có thể được đơn giản hoá để thành dạng chuẩn tương đương
 - lt nhóm AND (hoặc OR) và/hoặc các nhóm này có ít biến hơn
- Tổng các tích SoP (Sum-of-Product)

$$F(x,y,z) = xy + xz + yz$$

Tích các tổng - PoS (Product-of-Sum)

$$F(x,y,z) = (x+y)(x+z)(y+z)$$

Có thể chuyển SoP về dạng chính tắc bằng cách AND thêm (x+x') và PoS về dạng chính tắc bằng cách OR thêm xx'



Thiết kế mạch logic




Đặc tả đầu vào (Specification)

- Thiết kế một mạch logic với
 - □ 3 inputs
 - □ 1 output
 - Output ở mức HIGH khi đa số input ở mức HIGH




Bước 1: xây dựng bảng sự thật



Α	В	С	X
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1



Bước 2: chuyển bảng sự thật sang biểu thức logic






```
    Bước 3: đơn giản biểu thức logic bằng các biến đổi đại số X = A'BC + AB'C + ABC' + ABC
    = A'BC + ABC + AB'C + ABC + ABC' + ABC
    = BC + AC + AB
```



Bước 4: vẽ sơ đồ mạch logic cho

$$X = BC + AC + AB$$





- Nhận xét hai vấn đề của biến đổi đại số:
 - Không có tính hệ thống
 - Rất khó để kiểm tra rằng giải pháp tìm ra đã là tối ưu hay không

=> BÌA KARNAUGH

Bìa Karnaugh



Chi phí đế hiện thực một mạch logic

- Chí phí để tạo ra một mạch logic liên quan đến
 - Số cổng (gates) sử dụng và
 - Số đầu vào của mỗi cổng
- Chi phí của một biểu thức boolean B biểu diễn dưới dạng tổng của các tích (Sum-of-Product) được tính như sau:

$$C(B) = O(B) + \sum_{j=0}^{k-1} P_j(B)$$

□ *k*: số term trong B

$$O(B) = \begin{cases} m \text{ khi B có } m \text{ term} \\ 0 \text{ khi B có } 1 \text{ term} \end{cases}$$

$$O(B) = \begin{cases} m \text{ khi B có } m \text{ term} \\ O(B) = \begin{cases} m \text{ khi term thứ } j \text{ có } m \text{ literal} \\ O \text{ khi B có 1 term} \end{cases}$$

$$P_j(B) = \begin{cases} 0 \text{ khi term thứ } j \text{ có 1 literal} \end{cases}$$

Literal: biến Boolean ở dạng bình thường hoặc dạng bù



Chi phí để hiện thực một mạch logic (tt)

Tính chi phí của các biểu thức sau:

$$C(B) = O(B) + \sum_{j=0}^{k-1} P_j(B)$$

$$O(B) = \begin{cases} m \text{ khi B có } m \text{ term} \\ 0 \text{ khi B có } 1 \text{ term} \end{cases}$$

$$P_{j}(B) = \begin{cases} m \text{ khi term thứ } j \text{ có } m \text{ literal} \\ 0 \text{ khi term thứ } j \text{ có } 1 \text{ literal} \end{cases}$$

$$f1(w,x,y,z) = wxy'z + wxyz'$$

$$f2(w,x,y,z) = w' + x' + yz + y'z'$$


$$g1(XYZ) = XY + X'Z + YZ$$

$$g2(XYZ) = XY + X'Z$$


$$h1(a,b) = ab$$

$$h2(a,b) = b'$$










minterm locations

		BC	0		
ABC	l _F	БС	0	1	
000	0	00	0		
001	0				
010	1	01	0	0	
011	1				
100	1				
101	0	11	1	0	
110	1		+		
111	0	10			
	-	10		1	
F = A'BC' + A'BC + AB'C' + ABC'					


$$= A'B + AC' + BC'$$

$$= A'B + AC'$$
















hay



Nhóm ô màu đỏ là dư thừa => kết quả không tối ưu


Chính xác






$$F = a'b'+bc'+ac = a'c'+b'c+ab$$






 $f_2 = \sum m(0,2,3,5,6,7,8,10,11,14,15)$ ab cd Simpl











Quy tắc rút gọn bìa Karnaugh

- Khoanh vòng (looping) là quá trình kết hợp các ô kề nhau lại với nhau. Thông thường ta khoanh các ô chứa giá trị 1.
- Ngõ xuất có thể được đơn giản hóa bằng cách khoanh vòng.





Quy tắc tính giá trị của 1 vòng


- Khi một biến xuất hiện cả dạng đảo và không đảo trong một vòng, biến đó sẽ được đơn giản khỏi biểu thức.
- Các biến chung cho mọi ô trong một vòng phải xuất hiện trong biểu thức cuối cùng.



Khoanh vòng 2 ô kề nhau











Khoanh vòng 2 ô kề nhau (tt)




$$X = \overline{B}\overline{C}\overline{D} + \overline{A}BD$$




$$X = \overline{ABC} + ABD$$




Khoanh vòng 4 ô kề nhau









Khoanh vòng 4 ô kề nhau (tt)








Khoanh vòng 4 ô kề nhau (tt)




$$X = \overline{BD}$$




Khoanh vòng 8 ô kề nhau








Khoanh vòng 8 ô kề nhau (tt)








Quá trình đơn giản hóa

- Xây dựng bảng K-map và đặt 1 hoặc 0 trong các ô tương ứng với bảng sự thật.
- Khoanh vòng các ô giá trị 1 đơn lẻ, không tiếp giáp với các ô giá trị 1 khác (vòng đơn).
- Khoanh vòng các cặp giá trị 1 không tiếp giáp với các ô giá trị 1 nào khác nữa (vòng kép).
- Khoanh vòng các ô 8 giá trị 1 (nếu có) ngay cả nếu nó chứa 1 hoặc nhiều ô đã được khoanh vòng.
- Khoanh vòng các ô 4 giá trị 1 (nếu có) chứa một hoặc nhiều ô chưa được khoanh vòng. Phải đảm bảo số vòng là ít nhất.
- Khoanh vòng các cặp giá trị 1 tương ứng với các ô giá trị 1 chưa được khoanh vòng. Phải đảm bảo số vòng là ít nhất.
- Tạo cổng OR các số hạng được tạo bởi mỗi vòng




Ví dụ



$$X = \overline{AB}C\overline{D} + ACD + BD$$

UNIVERSITY OF MARROW TECHNOLOGY


Ví dụ (tt)



$$X = \overline{A}CD + \overline{A}B + B\overline{C}$$




Ví dụ (tt)



$$X = B\overline{C} + \overline{A}C$$



Ví dụ (tt)



$$X = A.B.\overline{C} + \overline{A}.\overline{C}.D + \overline{A}.B.C + A.C.D$$




PP bảng Karnaugh - Tóm tắt

- So sánh với phương pháp đại số, phương pháp dùng K-map có tính hệ thống hơn, ít bước hơn và luôn tạo ra được biểu thức tối giản nhất.
- Bảng Karnaugh có thể dùng tối đa là với hàm 6 biến. Đối với những mạch có số ngõ nhập lớn (>6), người ta dùng thêm các kỹ thuật phức tạp để thiết kế.



Trường hợp "Don't Care"



Giả thuyết: N₁ không bao giờ cho kết quả khi ABC = 001 and ABC = 110

Câu hỏi: F cho ra giá trị gì trong trường hợp ABC = 001 and ABC = 110?

We don't care!!!



Trường hợp "Don't Care" (tt)

Trong trường hợp này thì chúng ta phải làm thế nào để đơn giản N₂?

A	В	C	F	
0	0	0	1	Nếu ta giả sử F(0,0,1) = 0 và
0	0	1	X 0	F(1,1,0)=0, ta có biểu thức sau:
0	1	0	1	
0	1	1	1	
1	0	0	0	F(A,B,C) = A'B'C' + A'BC' + A'BC + ABC
1	0	1	0	= A'C'(B' + B) + (A' + A)BC
	1	0	* 0	= A'C'-1 + 1-BC
1	1	1	1	= /(0-111-00
			I	= A'C' + BC



Trường hợp "Don't Care" (tt)


□ Tuy nhiên, nếu giả sử sử F(0,0,1) = 1 và F(1,1,0)=1, ta có biểu thức sau:
F(A,B,C) = A'B'C' + A'B'C + A'BC' + A'BC + ABC' + ABC

So sánh với giải pháp với giả thuyết trước đó: F(A,B,C) = A'C' + BC. Giải pháp nào rẻ hơn?



Trường hợp "Don't Care" (tt)

Tất cả các giá trị 1 phải được tính, nhưng X là tùy chọn và sẽ chỉ có giá trị 1 chỉ khi chúng giúp đơn giản biểu thức.



Câu 33:

Tối thiểu hóa các hàm sau bằng bìa Các-nô:

$$F(A, B, C, D) = \sum (0,2,5,6,9,11,13,14)$$

Câu 34:

Tối thiểu hóa các hàm sau bằng bìa Các-nô:

$$F(A, B, C, D) = \sum (0,1,3,5,8,9,13,14,15)$$

Câu 35:

Tối thiểu hóa các hàm sau bằng bìa Các-nô:

$$F(A, B, C, D) = \sum (2,4,5,6,7,9,12,13)$$

Câu 36:

Tối thiểu hóa các hàm sau bằng bìa Các-nô:

$$F(A, B, C, D) = \prod (1,4,6,7,9,10,12,13)$$

Câu 21. Tối thiểu hóa các hàm sau bằng bìa Các-nô.


$$F(A,B,C,D) = \sum (1,3,4,5,7,9,11,14) + d(6,12,13)$$

Bước 1. Lập bảng các nô

Bước 2. Tối giảm các nô

Bước 3. Kết quả

$$F(A, B, C, D) =$$



Câu 24:

Cho hàm logic dạng tuyển sau:

$$Z = F(A, B, C) = \sum (1,2,3,5,7)$$

Hãy tối giản hóa bằng phương pháp đại số.

Câu 25:

Cho hàm logic dạng hội sau:

$$Z = F(A, B, C) = \prod (0,4,6)$$

Hãy tối giản hóa bằng phương pháp đại số.

Câu 26:

Cho hàm logic dạng tuyển sau:

$$Z = F(A, B, C, D) = \sum (1,2,4,5,6,8,9,10,14)$$

Xây dựng sơ đồ mạch logic thực hiện hàm chỉ dùng các phần tử NAND hai lối vào. **Câu 27**:

Cho hàm số:

$$Y = F(A, B, C, D) = \prod (0,1,3,7,8,9,11,12,13,15)$$

Xây dựng sơ đồ mạch logic thực hiện hàm chỉ dùng các phần tử NOR hai lối vào. **Câu 28**:

Cho hàm logic dạng tuyển sau:

$$Z = F(A, B, C) = \sum (1,2,3,5,7)$$

Thiết kế mạch logic trên

Câu 21. Tối thiểu hóa các hàm sau bằng bìa Các-nô.

$$F(A,B,C,D) = \sum (1,3,4,5,7,9,11,14) + d(6,12,13)$$

Câu 22. Cho hàm bool dùng bản đồ Các_nô để:

$$F(A,B,C,D) = \sum_{A} (0,1,6,8,9,11,14,15) + d(2,3,10)$$

- a. Xác định dạng chuẩn tổng các tích của hàm f (gọi là hàm g)
- b. Xác định dạng chuẩn tích các tổng của hàm f (gọi là hàm h)
- c. So sánh hai hàm g và h
- d. Xây dựng sơ đồ hàm g và đánh giá OUTPUTs của mạch logic trên.

Câu 23. Cho hàm bool dùng bản đồ Các_nô để:

$$F(A,B,C,D) = \sum (3,4,5,7,10,12,13) + d(8,9,11)$$

- a. Xác định dạng chuẩn tổng các tích của hàm f (gọi là hàm g)
- b. Xác định dạng chuẩn tích các tổng của hàm f (gọi là hàm h)
- c. So sánh hai hàm g và h
- d. Xây dựng sơ đồ hàm g và đánh giá OUTPUTs của mạch logic trên.

Câu 24. Cho hàm bool $f(A, B, C, D) = \prod (3, 4, 5, 6, 10, 12, 13) + d(8, 11)$, Dùng bản đồ Karnaugh để rút gọn theo :

- a. Dạng tổng các tích của hàm f
- b. Dạng tích các tổng của hàm f

3.4 Cho hàm bool:

$$f(A,B,C,D) = \sum (0,1,2,6,8,9,11,14,15) + d(3,10)$$
, dùng bản đồ Karnaugh để:

- a. Xác định dạng chuẩn tổng các tích của hàm f (gọi là hàm g)
- b. Xác định dạng chuẩn tích các tổng của hàm f (gọi là hàm h)
- c. So sánh hai hàm g và h
- d. Vẽ sơ đồ mạch hàm g mà chỉ sử dụng cổng NAND.

3.5 Cho hàm bool:

$$f(A,B,C,D) = \sum (3,4,5,7,10,12,13) + d(8,9,11)$$
, Dùng bản đồ Karnaugh để:

- a. Xác định dạng chuẩn tổng các tích của hàm f (gọi là hàm g)
- b. Xác định dạng chuẩn tích các tổng của hàm f (gọi là hàm h)
- c. So sánh hai hàm g và h
- d. Vẽ sơ đồ mạch hàm g mà sử dụng cổng NOR.


Mạch tổ hợp

► Khái niệm


- Mạch tổ hợp (combinational circuit) là mạch logic trong đó tín hiệu ra chỉ phụ thuộc tín hiệu vào ở thời điểm hiện tại.
- Là mạch không nhớ (memoryless) và được thực hiện bằng các cổng logic cơ bản
- Mạch tổ hợp được cài đặt từ 1 hàm hoặc bảng chân trị cho trước
- Được ứng dụng nhiều trong thiết kế mạch máy tính

Bộ dồn kênh (Multiplexer)

- o 2ⁿ đầu vào dữ liệu D
- o n đầu vào lựa chọn S
- o 1 đầu ra F
- (S) xác định đầu vào (D) nào sẽ ^{DO} được nối với đầu ra (F)





S2	S1	F
0	0	D0
0	1	D1
1	0	D2
1	1	D3



Bộ phân kênh (Demultiplexer)


- Ngược với bộ dồn kênh
- Tin hiệu điều khiển (S) sẽ chọn đầu ra nào kết nối với đầu vào (I)
- O Ví dụ: Demux 1-to-4







Bộ giải mã (Decoder)


- Bộ giải mã chọn một trong 2ⁿ đầu ra (O) tương ứng với một tổ hợp của n đầu vào (I)
- o Ví dụ: Mạch giải mã 2 ra 4







Bộ giải mã 2->4




(G	В	Α	Y0	<u>Y</u> 1	Y2	<u>Y</u> 3
	0	0	0	0	1	1	1
	0	0	1	1	0	1	1
	0	1	0	1	1	0	1
	0	1	1	1	1	1	0
	1	Х	Х	1	1	1	1

Mạch so sánh (Comparator)


- So sánh các bit của 2 ngô vào và xuất kết quả 1 nếu bằng nhau.
- Ví dụ: Mạch so sánh 4 bit dùng các cổng XOR

Α	В	A XOR B
0	0	0
0	1	1
1	0	1
1	1	0




Mạch tính toán

- Mạch dịch (Shifter)
 - Dịch các tín hiệu sang trái hoặc phải 1 vị trí. Ứng dụng cho phép nhân/chia cho 2.
 - Ví dụ: mạch dịch 8 bit với tín hiệu điều khiển chiều dịch trái (C=0) hay phải (C=1)




- Mạch cộng bán phần (Half adder)
 - Cộng 2 bit đầu vào thành 1 bit đầu ra và 1 bit nhớ

Α	В	Sum	Carry
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1




- Mạch cộng toàn phần (Full adder)
 - Cộng 3 bit đầu vào thành 1 bit đầu ra và 1 bit nhớ
 - Cho phép xây dựng bộ cộng nhiều bit

A	В	Carry in	Sum	Carry out
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1




Mạch cộng nhiều bit

Ghép từ nhiều bộ cộng toàn phần



- Mạch cộng và trừ
 - o Mạch trừ: Đổi sang số bù 2 rồi cộng
 - O Có thể dùng chung mạch cộng để thực hiện phép trừ



OF = overflow bit SW = Switch (select addition or subtraction) Ví dụ ALU 1 bit


F_0F_1	Functions
00	A AND B
01	A OR B
10	
11	A + B

Điều kiện bình thường

ENA=1


ENB=1

INVA=0



>ALU 8 bit

Ví dụ tạo 1 mạch ALU 8 bit bằng cách ghép 8 bộ
 ALU 1 bit ở ví dụ trước




Mạch tuần tự

► Khái niệm


- Mạch tuần tự (sequential circuit) là mạch logic trong đó tín hiệu ra phụ thuộc tín hiệu vào ở hiện tại và quá khứ
- Là mạch có nhớ, được thực hiện bằng phần tử nhớ (Latch, Flip-Flop) và có thể kết hợp với các cổng logic cơ bản
- Úng dụng làm bộ nhớ, thanh ghi, mạch đếm,...
 trong máy tính

Mạch chốt (Latch)

- Dùng 2 cổng NOR mắc hồi tiếp với nhau. S, R là ngõ vào, Q và Q
 là ngõ ra.
- Đây là mạch chốt SR. Nó có thể ở 1 trong 2 trạng thái Q=1 hoặc
 Q=0 khi S=R=0.
- o Khi S=1 → Q=1 bất kể trạng thái trước đó (set)
- Khi R=1 → Q=0 bất kể trạng thái truớc đó (reset)




- Mạch chốt SR có xung Clock
 - Thêm vào mạch chốt SR 2 cổng AND nối với xung đồng hồ
 để điều khiển trạng thái mạch chốt tại thời điểm xác định
 - Tín hiệu vào chỉ có tác dụng khi xung clock=1 (mức cao)



Mạch chốt D có xung Clock


- Mạch chốt SR sẽ ở trạng thái không xác định khi S=R=1
- Khắc phục bằng cách chỉ dùng 1 tín hiệu vào và đấu nối R với S qua cổng NOT
- Đây chính là mạch bộ nhớ 1 bit với D là ngõ vào, Q là ngõ
 ra



- **Câu 44.** Trình khái niệm mạch tổ hợp và Xây dựng mạch logic bộ dồn kênh (Multiplexer)? Lấy ví dụ minh họa?
- **Câu 45.** Trình khái niệm mạch tổ hợp và Xây dựng mạch logic bộ phân kênh (Demultiplexer)? Lấy ví dụ minh họa?
- **Câu 46.** Trình khái niệm mạch tổ hợp và Xây dựng mạch logic bộ giải mã (Decoder)? Lấy ví dụ minh họa?
- **Câu 47.** Trình khái niệm mạch tổ hợp và Xây dựng mạch logic mạch so sánh (Comparator)? Lấy ví dụ minh họa?
- **Câu 48.** Trình khái niệm mạch tính toán và Xây dựng mạch dịch (Shifter)? Lấy ví dụ minh họa?
- Câu 49. Trình khái niệm mạch tính toán và Xây dựng mạch cộng bán phần (Half adder)? Lấy ví dụ minh họa?
- **Câu 50.** Trình khái niệm mạch tính toán và Xây dựng mạch cộng toàn phần (Full adder)? Lấy ví dụ minh họa?


Flip-Flop

 Trong thực tế ta muốn bộ nhớ chỉ được ghi trong 1 khoảng thời gian nhất định → cần thiết kế mạch xung Clock tác dụng theo cạnh (lên hoặc xuống)




D Flip-Flop

- Là mạch chốt D có xung Clock điều khiển bằng Flip-flop
- o Phân biệt:
 - Flip-flop: edge triggered
 - Latch: level triggered




Ký hiệu mạch chốt và Flip-




- a) Mạch chốt D tác động theo mức 1 (clock=1)
- b) Mạch chốt D tác động theo mức 0 (clock=0)
- c) Flip-flop D tác động theo cạnh lên (clock= 0→1)
- d) Flip-flop D tác động theo cạnh xuống (clock= $1 \rightarrow 0$)

Thanh ghi (Register)

- Việc ghép nối nhiều ô nhớ 1 bit tạo thành các
 ô nhớ lớn hơn
- Ví dụ: Vi mạch 74273 gồm 8 D flip-flop ghép nối lại tạo thành 1 thanh ghi 8 bit





Ví dụ: mạch bộ nhớ 4 ô x 3 bit

A: Address

o I: Input data

O: Output data

CS: Chip select

o RD: Read/write


OE: Output enable

Write:

CS=1, RD=0, OE=0


Read:

CS=1, RD=1, OE=1



Mạch đệm (Buffer)


- Dùng để đọc dữ liệu đồng bộ trên nhiều đường tín hiệu bằng 1 đường điều khiển riêng.
- Sử dụng các cổng 3 trạng thái (tri-state devices)




- a. Buffer không đảo.
- b. Khi control ở mức cao (=1).
- c. Khi control ở mức thấp (=0).
- d. Buffer đảo.

Chip bộ nhớ


- O Bộ nhớ thường gồm nhiều ô nhớ ghép lại
- Ví dụ 1: Chip bộ nhớ 4Mbit có thể tạo thành từ 512K ô 8
 bit hoặc ma trận 2048x2048 ô 1 bit






Chip bộ nhớ (tiếp)

- Mạch giải mã địa chỉ n bit có thể giải mã cho 2ⁿ ô nhớ
- → cần **n** chân tín hiệu địa chỉ
- Có thể giảm kích thước bộ giải mã còn bằng cách tổ chức thành ma trận các ô nhớ → sử dụng 2 bộ giải mã cho hàng và cột riêng
- Ví dụ: bộ nhớ 16 ô cần 4 bit địa chỉ có thể tổ chức thành ma trận 4*4 → chỉ cần giải mã 2 bit cho hàng và 2 bit cho cột.
- Có thể ghép địa chỉ hàng và cột chung 1 chân tín hiệu → giảm số chân kết nối bus địa chỉ
- Nhược điểm: cần gấp đôi thời gian truy cập bộ nhớ




Chip bộ nhớ (tiếp)

- Ví dụ 2: Chip bộ nhớ 512Mbit = 4 bank 128Mbit
 - Ma trận 13 bit hàng * 12 bit cột * ô nhớ 4 bit
 - Ma trận 13 bit hàng * 10 bit cột * ô nhớ 16 bit



Tổ chức bộ nhớ

- O Bộ nhớ thường gồm nhiều chip nhớ dung lượng nhỏ ghép lại
- Oùng 1 mạch giải mã địa chỉ để chọn chip khi truy cập
- Ví dụ: Bộ nhớ 1KB gồm 4 chip 256B ghép lại




XOR & XNOR Gate



Exclusive OR


 Exlusive OR (XOR) cho ra kết quả HIGH khi hai đầu vào khác nhau



UNIVERSITY OF TRANSPORT RECHOLOGY

Exclusive NOR

- Exlusive NOR (XNOR) cho ra kết quả HIGH khi hai đầu vào giống nhau
 - XOR và XNOR cho ra kết quả ngược nhau




Α	В	Х		
0	0	1		
0	1	0		
1	0	0		
1	1	1		

Output

$$X = AB + \overline{AB}$$


Ký hiệu XNOR





Ví dụ


Thiết kế một mạch để phát hiện ra 2 số nhị phân 2 bit có bằng nhau hay không



<i>X</i> ₁	x ₀	<i>y</i> ₁	y 0	z (Output)		
0	0	0	0	1		
0	0	0	1	0		
0	0	1	0	0		
0	0	1	1	0		
0	1	0	0	0		
0	1	0	1	1		
0	1	1	0	0		
0	1	1	1	0		
1	0	0	0	0		
1	0	0	1	0		
1	0	1	0	1		
1	0	1	1	0		
1	1	0	0	0		
1	1	0	1	0		
1	1	1	0	0		
1	1	1	1	1		

UNIVERSITY OF BANGOOF TECHNOLOGY

XOR & XNOR




Một số mạch logic



Parity generator and checker


Cổng XOR và XNOR rất hữu dụng trong các mạch với mục đích phát hiện


và kiểm tra parity






Mach enable








Mạch disable








Ví dụ

Thiết kế mạch tổ hợp cho phép 1 tín hiệu truyền đến ngõ xuất khi một trong 2 tín hiệu điều khiển ở mức 1 (không đồng thời). Các trường hợp khác ngõ xuất ở mức 1 (HIGH).



 $f(A,B,C,D) = \sum (3,4,5,7,10,12,13) + d(8,9,11)$, Dùng bản đồ Karnaugh để:

- a. Xác định dạng chuẩn tổng các tích của hàm f (gọi là hàm g)
- b. Xác định dạng chuẩn tích các tổng của hàm f (gọi là hàm h)
- c. So sánh hai hàm g và h
- d. Vẽ sơ đồ mạch hàm g mà sử dụng cổng NOR.

Bước 1. Lập bảng các nô

Bước 2. Tối giảm các nô

Bước 3. Kết quả

$$F(A, B, C, D) =$$

CD AB	00	01	11	10	CD AB	00	01	11	10
00	0	4	12	8	00				
01	1	5	13	9	01				
11	3	7	15	11	11				
10	2	6	14	10	10				