

Unité de transmission/réception série asynchrone – version sans bit de parité


ASR 2025 - V1

Plan de la présentation

1 Description de l'UART à réaliser (2ème partie)

- L'unité de réception


Interface de l'unité de réception



```
entity RxUnit is
  port (
    clk, reset : in  std_logic;
    enable      : in  std_logic;
    read        : in  std_logic;
    rxid        : in  std_logic;
    data        : out std_logic_vector(7 downto 0);
    Ferr, Oerr  : out std_logic;
    DRdy        : out std_logic);
end RxUnit;
```

- Ferr, Oerr : informant une erreur de réception
- DRdy : informe qu'une donnée a été reçue correctement

Composition de l'unité de réception




L'unité de réception se compose de :

- un **compteur 16** qui va se déclencher quand le bit de start sera détecté. Il va permettre de se recaler sur la fréquence d'émission en générant, tous les 16 "tops" de l'"horloge" de réception enable, un signal tmpclk et un signal tmprxd. Ces signaux seront générés au milieu de chaque bit reçu
- une **unité de contrôle de la réception** qui récupère un à un les bits reçus via le signal tmprxd et informe à la fin s'il y a une erreur ou non


Fonctionnement de l'unité de réception

- 1 on attend la réception du bit de start sur RxD




Fonctionnement de l'unité de réception

- 1 on attend la réception du bit de start sur RxD
- 2 la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Cela réveille le contrôle de réception. Le bit de start est transmis par le signal tmpprd sur un front montant de tmpclk




Fonctionnement de l'unité de réception

- 1 on attend la réception du bit de start sur RxD
- 2 la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Cela réveille le contrôle de réception. Le bit de start est transmis par le signal tmpprd sur un front montant de tmpclk
- 3 on récupère les 8 bits de données sur tmpprd à chaque top de tmpclk




Fonctionnement de l'unité de réception

- 1 on attend la réception du bit de start sur RxD
- 2 la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Cela réveille le contrôle de réception. Le bit de start est transmis par le signal tmpprd sur un front montant de tmpclk
- 3 on récupère les 8 bits de données sur tmpprd à chaque top de tmpclk
- 4 on récupère le bit de stop




Fonctionnement de l'unité de réception

- 1 on attend la réception du bit de start sur RxD
- 2 la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Cela réveille le contrôle de réception. Le bit de start est transmis par le signal tmprxd sur un front montant de tmpclk
- 3 on récupère les 8 bits de données sur tmprxd à chaque top de tmpclk
- 4 on récupère le bit de stop
 - si le bit de stop est correct, on positionne le bit DRdy et la donnée en sortie




Fonctionnement de l'unité de réception

- 1 on attend la réception du bit de start sur RxD
- 2 la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Cela réveille le contrôle de réception. Le bit de start est transmis par le signal tmpprd sur un front montant de tmpclk
- 3 on récupère les 8 bits de données sur tmpprd à chaque top de tmpclk
- 4 on récupère le bit de stop
 - si le bit de stop est correct, on positionne le bit DRdy et la donnée en sortie
 - sinon on positionne le bit FErr




Fonctionnement de l'unité de réception

- 1 on attend la réception du bit de start sur RxD
- 2 la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Cela réveille le contrôle de réception. Le bit de start est transmis par le signal tmpprd sur un front montant de tmpclk
- 3 on récupère les 8 bits de données sur tmpprd à chaque top de tmpclk
- 4 on récupère le bit de stop
 - si le bit de stop est correct, on positionne le bit DRdy et la donnée en sortie
 - sinon on positionne le bit FErr
- 5 Si la réception est correcte




Fonctionnement de l'unité de réception

- 1 on attend la réception du bit de start sur RxD
- 2 la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Cela réveille le contrôle de réception. Le bit de start est transmis par le signal tmpprd sur un front montant de tmpclk
- 3 on récupère les 8 bits de données sur tmpprd à chaque top de tmpclk
- 4 on récupère le bit de stop
 - si le bit de stop est correct, on positionne le bit DRdy et la donnée en sortie
 - sinon on positionne le bit FErr
- 5 Si la réception est correcte
 - on laisse 5 tops de clk au processeur pour positionner read et récupérer la donnée ;




Fonctionnement de l'unité de réception

- 1 on attend la réception du bit de start sur RxD
- 2 la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Cela réveille le contrôle de réception. Le bit de start est transmis par le signal tmpprd sur un front montant de tmpclk
- 3 on récupère les 8 bits de données sur tmpprd à chaque top de tmpclk
- 4 on récupère le bit de stop
 - si le bit de stop est correct, on positionne le bit DRdy et la donnée en sortie
 - sinon on positionne le bit FErr
- 5 Si la réception est correcte
 - on laisse 5 tops de clk au processeur pour positionner read et récupérer la donnée ;
 - si la donnée n'est pas récupérée, le bit OErr est positionné




Test de l'unité de réception

■ Réception correcte du caractère 0x55 :



Test de l'unité de réception

- Réception erronée du caractère 0xAA, erreur bit stop :



Test de l'unité de réception

- Réception erronée du caractère 0x45, la donnée n'est pas lue :

