



Vue structurelle du composant à implanter sur le FPGA (validation fpga étape 1)

1 Circuit du FPGA




FIGURE 1 – Vue Structurale du composant UART_FPGA_N4

2 Interfaces

2.1 UART_FPGA_N4

1. interface à adapter à partir de celle fournie en essayant de ne garder que les ports nécessaires ;
2. architecture structurelle à écrire en suivant le schéma de la figure 1

2.2 diviseurClk (fourni)

```
entity diviseurClk is  
  generic(facteur : natural)  
  port (  
    clk, reset : in  std_logic;  
    nclk       : out std_logic);  
end diviseurClk;
```

2.3 echoUnit (fourni)

```
entity echoUnit is  
  port (  
    clk, reset : in  std_logic;  
    cs, rd, wr : out std_logic;  
    IntR       : in std_logic;  
    IntT       : in std_logic;  
    addr       : out std_logic_vector(1 downto 0);  
    data_in    : in  std_logic_vector(7 downto 0);  
    data_out   : out std_logic_vector(7 downto 0));  
end echoUnit;
```