

좌표 보존형 Failbit Map 기반 웨이퍼·칩 불량 분석 파이프라인

Coordinate-Preserving Failbit Map Pipeline for Wafer- and Chip-Level Semiconductor Failure Analysis

최호길¹, 홍지훈¹, 김성호²

Abstract - Failbit Map 은 wafer 위 불량 위치와 grade 를 함께 남기는 진단 자료다. 그러나 현업 분석에서는 chip 별 계측값과 제한된 map 조희가 따로 움직이는 경우가 많아, 반복 pattern 을 대량으로 비교하거나 신규 불량 후보를 빠르게 좁히기 어렵다. 이번 작업에서는 EDS(Electrical Die Sorting) raw log 에서 만든 Failbit Map, chip 좌표, chip 별 계측값, 모델 출력을 같은 wafer 좌표계에 맞췄다. 기존 불량은 ConvNeXtV2-Base 로 먼저 분류하고, 신뢰도가 낮은 표본만 ROI-YOLO 2-stage 로 다시 보정했다. 이 경로는 field validation 에서 weighted F1 0.95 를 얻었다. object-id map 은 ROI-YOLO Stage-2 대신 chip 좌표 기반 fixed-crop 분류를 쓸 수 있는지 생성 데이터 기준으로만 보았다. 신규 후보 패턴은 contrastive embedding 과 HDBSCAN(Hierarchical Density-Based Spatial Clustering of Applications with Noise)으로 운영 wafer 를 13 개 후보 그룹으로 줄였고, 현업 검토에서 7 개가 신규 불량으로 확인되었다. 별도 chip multi-label 평가는 FCM-PM(Full-Cover CutMix + Pair Mask)으로 수행했고, single-failure source 기반 2-combo 합성 평가에서 bit-F1 0.9927 과 FAR 0.00%를 얻었다. 각 결과는 field validation, field review, generated development, controlled synthetic benchmark 로 나누어 해석했다. 따라서 담당자는 Failbit Map 을 한 번 보고 끝내지 않고, 같은 wafer 를 다시 열어 map 과 chip 별 계측값을 대조하며 신규 불량 사례를 다음 학습 데이터에 넣을 수 있다.

Keywords: Wafer Failure Analysis, Failbit Map, EDS Test, ConvNeXtV2, ROI-YOLO, Object-ID Map, Contrastive Learning, HDBSCAN, Palette PNG, Multi-label Classification, CutMix

1. 서론

DRAM(Dynamic Random Access Memory)은 데이터를 저장하는 최소 단위인 cell 과, 다수 cell 이 묶여 검사 단계에서 한 번에 동작하고 평가되는 cell block 으로 구성된다. 양산 라인에서는 EDS(Electrical Die Sorting) 검사에서 각 cell block 이 정상 동작하는지, 얼마나 빠르게 동작하는지, 반복 동작이 안정적인지를 전기적으로 측정한다. block 내부 cell 들의 불량 정도를 하나의 값으로 나타낸 것이 failbit 이며, 본 파이프라인은 이를 Grade 0(정상)부터 7(최대 불량)까지로 양자화한다. wafer 위 모든 block 위치의 failbit 를 좌표계에 모은 것이 Failbit Map 이다. EDS 는 동작 속도와 반복 안정성 등을 chip 별 수치 feature 로 요약한 measure value(FTN/QTN 등 계측 항목)도 함께 산출하므로, 한 wafer 는 공간 이미지인 Failbit Map 과 chip 별 계측값이라는 두 형태의 정보를 동시에 가진다. 이 cell 에서 Failbit Map 까지의 관계를 Figure 1 에 정리하였다.




Figure 1. From DRAM cell to coordinate-preserving Failbit Map. EDS converts cell-block failure into grade 0-7 and chip-level measure values, then places the grades on wafer coordinates.

Failbit Map 은 단순한 불량률 집계와 다르다. 같은 불량률이라도 불량 위치가 가장자리 환형인지, 중앙 밀집인지, 특정 방향 편중인지에 따라 설비와 공정 원인이 달라진다.

위치와 분포, 방향, 형태가 그 자체로 진단 정보다. Failbit Map 은 웨이퍼 전역 형상, zone 위치, chip 내부 형태라는 세 층위를 담아 measure value 만으로 보이지 않는 공간 패턴과 layout-structure 연관성을 드러낸다.

현장 분석은 오랫동안 measure value 를 중심으로 이루어졌다. 담당자는 chip 별 수치로 불량 여부를 먼저 확인하고, 수식과 임계값을 조합해 반복되는 고질 불량을 분류했다. 이 방식은 빠르고 근거도 분명하다. 다만 chip 을 몇 개의 수치로 줄여 보는 순간, 주변 chip 과의 관계나 wafer 안에서 반복되는 형태는 함께 사라진다. 같은 fail rate 라도 edge-ring, center-cluster, directional pattern 은 전혀 다른 공정 원인을 가리킬 수 있다. 그래서 원인 해석 단계에서는 결국 Failbit Map 을 다시 확인해야 한다. 의심스러운 wafer 는 Failbit Map 이나 TEM(Transmission Electron Microscopy)으로 시료를 잘라 CD(Critical Dimension)나 miss-alignment 같은 pattern 을 확인하고 공정 structure 와 layout 원인을 해석했다. 기존 도구로는 한 번에 약 48 매까지만 조회할 수 있어 전수 검토도 어려웠다. 원인 해석에는 Failbit Map 확인이 사실상 필수였지만, 대용량 raw log 처리, 이미지 생성 속도, 저장 용량, chip 좌표 정합 같은 기술 문제로 Failbit Map 을 반복 검토 가능한 자료로 만들기 쉽지 않았다.

Failbit Map 에서 다루는 불량은 크게 두 가지다. 하나는 이미 이름과 기준이 정해져 학습에 쓸 수 있는 기존 불량이고, 다른 하나는 아직 분류 기준이 정리되지 않은 신규 후보 패턴이다. 기존 불량은 16-class 기준 안에서 지도학습으로 다룰 수 있다. 반면 신규 후보 패턴은 정답 라벨이 없기 때문에 바로 F1 이나 recall 로 평가하기 어렵다.

출발점은 현업에서 반복해서 부딪힌 두 문제였다. Failbit Map 을 대량으로 만들고 볼 수 있어야 했고, 사람이 정한 임계값만으로는 신규 pattern 을 놓칠 수 있었다. 실제 작업은 raw log 를 palette PNG 와 chip annotation 으로

1 메모리사업부 메모리제조기술센터 QIE 그룹, Samsung Electronics

2 메모리사업부 메모리제조기술센터 DRAM YE 팀, Samsung Electronics

Samsung Best Paper Awards

바꾸는 데서 시작했다. FTN, QTN, BIN measure 와 모델 출력은 wafer ID 와 chip 좌표 기준으로 붙였다. 이 자료 위에서 기존 불량을 판정하고, 신규 후보 패턴은 현업 이미지에서 만들어진 그룹 단위로 담당자가 확인했다. object-id map 은 기존 불량 경로에서 ROI-YOLO Stage-2 대신 chip 좌표 기반 분류를 쓸 수 있지만 보았다. 담당자는 화면에서 wafer 를 검색한 뒤 map, chip overlay, 계측값, 모델 결과를 한 번에 본다. 운영에서 줄어든 일과 모델 평가에서 얻은 숫자는 같은 종류가 아니다. 그래서 Known F1, Unknown 13→7, object-id map, FCM-PM, 운영 효과는 Table 3 에서 출처를 따로 표시했고 같은 지표로 합산하지 않았다.

여기서 중요한 기준은 wafer ID 와 chip 좌표가 계속 맞아 있어야 한다는 점이다. 이미지, chip 좌표, 계측값, 모델 결과가 wafer ID 와 chip 위치 기준으로 맞아 있어야 나중에 같은 위치의 map 과 수치를 바로 대조할 수 있다. 그래야 Known 결과와 Unknown 후보가 서로 다른 파일에 흩어지지 않는다. 기존 불량의 Stage-2 에서 chip 위치가 제품 layout 으로 이미 정해져 있다는 점을 썼다. 이 좌표를 그대로 쓰면 detector 가 다시 위치를 찾을 필요가 줄어든다. object-id 를 자연 해상도 one-hot 으로 두면 chip 별 class 패턴도 wafer grid 위에 그대로 남는다(측정 근거는 2.2.1). 이 결과는 모델 크기보다 입력 표현이 이 문제에 더 맞았다는 뜻이다. object-id map 은 양산 적용 성과가 아니라 생성 데이터 기준으로만 확인한 값이다(2.2.1). 중복 불량은 별도 chip multi-label 문제로 두고 2.1.4 에서 다룬다.

1.1. 기술 개요

설계할 때 가장 먼저 둔 조건은 웨이퍼의 공간 의미를 손상시키지 않는 것이었다. 그래서 저장은 RGB 가 아니라 palette 로 했고, 방향 의미가 바뀌는 flip 증강은 쓰지 않았다. backbone 은 국소 수용장과 선택적 2-stage 검증 기준을 기준으로 골랐다. Unknown 학습에서는 random crop 대신 격자를 고정했고, object-id 입력은 정수 보간 대신 categorical one-hot 으로 두었다. Table 1 에는 이 선택들이 실제로 어느 단계에 쓰였는지 정리했다. palette PNG 는 map 저장에 쓰이고, fixed chip crop 은 chip 단위 분류에 쓰인다. web 화면은 map, 계측값, 모델 결과를 한 화면에서 보여 준다. Unknown 경로의 InfoNCE contrastive loss 는 라벨 없이 같은 wafer 는 가깝게, 다른 wafer 는 멀게 임베딩을 학습시키는 목적함수이고, HDBSCAN[7]은 밀도 군집과 noise 를 함께 분리하는 군집화 방법이다.

Table 1. Proposed pipeline layers and validation scope.

Layer	Method	Validation scope
Data layer	Cython parser, palette PNG, chip annotation	internal implementation
Known recognition	ConvNeXtV2, selective ROI-YOLO	field validation
Known Stage-2 evidence	object-id map	generated development
Unknown discovery	InfoNCE, HDBSCAN	field review
Chip multi-label	val_margin, NB reject	controlled synthetic benchmark
Review layer	web UI, label registration	operation

전체 데이터 흐름은 다음과 같다(Figure 2).




Figure 2. Coordinate-preserving analysis pipeline. EDS raw logs and chip-level measures are aligned into one wafer unit, then branched into a Known validation path (ConvNeXtV2 → selective ROI-YOLO → object-id map [under development]) and an Unknown grouping path (InfoNCE → HDBSCAN), with labels registered from the web screen for later training data.

위 흐름은 wafer 수준 Known/Unknown 분석 경로다. 같은 데이터 파이프라인에서 나온 chip crop 은 chip 수준 multi-label 분류에도 들어가며, 그 구조는 2.1.4 에서 다룬다. 2 장에서는 먼저 설계 근거를 설명하고, 이어 측정 결과와 운영 결과를 정리한다.

1.2. 관련 연구

웨이퍼 맵 불량 분석은 규칙 기반 방법과 고전 ML 을 거쳐 CNN 분류로 발전해 왔다. 공개 데이터셋 WM-811K 를 CNN 으로 분류한 연구 [1][2]는 die 단위 wafer-level 패턴 분류에 중점을 두고, wafer-level 라벨만으로 chip 불량을 추정하는 [18]도 chip 형태를 좌표에 복원하지는 않는다. 여기서 쓰는 object-id map 은 기존 불량 Stage-2 에서 chip 분류 id 를 wafer 격자 제자리에 categorical 로 되돌려, ROI detector 의 box 탐색 부담을 줄이는 방식이다. 한 chip 에 둘 이상이 겹치는 혼합형 불량은 bin map 에서 CNN 으로 분류된 바 있으나 [19] 이는 wafer 단위 혼합 패턴을 실제 mixed 라벨로 학습한다. 본 논문의 chip multi-label 평가는 별도 절에서 다루며, 단일 불량 chip 만으로 2-combo 를 합성 학습(FCM-PM)해 mixed 라벨 부족을 다룬다. 정답이 없는 신규 패턴 탐색은 대조 학습과 군집화 [3][6], open-set recognition [20], 대조 deep clustering [21], open-world 군집화와 decision fusion [4]로 이어졌고 대개 공개 bin map 에서 ARI(Adjusted Rand Index), NMI(Normalized Mutual Information), silhouette 로 평가된다. Unknown 경로도 대조-군집 계열을 쓰지만, 정답 라벨이 없는 양산 운영의 좌표 보존 FBM 에서 동작하므로 합성 평가셋에서만 이 관례를 따르고 실전에서는 현업 wafer 이미지 2,000 장에 적용해 13 개 그룹을 만들었고, 그중 7 개가 실제 불량으로 확인되었다.

chip 분류 결과를 원래 wafer 위치에 다시 놓으면 기존 불량의 Stage-2 해석 방식이 달라진다. object-id map 은 ROI-YOLO 의 detector 부담과 class 확장 부담을 줄이기 위해 본 방식이다.

2-combo 는 실제 mixed 라벨이 부족한 별도 chip multi-label 조건이며, 2.1.4 의 합성 학습 구조로 다룬다. 정답이 없는 운영 wafer 에서는 분류 점수를 낼 수 없어서, 현업 wafer 이미지 2,000 장을 적용했을 때 만들어진 13 개 그룹을 담당자가 확인했고 그중 7 개가 실제 불량이었다.

Samsung Best Paper Awards

모델 용량보다 입력 표현이 성능을 좌우한다는 [13]의 관점에서 보면, categorical 신호에는 정수 보간보다 자연 해상도 one-hot 이 더 적합했다(정량 근거 2.2.1). 2-stage 보정은 coarse-to-fine cascade 검출 [10][12]을 wafer 의 chip 단위 class 검증에 맞게 재구성한 것이다. ConvNeXtV2, YOLO, InfoNCE, HDBSCAN 은 모두 기존 방식이다. 다만 그대로 가져다 쓰지 않고, wafer 좌표가 바뀌지 않도록 골라서 맞춰 썼다.

2. 본론

2 장은 구현 구조를 먼저 설명하고, 뒤에서 측정 결과와 운영 결과를 다룬다.

2.1. 제안 방법

2.1.1. 데이터 표현과 정합 적재

Failbit Map 은 Grade 0~7 과 chip 경계 등 약 20 개의 이산 색상만 쓴다. 24-bit RGB 대신 8-bit palette PNG 로 재구성하면 파일 크기가 약 75% 줄고 양자화 손실이 사실상 없으며, 색상 scheme 도 PLTE(PNG palette) 청크 교체만으로 반영된다. DRAM 은 투입부터 fab-out 까지 약 120 일이 걸려 장기 보관이 필요하고, palette PNG 로도 약 20TB 가, 24-bit RGB 였다면 약 80TB 가 필요하다. wafer 한 장은 약 1 천만 픽셀이고 하루 약 2 만 매가 유입되므로, raw hex 페이로드는 256-entry lookup 과 memoryview stride 접근의 Cython 파서로 복원해 순수 Python 대비 약 100 배 빠르게 처리한다. 두 원천(주 fail-map 과 chip 별 Measure)은 wafer 식별자와 ± 10 초 오프셋으로 매칭하고, 복원 grade 는 FTN/QTN/BIN 등 chip annotation 과 병합한다. 이렇게 적재하면 같은 wafer 와 chip 좌표에서 UI overlay, chip crop, Known/Unknown 모델 입력을 만들 수 있다.

2.1.2. 기존 불량 분류 구조

Backbone 선정. 16-class closed-set(약 1,500 labeled, 4:1 stratified split)에서 backbone 을 비교하였다. 이 규모에서는 전역 self-attention 보다 국소 수용장과 계층적 특징 추출을 가진 CNN 계열이 안정적이었고, FCMAE(Fully Convolutional Masked Autoencoder) 사전학습은 국소 공간 패턴 복원에 적합했다 [5]. MaxViT-T 와 ConvNeXtV2-Base 가 동일 split 에서 같은 수준이었으나, parameter 약 26%(119.5M→88.6M)와 FLOPs 약 39%(74.2G→45.1G)가 적고 개발 측정에서 chip 당 약 26.9 ms 인 ConvNeXtV2-Base 를 선택했다. edge 방향의 공정 의미를 보존하기 위해 flip 증강은 배제하였다.

ROI-YOLO 2-stage 보정. 전역 분류 위에 영역 한정 검출을 붙여 어려운 표본만 재검토하는 cascade 는 검출 품질을 높이는 일반 전략이다 [10][12]. 여기서는 이를 wafer 의 chip 단위 검증에 맞게 구성하였다. CNN 오분류는 형태가 유사하거나 발생 영역이 겹치는 class 쌍에 집중되므로, 전수 검출 대신 낮은 confidence 와 difficult class 에만 선택적으로 적용하였다.

ROI 보정은 1-stage 예측 confidence 가 0.80 미만이거나 예측 class 가 difficult class 에 속할 때만 적용한다. difficult class 는 학습 validation 에서 클래스별 precision 또는 recall 이 0.80 미만으로 측정돼 미리 등록한 집합이다. 두 조건은 추론 시 예측값만으로 판정되므로 정답 라벨이 필요 없고, 나머지 wafer 는 Stage 2 를 건너뛴다.

ROI 위치는 train split 에서만 적합한 클래스별 chip 좌표 KDE(Kernel Density Estimation)와 검출 chip 개수 GMM(Gaussian Mixture Model)으로 정해 누수를 차단한다. KDE 는 class 별 불량 chip 이 자주 나타나는 위치를 만들고, GMM 은 한 wafer 안에서 나올 chip 개수 분포로 ROI 후보를 제한한다. ROI 영역에 YOLO[9]를 적용해 내부 불량 chip 을 검출하고 class 일관성으로 1-stage 예측을 보정한다. ROI 내부 chip 은 200×200 px 로 확대되어 wafer 전역에서 작던 scratch 가 뚜렷해진다.




Figure 3. ROI-YOLO 2-stage cascade. Panels show (a) the Failbit Map, (b) the ROI region set by the class prior (blue circle) with YOLO detection boxes inside (red), and (c) the detected chip's scratch detail (confidence 0.91). Failures that look small and scattered globally become distinct under ROI-limited detection and chip-level inspection, while regions outside the ROI are skipped.

chip-CNN object-id map 인코딩. ROI-YOLO 2-stage 는 검증된 양산 경로이나, wafer 전역에서 box 를 회귀하는 detector 추론 비용이 크다. 이를 줄이려고 Stage 2 를 chip-CNN 기반 object-id map 으로 바꾸는 방법을 생성 데이터셋에서 보았다. wafer 를 chip 격자(본 제품군 약 1,024 개, 각 200×200 px)로 나누고, 생성 단계에서 확보한 chip 좌표로 고정 crop 을 만든다. 작은 chip-CNN 이 각 chip 을 5-class 로 분류한 뒤 그 id 를 같은 격자에 되돌리면, 색 패턴이 wafer 클래스의 지문처럼 남는다(Figure 4).




Figure 4. chip-CNN object-id map generation. The wafer is partitioned into a chip grid using precomputed chip coordinates, and each chip is classified into 5 classes by the chip-CNN and its id is placed back at its grid position. The resulting color pattern acts as a fingerprint that discriminates the wafer class. [Generated data, under development]

ROI-YOLO 와 object-id map 의 Stage-2 구조와 연산 효율을 Table 2 에 비교하였다. ROI-YOLO 는 ROI 추출, box 회귀, NMS 를 수행하며 512px 이상 입력을 요구한다(공개 detector YOLO11x 기준 56.9M params·194.9 GFLOPs@640 [22]; ROI 한정 crop 의 실제 연산은 이보다 작다). object-id map 은 chip 좌표로 확정된 32×32 격자를 1.16M chip-CNN 에 입력하며, 아키텍처 산출 연산량은 약 0.31 GFLOPs 다.¹ 입력 스케일이 다르므로 같은 조건의 속도 비교가 아니라, 좌표 보존 표현이 입력 자체를 chip 격자로 줄인 결과로 보았다.

Samsung Best Paper Awards

정확도도 생성 평가셋 기준 val 0.9946 / test 0.9872 로, ROI-YOLO field weighted F1 0.95 와 직접 비교하지 않았다.

ROI-YOLO 는 원래 위치를 모르는 물체를 찾는 detector 다. 그래서 후보 box 를 찾고, box 를 보정하고, NMS 로 중복 후보를 지운다. 하지만 wafer 의 chip 위치는 제품 layout 으로 이미 정해져 있다. 이 점을 쓰면 Stage 2 를 detection 문제가 아니라 chip 별 fixed-crop classification 문제로 바꿀 수 있다. 각 chip 을 한 번 잘라 class 를 예측하고, 그 결과를 다시 wafer grid 에 놓으면 object-id map 이 된다. full wafer image 에서는 작은 chip failure 가 희석되지만, chip crop 에서는 local morphology 가 직접 보인다. 이득은 모델 크기 경쟁에서 나온 것이 아니라, 반도체 layout 정보를 모델 입력에 맞게 쓴 데서 나왔다.

Table 2. Stage-2 chip evidence: ROI-YOLO detector vs chip-CNN object-id map. FLOPs are same-architecture analytic values, not same-scale speed measurements; accuracy scopes are field vs generated. [object-id map: generated-data development]

Structure	Params	FLOPs (G)	Input
ROI-YOLO detector [22]	56.9M	194.9	640 px
chip-CNN object-id map	1.16M	0.31	32×32 grid

이 구조에서 가장 조심한 부분은 categorical 신호를 깨뜨리지 않는 것이었다. 정수 object-id 를 BICUBIC 으로 보간하면 1.3, 2.7 같은 무의미한 실수가 생기므로, 격자 해상도는 obj-id 의 자연 해상도(제품별 chip 격자 수)로 유지했다. one-hot 이 categorical 입력에 적합하다는 원칙 [11]에 따라 obj-id 를 5 채널 one-hot 으로 인코딩하고(R/G/B 픽셀값 제외) 정수 block-expand 만 적용해 BICUBIC 대비 복원 오차가 약 75% 줄었다. R 을 뺀 단독(in_ch=5)을 채택해 정확도와 입출력 비용을 함께 줄였다(정량 비교 2.2.1).

2.1.3. 신규 후보 패턴 군집화 구조

운영에는 기존 16-class 에 없는 신규 불량 패턴이 드물게 나타나며 정답 라벨이 거의 없다. 지도 대조학습(SupCon[3])은 새 패턴을 기존 class 로 흡수할 위험이 있어, 라벨에 종속되지 않는 자기지도 InfoNCE loss 를 채택하였다. global 항은 같은 wafer 의 두 증강본을 당기고 다른 wafer 를 밀며, local 항은 6×6 structured grid 의 대응 patch 를 정렬한다. 작은 batch 의 negative 부족은 MoCo(Momentum Contrast)[8] queue(4096)로 보완하고, 증강은 flip 없이 소규모 회전($\pm 7^\circ$), 이동, 스케일($\pm 5\%$), 가우시안 노이즈($\sigma=0.02$)만 적용하였다.

학습 임베딩은 HDBSCAN(1.1)으로 군집화한다. 운영 구성은 queue 를 16K 로 키운 Global/Local InfoNCE loss 를 쓰고, noise wafer 는 최근집 이웃 투표가 임계를 넘을 때만 흡수한다. 불량 누락을 false alarm 보다 위험하게 보아 capture 를 우선하며, 담당자는 각 군집의 medoid 를 보고 신규 불량이면 라벨링 후 spec 에 추가한다.

2.1.4. chip 수준 multi-label 분류 구조

wafer-level FBM 경로가 전역 반복 패턴을 다룬다면, chip-level 경로는 한 chip 안에서 여러 불량 신호가 같이 나타나는 상황을 다룬다. 실제 EDS 수치 기반 자동판정은 주로 single failure 를 기준으로 설계되어 있어,

2-combo failure 에서는 한쪽 신호가 다른 신호에 가려 false negative 가 생기기 쉽다. 따라서 chip 라벨을 softmax 처럼 하나만 고르는 문제가 아니라, 4 개 불량 bit 가 동시에 켜질 수 있는 multi-label 문제로 정의하였다. 어려운 점은 실제 2-combo 정답 라벨이 충분하지 않다는 점이다.

원천 데이터는 현업 EDS Failbit Map 에서 얻은 single failure 4 종(bank_boundary, fork, scratch, scratch_rot) chip 이다. 평가셋은 single 4 종, 2-combo 6 종, Normal, Invalid, OOD(out-of-distribution) chip 으로 구성하였다. OOD 는 등록 불량 profile 에는 없지만 운영 중 같이 유입될 수 있는 외곽 분포 chip 으로, false alarm 억제를 확인하기 위한 negative 다. 데이터 누수를 막기 위해 single 원천 chip 을 먼저 train/test 로 나누고, 학습 합성은 train 원천만, 평가 표본은 test 원천만 사용하였다. 학습용 2-combo 는 online CutMix 로 매 step 생성하고, 평가용 2-combo 는 offline min-blend 로 고정 생성해 두 경로를 나누었다. backbone 은 ConvNeXtV2(FCMAE 사전학습)를 chip 이미지에 맞게 재학습했고, head 는 클래스별 독립 sigmoid 확률을 출력한다.




Figure 5. Label space of chip-level multi-label classification. Top row: four single failures with distinct shapes (bank_boundary, fork, scratch, scratch_rot). Bottom row: a 2-combo (fork+scratch) and the negative samples that co-arrive in operation (Normal, Invalid, OOD/Starburst). [Field chip source + domain synthesis]

2-combo 라벨 부족은 augmentation 설계로 보완하였다. Grade 0~7 로 양자화된 chip 에서 Mixup 은 존재하지 않는 중간 Grade 를 만들 수 있고, Diffusion 은 실제 2-combo 라벨 부족과 연산 부담이 동시에 남는다. 그래서 원래 Grade 값을 영역 단위로 보존하는 CutMix[14] 계열을 선택하였다. 다만 random rectangle CutMix 만 쓰면 불량 영역이 잘리거나, 합성 후 남은 background 가 false-positive 신호로 학습될 수 있다.

2-combo chip label 을 실제로 충분히 모으기는 어렵다. 그래서 single-failure chip source 를 그대로 활용해 두 failure 가 함께 있는 상황을 만들었다. FCM-PM 은 두 single-failure chip 을 full-cover 방식으로 합쳐 A+B mixed chip 을 만들고, 동시에 A-only 와 B-only masked view 를 함께 학습한다(Figure 6). mixed view 는 두 failure 가 함께 있을 때의 positive signal 을 주고, masked view 는 합성 과정에서 생긴 background 가 false-positive signal 로 학습되는 것을 막는다. 이 때문에 FCM-PM 은 단순한 augmentation 이 아니라, weak positive 를 보강하면서 negative tail 을 제어하는 학습 구조로 볼 수 있다. false alarm rate(FAR)는 negative 중 오검출 비율(FP_neg/N_neg)로 계산하고, checkpoint 는 validation 에서 val_margin = mean(p_pos) - max(p_neg)이 가장 큰 epoch 로 선택한다.

Samsung Best Paper Awards

처음에는 loss 만 바꾸는 방식으로는 충분하지 않았다. Focal 과 ASL[16]은 일부 positive 를 살렸지만, negative tail 을 안정적으로 누르지 못했다. 특히 single-only 학습에서는 2-combo 의 두 번째 bit 가 약하게 남아 평균 0.42 수준까지 내려갔다. FCM 은 두 single source 를 chip 전체 영역에서 섞어 이 weak positive 를 약 0.54 까지 끌어올렸다. 반대로 Pair Mask 는 합성 과정에서 생긴 background 가 불량 신호로 학습되는 것을 막았다. 그 뒤에는 val_margin 으로 positive 와 negative 간격이 가장 넓은 checkpoint 를 고르고(Figure 7a), Gaussian Naive Bayes reject 로 4-bit probability shape 가 등록 profile 과 맞지 않는 OOD tail 을 걸렀다(Figure 7b). bit 다수결 ensemble 과 Knowledge Distillation(KD)[17] student 는 각각 upper-bound 와 추가 경량화 후보로 두었다.





Figure 6. FCM-PM augmentation for chip multi-label learning. Full-Cover CutMix makes an A+B mixed chip, while Pair Mask trains A-only/B-only views to suppress synthetic-background false positives. [Field chip source + domain synthesis]

Probability control diagnostics

(a) val_margin checkpoint selection

$\text{val_margin} = \text{mean}(p_{\text{pos}}) - \text{max}(p_{\text{neg}})$



(b) NB-reject diagnostic

Whole 4-bit shape is scored
not only the maximum bit.




Figure 7. Probability control in chip multi-label learning. (a) val_margin selects the checkpoint with wider positive/negative separation and lower FAR in the development sweep. (b) NB-reject scores the whole 4-bit probability shape rather than only the maximum bit, accepting a registered profile and rejecting an OOD-shaped vector. [Field chip source + domain synthesis]

2.1.5. 분석 UI 와 web app 구조

담당자는 web 화면에서 위 결과를 함께 본다. 뷰어는 피라미드 타일과 디스크 캐시로 약 1 천만 픽셀 map 의 zoom/pan 을 가속하고, chip overlay 기반 BIN/FTN/QTN 시각화와 composite map 으로 패턴 분류 결과 위에 계층값을 겹쳐 보여 준다. 신규 불량으로 확인한 wafer 는 라벨로 등록해 다음 학습 데이터에 넣는다.

2.2. 결과

결과에 앞서 각 수치의 산출 범위를 먼저 밝힌다. Known F1 은 field validation 에서 얻은 값이고, Unknown 13→7 은 현업 wafer 이미지 2,000 장에서 만들어진 13 개 그룹 중 7 개가 실제 불량으로 확인된 field review 결과다. object-id map 은 생성 데이터 기준 결과이며, FCM-PM 은 통제된 합성 평가 결과다. viewer/data pipeline 의 운영 효과도 모델 성능 수치와 성격이 다르다. 그래서 Table 3 에 각 수치의 출처를 먼저 표시하고, 운영 효과와 모델 성능을 같은 지표로 합산하지 않았다.

Table 3. Validation scope of reported results.

Item	Value	Scope
Known	F1 0.95	Field val.
Unknown	13→7	Field review, not classifier metric
object-id	0.9946 / 0.9872	Generated dev.
FCM-PM	0.9927 / 0.00%	Controlled synth.
FBM gen./storage	~100× / ~75% / 20TB/120 d	Internal measurement
Impact	KRW 12.3B	Internally certified quantified contribution

Samsung Best Paper Awards

2.2.1. Known 결과

기존 불량 분류는 단계별 성능을 따로 보았다. 먼저 16-class closed-set(약 1,500 labeled, 4:1 stratified split)에서 backbone 을 비교하였다(Table 4). MaxViT-T 와 ConvNeXtV2-Base 가 weighted F1 0.87 로 같았으나 동일 split 단일 run 이라 모델 효율을 기준으로 ConvNeXtV2-Base 를 택했고, 단독 0.87 에서 Optuna 탐색으로 validation weighted F1 0.92 에 이르렀다.

Table 4. Backbone selection and stage-wise Known classification (same split, validation weighted F1, single run). [Field-validated]

구성	Params	Val weighted F1
baseline CNN	-	0.78
ViT-B/16	86M	0.81
Swin-B	88M	0.84
EffNetV2-M	54M	0.85
MaxViT-T	119.5M	0.87
ConvNeXtV2-Base (선택)	88.6M	0.87
+ Optuna (1-stage)	88.6M	0.92
+ selective ROI-YOLO (채택, 2-stage)	-	0.95

ROI-YOLO 를 일관성 검증 역할로 쓰고 classification loss 가중을 강화하자 보정 precision 과 최종 weighted F1 이 향상되어 최종 0.95 에 도달하였다(Table 4). 사내 실전 데이터로 검증을 마친 최종 채택값은 2-stage 0.95 뿐이며, 앞 세 값(0.78, 0.87, 0.92)은 1-stage(또는 이전) 단계값이다.

object-id map 인코딩(2.1.2)은 생성 데이터 기준으로만 평가하였다(Table 5). 목적은 이미 정해진 chip 좌표를 사용해 Stage-2 를 fixed-crop chip 분류로 바꾸는 것이다. PPT 기준 성과는 selected obj-only 구성의 validation F1 0.9946 / hold-out F1 0.9872 이며, 별도 raw intensity+obj-id 5-seed 확인에서는 validation F1 0.9838±0.0092 였다.

Table 5. Object-id map development metrics for Known Stage-2 follow-up. [Generated data, under development]

입력 구성	확인 값	Scope
Selected obj-only	val F1 0.9946 / hold-out F1 0.9872	generated development
raw intensity+obj-id 5-seed check	val F1 0.9838±0.0092	generated development

이 결과는 PPT 와 동일하게 ROI-YOLO Stage-2 가 갖는 detector annotation cost 와 class 확장 부담을 줄이기 위한 차세대 Stage-2 분류 구조로만 둔다. raw intensity 에서 구분이 어려운 두 클래스도 object-id map 에서는 chip class 색 패턴으로 분리된다(Figure 8).




Figure 8. Class separability of raw Failbit Map vs object-id map. Two samples hard to tell apart in raw form ((a), (c)) separate clearly in the object-id maps ((b), (d)), where each chip's class is rendered as color. [Generated data, under development]

이 모듈은 DRAM YE(Yield Enhancement)팀과 함께 실제 wafer 로 다시 확인한다.

2.2.2. Unknown 결과

운영 적용에서 대조 임베딩과 HDBSCAN(2.1.3)을 현업 wafer 이미지 2,000 장에 적용했을 때 13 개 그룹이 만들어졌고, 그중 7 개가 전문가 검토에서 실제 불량으로 확인되었다. 실전 Unknown 은 정답 라벨이 없고 양산 noise 가 커 F1/ARI 같은 정량 점수가 성립하지 않는다. 따라서 13→7 은 classifier precision 으로 계산하지 않고, 담당자가 13 개 그룹을 확인한 field review 결과로만 다룬다. Unknown embedding 경로의 측정값은 frozen encoder forward 가 wafer 당 약 14.3 ms, HDBSCAN 포함 end-to-end 가 약 24 ms 였으나, 이는 모델 경로의 개발과 검증 측정값이다. Table 3 의 FBM generation/storage 는 Cython 변환 속도와 palette 저장 효율만 요약하며, 이 값을 model serving throughput 으로 보지 않는다.

정답 라벨이 있는 별도 합성 평가셋에서는 Local DenseCL, MoCo queue, NV-Retriever, NeCo 를 단계적으로 비교하였다(Table 6). 이 표는 실전 13/7 과 분리된 component-isolation 평가셋(per class 500, normal 2000)의 단일 run 값이다. 대조 head 는 noise 를 15.78%에서 0.00%로 낮췄고, Completeness 는 0.9679 로 높였다. 가장 큰 단일 감소는 MoCo queue 에서 나타나 noise 가 13.87%에서 9.45%로 줄었다. Completeness 와 n_cluster 는 생성 데이터 기준 recipe 비교 지표이며 field Unknown 13→7 과 같은 지표로 합산하지 않는다.

Table 6. Component-isolation benchmark for Unknown clustering (single run). Completeness = backbone-level cluster separability measure used for generated-development recipe comparison, and n_cluster is the number of groups after clustering. This generated-development recipe benchmark is separated from the field review result reported in Table 3. [Generated data, under development]

Recipe	Capture	Noise(%)	Completeness	n_cluster
Global InfoNCE only	0.9337	15.78	0.9468	40
+ Local DenseCL	0.9361	13.87	0.9502	37
+ MoCo Queue	0.9356	9.45	0.9474	41
+ NV-Retriever	0.9250	8.23	0.9485	40
+ NeCo (5-tool)	0.9559	6.66	0.9660	35
최종 + tau=0.5 후처리	0.9619	0.00	0.9679	35

2.2.3. chip multi-label 결과

Table 7 에는 학습 recipe 를 바꾸며 본 결과를 모았다. 처음에는 loss 만 바꾸는 방식으로는 충분하지 않았다. BCE+label smoothing(0.1093·FAR 99.47%), Focal[15], ASL[16]은 FAR 를 안정적으로 누르지 못했다. 단순 CutMix 도 FAR 가 42.05%로 남았고, Pair Mask 를 더해 24.62%까지 낮아졌다. FCM-PM 과 val_margin 을 결합한 단일 모델은 bit-F1 0.9927·Total FAR 0.00%에 도달하였다. val_f1 기준 대비 single 1.0000→0.9996 의 미세 손실은 있었지만, 2-combo 는 0.9517→0.9871 로 올라갔고 FAR 는 0.15%→0.00%로 줄었다. ensemble 은 bit-F1 0.9956 의 upper-bound 를 보였지만 비용이 약 5 배이고,

Samsung Best Paper Awards

KD student 는 경량화 후보로 0.9799 에 머물러 후속 과제다. Table 7 에서 CM 은 CutMix, C+PM 은 CutMix+Pair Mask, FCM-F 는 FCM-PM+val_f1, FCM-M*은 채택한 FCM-PM+val_margin, Ens.는 upper-bound ensemble, KD 는 경량화 후보 student 를 뜻한다.

Table 7. Stage-wise performance of chip multi-label training recipes (2,000 per class). Controlled synthetic benchmark based on field failure-chip source and domain probability-distribution synthesis; not a production deployment result.

#	Recipe	bit-F1	single	2-combo	Total FAR
1	BCE	0.1093	0.1896	0.0668	99.47%
2	Focal	0.7980	0.8724	0.7050	45.72%
3	ASL	0.6435	0.5379	0.7320	100%
4	CM	0.9359	0.9566	0.9070	42.05%
5	C+PM	0.9491	0.9728	0.9281	24.62%
6	FCM-F	0.9652	1.0000	0.9517	0.15%
7	FCM-M*	0.9927	0.9996	0.9871	0.00%
8	Ens.	0.9956	1.0000	0.9921	0.00%
9	KD	0.9799	1.0000	0.9638	0.00%

Pair Mask 를 제거하면(다른 모든 설정·reject 게이트 동일) 합성 background 가 불량 신호로 누설되어 Total FAR 가 0.00%에서 100%로 역전된다. 이 비교에서는 reject 게이트가 아니라 Pair Mask 구조가 false alarm 억제에 직접 기여했음을 통제된 ablation 으로 확인하였다.

여기서 bit-F1 은 한 chip 라벨을 클래스 수만큼의 bit vector 로 보고 각 bit 를 독립 측정해 micro-average 한 값으로, positive 집합은 single 4 종과 2-combo 6 종을 포함한다. Total FAR 0.00%는 Normal·Invalid 와 OOD 4 종을 합한 negative 약 2,640 chip 에서 오검출이 없던 값이다. 단일 불량만으로 중복 불량을 검출하며 FAR 를 0.00%로 억제한 것은 라벨이 부족한 운영 환경을 위한 방법론 수준의 검증이며, 본 수치는 controlled synthetic benchmark 범위로 한정한다.

2.2.4. 시스템·운영

구축한 viewer/data pipeline 은 2025 년부터 DRAM D1a~D1d 관련 제품 파트의 FBM 검토 인프라로 사용된다. 담당자는 이 화면에서 wafer ID 를 검색하고, map overlay 와 chip 별 계측값을 확인한다. 필요하면 신규 불량으로 등록한다. 여기서 사용 범위는 FBM 생성, 조회, overlay, 결과 검토를 지원하는 검토 인프라에 한정되며, Known/Unknown/chip model serving 이나 object-id map 양산 적용 완료로 의미하지 않는다. 1 시간 주기 자동 적재로 기존 도구의 한 번에 약 48 매 열람이 일 약 2 만 wafer 누적 비교로 확장되었다(Table 8). 운영에서는 현업 wafer 이미지 2,000 장에 적용해 13 개 그룹이 만들어졌고, 그중 7 개가 실제 불량으로 확인되었다(Figure 9). 확인된 7 개 사례는 다음 학습 데이터에 넣을 수 있게 저장했다. 이 전환으로 분석 공수가 약 90% 줄었고, P3WN 제품 사례에서는 수율이 약 0.02%p 개선됐으며, 메모리제조기술센터 내부 성과 인정 기준 약 123 억 규모로 집계·인정되었다.³ Flash YE 에서도 같은 방식으로 bin map 과 chip multi-label 분석을 볼 수 있는지 요청이 들어와 적용 가능성을 확인하고 있다. 다만 운영 정량 성과는 DRAM viewer/data pipeline 기준으로 한정한다. 이 값들은 viewer/data pipeline 의 운영

효과이므로, Table 4~7 의 모델 성능 지표와 합산하지 않았다.




Figure 9. Screenshot of the deployed web application. Search, wafer map view, chip overlay, measurement panel, navigator thumbnails, and label review are integrated in one screen.

Table 8. As-is → to-be of map analysis work.

항목	as-is	to-be
1 회 열람 규모	약 48 매	일 약 2 만 wafer 누적
composite 집계	사실상 불가	사전 적재 자산 즉시 합성
신규 후보 패턴	수동 산발 발견	2,000 장→13 그룹, 7 개 실제 불량 Flash YE 확산
확산 수요	DRAM 중심	요청, Flash/NAND 적용 검토

2.3. 논의 및 한계

object-id map 결과는 아직 생성 데이터 기준이다. 공개 wafer 데이터는 die 단위 bin map 이라 chip 내부 형태와 계측을 함께 다루는 이 작업과 직접 비교하기 어렵고, 타 제품군과 라인 일반화, 외부 검증은 후속 과제다.

측정으로 기각한 설계 선택. 채택하지 않은 항목도 그냥 제외하지 않았다. 측정 결과가 기준이었다. Unknown 은 구성요소 위계를 비교해 불필요한 요소를 제외했고(2.1.3), backbone 일부 해제는 소규모 데이터에서 supervised collapse 를 일으켜 배제하였다. Isotonic 보정은 in-sample F1 0.9931 로 높았으나 두 모델 oracle 상한 0.9923 을 넘어 검증셋 과적합으로 판단했다.

평가 무결성. 모든 비교는 같은 wafer 수, chip 수, epoch, best-model 기준으로 통일하였다. ROI prior 의 KDE/GMM 은 train split 에서만 적합했고, object-id 개발 평가도 chip 원천을 먼저 split 한 뒤 합성해 train/test 누수를 차단하였다.

2.4. 향후 연구

향후에는 DRAM YE 팀과 함께 object-id map 을 실제 wafer 로 다시 확인한다. Flash YE 건은 데이터와 권한이 달라 별도로 확인한 뒤 진행한다. wafer 이미지와 chip 별 계측값을 함께 보며 원인 후보를 좁히는 것도 다음 과제다. 대조 임베딩은 검색 인덱스로 재활용해 과거 유사 사례와 담당자 note 를 찾는 진단 보조 기능으로 확장할 수 있다. 이미지와 trend, 이력 정보를 요약하는 large language model 기반 기능은 담당자 승인과 이력 기록이 남는 보조 기능으로만 둔다.

3. 결론

이 논문에서는 Failbit Map 이미지, chip 좌표, 계측값, 모델 결과를 wafer ID 기준으로 함께 조회할 수 있게 했다. 담당자는 wafer 를 검색한 뒤 map, chip overlay, 계측값, 모델 결과를 한 화면에서 본다. 필요한 경우 신규 불량으로 등록해 다음 학습 데이터에 넣을 수 있다. 이를 위해 palette 표현, flip 배제, structured sampling, one-hot 인코딩을 사용했다. Known 경로는 ConvNeXtV2 와 선택적 ROI-YOLO 로 field validation 에서 weighted F1 0.95 를 확인했고, Unknown 경로는 현업 wafer 이미지 2,000 장을 적용했을 때 13 개 그룹을 만들었으며 그중 7 개가 실제 불량으로 확인되었다. FCM-PM 은 single 불량 chip 만으로 2-combo 학습 신호를 만들어 controlled synthetic benchmark 에서 bit-F1 0.9927 과 FAR 0.00%를 보였다. viewer/data pipeline 은 약 48 매 단위 조회를 일 약 2 만 wafer 누적 비교로 확장했다. object-id map 은 아직 생성 데이터 기준 결과이므로 실제 wafer 에서 추가 확인이 필요하다. 결국 Failbit Map 은 한 번 보고 끝나는 이미지가 아니라, 검색과 비교를 거쳐 학습 데이터까지 이어진다.

각주

- [1] 약 0.31 GFLOPs(307.9 MFLOPs)는 obj-id 분류기 ChipGridCNN(5 채널 one-hot × 32×32 격자 입력, conv 6 단 + 분류 head) 아키텍처에서 레이어별 MAC 를 합산해 결정론적으로 산출한 값으로, parameter 약 1.16M 과 정합한다.
- [2] 채택 in_ch=5 와 비채택 in_ch=6 을 동일 chip-원천 split 에서 seed 5 회(42/1/7/100/234) 반복하였다. in_ch=5 는 validation 0.9905±0.0045 / hold-out 0.9831±0.0050 이며, 최고 seed 가 0.9946 / 0.9872 이다.
- [3] 약 90% 공수 절감은 현업 운영 성과 집계·인정값, 약 0.02%p 수율 개선은 P3WN 단일 사례 기준(연환산 아님), 약 123 억은 메모리제조기술센터 성과 인정값이다.

참고문헌

- [1] Nakazawa, T. et al., "Wafer map defect pattern classification and image retrieval using convolutional neural network," *IEEE Trans. Semicond. Manuf.*, Vol. **31**, no. 2, pp. 309-314, 2018.
- [2] Alawieh, M. B. et al., "Wafer map defect patterns classification using deep selective learning," in *Proc. 57th ACM/IEEE Design Automation Conf. (DAC)*, pp. 1-6, 2020.
- [3] Khosla, P. et al., "Supervised contrastive learning," in *Advances in Neural Information Processing Systems (NeurIPS)*, Vol. **33**, pp. 18661-18673, 2020.
- [4] Jang, J. et al., "Decision fusion approach for detecting unknown wafer bin map patterns," *Expert Syst. Appl.*, Vol. **213**, 2023.
- [5] Woo, S. et al., "ConvNeXt V2: Co-designing and scaling ConvNets with masked autoencoders," in *Proc. IEEE/CVF Conf. on Computer Vision and Pattern Recognition (CVPR)*, pp. 16133-16142, 2023.
- [6] Chen, T. et al., "A simple framework for contrastive learning of visual representations," in *Proc. Int. Conf. on Machine Learning (ICML)*, PMLR 119, pp. 1597-1607, 2020.
- [7] Campello, R. J. G. B. et al., "Density-based clustering based on hierarchical density estimates," in *Proc. Pacific-Asia Conf. on Knowledge Discovery and Data Mining (PAKDD)*, pp. 160-172, 2013.

- [8] He, K. et al., "Momentum contrast for unsupervised visual representation learning," in *Proc. IEEE/CVF Conf. on Computer Vision and Pattern Recognition (CVPR)*, pp. 9729-9738, 2020.
- [9] Redmon, J. et al., "You only look once: Unified, real-time object detection," in *Proc. IEEE Conf. on Computer Vision and Pattern Recognition (CVPR)*, pp. 779-788, 2016.
- [10] Ren, S. et al., "Faster R-CNN: Towards real-time object detection with region proposal networks," *IEEE Trans. Pattern Anal. Mach. Intell.*, Vol. **39**, no. 6, pp. 1137-1149, 2017.
- [11] Guo, C. and Berkhahn, F., "Entity embeddings of categorical variables," *arXiv preprint arXiv:1604.06737*, 2016.
- [12] Cai, Z. and Vasconcelos, N., "Cascade R-CNN: Delving into high quality object detection," in *Proc. IEEE/CVF Conf. on Computer Vision and Pattern Recognition (CVPR)*, pp. 6154-6162, 2018.
- [13] Shi, B. et al., "When do we not need larger vision models?," in *Proc. European Conf. on Computer Vision (ECCV)*, pp. 444-462, 2024.
- [14] Yun, S. et al., "CutMix: Regularization strategy to train strong classifiers with localizable features," in *Proc. IEEE/CVF Int. Conf. on Computer Vision (ICCV)*, pp. 6023-6032, 2019.
- [15] Lin, T.-Y. et al., "Focal loss for dense object detection," in *Proc. IEEE Int. Conf. on Computer Vision (ICCV)*, pp. 2980-2988, 2017.
- [16] Ridnik, T. et al., "Asymmetric loss for multi-label classification," in *Proc. IEEE/CVF Int. Conf. on Computer Vision (ICCV)*, pp. 82-91, 2021.
- [17] Hinton, G. et al., "Distilling the knowledge in a neural network," *arXiv preprint arXiv:1503.02531*, 2015.
- [18] Lee, H. et al., "Classification of chip-level defect types in wafer bin maps using only wafer-level labels," *J. Manuf. Sci. Eng.*, Vol. **146**, no. 7, 2024.
- [19] Kyeong, K. and Kim, H., "Classification of mixed-type defect patterns in wafer bin maps using convolutional neural networks," *IEEE Trans. Semicond. Manuf.*, Vol. **31**, no. 3, pp. 395-402, 2018.
- [20] Shin, J.-S. et al., "Enhanced detection of unknown defect patterns on wafer bin maps based on an open-set recognition approach," *Comput. Ind.*, Vol. **155**, 2024.
- [21] Baek, I. and Kim, S. B., "Contrastive deep clustering for detecting new defect patterns in wafer bin maps," *Int. J. Adv. Manuf. Technol.*, Vol. **130**, pp. 3561-3571, 2024.
- [22] Jocher, G. and Qiu, J., "Ultralytics YOLO11," 2024.