

반도체 웨이퍼 불량 분석을 위한 도메인 지식 기반 통합 파이프라인

A Domain Knowledge-Driven Integrated Pipeline for Semiconductor Wafer Defect Analysis

홍길동¹, 김철수¹

¹ 반도체연구소, Samsung Electronics, 화성시, 대한민국

초록

반도체 EDS(Electrical Die Sorting) Test 결과인 Failbit Map 은 천만 픽셀 이상의 표현력으로 웨이퍼 불량의 위치·분포·밀집도·방향성을 담는 핵심 정보지만, 기존 운영 환경에서는 임계치 위반 여부에만 의존하는 사후 확인 방식이 주를 이루어 맵 상의 공간적 이상 패턴을 조기에 파악하기 어렵다. 본 논문은 이를 해결하기 위해 데이터 생성, 엔지니어가 이미 인지한 불량 분류, 아직 인지되지 않은 불량 후보 탐색, UI 기반 전문가 검토를 하나의 흐름으로 연결하는 도메인 지식 기반 파이프라인을 제안한다. 데이터 표현 계층에서는 Failbit Map 이 약 20 종 내외의 이산 색상만 사용한다는 특성을 활용하여 32-color palette-indexed PNG 와 positions JSON 을 함께 생성함으로써, 의미 보존과 계층값 정합을 동시에 달성하였다. 인지도된 불량 분류 경로에서는 ConvNeXtV2-Base 와 Optuna 기반 최적화를 적용하여 16-class weighted F1 을 0.78 에서 0.92 까지 향상시켰고, 이후 전역 맥락만으로는 구분이 충분하지 않아 confidence 가 낮게 나타나는 샘플에 대해서만 Grad-CAM 으로 관심 영역을 추출하고 YOLO 로 chip 단위 재분석을 수행하는 2 단계 보정 구조를 적용하여 최종 0.95 를 달성하였다. 미인지 불량 후보 탐색 경로에서는 자기지도 표현학습과 HDBSCAN 군집화를 결합하고, 웨이퍼 내 위치 정보가 공정 의미를 가진다는 도메인 지식을 반영하여 중심·외곽 영역을 보존하는 local sampling 을 적용함으로써 새로운 불량 후보를 자동으로 묶어 전문가 검토와 라벨 확장을 지원하였다.

1. 서론

반도체 EDS Failbit Map 은 불량 위치·분포·방향성을 담는 핵심 데이터이나, 현업에서는 임계치 기반 사후 확인 방식으로 운영되어 공간 패턴 조기 포착이 어렵다 [1][2]. 본 시스템 설계에서 도출된 과제—특정 전문가에 한정된 라벨링 간소화, unknown defect 조기 탐지 [4], wafer map+chip 계측 통합 UI—를 해결하기 위해 데이터 생성-등록 불량 분류-미등록 불량 군집화-UI 검토를 하나의 흐름으로 연결하는 도메인 지식 기반 통합 파이프라인을 설계하였다.

2. 제안 방법

2.1 데이터 생성 및 표현

Bucket A(primary fail-map 로그, .Z LZW)와 Bucket B(chip-level 계측, .gz)를 wafer 식별 규칙과 ± 10 초 오프셋으로 자동 매칭한다. Cython 기반 hex grade block 파싱으로 chip tile array 를 고속 복원하고, BIN·FBT·QVL·wafer-level yield 를 positions JSON 에 병합한다. 저장 포맷으로 32-color 8-bit palette PNG 를 채택하였다. Failbit Map 은 약 20 종 이상 색상만 사용하므로 palette 양자화가 사실상 무손실이며, PLTE 교체만으로 IDAT 재압축 없이 사용자별 색상 scheme 즉시 전환이 가능하다. 24-bit RGB 대비 ~65% 파일 크기 절감.

2.2 등록 불량 분류 (16-class)

총 ~1,500 개(val ~500 개) 데이터에서 EfficientNetV2, MaxViT, ViT, Swin, ConvNeXtV2 를 Hugging Face timm 으로 동일 조건 fine-tuning 비교하였다(Table 1). FCMAE 기반 사전학습과 384×384 입력을 갖는 ConvNeXtV2-Base 가 val F1 0.92 로 1 위. ViT 계열은 self-attention 학습에 데이터 규모가 부족하였다. FGVC·Focal Loss 등 일반 기법은 효과 제한적. Optuna 기반 탐색(LR·WD·scheduler·augmentation)으로 0.78→0.92 달성.

CNN confidence < 0.80 또는 difficult class 일 때만 Grad-CAM ROI + spatial prior 블렌딩 후 YOLO 이차 검증을 수행한다(Table 2). YOLO 는 standalone detector 가 아닌 ROI 내 class decision 검증기이며, cls_loss 강화 시 correction precision 90%+, 최종 F1 0.95. 모든 샘플에 YOLO 비적용 이유: (1) 연산 비용, (2) center·edge·ring 등은 global 분포 판단이 필수이므로 CNN first 구조 필요. CNN·YOLO 모두 flip 증강 배제 — 방향성이 공정 원인을 결정하기 때문.

2.3 미등록 불량 탐지 (Open-set)

SupCon [3]은 known 군집 밀집도를 향상시켰으나 unknown 영역 임베딩 분리도가 저하되어, 라벨 비의존 InfoNCE(SimCLR [7])를 채택하였다. contrastive

learning 은 정답 예측이 아닌 임베딩 배치 학습이므로 train/test 분리 없이 전체 데이터를 활용하여 임베딩 coverage 를 높였다. 6×6 격자(grid36_full) structured local sampling 으로 wafer 중심·외곽 공정 의미 영역을 보존하였다. Global InfoNCE(Queue 16K, sim $\geq$ 0.72 마스크) + Local InfoNCE + HDBSCAN(size $\geq$ 12, prob $\geq$ 0.55, persist $\geq$ 0.20)으로 cluster 안정화. medoid representative 저장으로 전문가 검토 부담을 최소화하였다.

2.4 분석 UI 와 multimodal 준비

mapviewer 는 wafer map 의미 인덱스 구조와 chip-level 계측값을 함께 해석하는 분석 인터페이스이다. 개인 색상 scheme·chip annotation·composite map·BIN/FBT/QVL overlay 를 제공하며, positions JSON 기반으로 chip geometry 와 measurement 를 동일 좌표계에 정합한다. BIN·FBT·QVL 을 이미지와 함께 정합 저장하여 향후 이미지-계측 융합 multimodal 학습 데이터로 직접 활용할 수 있는 기반을 마련하였다.

3. 실험 결과

Table 2. Backbone 모델 비교 (Hugging Face timm fine-tuning, Val Weighted F1)

모델	사전학습	Input	Val F1	비고
ViT-B/16	IN-21k	224	0.80	소규모 데이터에서 attention 학습 부족
EfficientNetV2-M	IN-1k	224	0.82	경량 구조, 공간 패턴 표현 한계
Swin-B	IN-1k	224	0.83	shifted window 로 지역성 보완
MaxViT-T	IN-1k	224	0.84	multi-axis attention
ConvNeXtV2-Base	FCMAE+IN-22k	384	0.92	1 위, FCMAE 비지도 사전학습 강건

Table 1. 등록 불량 성능 향상 단계 (Weighted F1)

단계	구성	Weighted F1
Baseline CNN	초기 기준 모델	0.78
ConvNeXtV2-Base (HF timm)	backbone 교체, 384×384, IN-22k 사전학습	0.85
+ Optuna 하이퍼파라미터 탐색	LR·WD·scheduler·augmentation 최적화	0.92
+ ROI	선택적 2-stage correction	0.95

enhancement + YOLO		
--------------------	--	--

edge_loc·edge_ring·local 등 공간 유사 패턴 간 혼동 교정이 주요 향상 요인이었으며, 선택적 YOLO 보정의 correction precision 은 90% 이상을 기록하였다. 미등록 불량은 Silhouette Score, 전문가 동의율, 재학습 후 F1 향상으로 평가한다.

Table 6. 방법론 비교

항목	단일 CNN	CNN+K-means	본 연구
등록 불량 분류	O	O	O
미등록 불량 탐지	X	△	O
라벨 오류 탐지	X	X	O
클러스터 수 자동	—	X	O
설명 가능성(Grad-CAM)	X	X	O
Weighted F1	0.92	0.92	0.95

4. 결론

본 연구는 데이터 생성-등록 불량 분류-미등록 불량 군집화-분석 UI 를 하나의 파이프라인으로 통합하였다. 32-color palette PNG 와 positions JSON 기반 표현, ConvNeXtV2+Optuna 로 F1 0.92, 선택적 ROI+YOLO 보정으로 0.95, InfoNCE+HDBSCAN 으로 unknown defect 자동 군집화, BIN/GBT/QVL 정합 저장으로 multimodal 확장 기반을 구축하였다. 향후 칩 레벨 다중 라벨 분류, 이미지+계측 multimodal 모델, 전체 제품군으로의 일반화 검증을 계획하고 있다.

참고문헌

[1] T. Nakazawa and D. V. Kulkarni, "Wafer Map Defect Pattern Classification and Image Retrieval Using Convolutional Neural Network," IEEE Trans. Semiconductor Manufacturing, vol. 31, no. 2, pp. 309-314, 2018.

[2] M. B. Alawieh, D. Boning, and D. Z. Pan, "Wafer Map Defect Patterns Classification Using Deep Selective Learning," in Proc. 57th ACM/IEEE DAC, pp. 1-6, 2020.

[3] P. Khosla et al., "Supervised Contrastive Learning," in NeurIPS, vol. 33, pp. 18661-18673, 2020.

[4] J. Jang and G. T. Lee, "Decision Fusion Approach for Detecting Unknown Wafer Bin Map Patterns Based on a Deep Multitask Learning Model," Expert Systems with Applications, vol. 213, 2023.

[5] S. Woo et al., "ConvNeXt V2: Co-Designing and Scaling ConvNets With Masked Autoencoders," in Proc. CVPR, pp. 16133-16142, 2023.

[6] R. R. Selvaraju et al., "Grad-CAM: Visual Explanations From Deep Networks via Gradient-Based Localization," in Proc. ICCV, pp. 618-626, 2017.

[7] T. Chen et al., "A Simple Framework for Contrastive Learning of Visual Representations," in Proc. ICML, PMLR 119, pp. 1597-1607, 2020.

[8] R. J. G. B. Campello et al., "Density-Based Clustering Based on Hierarchical Density Estimates," in PAKDD 2013, pp. 160-172, 2013.