

4. a)

最高频率为 $1/20ns = 50MHz$ 。

4. b)

最高频率不变，仍为 $1/20ns = 50MHz$ 。

4. c)

PCl变为了原来的 $1/0.7 \approx 1.43$ ，而时钟周期变为了原来的 $15ns/20ns = 0.75$ ，故而性能变为了原来的 $1/(1.43 \times 0.75) \approx 0.933$ ，也就是性能大约降低了6.7%。

补充题

控制信号	解释	sw	addi	beq	j	jr	使用阶段
RegReadNum1	寄存器堆读取寄存器号1 (rs/rt/rd)	rs	rs	rs	x	rs	ID
RegReadNum2	寄存器堆读取寄存器号2 (rs/rt/rd)	rt	x x	rt	x	x	ID
RegWr	寄存器堆写入有效信号(0/1)	0	1	0	0	0	WB
ExtOp	立即数拓展单元配置Signed(1), Zero(0)	1	1	1	0 x	x	ID
ALUSrc	从寄存器堆(0)或立即数(1)中选择第二个ALU操作数	1	1	0	x	x	EX
ALUConf	ALU的功能 (AND/OR/COMP/ADD/SUB/...)	ADD	ADD	COMP	x	x	EX
MemWr	数据内存写入有效(0/1)	1	0	0	0	0	MEM
MemRead	数据内存读取有效(0/1)	0	0	0	0	0	MEM
MemToReg	选择内存读取结果(1)或ALU结果(0)写回寄存器堆	x	0	x	x	x	WB
Branch	选择PC+4(0)或者跳转地址(1)	0	0	1	1	1	MEM MEM

—|