

D0. Spec tóm tắt (Part 1 - Tính năng)

Bước đầu tiên: liệt kê yêu cầu và thông số trước khi vẽ khối nào. Mọi hình sau đều suy ra từ trang này.

Yêu cầu từ đề Lab 1

- R1. Tạo 5 dạng sóng: sine, vuông, tam giác, răng cưa, ECG
- R2. Chính tần số, biên độ, duty (sóng vuông) bằng SW / KEY
- R3. Chèn nhiễu giả ngẫu nhiên (LFSR), chỉnh được biên độ và "tần số"
- R4. Xuất qua audio codec WM8731 (Line-Out) → cáp 3.5 mm-BNC → oscilloscope
- R5. Board DE10-Standard (Cyclone V 5CSXFC6D6F31C6)

Quyết định kiến trúc (trả lời "làm bằng cách nào?")

- A1. Tần số lấy mẫu cố định $f_s = 48\text{ kHz}$ (codec). Mọi khối tạo sóng chỉ cập nhật khi `sample_en = 1`.
- A2. Tạo sóng bằng DDS: bộ tích lũy pha 32 bit, $f = \text{phase_inc} \cdot f_s / 2^{32} \rightarrow$ đổi tần số chỉ cần đổi `phase_inc`.
- A3. Sine và ECG: tra bằng LUT 256×24 bit. Vuông / tam giác / răng cưa: suy ra trực tiếp từ pha (không cần LUT).
- A4. Dữ liệu mẫu 24 bit có dấu (bù 2), đúng độ rộng I²S 24 bit của WM8731.
- A5. Biên độ: nhân với `amp` (0..255) rồi dịch phải 8 bit (dùng khối DSP).
- A6. Hai miền clock: `CLOCK_50` (logic) và 12.288 MHz = $256 \cdot f_s$ (MCLK codec, từ PLL) → cần xử lý CDC.
- A7. Codec cấu hình 1 lần sau reset qua I²C (9 thanh ghi), sau đó phát dữ liệu liên tục qua I²S.


Thông số (parameter) chính

Tham số	Giá trị	Ghi chú / công thức
<code>fs</code>	48 kHz	LRCK codec; $MCLK = 256 \cdot f_s = 12.288\text{ MHz}$, $BCLK = 64 \cdot f_s = 3.072\text{ MHz}$
<code>phase_inc</code> (1 kHz)	89_478_485	$\text{round}(2^{32} \cdot 1000 / 48000)$; bước 1 kHz, 1 → 10 kHz
<code>phase_inc</code> (60 BPM)	89_478	ECG 1 Hz; bước 15 BPM = 22_370; 60 → 120 BPM
<code>amp</code>	0..255, mặc định 128	bước 16; $ra = (\text{mẫu} \times \text{amp}) \gg 8$
<code>duty</code> (SW[9:8])	64/128/192/230 (/256)	25 / 50 / 75 / 90 % (bỏ 100 % vì là DC)
<code>noise amp</code> (SW[6:5])	0/32/64/128 (/256)	0 / 12.5 / 25 / 50 % full-scale
<code>noise rate</code> (KEY[3])	1 / 2 / 4 / 8 mẫu	LFSR 24 bit, dịch 24 bước mỗi lần cập nhật
<code>debounce</code>	1_000_000 chu kỳ	20 ms @ 50 MHz
<code>I²C</code>	100 kHz, địa chỉ 0x1A	9 lần ghi: R0F, R02..R09

Thứ tự làm theo tài liệu khóa học:
Spec (D0) → IO (D1) → block diagram top (D2) → block diagram core (D3) → sơ đồ logic từng khối (D4–D8) → giản đồ thời gian (D7, D9) → RTL → testbench.

D1. Sơ đồ IO của lab1_top (Spec - Part 3: IO interface)


Coi cả hệ thống là 1 hộp đen: xác định mọi chân vào/ra và độ rộng bit trước, chưa quan tâm bên trong.



Signal	Direction	Width	Description
CLOCK_50	Input	1	Clock hệ thống 50 MHz
KEY[0]	Input	1	Reset tích cực mức thấp (nhấn = reset)
KEY[1]	Input	1	DOWN: giảm tần số/BPM (SW[4]=0) hoặc biên độ (SW[4]=1), tích cực thấp
KEY[2]	Input	1	UP: tăng tần số/BPM hoặc biên độ, tích cực thấp
KEY[3]	Input	1	Đổi tốc độ cập nhật nhiều 1 → 2 → 4 → 8 → 1 mẫu
SW[2:0]	Input	3	Chọn sóng: 000 sine, 001 vuông, 010 tam giác, 011 răng cưa, 100 ECG
SW[3]	Input	1	Bật / tắt nhiều
SW[4]	Input	1	Chế độ phím: 0 = tần số, 1 = biên độ
SW[6:5]	Input	2	Biên độ nhiều 0 / 12.5 / 25 / 50 %
SW[9:8]	Input	2	Duty sóng vuông 25 / 50 / 75 / 90 % (SW[7] dự phòng)
LEDR[9:0]	Output	10	[9] PLL lock, [8] codec cấu hình OK, [7:0] hiển thị SW
AUD_XCK	Output	1	MCLK 12.288 MHz cho WM8731
AUD_BCLK	Output	1	Bit clock I ² S 3.072 MHz
AUD_DACLK	Output	1	Left/Right clock 48 kHz (0 = kênh trái)
AUD_DACDAT	Output	1	Dữ liệu I ² S nối tiếp 24 bit, MSB trước
FPGA_I2C_SCLK	Output	1	Clock I ² C 100 kHz
FPGA_I2C_SDAT	Inout	1	Dữ liệu I ² C (open-drain, có điện trở kéo lên)

D2. Block diagram lab1_top (Spec - Part 2: block diagram)


Mở hộp đen D1 ra: chia thành các khối con (instance trong top.v). Tên đầy đủ như trong code.



Không vẽ: $\text{clk} = \text{CLOCK_50}$ và $\text{rst_n} = \text{KEY}[0]$ nối tới mọi khối miền 50 MHz. CDC ①: dữ liệu 24 bit, giữ ổn định ~20.7 μs trước khi được chốt (set_false_path). CDC ②: tín hiệu toggle 1 bit qua 2 FF (set_false_path).


D3. Block diagram lab1_signal_core

Khối xử lý tín hiệu chính: định tuyến phím → các bộ tạo sóng (DDS) → MUX chọn sóng → trộn nhiễu. Mọi khối cập nhật khi sample_en = 1.




D4. Sơ đồ logic sine_gen_top (Part 4: detail design) - ecg_gen_top giống hệt, chỉ khác LUT và tham số

Mỗi khối vẽ tới mức flip-flop / bộ cộng / bộ nhân / ROM: nhìn hình là viết được RTL. Ký hiệu FF: tam giác = clock (CLOCK_50).



D5. Sơ đồ logic square_gen / triangle_gen / sawtooth_gen



Cả 3 khối cùng khung: bộ tích lũy pha (DDS) → tạo hình sóng từ pha → nhân biên độ → FF ngõ ra. Không cần LUT.



Lưu ý thời điểm: wave_out nạp giá trị tính từ phase_acc HIỆN TẠI, cùng cạnh clock đó phase_acc += phase_inc → mẫu đầu sau reset là giá trị tại pha 0.
Cả 3 khối nhận cùng phase_inc và amp_q8 từ sine_gen_top (D3), nên đổi tần số / biên độ là cả 4 sóng thường đổi theo.


D6. Sơ đồ logic lfsr_noise và noise_mixer

Nguồn nhiễu giả ngẫu nhiên (LFSR 24 bit, leap-forward 24 bước) và bộ cộng có bão hòa 24 bit.




D7. Sơ đồ logic wm8731_i2s_tx + giản đồ thời gian I²S

Chạy ở miền clk_audio = 12.288 MHz. Mọi FF chỉ đổi ở nhịp tick (1/4 clk_audio), tức đúng cạnh xuống của BCLK.



Giản đồ thời gian I²S (Philips): chuyển kênh trái → phải




- LRCK và DATA đổi ở cạnh XUỐNG của BCLK (khi tick); codec WM8731 lấy mẫu ở cạnh LÊN → luôn có ½ chu kỳ BCLK (≈ 163 ns) setup/hold.
- Mỗi kênh 32 BCLK: 1 bit trễ + 24 bit dữ liệu + 7 bit 0. Mỗi frame 64 BCLK → LRCK = $3.072 \text{ MHz} / 64 = 48 \text{ kHz}$.
- frame_sample chốt 1 lần mỗi frame (đầu kênh trái) → kênh trái = kênh phải. Cùng lúc đảo sample_req_toggle để xin mẫu mới (D9).
- Kênh phải (LRCK = 1): slot 0 là bit trễ, slot 1..24 lặp lại đúng 24 bit của frame_sample.

D8. FSM i2c_master_write + bộ tuần tự wm8731_config


Giao tiếp chậm, nhiều bước → thiết kế bằng máy trạng thái (FSM). Vẽ sơ đồ trạng thái trước rồi mới viết case(state).

i2c_master_write (i2c_master_write.sv) - FSM 9 trạng thái

Mọi chuyển trạng thái (trừ từ IDLE) chỉ xảy ra khi div_count = HALF_DIV - 1:
HALF_DIV = 50 MHz / (2 · 100 kHz) = 250 chu kỳ = 5 μs → mỗi bit I²C = 2 trạng thái = 10 μs.



wm8731_config (bộ tuần tự)



system_ready = rst_n & pll_locked_sys
& config_done & ~config_error
→ chỉ khi codec cấu hình xong mới cho lab1_signal_core chạy.

Bảng cấu hình (cfg_index → thanh ghi WM8731)

idx	Thanh ghi	Giá trị	Ý nghĩa
0	R0F Reset	0x000	Reset codec về mặc định
1	R02 Left HP out	0x079	Âm lượng 0 dB kênh trái
2	R03 Right HP out	0x079	Âm lượng 0 dB kênh phải
3	R04 Analogue path	0x012	DACSEL = 1 (DAC ra line/HP), tắt mic
4	R05 Digital path	0x000	Bỏ mute DAC
5	R06 Power down	0x007	Tắt line-in, mic, ADC; bật DAC, OUT
6	R07 Interface	0x00A	I²S, 24 bit, codec là slave
7	R08 Sampling	0x000	48 kHz, MCLK = 256 fs (12.288 MHz)
8	R09 Active	0x001	Kích hoạt giao tiếp số


Mỗi lần ghi = 3 byte I²C:

byte	Nội dung	Ví dụ R07
0	{0x1A, 0 (ghi)} = 0x34	0x34
1	{reg_addr[6:0], reg_data[8]}	0x0E
2	reg_data[7:0]	0x0A

Sau mỗi byte, slave kéo SDA = 0 (ACK) ở xung SCL thứ 9.
Đã kiểm chứng bằng tb_wm8731_config (slave I²C giả lập).

D9. Giải đồ thời gian CDC: clk_audio ⇌ CLOCK_50

Vẽ trước khi code để chứng minh dữ liệu 24 bit không bao giờ bị đọc khi đang đổi → lý do dùng set_false_path (không vẽ đúng tỉ lệ).



Chuỗi sự kiện mỗi mẫu (48 kHz):

- 1 Miền audio, đầu kênh trái: frame_sample ← audio_sample_hold (mẫu n), đồng thời sample_req_toggle đảo mức.
- 2 toggle qua 2 FF (sync_ff1, sync_ff2) sang miền CLOCK_50 → sample_tick = sync_ff2 ^ sync_prev (1 chu kỳ).
sample_tick = sample_en: mọi bộ tạo sóng tính mẫu mới; 1 chu kỳ sau (capture_pending) → audio_sample_hold ← mixed_wave (mẫu n+1).
- 3 audio_sample_hold đứng yên tới frame sau, cách ≈ 20.7 μs → khi frame_sample đọc, 24 bit đã ổn định từ rất lâu (không thể đọc lúc đang đổi).

Hệ quả cho ràng buộc timing (SDC):

set_false_path -from [get_registers {*u_i2s|sample_req_toggle*}] -to [get_registers {*u_sample_sync|sync_ff1*}] ← CDC 2: 1 bit, có 2 FF đồng bộ
set_false_path -from [get_registers {*audio_sample_hold*}] -to [get_registers {*u_i2s|frame_sample*}] ← CDC 3: bus 24 bit, ổn định nhờ giao thức
Không cần false path cho các đường khác: bên trong mỗi miền clock vẫn được phân tích đầy đủ (Fmax CLOCK_50 ≈ 92 MHz, clk_audio ≈ 305 MHz).