Cortex-M0+较 M0 内核来说到底"+"了什么?

在本视频中,飞思卡尔工程师介绍了基于 Cortex-M0+内核的 Kinetis L 系列芯片较 M0 内核在能耗方面的改进和增加的一些功能,本视频内容如下:

业界能效最高的 32 位处理器

为了增强功耗表现使其每毫安处理能力提高,减少了门数量并重新设计了这款具有两级流水线的 **M0+**内核。

功率的消耗降到尽可能低的 9uA/MHz

性能提升至 1.77CoreMark/MHz


中断等待时间比 M0 减少了 1 个 cycle

这三项显著降低了处理器的运行时间,使其有更多时间处于 deep sleep 模式中从而延长了供电电池的使用寿命。

Cortex-M0+: What's the "+" stand for?



- Most energy-efficient 32-bit processor on the market
- Redesigned to reduce gate count with 2-stage pipeline improving energy efficiency with increased throughput/mA
 - · Power reduction leading to consumption as low as 9uA/MHz
 - Increased performance with CoreMark/MHz raised to 1.77
 - Interrupt latency decreased by 1 cycle






单周期访问的快速 IO 口更易于 bit-banging 和软件模拟仿真,使得模拟 IIC、SPI 这种协议的通信时钟更快。

较普通 IO 口快了 50%

快速 GPIO 控制器(FGPIO)对于所有引脚可进行置 1、清 0、翻转操作。

用于改善用户调试体验的片上 micro trace buffer (MTB)

优化的捕获机制只在用户配置的系统 RAM 中存储程序流信息的变化。



支持向量表重定位

允许将中断向量表重定位到 RAM 中,使得中断在 flash 编译的时候仍可继续执行。


存储器保护单元(MPU)

可选配的安全组件用于保护操作系统和关键数据的安全。

User/Privilege 模式支持

Privilege 模式下对外设访问有更多的保护。

User 模式下限制了一些指令。



参考文献

- 1、ARM 官网 Cortex-M0+介绍: http://www.arm.com/zh/products/processors/cortex-m/cortex-m0plus.php
- 2、Cortex-M0+简介: http://www.arm.com/zh/files/pdf/Cortex-M0 Plus Intro.pdf
- 3、IAR 中 MTB 功能使用可参考: http://blog.chinaaet.com/detail/33468.html
- 4、CW 安装目录下有两篇关于 trace 的文档:

Profiling and Analysis Quick Start for Microcontrollers.pdf

Profiling and Analysis Users Guide.pdf