

PMIC HW3_report

110511277 蔡東宏


1. Layout:



2. DRC:



3. LVS:




4. Specification:


Parameters	Pre-sim.	Post-sim.	Error(%)	• Error計算:
VDD	1.8V	1.8V	0%	$\frac{ POST - PRE }{PRE} \times 100\%$
Offset voltage	-0.1764mV	-0.009 mV	94.9 %	
Delay time	35.68 ng	49.92 ng	39.9%	

5. Waveform:


Delay time(Pre-layout simulation):




Delay time(Post-layout simulation):



Offset voltage(Pre-layout simulation):




Offset voltage(Post-layout simulation):




6. Bonus:

設計觀念:考慮 Vin+從 0V 變 1.8V 的 case,因為最後輸出為高電位,所以 M14 的 gate 電壓為低電位(意即讓 M14 不導通),也就是 M10 和 M12 的 gate 電壓皆為低電位,所以 M10 和 M12 皆不導通。考慮 M8 和 M9,因為他們的 Vgs 皆相同,為了讓此 comparator 有遲滯的效果,我將 M9 的 W 調大,根據 MOS 的電流公式,在相同 Vgs 以及材質的情況下,電流和 W/L 成正比,所以將 M9 的 W 調大會讓流經 M11 的電流變大,所以我得 Vin+需要比原本更大才能使 VOUT 由低電位變成高電位,達到遲滯的效果。反之考慮 Vin-從 1.8V 變 0V 的 case,同理,所以須將 M10 的 W 調大。



Waveform: Vin+從 0V 變 1.8V 的 case **(VOUT 在 Vin+為 1.00065V 時切換)**



Waveform: Vin+從 1.8V 變 0V 的 case

(VOUT 在 Vin+為 801.091mV 時切換)

