

PMIC HW2_report

110511277 蔡東宏

1. Layout




(放大)



2. DRC




3. LVS



4. Result table


Parameters	Target spec.		Pre-sim.	Post-sim.
V_{REF}	1.2V (+/- 1%) @ V _{DD} =1.8V	Value (V)	1.1992V	1.1992 V
		Error (%)	-0.061%	-0.061%
V_{REF}	1.2V (+/- 1%) @ V _{DD} =1.7V-1.9V	Value (V)	1.1922V ~ 1.2059V	1.1923 V ~ 1.2060V
		Error (%)	-0.65% ~ 0.492%	-0.642% ~ 0.5%
I _{REF}	10μA (+/- 1%) @ V _{DD} =1.8V	Value (uA)	9.9926MA	9.9712 MA
		Error (%)	-0.014%	-0.288%
I _{REF}	10μA (+/- 5%) @ V _{DD} =1.7V-1.9V	Value (uA)	9.6187MA ~10.3640MA	9.598 MA ~ 10.3420 MA
		Error (%)	-3.183% - 3.64%	-4.019%- 3.42%
P_{VDD}	<150uW @ V _{DD} =1.8V	Power (uW)	54.799 MW	54.668 MW

5. schematic




設計考量:先利用調整 R1 來使 IREF1 約等於 $10\,\mu$ A,因為電路上面是 current mirror,所以 IREF1 = IREF2 = IREF3,接下來再利用調整 M6 以及 M7 的 w 來決定 VREF,因為此時的 IREF 已經被電阻值固定住了,所以根據 NMOS 在 saturation 的 特性(在固定電流以及 L 的情況下 W 和 Vov 成反比),調整 M6 和 M7 的 w 來使 VREF 約等於 1.2V。

模擬用電路




6. 波型

Vref 以及 Iref對 Vdd(1.7V~1.9V)的圖(包含 pre-layout simulation 以及 post-layout simulation)




Vref 以及 Iref 對溫度(0℃~120℃)的圖(包含 pre-layout simulation 以及 post-layout simulation)



7. Summary

VDD 從 1.7V~1.9V



溫度從 0℃到 120℃(VDD=1.8V)

