

| 1 数字逻辑基础

| 1 数字逻辑基础

| 数制

十进制D:

$$(N)_D = \sum_{i=-\infty}^{\infty} K_i \times 10^i$$

二进制B:

$$(N)_B = \sum_{i=-\infty}^{\infty} K_i \times 2^i$$

十六进制H:

$$(N)_H = \sum_{i=-m}^{n-1} a_i \times 16^i$$

八进制O:

$$(N)_8 = \sum_{i=-m}^{n-1} a_i \times 8^i$$

| 数制转换

| 十转二:

- 整数部分：“辗转相除”法-将十进制数连续不断地除以2直至商为零，所得余数由低位到高位排列，即为所求二进制数
- 小数部分：将十进制小数每次除去上次所得积中的整数再乘以2，直到满足误差要求进行“四舍五入”为止，就可完成由十进制小数转换成二进制小数。

| 二转十六

四位四位划分二进制数，以四位为一个单元直接转十六进制数。

| 十六转二

同理，将每位16进制数展开成四位二进制数，排列顺序不变即可。

| 二转八&八转二

原理同二转十六和十六转二，4位换为3位即可。

| 二进制编码

| 二-十进制码（BCD码）

用4位二进制数来表示一位十进制数中的0-9十个数码，有多种细分方式。

BCD码十进制数码	8421码	2421 码	5421 码	余3码	余3循环码
0	0000	0000	0000	0011	0010
1	0001	0001	0001	0100	0110
2	0010	0010	0010	0101	0111
3	0011	0011	0011	0110	0101
4	0100	0100	0100	0111	0100
5	0101	1011	1000	1000	1100
6	0110	1100	1001	1001	1101
7	0111	1101	1010	1010	1111
8	1000	1110	1011	1011	1110
9	1001	1111	1100	1100	1010


- 8421码同直接四位里面十转二
- 2421码0-4同8421，5-9是0-4的镜像取反
- 5421码0-4同8421，5-9是第四位置1后前三位重复0-4
- 余3码=8421码+3

奇偶校验码


奇校验：每一码组中信息位与校验位的1的个数之和总为奇数
偶校验：每一码组中信息位与校验位的1的个数之和总为偶数

基本逻辑运算


与



或




非




$L = \neg A$

与非




$L = \neg(A \wedge B)$

或非




$L = \neg(A \vee B)$

异或



$L = \neg A + \neg B =$

| 同或



$L = A + B =$

| 逻辑代数基本定理

| 基本公式

0、1律: $A + 0 = A$ $A + 1 = 1$ $A \cdot 1 = A$ $A \cdot 0 = 0$

互补律: $A + \overline{A} = 1$ $A \cdot \overline{A} = 0$

交换律: $A + B = B + A$ $A \cdot B = B \cdot A$

结合律: $A + B + C = (A + B) + C$ $A \cdot B \cdot C = (A \cdot B) \cdot C$

分配律: $A(B + C) = AB + AC$ $A + BC = (A + B)(A + C)$

重叠律: $A + A = A$ $A \cdot A = A$

反演律: $\overline{A + B} = \overline{A} \cdot \overline{B}$ $\overline{AB} = \overline{A} + \overline{B}$

吸收律: $A + A \cdot B = A$ $A \cdot (A + B) = A$

$A + \overline{A} \cdot B = A + B$ $A(\overline{A} + B) = AB$

其它常用恒等式

$AB + \overline{A}C + BC = AB + \overline{A}C$

基本运算规则

- 代入规则：可以用一串函数式代入一个A
- 反演规则（求反函数）：对于任意一个逻辑表达式L，若将其中所有的与（ $\cdot$ ）换成或（ $+$ ），或（ $+$ ）换成与（ $\cdot$ ）；原变量换为反变量，反变量换为原变量；将1换成0，0换成1；则得到的结果就是原函数的反函数。
- 对偶规则（求对偶式）：对于任何逻辑函数式，若将其中的与（ $\cdot$ ）换成或（ $+$ ），或（ $+$ ）换成与（ $\cdot$ ）；并将1换成0,0换成1；那么，所得的新的函数式就是L的对偶式，记作L'

当某个逻辑恒等式成立时，则该恒等式两侧的对偶式也相等，这就是对偶规则。

逻辑函数化简

逻辑函数的表示

- 真值表法
- 逻辑图法

- 波形图法

代数法化简（公式法）

化简的目标：最简与或表达式-在若干个逻辑关系相同的与或表达式中，将其中包含的与项数最少，且每个与项中变量数最少的表达式称为最简与或表达式。

方法：并项、吸收、消去、配项

卡诺图法化简（图解法）

最小项

定义：一个与式，所有变量都出现（以变量或 $\overline{\text{变量}}$ 的形式）。n个变量的最小项应有 2^n 个。

特性：

对于任意一个最小项，只有一组变量取值使得它的值为1；

对于变量的任一组取值，任意两个最小项的乘积为0；


对于变量的任一组取值，全体最小项之和为1。

最小项常用 m_i 表示。

逻辑函数的最小项表达式

- 是与或表达式
- 每个乘积项都是最小项

用卡诺图表示逻辑函数



把最小项填1即可。

卡诺图化简函数（画圈）

画包围圈时应遵循的原则：

- (1) 包围圈内的方格数一定是 2^n 个，且包围圈必须呈矩形。
- (2) 循环相邻特性包括上下底相邻，左右边相邻和四角相邻。
- (3) 同一方格可以被不同的包围圈重复包围多次，但新增的包围圈中一定要有原有包围圈未曾包围的方格。
- (4) 一个包围圈的方格数要尽可能多，包围圈的数目要可能少。

如果有无关项 (d) 就既可以圈也可以不圈

圈组技巧(防止多圈组的方法):


- ① 先圈孤立的1；
- ② 再圈只有一种圈法的1；
- ③ 最后圈大圈；
- ④ 检查：每个圈中至少有一个1未被其它圈圈过。

2 门电路


二极管门电路

规定 3V以上为1 0.7V以下为0

与门




或门



三极管门电路


反相器




TTL

TTL反相器

、电路结构



TTL与非门



TTL与非门的外特性

输入特性

I_{IH} ：高电平输入电流
 I_{IS} ：输入短路电流
 I_{IL} ：低电平输入电流

输入负载特性

R_{off}, R_{on} ：关门电阻，开门电阻

TTL门电路输入端悬空时为1

输出负载特性

输出低电平扇出系数： $N_{OL} = \frac{I_{OL(max)}}{I_{IL}}$
输出高电平扇出系数： $N_{OH} = \frac{I_{OH(max)}}{I_{IH}}$
扇出系数：

$$N_O = \min\{N_{OL}, N_{OH}\}$$

主要参数

输出高电平 U_{OH} 、输出低电平 U_{OL}

阈值电压 $U_T = 1.4V$


关门电平 $U_O \approx 1.3V$

开门电平 $U_{ON} \approx 1.4V$

输入低电平噪声容限 U


输入高电平噪声容限 U

OC门（可以线与）



输出是开漏结构，需外接上拉，可以线与（普通TTL门不能线与）

三态门



$\overline{EN} = 0$ 时为工作态，正常与非门；
 $\overline{EN} = 1$ 时输出高阻

多余输入端的处理

- 与门&与非门：接高电平
- 或门&或非门：接低电平

CMOS门

输入不允许悬空

同样具有线与特性

CMOS门中的OD门相当于TTL门中的OC门

3 组合逻辑电路

组合逻辑电路的分析


1. 写输出函数的逻辑表达式
2. 列写真值表
3. 确定逻辑功能

组合逻辑电路的设计


1. 逻辑抽象
2. 列出真值表
3. 写出逻辑表达式
4. 简化/变换逻辑表达式
5. 画出逻辑图

编码器&译码器


编码：赋予二进制代码特定含义的过程



译码：译码是编码的逆过程，它可将二进制码翻译成代表某一特定含义的信号。（即电路的某种状态）



3、用译码器实现逻辑函数。当 $S_1=1$, $S_2=S_3=0$ 时



$$\overline{Y_0} = \overline{A_2 \cdot A_1 \cdot A_0} = \overline{m_0}$$

$$\overline{Y_1} = \overline{A_2 \cdot A_1 \cdot A_0} = \overline{m_1}$$

$$\overline{Y_2} = \overline{A_2 \cdot A_1 \cdot A_0} = \overline{m_2}$$

·
·
·



$$\overline{Y_7} = \overline{A \cdot B \cdot C} = \overline{m_7}$$

3线-8线译码器的 $Y_0 \sim Y_7$ 含三变量函数的全部最小项。

基于这一点用该器件能够方便地实现三变量逻辑函数。

数据分配器&数据选择器


数据分配器示意图



数据选择器芯片：74151

重点：实现逻辑函数

①数据选择器组成逻辑函数产生器



• 当 $\overline{E}=0$ 时:
$$Y = \sum_{i=0}^7 D_i m_i$$

• 当 $D_0=D_3=D_5=D_7=0$

• $D_1=D_2=D_4=D_6=1$ 时:

$$Y = m_1 + m_2 + m_4 + m_6$$

• 当 $D_0=D_3=D_5=D_7=1$

• $D_1=D_2=D_4=D_6=0$ 时:

$$Y = m_0 + m_3 + m_5 + m_7$$

控制 D_i , 就可得到不同的逻辑函数。

总结(比较系数法):

利用8选1数据选择器组成函数产生器的一般步骤

a、将函数变换成最小项表达式

b、将使器件处于使能状态


c、地址信号 S_2 、 S_1 、 S_0 作为函数的输入变量

d、处理数据输入 $D_0 \sim D_7$ 信号电平。逻辑表达式中有 m_i , 则相应 $D_i=1$, 其他的数据输入端均为0。


加法器

- 半加器: 不考虑前一位进位输入, 即只有两个输入
- 全加器: 考虑前一位进位输入, 即有三个输入


半加器




全加器



串行多位加法器




数制比较器



竞争冒险

1.竞争: 在组合逻辑电路中，输入信号实际到达输出端的时间有先有后，产生时差，这一现象叫做竞争。





2.冒险: 竞争现象有可能使电路的逻辑混乱，导致输出信号出现非正常的干扰脉冲（又称毛刺），有时会影响电路的正常工作，这种现象称为**冒险现象**。

2.卡诺图法

如发现卡诺图中所画卡诺圈有相切，而相切处又未被其他卡诺圈包围，说明该电路有可能存在逻辑冒险。

【例1】 用卡诺图法判断如图电路有无冒险？




如图所示电路的卡诺图两圈相切，故有险象。

4 触发器

触发器具有记忆功能，能存储一位二进制数码。一定条件下，触发器可以维持稳定状态。

基本RS触发器



$\bar{R}, \bar{S}$ 都是低电平有效，分别是置0端（Reset）和置1端（Set），有效的时候分别可以把Q置0和置1, $\bar{Q}$ 状态和Q相反。都不有效的时候Q状态保持。


卡诺图：

$\overline{\overline{RS}}$		Q^n			
		00	01	11	10
0	$\times$	0	0	1	
1	$\times$	0	1	1	

特性方程：

$$\begin{cases} Q^{n+1} = \overline{\overline{S}} + \bar{R}Q^n = S + \bar{R}Q^n \\ \bar{R} + \bar{S} = 1 \end{cases} \quad \text{约束条件}$$

状态图：




同步触发器

共同特点：电平触发式-CP端为1或0时整个电路才能更新状态

共同缺点：存在空翻-在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻，可能导致电路失控

解决方法：改用主从触发器/JK触发器/D触发器

同步RS触发器




在基本RS触发器基础上加了时钟控制，只有CP=1时按基本RS触发器运作，CP=0时保持。并且R和S现在是高电平有效。


$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ RS = 0 \end{cases}$$

CP=1期间有效

加个异步输入端（直接置0或置1）：



同步D触发器




D触发器可以在CP高电平有效的情况下让输出Q=输入D的状态。


$$Q^{n+1} = S + \bar{R}Q^n = D + \bar{D}Q^n = D$$

CP=1期间有效

状态图：



同步JK触发器



功能：

CP=1时有效否则保持，

JK=00时,不变;

JK=01时,置0;


JK=10时,置1;

JK=11时,翻转.

$$Q^{n+1} = S + \bar{R}Q^n = J\bar{Q}^n + \overline{KQ^n}Q^n \\ = J\bar{Q}^n + \bar{K}Q^n$$



CP=1期间有效

状态图：



| 主从触发器

| 主从RS触发器




功能同同步RS触发器（CP=1时接收输入信号），但输出只在CP下降沿时更新。

$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ RS = 0 \end{cases}$$

CP下降沿到来时有效

主从JK触发器



同理，功能同同步JK触发器（CP=1时接收输入信号），但输出只在CP下降沿时更新。

$$\begin{aligned}
 Q^{n+1} &= S + \overline{R}Q^n \\
 &= J\overline{Q}^n + \overline{KQ}^nQ^n \\
 &= J\overline{Q}^n + \overline{K}Q^n
 \end{aligned}$$


CP下降沿到来时有效

存在问题：一次变化-在CP=1时，主触发器在输入的激励下翻转一次后，主触发器的状态就保持不变的现象。
解决方法：改用边沿触发器


边沿触发器

边沿触发器的次态仅取决于CP脉冲上升沿（或下降沿）到达时刻输入信号的状态，而在CP其他时刻输入信号的变化对触发器状态均无影响。

边沿JK触发器



(a)




(b)

仅在下降沿触发的JK触发器。

T触发器&T'触发器

把边沿JK触发器的J K端接成为T端，得到T触发器




功能：在CP的下降沿，若T为1则翻转输出。

状态方程：

$$\begin{aligned} Q^{n+1} &= J\bar{Q}^n + \bar{K}Q^n \\ &= T\bar{Q}^n + \bar{T}Q^n \\ &= T \oplus Q^n \end{aligned}$$

状态图：



若T恒等于1,则得到T'触发器。

状态方程：

$$Q^{n+1} = T \oplus Q^n = 1 \oplus Q^n = \bar{Q}^n$$

总结

(一) 触发器五种逻辑功能的比较

RS 功能	D 功能	JK 功能	T 功能	T' 功能 (计数功能)																																										
<table border="1"> <thead> <tr> <th>R</th> <th>S</th> <th>Q^{n+1}</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>Q^n</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> </tr> <tr> <td>1</td> <td>0</td> <td>0</td> </tr> <tr> <td>1</td> <td>1</td> <td>不定</td> </tr> </tbody> </table>	R	S	Q^{n+1}	0	0	Q^n	0	1	1	1	0	0	1	1	不定	<table border="1"> <thead> <tr> <th>D</th> <th>Q^{n+1}</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> </tr> <tr> <td>1</td> <td>1</td> </tr> </tbody> </table>	D	Q^{n+1}	0	0	1	1	<table border="1"> <thead> <tr> <th>J</th> <th>K</th> <th>Q^{n+1}</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>Q^n</td> </tr> <tr> <td>0</td> <td>1</td> <td>0</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td>1</td> <td>1</td> <td>$\overline{Q^n}$</td> </tr> </tbody> </table>	J	K	Q^{n+1}	0	0	Q^n	0	1	0	1	0	1	1	1	$\overline{Q^n}$	<table border="1"> <thead> <tr> <th>T</th> <th>Q^{n+1}</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>Q^n</td> </tr> <tr> <td>1</td> <td>$\overline{Q^n}$</td> </tr> </tbody> </table>	T	Q^{n+1}	0	Q^n	1	$\overline{Q^n}$	只有 CP 输入端， 无数据输入端。 来一个 CP 翻转一次
R	S	Q^{n+1}																																												
0	0	Q^n																																												
0	1	1																																												
1	0	0																																												
1	1	不定																																												
D	Q^{n+1}																																													
0	0																																													
1	1																																													
J	K	Q^{n+1}																																												
0	0	Q^n																																												
0	1	0																																												
1	0	1																																												
1	1	$\overline{Q^n}$																																												
T	Q^{n+1}																																													
0	Q^n																																													
1	$\overline{Q^n}$																																													
$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ RS = 0 \text{ (约束条件)} \end{cases}$	$Q^{n+1} = D$	$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$	$Q^{n+1} = T \oplus Q^n$	$Q^{n+1} = \overline{Q^n}$																																										
	无约束， 但功能少	无约束， 且功能强	令 $J = K = T$ 即可	令 $J = K = 1$ 即可																																										

5 时序逻辑电路

概述

需要掌握并会写出任何一个电路中下面的三个方程：

输出方程： $O = f_1(I, Q)$


表达输出信号与输入信号、状态变量的关系式

驱动方程： $E = f_2(I, Q)$

表达了驱动信号与输入信号、状态变量的关系式

状态方程： $Q^{n+1} = f_3(E, Q^n)$

表达存储电路从现态到次态的转换关系式



分类：

- 同步：电路中有一个统一时钟源
- 异步：电路中没有统一时钟源

| 电路功能分析表述的步骤

- 列逻辑方程组（上面的三个方程），求得总的状态方程
- 写状态表，再写出真值表
- 画状态图
- 画波形图

| 分析

步骤：

- 1.根据给定的同步时序电路图写出下列逻辑方程组**
 - (1) 对应每个输出变量导出输出方程，组成输出方程组；**
 - (2) 列出各触发器的激励（驱动）方程，即驱动方程组；**
 - (3) 将驱动方程代入相应触发器的特性方程，求得各触发器的次态方程，组成状态方程组。**
- 2.根据状态方程组和输出方程组，列出该时序电路的状态表，画出状态图或时序图。**
- 3.确定电路的逻辑功能。必要的话，可用文字详细描述。**

上面展示的是同步逻辑电路的分析，如果是异步，需要在最前面方程组的部分，添加一个时钟方程。

| 寄存器和移位寄存器

寄存器：数字系统中存储二进制数据，传输二进制信息的逻辑部件，即代码的寄存、移位、传输。n位寄存器是n个触发器的集合。

移位寄存器是既能寄存二进制代码，又能在时钟脉冲的作用下实现数据依次移位，实现数据的串行/并行或并行/串行转换，实现数值运算及其他数据处理功能。



| 计数器

考160，290芯片

计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。

| 74LS161

160和161一模一样，只是十六进制变十进制，满十进位输出。



输出是 $Q_3 - Q_0$,置数所用的数是 $D_3 - D_0$

- 清零端 $\overline{CR}$ 或 R_D ，有效直接触发
- 置数端 $\overline{LD}$ 或 L_D ，有效并且CP有效才触发
- 进位输出端CO或 R_{CO}
- 使能端 CT_P, CT_T 或 EP, ET

异步 清零	同步 置数	使能		时钟	预置数据 输入	输 出
$\overline{R_D}$	$\overline{L_D}$	EP	ET	CP	DCBA	$Q_D Q_C Q_B Q_A$
0	×	×	×	×	× × × ×	0 0 0 0
1	0	×	×		$D_3 D_2 D_1 D_0$	$D_3 D_2 D_1 D_0$
1	1	0	×	×	× × × ×	保 持
1	1	×	0	×	× × × ×	保 持
1	1	1	1		× × × ×	计 数

构成X进制计数器


- 同步置数法
Q值变化范围从0到x（的二进制数），取该二进制数为1的位过与非门进 $\overline{LD}$ ，D全部为0
或
Q值变化范围从（满量程-x）（的二进制数）到满量程，取（满量程-x）为1的位给D， R_{CO} 过非门给 $\overline{LD}$
- 异步清零法
Q值变化范围从0到x（的二进制数），取x+1为1的位过与非门进 $\overline{CR}$ ，D不用管

扩展

- 级联

0010

0011



74LS290

内部集成了一个二进制计数器，一个五进制计数器。

输 入						输 出				功 能
R ₀₁	R ₀₂	S ₉₁	S ₉₂	CP ₀	CP ₁	Q ₃	Q ₂	Q ₁	Q ₀	
1	1	0	×	×	×	0	0	0	0	异步清0
1	1	×	0	×	×	0	0	0	0	
×	×	1	1	×	×	1	0	0	1	异步置9
R ₀₁ R ₀₂ =0		S ₉₁ S ₉₂ =0		↓	×	二进制 五进制 8421BCD码 5421BCD码				计数
				×	↓					
				↓	Q ₀					
				Q ₃	↓					


序列信号发生器

由计数器+数据选择器和带反馈的移位寄存器组成

7 脉冲波形


555定时器是重中之重

参数



下降时间 t_f
上升时间 t_r
占空比 $q = \frac{t_w}{T}$

| 555定时器



- ①接地端
- ⑧正电源端
- ④复位端
- ⑥高触发端
- ②低触发端
- ⑦放电端
- ③输出端
- ⑤电压控制端

输 入			输 出	
R_D	U_{I6}	U_{I2}	U_O	T 状态
0	$\times$	$\times$	0	导通
1	$> 2/3 V_{CC}$	$> 1/3 V_{CC}$	0	导通
1	$< 2/3 V_{CC}$	$> 1/3 V_{CC}$	不变	不变
1	$< 2/3 V_{CC}$	$< 1/3 V_{CC}$	1	截止

简化功能表

输 入			输 出	
$\overline{R_D}$	TH	$\overline{TR}$	OUT	V 状态
0	$\times$	$\times$	0	导通
1	$> \frac{2}{3} V_{CC}$	$> \frac{1}{3} V_{CC}$	0	导通
1	$< \frac{2}{3} V_{CC}$	$< \frac{1}{3} V_{CC}$	1	截止
1	$< \frac{2}{3} V_{CC}$	$> \frac{1}{3} V_{CC}$	不变	不变

使用要点

(1) $\overline{R_D}$ 低电平有效,优先级最高。

(2) TH 和 $\overline{TR}$ 均为高电平时输出 0, 均为低电平时输出 1。

(3) $\overline{TR}$ 低电平有效, TH 高电平有效, 因此, TH 加低电平、 $\overline{TR}$ 加高电平时电路状态不变。

(4) 输出 0 时, $\overline{Q}=1$, 因此 V 导通; 输出 1 时, $\overline{Q}=0$, 故 V 截止。

(5) 注意: ① TH 电平高低是与 $2/3 V_{CC}$ 相比较, $\overline{TR}$ 电平高低是与 $1/3 V_{CC}$ 相比较。②若控制输入端 CO 加输入电压 u_{CO} , 则 $U_{R1}=u_{CO}$, $U_{R2}=u_{CO}/2$, 故 TH 和 $\overline{TR}$ 电平高低的比较值将变成 u_{CO} 和 $u_{CO}/2$ 。


通常不用 CO 端, 为了提高电路工作稳定性, 将其通过 $0.01 \mu F$ 电容接地。

用555芯片可以构成下面的多种振荡器。

多谐振荡器

是一种无稳态电路, 不需要外加触发信号, 自动产生矩形波

555芯片实现



充电时间： $T_1 = \ln 2 \cdot (R_1 + R_2)C = 0.7(R_1 + R_2)C$

放电时间： $T_2 = \ln 2 \cdot R_2C = 0.7R_2C$

震荡周期：

$$T = T_1 + T_2 = 0.7(R_1 + 2R_2)C$$

震荡频率：


$$f = 1.44 \frac{1}{(R_1 + 2R_2)C}$$

| 单稳态触发器

有一个稳定状态和一个暂稳态，脉冲触发暂稳态维持一定时间后回到稳态

用途：整形、延时、定时

| 555芯片实现



延时时间：


$$t_w = RC \cdot \ln 3 \approx 1.1RC$$

是否可以重复触发：

单稳态触发器

非重复触发型


暂稳态期间如再次被触发，对原暂稳时间无影响，输出脉冲宽度 t_w 仍从第一次触发开始计算。



限定符号“1”表示非重触发型单稳态触发器。

可重触发型


暂稳态期间如再次被触发，输出脉冲宽度可在此前暂稳态时间的基础上再展宽 t_w 。



限定符号“”表示可重触发型单稳态触发器。

施密特触发器



一种双稳态触发器，不具有记忆功能，具有滞回特性。



横坐标两个电压差值称为回差电压 ΔU_T

用途：变换、整形、幅度鉴别

555芯片实现




输入、输出波形

3. 电压传输特性

$$V_{T+} = U_T = 2V_{CC}/3$$

$$V_{T-} = U_{TL} = V_{CC}/3$$

$$\Delta V_T = V_{CC}/3$$



还可在形成的施密特触发器上再外加RC，组成多谐振荡器：

