



## 저작자표시-비영리-변경금지 2.0 대한민국

이용자는 아래의 조건을 따르는 경우에 한하여 자유롭게

- 이 저작물을 복제, 배포, 전송, 전시, 공연 및 방송할 수 있습니다.

다음과 같은 조건을 따라야 합니다:



**저작자표시.** 귀하는 원저작자를 표시하여야 합니다.



**비영리.** 귀하는 이 저작물을 영리 목적으로 이용할 수 없습니다.



**변경금지.** 귀하는 이 저작물을 개작, 변형 또는 가공할 수 없습니다.

- 귀하는, 이 저작물의 재이용이나 배포의 경우, 이 저작물에 적용된 이용허락조건을 명확하게 나타내어야 합니다.
- 저작권자로부터 별도의 허가를 받으면 이러한 조건들은 적용되지 않습니다.

**저작권법에 따른 이용자의 권리는 위의 내용에 의하여 영향을 받지 않습니다.**

이것은 [이용허락규약\(Legal Code\)](#)을 이해하기 쉽게 요약한 것입니다.

[Disclaimer](#)

工學碩士學位論文

디지털 위성방송 수신기를 위한  
효율적인 주파수 동기회로 설계

Design of an Efficient Frequency Synchronizer for  
Demodulator of DVB-S2

亞洲大學 校大學院

電子工學部

尹炯進

디지털 위성방송 수신기를 위한  
효율적인 주파수 동기회로 설계

Design of an Efficient Frequency Synchronizer for  
Demodulator of DVB-S2

指導教授 鮮 于 明 勳

이 論文을 工學 碩士學位 論文으로 提出함.

2008年 1月

亞 洲 大 學 校 大 學 院

電 子 工 學 部

尹 炯 進

尹 炯 進의 工學 碩士學位 論文을 認准함.

|        |                |   |
|--------|----------------|---|
| 審査 委員長 | <u>선 우 명 훈</u> | 印 |
|--------|----------------|---|

|         |              |   |
|---------|--------------|---|
| 審 查 委 員 | <u>김 영 길</u> | 印 |
|---------|--------------|---|

|         |              |   |
|---------|--------------|---|
| 審 查 委 員 | <u>박 성 진</u> | 印 |
|---------|--------------|---|

亞 洲 大 學 校 大 學 院

2008年 1月 10日

## 감사의 글

부푼 기대로 대학원에 들어온 것이 엇그제 같은데 어느덧 2년이 지나 졸업을 하게 되었습니다. 부족하지만 지난 2년간의 학업을 마치고 이렇게 논문을 쓸 수 있었던 것은 많은 분들의 도움이 있었기에 가능했습니다. 이 자리를 빌어 감사의 말씀을 전하고자 합니다.

먼저 대학원에 진학할 수 있는 동기를 만들어 주시고 2년 동안 정성으로 이끌어 주신 선우명훈 교수님께 진심으로 감사드립니다. 또한 부족한 논문을 세심하게 심사해 주신 김영길 교수님과 박성진 교수님께도 감사의 말씀을 올립니다. 졸업이 새로운 시작이라는 것을 알기에 더욱 정진하도록 하겠습니다. 2년이 넘는 연구실 생활에서 즐겁게 지낼 수 있었던 것은 여러 선배님들과 후배님들이 있었기 때문이라고 생각합니다. 특히 고참 선배이면서도 궂은일을 마다하지 않고 후배들을 챙겨주신 재현이형께 감사드리고 먼저 졸업한 충진이형, 정훈이형, 영재형, 석현이, 승표에게도 이 자리를 빌어 감사한 마음을 전합니다. 또한 여러가지로 많이 알려주고 도와준 성대와 진수형, 그리고 귀여운 장웅이에게도 감사의 말씀을 드립니다. 부족한 저를 선배로 잘 대해준 제희, 진호, 진규형에게 특별히 감사드립니다. 창덕이, 지호, 왕호와 함께했던 시간들도 즐거웠습니다. 그리고 지난 2년간 저와 동행하며 부족한 점을 채워주었던 광우에게 고마움을 전합니다. 함께 했던 지난 2년의 시간들이 간혹 힘들고 지칠 때도 있었지만 즐겁고 뿌듯했던 기억들만 간직했으면 좋겠습니다. 모두 성공적으로 학업을 성취하고 멋지게 사회에 진출하기를 기원하겠습니다.

항상 뒤에서 정성과 사랑으로 돌봐주신 어머니와 아버지께 감사드립니다. 앞으로 더욱 정진하여 두 분의 사랑에 보답하도록 하겠습니다. 또 믿음직한 매형과 큰누님, 그리고 열심히 인생을 개척하고 계신 형님, 알콩달콩 모범적인 작은 매형과 작은누님께도 진심으로 감사의 말씀을 드립니다. 마지막으로 기쁠 때도 힘들 때도 곁에 있어주며 동료로서 또 연인으로서 저를 아끼고 사랑해준 주아양에게 감사드립니다.

## 국 문 요 약

현대는 고도로 발달한 반도체 기술과 통신기술이 접목하여 언제 어디서든 자유롭게 네트워크에 액세스하여 정보를 교환할 수 있는 유비쿼터스 시대로 진입하고 있다. 또한 통신 및 방송이 융합함에 따라 매체별 장벽이 허물어지고 소비자에게 가장 쾌적한 서비스를 제공하는 것이 중요한 일이 되었다. 그에 따라 방송 서비스도 고품질 영상 및 데이터 전송서비스를 구비하게 되었는데 2004년에 차세대 위성 방송 표준인 DVB-S2 시스템의 표준화가 이루어 졌다. 새로운 시스템은 여러 고기능의 전송기술을 채택함으로써 기존의 위성방송 시스템의 전송 효율을 30%이상으로 향상시켰고, 그 결과 HDTV급의 고품질 방송기능과 다양한 부가서비스를 제공할 수 있게 되었다.

본 논문에서는 이러한 DVB-S2 시스템의 복조기 설계에 관하여 연구하였다. 전송효율을 향상시키기 위해 채용된 에러정정부호기술과 기존 시스템장비를 활용하는 문제로 인하여 보상해야 할 주파수 오차가 매우 커지고, 그로인하여 주파수 보상회로가 매우 복잡해지게 되었다. 본 논문에서는 이러한 큰 주파수 오차를 보정하기 위한 주파수 동기부를 설계하였다. 특히 중간 단계인 대략적인 주파수 동기부를 효율적으로 설계하는 방법을 제안하였다. 기존의 알고리즘을 그대로 구현할 경우 하드웨어 복잡도가 매우 커서 실용적인 복조기를 구현할 수 없다. 본 논문에서 제안한 직렬 방식의 연산회로를 사용할 경우 주파수 오차 추정기능은 그대로 유지하면서 하드웨어 복잡도를 92%이상으로 감소시킬 수 있다.

제안된 주파수 동기 회로는 Coware社의 SPW 툴을 이용하여 고정소수점 모델링을 수행하고 시뮬레이션을 통하여 검증하였다. 실제 하드웨어는 Verilog HDL을 통해 구현되었고 ModelSim 툴과 iPROVE FPGA보드에서 검증되었다. 본 논문에서 제안한 방법으로 대략적인 주파수 동기는 복잡도가 최소화 되었으므로 저렴한 복조회로를 구현하는 데 필수적이라고 할 수 있다. 제안된 방법은 DVB-S2와 같이 프레임 길이가 긴 전송표준에도 응용하여 적용할 수 있을 것이다.

# 본 문 차 례

국문요약

제 목 차 례

표 차 례

그림 차 례

|                                          |    |
|------------------------------------------|----|
| 제 1 장 서론 .....                           | 1  |
| 제 2 장 DVB-S2 전송 시스템의 구조 .....            | 3  |
| 제 1 절 DVB-S2 송수신기의 구조 .....              | 3  |
| 1. 송신기 .....                             | 3  |
| 2. 수신기 .....                             | 4  |
| 제 2 절 DVB-S2 전송 시스템의 프레임 구조 .....        | 5  |
| 제 3 장 DVB-S2 복조기의 주파수 추정 알고리즘 .....      | 6  |
| 제 1 절 DVB-S2 복조기의 주파수 동기 설계 요구사항 .....   | 6  |
| 제 2 절 데이터 도움 방식의 주파수 오차 추정 기법 .....      | 8  |
| 1. M&M 알고리즘 .....                        | 8  |
| 2. L&R 알고리즘 .....                        | 9  |
| 3. Fitz 알고리즘 .....                       | 10 |
| 제 3 절 데이터 도움 방식의 주파수 오차 추정 기법 성능평가 ..... | 11 |
| 1. 성능 지표 및 분석 방법 .....                   | 11 |
| 2. 모의실험 환경 .....                         | 12 |
| 3. M 값의 변화에 따른 알고리즘 성능 비교 .....          | 13 |
| 4. SNR과 추정범위에 따른 알고리즘의 성능 비교 .....       | 14 |
| 제 4 장 DVB-S2 복조기의 대략적 주파수 추정기 설계 .....   | 15 |
| 제 1 절 기존 방식의 L&R 알고리즘 하드웨어 구조 .....      | 15 |
| 1. 기존 알고리즘의 직접구현 구조 .....                | 15 |
| 2. 모델링 및 시뮬레이션 .....                     | 17 |

|                                        |    |
|----------------------------------------|----|
| 제 2 절 직렬 방식의 상관도 연산기를 이용한              |    |
| 새로운 구조의 대략적 주파수 추정기 .....              | 20 |
| 1. 직렬 방식의 상관도를 이용한                     |    |
| 새로운 구조의 대략적 주파수 추정기의 구조 .....          | 20 |
| 2. 모델링 및 시뮬레이션 .....                   | 24 |
| 제 5 장 구현 결과 및 성능 비교 .....              | 28 |
| 제 1 절 주파수 동기 블록 및 위상 동기 통합 시뮬레이션 ..... | 28 |
| 제 2 절 Verilog 코드 구현 결과 및 FPGA 검증 ..... | 30 |
| 1. Function 시뮬레이션 .....                | 30 |
| 2. FPGA 검증 환경 및 검증 결과 .....            | 31 |
| 3. 성능 비교 .....                         | 32 |
| 제 6 장 결론 .....                         | 34 |
| 참 고 문 헌 .....                          | 36 |

## 그 립 차 례

|                                               |    |
|-----------------------------------------------|----|
| 그림 2.1 DVB-S2 송신기 기능 블록도 .....                | 3  |
| 그림 2.2 DVB-S2 수신기 구조 .....                    | 4  |
| 그림 2.3 DVB-S2의 PLFRAME 구조 .....               | 5  |
| 그림 3.1 DVB-S2 주파수 동기부 .....                   | 7  |
| 그림 3.2 M값의 변화에 따른 알고리즘들의 성능 비교 .....          | 13 |
| 그림 3.3 SNR과 추정범위에 따른 알고리즘들의 성능 비교 .....       | 14 |
| 그림 4.1 L&R 알고리즘 기반의 대략적 주파수 동기회로의 직접 구현 ..... | 16 |
| 그림 4.2 $R_n(k)$ 연산을 위한 상관도 연산기의 세부회로 .....    | 16 |
| 그림 4.3 대략적 주파수 동기부의 고정 소수점 SPW 모델링 .....      | 17 |
| 그림 4.4 SPW 모델링 시뮬레이션 결과 .....                 | 18 |
| 그림 4.5 직접구현과 제안한 구조의 추정치 갱신 시점 비교 .....       | 20 |
| 그림 4.6 제안된 직렬 상관기를 위한 레지스터와 멀티플렉서 블록 구조 ..... | 21 |
| 그림 4.7 제안된 직렬 상관기를 이용한 대략적 주파수 추정기 .....      | 22 |
| 그림 4.8 레지스터와 멀티플렉서 블록의 SPW 모델링 .....          | 24 |
| 그림 4.9 제안된 직렬 상관기의 SPW 모델링 .....              | 25 |
| 그림 4.10 제안한 하드웨어 구조의 SPW 모델링 시뮬레이션 결과 .....   | 26 |
| 그림 5.1 DVB-S2 주파수 동기 및 위상 동기 통합 모델 .....      | 28 |
| 그림 5.2 SPW 시뮬레이션 결과 성좌도 .....                 | 29 |
| 그림 5.3 제안된 하드웨어의 모델심 시뮬레이션 결과 .....           | 30 |
| 그림 5.4 제안된 하드웨어의 SPW 시뮬레이션 결과 .....           | 31 |
| 그림 5.5 Dynalith사의 iPROVE-8000 FPGA 보드 .....   | 31 |
| 그림 5.6 제안된 하드웨어의 FPGA 시뮬레이션 결과 .....          | 32 |

## 표 차 례

|                                                |    |
|------------------------------------------------|----|
| 표 2.1 한 프레임 당 심볼의 개수 .....                     | 5  |
| 표 3.1 모의실험 환경 .....                            | 12 |
| 표 4.1 연산기 사용 개수 및 LUT 카운트 .....                | 19 |
| 표 4.2 연산기 사용 개수 및 LUT 카운트 .....                | 27 |
| 표 5.1 직접구현과 제안된 구조의 연산기 사용 개수 및 LUT 카운트의 비교 .. | 32 |

## 제 1 장 서 론

현대는 고도로 발달한 반도체 기술과 통신기술이 접목되어 언제 어디서든 자유롭게 네트워크에 액세스하여 정보를 교환할 수 있는 유비쿼터스 시대로 진입하고 있다. 이동통신 기술은 3G를 지나 3.5G로 진화하고 있으며 이동형 디지털 TV방송인 DMB와 오디오 방송인 DAB가 상용 서비스되고 있다. 가정용 지상파 방송도 기존의 아날로그 방송을 탈피하여 HDTV로 진화하였고 유선통신망을 이용한 주문형 방송인 IPTV가 상용화 되어 서비스 되고 있는 것이 현실이다. 과거와는 달리 고품질의 영상, 오디오 및 데이터 전송 서비스가 광범위하게 이루어지고 있고 그에 따라 콘텐츠도 진화하고 있으며 소비자들의 품질 요구도도 점점 높아지고 있다.

여러 통신, 방송 서비스와 차별되는 서비스가 위성 방송 시스템이다. 위성 방송의 경우는 기존의 지상망이 제한된 섬과 선박, 항공기 등과 같은 영역을 담당할 수 있을 뿐만 아니라 채널상태가 단순하고 대부분의 수신자들에게 고른 품질을 보장할 수 있다는 장점이 있다. 세계 여러 나라에서 위성을 이용한 디지털 방송을 실시하고 있으며 대표적으로 미국의 Direct TV와 유럽의 BskyB, 일본의 Perfect TV와 한국의 Sky Life TV 등이 있다. 이들 위성방송들도 현재의 추세에 따라 더욱 높은 품질의 방송서비스를 제공하도록 요구 받고 있고 더불어 TV방송 외에 대용량 멀티미디어 통신서비스 등의 신규 서비스 제공이 요구되고 있다. 따라서 94년에 제정되어 전세계에 널리 채택된 유럽형 위성통신 방식의 표준인 DVB-S(Digital Video Broadcasting via Satellite)의 성능 향상 작업이 이루어 졌고, 2004년에 기존 시스템보다 30%향상된 전송효율을 갖는 DVB-S2 시스템의 표준이 ETIS(European Telecommunications Standards Institute)에 의해 만들어졌다[1][2]. 새로 만들어진 DVB-S2 표준에서는 Shannon Limit에 근접한 성능을 보이는 강력한 오류정정부호를 도입하고 비선형 증폭기의 특성에 적합한 APSK계열의 고차변조기법을 채택함으로써 대역폭 효율을 획기적으로 향상시킬 수 있게 되었다. 또한 전송 대역도 기존의 Ku대역에 Ka대역으로 변경하여 대역폭을 대폭 확장하고 채널 적응형 변조방

식인 ACM(Adaptive Coding and Modulation)기법을 도입함으로써 위성방송의 채널 효율을 떨어뜨리던 강우감쇄 문제에 대해서도 효과적으로 대처할 수 있게 되었다. 따라서 DVB-S2 시스템은 주어진 중계기 대역폭에서 더 높은 전송 용량을 확보하게 되었고 개선된 링크 마진을 통해 서비스 가용도가 증대되었다. 그 결과 HDTV와 같은 광대역 고품질 방송 서비스 및 통신 방송 융합에 따른 양방향 방송 서비스를 지상 이동 통신망과 결합하여 소비자들에게 제공할 수 있게 되었다[3]-[6].

DVB-S2 시스템으로 진화하면서 생긴 가장 큰 변화는 아주 낮은 신호대잡음비 환경에서 시스템이 동작해야 한다는 점이다. 또한 기존의 DVB-S 사용자들의 업그레이드 비용 지출을 최소화 하기 위해 기존의 외장 안테나와 회로를 그대로 사용하고, 복조기를 대량 양산하기 위해 저가의 발진기를 사용함으로써 반송파 복구회로가 아주 큰 주파수 오차를 처리해야 하는 상황이 되었다. 주파수 오차를 제거하기 위해 데이터 도움 알고리즘을 이용하여 심볼 간 주파수 오차를 추정하고 데이터 심볼에 추정된 주파수 오차를 보상하여 복구하여야 한다. 본 논문에서는 이러한 주파수 동기 회로의 설계를 다루었으며 특히 주파수 동기의 중간 단계인 대략적인 주파수 오차 추정기를 효율적으로 설계하는 방법을 제안한다.

본 논문의 구성은 다음과 같다. 제 2장에서는 DVB-S2 시스템의 전송 방식 및 프레임 구조에 대해 기술한다. 제 3장에서는 주파수 동기부를 설계하기 위해 알고리즘을 분석하고 성능을 비교 평가하여 최적의 알고리즘을 선정하는 과정을 기술한다. 제 4장에서는 3장에서 선정된 알고리즘을 기반으로 하여 효율적인 하드웨어를 구현하였고 시뮬레이션과 FPGA에서 검증하는 과정을 기술한다. 제 5장에서는 제안된 대략적인 주파수 동기의 구현 결과 및 성능 평가에 대해 기술한다. 끝으로 제 6장에서 결론을 맺는다.

## 제 2 장 DVB-S2 전송 시스템의 구조

본 장에서는 DVB-S2 전송 시스템에 대해 간단하게 살펴보고, 주파수 동기회로의 설계에 필요한 기본적인 지식을 제시한다.

### 제 1 절 DVB-S2 송수신기의 구조

#### 1. 송신기

DVB-S2 시스템의 구조는 그림 1 과 같이 모드 적응화(Mode Adaptation), 스트림 적응화(Stream Adaptation), FEC(Forward Error Correction) 부호화, 매핑(Mapping), 물리계층 프레임링(Physical Layer Framing), 그리고 변조(Modulation)로 구성된다.




그림 2.1 DVB-S2 송신기 기능 블록도

## 2. 수신기

수신기는 송신기와 반대 순서로 구성되어 있다. 그림 2.2에 나타난 것처럼 복조 (Demodulation), FEC 복호화, 그리고 모드 및 스트림 역적응부의 순서로 진행된다.




그림 2.2 DVB-S2 수신기 구조

## 제 2 절 DVB-S2의 프레임 구조

본 절에서는 디지털로 변환된 기저대역 신호인 PLFRAME에 대해 변조 방식별로 알아본다. PLFRAME은 FECFRAME을 90심볼로 묶어서 슬롯으로 구분하고, 반송파 동기에 필요한 SOF(Start Of Frame)과 Pilot 심볼을 삽입하여 만들어진다. 또한 전송방식과 프레임에 대한 정보가 담긴 MODCOD 정보를 PLHEADER에 붙인다. 프레임의 전송단위가 비트가 아닌 심볼 단위이기 때문에 각 프레임의 슬롯 개

수는 변조 방식에 따라 가변적이다. 가변 심볼의 변조 모드별 정보는 표 2.1에 나타내었다.




그림 2.3 DVB-S2의 PLFRAME 구조

표 2.1 한 프레임 당 심볼의 개수

| Modulation |           | # of symbol of 1 frame<br>(64,800 bits) | # of symbol of 1 frame<br>(16,200 bits) |
|------------|-----------|-----------------------------------------|-----------------------------------------|
| QPSK       | Pilot     | 33,282                                  | 8,370                                   |
|            | non-Pilot | 32,490                                  | 8,190                                   |
| 8PSK       | Pilot     | 22,194                                  | 5,598                                   |
|            | non-Pilot | 21,690                                  | 5,580                                   |
| 16APSK     | Pilot     | 16,686                                  | 4,212                                   |
|            | non-Pilot | 16,290                                  | 4,140                                   |
| 32APSK     | Pilot     | 13,338                                  | 3,402                                   |
|            | non-Pilot | 13,050                                  | 3,330                                   |

## 제 3 장 DVB-S2 복조기의 주파수 추정 알고리즘

본 장에서는 DVB-S2 복조기에서 요구하는 주파수 동기부의 요구 성능을 알아보고 그것을 만족시킬 수 있는 주파수 동기 알고리즘을 분석하고 성능 평가를 실시하여 대략적 주파수 동기에 가장 적합한 알고리즘을 선정한다.

### 제 1 절 DVB-S2 복조기의 주파수 동기 설계 요구사항

DVB-S2는 기존의 DVB-S 방송 시스템을 개량하는 것에서 출발하였고, DVB-S 시스템과 같은 주파수 대역에서 전송효율을 30% 증가시켰다. 이러한 전송효율의 증가는 다음의 기술을 이용한 결과이다. 첫째, 고효율 Forward Error Correction (FEC) 코드인 Low Density Parity Check (LDPC)를 사용하였다는 점이다. LDPC 코드는 아주 낮은 신호대잡음비(SNR : Signal to Noise Ratio)에서 대량의 데이터를 전송할 때 기존의 FEC 코드와는 차별화된 성능을 보여준다. 따라서 같은 전력으로 더 높은 전송속도를 구현할 수 있다. 둘째, 8PSK, 16APSK, 32APSK의 고차 변조방식을 지원한다. 이는 기존의 DVB-S 시스템이 QPSK를 이용하여 심볼 당 2bit을 전송하는데 비해 최고차 변조방식인 32APSK를 사용할 경우 심볼 당 5bit를 전송할 수 있음을 의미한다. 강력한 LDPC 코드와 고차변조 방식을 사용함으로써 DVB-S2 시스템은 기존 시스템과 같은 채널 환경 즉, 주파수 대역과 신호대잡음비에서도 전송효율을 30% 가량 증가시킬 수 있다.

그러나 이와 같이 전송효율의 증가함에 따라 수신 복조기의 프레임동기(Frame Synchronization), 주파수동기(Frequency Synchronization), 그리고 위상동기(Phase Recovery) 회로는 더욱 복잡해 졌다. LDPC 코드의 기본 개념은 매우 낮은 신호대잡음비 환경에서 Shannon Limit에 근접하는 오류 정정능력을 갖는 것이기 때문에, FEC 전단의 심볼 복구 회로 역시 매우 낮은 신호대잡음비 환경에서 동작해야 한

다. 특히 프레임 동기는 주파수오차 보정이 이루어지기 전에 프레임의 시작지점을 찾아야 하므로 동기가 더욱 어렵다. 또한 기존 DVB-S 수신기 사용자는 수신기 교체비용을 절감하기 위하여 수신 셋톱박스(Set top box)만 교체하고, 외장 위성안테나와 그 부속 회로 (LNB : Low-Noise Block Downconverter)는 그대로 사용하도록 되어 있다. 이는 DVB-S2 복조기가 DVB-S 시스템에 정의된 위상오차 환경에서 동작해야 함을 의미한다[7][8]. 따라서 복조기가 처리해야 할 수신 심볼들은 상당히 큰 허용오차범위를 갖는다. 추가적으로 복조회로는 대량으로 양산되어야 하기 때문에 복조회로를 동작시키는 지역발진기(Local Oscillator)는 발진주파수 오차가 상당히 있는 저가형이 사용된다. 이와 같은 이유로 DVB-S2 시스템의 복조회로에서 최대 허용 주파수 오차는 최대 보레이트 (Baud rate) 25Msps의 20%에 달한다[8]. 따라서 DVB-S2 시스템의 복조기에서 주파수 오차 제거는 매우 중요하다.

심볼 속도 대비 최대 주파수 추정 범위가 20%에 달하므로 이것을 한 번에 제거하는 것은 쉽지 않다. 보통 2개 또는 3개의 주파수 추정범위로 나누어서 제거하며, 본 논문에서는 초기주파수 동기(Initial Frequency Synchronization), 대략적 주파수 동기(Coarse Frequency Synchronization), 미세주파수 동기(Fine Frequency Synchronization)의 3가지 블록으로 나누어서 주파수 오차를 제거한다. 초기주파수 동기는 최대 주파수 추정범위 20%에 잔류 주파수 오차 6.25%이하이고, 대략적 주파수 동기는 최대 6.25%의 주파수 오차를 추정하여 잔류 주파수 오차를 0.03%이하로 줄인다. 마지막으로 미세주파수 동기부는 0.03% 이하의 주파수 오차를 추정하여 잔류주파수 오차를 완전히 제거한다. 그림 3.1은 전체 주파수 동기부를 나타낸다.




그림 3.1 DVB-S2 주파수 동기부

## 제 2 절 데이터 도움 방식의 주파수 오차 추정 기법

반송파 주파수 오차 복구에는 AFC(Automatic Frequency Controller)를 사용하는 추정기와 심볼 타이밍 정보를 이용하는 타이밍 지향적(Timing directed) 추정기가 있다. AFC 추정기는 심볼 타이밍 정보를 사용하지 않으며 심볼 전송 속도와 비슷한 비교적 큰 주파수 오차를 추정할 수 있지만 정확도가 크게 떨어진다[9]-[11]. 반면 타이밍 지향적 주파수 추정기는 심볼 전송 속도에 비해 주파수 오차가 크지 않을 경우에 사용하며, 심볼 타이밍을 먼저 복원한 후 이것을 주파수 동기를 수행하는 방식이다. 본 논문에서는 타이밍 지향적 주파수 추정기에 훈련 심볼 정보(Known training sequence)를 추가하여 사용하는 데이터 도움 방식(Data-Aided)의 추정기를 사용할 것이다. 데이터 도움 방식의 주파수 오차 추정기는 채널이 백색잡음(Additive White Gaussian Noise)채널이나 플랫 페이딩 채널임을 가정하고 ML(Maximum Likelihood) 방식을 사용한다. 본 절에서는 대략적 주파수 동기를 위해 데이터 도움 알고리즘인 M&M(Mengali and Moreli) 알고리즘, L&R(Luise and Reggiannini) 알고리즘, 그리고 Fitz 알고리즘을 컴퓨터 시뮬레이션을 통해 성능을 분석하고 평가한다.

### 1. M&M 알고리즘

M&M 알고리즘은 파일럿 열을 이용한 주파수 추정기법으로 다음의 식 (3.1) 와 같이 주파수 추정을 수행한다.

$$\hat{f}_e = \frac{1}{2\pi T_s} \sum_{k=1}^M l_k \arg[R_n(k)R_n^*(k-1)] \quad (3.1)$$

$R_n(k)$ 와  $l_k$  는 식 (3.2) 과 식 (3.3)에 의해 정의된다.

$$R_n(k) = \frac{1}{L_p - k} \sum_{i=k}^{L_p-1} p_i^n c_i^* (p_{i-k}^n c_{i-k}^*)^*, \quad 0 \leq k \leq M-1 \quad (3.2)$$

$$l_k = 3 \frac{(L_p - 1)(L_p - k + 1) - M(L_p - M)}{M(4M^2 - 6ML_p + 3L_p^2 - 1)} \quad (3.3)$$

식 (3.2)에서  $p_i^n$  은  $n$  번째 파일럿 블록의  $i$  번째 수신된 파일럿 심볼,  $c_i$  는  $i$  번째 known 심볼,  $L_p$  는 파일럿 블록의 길이, 그리고  $M$  은  $L_p/2$  보다 작은 설계 파라미터이며 상관기의 개수를 의미한다.  $M$ 이 크다면 추정의 정확도는 개선되지만 복잡도 역시 증가한다.

식 (3.1)에서 보는 바와 같이 M&M 알고리즘은 인접 파일럿 심볼 간의 위상차를 이용하여 가중치를 곱하여 평균을 구함으로써 주파수 오차를 추정할 수 있다. 따라서 주요 연산회로는  $R_n(k)$ 를 구하는 상관도 연산과  $\arctan$  연산장치, 계수  $l_k$  곱셈기로 볼 수 있다. 그리고 알고리즘의 주요성능 중 하나인 심볼 속도 대비 최대 주파수 추정 범위 ( $\Delta f \times T_s$ ) 는  $1/2$  보다 이하이다[12].

## 2. L&R 알고리즘

L&R 알고리즘은 파일럿 열을 이용한 주파수 추정기법으로 다음의 식 (3.4)와 같이 주파수 추정을 수행한다.

$$\hat{f}_e = \frac{1}{\pi T_s (M+1)} \arg \left\{ \sum_{k=1}^M R_n(k) \right\} \quad (3.4)$$

식 (3.4)에서 보는바와 같이 L&R 알고리즘은  $R(1)$ 부터  $R(M)$ 까지의 복소수 합의 위상을 이용하여 주파수 오프셋을 추정할 수 있다. 그리고 심볼 속도 대비 최대 주파수 추정 범위 ( $\Delta f \times T_s$ )는  $1/(M+1)$  이하이다[13]. 이것은 전술한 M&M 알고리즘

의 추정범위  $1/2$ 보다는 작은 값으로써 추정범위에 있어서는 M&M 알고리즘보다 열위에 있음을 나타낸다.

구현 복잡도 면에서 M&M 알고리즘처럼  $R_n(k)$ 를 구하는 상관도 연산까지는 비슷하지만, 상관도 연산 후 얻은  $R(I)$ 에서  $R(M)$ 까지의 값에 대해 위상을 각각 구하지 않고  $R(I)$ 에서  $R(M)$ 까지의 값을 모두 더한 후 그 결과 값의 위상을 구한다. 이러한 과정을 거쳐 주파수 오프셋 추정치를 구할 수 있다. 따라서 M&M 알고리즘보다는  $\arctan$  유닛을 덜 사용하고 계수  $l_k$  곱셈기가 필요 없게 되어 알고리즘의 복잡도가 낮음을 알 수 있다.

### 3. Fitz 알고리즘

Fitz 알고리즘도 L&R 알고리즘과 마찬가지로 파일럿 열을 이용한 주파수 추정기법이며 다음의 식 (3.5)과 같이 주파수 추정을 수행한다.

$$\hat{f}_e = \frac{2}{\pi T_s M(M+1)} \sum_{k=1}^M \arg\{R(k)\} \quad (3.5)$$

식 (3.5)에서 보는 바와 같이 Fitz 알고리즘은 각  $R(k)$ 에 대한 위상의 합을 이용하여 주파수 오프셋을 추정할 수 있다. 그리고 심볼 속도 대비 최대 주파수 추정범위 ( $\Delta f \times T_s$ )는  $1/(2M)$  이하로 3개의 알고리즘 중 가장 작다[14].

복잡도 측면에서는 M&M 알고리즘처럼  $R_n(k)$ 를 구하는 상관도 연산까지는 비슷하지만, 인접  $R(k)$ 의 위상들의 차를 구하지 않고 모든 위상을 한 번에 더한다. 따라서 비교적 낮은 하드웨어 복잡도에서 주파수 오차를 추정할 수 있지만, 다른 두 알고리즘보다 주파수 추정 범위가 작은 것이 단점이라고 할 수 있다.

### 제 3 절 데이터 도움 방식의 주파수 오차 추정 기법 성능평가

본 절에서는 2절에서 소개한 3개의 알고리즘에 대해 컴퓨터 시뮬레이션을 수행하고 성능을 평가한다. 알고리즘의 성능평가 요소로는 추정 가능 주파수 범위, 노이즈 내성, 구현 복잡도를 꼽을 수 있다. DVB-S2 시스템의 대략적주파수 동기부는 최저 -2.35dB의 신호대잡음비에서 6.25%의 주파수 오차를 0.03%까지 제거시켜야 한다.

#### 1. 성능 지표 및 분석 방법

본 논문에서 DVB-S2 시스템의 대략적 주파수 추정기 설계를 위한 데이터 도움 방식의 알고리즘 성능 분석을 위해서 선정한 성능 지표는 정규화 주파수 오류 표준편차이다. 식 (3.6)과 같이 정의되며 대역폭으로 정의된 정규화된 주파수 오류의 표준편차를 의미한다.

$$\sigma_{normalized frequency} = \sqrt{\sum_{n=1}^{N_{sim}} \frac{(f_{off,n}/R_s - \hat{f}_{off,n}/R_s)^2}{N_{sim}}} \quad (3.6)$$

- $f_{off,n}$  : frequency offset at n - th simulation
- $\hat{f}_{off,n}$  : estimated frequency offset at n - th simulation
- $N_{sim}$  : the number of simulation

DVB-S2 시스템에서 추정하려는 주파수 오프셋은 최대  $\pm 5\text{MHz}$ 이다. 초기 주파수 동기부에서 이것을  $\pm 1.5625\text{MHz}$  이하로 주파수 오차를 제거하므로, 본 논문에서는 다룰 대략적주파수 추정기의 최대 주파수 오프셋은  $\pm 1.5625\text{MHz}$ 이다. 본 논문에서는 제2절에서 기술한 세 가지의 데이터 도움 방식의 알고리즘을 사용하여 식 (3.6)에서 정의한 정규화된 주파수 오류의 표준 편차를 분석함으로써 대략적 주파수 추정기 설계에 적합한 알고리즘을 선정한다.

## 2. 모의실험 환경

표 3.1은 제2절에서 기술한 세 가지의 데이터 도움 방식의 알고리즘 성능을 분석하기 위하여 구성한 모의실험 툴과 그 구성 모델을 기술한다. 모의실험은 C언어를 사용한 시뮬레이션 방식을 이용하여 수행되었으며 여러 번의 반복으로 얻어진 실험 결과는 파일로 저장하여 MATLAB 툴을 통해 통계적으로 특성을 도출하였다. 모의실험에 사용되어진 파라미터들은 DVB-S2 표준안에 의해 결정된다.

표 3.1 모의실험 환경

Table 3.1 Simulation environment

| 항 목                    | 내 용             | 비 고         |
|------------------------|-----------------|-------------|
| System                 | DVB-S2          |             |
| Simulation 방식          | C, MATLAB       |             |
| Channel                | AWGN            |             |
| Bandwidth              | 25MHz           |             |
| SNR                    | [-2.35dB, 15dB] |             |
| Modulation             | 8PSK            |             |
| Simulation 횟수          | 100             |             |
| 프레임 개수                 | 10              |             |
| 1 프레임의 길이              | 64,800 bits     | 파일럿 심볼 삽입   |
| Frequency offset range | [-5MHz, 5MHz]   |             |
| 심볼 타이밍 및 프레임 동기        | 제외              | 동기가 되었음을 가정 |

### 3. $M$ 값의 변화에 따른 성능 비교

그림 3.2는  $M$ 값의 변화에 따른 주파수 추정 알고리즘들의 성능을 보여준다. 시뮬레이션은  $E_s/N_o = -2.35\text{dB}$ , 최대 주파수 오차= $0.0025R_s$ ,  $L_p=36$ , 그리고 파일럿 블록의 개수  $L=100$ 으로 설정되어 수행되었다. 각 파라미터들은 DVB-S2에 정의된 수치이며 주파수 오차는 0.25%로 가정하였고 추정 완료에 필요한 파일럿 블록의 개수는 100개로 가정한 것이다. 우선  $M$ 값에 따른 각각의 알고리즘의 추정치 변화를 보면 M&M 알고리즘은  $M=9$ 에서 추정치가 안정되는 것을 볼 수 있고, L&R과 Fitz 알고리즘은  $M=11$ 에서 추정치가 안정되는 것을 볼 수 있다. 또한 제시된 조건에서 Fitz와 L&R 알고리즘의 정규화된 주파수 오류 편차가 M&M 알고리즘보다 작다는 것을 알 수 있다.




그림 3.2  $M$ 값의 변화에 따른 알고리즘들의 성능 비교

#### 4. SNR과 추정범위에 따른 성능 비교

위의 시뮬레이션에서 추정에 적합한  $M$ 값을 선정하였으므로 이번 시뮬레이션에서는 한계 SNR에서 주파수 추정범위에 따라 각 알고리즘의 성능이 어떠한지 알아본다. 시뮬레이션은  $M=11$ ,  $L=100$ 으로 설정되어 수행되었다. 그림 3.3에 따르면  $\text{SNR}=-2.35\text{dB}$ 와  $0.0625R_s$ 에서 L&R알고리즘이 가장 뛰어난 성능을 갖는 것을 볼 수 있다. Fitz알고리즘은  $0.0125R_s$ 에서는 L&R과 같은 성능을 갖지만 추정범위가 넓지 않아서  $0.0625R_s$ 에서는 매우 낮은 성능을 갖는다. 또한 M&M알고리즘은 추정범위가 넓기 때문에  $0.0625R_s$ 에서도 추정이 가능하지만 L&R알고리즘에 비해서는 SNR 대비 성능이 떨어지는 것을 볼 수 있다. 따라서 SNR과 추정범위를 고려하였을 경우 대략적 주파수 동기를 위한 최적의 알고리즘은  $M=11$ 을 갖는 L&R 알고리즘임을 알 수 있다.




그림 3.3 SNR과 추정범위에 따른 알고리즘들의 성능 비교

## 제 4 장 DVB-S2 복조기의 초기 주파수 추정기 설계

본 장에서는 DVB-S2 복조기의 대략적 주파수 동기부 구현을 위해 L&R알고리즘의 효율적인 하드웨어 구조를 제안하고 그것의 하드웨어 모델링과 설계방식을 제시한다.

### 제 1 절 기존 방식의 L&R 알고리즘 하드웨어 구조

본 절에서는 3장에서 선정한 L&R 알고리즘기반의 대략적 주파수 동기회로를 Coware사의 SPW 툴을 이용하여 부동 소수점 및 고정 소수점 하드웨어를 모델링한다. 시뮬레이션을 통하여 C-시뮬레이터와 동일한 성능에 가까운 고정소수점 모델링을 구하고 구현 복잡도를 산출하여 개선해야 할 점을 찾는다.

#### 1. 기존 알고리즘의 직접구현 구조

L&R 알고리즘은 수신된 파일럿 블록의 상관도를 구하여 누적함으로써 주파수 오차를 추정한다. 그리고 추정 오차를 줄이기 위해 연이어 들어오는 L개의 파일럿을 누적하여 최종적인 주파수 오차를 구하게 된다. 따라서 L&R알고리즘은 파일럿이 들어올 때마다 누적 추정치가 갱신된다. 시뮬레이션을 통해 얻은 파라미터  $M=11$ ,  $Lp=36$ 을 적용하여 얻은 L&R 알고리즘은 수식 4.1과 같다.

$$\hat{f}_{e,L\&R} = \tan^{-1} \left\{ \sum_{n=1}^L \sum_{i=1}^{11} \left( \frac{1}{36-i} \sum_{k=i+1}^{36} p_i^n \times p_{i-k}^{n*} \right) \right\} \quad (4.1)$$

그림 4.1은 수식 4.1의 직접구현(direct implementation)한 것이다. 상관도 연산기가 11개가 존재하며 각각의 상관도 연산기에서 출력되는  $R_n(k)$ 값을 더하기 위한 덧셈회로(Adder Network)가 있다. 덧셈 결과는 L회 누적되어야 하기 때문에 누적

회로가 존재하며 최종적으로는 Vector 형의 추정치를 Phase 형으로 변환하기 위해  $\arctan$  장치가 연결되어 있다.




그림 4.1 L&R 알고리즘 기반의 대략적 주파수 동기회로의 직접 구현

그림 4.2는 상관도 연산기의 세부회로이다. 앞단의 레지스터는 상관도 연산을 위해 수신 심볼을 지연시키는 역할을 하며 지연된 심볼은 다음 단의 상관도 연산기에 연결되어 각각의 상관도 연산기의 레지스터는 각각의 위치만큼 지연된 심볼을 저장하게 된다. 레지스터에 저장된 심볼과 현재 심볼의 곱셈 연산을  $L_P-k$ 회 수행하고 그 결과를 모두 더하여 상관도를 구해야 하므로, 복소수 곱셈기와 누적기가 사용되었다. 또한  $R_n(k)$ 를 각 단의 연산횟수로 나누어 평균을 구하는 회로는 역수를 사용한 곱셈회로로 구현된다.




그림 4.2  $R_n(k)$  연산을 위한 상관도 연산기의 세부회로

## 2. 모델링 및 시뮬레이션

그림 4.1과 4.2의 구조를 바탕으로 Coware 사의 SPW 이용하여 고정 소수점 모델링을 수행하였고 시뮬레이션을 수행하여 검증하였다. 수신 심볼들은 16비트를 가지며 누적 연산 중 계산 값이 커지므로 입력 16비트를 20비트로 확장하여 연산해야 한다. 따라서 연산회로들은 20비트의 폭을 갖는다.




그림 4.3 대략적 주파수 동기부의 고정 소수점 SPW 모델링

그림 4.4는 4.3의 모델링을 8PSK 변조모드에서 3프레임에 걸쳐 수행한 시뮬레이션 결과이다. 입력된 테스트벡터는 SNR=-2.35dB, 주파수 오차=-1.5625Mhz(심볼 전송속도 25Msps의 6.25%), 위상오차  $\pi/3$  (rad)의 채널환경에서 생성되었다.




그림 4.4 SPW 모델링 시뮬레이션 결과 (SNR=-2.35dB,  $f_e=6.25\%R_s$ )

그림 4.4의 Coarse Estimate는 추정결과를 나타내며 Residual Offset은 추정치와 테스트벡터의 주파수 오차 -1.5625의 차를 구한 것으로 잔류주파수 오차를 나타낸다. 결과에서 알 수 있듯이 대략적 주파수 추정기는 -1.56592의 추정치를 첫 파일럿 직후부터 출력하고 이후 그 값은 거의 변화 없이 유지된다. 잔류 주파수 오차는 0.00342Mhz로 이는 심볼 전송속도 대비 0.01368%에 해당하여 0.03%이하로 주파수 오차를 제거하는 대략적 주파수 동기부의 성능에 부합되고 있음을 알 수 있다.

L&R알고리즘 기반의 대략적 주파수 동기회로의 하드웨어는 그림 4.3의 모델링을 기반으로 Verilog HDL(Hardware description language)로 구현되었다. Synplicity<sup>®</sup>사의 Synplify Pro 8.0을 이용하여 합성한 결과 주요 연산기 사용량 및 FPGA LUT(look-up-table) 카운트는 다음 표 4.1과 같다.

표 4.1 연산기 사용 개수 및 LUT 카운트

| Component         | LUTs          | Num | Total  |
|-------------------|---------------|-----|--------|
| 20x20 Multiplier  | 893           | 66  | 58,938 |
| 20x20 Adder       | 59            | 66  | 3,894  |
| 20bit Register    | 2             | 46  | 92     |
| Control Logic     | 30            | 1   | 30     |
| <b>Total LUTs</b> | <b>62,954</b> |     |        |

위의 구현결과에 의하면 가장 높은 복잡도를 요구하는 곳은 20비트 곱셈기임을 알 수 있다. 하드웨어가 탑재될 800만 게이트의 Xilinx Virtex-2 FPGA는 총 93,184개의 LUT를 갖는데, 표에 따르면 대략적 주파수 동기 회로가 전체 LUT의 67%를 차지하고 있음을 알 수 있다. 따라서 직접구현으로서는 지나치게 하드웨어가 크므로 하드웨어의 크기를 획기적으로 줄이는 설계가 필요하다.

## 제 2 절 직렬 방식의 상관도 연산기를 이용한 새로운 구조의 대략적 주파수 추정기

본 절에서는 1절에서 제시한 직접구현의 복잡도를 획기적으로 줄일 수 있는 직렬 상관기를 이용한 주파수 추정기 구조를 제안한다. 마찬가지로 SPW 톨을 이용한 고정소주점 모델링을 제시하며 구체적인 동작방식을 설명한다.

### 1. 직렬 상관기를 이용한 대략적 주파수 추정기의 구조

그림 4.5의 (a)에 직접구현할 때 추정치가 어느 시점에서 갱신되는지 알 수 있다. 직접구현은 일종의 병렬 처리방식으로, 한 개의 파일럿 심볼이 추정기로 들어올 때마다 상관도 연산이 일어나며 36번째의 마지막 파일럿 심볼이 들어오면 최종 상관도 연산이 끝나서 전체적인 추정치가 출력된다. 상관도 평균값이 누적되어 오차 추정치를 구하므로, 주파수 오차 추정치는 36개의 파일럿 심볼이 들어올 때마다 새로 연산된다. 36개의 파일럿 심볼이 모두 수신된 직후 추정치가 갱신되고 이후 데이터 심볼이 수신되면 추정기는 제어신호에 의해 연산을 멈추게 되며 추정치는 그대로 유지된다. 본 논문에서는 하드웨어 복잡도를 줄이기 위하여 데이터 심볼 구간에서 추정치를 연산하는 방법을 제안한다.




그림 4.5 직접구현과 제안한 구조의 추정치 갱신 시점 비교

우선 다음 파일럿 블록이 수신될 때까지의 시간을 4개의 구간으로 나눈다. 첫 번째는 저장구간(Storing phase)이며 이 시간에는 연산을 수행하지 않고, 수신되는 파일럿 심볼들을 그림 4.6의 쉬프트 레지스터에 저장한다. 두 번째는 연산구간 0(Estimating phase0)이며 이 시간에는 레지스터에 저장되어 있는 36개의 파일럿 심볼 중 원하는 파일럿을 꺼내어 상관도 연산의 실수부 연산만을 수행하고 그 결과를 임시로 저장해 둔다. 그림 4.6의 레지스터의 출력 값들은 멀티플렉서와 바로 연결이 되어 있고, 제어회로가 만들어준  $sel_{ab}$ 와  $sel_{cd}$  신호에 따라 해당 레지스터의 값이 출력된다. 세 번째 구간은 연산구간1(Estimating Phase1)이며 이번에는 허수부 연산을 수행하고 그 결과를 레지스터에 저장한다. 연산구간 0에서 계산한 실수부 상관도와 연산구간 1에서 계산된 허수부 상관도를 합치면 최종 상관도 연산이 되며 이값이  $\arctan$  장치를 거치면 최종 주파수 오차 추정치가 된다. 그래서 제안한 방식은 그림 4.5 (b)에서 추정치가 갱신되는 시점이 연산구간 1이 끝나는 시점이 된다. 다음 새로운 파일럿 블록이 들어오기 전까지는 휴지기간(Idle phase)가 되는 것은 직접구현과 같다.




그림 4.6 제안된 직렬 상관기를 위한 레지스터와 멀티플렉서 블록 구조

제안한 방식은 현재 파일럿 블록과 다음 파일럿 블록의 주파수 오차는 연속성이 있어서 큰 변화가 없다는 사실에 근거를 두고 있다. 실제로 DVB-S2 시스템은 송신기와 수신기가 고정된 채널에서 동작하기 때문에 채널의 주파수 오차는 거의 일정하다. 따라서 수신되는 심볼들은 거의 일정한 주파수 오차를 갖게 되며 현재 파일럿에서 추정한 오차와 다음 파일럿에서 추정한 오차는 근사적으로 같게 된다. 또 L&R 알고리즘은  $L$ 개의 파일럿 블록만큼 누적하여 주파수 오차를 구하기 때문

에 현재 파일럿 블록의 추정치가 현재 데이터 블록의 보상에 직접적으로 필요한 것은 아니다. 따라서 현재 파일럿에서 추정한 주파수 오차를 바로 반영하여 데이터 구간의 주파수 오차를 보상해줄 필요는 없다. 그러므로 파일럿 블록을 수신하고 바로 추정치를 산출하지 않고 데이터 수신 중에 출력해도 전체 누적 추정치는 변화가 없고, 데이터 심볼들도 다소 늦게 구해진 추정치를 반영하여 복원할 수 있다. 이러한 사실로 인하여 추정기는 36사이클 내에 계산될 필요가 없고, 수신된 파일럿 심볼을 임시저장한 후에 데이터 심볼 수신 사이클에 천천히 꺼내어 연산을 수행할 수 있는 것이다. 그 결과로 추정기의 곱셈 및 덧셈 연산기를 획기적으로 감소시킬 수 있다.

그림 4.7은 제안된 직렬 상관기를 이용한 대략적 주파수 추정기이다. 기능상으로 파일럿을 저장하고 선택 출력해주는 Unit1과 직렬 상관도 연산을 수행하는 Unit2, 그리고 현재 파일럿 블록에서 얻은 추정치를 예전 추정치들과 함께 누적한 후 위상형태로 변환해주는 Unit3로 구성된다.




그림 4.7 제안된 직렬 상관기를 이용한 대략적 주파수 추정기

Unit1은 그림 4.6의 레지스터와 멀티플렉서 블록이 실수부와 허수부용으로 2개가 사용하여 이루어진다. 상관도의 연산에 필요한 복소수 곱셈은 식 4.2와 같이  $a$ ,  $b$ ,  $c$ ,  $d$ 의 4개 실수값이 필요하며 연산구간 0에서는 실수부만이 연산되므로  $phase\_sel$ 로 제어되는 멀티플렉서에서  $c$ 와  $d$ 를 선택하여 출력한다. 반면에 연산구간 1에서는 허수부 연산이 이루어지므로,  $-d$ 와  $c$ 가 출력된다.

$$p_i^n \times (p_{i-k}^n)^* = (a + jb) \times (c - jd) = (a \times c + b \times d) + j(-a \times d + b \times c) \quad (4.2)$$

Unit2에서는 연산구간 0에서는 실수부, 연산구간 1에서는 허수부의 곱셈연산을 수행하고 그 결과 값을 모두 더해 평균을 구하는 작업을 한다. 누적기 A는 식 4.1의 첫 번째 시그마 연산을 수행하고 평균을 구하기 위해  $Lp-k$ 로 나누는 것은 마찬가지로 곱셈기를 최소화 하기위해 11대 1멀티플렉서를 이용하여 연산한다. 식 4.1의 두 번째 시그마 연산은 누적기 B가 수행하며 11개의  $R_n(k)$ 가 모두 누적기 B에서 더해지면 바로 연결된 레지스터에 저장된다. 직접구현의 각 상관도 연산기는 위치에 따라 연산횟수가 다르다. 가장 앞단의 연산기는 35회의 곱셈을 수행하고 다음단은 34회를 수행하며 최종 11번째 단은 25회의 곱셈연산을 수행한다. 따라서 Unit2는 연산구간 0에서 총 330회( $35+34+.....+26+25$ )의 곱셈을 수행하고 그 최종 결과값을 *lock\_real* 신호를 이용하여 레지스터에 저장한다. 연산구간 1에서도 330회의 연산을 수행하여 허수부 연산을 수행하고 그 결과값을 *lock\_imag* 신호를 이용하여 레지스터에 저장한다.

마지막으로 Unit3에서는 누적기 C를 이용하여 현재 파일럿 블록의 추정치를 과거의 추정치와 더하며  $\arctan$  장치를 이용해 그 값을 위상으로 바꾼다. 이렇게 함으로써 연산결과 값은 4.1절에서 제시한 직접구현 방식의 주파수 추정기와 같아진다. 차이점은 추정치가 나오는 시점만 지연이 됐을 뿐이며 앞서 밝힌 바와 같이 전체적인 동작에는 아무런 문제가 없다.

## 2. 모델링 및 시뮬레이션

그림 4.8은 그림 4.6의 구조를 SPW에서 고정 소수점 모델링을 수행한 것이다. 직접구현과 마찬가지로 20비트 고정소수점으로 모델링 되었다. 상단 부분은 각각 I와 Q에 대응하는 36개 길이의 쉬프트 레지스터이며 하단은 4개의 36대 1멀티플렉서와 11대 1멀티플렉서, 그리고 2개의 2대 1 멀티플렉서이다.




그림 4.8 레지스터와 멀티플렉서 블록의 SPW 모델링

그림 4.9은 그림 4.7의 구조를 SPW에서 고정 소수점 모델링을 수행한 것이다. 마찬가지로 20비트 고정소수점으로 모델링이며 상단 부분은 그림 4.7의 Unit2와 Unit3이다. 하단 부분은 그림 4.7에서는 생략된 제어회로이다.




그림 4.9 제안된 직렬 상관계의 SPW 모델링

그림 4.10는 SPW 모델을 8PSK 변조모드에서 3프레임에 걸쳐 수행한 시뮬레이션 결과이다. 입력된 테스트벡터는 직접 구현과 똑같은 상황으로, SNR=-2.35dB, 주파수 오차=-1.5625Mhz(심볼전송속도 25Msps의 6.25%), 위상오차  $\pi/3$  (rad)의 채널 환경에서 생성되었다.




그림 4.10 제안한 하드웨어 구조의 SPW 모델링 시뮬레이션 결과  
(SNR=-2.35dB, fe=6.25%Rs)

Coarse Estimate는 추정결과를 나타내며 Residual Offset은 추정치와 테스트벡터의 주파수 오차 -1.5625의 차를 구한 것으로 잔류주파수 오차를 나타낸다. 결과에서 알 수 있듯이 대략적 주파수 추정기는 -1.565374의 추정치를 한 파일럿이 낮은, 두 번째 파일럿 직후부터 출력하고 이후 그 값은 거의 변화 없이 유지된다. 잔류주파수 오차는 0.00287Mhz로 이는 심볼 전송속도 대비 0.01148%에 해당하여 0.03% 이하이며 직접구현 구조의 결과 값과 차이가 거의 없음을 알 수 있다.

직접구현 구조와 마찬가지로 제안된 직렬 상관기를 이용한 대략적 주파수 동기 회로의 하드웨어는 Verilog HDL로 구현되었다. Synplicity®사의 Synplify Pro 8.0을 이용하여 합성한 결과 주요 연산기 사용량 및 LUT 카운트는 다음 표 4.2과 같다.

표 4.2 연산기 사용 개수 및 LUT 카운트

| Component         | LUTs | Num | Total        |
|-------------------|------|-----|--------------|
| 20x20 Multiplier  | 893  | 3   | 2,679        |
| 20x20 Adder       | 59   | 5   | 295          |
| 20bit Register    | 2    | 78  | 156          |
| Control Logic     | 30   | 1   | 1,799        |
| <b>Total LUTs</b> |      |     | <b>4,929</b> |

위의 구현결과에 의하면 가장 높은 복잡도를 요구했던 곱셈기를 단 3개만을 사용하여 구현한 것을 알 수 있다. 전체적으로 4,929개의 LUT만을 사용하였고 이것은 800만 게이트 Xilinx Virtex-2 FPGA의 5.29%에 불과하다. 결과를 요약하면 주파수 추정결과는 직접구현 구조와 동일하며 하드웨어 복잡도는 직접구현의 7.83%대로 감소시킬 수 있었다.

## 제 5 장 구현 결과 및 성능 비교

본 장에서는 제안한 대략적 주파수 동기화 초기 주파수 동기, 미세 주파수 동기, 위상 동기 블록과 연동하여 시뮬레이션 한 결과를 서술한다. 또한 Verilog HDL을 이용하여 하드웨어를 구현하고 FPGA에서 검증한 결과를 제시하며, 제안한 구조와 직접구현 구조와의 성능을 비교한다.

### 제 1 절 주파수 동기 블록 및 위상 동기 통합 시뮬레이션

제안한 대략적 주파수 추정기와 다른 주파수 동기 블록 및 위상 동기를 SPW 상에서 통합하여 시뮬레이션을 수행함으로써 제안한 대략적 주파수 추정기의 성능을 검증한다. 전체 동기회로는 추정기의 주파수 오차 추정치 결과뿐 만 아니라 보상회로 및 연동결과도 매우 중요하기 때문이다. 시뮬레이션은 SNR = 20dB, 주파수 오차 = 5MHz, 위상 오차 =  $\pi/3$  (rad)의 채널 환경과 8PSK로 변조된 데이터를 테스트 벡터로 사용한다. 성좌도를 통하여 심볼 동기 결과를 확인할 수 있으므로 SNR은 다소 양호한 20dB로 설정하였다. 또한 주파수 동기부의 전처리 과정인 심볼 타이밍 동기화 및 프레임 동기는 완벽히 이루어졌다는 것을 가정하였고 그림 5.1 과 같이 통합 모델을 구성한다.






그림 5.1 DVB-S2 주파수 동기 및 위상 동기 통합 모델



(a) 입력 데이터



(b) 출력 데이터

그림 5.2 SPW 시뮬레이션 결과 성좌도

그림 5.2는 그림 5.1의 통합모델링을 SPW에서 시뮬레이션을 수행한 후 결과를 보이고 있다. 그림 5.2(a)는 통합 모델의 입력데이터의 성좌도이며 5Mhz에 달하는 주파수 오차 때문에 심볼들이 섞여있음을 관찰할 수 있다. 그림 5.2(b)는 최종 위상 동기부 출력의 성좌도이다. 초기 주파수 동기와 대략적 주파수 동기, 미세 주파수 동기를 거치며 주파수 오차가 모두 제거되어 뚜렷하게 성좌를 이루고 있음을 볼 수 있다. 또한 입력 벡터에 가했던  $\pi/3$  (rad)의 위상오차도 제거되어 8PSK 입력 성좌가 정확히 출력되고 있음을 알 수 있다.

## 제 2 절 Verilog HDL 구현 결과 및 FPGA 검증

본 절에서는 제안된 대략적 주파수 동기를 Verilog 코드로 작성하여 Mentor<sup>®</sup>의 ModelSim<sup>™</sup>을 통해 function 시뮬레이션을 수행하고 SPW에서 시뮬레이션한 결과와 비교한다. 그리고 Synplicity<sup>®</sup>의 Synplify Pro 8.0을 이용하여 HDL 설계를 합성하고 Dynalith사의 iPROVE-8000 FPGA 보드에 올려 물리적인 동작을 검증한다.

### 1. Function 시뮬레이션

제안한 구조는 Verilog 코드로 작성되어 Mentor<sup>®</sup>의 ModelSim<sup>™</sup>툴을 통해 기능 검증 시뮬레이션이 수행되었다. SPW 모델링에서 사용되었던 똑같은 테스트 벡터를 사용하여 HDL 시뮬레이션 결과가 SPW의 결과와 맞는지 비교하는 작업이다. 그림 5.3는 모델심 시뮬레이션 결과이고 5.4는 SPW 시뮬레이션 결과이다. 모델심 결과를 비교하기 위해서 SPW 시뮬레이션 결과를 부호화 된 10진수로 표시하였다. 두 가지 시뮬레이션 모두 -25750~ -25780 수준의 추정치를 내는 것을 볼 수 있으므로 HDL의 기능은 SPW 모델링과 동일하게 동작하고 있음을 알 수 있다.




그림 5.3 제안된 하드웨어의 모델심 시뮬레이션 결과




그림 5.4 제안된 하드웨어의 SPW 시뮬레이션 결과

## 2. FPGA 검증 환경 및 검증 결과

Dynalith사의 iPROVE-8000 FPGA 보드를 통하여 제안된 구조를 물리적으로 검증할 수 있다. 그림 5.5의 이 FPGA보드는 PCI인터페이스를 통하여 제안된 주파수 동기회로를 FPGA에 설정하고, FPGA의 동작상황을 모델심을 통해 관찰할 수 있다. 물리적인 FPGA에서 동작을 하므로 타이밍 검증이 가능하다. 그림 5.6에 그림 5.3의 기능검증 시뮬레이션 결과와 같은 결과를 보이고 있기 때문에 제안된 주파수 동기의 HDL설계는 FPGA에서 정확하게 동작하고 있음을 알 수 있다.



그림 5.5 Dynalith사의 iPROVE-8000 FPGA 보드




그림 5.6 제안된 하드웨어의 FPGA 시뮬레이션 결과

### 3. 성능 비교

직접구현 구조와 제안된 직렬 상관기를 이용한 대략적 주파수 동기의 성능이 표 5.1에 비교 제시되었다. 두 개의 설계 모두 Verilog HDL로 구현되었고, Synplicity<sup>®</sup>사의 Synplify Pro 8.0을 이용하여 합성하였다.

표 5.1 직접구현과 제안된 구조의 연산기 사용 개수 및 LUT 카운트의 비교

| Component              | Direct Implementation        |     |        | Proposed Architecture        |     |       |
|------------------------|------------------------------|-----|--------|------------------------------|-----|-------|
|                        | LUTs                         | Num | Total  | LUTs                         | Num | Total |
| 20x20 Multiplier       | 893                          | 66  | 58,938 | 893                          | 3   | 2,679 |
| 20x20 Adder            | 59                           | 66  | 3,894  | 59                           | 5   | 295   |
| 20bit Register         | 2                            | 46  | 92     | 2                            | 78  | 156   |
| Control Logic          | 30                           | 1   | 30     | 30                           | 1   | 1,799 |
| <b>Total LUTs</b>      | <b>62,954(100%)</b>          |     |        | <b>4,929(7.83%)</b>          |     |       |
| <b>FPGA Using</b>      | <b>67%</b>                   |     |        | <b>5.29%</b>                 |     |       |
| <b>Residual Offset</b> | <b>0.00342Mhz(0.00014Rs)</b> |     |        | <b>0.00287Mhz(0.00011Rs)</b> |     |       |

우선 두 가지 구조 모두 잔류 주파수 오차가 0.03%이하이므로 대략적 주파수 동기의 역할을 만족시키고 있다. 그러나 구현 복잡도 면에서 직접구현의 경우 총 62,954개의 LUT를 사용함으로써 FPGA의 67%가량을 차지한다. 반면에 제안된 직렬 상관기를 이용한 구조는 총 4,929개의 LUT만을 사용함으로써 직접구현 복잡도

를 92%이상 감소시켰다. FPGA 전체 LUT의 단 5.29%만을 사용하면서 완벽하게 동작하는 것을 볼 수 있으며, 이러한 획기적인 복잡도 감소는 단지 주파수 동기회로가 동작하지 않았던 프레임 구간을 이용한 결과라는 것이다. 결과적으로 제안된 주파수 동기 구조는 복조기의 비용감소와 전력소모량을 줄이는데 기여할 수 있다.

## 제 6 장 결론

본 논문은 DVB-S2 시스템의 복조기에서 중요한 요소인 주파수 동기부에 대한 연구결과를 다루었다. 심볼 속도 대비 20%에 달하는 주파수 오차를 제거하기 위하여 초기 주파수 동기, 대략적인 주파수 동기, 미세 주파수 동기의 총 3가지 부분으로 주파수 동기부를 모델링 하였으며 최종적으로 위상오차를 제거하는 위상동기를 모델링하여 통합하였다. 특히 두 번째 단계인 대략적인 주파수 동기를 설계하기 위하여 데이터 도움 방식의 M&M, L&R, Fitz 알고리즘을 분석하고 성능을 비교, 평가하였다. 대략적인 주파수 동기는 최대 6.25%의 주파수 오차를 추정하고 잔류주파수 오차가 0.03%이하가 되도록 해야 한다. 시뮬레이션을 통한 성능 비교 결과 대략적인 주파수 동기에 가장 적합한 알고리즘으로  $M=11$ 을 갖는 L&R 알고리즘임을 밝혔다.

시뮬레이션을 통하여 정한 L&R 알고리즘을 기반으로 하여 대략적인 주파수 동기를 Coware SPW를 이용하여 고정소수점 모델로 모델링하고 시뮬레이션을 수행하여 잔류주파수 오차가 0.03%이하로 감소하는 것을 검증하였다. 직접구현 구조는 20비트 곱셈기를 66개를 사용함으로써 하드웨어 복잡도가 아주 높은 문제점이 있다. 본 논문은 DVB-S2 프레임 구간 중 데이터 심볼 구간에서 주파수 오차를 추정해도 문제가 없는 점에 착안하여 새로운 직렬 상관도 연산기를 이용한 하드웨어 구조를 제안하였다. 제안된 하드웨어 역시 SPW를 이용하여 모델링 되었으며 시뮬레이션 결과 직접구현 구조와 마찬가지로 잔류 주파수 오차를 0.03% 이하로 감소시킬 수 있음을 확인하였다. 제안된 하드웨어는 Verilog HDL을 이용하여 설계하였으며 ModelSim을 이용하여 시뮬레이션하고 Synplify Pro 8.0을 이용하여 합성하였다. 또한 iProve-8000 FPGA보드를 이용하여 물리적인 동작을 검증하였다. 제안된 하드웨어는 심볼 속도 대비 주파수 오차 6.25%를 0.03%이하로 감소시켰으며 기존 하드웨어의 복잡도를 92%이상 감소시켰다.

본 논문에서 제안한 하드웨어 구조는 연산회로를 오버클럭하여 동작시키지 않고 기존 클럭을 그대로 사용하면서도 직렬 방식 연산회로를 적용하였다는 것에 의의가

있다. 제안된 하드웨어 구조로 인하여 DVB-S2 수신 칩의 생산 비용을 낮추고 셋톱박스의 전력 소모량을 줄이는 성과를 낼 수 있을 것이다. 또한 DVB-S2와 같이 프레임 길이가 긴 통신 표준에서는 비슷한 방법을 응용하여 사용할 수 있을 것으로 기대한다.

## 참 고 문 헌

- [1] Digital video broadcasting (DVB); Framing structure, channel coding and modulation for 11/12 GHz satellite services, EN300 421 (V1.1.2), European Telecommunications Standards Institute(ETSI), 1997.
- [2] Digital video broadcasting (DVB); User guidelines for the second generation system for broadcasting, interactive services, news gathering and other broad-band satellite applications (DVB-S2), European Telecommunications Standards Institute (ETSI), TR 102 376, 2005.
- [3] 장대익, 김내수, 이호진 “채널 적응형 위성방송을 위한 DVB-S2 기술동향”, 주간기술동향 , 1121호, Nov. 2003.
- [4] Digital Video Broadcasting (DVB) : “Second Generation framing Structure Channel Coding and Modulation System for Broadcasting, Interactive Service, News Gathering and other broadband satellite application,” *ETSI EN 302 307* v1.1.1, June 2004.
- [5] Digital Video Broadcasting (DVB) : “User guidelines for the second generation system for Broadcasting, Interactive Services, News Gathering and other broadband satellite applications”, *ETSI ref4\_1 v1.1.1*, 2004.
- [6] E. Casini, R. D. Gaudenzi, and A. Ginesi, “ DVB-S2 modem algorithm design and performance over typical satellite channel,” *European Space Agency*, Apr. 2004.
- [7] Feng-Wen Sun, Yimm Jiang, Lin-Nan Lee, “Frame synchronization and pilot structure for second generation DVB via satellite,” in *Int. J. Satell. Commun. Network.*, vol. 22, no. 3, pp. 319–339, June 2004.
- [8] A. Morello and V. Mignone, “DVB-S2: the second generation standard for satellite broad-band services,” in *Proc. IEEE.*, vol. 94, no. 1, pp. 210–227, January 2006.

- [9] A. N. D'Andrea and U. Mengali, "Noise performance of two frequency-error detectors derived from maximum likelihood estimation methods," *IEEE Trans. Commun.*, Vol. 42, pp. 793–802, Feb./Mar./Apr. 1994.
- [10] U. Mengali and A. N. D'Andrea, *Synchronization techniques for digital receivers*, Plenum Press, New York, 1997.
- [11] H. Meyr, M. Moeneclaey and S. A. Fechtel, *Digital communication receivers*, John Wiley & Sons, New York, 1998.
- [12] U. Mengali and M. Morelli, "Data-aided frequency estimation for burst digital transmission," *IEEE Trans. Commun.*, Vol. 45, pp. 23–25, Jan. 1997.
- [13] M. Luise and R. Reggiannini, "Carrier frequency recovery in all-digital modems for burst-mode transmissions," *IEEE Trans. Commun.*, vol. 43, no. 3, pp. 1169–1178, Mar. 1995.
- [14] M. P. Fitz, "Planar filtered techniques for burst mode carrier synchronization," in *Proc. IEEE GLOBECOM'91*, vol. 1, Dec. 1991, pp. 365–369.

# Abstract

This thesis proposes an efficient coarse frequency synchronizer for digital video broadcasting – second generation (DVB-S2). The input signal requirement of acquisition range for coarse frequency estimator in the DVB-S2 is around  $\pm 1.5625\text{Mhz}$ , which corresponds to 6.25% of the symbol rate at 25Mbaud. At the process of analyzing the robust algorithm among data-aided approaches, we find that the Luise & Reggiannini (L&R) algorithm is the most promising one for coarse frequency estimation with respect to estimation performance and complexity. However, it requires many multipliers and adders to compute output values of correlators. We propose an efficient architecture identifying the serial correlator with the buffer and multiplexers. The proposed coarse frequency synchronizer can reduce the hardware complexity about 92% of the direct implementation. The proposed architecture has been implemented and verified on the Xilinx Virtex II FPGA.