
Výstupní zpráva

Jméno: Jan Štefan Hodák

xlogin: xhodakj00

Architektura navrženého obvodu

Schéma obvodu



Popis funkce

Vstup dat DIN je proveden skrz stabilizační obvod, aby se zabránilo metastabilním stavům. Na základě DIN upravuje FSM jednotlivé výstupní signály. Počítadlo CLK_CNTR počítá cykly hodin a při hodnotě 15 se resetuje. Hodnota na výstupu BIT_CNTR se zvyšuje pokaždé, kdy je na výstupu CLK_CNTR hodnota 8 a zároveň je aktivní výstup READ z FSM. (Tímto se předejde zvýšení hodnoty, kdy je na vstupu ještě Start-bit.)


Při přechodu do stavu WAIT_INITIAL se přepne signál CLK_EN a počítadlo CLK_CNTR se spustí. Po 8 cyklech hodin FSM nastaví signál READ na 1. Dekodér určuje, do kterého registru se má hodnota zapsat pomocí signálu BIT_CNT. Když signál CLK_CNT má hodnotu 7 a zároveň je aktivní signál READ, DIN se zapíše do registru, který je právě odemčen pomocí dekodéru. Po každém zápisu bitu do registru se hodnota BIT_CNTR zvýší, tzn. po zápisu všech osmi bitů zprávy se hodnota zvýší na 8 a tím FSM přechází do stavu, kde čeká na stop-bit. Po obdržení stop-bitu FSM vyšle signál DOUT_VLD a přejde do stavu, kde opět čeká na příchod start-bitu.

Návrh automatu (Finite State Machine)

Schéma automatu

Legenda:

- Stavy automatu: WAIT_FOR_START, WAIT_INITIAL, DATA_READ, WAIT_FOR_END, VALIDATE
- Vstupní signály: DATA_IN, CLK_CNT, BIT_CNT
- Moorovy výstupy: CLK_EN, READING, VALID



Popis funkce

Automat začíná ve stavu WAIT_FOR_START, kde čeká na Start-bit (log. 0). Když přijde log. 0 automat se přepíná do stavu WAIT_INITIAL, kde čeká 7 cyklů hodin do mid-bitu startbitu zprávy. V DATA_READ se načtou mid-bity všech bitů. Když je načteno 8 bitů, automat se přepne do stavu WAIT_FOR_END, kde čeká na end-bit (log. 1). po načtení end-bitu automat přechází do stavu VALIDATE, kde potvrdí výstup a poté přejde do počátečního stavu WAIT_FOR_START.

