

آزمایشگاه مدارهای منطقی

دانشکده مهندسی کامپیوتر دانشگاه صنعتی شریف تابستان ۱۴۰۲



کروه شماره ۱

سعید فراتی کاشانی - ۴۰۱۱۰۷۲۹۹

حعین آعلی - ۲۰۱۱۰۵۵۲۱ -

حورا عابدین - ۴۰۱۱۰۷۲۰۹

پیشگزارش آزمایش شماره ۸ **آزمایشگاه مدارهای منطقی - گروه شماره ۱** فهرست عناوين هدف از انجام آزمایش:...... ۲.۱. ۴. مدار پیادهسازی شده در پروتئوس:4.7

پیشگزارش آزمایش شماره ۸

آزمایشگاه مدارهای منطقی - گروه شماره ا

۱. عنوان آزمایش:

آشنایی با ALU، ثباتها و گذرگاه داده .

۲. هدف از انجام آزمایش:

هدف از انجام این آزمایش آشنایی با ALU، ثباتها و گذرگاه داده میباشد.


٣. قطعات:

٣/١. ليست قطعات:


- یک عدد تراشه ۱۸۱ ALU ۷۴۱۸۱
- دو عدد تراشه Register ۷۴۱۷۵
 - MUX ۷۴۱۵۷ حوالت السام ۱۵۷۳ ۱۹۵۳
- گیتهای AND , OR , XOR , XNOR
 - NOT گیت
 - دوازده عدد LED
 - هفت عدد Push Button

۳/۲. دیتاشیت تراشههای استفاده شده:


• تراشهی ۷۴۱۸۱:



• تراشهی ۷۴۱۷۵:



• تراشهی ۷۴۱۵۷:



٤. شرح آزمایش:


میخواهیم مداری طراحی میکنیم که دارای دو ثبات A , B ، یک ALU و یک کنترل کننده است و با دادن کدهای مختلف به کنترل کننده، اعمال مختلفی روی ثباتهای A و B انجام میشود.

۱/۱. انواع سیگنال های ورودی:


کدهای سیگنالهای ورودی را با استفاده از Push Button و به صورت یک عدد ۳ بیتی D۲D۱D۰ ورودی میدهیم.

- A کد ۱: لود کردن ورودی در ثبات
- کد ۲: لود کردن ورودی در ثبات B
 - کد ۳: خروجی دادن ثبات A
 - کد ۴: پاک کردن ثبات A
 - کد ۵ : NOT کردن ثبات A
- کد ۶: AND دو ثبات A , B را خروجی میدهد.
- کد SUM : ۷ دو ثبات A , B را خروجی میدهد.

٤/٢. مدار پيادهسازي شده در پروتئوس:



برای تراشههای استفاده شده ۲ نوع دیتاشیت پیدا کردیم که با اولی مدار بالا را پیادهسازی کردم، اما در پروتئوس کار نمی کرد! ناچاراً از دیتاشیت دوم استفاده کردیم و مدار زیر را پیادهسازی کردیم:



پینهای D^{ullet} تا D^{ullet} ورودیهای ما هستند و M^{ullet} تا M^{ullet} ورودی سیگنالهای دستورات ما هستند.

کلاک قرار داده شده در این مدار به صورتی دستی عمل می کند، در صورت لزوم میتوان آن را با کلاک سنکرون تعویض کرد.

یک عدد دکمهی Reset نیز برای برگرداندن ثبات ها به حالت پایه(۲۰۰۰) وجود دارد.

سیگنالهای SA و SB که به ورودی A و B و مالتیپلکسرها متصل می شوند، تعیین کننده این هستند که خروجی MUX در ثبات اول بر حسب D.D.ID۲D۳ و یا F.F.۱۶۳ باشد.